JP2010073781A - Method of manufacturing electronic device - Google Patents

Method of manufacturing electronic device Download PDF

Info

Publication number
JP2010073781A
JP2010073781A JP2008237671A JP2008237671A JP2010073781A JP 2010073781 A JP2010073781 A JP 2010073781A JP 2008237671 A JP2008237671 A JP 2008237671A JP 2008237671 A JP2008237671 A JP 2008237671A JP 2010073781 A JP2010073781 A JP 2010073781A
Authority
JP
Japan
Prior art keywords
circuit board
resin
electronic device
manufacturing
reference portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008237671A
Other languages
Japanese (ja)
Inventor
Ryozaburo Shioda
良三郎 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008237671A priority Critical patent/JP2010073781A/en
Publication of JP2010073781A publication Critical patent/JP2010073781A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an electronic device such that when electronic components mounted on a circuit board are sealed with a resin using a molding die, the circuit board having deformation by curving, waving, etc., does not crack even if clamped with the molding die. <P>SOLUTION: The method of manufacturing the electronic device includes steps of: forming a reference frame 19 having a reference surface 20 parallel to a virtual plane on a first surface 5 of the circuit board 1 and in a substrate peripheral edge area while enclosing a component mounting region; forming a surface correction layer 24 having a correction surface 25 parallel to the virtual plane based upon the reference frame 19 on a second surface 6 of the circuit board 1; and sealing electronic components 21 and 22 on the circuit board 1 with the resin in a state where the correction surface 25 of the surface correction layer 24 is mounted on a lower mold 35 of the molding die 33 comprising an upper mold and the lower mold and the upper mold 34 is made to abut against the reference surface 20 of the reference frame 19. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電子装置の製造方法に関する。詳しくは、回路基板を用いた電子装置の製造方法に関する。   The present invention relates to an electronic device manufacturing method. Specifically, the present invention relates to a method for manufacturing an electronic device using a circuit board.

電子装置の一つに半導体装置がある。半導体装置は、半導体素子を有する電子装置である。近年では、半導体装置の小型化、多ピン化に伴い、半導体パッケージの外周部に端子を設けるＱＦＰなどから、下面に外部端子を設けるＢＧＡ、ＬＧＡパッケージが多用されるようになってきている。ＱＦＰは、Quad Flat Packageの略称である。ＢＧＡは、Ball Grid Arrayの略称である。ＬＧＡは、Land Grid Arrayの略称である。ＢＧＡ、ＬＧＡパッケージと呼ばれる半導体装置の中には、エポキシ基材、焼成セラミックスなどの多層回路基板を用いて構成されたものがある。この種の半導体装置では、多層回路基板の一方の面に外部端子用の電極を形成し、他方の面に電子部品を実装した構造になっている。   One of electronic devices is a semiconductor device. A semiconductor device is an electronic device having a semiconductor element. In recent years, with the downsizing of semiconductor devices and the increase in the number of pins, BGA and LGA packages in which external terminals are provided on the lower surface are frequently used from QFP or the like in which terminals are provided on the outer periphery of the semiconductor package. QFP is an abbreviation for Quad Flat Package. BGA is an abbreviation for Ball Grid Array. LGA is an abbreviation for Land Grid Array. Some semiconductor devices called BGA and LGA packages are configured using a multilayer circuit board such as an epoxy base material or a fired ceramic. This type of semiconductor device has a structure in which electrodes for external terminals are formed on one surface of a multilayer circuit board and electronic components are mounted on the other surface.

多層回路基板に実装される電子部品としては、集積回路を含む半導体素子などの能動素子や、抵抗、コンデンサなどの受動素子がある。これらの電子部品は、多層回路基板に実装された後、エポキシ樹脂などを用いて樹脂封止される。封止方法としては、量産性、信頼性の面で有利であるなどの理由から、電子部品を実装済みの多層回路基板を成形金型にセットし、高温で溶融させた樹脂を成形金型内に注入する製法が多用されている。   Electronic components mounted on a multilayer circuit board include active elements such as semiconductor elements including integrated circuits, and passive elements such as resistors and capacitors. These electronic components are mounted on a multilayer circuit board and then sealed with an epoxy resin or the like. The sealing method is advantageous in terms of mass productivity and reliability. For example, a multilayer circuit board on which electronic components have been mounted is set in a molding die, and a resin melted at a high temperature is placed in the molding die. The manufacturing method of injecting into the is often used.

上述のように多層回路基板に実装された電子部品を、成形金型を用いて樹脂封止する場合は、上金型と下金型からなる成形金型を型開きした状態で、電子部品を実装済みの多層回路基板を金型内にセットした後、成形金型を型締めする。その際、多層回路基板に反り、うねり、捩れ、凹凸、厚さの不均一など（以下、「変形」と総称）が生じていると、上金型と下金型で多層回路基板を挟み込むようにクランプしたときに、当該クランプ部分で樹脂漏れが発生する恐れがある。   When the electronic component mounted on the multilayer circuit board as described above is resin-sealed using a molding die, the electronic component is opened with the molding die composed of the upper die and the lower die opened. After the mounted multilayer circuit board is set in the mold, the mold is clamped. At that time, if the multilayer circuit board is warped, swelled, twisted, uneven, uneven in thickness (hereinafter referred to as “deformation”), the multilayer circuit board is sandwiched between the upper mold and the lower mold. There is a possibility that resin leakage may occur at the clamp portion when clamped to.

クランプ部分での樹脂漏れを防止するには、成形金型のクランプ力（型締め力）を高めることが有効である。ただし、クランプ力を高めると、基板自体の変形に起因して、多層回路基板に強い曲げ応力が加わる。このため、多層回路基板に割れなどが生じやすくなる。   In order to prevent resin leakage at the clamp portion, it is effective to increase the clamping force (clamping force) of the molding die. However, when the clamping force is increased, a strong bending stress is applied to the multilayer circuit board due to the deformation of the board itself. For this reason, it becomes easy to produce a crack etc. in a multilayer circuit board.

そこで、特許文献１には、セラミック基板にそれよりも大判の樹脂シートを貼り付け、この樹脂シートを成形金型でクランプする技術（以下、「第１の従来技術」）が開示されている。また、特許文献１，２には、下金型に緩衝用のシートを敷き込んだ状態で、成形金型によりクランプする技術（以下、「第２の従来技術」）がそれぞれ開示されている。また、特許文献３には、セラミック基板の両面に金属薄膜を形成し、この金属薄膜に上金型と下金型を当接させる技術（以下、「第３の従来技術」）が開示されている。   Therefore, Patent Document 1 discloses a technique (hereinafter, “first conventional technique”) in which a resin sheet having a larger size than that is attached to a ceramic substrate and clamped with a molding die. Patent Documents 1 and 2 each disclose a technique of clamping with a molding die (hereinafter referred to as “second prior art”) in a state where a buffer sheet is laid on the lower die. Patent Document 3 discloses a technique (hereinafter referred to as “third prior art”) in which a metal thin film is formed on both surfaces of a ceramic substrate, and an upper mold and a lower mold are brought into contact with the metal thin film. Yes.

特開２００３−１８８２００号公報JP 2003-188200 A 特開２００６−２８６９１３号公報JP 2006-286913 A 特開２００１−１４８３９２号公報JP 2001-148392 A

しかしながら上述した従来技術には、次のような欠点がある。即ち、第１の従来技術では、半導体装置の製品エリアとは別に、樹脂シートをクランプするための領域を、セラミック基板の外側に確保する必要がある。また、樹脂シートの取り扱いを容易にするために、金属の枠を樹脂シートに貼り付けるとなると、クランプのための領域のさらに外側に、金属の枠を貼り付けるための領域を確保する必要がある。このため、成形金型のサイズに対して製品エリアが小さくなり、量産性が低下してしまう。また、成形金型内に樹脂を高圧で注入する場合に、セラミック基板と樹脂シートの接着界面に樹脂が侵入して成形不良となる恐れがある。   However, the prior art described above has the following drawbacks. That is, in the first prior art, it is necessary to secure a region for clamping the resin sheet outside the ceramic substrate, separately from the product area of the semiconductor device. Further, in order to facilitate the handling of the resin sheet, when a metal frame is attached to the resin sheet, it is necessary to secure an area for attaching the metal frame further outside the area for clamping. . For this reason, a product area will become small with respect to the size of a shaping die, and mass productivity will fall. Further, when the resin is injected into the molding die at a high pressure, the resin may enter the bonding interface between the ceramic substrate and the resin sheet, resulting in a molding failure.

第２の従来技術では、成形金型を型開きした状態で、下金型にシートを敷き込むことになる。但し、成形金型を型開きしても、空間的に大きく開放する構造にはなっていない。その理由は、成形金型の型開きによって上下の金型間の空間を大きく開放させると、生産性が低下するためである。このため、実際の樹脂封止工程では、狭い空間で下金型にシートを敷き込むことになり、敷き込み作業に困難さが伴う。また、ゴム状弾性を有するシリコーン樹脂等によって緩衝用のシートを構成すると、シートに付着する樹脂バリなどの細かい異物が、シート表面に貼り付いた状態になる。このため、異物の除去作業が面倒なものとなり、生産性が悪化する。   In the second conventional technique, a sheet is laid on the lower mold while the mold is opened. However, even if the molding die is opened, the structure is not widely opened. The reason is that if the space between the upper and lower molds is greatly opened by opening the mold, the productivity is lowered. For this reason, in an actual resin sealing process, a sheet is laid on the lower mold in a narrow space, and the laying work is difficult. Further, when the cushioning sheet is constituted by a silicone resin having rubber-like elasticity, fine foreign matters such as resin burrs adhering to the sheet are stuck on the sheet surface. For this reason, the foreign substance removal operation becomes troublesome, and the productivity deteriorates.

第３の従来技術では、セラミック基板の原料となるグリーンシートを焼成する前に、グリーンシートに金属ペーストを印刷し、その後のグリーンシートの焼成により、セラミック基板に金属薄膜を形成している。このため、焼成によって変形が生じたセラミック基板の両面に金属薄膜が形成された状態となる。したがって、金属薄膜に上金型と下金型を当接させても、成形金型でクランプしたときにセラミック基板に曲げ応力が加わる。このため、セラミック基板の割れ等を有効に防止することはできない。   In the third prior art, a metal paste is printed on a green sheet before firing the green sheet that is a raw material for the ceramic substrate, and a metal thin film is formed on the ceramic substrate by firing the green sheet thereafter. For this reason, it will be in the state by which the metal thin film was formed on both surfaces of the ceramic substrate which a deformation | transformation produced by baking. Therefore, even if the upper die and the lower die are brought into contact with the metal thin film, bending stress is applied to the ceramic substrate when clamped by the forming die. For this reason, it is impossible to effectively prevent cracking of the ceramic substrate.

本発明の目的は、回路基板に大判の樹脂シートを貼り付けたり、下金型に緩衝用シートを敷き込んだりしなくても、基板自体の変形に起因した曲げ応力を回路基板に加えることなく、成形金型で回路基板をクランプすることができる仕組みを提供することにある。   The object of the present invention is to apply a bending stress due to deformation of the substrate itself without applying a large resin sheet to the circuit substrate or laying a buffer sheet on the lower mold. Another object is to provide a mechanism capable of clamping a circuit board with a molding die.

本発明に係る電子装置の製造方法は、
電子部品が実装される部品実装領域と当該部品実装領域を取り囲む基板周縁領域とを有する回路基板を用いて、当該回路基板の第１面に、当該第１面よりも基板厚み方向に突出させた状態で、第１の基準面を有する第１の基準部を形成する工程と、
前記回路基板の第２面に、当該第２面よりも基板厚み方向に突出させた状態で、前記第１の基準部を基準に、前記第１の基準面と平行な第２の基準面を有する第２の基準部を形成する工程と、
上金型と下金型からなる成形金型に対して、前記第１の基準部及び前記第２の基準部のうち、一方の基準部の基準面を前記下金型に接触させるとともに、他方の基準部の基準面を前記上金型に接触させた状態で、前記成型金型により前記回路基板をクランプし、前記回路基板に実装されている電子部品を樹脂封止する工程と
を有する。 An electronic device manufacturing method according to the present invention includes:
Using a circuit board having a component mounting area on which an electronic component is mounted and a board peripheral area surrounding the component mounting area, the first surface of the circuit board is protruded in the board thickness direction from the first surface. Forming a first reference portion having a first reference surface in a state;
A second reference surface parallel to the first reference surface is formed on the second surface of the circuit board with the first reference portion as a reference, with the second surface protruding from the second surface in the substrate thickness direction. Forming a second reference portion having:
With respect to a molding die composed of an upper die and a lower die, a reference surface of one reference portion of the first reference portion and the second reference portion is brought into contact with the lower die, and the other And clamping the circuit board with the molding die in a state where the reference surface of the reference portion is in contact with the upper die, and resin-sealing the electronic component mounted on the circuit board.

本発明に係る電子装置の製造方法においては、回路基板の第１面に形成された第１の基準部と、回路基板の第２面に形成された第２の基準部とが、基板自体の変形に関係なく、互いに平行な基準面を有するものとなる。したがって、成形金型を用いた電子部品の樹脂封止に際して、各々の基準部の基準面をそれぞれ上金型と下金型に接触させた状態で、成形金型により回路基板をクランプした場合に、回路基板の変形に起因した曲げ応力が、回路基板に加わらなくなる。   In the method for manufacturing an electronic device according to the present invention, the first reference portion formed on the first surface of the circuit board and the second reference portion formed on the second surface of the circuit board are formed on the substrate itself. Regardless of the deformation, the reference surfaces are parallel to each other. Therefore, when resin molding of electronic components using a molding die, when the circuit board is clamped by the molding die while the reference surface of each reference portion is in contact with the upper die and the lower die, respectively. The bending stress resulting from the deformation of the circuit board is not applied to the circuit board.

本発明によれば、回路基板に大判の樹脂シートを貼り付けたり、下金型に緩衝用シートを敷き込んだりしなくても、基板自体の変形に起因した曲げ応力を回路基板に加えることなく、成形金型で回路基板をクランプすることが可能となる。   According to the present invention, even if a large resin sheet is not attached to the circuit board or a buffer sheet is not laid on the lower mold, bending stress due to deformation of the board itself is not applied to the circuit board. It becomes possible to clamp the circuit board with the molding die.

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。   Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. It should be noted that the technical scope of the present invention is not limited to the embodiments described below, and various modifications and improvements have been made within the scope of deriving specific effects obtained by the constituent requirements of the invention and combinations thereof. Including form.

発明を実施するための最良の形態に係る説明は以下の順序で行なう。
１．第１の実施の形態
２．第２の実施の形態
３．変形例 The description of the best mode for carrying out the invention will be given in the following order.
1. 1. First embodiment 2. Second embodiment Modified example

＜１．第１の実施の形態＞
まず、本発明の第１の実施の形態に係る電子装置の製造方法について説明する。ここでは、電子装置の製造方法で使用する回路基板の構成を説明した後に、当該電子装置の製造方法を大きく５つの工程に分けて説明する。
説明の順序は以下のとおりである。
回路基板の構成
基準枠形成工程
電子部品実装工程
面補正層形成工程
樹脂封止工程
後工程 <1. First Embodiment>
First, a method for manufacturing an electronic device according to the first embodiment of the invention will be described. Here, after describing the configuration of the circuit board used in the method for manufacturing an electronic device, the method for manufacturing the electronic device will be described in five steps.
The order of description is as follows.
Circuit board configuration Reference frame forming process Electronic component mounting process Surface correction layer forming process Resin sealing process Post process

[回路基板の構成]
図１は本発明の実施の形態に係る電子装置の製造方法で使用する回路基板の構成例を示すもので、（Ａ）は平面図、（Ｂ）は側面図である。回路基板１は、電子回路の一部を構成する回路パターンや導通孔を有するものである。回路基板１としては、例えば、セラミック基板からなる多層回路基板を用いる。セラミック基板は、原料となるグリーンシートを焼成することにより一体化されるが、ここでは焼成後のセラミック基板を回路基板１として用いることとする。 [Configuration of circuit board]
1A and 1B show a configuration example of a circuit board used in a method for manufacturing an electronic device according to an embodiment of the present invention. FIG. 1A is a plan view and FIG. 1B is a side view. The circuit board 1 has a circuit pattern and a conduction hole that constitute a part of an electronic circuit. As the circuit board 1, for example, a multilayer circuit board made of a ceramic substrate is used. The ceramic substrate is integrated by firing a raw green sheet. Here, the fired ceramic substrate is used as the circuit board 1.

回路基板１は、四つの角が面取りされた状態の長方形に形成されている。回路基板１は、平面的に見て、部品実装領域２と基板周縁領域３に区分されている。図１においては、部品実装領域２と基板周縁領域３の境界を破線で示している。部品実装領域２は、後述する実装部品を実装するために区画された、回路基板１よりも一回り小さい長方形の領域である。基板周縁領域３は、部品実装領域２を取り囲むように、回路基板１の外周部に枠形状に区画された領域である。回路基板１は、一方の面を、部品実装用の第１面５とし、その反対側（裏側）となる他方の面を、外部接続用の第２面６としている。   The circuit board 1 is formed in a rectangular shape with four corners chamfered. The circuit board 1 is divided into a component mounting area 2 and a board peripheral area 3 in plan view. In FIG. 1, the boundary between the component mounting area 2 and the board peripheral area 3 is indicated by a broken line. The component mounting area 2 is a rectangular area that is slightly smaller than the circuit board 1 and is partitioned to mount a mounting component described later. The board peripheral area 3 is an area partitioned into a frame shape on the outer periphery of the circuit board 1 so as to surround the component mounting area 2. The circuit board 1 has a first surface 5 for component mounting as one surface and a second surface 6 for external connection as the other surface (back side).

回路基板１の第１面５には、電子部品の実装位置に合わせて、例えば銅などの高い導電性を有する金属製の導体パターン７が形成されている。導体パターン７の形状や配置、大きさは、回路基板１に実装される電子部品の形状や大きさなどによって変わる。回路基板１の第１面５の部品実装領域２は、平面的に見て、４つの領域２Ａ〜２Ｄに区分されている。各々の領域２Ａ〜２Ｄには、同一の形状で導体パターン７が形成されている。個々の領域２Ａ〜２Ｄは、それぞれ１個の電子装置（パッケージ）の製品に対応して区画されている。このため、１枚の回路基板１には４個の製品が縦横に並んだ形態で作り込まれる。但し、基板１枚あたりの製品の取り個数を４個としたのは、あくまで説明の便宜上であって、実際にはそれよりも多い個数の製品が１枚の回路基板に作り込まれる。例えば、実際の製造工程では、生産性を高めるために、１枚の回路基板に数十個から百個程度の製品が縦横に並んだ形態で作り込まれる。   On the first surface 5 of the circuit board 1, a metal conductor pattern 7 having high conductivity, such as copper, is formed in accordance with the mounting position of the electronic component. The shape, arrangement, and size of the conductor pattern 7 vary depending on the shape and size of the electronic component mounted on the circuit board 1. The component mounting area 2 on the first surface 5 of the circuit board 1 is divided into four areas 2A to 2D in plan view. In each of the regions 2A to 2D, the conductor pattern 7 is formed in the same shape. Each of the regions 2A to 2D is partitioned corresponding to a product of one electronic device (package). For this reason, one circuit board 1 is manufactured in a form in which four products are arranged vertically and horizontally. However, the number of products taken per board is set to four for the convenience of explanation, and in fact, a larger number of products are built into one circuit board. For example, in an actual manufacturing process, in order to increase productivity, several tens to hundreds of products are formed in a form arranged vertically and horizontally on one circuit board.

回路基板１の第２面６には、外部接続電極８が形成されている。外部接続電極８は、例えば銅などの高い導電性を有する金属製の電極パッドによって形成されるものである。外部接続電極８は、例えば、製造の対象となる電子装置のパッケージ形態がＬＧＡパッケージであれば、そのまま外部接続用の電極端子として用いられる。また、製造の対象となる電子装置のパッケージ形態がＢＧＡパッケージであれば、外部接続用の端子となる金属製のボール（例えば、はんだボール）が外部接続電極８に取り付けられる。   External connection electrodes 8 are formed on the second surface 6 of the circuit board 1. The external connection electrode 8 is formed by a metal electrode pad having high conductivity such as copper. For example, if the package form of the electronic device to be manufactured is an LGA package, the external connection electrode 8 is used as it is as an electrode terminal for external connection. If the package form of the electronic device to be manufactured is a BGA package, a metal ball (for example, a solder ball) serving as a terminal for external connection is attached to the external connection electrode 8.

[基準枠形成工程]
上記構成からなる回路基板１を用意したら、図２に示すように、第１面５を上向きにして回路基板１を基板支持具１１にセットする。基板支持具１１は、回路基板１よりも一回り大きい長方形の支持板１２と、当該支持板１２と同じ外形寸法を有する支持枠１３と、ゴム状弾性を有する基板受けシート１４とを用いて構成されている。支持枠１３は、回路基板１の外形に沿う長方形の開口部を有している。支持枠１３は、支持板１２の上面に、例えば接着剤を用いて貼り付けられている。但し、支持板１２と支持枠１３は、別体構造である必要はなく、一体構造であってもよい。基板受けシート１４は、支持枠１３の内側で、支持板１２の上面に載置されている。基板受けシート１４は、支持板１２の上面に接着剤等を用いて貼り付けられていてもよい。基板受けシート１４の厚み寸法は、支持枠１３の厚み寸法よりも小となっている。このため、基板受けシート１４の上面は、支持枠１３の上面よりも凹んだ状態で配置されている。 [Standard frame formation process]
When the circuit board 1 having the above configuration is prepared, the circuit board 1 is set on the board support 11 with the first surface 5 facing upward as shown in FIG. The substrate support 11 is configured using a rectangular support plate 12 that is slightly larger than the circuit substrate 1, a support frame 13 having the same outer dimensions as the support plate 12, and a substrate receiving sheet 14 having rubber-like elasticity. Has been. The support frame 13 has a rectangular opening along the outer shape of the circuit board 1. The support frame 13 is affixed on the upper surface of the support plate 12 using, for example, an adhesive. However, the support plate 12 and the support frame 13 do not have to be separate structures, and may be an integral structure. The substrate receiving sheet 14 is placed on the upper surface of the support plate 12 inside the support frame 13. The substrate receiving sheet 14 may be attached to the upper surface of the support plate 12 using an adhesive or the like. The thickness dimension of the substrate receiving sheet 14 is smaller than the thickness dimension of the support frame 13. For this reason, the upper surface of the substrate receiving sheet 14 is disposed in a state of being recessed from the upper surface of the support frame 13.

回路基板１は、支持枠１３の開口部に嵌り込んだ状態で、基板受けシート１４の上に載せられる。このとき、回路基板１の第１面５は、支持枠１３の上面と面一か、それよりも僅かに凹んだ位置に配置される。こうして基板支持具１１に回路基板１をセットしたら、回路基板１の第１面５を覆う状態でスクリーンマスク１５を基板支持具１１に被せる。スクリーンマスク１５には、メッシュ構造をなす細帯状の開口１６が形成されている。開口１６は、長方形の連続した枠形状に形成されている。スクリーンマスク１５の開口１６は、回路基板１の基板周縁領域３に対向する状態で配置される。   The circuit board 1 is placed on the board receiving sheet 14 in a state where the circuit board 1 is fitted in the opening of the support frame 13. At this time, the first surface 5 of the circuit board 1 is arranged at a position that is flush with the upper surface of the support frame 13 or slightly recessed. When the circuit board 1 is set on the substrate support 11 in this way, the screen mask 15 is placed on the substrate support 11 so as to cover the first surface 5 of the circuit board 1. The screen mask 15 is formed with a narrow strip-shaped opening 16 having a mesh structure. The opening 16 is formed in a rectangular continuous frame shape. The opening 16 of the screen mask 15 is disposed so as to face the substrate peripheral region 3 of the circuit board 1.

このようにスクリーンマスク１５を回路基板１に被せた状態で、ペースト状の樹脂１７をスキージ１８の水平移動により、開口１６を通して回路基板１の第１面５に塗布する。つまり、回路基板１の第１面５にペースト状の樹脂１７をスクリーン印刷によって塗布する。これにより、スクリーンマスク１５の開口１６の形状に沿って回路基板１の第１面５に樹脂１７が平面視枠形状（ロの字形）に塗布される。このとき、回路基板１の第１面５に塗布された樹脂１７の上面は、レベリング効果によって仮想平面と平行な面となる。ここで記述する「レベリング効果」とは、塗布材料の塗りむらが材料自体のチクソ性により解消され、塗布面が自然に平滑かつ均一に仕上げられる現象をいう。また、「仮想平面」とは、回路基板１の基板面（５，６）に沿う理想平面をいう。このため、回路基板１に反りやうねりなどの変形が生じていると、回路基板１の基板面は、仮想平面に対して板厚方向に凹凸をもつことになる。樹脂１７としては、好ましくは、チクソ比が１．５以下と低い樹脂１７を使用することにより、塗布後のレベリング効果が顕著になる。樹脂１７を塗布した後は、当該樹脂１７を、例えば、熱処理（加熱）によって硬化させる。その場合は、ペースト状の樹脂１７として、例えば、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂などの熱硬化性樹脂を用いる。   With the screen mask 15 thus placed on the circuit board 1, the paste-like resin 17 is applied to the first surface 5 of the circuit board 1 through the opening 16 by the horizontal movement of the squeegee 18. That is, the paste-like resin 17 is applied to the first surface 5 of the circuit board 1 by screen printing. As a result, the resin 17 is applied to the first surface 5 of the circuit substrate 1 along the shape of the opening 16 of the screen mask 15 in a planar view frame shape (b-shape). At this time, the upper surface of the resin 17 applied to the first surface 5 of the circuit board 1 becomes a surface parallel to the virtual plane due to the leveling effect. The “leveling effect” described here refers to a phenomenon in which the uneven coating of the coating material is eliminated by the thixotropy of the material itself, and the coated surface is finished naturally and smoothly. Further, the “virtual plane” refers to an ideal plane along the board surface (5, 6) of the circuit board 1. For this reason, if the circuit board 1 is deformed such as warping or undulation, the board surface of the circuit board 1 has irregularities in the thickness direction with respect to the virtual plane. As the resin 17, preferably, the resin 17 having a low thixo ratio of 1.5 or less makes the leveling effect after coating remarkable. After applying the resin 17, the resin 17 is cured by, for example, heat treatment (heating). In that case, as the paste-like resin 17, for example, a thermosetting resin such as an epoxy resin, a phenol resin, or an unsaturated polyester resin is used.

このようにペースト状の樹脂１７を塗布して、これを硬化させることにより、図３（Ａ），（Ｂ）に示すように、回路基板１の第１面５に硬化樹脂によって基準枠１９が形成される。基準枠１９は、樹脂１７の塗布厚に対応して、回路基板１の第１面５よりも基板厚み方向に突出した状態で形成される。基準枠１９は、「第１の基準部」として回路基板１の第１面５に形成されるものである。この場合、ペースト状の樹脂１７を塗布したときに、上述したレベリング効果が発揮されると、基準枠１９の上面に相当する基準面２０が、回路基板１の変形（反り、うねりなど）の影響を受けずに、仮想平面と平行な平滑面に仕上げられる。したがって、上記図２に示すように、基板支持具１１を用いて回路基板１を水平に支持した場合は、基準枠１９の基準面２０が水平面と平行な状態に形成される。基準枠１９の基準面２０は、「第１の基準面」に相当するものである。   By applying the paste-like resin 17 and curing it, the reference frame 19 is formed on the first surface 5 of the circuit board 1 by the cured resin as shown in FIGS. 3 (A) and 3 (B). It is formed. The reference frame 19 is formed so as to protrude from the first surface 5 of the circuit board 1 in the board thickness direction in accordance with the coating thickness of the resin 17. The reference frame 19 is formed on the first surface 5 of the circuit board 1 as a “first reference portion”. In this case, when the leveling effect described above is exhibited when the paste-like resin 17 is applied, the reference surface 20 corresponding to the upper surface of the reference frame 19 is affected by the deformation (warping, waviness, etc.) of the circuit board 1. Without being subjected to this, it is finished to a smooth surface parallel to the virtual plane. Therefore, as shown in FIG. 2, when the circuit board 1 is supported horizontally using the board support 11, the reference plane 20 of the reference frame 19 is formed in a state parallel to the horizontal plane. The reference surface 20 of the reference frame 19 corresponds to a “first reference surface”.

基準枠１９は、回路基板１の基板周縁領域３内に、部品実装領域２を取り囲む状態で、連続した枠形状に形成される。基準枠１９の高さ（樹脂の塗布厚）寸法に関しては、回路基板１に許容される基板厚み方向の最大の変形量（以下、「最大許容変形量」）をΔＴとすると、次のような条件で設定される。即ち、基準枠１９の高さ寸法は、電子部品実装工程でのペーストはんだ印刷の容易性や高さ精度の点からして、ΔＴ＋３０μｍ以上、ΔＴ＋５０μｍ以下の条件で設定することが望ましい。一般に、電子装置の製造に使用される回路基板の最大許容変形量は５０μｍ程度で管理される。   The reference frame 19 is formed in a continuous frame shape in a state of surrounding the component mounting area 2 in the board peripheral area 3 of the circuit board 1. Regarding the height (resin coating thickness) dimension of the reference frame 19, if the maximum deformation amount in the substrate thickness direction (hereinafter, “maximum allowable deformation amount”) allowed for the circuit board 1 is ΔT, Set by conditions. That is, the height dimension of the reference frame 19 is desirably set under the conditions of ΔT + 30 μm or more and ΔT + 50 μm or less from the viewpoint of ease of paste solder printing and height accuracy in the electronic component mounting process. Generally, the maximum allowable deformation amount of a circuit board used for manufacturing an electronic device is managed at about 50 μm.

[電子部品実装工程]
基準枠１９を形成済みの回路基板１を用いて、当該回路基板１の第１面５でかつ部品実装領域２内に電子部品を実装する。電子部品の実装には、表面実装に適したチップ状の電子部品（表面実装部品）を取り扱う部品実装装置を用いることができる。製造の対象となる電子装置が半導体装置であれば、回路基板１への実装対象となる電子部品の中に、少なくともＩＣ、トランジスタ、ダイオードなどの半導体素子を含むことになる。半導体素子以外の電子部品としては、例えば、抵抗、コンデンサ、コイル等の受動部品を実装対象とすることができる。 [Electronic component mounting process]
Using the circuit board 1 on which the reference frame 19 has been formed, an electronic component is mounted on the first surface 5 of the circuit board 1 and in the component mounting region 2. For mounting electronic components, a component mounting apparatus that handles chip-shaped electronic components (surface mounted components) suitable for surface mounting can be used. If the electronic device to be manufactured is a semiconductor device, the electronic components to be mounted on the circuit board 1 include at least semiconductor elements such as ICs, transistors, and diodes. As electronic components other than the semiconductor elements, for example, passive components such as resistors, capacitors, and coils can be mounted.

図４は電子部品を実装済みの回路基板１の状態を示す側面図である。図４においては、回路基板１の第１面５で、部品実装領域２を４分割した各領域２Ａ〜２Ｄ（図３参照）に、それぞれ１個の半導体素子２１と、複数個の角形のチップ部品２２を実装した例を示している。半導体素子２１は、能動部品となる。半導体素子２１は、例えば銀ペースト等の導電性ペーストを用いて、回路基板１の導体パターン７（図１参照）に電気的かつ機械的に接続されている。また、半導体素子２１の電極は、ワイヤボンディングによって回路基板１の導体パターン７に電気的に接続されている。チップ部品２２は、例えば、抵抗、コンデンサなどの受動部品となる。チップ部品２２は、ペーストはんだを塗布した導体パターン７の上に仮付けされた後、はんだリフローによって回路基板１の導体パターン７に電気的かつ機械的に接続されている。   FIG. 4 is a side view showing a state of the circuit board 1 on which electronic components have been mounted. In FIG. 4, one semiconductor element 21 and a plurality of rectangular chips are provided in each of the regions 2 </ b> A to 2 </ b> D (see FIG. 3) obtained by dividing the component mounting region 2 into four parts on the first surface 5 of the circuit board 1. The example which mounted the components 22 is shown. The semiconductor element 21 becomes an active component. The semiconductor element 21 is electrically and mechanically connected to the conductor pattern 7 (see FIG. 1) of the circuit board 1 using a conductive paste such as silver paste. The electrodes of the semiconductor element 21 are electrically connected to the conductor pattern 7 of the circuit board 1 by wire bonding. The chip component 22 is a passive component such as a resistor or a capacitor, for example. The chip component 22 is temporarily attached on the conductor pattern 7 to which paste solder is applied, and then electrically and mechanically connected to the conductor pattern 7 of the circuit board 1 by solder reflow.

[面補正層形成工程]
電子部品を実装済みの回路基板１を用いて、図５に示すように、回路基板１の第２面６に面補正層２４を形成する。面補正層２４は、「第２の基準部」として回路基板１の第２面６に形成されるものである。ここでは、上記基準枠１９を基準にして面補正層２４を形成する。このため、面補正層２４の上面に相当する補正面２５は、上記仮想平面に平行な状態で形成される。面補正層２４の補正面２５は、「第２の基準面」に相当するものである。 [Surface correction layer forming process]
As shown in FIG. 5, the surface correction layer 24 is formed on the second surface 6 of the circuit board 1 using the circuit board 1 on which electronic components are already mounted. The surface correction layer 24 is formed on the second surface 6 of the circuit board 1 as a “second reference portion”. Here, the surface correction layer 24 is formed with the reference frame 19 as a reference. For this reason, the correction surface 25 corresponding to the upper surface of the surface correction layer 24 is formed in a state parallel to the virtual plane. The correction surface 25 of the surface correction layer 24 corresponds to a “second reference surface”.

ここで、回路基板１に面補正層２４を形成するための具体的な方法について説明する。まず、図６に示すように、電子部品（２１，２２）が実装されている第１面５を下向きにした状態で、回路基板１を基板支持具２６にセットする。基板支持具２６は、開口寸法が異なる２枚の支持枠２７，２８を用いて構成されている。下側の支持枠２７の開口寸法は、上側の支持枠２８の開口寸法よりも小となっている。さらに詳述すると、支持枠２７の開口寸法は、回路基板１の部品実装領域２の大きさとほぼ同じ寸法になっており、支持枠２８の開口寸法は、回路基板１の外形寸法と同じか、それよりも僅かに大きい寸法になっている。２枚の支持枠２７，２８は、例えば接着剤を用いて貼り付けられている。但し、支持枠２７，２８は、別体構造である必要はなく、一体構造であってもよい。   Here, a specific method for forming the surface correction layer 24 on the circuit board 1 will be described. First, as shown in FIG. 6, the circuit board 1 is set on the board support 26 with the first surface 5 on which the electronic components (21, 22) are mounted facing downward. The substrate support 26 is configured by using two support frames 27 and 28 having different opening dimensions. The opening size of the lower support frame 27 is smaller than the opening size of the upper support frame 28. More specifically, the opening size of the support frame 27 is substantially the same as the size of the component mounting area 2 of the circuit board 1, and the opening size of the support frame 28 is the same as the outer dimension of the circuit board 1, The dimensions are slightly larger than that. The two support frames 27 and 28 are attached using, for example, an adhesive. However, the support frames 27 and 28 do not need to have a separate structure, and may have an integral structure.

回路基板１は、支持枠２８の開口部に嵌り込んだ状態で、支持枠２７の上面（段付きの部分）に載せられる。このとき、回路基板１の第１面５に形成されている基準枠１９の基準面２０が、支持枠２７の上面に接触した状態となる。また、回路基板１の第１面５に実装されている電子部品（２１，２２）は、支持枠２７の開口部内に配置される。こうして基板支持具２６に回路基板１をセットしたら、回路基板１の第２面６を露出させた状態でスクリーンマスク２９を基板支持具２６の上に被せる。スクリーンマスク２９には、メッシュ構造又は単なる貫通孔構造をなす長方形の開口３０が形成されている。回路基板１の第２面６は、この開口３０を介して外部に露出した状態となる。開口３０の寸法は、回路基板１の基準枠１９の大きさに対応して設定されている。具体的には、開口３０の寸法が、基準枠１９の内寸よりも大で、かつ回路基板１の外形寸法よりも小となっている。上記図６においては、好ましい例として、開口３０の寸法が基準枠１９の外形寸法と同じ大きさになっている。   The circuit board 1 is placed on the upper surface (stepped portion) of the support frame 27 while being fitted into the opening of the support frame 28. At this time, the reference surface 20 of the reference frame 19 formed on the first surface 5 of the circuit board 1 is in contact with the upper surface of the support frame 27. Further, the electronic components (21, 22) mounted on the first surface 5 of the circuit board 1 are disposed in the opening of the support frame 27. When the circuit board 1 is set on the board support 26 in this manner, the screen mask 29 is placed on the board support 26 with the second surface 6 of the circuit board 1 exposed. The screen mask 29 is formed with a rectangular opening 30 having a mesh structure or a simple through-hole structure. The second surface 6 of the circuit board 1 is exposed to the outside through the opening 30. The dimension of the opening 30 is set corresponding to the size of the reference frame 19 of the circuit board 1. Specifically, the dimension of the opening 30 is larger than the inner dimension of the reference frame 19 and smaller than the outer dimension of the circuit board 1. In FIG. 6, as a preferred example, the dimension of the opening 30 is the same as the outer dimension of the reference frame 19.

このようにスクリーンマスク２９を回路基板１に被せた状態で、ペースト状の樹脂３１をスキージ３２の移動により、開口３０を通して回路基板１の第２面６に塗布する。つまり、回路基板１の第２面６にペースト状の樹脂３１をスクリーン印刷によって面状に塗布する。これにより、スクリーンマスク２９の開口３０の形状及び大きさにあわせて回路基板１の第２面６に樹脂３１が平面視長方形に塗布される。こうして樹脂３１を塗布した後は、当該樹脂３１を、熱処理（加熱）又は光照射（例えば、紫外線照射）などによって硬化させる。樹脂３１を熱処理で硬化させる場合は、ペースト状の樹脂３１として熱硬化型の樹脂を用い、樹脂３１を光照射によって硬化させる場合は、ペースト状の樹脂３１として光硬化型の樹脂を用いる。また、ペースト状の樹脂３１としては、後工程で回路基板１から面補正層２４を剥離することから、剥離性の良好な樹脂、例えば、シリコーン樹脂を用いることが望ましい。   With the screen mask 29 thus placed on the circuit board 1, the paste-like resin 31 is applied to the second surface 6 of the circuit board 1 through the opening 30 by the movement of the squeegee 32. That is, the paste-like resin 31 is applied to the second surface 6 of the circuit board 1 by screen printing. Thereby, the resin 31 is applied to the second surface 6 of the circuit board 1 in a rectangular shape in plan view in accordance with the shape and size of the opening 30 of the screen mask 29. After the resin 31 is applied in this way, the resin 31 is cured by heat treatment (heating) or light irradiation (for example, ultraviolet irradiation). When the resin 31 is cured by heat treatment, a thermosetting resin is used as the paste-like resin 31, and when the resin 31 is cured by light irradiation, a photo-curable resin is used as the paste-like resin 31. In addition, as the paste-like resin 31, it is desirable to use a resin having good peelability, for example, a silicone resin, because the surface correction layer 24 is peeled from the circuit board 1 in a later step.

このようにペースト状の樹脂３１を塗布して、これを硬化させることにより、上記図５に示すように、回路基板１の第２面６に硬化樹脂によって面補正層２４が形成される。面補正層２４は、樹脂３１の塗布厚に対応して、回路基板１の第２面６よりも基板厚み方向に突出した状態で形成される。また、面補正層２４は、基準枠１９に対応した大きさで、基準枠１９の外形寸法とほぼ同じ大きさの層状に形成される。この場合、基板支持具２６は、回路基板１の第１面５に形成されている基準枠１９の基準面２０を、支持枠２７の上面で受けて、回路基板１を水平に支持する。このため、面補正層２４の補正面２５は、基準枠１９を基準にして、上記仮想平面と平行な状態で形成される。補正面２５は、回路基板１に反りやうねりなどの変形が生じていても、それらを寸法的に吸収するかたちで、平坦に形成される。このため、回路基板１の第１面５と第２面６には、それぞれ基準枠１９と面補正層２４の存在により、互いに平行な面（基準面２０、補正面２５）が設けられた状態となる。   By applying the paste-like resin 31 and curing it, the surface correction layer 24 is formed of the cured resin on the second surface 6 of the circuit board 1 as shown in FIG. The surface correction layer 24 is formed in a state of projecting in the substrate thickness direction from the second surface 6 of the circuit board 1 corresponding to the coating thickness of the resin 31. The surface correction layer 24 is formed in a layer shape having a size corresponding to the reference frame 19 and substantially the same size as the outer dimensions of the reference frame 19. In this case, the board support 26 receives the reference surface 20 of the reference frame 19 formed on the first surface 5 of the circuit board 1 by the upper surface of the support frame 27 and horizontally supports the circuit board 1. Therefore, the correction surface 25 of the surface correction layer 24 is formed in a state parallel to the virtual plane with reference to the reference frame 19. Even if the circuit board 1 is deformed such as warping or waviness, the correction surface 25 is formed flat so as to absorb these dimensions. Therefore, the first surface 5 and the second surface 6 of the circuit board 1 are provided with surfaces parallel to each other (the reference surface 20 and the correction surface 25) due to the presence of the reference frame 19 and the surface correction layer 24, respectively. It becomes.

面補正層２４の厚み寸法に関しては、前述したとおり回路基板１の最大許容変形量をΔＴと定義すると、次のような条件で設定される。即ち、面補正層２４の厚み寸法は、後工程で回路基板１から面補正層２４を剥離する際の容易性や厚み精度の点からして、ΔＴ＋３０μｍ以上、ΔＴ＋２００μｍ以下の条件で設定することが望ましい。   The thickness dimension of the surface correction layer 24 is set under the following conditions when the maximum allowable deformation amount of the circuit board 1 is defined as ΔT as described above. That is, the thickness dimension of the surface correction layer 24 can be set under the condition of ΔT + 30 μm or more and ΔT + 200 μm or less from the viewpoint of ease and thickness accuracy when peeling the surface correction layer 24 from the circuit board 1 in a subsequent process. desirable.

[樹脂封止工程]
面補正層２４を形成済みの回路基板１を用いて、電子部品（２１，２２）を樹脂封止する。樹脂封止には、図７に示すような成形金型３３を使用する。成形金型３３は、上金型３４と下金型３５とによって構成されている。上金型３４には、樹脂封止のためのキャビティとなる凹部３６が形成されている。下金型３５には、回路基板１を収容するための凹部３７が形成されている。上金型３４の凹部３６と下金型３５の凹部３７は、成形金型３３を型締めしたときに、一つの閉じられた空間を形成する。 [Resin sealing process]
Using the circuit board 1 on which the surface correction layer 24 has been formed, the electronic components (21, 22) are resin-sealed. For the resin sealing, a molding die 33 as shown in FIG. 7 is used. The molding die 33 is constituted by an upper die 34 and a lower die 35. The upper mold 34 is formed with a recess 36 serving as a cavity for resin sealing. The lower mold 35 is formed with a recess 37 for accommodating the circuit board 1. The concave portion 36 of the upper mold 34 and the concave portion 37 of the lower mold 35 form one closed space when the molding die 33 is clamped.

上記構成からなる成形金型３３に基板支持具１１をセットする場合は、上金型３４と下金型３５を型開きにより離間させた状態で、下金型３５の凹部３７に、第１面５を上向きにして回路基板１を収容する。このとき、回路基板１を下金型３５に載せると、面補正層２４の補正面２５が下金型３５の凹部３７底面に接触した状態となる。この状態で成形金型３３により回路基板１をクランプすべく、成形金型３３を型締めすると、上金型３４の下面が基準枠１９の基準面２０に突き当たる。換言すると、基準枠１９は、樹脂封止工程で上金型３４が接触する位置に合わせて回路基板１に形成されている。また、回路基板１やこれに実装された実装部品（２１，２２）は、上述のように上金型３４の凹部３６と下金型３５の凹部３７が形成する空間内に配置される。   When the substrate support 11 is set in the molding die 33 having the above-described configuration, the first surface is placed in the concave portion 37 of the lower die 35 with the upper die 34 and the lower die 35 separated by mold opening. The circuit board 1 is accommodated with 5 facing upward. At this time, when the circuit board 1 is placed on the lower mold 35, the correction surface 25 of the surface correction layer 24 comes into contact with the bottom surface of the recess 37 of the lower mold 35. When the molding die 33 is clamped to clamp the circuit board 1 with the molding die 33 in this state, the lower surface of the upper die 34 abuts against the reference surface 20 of the reference frame 19. In other words, the reference frame 19 is formed on the circuit board 1 in accordance with the position where the upper mold 34 contacts in the resin sealing process. Further, the circuit board 1 and the mounted components (21, 22) mounted thereon are arranged in the space formed by the concave portion 36 of the upper mold 34 and the concave portion 37 of the lower mold 35 as described above.

このように成形金型３３で回路基板１をクランプしたら、成形金型３３に設けられた樹脂導入路（不図示）を通して封止用の樹脂をキャビティ内に注入し、充填する。封止用の樹脂としては、例えば、エポキシ樹脂などの熱硬化性樹脂を用いる。封止用の樹脂を注入するにあたって、成形金型３３は、予め設定された圧力で型締めされた状態に維持される。また、成形金型３３のキャビティに注入、充填された樹脂には、予め設定された注入圧力が加えられる。その後、成形金型３３内で封止用の樹脂が硬化した段階で、成形金型３３を型開きし、回路基板１を取り出す。成形金型３３から取り出された回路基板１には、図８に示すように、封止用の樹脂によって封止体３８が形成され、当該封止体３８の中に電子部品（２１，２２）が埋め込まれた状態となる。   When the circuit board 1 is clamped by the molding die 33 in this way, a sealing resin is injected into the cavity through a resin introduction path (not shown) provided in the molding die 33 and filled. As the sealing resin, for example, a thermosetting resin such as an epoxy resin is used. In injecting the sealing resin, the molding die 33 is maintained in a state of being clamped at a preset pressure. A preset injection pressure is applied to the resin injected and filled into the cavity of the molding die 33. Thereafter, when the sealing resin is cured in the molding die 33, the molding die 33 is opened and the circuit board 1 is taken out. As shown in FIG. 8, a sealing body 38 is formed of a sealing resin on the circuit board 1 taken out from the molding die 33, and an electronic component (21, 22) is formed in the sealing body 38. Is embedded.

[後工程]
樹脂封止後は、回路基板１の第２面６から面補正層２４を剥離する。その際、シリコーン樹脂を用いて面補正層２４を形成しておけば、回路基板１から面補正層２４を剥離する作業が容易になる。その後、ダイシング装置等を用いて、回路基板１から４つの電子装置（本形態例では半導体装置）を個片に切り出す。その際、回路基板１の基板周縁領域３で、ダイシングの切断ラインを、基準枠１９よりも内側に設定する。このため、回路基板１から切り出される個々の電子装置には、基準枠１９が残らない。 [Post-process]
After the resin sealing, the surface correction layer 24 is peeled from the second surface 6 of the circuit board 1. At this time, if the surface correction layer 24 is formed using silicone resin, the operation of peeling the surface correction layer 24 from the circuit board 1 becomes easy. Thereafter, four electronic devices (semiconductor devices in this embodiment) are cut out from the circuit board 1 into individual pieces using a dicing device or the like. At that time, the dicing cutting line is set inside the reference frame 19 in the substrate peripheral region 3 of the circuit board 1. For this reason, the reference frame 19 does not remain in each electronic device cut out from the circuit board 1.

本発明の第１の実施の形態に係る電子装置の製造方法においては、次のような効果が得られる。即ち、樹脂封止工程に先立って、回路基板１の第１面５に形成された基準枠１９と、回路基板１の第２面６に形成された面補正層２４とが、基板自体の変形に関係なく、互いに平行な基準面（基準面２０、補正面２５）を有するものとなる。このため、成形金型３３で回路基板１をクランプしたときに、回路基板１の変形に起因した曲げ応力が、回路基板１に加わらなくなる。したがって、硬くて脆い性質のセラミック基板を用いて回路基板１を構成しても、型締めによるクランプによって回路基板１に割れ等が生じることが皆無となる。また、回路基板１は、平行出しされた基準枠１９と面補正層２４を用いてクランプされるため、基板面を直接クランプする場合に比較して、高いクランプ圧力と高い樹脂注入圧力に耐えられるようになる。このため、成形金型３３で回路基板１を確実に固定することができる。また、回路基板１の第１面５において、実装部品（２１，２２）下などの狭い隙間にも樹脂を確実に注入し充填させることができる。さらに、樹脂注入圧力を上げられることで、ボイドの発生を防止し、樹脂成形の寸法精度も向上させることができる。   In the method for manufacturing the electronic device according to the first embodiment of the present invention, the following effects are obtained. That is, prior to the resin sealing step, the reference frame 19 formed on the first surface 5 of the circuit board 1 and the surface correction layer 24 formed on the second surface 6 of the circuit board 1 are deformed by the substrate itself. Regardless of the relationship, the reference surfaces (reference surface 20 and correction surface 25) are parallel to each other. For this reason, when the circuit board 1 is clamped by the molding die 33, bending stress due to the deformation of the circuit board 1 is not applied to the circuit board 1. Therefore, even if the circuit board 1 is configured by using a hard and brittle ceramic substrate, the circuit board 1 is never cracked by clamping by clamping. Further, since the circuit board 1 is clamped by using the parallel reference frame 19 and the surface correction layer 24, the circuit board 1 can withstand a higher clamping pressure and a higher resin injection pressure as compared with the case where the board surface is directly clamped. It becomes like this. For this reason, the circuit board 1 can be reliably fixed by the molding die 33. Further, on the first surface 5 of the circuit board 1, it is possible to reliably inject and fill the resin into a narrow gap such as below the mounted component (21, 22). Furthermore, by increasing the resin injection pressure, the generation of voids can be prevented and the dimensional accuracy of resin molding can be improved.

また、成形金型３３をクランプしたときに、上金型３４の下面が基準枠１９の基準面２０に隙間なく接触（密着）した状態となる。このため、回路基板１の第１面５でかつ基板周縁領域３内に、部品実装領域２を取り囲む状態で基準枠１９を枠形状に形成することにより、樹脂注入時にクランプ部分からの樹脂漏れを確実に防止することができる。   Further, when the molding die 33 is clamped, the lower surface of the upper die 34 is in contact (adhered) to the reference surface 20 of the reference frame 19 without a gap. For this reason, by forming the reference frame 19 in a frame shape on the first surface 5 of the circuit board 1 and in the board peripheral area 3 so as to surround the component mounting area 2, resin leakage from the clamp portion is prevented during resin injection. It can be surely prevented.

また、樹脂封止工程において、封止用の樹脂に注入圧力を加えると、回路基板１は注入圧力を受けて下向きに押圧されるが、上述のように回路基板１の面補正層２４を層状に形成しておけば、面補正層２４と下金型３５が面的に広く接触した状態となる。このため、樹脂注入圧力を加えたときに、回路基板１の変形や位置ずれを有効に防止することができる。さらに、面補正層２４の厚み寸法は、回路基板１の最大許容変形量を吸収し得る程度の薄さになっている。このため、成形金型３３内で回路基板１が樹脂の注入圧力を受けても、面補正層２４の弾性変形による回路基板１の変位量は極微量なものとなる。したがって、注入した樹脂を硬化させた後の内部ストレスが少なくなる。よって、熱ストレスによる剥離などを抑えた信頼性の高い成型品が得られる。   Further, in the resin sealing step, when an injection pressure is applied to the sealing resin, the circuit board 1 receives the injection pressure and is pressed downward. As described above, the surface correction layer 24 of the circuit board 1 is layered. If the surface correction layer 24 is formed, the surface correction layer 24 and the lower mold 35 are in wide contact with each other. For this reason, it is possible to effectively prevent the circuit board 1 from being deformed or displaced when a resin injection pressure is applied. Further, the thickness dimension of the surface correction layer 24 is thin enough to absorb the maximum allowable deformation amount of the circuit board 1. For this reason, even if the circuit board 1 receives the resin injection pressure in the molding die 33, the displacement amount of the circuit board 1 due to the elastic deformation of the surface correction layer 24 is extremely small. Therefore, the internal stress after curing the injected resin is reduced. Therefore, a highly reliable molded product in which peeling due to heat stress is suppressed can be obtained.

＜２．第２の実施の形態＞
続いて、本発明の第２の実施の形態に係る電子装置の製造方法について説明する。本発明の第２の実施の形態に係る電子装置の製造方法は、上記第１の実施の形態と比較して、基準枠形成工程が異なる。以下に、基準枠形成工程の具体的な内容について説明する。 <2. Second Embodiment>
Then, the manufacturing method of the electronic device which concerns on the 2nd Embodiment of this invention is demonstrated. The electronic device manufacturing method according to the second embodiment of the present invention differs from the first embodiment in the reference frame forming process. Below, the specific content of a reference frame formation process is demonstrated.

[基準枠形成工程]
まず、図９に示すように、第１面５を上向きにして回路基板１を基板支持具４１にセットする。基板支持具４１は、回路基板１よりも一回り大きい長方形の支持板４２と、当該支持板４２と同じ外形寸法を有する支持枠４３と、ゴム状弾性を有する基板受けシート４４とを用いて構成されている。支持枠４３は、回路基板１の外形に沿う長方形の開口部を有している。支持枠４３は、支持板４２の上面に、例えば接着剤を用いて貼り付けられている。但し、支持板４２と支持枠４３は、別体構造である必要はなく、一体構造であってもよい。基板受けシート４４は、支持枠４３の内側で、支持板４２の上面に載置されている。基板受けシート４４は、支持板１２の上面に接着剤等を用いて貼り付けられていてもよい。基板受けシート４４の厚み寸法は、支持枠４３の厚み寸法よりも小となっている。このため、基板受けシート４４の上面は、支持枠４３の上面よりも凹んだ状態で配置されている。 [Standard frame formation process]
First, as shown in FIG. 9, the circuit board 1 is set on the board support 41 with the first surface 5 facing upward. The substrate support 41 is configured using a rectangular support plate 42 that is slightly larger than the circuit board 1, a support frame 43 having the same outer dimensions as the support plate 42, and a substrate receiving sheet 44 having rubber-like elasticity. Has been. The support frame 43 has a rectangular opening along the outer shape of the circuit board 1. The support frame 43 is affixed on the upper surface of the support plate 42 using, for example, an adhesive. However, the support plate 42 and the support frame 43 do not need to have a separate structure, and may have an integral structure. The substrate receiving sheet 44 is placed on the upper surface of the support plate 42 inside the support frame 43. The substrate receiving sheet 44 may be attached to the upper surface of the support plate 12 using an adhesive or the like. The thickness dimension of the substrate receiving sheet 44 is smaller than the thickness dimension of the support frame 43. For this reason, the upper surface of the substrate receiving sheet 44 is disposed in a state of being recessed from the upper surface of the support frame 43.

回路基板１は、支持枠４３の開口部に嵌り込んだ状態で、基板受けシート４４の上に載せられる。このとき、回路基板１の第１面６は、支持枠４３の上面と面一か、それよりも僅かに凹んだ位置に配置される。こうして基板支持具４１に回路基板１をセットしたら、回路基板１の基板周縁領域３と対向する位置にディスペンサのノズル４５を配置する。次に、ノズル４５からペースト状の樹脂４６を吐出させながら、ノズル４５を基板周縁領域３に沿って移動させることにより、回路基板１の第１面５にペースト状の樹脂４６を枠形状に塗布する。この場合、ペースト状の樹脂４６としては、ノズル４５から回路基板１へと塗布されたときに、その塗布形状（盛り上がった半円形の断面形状）を維持し得る程度のチクソ性を有する樹脂を用いる。   The circuit board 1 is placed on the board receiving sheet 44 in a state where the circuit board 1 is fitted into the opening of the support frame 43. At this time, the first surface 6 of the circuit board 1 is arranged at a position that is flush with the upper surface of the support frame 43 or slightly recessed. When the circuit board 1 is set on the board support 41 in this way, the nozzle 45 of the dispenser is disposed at a position facing the board peripheral area 3 of the circuit board 1. Next, the paste-like resin 46 is applied to the first surface 5 of the circuit board 1 in a frame shape by moving the nozzle 45 along the substrate peripheral region 3 while discharging the paste-like resin 46 from the nozzle 45. To do. In this case, as the paste-like resin 46, a resin having thixotropy that can maintain its application shape (a raised semicircular cross-sectional shape) when applied from the nozzle 45 to the circuit board 1 is used. .

こうしてペースト状の樹脂４６を塗布した後は、当該樹脂４６を、例えば、熱処理（加熱）によって硬化させる。これにより、上記図３に示したように、回路基板１の第１面５に硬化樹脂によって基準枠１９が形成される。この場合は、樹脂４６を吐出するノズル４５と被塗布体となる回路基板１との間に、垂直方向（鉛直方向）で十分な離間距離が確保される。このため、被塗布体となる回路基板１の平面性や寸法精度の影響を受けずに、回路基板１に樹脂４６を塗布することができる。但し、ノズル４５は一定量ずつ樹脂４６を吐出するため、このノズル４５を用いて塗布される樹脂４６の厚み寸法も一定となる。このため、回路基板１に反りやうねりなどの変形が生じていた場合は、その影響が基準枠１９の上面に現れる。したがって、断面半円形をなす基準枠１９の頂部は、上記仮想平面に対して凹凸をもつことになる。   After applying the paste-like resin 46 in this way, the resin 46 is cured by, for example, heat treatment (heating). Thus, as shown in FIG. 3, the reference frame 19 is formed on the first surface 5 of the circuit board 1 by the cured resin. In this case, a sufficient separation distance is ensured in the vertical direction (vertical direction) between the nozzle 45 that discharges the resin 46 and the circuit board 1 that is the object to be coated. For this reason, the resin 46 can be applied to the circuit board 1 without being affected by the flatness and dimensional accuracy of the circuit board 1 to be applied. However, since the nozzle 45 discharges the resin 46 by a certain amount, the thickness dimension of the resin 46 applied using the nozzle 45 is also constant. For this reason, when the circuit board 1 is deformed such as warping or undulation, the influence appears on the upper surface of the reference frame 19. Therefore, the top of the reference frame 19 having a semicircular cross section has irregularities with respect to the virtual plane.

そこで、樹脂４６の硬化によって得られる基準枠１９の頂部を、例えば、図１０に示すように、回転式の研削砥石４７を用いて、平坦化する。このとき、回路基板１は、例えば上記基板支持具４１を用いて、水平に支持される。また、研削砥石４７は、当該研削砥石４７の下面を水平に配置した状態で、予め設定された回転速度で回転させる。研削砥石４７による基準枠１９の研削量は、基準枠１９の全周にわたって、基準枠１９の上面を研削するように、少なくとも回路基板１の最大許容変形量を超える量に設定する。また、基準枠１９の全周を連続的に研削するように、回路基板１及び研削砥石４７のうちの少なくとも一方を、水平に移動させる。但し、回路基板１の外形寸法に対して研削砥石４７の砥石面が十分に大きい場合は、両者を相対的に水平移動させなくても、基準枠１９を全周にわたって研削することは可能である。以降の工程に関しては、上記第１の実施の形態と同様である。   Therefore, the top of the reference frame 19 obtained by curing the resin 46 is flattened by using, for example, a rotating grinding wheel 47 as shown in FIG. At this time, the circuit board 1 is supported horizontally using, for example, the board support tool 41. Further, the grinding wheel 47 is rotated at a preset rotation speed in a state where the lower surface of the grinding wheel 47 is horizontally disposed. The grinding amount of the reference frame 19 by the grinding wheel 47 is set to an amount exceeding at least the maximum allowable deformation amount of the circuit board 1 so as to grind the upper surface of the reference frame 19 over the entire circumference of the reference frame 19. Further, at least one of the circuit board 1 and the grinding wheel 47 is moved horizontally so as to continuously grind the entire circumference of the reference frame 19. However, if the grinding wheel surface of the grinding wheel 47 is sufficiently large with respect to the external dimensions of the circuit board 1, the reference frame 19 can be ground over the entire circumference without moving both of them relatively horizontally. . The subsequent steps are the same as those in the first embodiment.

本発明の第２の実施の形態に係る電子装置の製造方法においては、上記第１の実施の形態と比較して、特に、基準枠形成工程に関して、次のような効果が得られる。即ち、基準枠形成工程においては、ペースト状の樹脂４６をノズル４５によって回路基板１に塗布し、これを硬化させることで、基準枠１９を形成した後、基準枠（樹脂４６）１９の頂部を平坦化している。このため、回路基板１の変形（反り、うねりなど）の影響を受けずに、基準枠１９の基準面２０を仮想平面と平行な状態に仕上げることができる。   In the method for manufacturing an electronic device according to the second embodiment of the present invention, the following effects can be obtained particularly with respect to the reference frame forming step as compared with the first embodiment. That is, in the reference frame forming step, the paste-like resin 46 is applied to the circuit board 1 by the nozzle 45 and cured to form the reference frame 19, and then the top of the reference frame (resin 46) 19 is formed. It is flattened. For this reason, the reference surface 20 of the reference frame 19 can be finished in a state parallel to the virtual plane without being affected by deformation (warping, swell, etc.) of the circuit board 1.

＜３．変形例＞
次に、本発明の変形例について、以下の順序で説明する。
第１変形例
第２変形例
第３変形例
第４変形例 <3. Modification>
Next, modified examples of the present invention will be described in the following order.
First Modification Second Modification Third Modification Fourth Modification

[第１変形例]
上記実施の形態においては、回路基板１に基準枠１９を形成するにあたって、当該基準枠１９を樹脂材料で形成したが、これ以外にも、例えば、はんだ材料で基準枠１９を形成することも可能である。はんだ材料で基準枠１９を形成する場合は、回路基板１の第１面５において、予め基準枠１９を形成する位置に、はんだ材料との接合性（はんだの濡れ性）が良好な金属のパターン、好ましくは、アルミニウムのパターンを形成しておく。そして、このパターンに沿って、ペースト状のはんだ材料を回路基板１の第１面５にスクリーン印刷等によって枠形状に塗布した後、リフローによってはんだ材料を溶融し、最終的に硬化させる。基準枠１９の形成に使用するはんだ材料は、チップ部品２２の実装時に再溶融しないよう、チップ部品２２の実装に用いられるはんだ材料よりも融点の高いものを用いるとよい。 [First modification]
In the above embodiment, when the reference frame 19 is formed on the circuit board 1, the reference frame 19 is formed of a resin material. However, for example, the reference frame 19 may be formed of a solder material. It is. When the reference frame 19 is formed of a solder material, a metal pattern having good bondability (solder wettability) with the solder material at a position where the reference frame 19 is previously formed on the first surface 5 of the circuit board 1. Preferably, an aluminum pattern is formed. Then, along this pattern, a paste solder material is applied to the first surface 5 of the circuit board 1 in a frame shape by screen printing or the like, and then the solder material is melted by reflow and finally cured. The solder material used for forming the reference frame 19 may be a solder material having a higher melting point than the solder material used for mounting the chip component 22 so as not to remelt when the chip component 22 is mounted.

[第２変形例]
上記実施の形態においては、回路基板１から剥離によって面補正層２４を取り除くものとしたが、これ以外にも、例えば、面補正層２４を溶剤で溶かして取り除いてもよい。また、回路基板１をダイシング装置等で個片に分割した後に、面補正層２４を取り除いてもよい。但し、面補正層２４を残したままで回路基板１をダイシング装置等で切断すると、基板切断時に樹脂カスが発生し、この樹脂カスが電子装置に異物として付着することが懸念される。このため、回路基板１から面補正層２４を取り除いてから、回路基板１を切断する方が好ましい。 [Second modification]
In the above embodiment, the surface correction layer 24 is removed from the circuit board 1 by peeling. However, for example, the surface correction layer 24 may be removed by dissolving with a solvent. Further, the surface correction layer 24 may be removed after the circuit board 1 is divided into pieces by a dicing apparatus or the like. However, if the circuit board 1 is cut with a dicing device or the like while the surface correction layer 24 is left, there is a concern that a resin residue is generated when the substrate is cut and the resin residue adheres to the electronic device as a foreign substance. For this reason, it is preferable to cut the circuit board 1 after removing the surface correction layer 24 from the circuit board 1.

[第３変形例]
上記実施の形態においては、基準枠形成工程を行なった後に電子部品実装工程を行ない、その後で面補正層形成工程を行なうものとしたが、これに限らず、例えば、面補正層形成工程の後に電子部品実装工程を行なうことも可能である。また、第２の実施の形態においては、基準枠形成工程の前に、電子部品実装工程を行なうことも可能である。 [Third Modification]
In the above embodiment, the electronic component mounting process is performed after the reference frame forming process, and then the surface correction layer forming process is performed. However, the present invention is not limited to this, for example, after the surface correction layer forming process. It is also possible to perform an electronic component mounting process. In the second embodiment, an electronic component mounting step can be performed before the reference frame forming step.

[第４変形例]
上記実施の形態においては、回路基板１としてセラミック基板を用いているが、これに限らず、例えば、エポキシ基材などからなる有機基板を回路基板１に用いてもよい。但し、セラミック基板は、有機基板などに比較して、基板作製段階（焼成段階）で変形が生じやすく、しかも硬くて脆い性質を有するため、本発明を適用する技術的な意義がより大きなものとなる。 [Fourth modification]
In the above-described embodiment, a ceramic substrate is used as the circuit board 1. However, the circuit board 1 is not limited thereto. For example, an organic substrate made of an epoxy base material may be used for the circuit board 1. However, the ceramic substrate is more likely to be deformed at the substrate production stage (firing stage) than the organic substrate, and has a hard and brittle nature, so that the technical significance of applying the present invention is greater. Become.

電子装置の製造方法で使用する回路基板の構成例を示す図である。It is a figure which shows the structural example of the circuit board used with the manufacturing method of an electronic device. 本発明の第１の実施の形態に係る基準枠形成工程を説明する図（その１）である。It is FIG. (1) explaining the reference | standard frame formation process which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る基準枠形成工程を説明する図（その２）である。It is FIG. (2) explaining the reference | standard frame formation process which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る電子部品実装工程を説明する図である。It is a figure explaining the electronic component mounting process which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る面補正層形成工程を説明する図（その１）である。It is FIG. (1) explaining the surface correction layer formation process which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る面補正層形成工程を説明する図（その２）である。It is FIG. (2) explaining the surface correction layer formation process which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る樹脂封止工程を説明する図（その１）である。It is FIG. (1) explaining the resin sealing process which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る樹脂封止工程を説明する図（その２）である。It is FIG. (2) explaining the resin sealing process which concerns on the 1st Embodiment of this invention. 本発明の第２の実施の形態に係る基準枠形成工程を説明する図（その１）である。It is FIG. (1) explaining the reference | standard frame formation process which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係る基準枠形成工程を説明する図（その２）である。It is FIG. (2) explaining the reference | standard frame formation process which concerns on the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１…回路基板、２…部品実装領域、３…基板周縁領域、５…第１面、６…第２面、１７…樹脂、１９…基準枠、２０…基準面、２１…半導体素子、２２…チップ部品、２４…面補正層、２５…補正面、３１…樹脂、３３…成形金型、３４…上金型、３５…下金型、４５…ノズル、４６…樹脂、４７…研削砥石   DESCRIPTION OF SYMBOLS 1 ... Circuit board, 2 ... Component mounting area, 3 ... Board peripheral area, 5 ... 1st surface, 6 ... 2nd surface, 17 ... Resin, 19 ... Reference | standard frame, 20 ... Reference surface, 21 ... Semiconductor element, 22 ... Chip parts, 24 ... surface correction layer, 25 ... correction surface, 31 ... resin, 33 ... molding die, 34 ... upper die, 35 ... lower die, 45 ... nozzle, 46 ... resin, 47 ... grinding wheel

Claims (8)

電子部品が実装される部品実装領域と当該部品実装領域を取り囲む基板周縁領域とを有する回路基板を用いて、当該回路基板の第１面に、当該第１面よりも基板厚み方向に突出させた状態で、第１の基準面を有する第１の基準部を形成する工程と、
前記回路基板の第２面に、当該第２面よりも基板厚み方向に突出させた状態で、前記第１の基準部を基準に、前記第１の基準面と平行な第２の基準面を有する第２の基準部を形成する工程と、
上金型と下金型からなる成形金型に対して、前記第１の基準部及び前記第２の基準部のうち、一方の基準部の基準面を前記下金型に接触させるとともに、他方の基準部の基準面を前記上金型に接触させた状態で、前記成型金型により前記回路基板をクランプし、前記回路基板に実装されている電子部品を樹脂封止する工程と
を有する電子装置の製造方法。 Using a circuit board having a component mounting area on which an electronic component is mounted and a board peripheral area surrounding the component mounting area, the first surface of the circuit board is protruded in the board thickness direction from the first surface. Forming a first reference portion having a first reference surface in a state;
A second reference surface parallel to the first reference surface is formed on the second surface of the circuit board with the first reference portion as a reference, with the second surface protruding from the second surface in the substrate thickness direction. Forming a second reference portion having:
With respect to a molding die composed of an upper die and a lower die, a reference surface of one reference portion of the first reference portion and the second reference portion is brought into contact with the lower die, and the other A step of clamping the circuit board with the molding die in a state where the reference surface of the reference portion is in contact with the upper die, and resin-sealing the electronic component mounted on the circuit board. Device manufacturing method. 前記回路基板の第１面に前記電子部品を実装する工程を有し、
前記回路基板の第１面でかつ前記基板周縁領域内に、前記部品実装領域を取り囲む状態で、前記第１の基準部を枠形状に形成する
請求項１記載の電子装置の製造方法。 Mounting the electronic component on the first surface of the circuit board;
2. The method of manufacturing an electronic device according to claim 1, wherein the first reference portion is formed in a frame shape on the first surface of the circuit board and in the board peripheral area so as to surround the component mounting area. 前記回路基板の第１面にペースト状の樹脂をスクリーン印刷によって塗布した後、当該樹脂を硬化させることにより、前記第１の基準部を形成する
請求項１又は２記載の電子装置の製造方法。 The method for manufacturing an electronic device according to claim 1, wherein the first reference portion is formed by applying a paste-like resin to the first surface of the circuit board by screen printing and then curing the resin. 前記回路基板の第１面にペースト状の樹脂をディスペンサのノズルによって塗布した後、当該樹脂を硬化させることにより、前記第１の基準部を形成する
請求項１又は２記載の電子装置の製造方法。 3. The method of manufacturing an electronic device according to claim 1, wherein after the paste-like resin is applied to the first surface of the circuit board with a nozzle of a dispenser, the resin is cured to form the first reference portion. 4. . 前記樹脂を硬化させて形成した前記第１の基準部の頂部を平坦化する
請求項４記載の電子装置の製造方法。 The method for manufacturing an electronic device according to claim 4, wherein a top portion of the first reference portion formed by curing the resin is flattened. 前記回路基板の第２面にペースト状のシリコーン樹脂を塗布した後、当該シリコーン樹脂を硬化させることにより、前記第２の基準部を形成する
請求項１又は２記載の電子装置の製造方法。 The method for manufacturing an electronic device according to claim 1, wherein the second reference portion is formed by applying a paste-like silicone resin to the second surface of the circuit board and then curing the silicone resin. 前記回路基板の部品実装領域に対応した大きさで前記第２の基準部を層状に形成する
請求項６記載の電子装置の製造方法。 The method for manufacturing an electronic device according to claim 6, wherein the second reference portion is formed in a layer shape with a size corresponding to a component mounting region of the circuit board. 前記回路基板として、焼成後のセラミック基板を用いる
請求項１又は２記載の電子装置の製造方法。 The method for manufacturing an electronic device according to claim 1, wherein a fired ceramic substrate is used as the circuit substrate.
JP2008237671A 2008-09-17 2008-09-17 Method of manufacturing electronic device Pending JP2010073781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008237671A JP2010073781A (en) 2008-09-17 2008-09-17 Method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008237671A JP2010073781A (en) 2008-09-17 2008-09-17 Method of manufacturing electronic device

Publications (1)

Publication Number Publication Date
JP2010073781A true JP2010073781A (en) 2010-04-02

Family

ID=42205321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008237671A Pending JP2010073781A (en) 2008-09-17 2008-09-17 Method of manufacturing electronic device

Country Status (1)

Country Link
JP (1) JP2010073781A (en)

Similar Documents

Publication Publication Date Title
JP4963148B2 (en) Manufacturing method of semiconductor device
KR100551641B1 (en) A method of manufacturing a semiconductor device and a semiconductor device
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
JP2001326238A (en) Semiconductor device and its manufacturing method, resin-sealed die, and semiconductor-manufacturing system
JP2010165940A5 (en)
JP2010165940A (en) Resin sealing method of semiconductor device
CN1674280A (en) Stacked electronic part
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
JP2003170465A (en) Method for manufacturing semiconductor package and sealing mold therefor
JP2010062316A (en) Semiconductor device and method for manufacturing the semiconductor device
JP4503391B2 (en) Manufacturing method of semiconductor device
JP6802314B2 (en) Semiconductor package and its manufacturing method
CN105206595B (en) Package substrate, flip chip package circuit comprising same and manufacturing method thereof
JP2010073781A (en) Method of manufacturing electronic device
WO2000028589A1 (en) A plastic package having an air cavity and manufacturing method thereof
JP2002151531A (en) Method for manufacturing semiconductor device
JP2008235615A (en) Wiring substrate, semiconductor device using it, and manufacturing method thereof
US7985629B2 (en) Resin sealing method of semiconductor device
JP5313047B2 (en) Mold for resin sealing of electronic parts and resin sealing method
JP3398580B2 (en) Semiconductor device manufacturing method and substrate frame
JP5587464B2 (en) Manufacturing method of semiconductor device
JP2010157631A (en) Forming method of sealing resin portion of electronic device and electronic device body obtained by the forming method
JP3359824B2 (en) Method of manufacturing BGA type semiconductor device
JP3908689B2 (en) Semiconductor device
JP5121807B2 (en) Manufacturing method of semiconductor device