JP2010067787A - Stacked piezoelectric element - Google Patents
Stacked piezoelectric element Download PDFInfo
- Publication number
- JP2010067787A JP2010067787A JP2008232603A JP2008232603A JP2010067787A JP 2010067787 A JP2010067787 A JP 2010067787A JP 2008232603 A JP2008232603 A JP 2008232603A JP 2008232603 A JP2008232603 A JP 2008232603A JP 2010067787 A JP2010067787 A JP 2010067787A
- Authority
- JP
- Japan
- Prior art keywords
- insulation resistance
- internal electrode
- piezoelectric element
- layer
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fuel-Injection Apparatus (AREA)
Abstract
Description
本発明は、内部電極層を有したセラミックス積層体と、該内部電極層に接続された外部電極と、を備えた積層型圧電素子に係り、特に、耐久性を向上させることができる積層型圧電素子に関する。 The present invention relates to a multilayer piezoelectric element including a ceramic laminate having an internal electrode layer and an external electrode connected to the internal electrode layer, and in particular, a multilayer piezoelectric element capable of improving durability. It relates to an element.
従来から、電圧に応じた変位量を制御するために、例えばエンジンの燃料噴射弁の開閉などに圧電素子が用いられることがある。このような圧電素子として、制御性及び応答性を高めるために、内部電極層とセラミックス層とを交互に積層した構造のセラミックス積層体を備えた積層型圧電素子が利用されることが多い。 Conventionally, in order to control a displacement amount according to a voltage, for example, a piezoelectric element is sometimes used for opening and closing a fuel injection valve of an engine. As such a piezoelectric element, in order to improve controllability and responsiveness, a multilayer piezoelectric element including a ceramic laminate having a structure in which internal electrode layers and ceramic layers are alternately laminated is often used.
その一例として、図4に示す積層型圧電素子90が提案されている(例えば、特許文献1参照)。積層型圧電素子90は、セラミックス積層体10と、このセラミックス積層体10を挟持した一対の外部電極21,22と、を備えている。セラミックス積層体10は、セラミックス層13を介して、正極と負極の内部電極層11,12が交互に積層配置されている。また、正極又は負極の内部電極層11,12は、これに対応した正極又は負極の外部電極21,22に接続さている。さらに、セラミックス層13には、積層型圧電素子の伸び(変位)により発生する応力を緩和させるために、部分的にスリット状の空隙15が形成されている。この積層型圧電素子にスリット状の空隙を設けることは、他の積層型圧電素子においても、一般的になされるものである(例えば、特許文献2参照)。
As an example, a stacked
このような、積層型圧電素子90は、一対の外部電極21,22に電源を接続し、該電源からの電圧を制御することにより、内部電極層11,12間に電界が印加される。そして、この電界の強度に応じて、各セラミックス層13が長手方向(積層方向)に変位し、積層型圧電素子90のセラミックス積層体10の変位が調整される。さらに、積層型圧電素子90の変位が長時間に亘って繰返されるような駆動環境条件であっても、スリット状の空隙15により、セラミックス積層体10に作用する応力は緩和される。
In such a laminated
しかしながら、特許文献1の示す如く、たとえスリット状の空隙をセラミックス積層体10に設けた場合であっても、圧電素子を長時間繰返して使用することにより、セラミックス層にクラック等が発生することがある。そして、このクラックが進展し、内部電極層を構成する導電性材料がマイグレーション等を起してしまい、セラミックス層の絶縁性が低下することがあった。
However, as shown in
例えば、スリット状の空隙を設けたセラミックス層の場合には、空隙の先端においてクラックが発生しやすく、このクラックは積層方向に対して斜め方向に進展し、内部電極層に到達することもあった。 For example, in the case of a ceramic layer provided with slit-like voids, cracks are likely to occur at the tips of the voids, and these cracks may progress obliquely with respect to the stacking direction and reach the internal electrode layer. .
この他にも、積層型圧電素子を長期に亘って繰返して使用した場合には、正極側において、セラミックス層のセラミックス材料中に酸素空孔が発生し、この酸素空孔が負極側に移動し、負極に集まった酸素空孔がセラミックス層内において、内部電界を形成すると考えられている。この結果として、負極の内部電極間での絶縁性が低下してしまう。 In addition, when the multilayer piezoelectric element is used repeatedly over a long period of time, oxygen vacancies are generated in the ceramic material of the ceramic layer on the positive electrode side, and the oxygen vacancies move to the negative electrode side. The oxygen vacancies collected in the negative electrode are considered to form an internal electric field in the ceramic layer. As a result, the insulation between the internal electrodes of the negative electrode is lowered.
このように、セラミックス層の絶縁性の低下が、たとえ一箇所でも発生してしまうと、健全なセラミックス層に、電界が印加され難くなる。この結果、電源により積層型圧電素子の電極間に電圧をかけたとしても、積層型圧電素子全体としての所望の変位を期待することはできなくなり、積層型圧電素子の性能は低下してしまう。 As described above, if the deterioration of the insulating properties of the ceramic layer occurs even at one location, it is difficult to apply an electric field to a healthy ceramic layer. As a result, even if a voltage is applied between the electrodes of the multilayer piezoelectric element by the power source, it is impossible to expect a desired displacement of the multilayer piezoelectric element as a whole, and the performance of the multilayer piezoelectric element deteriorates.
本発明は、上記する問題に鑑みてなされたものであり、その目的とするところは、たとえ、長時間繰返し使用される駆動環境下であっても、その性能低下を抑制することができる、信頼性の高い積層型圧電素子を提供することにある。 The present invention has been made in view of the above-described problems, and the object of the present invention is to be able to suppress deterioration in performance even in a driving environment that is repeatedly used for a long time. An object of the present invention is to provide a highly multilayered piezoelectric element.
前記課題を解決すべく、本発明に係る積層型圧電素子は、セラミックス層を介在して、正極と負極の内部電極層が交互配置されたセラミックス積層体と、前記正極又は負極の内部電極層それぞれに、いずれか一方が電気的に接続された一対の外部電極と、を備えた積層型圧電素子であって、該積層型圧電素子は、同極の前記内部電極層間の前記セラミックス層の絶縁抵抗を測定する絶縁抵抗測定部を備えていることを特徴とする。 In order to solve the above problems, a multilayer piezoelectric element according to the present invention includes a ceramic laminate in which a positive electrode and a negative internal electrode layer are alternately arranged with a ceramic layer interposed therebetween, and a positive electrode or a negative electrode internal electrode layer, respectively. And a pair of external electrodes electrically connected to each other, wherein the multilayer piezoelectric element has an insulation resistance of the ceramic layer between the internal electrode layers of the same polarity. An insulation resistance measuring unit for measuring the above is provided.
本発明によれば、絶縁抵抗測定部が、同極の前記内部電極層間の前記セラミックス層の絶縁抵抗を測定することにより、積層型圧電素子の使用時において、リアルタイムに絶縁抵抗が低下したセラミックス層を特定することができる。これにより、絶縁抵抗が低下したセラミックス層を挟む(同極の)内部電極層と、これに接続される外部電極との電気的な接続を遮断することも可能となる。このように、電気的接続を遮断することにより、絶縁抵抗が低下したセラミックス層には、外部電極からの電界は印加しなくなるので、他の健全なセラミックス層に、所望の電界を印加することができ、セラミックス積層体の変位の性能の低下を抑制することができる。 According to the present invention, the insulation resistance measuring unit measures the insulation resistance of the ceramic layer between the internal electrode layers of the same polarity, so that the ceramic layer whose insulation resistance is lowered in real time when the multilayer piezoelectric element is used. Can be specified. As a result, it is possible to cut off the electrical connection between the internal electrode layer (with the same polarity) sandwiching the ceramic layer with reduced insulation resistance and the external electrode connected thereto. In this way, by cutting off the electrical connection, the electric field from the external electrode is not applied to the ceramic layer whose insulation resistance has been reduced, so that a desired electric field can be applied to another healthy ceramic layer. It is possible to suppress the deterioration of the displacement performance of the ceramic laminate.
また、本発明に係る積層型圧電素子は、前記内部電極層と前記外部電極との前記電気的接続が、前記絶縁抵抗測定部を介して成されている。本発明によれば、測定されるセラミックス層を挟む内部電極層の少なくとも一方と、外部電極とを、絶縁抵抗測定部により接続した構造となっているので、測定して絶縁抵抗が低下したと判断された場合には、絶縁抵抗測定部との電気的接続の遮断を容易に行なうことができる。これにより、絶縁抵抗が低下したセラミックス層に対して、電界を容易に印加させなくすることができる。 In the multilayer piezoelectric element according to the present invention, the electrical connection between the internal electrode layer and the external electrode is made through the insulation resistance measuring unit. According to the present invention, since it has a structure in which at least one of the internal electrode layers sandwiching the ceramic layer to be measured and the external electrode are connected by the insulation resistance measurement unit, it is determined that the insulation resistance has been reduced by measurement. In this case, the electrical connection with the insulation resistance measuring unit can be easily cut off. Thereby, it is possible to prevent the electric field from being easily applied to the ceramic layer having a reduced insulation resistance.
また、このような接続の遮断は、外部電極と絶縁抵抗測定部との接続、または、内部電極層と絶縁抵抗測定部との接続のいずれか一方を遮断すれば、達成することができるが、より好ましくは、前記絶縁抵抗測定部は、前記内部電極層と前記外部電極との前記電気的接続を遮断する接続遮断部を備える。 In addition, such disconnection of the connection can be achieved by disconnecting either the connection between the external electrode and the insulation resistance measurement unit or the connection between the internal electrode layer and the insulation resistance measurement unit, More preferably, the insulation resistance measurement unit includes a connection blocking unit that blocks the electrical connection between the internal electrode layer and the external electrode.
本発明によれば、絶縁抵抗測定部に、接続遮断部を設けることにより、前記部材間の接続部を取り外す等の作業なしに、より容易に内部電極層と外部電極との接続を遮断することができる。また、制御装置を用いて遮断動作の制御も可能となる。 According to the present invention, the connection between the internal electrode layer and the external electrode can be more easily cut off by providing a connection cut-off portion in the insulation resistance measuring portion without removing the connection portion between the members. Can do. In addition, it is possible to control the shut-off operation using the control device.
また、本発明に係る積層型圧電素子は、前記セラミックス層として、前記積層型圧電素子を応力緩和すべく空隙が形成された応力緩和セラミックス層を含んでおり、前記絶縁抵抗測定部に接続される内部電極層は、前記応力緩和セラミックス層と隣接する内部電極層であることがより好ましい。 In addition, the multilayer piezoelectric element according to the present invention includes a stress relaxation ceramic layer in which a void is formed to relax the stress of the multilayer piezoelectric element as the ceramic layer, and is connected to the insulation resistance measurement unit. The internal electrode layer is more preferably an internal electrode layer adjacent to the stress relaxation ceramic layer.
本発明によれば、前記セラミックス層として、空隙が形成された応力緩和セラミックス層を備えることにより、セラミックス積層体を繰返し変位させたときにセラミックス層に発生する応力を緩和することができる。また、このような空隙は、繰返し変位により、その先端からクラックが発生して進展し、このクラックの進展により応力緩和セラミックス層及びその隣接セラミックス層の絶縁が低下することがある。しかし、このような場合であっても、この応力緩和セラミックス層に隣接する内部電極層と外部電極との接続を遮断することができるので、絶縁抵抗が低下した応力緩和セラミックス層及びその隣接セラミックス層に、外部電極からの電界を印加させないことが可能となり、積層型圧電素子全体としての絶縁低下を解消することができる。 According to the present invention, the stress generated in the ceramic layer when the ceramic laminate is repeatedly displaced can be relaxed by providing the ceramic layer with a stress relaxation ceramic layer in which voids are formed. Further, such voids may develop due to repeated displacement and cracks may be generated from the tip, and the progress of the cracks may reduce the insulation of the stress relaxation ceramic layer and the adjacent ceramic layer. However, even in such a case, since the connection between the internal electrode layer adjacent to the stress relaxation ceramic layer and the external electrode can be cut off, the stress relaxation ceramic layer having a reduced insulation resistance and the adjacent ceramic layer In addition, it is possible not to apply an electric field from the external electrode, and it is possible to eliminate a decrease in insulation as a whole of the multilayer piezoelectric element.
また、本発明に係る積層型圧電素子は、前記絶縁抵抗測定部に接続される内部電極層が、負極の内部電極層であることがより好ましい。発明者らが繰返し実験をした結果から、セラミックス層のうち絶縁抵抗が低下し易いセラミックス層は、負極の内部電極層、特に応力緩和セラミックス層に隣接した負極の内部電極層に、隣接したセラミックス層であることが解っている。このことから、負極の内部電極層間のセラミックス層の絶縁抵抗を測定し、該絶縁抵抗の低下に伴い負極の内部電極と、外部電極との接続を遮断することにより、積層型圧電素子の性能低下をより抑制することができる。 In the multilayer piezoelectric element according to the present invention, the internal electrode layer connected to the insulation resistance measuring unit is more preferably a negative internal electrode layer. Based on the results of repeated experiments by the inventors, the ceramic layer in which the insulation resistance is likely to decrease is the ceramic layer adjacent to the negative electrode internal electrode layer, particularly the negative electrode internal electrode layer adjacent to the stress relaxation ceramic layer. It is understood that. From this, the insulation resistance of the ceramic layer between the internal electrode layers of the negative electrode is measured, and the connection between the negative electrode internal electrode and the external electrode is cut off as the insulation resistance decreases, thereby reducing the performance of the multilayer piezoelectric element. Can be further suppressed.
さらに、本発明に係る積層型圧電素子は、前記接続遮断部の遮断動作を制御する制御装置をさらに備えており、該制御装置は、前記絶縁抵抗測定部が測定した値に基づいて絶縁抵抗値を演算する絶縁抵抗演算手段と、該絶縁抵抗値に基づいて、前記接続遮断部に遮断動作をさせる遮断動作手段と、を備えることがより好ましい。 Furthermore, the multilayer piezoelectric element according to the present invention further includes a control device that controls the shut-off operation of the connection shut-off unit, and the control device has an insulation resistance value based on a value measured by the insulation resistance measuring unit. It is more preferable to include an insulation resistance calculation means for calculating the above and an interruption operation means for causing the connection interruption portion to perform an interruption operation based on the insulation resistance value.
本発明によれば、演算した絶縁抵抗値に基づいて、測定しているセラミックス層の絶縁抵抗が所定値以下まで低下したときに、制御装置は、接続遮断部に制御信号を送り、該接続遮断部に、内部電極層と外部電極層との接続を遮断する遮断動作をさせることができる。このようにして、制御装置を用いれば、絶縁抵抗を測定しているセラミックス層の絶縁抵抗の低下を一括して監視することができ、さらには、絶縁抵抗が低下したセラミックス層に隣接した内部電極層と、外部電極との電気的な接続を遮断することができる。 According to the present invention, based on the calculated insulation resistance value, when the insulation resistance of the ceramic layer being measured falls below a predetermined value, the control device sends a control signal to the connection cutoff unit, It is possible to cause the part to perform a blocking operation for blocking the connection between the internal electrode layer and the external electrode layer. In this way, by using the control device, it is possible to collectively monitor the decrease in the insulation resistance of the ceramic layer whose insulation resistance is being measured, and further, the internal electrode adjacent to the ceramic layer whose insulation resistance has decreased. The electrical connection between the layer and the external electrode can be interrupted.
本発明によれば、絶縁抵抗が低下したセラミックス層を特定し、このセラミックス層に外部電極からの電界を印加させなくすることができ、かつ、他の健全なセラミックス層にのみ、所望の電界を印加することができるので、積層型圧電素子のセラミックス積層体の変位の性能の低下を抑制することができる。 According to the present invention, a ceramic layer with reduced insulation resistance can be identified, and an electric field from an external electrode can be prevented from being applied to the ceramic layer, and a desired electric field can be applied only to another healthy ceramic layer. Since it can be applied, it is possible to suppress a decrease in displacement performance of the ceramic laminate of the multilayer piezoelectric element.
以下に、図面を参照して、本発明に係る積層型圧電素子を実施形態に基づいて説明する。
図1は、本実施形態に係る積層型圧電素子の全体構成図を示しており、図2は、図1に示すセラミックス積層体の斜視図である。本実施形態に係る積層型圧電素子1は、図1に示すごとく、セラミックス積層体10と、一対の外部電極21,22と、絶縁抵抗測定部30と、制御装置50と、を少なくとも備え、外部電極21,22により、セラミックス積層体10内に電界を印加させることにより、セラミックス積層体10を積層方向に変位させるための素子である。
Below, with reference to drawings, the lamination type piezoelectric element concerning the present invention is explained based on an embodiment.
FIG. 1 is an overall configuration diagram of the multilayer piezoelectric element according to this embodiment, and FIG. 2 is a perspective view of the ceramic laminate shown in FIG. As shown in FIG. 1, the multilayer
図1及び2に示すように、セラミックス積層体10は、内部電極層11,12とセラミックス層13とを交互に積層してなる積層体であり、該セラミックス積層体10の外面110,120において、外部電極21,22が内部電極層11,12に電気的に接続されている。
As shown in FIGS. 1 and 2, the
内部電極層11,12は、正極の内部電極層11と負極の内部電極層12を有しており、正極及び負極の内部電極層11,12は、積層方向(長手方向)に交互配置されている。このようにして、セラミックス積層体10は、セラミックス層13を介在して、正極と負極の内部電極層11,12が交互に配置されることになる。
The
また、正極の内部電極層11は、導電性を有する内部電極部111と、該内部電極部111の外周端部がセラミックス積層体10の外周面よりも内方に控えるための、セラミックス層と同じ材料からなる控え部112とを有している。同様に、負極の内部電極層12も、内部電極部121と控え部122を有している。
Moreover, the
正極及び負極の内部電極層11,12のいずれもが、セラミックス積層体10のいずれか一方の外面110,120においてのみ、内部電極部111,121の外端部を露出しており、かつ、内部電極部111,121を露出させた一方の外面を除いては、各内部電極部121の外周端部を内方に控えて位置している。
Both the positive electrode and the negative electrode internal electrode layers 11 and 12 expose the outer end portions of the
このように、正極の内部電極層11は、一方の外面(正極側の外面)110において、正極の内部電極層の内部電極部111が露出し、他方の外面(負極側の外面)120において、セラミックス層と同じ材質からなる控え部112が露出することになる。一方、負極の内部電極層12は、正極の内部電極層11と交互に配置されており、他方の外面(負極側の外面)において、セラミックス層と同じ材質からなる控え部122が露出し、一方の外面(正極の外面)において、負極の内部電極層の内部電極部121が露出することになる。
Thus, the positive electrode
これにより、セラミックス積層体10は、内部電極部111,121の外周端部の一部を、その内方に控えた、いわゆる部分電極構造を呈することになり、外部電極21,22との接続において、電気的な絶縁信頼性を確保することができる。
As a result, the
さらに、各正極の内部電極層11と各負極の内部電極層12との間には、圧電セラミックス材料からなるセラミックス層13が配置されており、セラミックス積層体10は、正極の内部電極層11、セラミックス層13、負極の内部電極層12、セラミックス層13、正極の内部電極層11、…の順に、積層されることになる。なお、セラミックス層は、例えばチタン酸バリウム系セラミックスや、チタン酸ジルコン酸鉛(PZT)系セラミックス等の圧電セラミックスからなる。
Further, a
このように、正極の内部電極層11と負極の内部電極層12とを交互に配置したので、これらの層間に配置したセラミックス層13のそれぞれに対して電界を印加させることができるので、効率的にセラミックス積層体10を変位させることができる。
Since the positive
さらに、積層された複数のセラミックス層13のうち一部のセラミックス層(応力緩和セラミックス層)13Aには、前記積層型圧電素子を応力緩和すべく、セラミックス積層体10の表面を構成する位置に、スリット状の空隙15が形成されている。この空隙15には、さらに、電気的な絶縁性を有する絶縁材料が充填されていてもよい。
Furthermore, in some ceramic layers (stress relaxation ceramic layers) 13A among the plurality of stacked
このような構造のセラミックス積層体10の外面110,120において、さらに、正極又は負極の内部電極層11,12のいずれか一方に、一対の外部電極21,22の一方が電気的に接合されている。具体的には、正極の外部電極21は、セラミックス積層体10の一方の外面(正極の外面)110に露出した正極の内部電極層11の内部電極部111に、電気的に接続されている。一方、負極の外部電極22は、セラミックス積層体10の他方の外面(負極の外面)120に露出した負極の内部電極層12の内部電極部121に、電気的に接続されている。
On the
さらに、絶縁抵抗測定部30は、正極の内部電極層11と負極の内部電極層12との間のセラミックス層13B又は応力緩和セラミックス層13Aの絶縁抵抗を測定するものである。具体的には、絶縁抵抗測定部30は、応力緩和セラミックス層13と隣接する負極の内部電極層12と、負極の外部電極22との間において接続されている。すなわち、この部分の負極の内部電極層12と負極の外部電極22との電気的接続は、絶縁抵抗測定部30を介して成されている。
Furthermore, the insulation
絶縁抵抗測定部30は、絶縁抵抗を測定するための電圧計31と、負極の内部電極層12と負極の外部電極22との接続を遮断する遮断スイッチ32(接続遮断部)を少なくとも備えている。具体的には、電圧計31は、負極の内部電極層12と、負極の外部電極22との間を接続する配線にある抵抗に並列接続されている。これにより、負極の内部電極層12,12間に流れる電流値(絶縁抵抗を示すパラメータ)から、これらの間にあるセラミックス層13又は応力緩和セラミックス層13Aの絶縁抵抗を測定することができる。このように、絶縁抵抗測定部30を用いて、絶縁抵抗が低下したセラミックス層を特定することができる。
The insulation
さらに、電圧計31は、抵抗に流れる電流を電圧値とした出力信号を制御装置50に出力可能なように、制御装置50に接続されている。なお、ここでは、電圧計31を用いて、負極の内部電極層12,12間のセラミックス層13の絶縁抵抗を測定しているが、この絶縁抵抗を測定することができる装置構成であれば、その装置構成は限定されるものではない。
Further, the
また、遮断スイッチ32は、負極の内部電極層12と負極の外部電極22との電気的接続を遮断するスイッチであって、制御装置50からの制御信号によって、これらの電気的接続を遮断するようになっている。
The cut-
なお、図1では、遮断スイッチ32により、負極の内部電極層12と負極の外部電極22との電気的接続は遮断されているが、後述するように、積層型圧電素子1を使用する初期の段階では、これらのスイッチは、ON状態(閉じた状態)となっており、遮断スイッチ32による遮断動作はなされていない。
In FIG. 1, the electrical connection between the negative
制御装置50は、絶縁抵抗測定部30の遮断スイッチ32の遮断動作を制御するものであり、電圧計31からの測定信号を変換する入力装置51と、入力装置51で変換された信号値に基づいて遮断動作を制御するための演算を行う演算装置(CPU)52と、前記演算に必要な初期データを記憶する記憶装置53と、演算装置52で演算された結果に基づいて遮断動作の制御信号を遮断スイッチ32に出力する出力装置54と、を少なくとも備えたハードウェアの構成となっている。
The
演算装置52は、ソフトウェアの構成として、絶縁抵抗演算手段52Aと、遮断動作判定手段52Bと、遮断動作手段52Cと、を備えている。絶縁抵抗演算手段52Aは、絶縁抵抗測定部30が測定したセラミックス層13の絶縁抵抗の値を演算する手段であり、入力装置51で変換された電圧計の信号値と、記憶装置53から読み出したデータとに基づいて、絶縁抵抗の値を演算している。
The
遮断動作判定手段52Bは、この演算された絶縁抵抗値が、基準値以下であるかの判定を行なうものである。この基準値は、記憶装置53に予め入力された値であり、記憶装置53から読み出される。また、この基準値は、セラミックス積層体10が正常に変位可能な場合における、セラミックス層の絶縁抵抗値の最小値であり、負極の内部電極層12,12間の絶縁抵抗を測定することにより、求めることができる。
The shut-off
遮断動作手段52Cは、遮断スイッチ32に遮断動作をさせるものであり、演算された絶縁抵抗値が基準値以下と判定した場合、この判定結果を受けて、出力装置54に遮断動作の制御信号を出力するようになっている。
The shutoff operation means 52C is for causing the
このように、構成された積層型圧電素子1は、以下の如く作用する。電源(図示せず)から出力された電圧に応じて、一対の外部電極21,22間に電圧が作用する。この電圧に基づいて、各正極及び負極の内部電極層11,12間のセラミックス層13及び応力緩和セラミックス層13A(以下セラミックス層という)に電界が印加され、各セラミックス層は、電界強度に応じて積層方向に変位し、セラミックス積層体10が全体として変位する。
The thus configured multilayer
この際に、絶縁抵抗測定部30により、負極の内部電極層12,12間のセラミックス層の絶縁抵抗が測定される。具体的には、絶縁抵抗のもととなる電圧計31の電流値が測定され、この測定信号が制御装置50の入力装置51に入力される。そして、演算装置52の絶縁抵抗演算手段52Aにより、電流値から絶縁抵抗値が演算され、遮断動作判定手段52Bにより、演算された絶縁抵抗値が基準値以下であるかの判定がなされる。
At this time, the insulation
このとき、絶縁抵抗値が基準値以下である場合、セラミックス層13に内部に損傷し絶縁抵抗が低下していると判断できるので、遮断動作手段52Cにより、制御信号が出力され、遮断スイッチ32を遮断動作させる。
At this time, if the insulation resistance value is equal to or less than the reference value, it can be determined that the
このようにして、絶縁抵抗が低下したセラミックス層を挟む負極の内部電極層12と、これに接続される外部電極22との電気的な接続を遮断することができる。この接続の遮断により、絶縁抵抗が低下したセラミックス層には、外部電極21,22からの電界は印加されなくなるので、他の健全なセラミックス層にのみ、所望の電界を印加することができ、セラミックス積層体10の変位の性能の低下を抑制することができる。
In this way, the electrical connection between the negative
特に、応力緩和セラミックス層13Aに形成された空隙15は、セラミックス積層体10の繰返し変位により、その先端からクラックが発生して進展し、このクラックの進展により応力緩和セラミックス層13A及び13Bの絶縁が低下しやすい。しかし、このような場合であっても、この応力緩和セラミックス層13Aに隣接する負極の内部電極層12と負極の外部電極22との接続を遮断することができるので、より確実に、積層型圧電素子の性能低下を抑制することができる。
In particular, the void 15 formed in the stress
また、制御装置50を用いることにより、絶縁抵抗を測定しているセラミックス層の絶縁抵抗の低下を一括して監視することができ、さらには、絶縁抵抗が低下したセラミックス層に隣接した負極の内部電極層12と、負極の外部電極22との電気的な接続を遮断することができる。
Further, by using the
本発明を以下に実施例を説明する。
(実施例)
本実施形態に係る積層型圧電素子を用いて、外部電極に繰返し電圧を作用させて、圧電素子を繰返し作動させた。そして、この作動時間に対する積層型圧電素子のセラミックス積層体の絶縁抵抗値、及び、セラミックス積層体の変位を測定した。積層型圧電素子を繰返し作動させたときに、絶縁抵抗値が基準値以下となった場合には、その測定箇所に接続された遮断スイッチを作動させ、内部電極層と外部電極との接続を遮断した。なお、遮断スイッチの遮断は、制御装置を用いず、手動で行なった。この結果を図3に示す。
Examples of the present invention will be described below.
(Example)
Using the multilayer piezoelectric element according to the present embodiment, a repeated voltage was applied to the external electrode to repeatedly operate the piezoelectric element. Then, the insulation resistance value of the ceramic laminate of the multilayer piezoelectric element and the displacement of the ceramic laminate with respect to this operating time were measured. If the insulation resistance value falls below the reference value when the multilayer piezoelectric element is operated repeatedly, the cutoff switch connected to the measurement location is activated to cut off the connection between the internal electrode layer and the external electrode. did. The shutoff switch was shut off manually without using a control device. The result is shown in FIG.
(比較例1,2)
実施例と同様に、積層型圧電素子を繰返し作動させた。比較例1が、実施例1と相違する点は、図4に示す従来の積層型圧電素子を用いた点、すなわち、絶縁抵抗測定部を備えていない点が相違する。比較例2が、実施例1と相違する点は、図5に示す従来の積層型圧電素子を用いた点、すなわち、絶縁抵抗測定部を備えていない点、及び、空隙を設けたセラミックス層を負極の内部電極層で挟みこんだセラミックス積層体を用いた点が相違する、尚、図5において、積層型圧電素子の共通する構成は同一の符号を付した。そして、これらに対して、絶縁抵抗の変化及び変位量を測定した。この結果を図3に示す。
(Comparative Examples 1 and 2)
Similar to the example, the multilayer piezoelectric element was operated repeatedly. The difference between the first comparative example and the first embodiment is that the conventional multilayer piezoelectric element shown in FIG. 4 is used, that is, the insulation resistance measuring unit is not provided. Comparative Example 2 is different from Example 1 in that the conventional multilayer piezoelectric element shown in FIG. 5 is used, that is, the insulation resistance measurement unit is not provided, and the ceramic layer provided with a gap is provided. The difference is that a ceramic laminate sandwiched between internal electrode layers of the negative electrode is used. In FIG. 5, the same reference numerals are assigned to the common configurations of the multilayer piezoelectric elements. And the change of the insulation resistance and the displacement amount were measured with respect to these. The result is shown in FIG.
なお、図3に示す、作動時間は、比較例1の積層型圧電素子の絶縁抵抗が低下し始めた時間で正規化したものであり、絶縁抵抗は、実施例の積層型圧電素子の初期の絶縁抵抗で正規化したものであり、変位は、実施例のセラミックス積層体の初期の変位で正規化したものである。 The operation time shown in FIG. 3 is normalized by the time when the insulation resistance of the multilayer piezoelectric element of Comparative Example 1 starts to decrease, and the insulation resistance is the initial value of the multilayer piezoelectric element of the example. The displacement is normalized by the insulation resistance, and the displacement is normalized by the initial displacement of the ceramic laminate of the example.
[結果及び考察]
実施例の積層型圧電素子の絶縁抵抗(R)は、比較例1,2の絶縁抵抗(R)に比べて、作動時間の経過に伴う低下が小さかった。この絶縁抵抗の低下に伴い、セラミックス積層体の変位(D)はいずれも低下した。
[Results and discussion]
The insulation resistance (R) of the multilayer piezoelectric element of the example was less decreased with the passage of operation time than the insulation resistance (R) of Comparative Examples 1 and 2. As the insulation resistance decreased, the displacement (D) of the ceramic laminate decreased.
また、実施例と比較例1とは、略同じタイミングで、絶縁抵抗の低下が始まるが、実施例の場合は、このタイミングで、遮断スイッチを作動させたことにより、積層型圧電素子の低下した絶縁抵抗が回復した。図3に示すように、実施例では、経時変化に伴い、3箇所の遮断スイッチを作動させている。このように、実施例では、外部電極と内部電極層との電気的接続を遮断することにより、絶縁抵抗が低下したセラミックス層には、外部電極からの電界は印加されなくなる。この結果として、他の健全なセラミックス層にのみ、所望の電界を印加させることができ、セラミックス積層体としての絶縁抵抗の低下は抑えられ、セラミックス積層体の変位の性能の低下を抑制することができたと考えられる。 In addition, in the example and the comparative example 1, the insulation resistance starts decreasing at substantially the same timing, but in the case of the example, the cut-off switch is operated at this timing, so that the stacked piezoelectric element decreases. Insulation resistance recovered. As shown in FIG. 3, in the embodiment, three cutoff switches are operated with a change with time. Thus, in the embodiment, by blocking the electrical connection between the external electrode and the internal electrode layers, the ceramic layers insulation resistance is lowered, the electric field from the external electrodes is not applied. As a result, a desired electric field can be applied only to other healthy ceramic layers, a decrease in insulation resistance as a ceramic laminate can be suppressed, and a decrease in displacement performance of the ceramic laminate can be suppressed. It is thought that it was made.
また、比較例2の初期の変位(D)が、実施例の初期の変位(D)に比べて小さいのは、スリットが形成されたセラミックス層を挟む電極が負極であるため、この間のセラミックス層がセラミックス積層体の変位に起因しないからであると考えられる。 In addition, the initial displacement (D) of Comparative Example 2 is smaller than the initial displacement (D) of the example because the electrode sandwiching the ceramic layer in which the slit is formed is the negative electrode, and the ceramic layer during this period This is probably because it is not caused by the displacement of the ceramic laminate.
このことから、実施例の積層型圧電素子は、比較例1,2に比べて、図3に示す、所定の変位となるまでの作動時間が長くなったので、これらに比べて寿命が向上したといえる。 From this, since the operation time until the predetermined displacement shown in FIG. 3 is longer than that of Comparative Examples 1 and 2, the multilayer piezoelectric element of the example has an improved life compared to these. It can be said.
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更があっても、それらは本発明に含まれるものである。 As mentioned above, although embodiment of this invention has been explained in full detail using drawing, a concrete structure is not limited to this embodiment, Even if there is a design change in the range which does not deviate from the gist of the present invention. These are included in the present invention.
例えば本実施形態では、セラミックス積層体は、図2に示す如く略円柱状を呈する積層体の外面に、相互に対面する一対の平面を形成してなる断面樽形状を呈していたが、セラミックス積層体の断面形状としては、本例の樽形に限定されるものではなく、用途、使用状況に合わせて四角形などの多角形等に変更可能であってもよい。 For example, in the present embodiment, the ceramic laminate has a cross-sectional barrel shape formed by forming a pair of planes facing each other on the outer surface of the laminate having a substantially cylindrical shape as shown in FIG. The cross-sectional shape of the body is not limited to the barrel shape of the present example, and may be changed to a polygonal shape such as a quadrangle according to the application and usage conditions.
また、本実施形態では、制御装置を用いて、遮断スイッチを動作させていたが、絶縁低下しやすい箇所のセラミックス層が予め特定できる場合には、手動によりスイッチを作動させてもよいことは勿論のである。 In the present embodiment, the shut-off switch is operated using the control device. However, when the ceramic layer where the insulation is likely to be lowered can be specified in advance, the switch may be manually operated. It is.
1:積層型圧電素子、10:セラミックス積層体、11:正極の内部電極層、12:負極の内部電極層、13:セラミックス層、15:空隙、21:正極の外部電極、22:負極の外部電極、30:絶縁抵抗測定部、31:電圧計、32:スイッチ(接続遮断部)、50:制御装置、51:入力装置、52:演算装置(CPU)、52A:絶縁抵抗演算手段、52B:遮断動作判定手段、52C:遮断動作手段、53:記憶装置、54:出力装置、111,121:内部電極部、112,122:控え部 1: laminated piezoelectric element, 10: ceramic laminate, 11: internal electrode layer of positive electrode, 12: internal electrode layer of negative electrode, 13: ceramic layer, 15: void, 21: external electrode of positive electrode, 22: external of negative electrode Electrode, 30: Insulation resistance measurement unit, 31: Voltmeter, 32: Switch (connection cutoff unit), 50: Control device, 51: Input device, 52: Calculation device (CPU), 52A: Insulation resistance calculation means, 52B: Blocking operation determining means, 52C: Blocking operation means, 53: Storage device, 54: Output device, 111, 121: Internal electrode section, 112, 122: Reserving section
Claims (6)
前記正極又は負極の内部電極層のそれぞれに、いずれか一方が電気的に接続された一対の外部電極と、を備えた積層型圧電素子であって、
該積層型圧電素子は、同極の前記内部電極層間の前記セラミックス層の絶縁抵抗を測定する絶縁抵抗測定部を備えていることを特徴とする積層型圧電素子。 A ceramic laminate in which positive electrode and negative electrode internal electrode layers are alternately arranged with a ceramic layer interposed therebetween;
Each of the positive electrode and the negative electrode internal electrode layer, and a pair of external electrodes, one of which is electrically connected,
The multilayer piezoelectric element includes an insulation resistance measurement unit that measures an insulation resistance of the ceramic layer between the internal electrode layers having the same polarity.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008232603A JP2010067787A (en) | 2008-09-10 | 2008-09-10 | Stacked piezoelectric element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008232603A JP2010067787A (en) | 2008-09-10 | 2008-09-10 | Stacked piezoelectric element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010067787A true JP2010067787A (en) | 2010-03-25 |
Family
ID=42193120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008232603A Pending JP2010067787A (en) | 2008-09-10 | 2008-09-10 | Stacked piezoelectric element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010067787A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105846717A (en) * | 2015-02-02 | 2016-08-10 | 精工爱普生株式会社 | Piezoelectric element drive circuit and robot |
-
2008
- 2008-09-10 JP JP2008232603A patent/JP2010067787A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105846717A (en) * | 2015-02-02 | 2016-08-10 | 精工爱普生株式会社 | Piezoelectric element drive circuit and robot |
CN105846717B (en) * | 2015-02-02 | 2019-06-14 | 精工爱普生株式会社 | Piezoelectric element driving circuit and robot |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4546931B2 (en) | Piezoelectric member having a target breakage portion, method of manufacturing the piezoelectric member, and use of the piezoelectric member | |
US9299908B2 (en) | Piezoelectric actuator and drive device | |
JP6294801B2 (en) | Gas sensor system | |
JP2007294904A (en) | Piezoelectric actuator | |
JP2009503828A (en) | Monolithic piezo actuator with modified electrode structure in transition region and use of the piezo actuator | |
JP2012134528A (en) | Piezoelectric ceramic multilayer actuator | |
JP2006351602A (en) | Multilayer piezoelectric actuator device | |
JP2010067787A (en) | Stacked piezoelectric element | |
JP4651179B2 (en) | Anomaly detection device for piezo actuators | |
JP2009527117A (en) | Piezoelectric actuator | |
US9130152B2 (en) | Piezoelectric component | |
JP2001156348A (en) | Laminated piezoelectric actuator | |
JP2009094284A5 (en) | ||
JP2002538628A (en) | Piezoelectric actuator | |
JP4355306B2 (en) | Gas sensor | |
JP5546967B2 (en) | Piezoelectric multilayer element | |
US20110121684A1 (en) | Piezoelectric Actuator | |
Hemsel et al. | Reliability analysis of ultrasonic power transducers | |
JP2010050191A (en) | Measurement method of insulation resistance of multilayer piezoelectric element | |
JP5162119B2 (en) | Multilayer piezoelectric / electrostrictive element | |
CN108028309B (en) | Electronic ceramic component, in particular a multi-layer piezoelectric actuator | |
US20130002097A1 (en) | Piezoelectric element | |
JP2015506580A (en) | Piezoelectric stack provided with a passivation part, and passivation method of the piezoelectric stack | |
JP6725049B1 (en) | Multilayer piezoelectric element | |
JP4655504B2 (en) | Inspection method for multilayer piezoelectric element |