JP2010060388A - Pattern shape inspection method and manufacturing method for semiconductor device - Google Patents

Pattern shape inspection method and manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2010060388A
JP2010060388A JP2008225250A JP2008225250A JP2010060388A JP 2010060388 A JP2010060388 A JP 2010060388A JP 2008225250 A JP2008225250 A JP 2008225250A JP 2008225250 A JP2008225250 A JP 2008225250A JP 2010060388 A JP2010060388 A JP 2010060388A
Authority
JP
Japan
Prior art keywords
pattern
shape
cross
inspection method
sectional shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008225250A
Other languages
Japanese (ja)
Other versions
JP5264374B2 (en
Inventor
Kazuo Sawai
和夫 澤井
Noriyuki Iwabuchi
訓行 岩渕
Keisuke Tanaka
圭介 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008225250A priority Critical patent/JP5264374B2/en
Publication of JP2010060388A publication Critical patent/JP2010060388A/en
Application granted granted Critical
Publication of JP5264374B2 publication Critical patent/JP5264374B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pattern shape inspection method capable of accurately inspecting a pattern shape in an SWT (Side Wall Transfer) process, and to provide a manufacturing method for a semiconductor device with improved quality. <P>SOLUTION: The pattern shape detection method inspects the cross-sectional shape of a second pattern formed by a side wall covering a side wall of a first pattern cyclically formed on a substrate, and includes: a measurement step (S21) of acquiring measurement data including amplitude ratio spectra of reflected light which is diffracted and reflected incident light to the substrate having the second pattern formed thereon and phase difference spectra; and determination steps (S22 to S25) of determining the cross-sectional form of the second pattern by calculating a plurality of calculated data including calculated amplitude ratio spectra and phase difference spectra of a plurality of cross-sectional form models each having a different form parameter for determining the cross-sectional form of the side wall and determining a form parameter so that the calculated data optimally matches the measurement data of the second pattern. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、パターン形状検査方法及び半導体装置の製造方法に係り、特にSWT法を含むダブルパターニング技術を用いて半導体装置を製造する際のパターン形状検査方法及び半導体装置の製造方法に関する。   The present invention relates to a pattern shape inspection method and a semiconductor device manufacturing method, and more particularly to a pattern shape inspection method and a semiconductor device manufacturing method when a semiconductor device is manufactured using a double patterning technique including an SWT method.

従来より、半導体装置等の製造工程においては、半導体ウェハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィ工程によって、エッチングマスクを形成することが行われている。   Conventionally, in a manufacturing process of a semiconductor device or the like, a fine circuit pattern or the like is formed by performing an etching process such as plasma etching on a substrate such as a semiconductor wafer. In such an etching process, an etching mask is formed by a photolithography process using a photoresist.

ここで、フォトリソグラフィにおける解像度は、プロセス条件と光学系で決まる定数k、露光光の波長λ、レンズの開口数NAを用いてk×λ/NAと表される。また、開口数NAは、屈折率nに比例する。従って、露光に用いる光の波長を短くし、光学系の屈折率を大きくすることによって、解像度は小さくなる。この原理に従って微細化を実現している例がArF液侵リソグラフィである。 Here, the resolution in photolithography is expressed as k 1 × λ / NA using a constant k 1 determined by process conditions and an optical system, a wavelength λ of exposure light, and a numerical aperture NA of the lens. The numerical aperture NA is proportional to the refractive index n. Therefore, the resolution is reduced by shortening the wavelength of light used for exposure and increasing the refractive index of the optical system. An example of realizing miniaturization according to this principle is ArF immersion lithography.

ところが、半導体装置の最先端のデザインルールが45nmから更に32nmと微細化するのに伴い、フォトレジスト膜を光学系を用いて露光し、現像してパターンを形成するフォトリソグラフィだけでは、半導体装置の微細化に追従できなくなってきている。従って、フォトリソグラフィ技術の微細化だけに依存しない、新しい種々の技術が開発されている。その一つとして、所謂ダブルパターニングプロセス(ダブルパターニング技術)がある。このダブルパターニング技術は、第1のマスクパターン形成ステップと、この第1のマスクパターン形成ステップの後に行われる第2のマスクパターン形成ステップの2段階のパターニングを行うことによって、1回のパターニングでエッチングマスクを形成する場合より微細な間隔を形成するものである(例えば、特許文献1参照。)。   However, as the state-of-the-art design rule of semiconductor devices is further miniaturized from 45 nm to 32 nm, the photolithography that exposes a photoresist film using an optical system and develops the pattern to form a pattern only with the semiconductor device. It becomes impossible to follow the miniaturization. Accordingly, various new technologies have been developed that do not depend only on miniaturization of the photolithography technology. One of them is a so-called double patterning process (double patterning technology). In this double patterning technique, etching is performed in one pattern by performing two-stage patterning of a first mask pattern forming step and a second mask pattern forming step performed after the first mask pattern forming step. A finer interval is formed than when a mask is formed (see, for example, Patent Document 1).

また、例えばSiO膜やSi膜等を犠牲膜として使用し、1つのパターンの両側の側壁部分にマスクを形成して使用するSWT(Side Wall Transfer)プロセスを用いて、最初にフォトレジスト膜を露光、現像して得られたフォトレジストのパターンよりも微細なピッチでパターニングを行う方法も知られている。この方法は、まずフォトレジストのパターンの上にSi膜等を形成した後、芯部となるSiO膜の側面を被覆する側壁部にのみSi膜が残るようにエッチバックし、この後、ウェットエッチングにより芯部のSiO膜を除去して、残った側壁部であるSi膜をマスクとして、下層のエッチングを行うものである。 Also, for example, an SWT (Side Wall Transfer) process that uses a SiO 2 film, a Si 3 N 4 film, or the like as a sacrificial film and forms a mask on both side walls of one pattern, There is also known a method of patterning at a finer pitch than a photoresist pattern obtained by exposing and developing a resist film. In this method, an Si 3 N 4 film or the like is first formed on a photoresist pattern, and then etched back so that the Si 3 N 4 film remains only on the side wall portion that covers the side surface of the SiO 2 film serving as the core. Thereafter, the SiO 2 film at the core is removed by wet etching, and the lower layer is etched using the remaining Si 3 N 4 film as the side wall as a mask.

また、側壁部を形成する膜の成膜技術においては、フォトレジストのパターンの上に成膜するという理由から、より低温で成膜することが要求される。このような低温で成膜する技術としては、化学気相法によって行う方法が知られている(例えば、特許文献2参照)。
特開2007−027742号公報 特開2006−179819号公報
In the film forming technique for forming the side wall portion, it is required to form the film at a lower temperature because the film is formed on the photoresist pattern. As a technique for forming a film at such a low temperature, a method performed by a chemical vapor deposition method is known (see, for example, Patent Document 2).
JP 2007-027742 A JP 2006-179819 A

ところが、上記のSWTプロセスを含むダブルパターニング技術を用いて半導体装置を製造する場合、次のような問題があった。   However, when manufacturing a semiconductor device using the double patterning technique including the SWT process, there are the following problems.

SWTプロセスにおけるサイドウォール(Sidewall:側壁)の厚み(幅)が非常に薄い(現状では20〜30nm)ため、SWTプロセスにおいて側壁を形成するための材料を成膜する成膜工程、及びその後側壁を形成する材料をエッチバックするエッチバック工程においては、ウェハ面内、またはウェハ間において、常に略一定の形状のパターンが得られるようにするために、細心の注意が必要である。万一、側壁の形状を規定する側壁の底部の幅、側壁の高さ、及び側壁の側面の基板上面からの傾斜角が設計通りの形状に形成されていなかった場合、側壁の形状が設計通りの形状でないことを知らずに次の工程、すなわち側壁をハードマスクとしてエッチングを行うエッチング工程に進んでしまうと、上記ハードマスクの下層の膜に当初の設計通りのライン&スペースを有するパターンが転写(Transfer)されないこととなる。そして、上記エッチング工程以降の検査で不良が判定されたとしても、後の工程に進んだ後では、ウェハを再生して再度プロセスを行うことは困難となるという問題があった。   Since the thickness (width) of the sidewall in the SWT process is very thin (currently 20 to 30 nm), a film forming step for forming a material for forming the sidewall in the SWT process, and the side wall after that, In the etch-back process for etching back the material to be formed, great care is required in order to obtain a pattern having a substantially constant shape within the wafer surface or between the wafers. If the side wall bottom width, side wall height, and side wall side tilt angle from the top surface of the substrate are not formed as designed, the side wall shape is as designed. If the process proceeds to the next process, that is, the etching process in which etching is performed using the side wall as a hard mask without knowing that the shape is not the shape, a pattern having lines and spaces as originally designed is transferred to the film under the hard mask ( Will not be transferred). Even if a defect is determined in the inspection after the etching step, it is difficult to reprocess the wafer and perform the process again after proceeding to a later step.

更に、SWTプロセスにおいて、側壁の形状は、対称な形状であることを前提として設計されている。従って、側壁の形状を規定する側壁の底部の幅、側壁の高さ、及び側壁の側面の基板上面からの傾斜角が、左右の側壁の平均値としては設計通りであるが、左右の側壁の各々の設計通りの形状に形成されていなかった場合、この非対称な側壁の形状が設計通りの形状でないことを知らずに次のエッチング工程に進んでしまうと、上記ハードマスクの下層の膜に当初の設計通りのライン&スペースを有するパターンが転写されず、上記エッチング工程以降の検査で不良が判定されたとしても、ウェハを再生することは困難となるという問題があった。   Furthermore, in the SWT process, the shape of the side wall is designed on the assumption that it is a symmetric shape. Therefore, the width of the bottom of the side wall that defines the shape of the side wall, the height of the side wall, and the inclination angle of the side wall of the side wall from the top surface of the substrate are as designed as the average value of the left and right side walls. If the shape of each asymmetric side wall is not formed according to the design, if the process proceeds to the next etching process without knowing that the shape of the asymmetric side wall is not the shape as designed, the original film is formed on the lower layer of the hard mask. Even if the pattern having the designed line and space is not transferred and a defect is determined in the inspection after the etching process, it is difficult to regenerate the wafer.

本発明は上記の点に鑑みてなされたものであり、SWTプロセスを含むダブルパターニング技術を用いて半導体装置を製造する製造プロセスにおいて、サイドウォール(側壁)の形状を高精度で測定することによってパターン形状を検査することのできるパターン形状検査方法を提供し、そのパターン形状検査方法を含むことによって、製造される半導体装置の品質及び製造プロセスの生産性を向上させることのできる半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above points. In a manufacturing process for manufacturing a semiconductor device using a double patterning technique including an SWT process, a pattern is obtained by measuring the shape of a sidewall (side wall) with high accuracy. A method for manufacturing a semiconductor device capable of improving the quality of a manufactured semiconductor device and the productivity of a manufacturing process by providing a pattern shape inspection method capable of inspecting the shape and including the pattern shape inspection method It is to provide.

上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。   In order to solve the above-described problems, the present invention is characterized by the following measures.

第1の発明に係るパターン形状検査方法は、基板上に周期的に形成された第1のパターンの側壁を被覆する側壁部よりなる第2のパターンの断面形状を検査するパターン形状検査方法であって、前記第2のパターンが形成された前記基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルよりなる測定データを得る測定ステップと、前記側壁部の断面形状を決定する形状パラメータを含む前記第2のパターンの断面形状をモデル化した断面形状モデルを用い、前記形状パラメータが異なる複数の断面形状モデルに対応して、各々の該断面形状モデルが周期的に連続して構成されるモデルパターンに前記入射光が回折反射される反射光の計算上の振幅比スペクトル及び位相差スペクトルよりなる複数の計算データを計算し、前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定し、該モデルパターンに対応する前記形状パラメータを決定することによって、前記第2のパターンの断面形状を決定する決定ステップとを含むことを特徴とする。   A pattern shape inspection method according to a first invention is a pattern shape inspection method for inspecting a cross-sectional shape of a second pattern comprising a side wall portion covering a side wall of a first pattern periodically formed on a substrate. Then, the incident light is incident on the substrate on which the second pattern is formed at a predetermined incident angle, and measurement data is obtained that includes the amplitude ratio spectrum and the phase difference spectrum of the reflected light that is diffracted and reflected by the incident light. Using a cross-sectional shape model that models the cross-sectional shape of the second pattern including a step and a shape parameter that determines the cross-sectional shape of the side wall, and corresponding to a plurality of cross-sectional shape models having different shape parameters, The calculated amplitude ratio spectrum and phase difference spectrum of the reflected light in which the incident light is diffracted and reflected into a model pattern in which the cross-sectional shape model is periodically and continuously formed Calculating a plurality of calculation data, determining the model pattern so that the calculation data most closely matches the measurement data of the second pattern, and determining the shape parameter corresponding to the model pattern And a determining step for determining a cross-sectional shape of the second pattern.

第2の発明は、第1の発明に係るパターン形状検査方法において、前記決定ステップ後、決定された前記形状パラメータと、該形状パラメータの所定の上限基準値及び下限基準値との大小関係を判定し、前記形状パラメータが前記上限基準値より大きい場合又は前記下限基準値より小さい場合に警報を出力する判定ステップを含むことを特徴とする。   According to a second invention, in the pattern shape inspection method according to the first invention, after the determining step, the magnitude relationship between the determined shape parameter and a predetermined upper limit reference value and a lower limit reference value of the shape parameter is determined. And a determination step of outputting an alarm when the shape parameter is larger than the upper limit reference value or smaller than the lower limit reference value.

第3の発明は、第1又は第2の発明に係るパターン形状検査方法において、前記形状パラメータは、夫々前記側壁部の幅、高さ又は前記基板の上面からの傾斜角であることを特徴とする。   According to a third aspect of the present invention, in the pattern shape inspection method according to the first or second aspect, the shape parameter is a width or a height of the side wall portion or an inclination angle from the upper surface of the substrate, respectively. To do.

第4の発明は、第1乃至第3の何れか一つの発明に係るパターン形状検査方法において、前記決定ステップは、前記複数の前記計算データを予め計算し、予め計算した該複数の計算データを格納したデータベースを用い、該データベースに格納された前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定することを特徴とする。   According to a fourth aspect of the present invention, in the pattern shape inspection method according to any one of the first to third aspects, the determining step calculates the plurality of calculation data in advance, and calculates the plurality of calculation data calculated in advance. Using the stored database, the model pattern is determined so that the calculation data stored in the database most closely matches the measurement data of the second pattern.

第5の発明に係る半導体装置の製造方法は、基板上の被エッチング層の上に有機膜を形成する工程と、前記有機膜をフォトリソグラフィにより加工し、所定のピッチを有する第1のパターンを形成する第1パターン形成工程と、前記第1のパターンの側面を被覆するように前記被エッチング層上に酸化シリコン膜を成膜する成膜工程と、前記酸化シリコン膜が前記第1のパターンの側壁部として残るようにエッチングするエッチング工程と、前記第1のパターンの前記有機膜を除去することによって残った前記側壁部で構成される第2のパターンを形成する第2パターン形成工程と、第1乃至第4の何れか一つの発明に係るパターン形状検査方法を行うパターン形状検査工程とを含むことを特徴とする。   According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an organic film on an etching target layer on a substrate; and processing the organic film by photolithography to form a first pattern having a predetermined pitch. Forming a first pattern; forming a silicon oxide film on the layer to be etched so as to cover a side surface of the first pattern; and forming the silicon oxide film on the first pattern. An etching step of etching so as to remain as a sidewall portion, a second pattern forming step of forming a second pattern composed of the sidewall portion remaining by removing the organic film of the first pattern, And a pattern shape inspection step for performing the pattern shape inspection method according to any one of the first to fourth aspects.

第6の発明は、第5の発明に係る半導体装置の製造方法において、前記有機膜は、BARC膜又はフォトレジスト膜であることを特徴とする。   A sixth invention is characterized in that, in the semiconductor device manufacturing method according to the fifth invention, the organic film is a BARC film or a photoresist film.

第7の発明は、第5又は第6の発明に係る半導体装置の製造方法において、前記パターン形状検査方法を、前記エッチング工程と前記第2パターン形成工程との間に行うことを特徴とする。   According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor device according to the fifth or sixth aspect, the pattern shape inspection method is performed between the etching step and the second pattern formation step.

第8の発明に係る半導体装置の製造方法は、第1の基板上に第7の発明に係る半導体装置の製造方法を用いて半導体装置を製造する第1の製造工程と、第1の製造工程の後、第2の基板上に第7の発明に係る半導体装置の製造方法を用いて半導体装置を製造する第2の製造工程とを含む半導体装置の製造方法であって、前記第1の製造工程に含まれる前記パターン形状検査工程において決定された前記形状パラメータと、該形状パラメータの所定の下限値との大小関係を判定し、前記形状パラメータが前記下限値より小さい場合に、前記第2の製造工程に含まれる前記エッチング工程におけるエッチング時間を、前記第1の製造工程に含まれる前記エッチング工程におけるエッチング時間より短くなるように変更し、第2の製造工程を行うことを特徴とする。   A manufacturing method of a semiconductor device according to an eighth invention includes a first manufacturing process for manufacturing a semiconductor device on a first substrate using the semiconductor device manufacturing method according to the seventh invention, and a first manufacturing process. And a second manufacturing step of manufacturing the semiconductor device on the second substrate using the semiconductor device manufacturing method according to the seventh invention, wherein the first manufacturing Determining the magnitude relationship between the shape parameter determined in the pattern shape inspection step included in the process and a predetermined lower limit value of the shape parameter, and when the shape parameter is smaller than the lower limit value, The etching time in the etching process included in the manufacturing process is changed to be shorter than the etching time in the etching process included in the first manufacturing process, and the second manufacturing process is performed. The features.

第9の発明に係るパターン形状検査方法は、基板上に周期的に形成された第1のパターンの一の側の側壁を被覆する第1の側壁部と、該第1のパターンの該一の側と反対側の側壁を被覆する第2の側壁部とよりなる第2のパターンの断面形状を検査するパターン形状検査方法であって、前記第2のパターンが形成された前記基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルよりなる測定データを得る測定ステップと、前記第1の側壁部の断面形状を決定する第1の形状パラメータと、該第1の形状パラメータに対応し、前記第2の側壁部の断面形状を決定する第2の形状パラメータとを含む前記第2のパターンの断面形状をモデル化した断面形状モデルを用い、前記第1の形状パラメータ又は前記第2の形状パラメータが異なる複数の断面形状モデルに対応して、各々の該断面形状モデルが周期的に連続して構成されるモデルパターンに前記入射光が回折反射される反射光の計算上の振幅比スペクトル及び位相差スペクトルよりなる複数の計算データを計算し、前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定し、該モデルパターンに対応する前記第1の形状パラメータ及び前記第2の形状パラメータを決定することによって、前記第2のパターンの断面形状を決定する決定ステップとを含むことを特徴とする。   According to a ninth aspect of the present invention, there is provided a pattern shape inspection method, comprising: a first side wall portion covering a side wall on one side of a first pattern periodically formed on a substrate; and the first side of the first pattern. A pattern shape inspection method for inspecting a cross-sectional shape of a second pattern including a second side wall portion covering a side wall opposite to the side, and having a predetermined incidence on the substrate on which the second pattern is formed A measurement step of entering incident light at an angle and obtaining measurement data including an amplitude ratio spectrum and a phase difference spectrum of reflected light from which the incident light is diffracted and reflected; and a first step of determining a cross-sectional shape of the first side wall portion A cross-sectional shape model obtained by modeling the cross-sectional shape of the second pattern including the shape parameter of the second pattern and the second shape parameter corresponding to the first shape parameter and determining the cross-sectional shape of the second side wall portion And the first shape Corresponding to a plurality of cross-sectional shape models having different parameters or the second shape parameter, the reflected light in which the incident light is diffracted and reflected into a model pattern in which the cross-sectional shape models are periodically continuous. Calculating a plurality of calculation data composed of a calculated amplitude ratio spectrum and phase difference spectrum, determining the model pattern so that the calculation data most closely matches the measurement data of the second pattern, Determining a cross-sectional shape of the second pattern by determining the corresponding first shape parameter and the second shape parameter.

第10の発明は、第9に発明に係るパターン形状検査方法において、前記決定ステップ後、決定された前記第1の形状パラメータと前記第2の形状パラメータとの間の寸法差と、所定の基準値との大小関係を判定し、前記寸法差が前記基準値より大きい場合に警報を出力する判定ステップを含むことを特徴とする。   According to a tenth aspect of the present invention, in the pattern shape inspection method according to the ninth aspect, after the determining step, a dimensional difference between the determined first shape parameter and the second shape parameter, and a predetermined reference A determination step of determining a magnitude relationship with the value and outputting an alarm when the dimensional difference is greater than the reference value.

第11の発明は、第9又は第10の発明に係るパターン形状検査方法において、前記第1の形状パラメータ及び前記第2の形状パラメータは、夫々前記第1の側壁部及び前記第2の側壁部の幅、高さ又は前記基板の上面からの傾斜角であることを特徴とする。   An eleventh invention is the pattern shape inspection method according to the ninth or tenth invention, wherein the first shape parameter and the second shape parameter are the first side wall portion and the second side wall portion, respectively. The width, the height, or the inclination angle from the upper surface of the substrate.

第12の発明は、第9乃至第11の何れか一つの発明に係るパターン形状検査方法において、前記決定ステップは、前記複数の前記計算データを予め計算し、予め計算した該複数の計算データを格納したデータベースを用い、該データベースに格納された前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定することを特徴とする。   A twelfth aspect of the invention is the pattern shape inspection method according to any one of the ninth to eleventh aspects of the invention, wherein the determining step calculates the plurality of calculation data in advance, and calculates the plurality of calculation data calculated in advance. Using the stored database, the model pattern is determined so that the calculation data stored in the database most closely matches the measurement data of the second pattern.

第13の発明に係る半導体装置の製造方法は、基板上の被エッチング層の上に有機膜を形成する工程と、前記有機膜をフォトリソグラフィにより加工し、所定のピッチを有する第1のパターンを形成する第1パターン形成工程と、前記第1のパターンの側面を被覆するように前記被エッチング層上に酸化シリコン膜を成膜する成膜工程と、前記酸化シリコン膜が前記第1のパターンの側壁部として残るようにエッチングするエッチング工程と、前記第1のパターンの前記有機膜を除去することによって残った前記側壁部で構成される第2のパターンを形成する第2パターン形成工程と、第9乃至第12の何れか一つの発明に係るパターン形状検査方法を行うパターン形状検査工程とを含むことを特徴とする。   According to a thirteenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming an organic film on an etching target layer on a substrate; and processing the organic film by photolithography to form a first pattern having a predetermined pitch. Forming a first pattern; forming a silicon oxide film on the layer to be etched so as to cover a side surface of the first pattern; and forming the silicon oxide film on the first pattern. An etching step of etching so as to remain as a sidewall portion, a second pattern forming step of forming a second pattern composed of the sidewall portion remaining by removing the organic film of the first pattern, And a pattern shape inspection step for performing the pattern shape inspection method according to any one of the ninth to twelfth inventions.

第14の発明は、第13の発明に係る半導体装置の製造方法において、前記有機膜は、BARC膜又はフォトレジスト膜であることを特徴とする。   A fourteenth invention is characterized in that, in the semiconductor device manufacturing method according to the thirteenth invention, the organic film is a BARC film or a photoresist film.

第15の発明は、第13又は第14の発明に係る半導体装置の製造方法において、前記パターン形状検査工程を、前記エッチング工程と前記第2パターン形成工程との間に行うことを特徴とする。   According to a fifteenth aspect of the invention, in the semiconductor device manufacturing method according to the thirteenth or fourteenth aspect, the pattern shape inspection step is performed between the etching step and the second pattern formation step.

第16の発明に係るパターン形状検査方法は、基板上に周期的に形成された第1のパターンを被覆する酸化シリコン膜の断面形状を検査するパターン形状検査方法であって、前記酸化シリコン膜が形成された前記基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルよりなる測定データを得る測定ステップと、前記酸化シリコン膜の厚さを含む前記酸化シリコン膜の断面形状をモデル化した断面形状モデルを用い、前記厚さが異なる複数の断面形状モデルに対応して、各々の該断面形状モデルが周期的に連続して構成されるモデルパターンに前記入射光が回折反射される反射光の計算上の振幅比スペクトル及び位相差スペクトルよりなる複数の計算データを計算し、前記計算データが前記酸化シリコン膜の前記測定データと最もマッチングするように前記モデルパターンを決定し、該モデルパターンに対応する前記厚さを決定することによって、前記酸化シリコン膜の断面形状を決定する決定ステップとを含むことを特徴とする。   A pattern shape inspection method according to a sixteenth aspect of the present invention is a pattern shape inspection method for inspecting a cross-sectional shape of a silicon oxide film covering a first pattern periodically formed on a substrate, wherein the silicon oxide film is A measurement step of entering incident light at a predetermined incident angle on the formed substrate and obtaining measurement data including an amplitude ratio spectrum and a phase difference spectrum of reflected light from which the incident light is diffracted and reflected; and Using a cross-sectional shape model that models the cross-sectional shape of the silicon oxide film including the thickness, each of the cross-sectional shape models is configured periodically and continuously corresponding to a plurality of cross-sectional shape models having different thicknesses. A plurality of calculation data consisting of the calculated amplitude ratio spectrum and phase difference spectrum of the reflected light from which the incident light is diffracted and reflected by the model pattern; Determining the model pattern so as to best match the measurement data of the silicon oxide film, and determining the cross-sectional shape of the silicon oxide film by determining the thickness corresponding to the model pattern; It is characterized by including.

第17の発明は、第16の発明に係るパターン形状検査方法において、前記決定ステップ後、決定された前記厚さと、該厚さの所定の上限基準値及び下限基準値との大小関係を判定し、前記厚さが前記上限基準値より大きい場合又は前記下限基準値より小さい場合に警報を出力する判定ステップを含むことを特徴とする。   According to a seventeenth aspect, in the pattern shape inspection method according to the sixteenth aspect, after the determining step, a magnitude relationship between the determined thickness and a predetermined upper limit reference value and lower limit reference value of the thickness is determined. And a determination step of outputting an alarm when the thickness is larger than the upper limit reference value or smaller than the lower limit reference value.

第18の発明に係るパターン形状検査方法は、基板上に周期的に形成された第1のパターンを被覆する酸化シリコン膜の断面形状を検査するパターン形状検査方法であって、前記酸化シリコン膜が形成された前記基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルよりなる測定データを得る測定ステップと、前記第1のパターンの一の側の側壁を被覆する前記酸化シリコン膜の第1の厚さと、前記第1のパターンの前記一の側と反対側の側壁を被覆する前記酸化シリコン膜の第2の厚さとを含む前記酸化シリコン膜の断面形状をモデル化した断面形状モデルを用い、前記第1の厚さ又は前記第2の厚さが異なる複数の断面形状モデルに対応して、各々の該断面形状モデルが周期的に連続して構成されるモデルパターンに前記入射光が回折反射される反射光の計算上の振幅比スペクトル及び位相差スペクトルよりなる複数の計算データを計算し、前記計算データが前記酸化シリコン膜の前記測定データと最もマッチングするように前記モデルパターンを決定し、該モデルパターンに対応する前記第1の厚さ及び前記第2の厚さを決定することによって、前記酸化シリコン膜の断面形状を決定する決定ステップとを含むことを特徴とする。   A pattern shape inspection method according to an eighteenth aspect of the invention is a pattern shape inspection method for inspecting a cross-sectional shape of a silicon oxide film covering a first pattern periodically formed on a substrate, wherein the silicon oxide film is A measurement step of making incident light incident on the formed substrate at a predetermined incident angle and obtaining measurement data comprising an amplitude ratio spectrum and a phase difference spectrum of reflected light from which the incident light is diffracted and reflected; and the first pattern A first thickness of the silicon oxide film covering a side wall of the first pattern, and a second thickness of the silicon oxide film covering a side wall of the first pattern opposite to the one side. Using a cross-sectional shape model that models the cross-sectional shape of the silicon oxide film, each of the cross-sectional shape models has a period corresponding to a plurality of cross-sectional shape models having different first thicknesses or second thicknesses. A plurality of calculation data consisting of a calculated amplitude ratio spectrum and a phase difference spectrum of reflected light in which the incident light is diffracted and reflected by the model pattern configured in succession, and the calculation data of the silicon oxide film The cross-sectional shape of the silicon oxide film is determined by determining the model pattern so as to most closely match the measurement data, and determining the first thickness and the second thickness corresponding to the model pattern. And a determining step.

第19の発明は、第18の発明に係るパターン形状検査方法において、前記決定ステップ後、決定された前記第1の厚さと前記第2の厚さとの間の寸法差と、所定の基準値との大小関係を判定し、前記寸法差が前記基準値より大きい場合に警報を出力する判定ステップを含むことを特徴とする。   According to a nineteenth aspect, in the pattern shape inspection method according to the eighteenth aspect, after the determining step, a dimensional difference between the determined first thickness and the second thickness, a predetermined reference value, and And a determination step of outputting an alarm when the dimensional difference is larger than the reference value.

第20の発明は、第16乃至第19の何れか一つの発明に係るパターン形状検査方法において、前記決定ステップは、前記複数の前記計算データを予め計算し、予め計算した該複数の計算データを格納したデータベースを用い、該データベースに格納された前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定することを特徴とする。   According to a twentieth aspect of the invention, in the pattern shape inspection method according to any one of the sixteenth to nineteenth aspects, the determining step calculates the plurality of calculation data in advance, and calculates the plurality of calculation data calculated in advance. Using the stored database, the model pattern is determined so that the calculation data stored in the database most closely matches the measurement data of the second pattern.

第21の発明に係る半導体装置の製造方法は、基板上の被エッチング層の上に有機膜を形成する工程と、前記有機膜をフォトリソグラフィにより加工し、所定のピッチを有する第1のパターンを形成する第1パターン形成工程と、前記第1のパターンの側面を被覆するように前記被エッチング層上に酸化シリコン膜を成膜する成膜工程と、前記成膜工程の後、第16乃至第20の何れか一つの発明に係るパターン形状検査方法を行うパターン形状検査工程と、前記酸化シリコン膜が前記第1のパターンの側壁部として残るようにエッチングするエッチング工程と、前記第1のパターンの前記有機膜を除去することによって残った前記側壁部で構成される第2のパターンを形成する第2パターン形成工程とを含むことを特徴とする。   According to a twenty-first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an organic film on an etching target layer on a substrate; and processing the organic film by photolithography to form a first pattern having a predetermined pitch. A first pattern forming step to be formed; a film forming step for forming a silicon oxide film on the etching target layer so as to cover a side surface of the first pattern; A pattern shape inspection step of performing the pattern shape inspection method according to any one of the inventions 20; an etching step of etching so that the silicon oxide film remains as a sidewall portion of the first pattern; And a second pattern forming step of forming a second pattern constituted by the side wall portion remaining by removing the organic film.

第22の発明は、第21の発明に係る半導体装置の製造方法において、前記有機膜は、BARC膜又はフォトレジスト膜であることを特徴とする。   According to a twenty-second aspect of the invention, in the method of manufacturing a semiconductor device according to the twenty-first aspect, the organic film is a BARC film or a photoresist film.

本発明によれば、SWTプロセスを含むダブルパターニング技術を用いて半導体装置を製造する際に、サイドウォール(側壁)の形状を高精度で測定することができるため、製造される半導体装置の品質及び製造プロセスの生産性を向上させることができる。   According to the present invention, when manufacturing a semiconductor device using a double patterning technique including an SWT process, the shape of the sidewall (side wall) can be measured with high accuracy. Productivity of the manufacturing process can be improved.

次に、本発明を実施するための最良の形態について図面と共に説明する。   Next, the best mode for carrying out the present invention will be described with reference to the drawings.

(第1の実施の形態)
図1乃至図6を参照し、本発明の第1の実施の形態に係る半導体装置の製造方法及びパターン形状検査方法を説明する。
(First embodiment)
A semiconductor device manufacturing method and a pattern shape inspection method according to the first embodiment of the present invention will be described with reference to FIGS.

初めに、図1及び図2を参照し、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する。   First, a method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.

図1は、本実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図2は、本実施の形態に係る半導体装置の製造方法の工程を説明するための図であり、各工程における半導体装置の構造を模式的に示す断面図である。また、図1の、ステップS11乃至ステップS17、及びステップS19の各々の工程が行われた後の半導体装置の構造は、図2A(a)乃至図2C(g)、及び図2C(h)の各々の断面図で示される構造に対応する。   FIG. 1 is a flowchart for explaining the procedure of each step of the semiconductor device manufacturing method according to the present embodiment. FIG. 2 is a diagram for explaining a process of the method of manufacturing a semiconductor device according to the present embodiment, and is a cross-sectional view schematically showing the structure of the semiconductor device in each process. The structure of the semiconductor device after steps S11 to S17 and S19 of FIG. 1 are performed is as shown in FIGS. 2A (a) to 2C (g) and 2C (h). It corresponds to the structure shown in each sectional view.

本実施の形態に係る半導体装置の製造方法は、図1に示されるように、第1パターン形成工程と、成膜工程と、エッチング工程と、第2パターン形成工程と、パターン形状検査工程と、被エッチング層をエッチングする工程を含む。第1パターン形成工程は、ステップS11乃至ステップS14の工程を含み、成膜工程は、ステップS15の工程を含み、エッチング工程は、ステップS16の工程を含み、第2パターン形成工程は、ステップS17の工程を含み、パターン形状検査工程は、ステップS18の工程を含み、被エッチング層をエッチングする工程は、ステップS19の工程を含む。すなわち、本実施の形態に係る半導体装置の製造方法は、第2パターン形成工程の後に、パターン形状検査工程を行うことを特徴とする。   As shown in FIG. 1, the method for manufacturing a semiconductor device according to the present embodiment includes a first pattern forming step, a film forming step, an etching step, a second pattern forming step, a pattern shape inspection step, Etching the layer to be etched. The first pattern forming step includes steps S11 to S14, the film forming step includes step S15, the etching step includes step S16, and the second pattern forming step includes step S17. The pattern shape inspection process includes a process of step S18, and the process of etching the etching target layer includes a process of step S19. That is, the method for manufacturing a semiconductor device according to the present embodiment is characterized in that a pattern shape inspection step is performed after the second pattern formation step.

始めに、ステップS11乃至ステップS14の工程を含む第1パターン形成工程を行う。   First, a first pattern forming process including the processes of steps S11 to S14 is performed.

ステップS11は、基板上の被エッチング層の上に有機膜を形成する工程である。図2A(a)は、ステップS11の工程が行われた後の半導体装置の構造を示す断面図である。   Step S11 is a process of forming an organic film on the layer to be etched on the substrate. FIG. 2A (a) is a cross-sectional view illustrating the structure of the semiconductor device after the process of step S11 is performed.

ステップS11では、図2A(a)に示されるように、基板11の上に、下から順に被エッチング層12、有機膜13を形成する。被エッチング層12は、パターンを形成されることにより、その後の種々の加工工程を行う場合のマスクとして機能する。有機膜13は、パターンが形成され、被エッチング層12のパターンを形成するためのマスクとして機能する。また有機膜13は、その上に形成されるフォトレジスト膜14のフォトリソグラフィを行う際の反射防止膜(BARC:Bottom Anti-Reflecting Coating)としての機能を有する場合もある。   In step S11, as shown in FIG. 2A (a), an etching target layer 12 and an organic film 13 are formed on the substrate 11 in order from the bottom. The to-be-etched layer 12 functions as a mask when performing various subsequent processing steps by forming a pattern. The organic film 13 is formed with a pattern and functions as a mask for forming the pattern of the etched layer 12. Moreover, the organic film 13 may have a function as an antireflection film (BARC: Bottom Anti-Reflecting Coating) when performing photolithography of the photoresist film 14 formed thereon.

被エッチング層12の材質は、特に限定されるものではなく、例えばアモルファスシリコン、ポリシリコンを用いることができる。また、被エッチング層12の厚さは、特に限定されるものではなく、例えば20〜200nmとすることができる。   The material of the layer to be etched 12 is not particularly limited, and for example, amorphous silicon or polysilicon can be used. Moreover, the thickness of the to-be-etched layer 12 is not specifically limited, For example, it can be 20-200 nm.

有機膜13の材質は、特に限定されるものではなく、例えば化学気相法(CVD:Chemical Vapor Deposition)により成膜されたアモルファスカーボン、スピンオンにより成膜されたポリフェノールやi線レジスト等のフォトレジストを含む広範な有機系の材料を用いることができる。また、有機膜13の厚さは、特に限定されるものではなく、例えば150〜300nmとすることができる。   The material of the organic film 13 is not particularly limited. For example, amorphous carbon formed by chemical vapor deposition (CVD), polyphenol formed by spin-on, photoresist such as i-line resist, and the like. A wide range of organic materials including can be used. Moreover, the thickness of the organic film 13 is not specifically limited, For example, it can be 150-300 nm.

ステップS12は、フォトレジスト膜14を成膜し、成膜されたフォトレジスト膜14を露光、現像してフォトレジスト膜14よりなるレジストパターン14aを形成する工程である。その結果、図2A(b)に示されるように、フォトレジスト膜14よりなるレジストパターン14aが形成される。レジストパターン14aは、有機膜13をエッチングする工程におけるマスクとして機能する。   Step S12 is a step of forming a photoresist film 14 and exposing and developing the formed photoresist film 14 to form a resist pattern 14a made of the photoresist film 14. As a result, as shown in FIG. 2A (b), a resist pattern 14a made of the photoresist film 14 is formed. The resist pattern 14 a functions as a mask in the step of etching the organic film 13.

フォトレジスト膜14の材質は、例えばArFレジストを用いることができる。また、フォトレジスト膜14の厚さは、特に限定されるものではなく、例えば50〜200nmとすることができ、レジストパターン14aのライン幅L4及びスペース幅S4は、特に限定されるものではなく、共に例えば60nmとすることができる。   For example, an ArF resist can be used as the material of the photoresist film 14. Further, the thickness of the photoresist film 14 is not particularly limited, and can be, for example, 50 to 200 nm. The line width L4 and the space width S4 of the resist pattern 14a are not particularly limited, Both may be 60 nm, for example.

ステップS13は、レジストパターン14aを形成するフォトレジスト膜14をトリミングし、フォトレジスト膜14よりなるレジストパターン14bを形成する工程である。また、図2A(c)は、ステップS13の工程が行われた後の半導体装置の構造を示す断面図である。   Step S13 is a step of trimming the photoresist film 14 forming the resist pattern 14a to form a resist pattern 14b made of the photoresist film 14. FIG. 2A (c) is a cross-sectional view illustrating the structure of the semiconductor device after the process of step S13 is performed.

トリミング方法は、特に限定されるものではなく、例えば酸素、窒素、水素、アンモニア等のプラズマを用いて行う。また、図2A(b)及び図2A(c)に示されるように、トリミングされてできるレジストパターン14bのライン幅L1は、トリミングを行う前のレジストパターン14aのライン幅L4に比べ細くなるので、レジストパターン14bのライン幅L1及びスペース幅S1と、レジストパターン14aのライン幅L4及びスペース幅S4との大小関係は、L1<L4、S1>S4となる。L1及びS1の値は、特に限定されるものではなく、例えばL1を30nm、S1を90nmとすることができる。   The trimming method is not particularly limited, and is performed using plasma of oxygen, nitrogen, hydrogen, ammonia or the like, for example. Further, as shown in FIGS. 2A (b) and 2A (c), the line width L1 of the trimmed resist pattern 14b is narrower than the line width L4 of the resist pattern 14a before trimming. The magnitude relationship between the line width L1 and space width S1 of the resist pattern 14b and the line width L4 and space width S4 of the resist pattern 14a is L1 <L4, S1> S4. The values of L1 and S1 are not particularly limited. For example, L1 can be set to 30 nm and S1 can be set to 90 nm.

ステップS14は、レジストパターン14bをマスクとして有機膜13をエッチングすることによって、有機膜13よりなる第1のパターン21を形成する第1パターン形成工程である。また、図2B(d)は、ステップS14の工程が行われた後の半導体装置の構造を示す断面図である。   Step S <b> 14 is a first pattern forming step of forming the first pattern 21 made of the organic film 13 by etching the organic film 13 using the resist pattern 14 b as a mask. FIG. 2B (d) is a cross-sectional view illustrating the structure of the semiconductor device after the process of step S14 is performed.

トリミングを行った後、ライン幅がL4であるフォトレジスト膜14よりなるレジストパターン14bをマスクとして、有機膜13をエッチングし、有機膜13よりなるライン幅がL1のパターンを形成する。有機膜13のエッチングは、例えば有機膜13がSOG膜(又はSiON膜、又はLTO膜とBARCの複合膜)よりなる場合、例えば、CF、C、CHF、CHF、CH等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガスを用いて行うことができる。 After the trimming, the organic film 13 is etched using the resist pattern 14b made of the photoresist film 14 having the line width L4 as a mask to form a pattern having the line width L1 made of the organic film 13. For example, when the organic film 13 is composed of an SOG film (or a composite film of an LTO film and a BARC), for example, CF 4 , C 4 F 8 , CHF 3 , CH 3 F, CH It can be performed using a CF gas such as 2 F 2 and a mixed gas such as Ar gas, or a gas obtained by adding oxygen to the mixed gas as necessary.

次に、ステップS15の工程を含む成膜工程を行う。ステップS15は、第1のパターン21が形成された基板11の上にSiO膜15を成膜する成膜工程である。また、図2B(e)は、ステップS15の工程が行われた後の半導体装置の構造を示す断面図である。 Next, a film forming process including the process of step S15 is performed. Step S15 is a film forming step of forming a SiO 2 film 15 on the first substrate pattern 21 is formed 11. FIG. 2B (e) is a cross-sectional view illustrating the structure of the semiconductor device after the process of step S15 is performed.

なお、SiO膜は、本発明における酸化シリコン膜に相当する。また、以下において、SiO膜の代わりに、SiO膜を始めとし、シリコンと酸素を主成分として含む他の組成の膜であってもよい。また、酸窒化シリコン膜(SiON膜)を用いることもできる。 The SiO 2 film corresponds to the silicon oxide film in the present invention. In the following, instead of the SiO 2 film, a film of another composition including a SiO x film and containing silicon and oxygen as main components may be used. A silicon oxynitride film (SiON film) can also be used.

SiOの成膜工程は、有機膜13が第1のパターン21として残った状態で行うが、一般的に有機膜13は、高温に弱いので、低温(例えば300℃以下程度)で成膜することが好ましい。成膜方法として、このように低温で成膜できるのであれば、特に限定されるものではなく、本実施の形態では、低温での分子層堆積(Molecular Layer Deposition、以下MLDという)、即ち低温MLDによって行うことができる。その結果、図2B(e)に示されるように、第1のパターン21が形成されている場所及び形成されていない場所を含め、基板全面にSiO膜15が成膜され、第1のパターン21の側面にも第1のパターン21の側面を被覆するようにSiO膜15が成膜される。このときのSiO膜15の厚さをDとすると、第1のパターン21の側面を被覆するSiO膜15の幅もDとなる。SiO膜15の厚さDは、特に限定されるものではなく、例えば30nmとすることができる。 The SiO 2 film forming process is performed in a state where the organic film 13 remains as the first pattern 21, but the organic film 13 is generally weak at a high temperature, and thus is formed at a low temperature (for example, about 300 ° C. or less). It is preferable. The film forming method is not particularly limited as long as the film can be formed at such a low temperature. In the present embodiment, molecular layer deposition (hereinafter referred to as MLD) at low temperature, that is, low-temperature MLD is used. Can be done by. As a result, as shown in FIG. 2B (e), the SiO 2 film 15 is formed on the entire surface of the substrate including the place where the first pattern 21 is formed and the place where the first pattern 21 is not formed. The SiO 2 film 15 is formed on the side surfaces of the first pattern 21 so as to cover the side surfaces of the first pattern 21. When the thickness of the SiO 2 film 15 at this time is D, the width of the SiO 2 film 15 covering the side surfaces of the first pattern 21 also becomes D. The thickness D of the SiO 2 film 15 is not particularly limited, and can be, for example, 30 nm.

ここで、低温MLDによる成膜工程について説明する。   Here, the film formation process by low temperature MLD is demonstrated.

低温MLDにおいては、シリコンを含む原料ガスを処理容器内に供給し、シリコン原料を基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン原料を酸化させる工程とを交互に繰り返す。   In low-temperature MLD, a process of supplying a raw material gas containing silicon into a processing container and adsorbing the silicon raw material on the substrate and a process of supplying a gas containing oxygen into the processing container and oxidizing the silicon raw material are alternately performed. Repeat.

具体的には、シリコンを含む原料ガスを基板上に吸着させる工程においては、シリコンを含む原料ガスとして、1分子内に2個のアミノ基を有する網のシランガス、例えばビスターシャルブチルアミノシラン(以下、BTBASという)を、シリコン原料ガスの供給ノズルを介して処理容器内に所定の時間(T1)供給する。これにより、基板上にBTBASを吸着させる。T1の時間は、例えば1〜60secとすることができる。シリコンを含む原料ガスの流量は、10〜500mL/min(sccm)とすることができる。また、処理容器内の圧力は13.3〜665Paとすることができる。   Specifically, in the step of adsorbing the source gas containing silicon on the substrate, the source silane gas containing silicon is a mesh silane gas having two amino groups in one molecule, for example, binary butylaminosilane (hereinafter, BTBAS) is supplied into the processing container through a silicon source gas supply nozzle for a predetermined time (T1). Thereby, BTBAS is adsorbed on the substrate. The time of T1 can be set to 1 to 60 seconds, for example. The flow rate of the source gas containing silicon can be 10 to 500 mL / min (sccm). Moreover, the pressure in a processing container can be 13.3-665Pa.

次に、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程においては、酸素を含むガスとして、例えば高周波電源を備えたプラズマ生成機構によってプラズマ化されたOガスを、ガス供給ノズルを介して処理容器内に所定の時間(T2)供給する。これにより、基板上に吸着されたBTBASが酸化され、SiO膜15が形成される。T2の時間は、例えば5〜300secとすることができる。また、酸素を含むガスの流量は、100〜20000mL/min(sccm)とすることができる。また、高周波電源の周波数は13.56MHzとすることができ、高周波電源の電力は5〜1000Wとすることができる。また、処理容器内の圧力は13.3〜665Paとすることができる。 Next, in the step of supplying a gas containing oxygen into the processing container and oxidizing the silicon material, as the gas containing oxygen, for example, O 2 gas converted into plasma by a plasma generation mechanism equipped with a high-frequency power source is used. A predetermined time (T2) is supplied into the processing container through the supply nozzle. Accordingly, BTBAS adsorbed on the substrate is oxidized, SiO 2 film 15 is formed. The time T2 can be set to, for example, 5 to 300 seconds. The flow rate of the gas containing oxygen can be set to 100 to 20000 mL / min (sccm). The frequency of the high frequency power supply can be 13.56 MHz, and the power of the high frequency power supply can be 5 to 1000 W. Moreover, the pressure in a processing container can be 13.3-665Pa.

また、上述したシリコンを含む原料ガスを基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程とを切り換える際に、各々の工程の間に、直前の工程における残留ガスを除去するために、処理容器内を真空排気しつつ例えばNガス等の不活性ガスよりなるパージガスを処理容器内に供給する工程を所定の時間(T3)行うことができる。T3の時間は、例えば1〜60secとすることができる。また、パージガスの流量は、50〜5000mL/min(sccm)とすることができる。なお、この工程は、処理容器内に残留しているガスを除去することができればよく、パージガスを供給せずに全てのガスの供給を停止した状態で真空排気を継続して行うことができる。 In addition, when switching between the above-described process of adsorbing the source gas containing silicon on the substrate and the process of supplying the gas containing oxygen into the processing container and oxidizing the silicon material, immediately before each process, In order to remove the residual gas in this step, a step of supplying a purge gas made of an inert gas such as N 2 gas into the processing vessel while evacuating the inside of the processing vessel can be performed for a predetermined time (T3). . The time T3 can be set to 1 to 60 sec, for example. The flow rate of the purge gas can be 50 to 5000 mL / min (sccm). Note that this step is not limited as long as the gas remaining in the processing container can be removed, and evacuation can be continuously performed in a state where supply of all gases is stopped without supplying purge gas.

BTBASは、シリコンを含む原料ガスとして用いる1分子内に2個のアミノ基を有するアミノシランガスである。このようなアミノシランガスとしては、上記BTBASの他に、ビスジエチルアミノシラン(BDEAS)、ビスジメチルアミノシラン(BDMAS)、ジイソプロピルアミノシラン(DIPAS)、ビスエチルメチルアミノシラン(BEMAS)を用いることができる。更に、シリコン原料ガスとして、1分子内3個以上のアミノ基を有するアミノシランガスを用いることができ、1分子内に1個のアミノ基を有するアミノシランガスを用いることもできる。   BTBAS is an aminosilane gas having two amino groups in one molecule used as a source gas containing silicon. As such aminosilane gas, bisdiethylaminosilane (BDEAS), bisdimethylaminosilane (BDMAS), diisopropylaminosilane (DIPAS), and bisethylmethylaminosilane (BEMAS) can be used in addition to the above-described BTBAS. Furthermore, an aminosilane gas having 3 or more amino groups in one molecule can be used as the silicon source gas, and an aminosilane gas having one amino group in one molecule can also be used.

一方、酸素を含むガスとしては、Oガスの他、NOガス、NOガス、HOガス、Oガスを用いることができ、これらを高周波電界によりプラズマ化して酸化剤として用いることができる。このような酸素を含むガスのプラズマを用いることにより、SiO膜の成膜を300℃以下で行うことができ、更に酸素を含むガスのガス流量、高周波電源の電力、処理容器内の圧力を調整することにより、SiO膜の成膜を100℃以下又は室温で成膜を行うことができる。 On the other hand, as gas containing oxygen, in addition to O 2 gas, NO gas, N 2 O gas, H 2 O gas, and O 3 gas can be used, and these are converted into plasma by a high frequency electric field and used as an oxidizing agent. Can do. By using such oxygen-containing gas plasma, the SiO 2 film can be formed at 300 ° C. or lower, and further the gas flow rate of the oxygen-containing gas, the power of the high-frequency power source, and the pressure in the processing vessel can be adjusted. By adjusting, the SiO 2 film can be formed at 100 ° C. or less or at room temperature.

次に、ステップS16の工程を含むエッチング工程を行う。ステップS16は、SiO膜15が第1のパターン21の側壁部15aとしてのみ残るようにエッチングするエッチング工程である。また、図2B(f)は、ステップS16の工程が行われた後の半導体装置の構造を示す断面図である。 Next, an etching process including the process of step S16 is performed. Step S16 is an etching process for the SiO 2 film 15 is etched so as to leave only as a sidewall portion 15a of the first pattern 21. FIG. 2B (f) is a cross-sectional view illustrating the structure of the semiconductor device after the process of step S16 is performed.

図2B(f)に示されるように、SiO膜15をエッチングし、SiO膜15が、第1のパターン21の側面を被覆する側壁部15aとしてのみ残った状態とする。SiO膜15のエッチングは、特に限定されるものではなく、例えば、CF、C、CHF、CHF、CH等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。SiO膜15よりなる第1のパターン21の側壁部15aのみが残るようにエッチングするため、第1のパターン21及び側壁部15aよりなる第3のパターン23が形成される。第3のパターン23のライン幅をL3、スペース幅をS3とすると、第1のパターン21のライン幅L1が30nm、側壁部15aの厚さDが30nmである場合、L3=L1+D×2、S3=L1+S1―L3であるため、L3を90nm、S3を30nmとすることができる。 As shown in FIG. 2B (f), the SiO 2 film 15 is etched so that the SiO 2 film 15 remains only as the side wall portion 15 a that covers the side surface of the first pattern 21. Etching of the SiO 2 film 15 is not particularly limited. For example, a CF-based gas such as CF 4 , C 4 F 8 , CHF 3 , CH 3 F, or CH 2 F 2 and a mixed gas such as Ar gas are used. Alternatively, this mixed gas can be used by using a gas to which oxygen is added as necessary. To etch so that only side wall portions 15a of the first pattern 21 made of SiO 2 film 15 is left, the first pattern 21 and the third pattern 23 made of the side wall portion 15a is formed. Assuming that the line width of the third pattern 23 is L3 and the space width is S3, when the line width L1 of the first pattern 21 is 30 nm and the thickness D of the sidewall portion 15a is 30 nm, L3 = L1 + D × 2, S3 Since L1 + S1-L3, L3 can be set to 90 nm and S3 can be set to 30 nm.

なお、ステップS16のエッチング工程で行うエッチングのことを、エッチングによりSiO膜15の表面を厚さ方向に後退させることから、エッチングバックともいう。 The etching performed in the etching process in step S16 is also referred to as etching back because the surface of the SiO 2 film 15 is retreated in the thickness direction by etching.

次に、ステップS17を含む第2パターン形成工程を行う。ステップS17は、第1のパターン21の有機膜13を除去することによって残った側壁部で構成される第2のパターンを形成する第2パターン形成工程である。また、図2C(g)は、ステップS17の工程が行われた後の半導体装置の構造を示す断面図である。   Next, a second pattern forming process including step S17 is performed. Step S <b> 17 is a second pattern forming step of forming a second pattern composed of the side wall portions remaining by removing the organic film 13 of the first pattern 21. FIG. 2C (g) is a cross-sectional view illustrating the structure of the semiconductor device after the process of step S17 is performed.

酸素、窒素、水素、アンモニア等のプラズマを用いたエッチングを行って、有機膜13よりなる第1のパターン21を除去する。その結果、図2C(g)に示されるように、有機膜13よりなる第1のパターン21が除去されて側壁部15aのみが残り、ライン幅がD、スペース幅がL1及びS3が交互に現れるようなパターンである第2のパターン22が形成される。本実施の形態では、第1のパターン21のライン幅L1と第3のパターン23のスペース幅S3とを等しくすることにより、スペース幅はL1及びS3に等しいS2となる。また、Dに等しいライン幅をあらためてL2とする。前述したように、L1を30nm、S3を30nm、SiO膜15の厚さ(側壁部15aの幅D)を30nmとすることにより、ライン幅L2が30nm、スペース幅S2が30nmの第2のパターンを形成することができる。 Etching using plasma of oxygen, nitrogen, hydrogen, ammonia or the like is performed to remove the first pattern 21 made of the organic film 13. As a result, as shown in FIG. 2C (g), the first pattern 21 made of the organic film 13 is removed, leaving only the side wall portion 15a, the line width is D, and the space width is L1 and S3 appear alternately. A second pattern 22 having such a pattern is formed. In the present embodiment, by making the line width L1 of the first pattern 21 equal to the space width S3 of the third pattern 23, the space width becomes S2 equal to L1 and S3. Further, a line width equal to D is again set to L2. As described above, by setting L1 to 30 nm, S3 to 30 nm, and the thickness of the SiO 2 film 15 (width D of the side wall 15a) to 30 nm, the second line width L2 is 30 nm and the space width S2 is 30 nm. A pattern can be formed.

なお、本発明における第2のパターンのピッチとは、第2のパターンのライン幅L2、スペース幅S2、又はライン幅L2とスペース幅S2との合計の長さに等しい繰返し周期を意味する。   The pitch of the second pattern in the present invention means a repetition period equal to the line width L2 and the space width S2 of the second pattern, or the total length of the line width L2 and the space width S2.

次に、ステップS18を含むパターン形状検査工程を行う。ステップS18は、後述するようなパターン形状検査工程であり、第2のパターンの断面形状が、適正かどうかの検査を行うパターン形状検査工程である。   Next, a pattern shape inspection process including step S18 is performed. Step S18 is a pattern shape inspection process as described later, and is a pattern shape inspection process for inspecting whether the cross-sectional shape of the second pattern is appropriate.

次に、ステップS19を含む被エッチング層をエッチングする工程を行う。   Next, a process of etching the layer to be etched including step S19 is performed.

ステップS19は、第2のパターン22をマスクとし、有機膜13の下層である被エッチング層12をエッチングし、上層部としてSiO膜15を有する被エッチング層12よりなり、第2のパターン22及び第1のパターン21と同一の形状を有する第4のパターン12aを形成する工程である。また、図2C(h)は、ステップS19の工程が行われた後の半導体装置の構造を示す断面図である。 In step S19, the etching target layer 12 which is the lower layer of the organic film 13 is etched using the second pattern 22 as a mask, and includes the etching target layer 12 having the SiO 2 film 15 as an upper layer portion. This is a step of forming a fourth pattern 12 a having the same shape as the first pattern 21. FIG. 2C (h) is a cross-sectional view showing the structure of the semiconductor device after the process of step S19 is performed.

側壁部15aから構成される第2のパターン22をマスクとし、被エッチング層12をエッチングする。例えばアモルファスシリコン又はポリシリコンよりなる被エッチング層12のエッチングは、例えばCl、Cl+HBr、Cl+O、CF+O、SF、Cl+N、Cl+HCl、HBr+Cl+SF等のガス等のプラズマを用いて行うことができる。その結果、図2C(h)に示されるように、第4のパターン12aが形成される。 The layer to be etched 12 is etched using the second pattern 22 composed of the side wall portion 15a as a mask. For example, etching of the etching target layer 12 made of amorphous silicon or polysilicon is performed by, for example, Cl 2 , Cl 2 + HBr, Cl 2 + O 2 , CF 4 + O 2 , SF 6 , Cl 2 + N 2 , Cl 2 + HCl, HBr + Cl 2 + SF 6. It can be performed using plasma such as gas. As a result, as shown in FIG. 2C (h), the fourth pattern 12a is formed.

ここで、図3乃至図6を参照し、本実施の形態に係る半導体装置の製造方法におけるパターン形状工程において、パターン形状を検査するパターン形状検査方法について説明する。前述したように、パターン形状検査工程は、図1におけるステップS18を含む工程であり、第2のパターンの断面形状が、適正かどうかの検査を行うパターン形状検査方法を行う工程である。   Here, the pattern shape inspection method for inspecting the pattern shape in the pattern shape step in the method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. As described above, the pattern shape inspection step is a step including step S18 in FIG. 1, and is a step of performing a pattern shape inspection method for inspecting whether the cross-sectional shape of the second pattern is appropriate.

図3は、本実施の形態に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。図4は、本実施の形態に係るパターン形状検査方法を説明するための図であり、反射率測定装置の構成を模式的に示す図である。図4(a)は、基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルを測定する反射率測定装置の構成を模式的に示す斜視図であり、図4(b)は、反射率測定装置を含めた反射率測定システムの構成を模式的に示す図である。図5は、本実施の形態に係るパターン形状検査方法を説明するための図であり、第2のパターンの断面形状をモデル化した断面形状モデルを示す図である。図5(a)は、断面形状モデル全体を示す図であり、図5(b)は、側壁部の周辺を拡大して示す図であり、図5(c)は、断面形状モデルが周期的に連続して構成されるモデルパターンを示す図である。図6は、本実施の形態に係るパターン形状検査方法を説明するための図であり、断面形状モデルよりなるモデルパターンに入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルの計算データの一例を示すグラフである。   FIG. 3 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present embodiment. FIG. 4 is a diagram for explaining the pattern shape inspection method according to the present embodiment, and is a diagram schematically showing the configuration of the reflectance measuring apparatus. FIG. 4A schematically shows the configuration of a reflectance measuring apparatus that makes incident light incident on a substrate at a predetermined incident angle and measures the amplitude ratio spectrum and phase difference spectrum of reflected light that is diffracted and reflected by the incident light. FIG. 4B is a diagram schematically showing the configuration of the reflectance measurement system including the reflectance measurement device. FIG. 5 is a diagram for explaining the pattern shape inspection method according to the present embodiment, and is a diagram showing a cross-sectional shape model obtained by modeling the cross-sectional shape of the second pattern. 5A is a diagram showing the entire cross-sectional shape model, FIG. 5B is an enlarged view of the periphery of the side wall portion, and FIG. 5C is a diagram in which the cross-sectional shape model is periodic. It is a figure which shows the model pattern comprised continuously. FIG. 6 is a diagram for explaining the pattern shape inspection method according to the present embodiment, and the calculation of the amplitude ratio spectrum and the phase difference spectrum of the reflected light in which the incident light is diffracted and reflected by the model pattern composed of the cross-sectional shape model. It is a graph which shows an example of data.

本実施の形態に係るパターン形状検査方法は、オプティカルデジタルプロファイロメトリ(Optical Digital Profilometry;ODP)システムをパターン形状検査手段として用いるものである。ODPは、分光エリプソメトリ(Ellipsometry)等と同様に、偏光を入射し、その入射光が反射された反射光の振幅比スペクトル及び位相差スペクトルを測定する反射率の測定と、パターン形状の断面形状をモデル化する形状パラメータを含む断面形状モデルを用い、反射光の計算上の振幅比スペクトル及び位相差スペクトルを計算する反射率の計算とを併用し、断面形状の解析を行う解析方法である。   The pattern shape inspection method according to the present embodiment uses an optical digital profilometry (ODP) system as pattern shape inspection means. ODP is similar to spectroscopic ellipsometry, etc., in which polarized light is incident and reflectance is measured to measure the amplitude ratio spectrum and phase difference spectrum of the reflected light, and the cross-sectional shape of the pattern shape. This is an analysis method for analyzing a cross-sectional shape by using a cross-sectional shape model including a shape parameter for modeling the above and using a reflectance calculation for calculating an amplitude ratio spectrum and a phase difference spectrum in calculating reflected light.

反射率の測定の方法においては、広帯域の波長を含む白色光であって非偏光又は偏光である入射光を被測定物に入射し、反射された反射光の反射率を測定する。反射率は絶対値として測定することもでき、又は所定の反射率基準値で正規化された相対値として測定することもできる。   In the method of measuring the reflectance, incident light that is white light including a broadband wavelength and is unpolarized or polarized is incident on the object to be measured, and the reflectance of the reflected light reflected is measured. The reflectance can be measured as an absolute value, or it can be measured as a relative value normalized by a predetermined reflectance reference value.

このうち、偏光を用いて反射率を測定する方法として、エリプソメトリを用いることができる。偏光でない通常の白色光よりなる入射光が偏光子を透過するとき、その入射光は、偏光子の1本の軸と平行な電界ベクトルを有する直線偏光となる。直線偏光は、入射光と反射光を含む平面である入射平面に対し、平行なベクトル成分を有するp偏光と垂直なベクトル成分とを有するs偏光よりなる。エリプソメトリは、入射光のp偏光及びs偏光の各々が、ある媒質から反射された時に発生する偏光の変化を測定する測定方法である。偏光の変化は、振幅(強度)の変化と位相の変化という2つの成分よりなる。また、偏光の変化は、入射平面内で振動する電界ベクトルを有する入射光の成分と、入射平面に対し垂直に振動する電界ベクトルを有する入射光の成分との間で異なる。エリプソメトリは、入射光が反射された反射光の位相変化である角度Δ、及び入射光と反射光の振幅比の逆正接として定義づけられる角度Ψの2つの変数を用い、この2つの変数によって表されるp偏光及びs偏光の反射率の比である反射率比ρを測定するものである。即ち、p偏光の反射率をr、s偏光の反射率をrとすると、次式が成り立つ。 Among these, ellipsometry can be used as a method for measuring reflectance using polarized light. When incident light composed of ordinary white light that is not polarized light passes through the polarizer, the incident light becomes linearly polarized light having an electric field vector parallel to one axis of the polarizer. The linearly polarized light is composed of s-polarized light having p-polarized light having a parallel vector component and a vector component perpendicular to the incident plane that is a plane including incident light and reflected light. Ellipsometry is a measurement method that measures the change in polarization that occurs when each of p-polarized light and s-polarized light of incident light is reflected from a certain medium. A change in polarization is composed of two components: a change in amplitude (intensity) and a change in phase. Also, the change in polarization differs between a component of incident light having an electric field vector that oscillates in the incident plane and a component of incident light having an electric field vector that oscillates perpendicular to the incident plane. Ellipsometry uses two variables, the angle Δ, which is the phase change of the reflected light from which the incident light is reflected, and the angle Ψ, which is defined as the arctangent of the amplitude ratio of the incident light and the reflected light. The reflectance ratio ρ, which is the ratio of the reflectance of the p-polarized light and the s-polarized light expressed, is measured. That is, when the reflectance of p-polarized light is r p and the reflectance of s-polarized light is r s , the following equation holds.

Figure 2010060388
一方、本実施の形態においては、被測定物である基板上には、周期的なパターンが形成されている。被測定物が周期的なパターンである場合、被測定物は回折格子とみなすことができ、反射光は回折格子によって回折された回折反射光となる。このような回折反射光が反射される場合の反射率の計算方法は、例えば、米国特許5835225号公報又は米国特許5739909号公報に記載されているような密結合波分析Rigorous Coupled Wave Analysis、以下RCWAという)を用いることができる。RCWA計算を用いる場合は、例えば、以下のような第1から第4の4つのステップを行って回折反射率を計算することができる。第1のステップでは、矩形要素の集合体として近似する等の手法により回折格子の断面形状をモデル化する。第2のステップでは、回折格子の各要素の内部での電界、磁界、誘電率をフーリエ展開し、各層について離散化された微分方程式を構築する。第3のステップでは、各要素の間の境界において、電界及び磁界の境界条件を設定する。第4のステップでは、離散化された微分方程式を解くことによって、回折反射率を得る。
Figure 2010060388
On the other hand, in the present embodiment, a periodic pattern is formed on the substrate that is the object to be measured. When the object to be measured has a periodic pattern, the object to be measured can be regarded as a diffraction grating, and the reflected light becomes diffracted reflected light diffracted by the diffraction grating. The calculation method of the reflectance when such diffracted reflected light is reflected is, for example, a tightly coupled wave analysis Rigorous Coupled Wave Analysis (hereinafter, RCWA) as described in US Pat. No. 5,835,225 or US Pat. No. 5,739,909. Can be used. When the RCWA calculation is used, for example, the diffraction reflectivity can be calculated by performing the following first to fourth steps. In the first step, the cross-sectional shape of the diffraction grating is modeled by a technique such as approximation as an assembly of rectangular elements. In the second step, an electric field, a magnetic field, and a dielectric constant inside each element of the diffraction grating are Fourier-expanded, and a differential equation discretized for each layer is constructed. In the third step, electric field and magnetic field boundary conditions are set at the boundary between the elements. In the fourth step, the diffraction reflectance is obtained by solving the discretized differential equation.

次に、本実施の形態に係るパターン形状検査方法の手順について説明する。   Next, the procedure of the pattern shape inspection method according to the present embodiment will be described.

本実施の形態に係るパターン形状検査方法は、図3に示されるように、測定ステップと、決定ステップとを含む。測定ステップは、ステップS21を含み、決定ステップは、ステップS22乃至ステップS25を含む。   The pattern shape inspection method according to the present embodiment includes a measurement step and a determination step, as shown in FIG. The measurement step includes step S21, and the determination step includes steps S22 to S25.

初めに、ステップS21を含む測定ステップを行う。ステップS21は、エリプソメータを用い、第2のパターンが形成された基板に所定の入射角で入射光を入射し、入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルを測定し、測定データを得るステップである。   First, a measurement step including step S21 is performed. In step S21, using an ellipsometer, incident light is incident on the substrate on which the second pattern is formed at a predetermined incident angle, and an amplitude ratio spectrum and a phase difference spectrum of reflected light from which the incident light is diffracted and reflected are measured. This is a step of obtaining measurement data.

図4に示されるように、入射光101は、エリプソメータ100の励起ヘッド103によって生成される。入射光101は、光検出器104によって反射光102の強度及び位相を共に測定することができるように、p偏光及びs偏光の2つの偏光成分を有する光で構成される。光ファイバ105は、励起ヘッド103まで図示しない光源からの白色光を搬送する。白色光として、偏光を用いることもでき、非偏光を用いることもできる。入射光101は、被測定物110の法線nに対する入射角θが20〜90度になるように、ステージ107上に取付けられた被測定物110上に導かれる。   As shown in FIG. 4, the incident light 101 is generated by the excitation head 103 of the ellipsometer 100. The incident light 101 is composed of light having two polarization components, p-polarized light and s-polarized light, so that the photodetector 104 can measure both the intensity and phase of the reflected light 102. The optical fiber 105 carries white light from a light source (not shown) to the excitation head 103. As white light, polarized light can be used and non-polarized light can also be used. The incident light 101 is guided onto the measurement object 110 mounted on the stage 107 so that the incident angle θ with respect to the normal line n of the measurement object 110 is 20 to 90 degrees.

反射光102は、入射角θの法線nの反対側に回折反射され、入射角θと等しい角θでステージ107を離れる。回折反射された反射光102は、反射光を2つの偏光成分に分離する検出器104に受光され、光ファイバ106を介して分光計109に導かれる。分光計109に導かれた光信号は、分光された後、図示しない電荷結合素子で電気信号に変換され、更に図4(b)に示されるCPU215に送られる。   The reflected light 102 is diffracted and reflected to the opposite side of the normal line n of the incident angle θ and leaves the stage 107 at an angle θ equal to the incident angle θ. The reflected light 102 diffracted and reflected is received by a detector 104 that separates the reflected light into two polarization components, and is guided to a spectrometer 109 via an optical fiber 106. The optical signal guided to the spectrometer 109 is split and then converted into an electrical signal by a charge coupled device (not shown) and further sent to the CPU 215 shown in FIG. 4B.

角度Δ及びΨは、図4(b)に示される信号処理システム200によって計算される。信号処理システム200は、CPU215、メモリ220を含むコンピュータ210と、コンピュータ210に接続されるディスプレイ201、キーボード202、プリンタ203、マウス204を有する。また、CPU215は、分光計109と接続される。前述したように分光計109から図示しない電荷結合素子等により電気信号に変換された測定データはCPU215に入力され、その後CPU215の内部で所定の計算を行うことにより、角度Δ及びΨが計算される。   The angles Δ and Ψ are calculated by the signal processing system 200 shown in FIG. 4 (b). The signal processing system 200 includes a computer 210 including a CPU 215 and a memory 220, a display 201 connected to the computer 210, a keyboard 202, a printer 203, and a mouse 204. The CPU 215 is connected to the spectrometer 109. As described above, the measurement data converted from the spectrometer 109 into an electric signal by a charge coupled device (not shown) or the like is input to the CPU 215, and then the angles Δ and Ψ are calculated by performing predetermined calculations inside the CPU 215. .

また、図4(a)に示されるエリプソメータ100は、入射光101を照射する照射領域を被測定物110の測定領域より小面積の領域に集束させるための光学部品を含むことができる。その結果、照射領域を例えば50μm×50μm以下に集束させることができる。   Further, the ellipsometer 100 shown in FIG. 4A can include an optical component for converging an irradiation region irradiated with the incident light 101 to a region having a smaller area than the measurement region of the object 110 to be measured. As a result, it is possible to focus the irradiation area to, for example, 50 μm × 50 μm or less.

次に、ステップS22乃至S25を含む決定ステップを行う。   Next, a determination step including steps S22 to S25 is performed.

ステップS22は、側壁部の断面形状を決定する新たな形状パラメータを用い、第2のパターンの断面形状をモデル化して断面形状モデルを作成するステップである。   Step S22 is a step of creating a cross-sectional shape model by modeling the cross-sectional shape of the second pattern using a new shape parameter that determines the cross-sectional shape of the side wall portion.

図5(a)には、周期構造を有する断面形状モデル30の一つの断面が示される。断面形状モデル30の断面は、基板に対応する基板モデル31、被エッチング層に対応する被エッチング層モデル32a、32b、台形の横断面を有する2つの側壁部モデル33a、33bを含む。図5(a)に示される断面形状モデル30のうち基板モデル31以外の部分は、+Y方向及び−Y方向に無限に続くものとみなされ、その周期構造を+X方向及び−X方向に繰返すものとみなされる。また、基板モデル31は、+Y方向及び−Y方向に無限に続くものとみなされ、その周期構造を+X方向及び−X方向に繰返すものとみなされるのに加え、+Z方向に半無限に続くものとみなされる。回折格子に対する法線ベクトルnは、図5(c)に示されるように、−Z方向にある。   FIG. 5A shows one cross section of the cross-sectional shape model 30 having a periodic structure. The cross section of the cross-sectional shape model 30 includes a substrate model 31 corresponding to the substrate, etched layer models 32a and 32b corresponding to the layer to be etched, and two side wall models 33a and 33b having a trapezoidal cross section. Of the cross-sectional shape model 30 shown in FIG. 5A, portions other than the substrate model 31 are considered to continue infinitely in the + Y direction and the −Y direction, and the periodic structure is repeated in the + X direction and the −X direction. Is considered. Further, the substrate model 31 is considered to continue infinitely in the + Y direction and the −Y direction, and in addition to being considered to repeat the periodic structure in the + X direction and the −X direction, it continues infinitely in the + Z direction. Is considered. The normal vector n for the diffraction grating is in the −Z direction, as shown in FIG.

ここで、図5(c)に示されるような、断面形状モデルが+X方向及び−X方向に繰返してできるパターンモデルの数学的分析に付随する変数を例示する。   Here, as shown in FIG. 5C, variables associated with a mathematical analysis of a pattern model in which a cross-sectional shape model is repeatedly generated in the + X direction and the −X direction will be exemplified.

λは、入射光101の波長である。θは、回折格子110の法線ベクトルnと入射光101との間の角度である。入射光101及び法線ベクトルnは、入射面40を構成する。   λ is the wavelength of the incident light 101. θ is an angle between the normal vector n of the diffraction grating 110 and the incident light 101. The incident light 101 and the normal vector n constitute the incident surface 40.

φは、入射光101の方位角、即ち、図5(a)中でX軸に沿っている回折格子の周期性の方向と入射面40との間の角度である。但し、以後の数学的解析においては、方位角φは0度に設定される。   φ is an azimuth angle of the incident light 101, that is, an angle between the direction of the periodicity of the diffraction grating along the X axis in FIG. However, in the subsequent mathematical analysis, the azimuth angle φ is set to 0 degree.

Ψは、入射光101の電界ベクトルEと入射面40との間、即ち電界ベクトルEと、電界ベクトルEの入射面40上への投影ベクトルE´との間の角度である。φ=0度、Ψ=90度となるように入射光101が偏光された場合、電界ベクトルEは入射面40に垂直であり、磁界ベクトルHは入射面40内にあり、TE偏光と呼ばれる。一方、φ=0度、Ψ=0度となるように入射光101が偏光された場合、磁界ベクトルHは入射面40に対し垂直であり、電界ベクトルEは入射面40内にあり、TM偏光と呼ばれる。あらゆる平面偏光は、同位相のTE及びTM偏光の組合せである。計算上の振幅比スペクトル及び位相差スペクトルは、TE及びTM成分の回折を別々に計算し、それらを合計することによって、計算される。   Ψ is an angle between the electric field vector E of the incident light 101 and the incident surface 40, that is, between the electric field vector E and a projection vector E ′ of the electric field vector E onto the incident surface 40. When the incident light 101 is polarized so that φ = 0 degrees and Ψ = 90 degrees, the electric field vector E is perpendicular to the incident plane 40 and the magnetic field vector H is in the incident plane 40 and is referred to as TE polarization. On the other hand, when the incident light 101 is polarized so that φ = 0 degrees and Ψ = 0 degrees, the magnetic field vector H is perpendicular to the incident plane 40, the electric field vector E is in the incident plane 40, and TM polarized light Called. Every plane polarization is a combination of in-phase TE and TM polarizations. The calculated amplitude ratio spectrum and phase difference spectrum are calculated by separately calculating the diffraction of the TE and TM components and summing them.

また、断面形状モデル30における各形状パラメータは、図5(a)及び図5(b)に示されるように、W1、D1、H1、θ1、W3、H3、H4よりなる。W1は、側壁部モデル33a、33bの底部の幅である。D1は、側壁部モデル33a、33bの間隔である。H1は、側壁部モデル33a、33bの高さである。θ1は、側壁部モデル33a、33bの側面の基板上面からの傾斜角である。その他、H3、H4は、夫々被エッチング層モデル32a、32bの厚さであり、W3は、断面形状モデル30の幅である。   Each shape parameter in the cross-sectional shape model 30 is composed of W1, D1, H1, θ1, W3, H3, and H4 as shown in FIGS. 5 (a) and 5 (b). W1 is the width of the bottom part of the side wall part models 33a and 33b. D1 is the distance between the side wall models 33a and 33b. H1 is the height of the side wall model 33a, 33b. θ1 is an inclination angle of the side surfaces of the side wall model 33a, 33b from the upper surface of the substrate. In addition, H3 and H4 are the thicknesses of the etched layer models 32a and 32b, respectively, and W3 is the width of the cross-sectional shape model 30.

なお、本発明における形状パラメータは、例えば、側壁部モデル33a、33bの底部の幅、側壁部モデル33a、33bの高さ、側壁部モデル33a、33bの側面の基板上面からの傾斜角、すなわちW1、H1、θ1を意味する。   The shape parameters in the present invention include, for example, the bottom width of the side wall models 33a and 33b, the height of the side wall models 33a and 33b, and the inclination angle of the side surfaces of the side wall models 33a and 33b from the upper surface of the substrate, that is, W1. , H1 and θ1.

また、本実施の形態における断面形状モデル30は、側壁部モデル33a、33bの形状がより複雑なものであるようなケースにも適用可能である。   Further, the cross-sectional shape model 30 in the present embodiment can be applied to a case where the shape of the side wall model 33a, 33b is more complicated.

次に、ステップS23を行う。ステップS23は、断面形状モデル30が周期的に連続して構成されるモデルパターンに入射光が回折反射されたときの反射光の計算上の振幅比スペクトル及び位相差スペクトルを計算し、計算データを得るステップである。   Next, step S23 is performed. In step S23, the calculated amplitude ratio spectrum and phase difference spectrum of the reflected light when the incident light is diffracted and reflected on the model pattern in which the cross-sectional shape model 30 is continuously formed periodically are calculated. It is a step to get.

次に、ステップS24を行う。ステップS24は、計算データが測定データと最も整合(マッチング)するかどうかを判定するステップである。   Next, step S24 is performed. Step S24 is a step of determining whether or not the calculation data most closely matches (matches) the measurement data.

具体的には、ODPシステムに含まれるPAS(Profile Application Server)を用い、光学系にて測定した測定スペクトルと、形状パラメータを変えて構造モデルよりシミュレーションにより計算した計算スペクトルとの比較を行い、測定データ及び計算データとの間の整合の度合いを数値として出力する。ここでは、例えば相関係数等を判定のパラメータとし、計算データと測定データとの比較を行って得られる相関係数が、所定の基準値よりも1に近くなれば、最も整合したと判定することができる。もし所定の基準値よりも1に近くなければ、ステップS22に戻り、形状パラメータを変更し、以前と異なる形状パラメータを用い、第2のパターンの断面形状をモデル化して断面形状モデルを作成する。その後、ステップS23に進み、断面形状モデルが周期的に連続して構成されるモデルパターンに入射光が回折反射されたときの反射光の計算上の振幅比スペクトル及び位相差スペクトルを計算し、計算データを得る。再びステップS24を行って、計算データと測定データとが最も整合しているか判定し、最も整合していると判定することができるまで、形状パラメータを変更してステップS22、ステップS23及びステップS24を繰返す。   Specifically, using the PAS (Profile Application Server) included in the ODP system, the measurement spectrum measured by the optical system is compared with the calculated spectrum calculated by simulation from the structural model with different shape parameters. The degree of matching between data and calculation data is output as a numerical value. Here, for example, when the correlation coefficient obtained by comparing the calculation data with the measurement data is closer to 1 than the predetermined reference value using the correlation coefficient or the like as a determination parameter, it is determined that the matching is the best. be able to. If it is not closer to 1 than the predetermined reference value, the process returns to step S22, the shape parameter is changed, and the cross-sectional shape of the second pattern is modeled by using the shape parameter different from the previous one to create a cross-sectional shape model. Thereafter, the process proceeds to step S23, and the amplitude ratio spectrum and the phase difference spectrum in the calculation of the reflected light when the incident light is diffracted and reflected by the model pattern in which the cross-sectional shape model is periodically continuous are calculated. Get the data. Step S24 is performed again to determine whether the calculation data and the measurement data are the most consistent, and the shape parameters are changed until it can be determined that they are the most consistent, and steps S22, S23, and S24 are performed. Repeat.

計算データは、振幅比スペクトル(P1)、位相差スペクトル(P3)よりなる。計算データの一例を図6に示す。ここで、P1、P3は、夫々式(1)におけるtan(Ψ)、eに相当する。 The calculation data includes an amplitude ratio spectrum (P1) and a phase difference spectrum (P3). An example of the calculation data is shown in FIG. Here, P1 and P3 correspond to tan (Ψ) and e in equation (1), respectively.

図6は、H1=50nm、W1=30nm、θ1=75°、D1=30nmとして、側壁部モデル33a、33bの対称モデルを設定したときの計算結果である。   FIG. 6 shows the calculation results when the symmetrical models of the side wall models 33a and 33b are set with H1 = 50 nm, W1 = 30 nm, θ1 = 75 °, and D1 = 30 nm.

その後、計算データと測定データとが最も整合した場合、具体的には、例えば、計算データと測定データとの相関係数が所定の基準値よりも1に近くなった場合に、次のステップS25に進む。   Thereafter, when the calculated data and the measured data are most consistent, specifically, for example, when the correlation coefficient between the calculated data and the measured data is closer to 1 than a predetermined reference value, the next step S25 is performed. Proceed to

ステップS25は、モデルパターンを決定し、形状パラメータを決定することによって、第2のパターンの断面形状を決定するステップである。   Step S25 is a step of determining the cross-sectional shape of the second pattern by determining the model pattern and determining the shape parameter.

具体的には、ステップS24において、PASを用いて測定データと最も整合するものとして決定した計算データに対応する断面形状モデルの各形状パラメータを、出力する。また、形状パラメータは、入射する入射光の波長以下の分解能で出力することが可能である。すなわち、側壁部の形状を規定する側壁の底部の幅、側壁の高さ、側壁の側面の基板上面からの傾斜角が、1.0nm以下の分解能で数値として出力することが可能である。   Specifically, in step S24, each shape parameter of the cross-sectional shape model corresponding to the calculation data determined to be most consistent with the measurement data using PAS is output. Further, the shape parameter can be output with a resolution equal to or lower than the wavelength of incident light. That is, the width of the bottom of the side wall that defines the shape of the side wall, the height of the side wall, and the inclination angle of the side surface of the side wall from the upper surface of the substrate can be output as numerical values with a resolution of 1.0 nm or less.

本実施の形態に係るパターン形状検査方法によれば、側壁を用いて30nm又はそれ以下のラインアンドスペースを有するパターンを形成するいわゆるダブルパターニング技術において、側壁部の底部の幅、高さ、側壁の斜面の角度を1nm以下の非常に高い分解能で検査することができる。従って、ダブルパターニング技術を用いた半導体装置の製造方法において、製造される半導体装置の品質を向上させ、製造プロセスの生産性を向上させることができる。   According to the pattern shape inspection method according to the present embodiment, in the so-called double patterning technology in which a pattern having a line and space of 30 nm or less is formed using a side wall, the width, height, The angle of the slope can be inspected with a very high resolution of 1 nm or less. Therefore, in the method of manufacturing a semiconductor device using the double patterning technique, the quality of the manufactured semiconductor device can be improved and the productivity of the manufacturing process can be improved.

更に、本実施の形態に係るパターン形状検査方法によれば、1点あたり2、3秒で高速に反射率を測定することができるため、基板内の形状パラメータの分布を短時間で測定することができ、半導体装置のパターン形状検査工程に要する時間が非常に短く、他のパターン形状検査方法を用いる場合に比べて、半導体装置の製造プロセスにおけるスループットを大幅に短縮することができる。   Furthermore, according to the pattern shape inspection method according to the present embodiment, the reflectance can be measured at a high speed in a few seconds per point, so that the distribution of shape parameters in the substrate can be measured in a short time. Therefore, the time required for the pattern shape inspection process of the semiconductor device is very short, and the throughput in the manufacturing process of the semiconductor device can be significantly reduced as compared with the case of using another pattern shape inspection method.

なお、本発明に係るパターン形状検査方法を用いて側壁の形状を測定するのであれば、SWTプロセスの種々の工程の後においてパターン形状検査工程を行うことが可能である。すなわち、1)図1のステップS15で示される成膜工程、すなわち有機膜よりなる第1のパターンの側面を被覆するように酸化シリコン膜(又は酸窒化シリコン膜)を成膜する工程の直後、2)図1のステップS16で示されるエッチング工程、すなわち成膜された酸化シリコン膜(又は酸窒化シリコン膜)をドライエッチング等によってエッチバックを行う工程の直後、3)図1のステップS17で示されるウェットエッチング等によって有機膜を除去する第2パターン形成工程の直後又は4)第2パターン形成工程の後、更に洗浄を行った直後である。これらのうち、3)は、本実施の形態におけるパターン形状検査工程である。また、2)は、第2の実施の形態におけるパターン形状検査工程である。また、1)は、第3の実施の形態におけるパターン形状検査工程である。   If the shape of the sidewall is measured using the pattern shape inspection method according to the present invention, the pattern shape inspection process can be performed after various steps of the SWT process. That is, 1) Immediately after the film forming step shown in step S15 of FIG. 1, that is, the step of forming a silicon oxide film (or silicon oxynitride film) so as to cover the side surface of the first pattern made of an organic film, 2) Immediately after the etching step shown in step S16 of FIG. 1, ie, the step of etching back the formed silicon oxide film (or silicon oxynitride film) by dry etching or the like 3) shown in step S17 of FIG. Immediately after the second pattern forming step of removing the organic film by wet etching or the like, or 4) Immediately after the second pattern forming step, further cleaning is performed. Among these, 3) is a pattern shape inspection process in the present embodiment. 2) is a pattern shape inspection step in the second embodiment. Moreover, 1) is a pattern shape inspection process in the third embodiment.

(第1の実施の形態の第1の変形例)
次に、図7を参照し、本発明の第1の実施の形態の第1の変形例に係るパターン形状検査方法を説明する。
(First modification of the first embodiment)
Next, a pattern shape inspection method according to a first modification of the first embodiment of the present invention will be described with reference to FIG.

図7は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。ただし、以下の文中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある(以下の変形例、実施の形態についても同様)。   FIG. 7 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification. However, in the following text, the same reference numerals are given to the parts described above, and the description may be omitted (the same applies to the following modified examples and embodiments).

本変形例に係るパターン形状検査方法は、予め複数の異なる形状パラメータに対応する複数の計算データを格納するデータベースを用いる点で、第1の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to the present modification is different from the pattern shape inspection method according to the first embodiment in that a database that stores a plurality of calculation data corresponding to a plurality of different shape parameters in advance is used.

本変形例に係るパターン形状検査方法は、図7に示されるように、測定ステップと、決定ステップとを含むパターン形状検査工程の前に、予め、データベース作成ステップを行う。データベース作成ステップは、ステップS31乃至ステップS33を含む。また、測定ステップは、ステップS34を含み、決定ステップは、ステップS35乃至ステップS37を含む。   As shown in FIG. 7, the pattern shape inspection method according to this modification performs a database creation step in advance before the pattern shape inspection step including the measurement step and the determination step. The database creation step includes steps S31 to S33. The measurement step includes step S34, and the determination step includes steps S35 to S37.

パターン形状検査工程の前に、予め、ステップS31乃至ステップS33を含むデータベース作成ステップを行う。初めに、ステップS31を行う。ステップS31は、側壁部の断面形状を決定する新たな形状パラメータを用い、第2のパターンの断面形状をモデル化して断面形状モデルを作成するステップであり、第1の実施の形態に係るパターン形状検査工程におけるステップS22に相当する。   Prior to the pattern shape inspection process, a database creation step including steps S31 to S33 is performed in advance. First, step S31 is performed. Step S31 is a step of creating a cross-sectional shape model by modeling the cross-sectional shape of the second pattern using a new shape parameter that determines the cross-sectional shape of the side wall, and the pattern shape according to the first embodiment This corresponds to step S22 in the inspection process.

次に、ステップS32を行う。ステップS32は、断面形状モデルが周期的に連続して構成されるモデルパターンに入射光が回折反射されたときの反射光の計算上の振幅比スペクトル及び位相差スペクトルを計算し、計算データをデータベースに格納するステップであり、第1の実施の形態に係るパターン形状検査工程におけるステップS23に相当する。   Next, step S32 is performed. In step S32, the calculated amplitude ratio spectrum and phase difference spectrum of the reflected light when the incident light is diffracted and reflected on the model pattern in which the cross-sectional shape model is periodically continuously formed are calculated, and the calculated data is stored in the database. And corresponds to step S23 in the pattern shape inspection step according to the first embodiment.

次に、ステップS33を行う。ステップS33は、データベースに格納する計算データは十分か判定するステップである。   Next, step S33 is performed. Step S33 is a step of determining whether the calculation data stored in the database is sufficient.

具体的には、形状パラメータを変更して計算する計算データの数が、所定の基準数より多いかを判定し、もし所定の基準数より多くなければ、ステップS31に戻り、形状パラメータを変更し、以前と異なる形状パラメータを用い、第2のパターンの断面形状をモデル化して断面形状モデルを作成する。その後、ステップS32に進み、断面形状モデルが周期的に連続して構成されるモデルパターンに入射光が回折反射されたときの反射光の計算上の振幅比スペクトル及び位相差スペクトルを計算し、計算データをデータベースに格納する。再びステップS33を行って、計算データの数が十分かを判定することができるまで、形状パラメータを変更してステップS31、ステップS32及びステップS33を繰返す。   Specifically, it is determined whether the number of calculation data to be calculated by changing the shape parameter is larger than a predetermined reference number. If not, the process returns to step S31 to change the shape parameter. The cross-sectional shape model is created by modeling the cross-sectional shape of the second pattern using shape parameters different from the previous ones. Thereafter, the process proceeds to step S32, and the amplitude ratio spectrum and the phase difference spectrum in the calculation of the reflected light when the incident light is diffracted and reflected on the model pattern in which the cross-sectional shape model is periodically continuous are calculated. Store data in a database. Step S33 is performed again, and the shape parameters are changed and steps S31, S32, and S33 are repeated until it can be determined whether the number of calculation data is sufficient.

その後、計算データの数が十分になった場合、具体的には、例えば、計算データの数が所定の基準数よりも多くなった場合に、データベース作成ステップを終了する。   Thereafter, when the number of calculation data is sufficient, specifically, for example, when the number of calculation data is greater than a predetermined reference number, the database creation step is terminated.

データベースが作成された状態で、パターン形状検査工程を開始する。まず、ステップS34を含む測定ステップを行う。ステップS34は、エリプソメータを用い、第2のパターンが形成された基板に所定の入射角で入射光を入射し、入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルを測定し、測定データを得るステップである。ステップS34は、第1の実施の形態に係るパターン形状検査工程におけるステップS21に相当する。   With the database created, the pattern shape inspection process is started. First, the measurement step including step S34 is performed. In step S34, using an ellipsometer, incident light is incident on the substrate on which the second pattern is formed at a predetermined incident angle, and an amplitude ratio spectrum and a phase difference spectrum of reflected light from which the incident light is diffracted and reflected are measured. This is a step of obtaining measurement data. Step S34 corresponds to step S21 in the pattern shape inspection step according to the first embodiment.

次に、ステップS35乃至ステップS37を含む決定ステップを行う。初めに、ステップS35を行う。ステップS35は、データベースに格納された計算データを選択するステップである。   Next, a determination step including steps S35 to S37 is performed. First, step S35 is performed. Step S35 is a step of selecting calculation data stored in the database.

次に、ステップS36を行う。ステップS36は、選択された計算データが測定データと最も整合(マッチング)するかどうかを判定するステップである。   Next, step S36 is performed. Step S36 is a step of determining whether or not the selected calculation data most closely matches the measurement data.

具体的には、PASを含むODPシステムを用い、光学系にて測定した測定スペクトルと、形状パラメータを変えて構造モデルよりシミュレーションにより計算した計算スペクトルとの比較を行い、測定データ及び計算データとの間の整合の度合いを数値として出力する。ここでは、例えば相関係数等を判定のパラメータとし、計算データと測定データとの比較を行って得られる相関係数が、所定の基準値よりも1に近くなれば、最も整合したと判定することができる。もし所定の基準値よりも1に近くなければ、ステップS35に戻り、データベースに格納された別のデータを選択する。再びステップS36を行って、計算データと測定データとが最も整合しているか判定し、最も整合していると判定することができるまで、形状パラメータを変更してステップS35及びステップS36を繰返す。   Specifically, using an ODP system including PAS, the measured spectrum measured by the optical system is compared with the calculated spectrum calculated by simulation from the structural model by changing the shape parameter, and the measured data and calculated data are compared. The degree of matching is output as a numerical value. Here, for example, when the correlation coefficient obtained by comparing the calculation data with the measurement data is closer to 1 than the predetermined reference value using the correlation coefficient or the like as a determination parameter, it is determined that the matching is the best. be able to. If it is not closer to 1 than the predetermined reference value, the process returns to step S35, and another data stored in the database is selected. Step S36 is performed again to determine whether the calculation data and the measurement data are most consistent, and the shape parameter is changed and steps S35 and S36 are repeated until it can be determined that the calculation data is the most consistent.

その後、計算データと測定データとが最も整合した場合、具体的には、例えば、計算データと測定データとの相関係数が所定の基準値よりも1に近くなった場合に、次のステップS37に進む。   Thereafter, when the calculated data and the measured data are most consistent, specifically, for example, when the correlation coefficient between the calculated data and the measured data is closer to 1 than a predetermined reference value, the next step S37. Proceed to

ステップS37は、モデルパターンを決定し、形状パラメータを決定することによって、第2のパターンの断面形状を決定するステップである。   Step S37 is a step of determining a cross-sectional shape of the second pattern by determining a model pattern and determining a shape parameter.

具体的には、ステップS36において、PASを含むODPシステムを用いて測定データと最も整合するものとして決定した計算データに対応する断面形状モデルの各形状パラメータを、出力する。また、形状パラメータは、入射する入射光の波長以下の分解能で出力することが可能である。すなわち、側壁部の形状を規定する側壁の底部の幅、側壁の高さ、側壁の側面の基板上面からの傾斜角が、1.0nm以下の分解能で数値として出力することが可能である。   Specifically, in step S36, each shape parameter of the cross-sectional shape model corresponding to the calculation data determined to be the most consistent with the measurement data using the ODP system including PAS is output. Further, the shape parameter can be output with a resolution equal to or lower than the wavelength of incident light. That is, the width of the bottom of the side wall that defines the shape of the side wall, the height of the side wall, and the inclination angle of the side surface of the side wall from the upper surface of the substrate can be output as numerical values with a resolution of 1.0 nm or less.

本変形例に係るパターン形状検査方法、及び本変形例に係るパターン形状検査方法を用いて行うパターン形状検査工程を含む半導体装置の製造方法を行うことにより、予め形状パラメータを変更し、異なる形状パラメータに対応する断面形状モデルに対応した計算データを計算し、格納したデータベースを準備しておくため、更にパターン形状検査工程に要する時間を短縮することができる。   By performing the semiconductor device manufacturing method including the pattern shape inspection method according to the present modification and the pattern shape inspection process performed using the pattern shape inspection method according to the present modification, the shape parameters are changed in advance and different shape parameters are obtained. Since the calculation data corresponding to the cross-sectional shape model corresponding to is calculated and the stored database is prepared, the time required for the pattern shape inspection process can be further shortened.

(第1の実施の形態の第2の変形例)
次に、図8を参照し、本発明の第1の実施の形態の第2の変形例に係るパターン形状検査方法を説明する。
(Second modification of the first embodiment)
Next, a pattern shape inspection method according to a second modification of the first embodiment of the present invention will be described with reference to FIG.

図8は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。   FIG. 8 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to this modification.

本変形例に係るパターン形状検査方法は、決定された形状パラメータが上限基準値と下限基準値との間にない場合に警報を出力する点で、第1の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to the first embodiment is such that an alarm is output when the determined shape parameter is not between the upper limit reference value and the lower limit reference value. Is different.

本変形例に係るパターン形状検査方法は、図8に示されるように、測定ステップと、決定ステップとを行った後、判定ステップを行う。判定ステップは、ステップS46及びステップS47を含む。また、測定ステップは、ステップS41を含み、決定ステップは、ステップS42乃至ステップS45を含む。   As shown in FIG. 8, the pattern shape inspection method according to the present modification performs a determination step after performing a measurement step and a determination step. The determination step includes step S46 and step S47. The measurement step includes step S41, and the determination step includes steps S42 to S45.

初めに、ステップS41を含む測定ステップ、及びステップS42乃至ステップS45を含む決定ステップを行う。ステップS41は、第1の実施の形態に係るパターン形状検査工程におけるステップS21に相当する。また、ステップS42乃至ステップS45は、夫々第1の実施の形態に係るパターン形状検査工程におけるステップS22乃至ステップS25に相当する。   First, a measurement step including step S41 and a determination step including steps S42 to S45 are performed. Step S41 corresponds to step S21 in the pattern shape inspection process according to the first embodiment. Steps S42 to S45 correspond to steps S22 to S25 in the pattern shape inspection process according to the first embodiment, respectively.

その後、ステップS46及びステップS47を含む判定ステップを行う。初めに、ステップS46を行う。ステップS46は、ステップS45において決定された形状パラメータが、所定の上限基準値と下限基準値との間の範囲に含まれないかを判定する。具体的には、決定された形状パラメータが、所定の上限基準値より小さく、かつ下限基準値より大きいときに、ステップS47を行わずにパターン形状検査工程を終了するが、決定された形状パラメータが、所定の上限基準値より大きいか、又は所定の下限基準値より小さいときには、ステップS47に進む。   Thereafter, a determination step including steps S46 and S47 is performed. First, step S46 is performed. In step S46, it is determined whether the shape parameter determined in step S45 is not included in the range between the predetermined upper limit reference value and the lower limit reference value. Specifically, when the determined shape parameter is smaller than a predetermined upper limit reference value and larger than the lower limit reference value, the pattern shape inspection process is terminated without performing step S47. If it is larger than the predetermined upper limit reference value or smaller than the predetermined lower limit reference value, the process proceeds to step S47.

ステップS47は、警報を出力するステップである。決定された形状パラメータが、所定の上限基準値と下限基準値との間の範囲に含まれないとき、警報を出力する。一方、決定された形状パラメータが、所定の上限基準値と下限基準値との間の範囲に含まれるとき、警報を出力しない。   Step S47 is a step of outputting an alarm. When the determined shape parameter is not included in the range between the predetermined upper limit reference value and the lower limit reference value, an alarm is output. On the other hand, when the determined shape parameter is included in a range between the predetermined upper limit reference value and the lower limit reference value, no alarm is output.

具体的には、例えば、図5(b)に示される側壁部の底部の幅W1、側壁部の高さH1、側壁部の側面の基板上面からの傾斜角θ1といった形状パラメータを決定し、決定された形状パラメータが、予め設定した上限基準値より大きいとき、又は予め設定した下限基準値より小さいとき、前述したPASが、決定結果を出力すると共に、半導体装置の製造工程を管理する上位コンピュータへ、又はODPシステムとPASが装着された製造装置のコントローラーへ警報(アラーム)を出力することができる。   Specifically, for example, shape parameters such as the width W1 of the bottom portion of the side wall portion shown in FIG. 5B, the height H1 of the side wall portion, and the inclination angle θ1 of the side surface of the side wall portion from the upper surface of the substrate are determined and determined. When the set shape parameter is larger than a preset upper limit reference value or smaller than a preset lower limit reference value, the above-described PAS outputs a determination result and sends it to a host computer that manages the manufacturing process of the semiconductor device Alternatively, an alarm can be output to the controller of the manufacturing apparatus equipped with the ODP system and PAS.

また、本変形例に係るパターン形状検査工程を行う場合、ODP測定装置及びPASを酸化シリコン膜(又は酸窒化シリコン膜)をエッチングするエッチング加工を行う製造装置内に設置し、IM(Integrated Metrology)処理された直後の基板に対してパターン形状検査工程を行うように構成してもよく、製造装置の近くに単独の測定装置(Stand alone)として設置し、処理された基板をロット毎に一旦集めてからパターン形状検査工程を行ってもよい。   In addition, when performing the pattern shape inspection process according to this modification, the ODP measuring apparatus and the PAS are installed in a manufacturing apparatus that performs an etching process for etching a silicon oxide film (or silicon oxynitride film), and IM (Integrated Metrology) It may be configured to perform a pattern shape inspection process on a substrate immediately after processing, and is installed as a single measuring device (Stand alone) near a manufacturing apparatus, and the processed substrates are collected once for each lot. Then, the pattern shape inspection step may be performed.

特に、SWTプロセスを用いるダブルパターニング技術において、全ての加工用製造装置内にODPシステムを取付けることは、半導体製造装置の価格を上昇させることになるため望ましいことではない。このような場合でも、酸化シリコン膜(又は酸窒化シリコン膜)をエッチング処理するエッチング装置内において、ウェハを装填するためのロードポートにIMを搭載することによって、側壁の断面形状の寸法が上限基準値と下限基準値との間の範囲にあることを監視することができる。また、その監視の結果に基づいて、断面形状の寸法が上限基準値と下限基準値との間の範囲にない、いわゆる不良を発生させる原因となったプロセス工程及び処理装置を特定することができる。   In particular, in the double patterning technology using the SWT process, it is not desirable to install the ODP system in all processing manufacturing apparatuses because it increases the price of the semiconductor manufacturing apparatus. Even in such a case, in the etching apparatus for etching the silicon oxide film (or silicon oxynitride film), by mounting IM on the load port for loading the wafer, the dimension of the cross-sectional shape of the side wall is the upper limit standard. It can be monitored that it is in the range between the value and the lower reference value. Further, based on the result of the monitoring, it is possible to identify a process step and a processing apparatus that cause a so-called defect in which the dimension of the cross-sectional shape is not in the range between the upper limit reference value and the lower limit reference value. .

また、PASが発生した警報(アラーム)を受取った図示しない上位コンピュータが、対象製造装置に、処理中のロットの処理を直ちに中止し、製造装置内に滞留しているロットを処理せずにウェハロードポートへ回収する旨の指示を送るようにしてもよく、更に、その上位コンピュータが、搬送用ロボットに、対象ロットを次の処理工程として酸化膜及び有機膜の剥離を行う基板再生処理プロセスへ搬送する旨の指示を送るようにしてもよい。   In addition, a host computer (not shown) that has received an alarm (alarm) in which PAS has occurred immediately stops processing the lot being processed in the target manufacturing apparatus, and does not process the lot remaining in the manufacturing apparatus. You may make it send the instruction | indication to collect | recover to a load port, Furthermore, the high-order computer goes to the board | substrate reproduction | regeneration processing process which peels an oxide film and an organic film by making a target lot into the next processing process to a transfer robot. An instruction to convey may be sent.

なお、本変形例においては、断面形状モデル30で用いる形状パラメータのうちどの形状パラメータが上限基準値と下限基準値との間の範囲から逸脱しているかを判定することによって、半導体装置の製造方法におけるどの工程に不良の原因があるかが特定することができる。例えば、図5(b)に示されるD1、すなわち側壁部モデル33a、33bの間隔が下限基準値より小さい場合は、図2B(d)及び図1のステップS14に示されるBARC膜よりなる有機膜13をエッチングするエッチング時間が長過ぎるためであると原因を特定することができる。また、図5(b)に示されるW1、すなわち側壁部モデル33a、33bの底部の幅が下限基準値より小さい場合は、図2B(f)及び図1のステップS16に示される酸化シリコン膜(又は酸窒化シリコン膜)のエッチング時間が長過ぎるためであると原因を特定することができる。更に、図5(b)に示されるW1、すなわち側壁部モデル33a、33bの底部の幅が上限基準値より大きい場合は、酸化シリコン膜(又は酸窒化シリコン膜)を成膜する成膜時間が長過ぎるか、プロセスガスの供給量が過剰であるためであると原因を特定することができる。   In this modification, by determining which shape parameter out of the shape parameters used in the cross-sectional shape model 30 is out of the range between the upper limit reference value and the lower limit reference value, a method for manufacturing a semiconductor device It is possible to specify which process has a cause of the defect. For example, when D1 shown in FIG. 5B, that is, the interval between the side wall models 33a and 33b is smaller than the lower limit reference value, the organic film made of the BARC film shown in FIG. 2B and step S14 in FIG. If the etching time for etching 13 is too long, the cause can be specified. When the width W1 shown in FIG. 5B, that is, the width of the bottom of the sidewall models 33a and 33b is smaller than the lower limit reference value, the silicon oxide film (shown in FIG. 2B (f) and step S16 in FIG. Alternatively, the cause can be specified to be because the etching time of the silicon oxynitride film) is too long. Furthermore, when W1 shown in FIG. 5B, that is, the width of the bottom of the side wall models 33a and 33b is larger than the upper reference value, the film formation time for forming the silicon oxide film (or silicon oxynitride film) is increased. The cause can be identified as being too long or because the supply amount of the process gas is excessive.

また、基板の面内、又は基板間においてこれらの形状パラメータに変動が発生する場合にも、その形状パラメータの変動させる原因となった工程及びその工程に対応する処理装置を特定することができる。   Further, even when these shape parameters vary in the plane of the substrate or between the substrates, it is possible to specify the process that caused the variation of the shape parameter and the processing apparatus corresponding to the process.

(第1の実施の形態の第3の変形例)
次に、図9乃至図11を参照し、本発明の第1の実施の形態の第3の変形例に係るパターン形状検査方法を説明する。
(Third modification of the first embodiment)
Next, a pattern shape inspection method according to a third modification of the first embodiment of the present invention will be described with reference to FIGS.

図9は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。図10は、本変形例に係るパターン形状検査方法を説明するための図であり、第2のパターンの断面形状をモデル化した断面形状モデルを示す図である。図10(a)は、断面形状モデル全体を示す図であり、図10(b)は、側壁部の周辺を拡大して示す図である。図11は、本変形例に係るパターン形状検査方法を説明するための図であり、断面形状モデルよりなるモデルパターンに入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルの計算データの一例を示すグラフである。   FIG. 9 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification. FIG. 10 is a diagram for explaining the pattern shape inspection method according to this modification, and is a diagram showing a cross-sectional shape model obtained by modeling the cross-sectional shape of the second pattern. FIG. 10A is a view showing the entire cross-sectional shape model, and FIG. 10B is an enlarged view showing the periphery of the side wall portion. FIG. 11 is a diagram for explaining the pattern shape inspection method according to this modification, and the calculation data of the amplitude ratio spectrum and the phase difference spectrum of the reflected light in which the incident light is diffracted and reflected by the model pattern made of the cross-sectional shape model. It is a graph which shows an example.

本変形例に係るパターン形状検査方法は、第1及び第2の側壁部に対応する第1及び第2の形状パラメータを用い、第1及び第2の側壁部の断面形状の非対称性を検査する点で、第1の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to this modification uses the first and second shape parameters corresponding to the first and second side wall portions to inspect the asymmetry of the cross-sectional shapes of the first and second side wall portions. This is different from the pattern shape inspection method according to the first embodiment.

本変形例に係るパターン形状検査方法は、図9に示されるように、測定ステップと、決定ステップとを含む。測定ステップは、ステップS51を含み、決定ステップは、ステップS52乃至ステップS55を含む。   As shown in FIG. 9, the pattern shape inspection method according to the present modification includes a measurement step and a determination step. The measurement step includes step S51, and the determination step includes steps S52 to S55.

初めに、ステップS51を含む測定ステップを行う。ステップS51は、第1の実施の形態に係るパターン形状検査工程におけるステップS21に相当する。   First, a measurement step including step S51 is performed. Step S51 corresponds to step S21 in the pattern shape inspection step according to the first embodiment.

次に、ステップS52乃至S55を含む決定ステップを行う。   Next, a determination step including steps S52 to S55 is performed.

ステップS52は、側壁部の断面形状を決定する新たな形状パラメータを用い、第2のパターンの断面形状をモデル化して断面形状モデルを作成するステップである。ただし、第1の実施の形態に係るパターン形状検査工程におけるステップS22と異なり、左右の側壁部の非対称性を表す断面形状モデル30aを用いる。   Step S52 is a step of creating a cross-sectional shape model by modeling the cross-sectional shape of the second pattern using a new shape parameter for determining the cross-sectional shape of the side wall portion. However, unlike step S22 in the pattern shape inspection step according to the first embodiment, a cross-sectional shape model 30a representing the asymmetry of the left and right side wall portions is used.

図10(a)には、周期構造を有する断面形状モデル30aの一つの断面が示される。断面形状モデル30aの断面は、基板に対応する基板モデル31、被エッチング層に対応する被エッチング層モデル32a、32b、台形の横断面を有する2つの側壁部モデル33a、33bを含む。図10(a)に示される断面形状モデル30aのうち基板モデル31以外の部分は、+Y方向及び−Y方向に無限に続くものとみなされ、その周期構造を+X方向及び−X方向に繰返すものとみなされる。また、基板モデル31は、+Y方向及び−Y方向に無限に続くものとみなされ、その周期構造を+X方向及び−X方向に繰返すものとみなされるのに加え、+Z方向に半無限に続くものとみなされる。   FIG. 10A shows one cross section of a cross-sectional shape model 30a having a periodic structure. The cross section of the cross-sectional shape model 30a includes a substrate model 31 corresponding to the substrate, etched layer models 32a and 32b corresponding to the layer to be etched, and two side wall models 33a and 33b having a trapezoidal cross section. Of the cross-sectional shape model 30a shown in FIG. 10A, the portion other than the substrate model 31 is considered to continue infinitely in the + Y direction and the −Y direction, and the periodic structure is repeated in the + X direction and the −X direction. Is considered. Further, the substrate model 31 is considered to continue infinitely in the + Y direction and the −Y direction, and in addition to being considered to repeat the periodic structure in the + X direction and the −X direction, it continues infinitely in the + Z direction. Is considered.

また、断面形状モデル30aにおける各形状パラメータは、図10(a)及び図10(b)に示されるように、第1の実施の形態と異なり、左右の側壁部モデル33a、33bの非対称性を表すため、W1、W2、H1、H2、θ1、θ2、D1、W3、H3、H4よりなる。W1、W2は、夫々側壁部モデル33a、33bの底部の幅である。H1、H2は、夫々側壁部モデル33a、33bの高さである。θ1、θ2は、夫々側壁部モデル33a、33bの側面の基板上面からの傾斜角である。D1は、側壁部モデル33a、33bの間隔である。その他、W3は、断面形状モデル30aの幅であり、H3、H4は、夫々被エッチング層モデル32a、32bの厚さである。   Further, as shown in FIGS. 10A and 10B, the shape parameters in the cross-sectional shape model 30a are different from those of the first embodiment in that the asymmetry of the left and right side wall models 33a and 33b is as follows. In order to express, it consists of W1, W2, H1, H2, θ1, θ2, D1, W3, H3, and H4. W1 and W2 are the widths of the bottoms of the side wall models 33a and 33b, respectively. H1 and H2 are the heights of the side wall part models 33a and 33b, respectively. θ1 and θ2 are inclination angles of the side surfaces of the side wall models 33a and 33b from the upper surface of the substrate. D1 is the distance between the side wall models 33a and 33b. In addition, W3 is the width of the cross-sectional shape model 30a, and H3 and H4 are the thicknesses of the etched layer models 32a and 32b, respectively.

なお、本発明における第1の形状パラメータは、右側の側壁部モデル33aの底部の幅W1、右側の側壁部モデル33aの高さH1、右側の側壁部モデル33aの側面の基板上面からの傾斜角θ1とすることができる。また、本発明における第2の形状パラメータは、左側の側壁部モデル33bの底部の幅W2、左側の側壁部モデル33bの高さH2、左側の側壁部モデル33bの側面の基板上面からの傾斜角θ2とすることができる。   The first shape parameters in the present invention are the width W1 of the bottom of the right side wall model 33a, the height H1 of the right side wall model 33a, and the inclination angle of the side surface of the right side wall model 33a from the top surface of the substrate. θ1 can be set. Further, the second shape parameter in the present invention includes the width W2 of the bottom of the left side wall model 33b, the height H2 of the left side wall model 33b, and the inclination angle of the side surface of the left side wall model 33b from the top surface of the substrate. θ2 can be set.

次に、ステップS53を行う。ステップS53は、断面形状モデル30aが、非対称性を表す第1及び第2の形状パラメータを用いる点以外は、第1の実施の形態に係るパターン形状検査工程におけるステップS23と同じである。   Next, step S53 is performed. Step S53 is the same as step S23 in the pattern shape inspection step according to the first embodiment, except that the cross-sectional shape model 30a uses the first and second shape parameters representing asymmetry.

次に、ステップS24を行う。ステップS24は、計算データが測定データと最も整合(マッチング)するかどうかを判定するステップである。ステップS54も、断面形状モデルが、非対称性を表す第1及び第2の形状パラメータを用いる点以外は、第1の実施の形態に係るパターン形状検査工程におけるステップS24と同じである。   Next, step S24 is performed. Step S24 is a step of determining whether or not the calculation data most closely matches (matches) the measurement data. Step S54 is also the same as step S24 in the pattern shape inspection step according to the first embodiment, except that the cross-sectional shape model uses the first and second shape parameters representing asymmetry.

計算データは、振幅比スペクトル(P1)、位相差スペクトル(P3)よりなる。計算データの一例を図11に示す。ここで、P1、P3は、夫々式(1)におけるtan(Ψ)、eに相当する。 The calculation data includes an amplitude ratio spectrum (P1) and a phase difference spectrum (P3). An example of the calculation data is shown in FIG. Here, P1 and P3 correspond to tan (Ψ) and e in equation (1), respectively.

図11(a)は、H1=50nm、H2=0nmとし、その他の形状パラメータについてはW1=W2=30nm、θ1=θ2=75°、D1=30nmとして、側壁部モデル33a、33bの非対称な断面形状モデルを設定したときの計算結果である。また、図11(b)は、比較のために、H1=H2=50nmとし、その他の形状パラメータについてはW1=W2=30nm、θ1=θ2=75°、D1=30nmとして、側壁部モデル33a、33bの対称モデルを設定したときの計算結果である。なお、図11(b)の計算データは、図6の計算データと同一である。   In FIG. 11A, H1 = 50 nm and H2 = 0 nm, and the other shape parameters are W1 = W2 = 30 nm, θ1 = θ2 = 75 °, D1 = 30 nm, and the asymmetric cross sections of the side wall models 33a and 33b. It is a calculation result when a shape model is set. For comparison, FIG. 11B shows that the side wall portion model 33a has H1 = H2 = 50 nm, and other shape parameters are W1 = W2 = 30 nm, θ1 = θ2 = 75 °, and D1 = 30 nm. It is a calculation result when the symmetric model of 33b is set. Note that the calculation data in FIG. 11B is the same as the calculation data in FIG.

図11(a)と図11(b)とを比較すると、300nm付近におけるP1スペクトルの形状が異なり、図11(a)に示される左右非対称の断面形状モデルの計算結果における300nm付近におけるP1の極小値が、図11(b)に示される左右対称な断面形状モデルの計算結果における300nm付近におけるP1の極小値よりも大きくなることが分かる。このように、左右対称性が損なわれるとスペクトル形状が大きく異なるので、これらの計算データと測定データとの整合(マッチング)の度合いを数値化することにより、側壁部の左右対称性を簡便に測定することができる。   Comparing FIG. 11 (a) and FIG. 11 (b), the shape of the P1 spectrum in the vicinity of 300 nm is different, and the minimum of P1 in the vicinity of 300 nm in the calculation result of the asymmetric cross-sectional shape model shown in FIG. It can be seen that the value is larger than the minimum value of P1 in the vicinity of 300 nm in the calculation result of the symmetrical cross-sectional shape model shown in FIG. In this way, if the symmetry is lost, the spectrum shape is greatly different. Therefore, the left-right symmetry of the side wall can be easily measured by quantifying the degree of matching between the calculated data and the measured data. can do.

その後、計算データと測定データとが最も整合した場合、具体的には、例えば、計算データと測定データとの相関係数が所定の基準値よりも1に近くなった場合に、次のステップS55に進み、第1及び第2の形状パラメータを決定し、第2のパターンの断面形状を決定する。ステップS55は、断面形状モデル30aが、非対称性を表す第1及び第2の形状パラメータを用いる点以外は、第1の実施の形態に係るパターン形状検査工程におけるステップS25と同じである。   Thereafter, when the calculated data and the measured data are most consistent, specifically, for example, when the correlation coefficient between the calculated data and the measured data is closer to 1 than a predetermined reference value, the next step S55 is performed. Then, the first and second shape parameters are determined, and the cross-sectional shape of the second pattern is determined. Step S55 is the same as step S25 in the pattern shape inspection step according to the first embodiment, except that the cross-sectional shape model 30a uses the first and second shape parameters representing asymmetry.

(第1の実施の形態の第4の変形例)
次に、図12を参照し、本発明の第1の実施の形態の第4の変形例に係るパターン形状検査方法を説明する。
(Fourth modification of the first embodiment)
Next, a pattern shape inspection method according to a fourth modification of the first embodiment of the present invention will be described with reference to FIG.

図12は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。   FIG. 12 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification.

本変形例に係るパターン形状検査方法は、予め複数の異なる第1及び第2の形状パラメータに対応する複数の計算データを格納するデータベースを用いる点で、第1の実施の形態の第3の変形例に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to the present modification is a third modification of the first embodiment in that a database that stores a plurality of calculation data corresponding to a plurality of different first and second shape parameters in advance is used. This is different from the pattern shape inspection method according to the example.

本変形例に係るパターン形状検査方法は、図12に示されるように、測定ステップと、決定ステップとを含むパターン形状検査工程の前に、予め、データベース作成ステップを行う。データベース作成ステップは、ステップS61乃至ステップS63を含む。また、測定ステップは、ステップS64を含み、決定ステップは、ステップS65乃至ステップS67を含む。   As shown in FIG. 12, the pattern shape inspection method according to the present modification performs a database creation step in advance before the pattern shape inspection step including the measurement step and the determination step. The database creation step includes steps S61 to S63. The measurement step includes step S64, and the determination step includes steps S65 to S67.

また、本変形例におけるステップS61乃至ステップS67の各ステップは、断面形状モデル30aが、非対称性を表す第1及び第2の形状パラメータを用いる点以外は、第1の実施の形態の第1の変形例におけるステップS31乃至ステップS37と同じである。   In addition, each step from step S61 to step S67 in the present modification is the same as that of the first embodiment except that the cross-sectional shape model 30a uses the first and second shape parameters representing asymmetry. This is the same as steps S31 to S37 in the modification.

本変形例に係るパターン形状検査方法、及び本変形例に係るパターン形状検査方法を用いて行うパターン形状検査工程を含む半導体装置の製造方法を行うことによっても、予め第1及び第2の形状パラメータを変更し、異なる第1及び第2の形状パラメータに対応する断面形状モデルに対応した計算データを計算し、格納したデータベースを準備しておくため、更にパターン形状検査工程に要する時間を短縮することができる。   The first and second shape parameters can be obtained in advance by performing a semiconductor device manufacturing method including a pattern shape inspection method according to the present modification and a pattern shape inspection process performed using the pattern shape inspection method according to the present variation. Since the calculation data corresponding to the cross-sectional shape models corresponding to the different first and second shape parameters is calculated and the stored database is prepared, the time required for the pattern shape inspection process is further reduced. Can do.

(第1の実施の形態の第5の変形例)
次に、図13を参照し、本発明の第1の実施の形態の第5の変形例に係るパターン形状検査方法を説明する。
(Fifth modification of the first embodiment)
Next, a pattern shape inspection method according to a fifth modification of the first embodiment of the present invention will be described with reference to FIG.

図13は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。   FIG. 13 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification.

本変形例に係るパターン形状検査方法は、決定された第1及び第2の形状パラメータの寸法差が所定の基準値より大きい場合に警報を出力する点で、第1の実施の形態の第3の変形例に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to this modification is the third embodiment of the first embodiment in that an alarm is output when the dimensional difference between the determined first and second shape parameters is larger than a predetermined reference value. This is different from the pattern shape inspection method according to the modified example.

本変形例に係るパターン形状検査方法は、図13に示されるように、測定ステップと、決定ステップとを行った後、判定ステップを行う。判定ステップは、ステップS76及びステップS77を含む。また、測定ステップは、ステップS71を含み、決定ステップは、ステップS72乃至ステップS75を含む。   As shown in FIG. 13, the pattern shape inspection method according to the present modification performs a determination step after performing a measurement step and a determination step. The determination step includes step S76 and step S77. The measurement step includes step S71, and the determination step includes steps S72 to S75.

また、本変形例におけるステップS71乃至ステップS75の各ステップは、断面形状モデル30aが、非対称性を表す第1及び第2の形状パラメータを用いる点以外は、第1の実施の形態の第2の変形例におけるステップS41乃至ステップS45と同じである。   In addition, each step of step S71 to step S75 in this modification example is the second of the first embodiment except that the cross-sectional shape model 30a uses the first and second shape parameters representing asymmetry. This is the same as steps S41 to S45 in the modification.

ステップS76及びステップS77を含む判定ステップにおいては、ステップS76において、ステップS75において決定された第1の形状パラメータと第2の形状パラメータとの間の寸法差が所定の基準値以上かを判定する。具体的には、決定された第1の形状パラメータと第2の形状パラメータとの寸法差が所定の基準値より小さいときは、ステップS77を行わずにパターン形状検査工程を終了するが、決定された第1の形状パラメータと第2の形状パラメータとの寸法差が所定の基準値より大きいときは、ステップS77に進む。   In the determination step including step S76 and step S77, it is determined in step S76 whether the dimensional difference between the first shape parameter and the second shape parameter determined in step S75 is greater than or equal to a predetermined reference value. Specifically, when the dimensional difference between the determined first shape parameter and the second shape parameter is smaller than a predetermined reference value, the pattern shape inspection process is terminated without performing step S77. If the dimensional difference between the first shape parameter and the second shape parameter is larger than the predetermined reference value, the process proceeds to step S77.

ステップS77は、警報を出力するステップである。決定された第1の形状パラメータと第2の形状パラメータとの寸法差が所定の基準値より大きいとき、警報を出力する。一方、決定された第1の形状パラメータと第2の形状パラメータとの寸法差が所定の基準値より小さいとき、警報を出力しない。   Step S77 is a step of outputting an alarm. When the dimensional difference between the determined first shape parameter and the second shape parameter is larger than a predetermined reference value, an alarm is output. On the other hand, when the dimensional difference between the determined first shape parameter and the second shape parameter is smaller than a predetermined reference value, no alarm is output.

本変形例においては、断面形状モデル30aのどの形状パラメータについて、第1の形状パラメータと第2の形状パラメータとの寸法差が所定の基準値より大きいかを判定することによって、半導体装置の製造方法におけるどの工程に不良の原因があるかが特定することができる。例えば、図10(b)に示されるW1及びW2の間の寸法差が基準値より大きい場合は、図2B(f)及び図1のステップS16に示される酸化シリコン膜(又は酸窒化シリコン膜)のエッチバックプロセスにおいて、装置に何らかの問題があるためであると原因を特定することができる。   In the present modification, for which shape parameter of the cross-sectional shape model 30a, it is determined whether the dimensional difference between the first shape parameter and the second shape parameter is greater than a predetermined reference value, whereby a method for manufacturing a semiconductor device It is possible to specify which process has a cause of failure. For example, when the dimensional difference between W1 and W2 shown in FIG. 10B is larger than the reference value, the silicon oxide film (or silicon oxynitride film) shown in FIG. 2B (f) and step S16 in FIG. In the etch back process, the cause can be identified as being due to some problem in the apparatus.

(第2の実施の形態)
次に、図14及び図15を参照し、本発明の第2の実施の形態に係る半導体装置の製造方法及びパターン形状検査方法を説明する。
(Second Embodiment)
Next, a method for manufacturing a semiconductor device and a pattern shape inspection method according to the second embodiment of the present invention will be described with reference to FIGS.

初めに、図14を参照し、本実施の形態に係る半導体装置の製造方法を説明する。   First, a method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIG.

図14は、本実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。   FIG. 14 is a flowchart for explaining the procedure of each step of the semiconductor device manufacturing method according to the present embodiment.

本実施の形態に係る半導体装置の製造方法は、パターン形状検査方法を、エッチング工程と第2パターン形成工程との間に行う点で、第1の実施の形態に係る半導体装置の製造方法と相違する。   The semiconductor device manufacturing method according to the present embodiment is different from the semiconductor device manufacturing method according to the first embodiment in that the pattern shape inspection method is performed between the etching step and the second pattern formation step. To do.

本実施の形態に係る半導体装置の製造方法は、図14に示されるように、第1パターン形成工程と、成膜工程と、エッチング工程と、パターン形状検査工程と、第2パターン形成工程と、被エッチング層をエッチングする工程を含む。第1パターン形成工程は、ステップS81乃至ステップS84の工程を含み、成膜工程は、ステップS85の工程を含み、エッチング工程は、ステップS86の工程を含み、パターン形状検査工程は、ステップS87の工程を含み、第2パターン形成工程は、ステップS88の工程を含み、被エッチング層をエッチングする工程は、ステップS89の工程を含む。すなわち、本実施の形態に係る半導体装置の製造方法は、第2パターン形成工程の後に、パターン形状検査工程を行うことを特徴とする。   As shown in FIG. 14, the method of manufacturing a semiconductor device according to the present embodiment includes a first pattern forming step, a film forming step, an etching step, a pattern shape inspection step, a second pattern forming step, Etching the layer to be etched. The first pattern forming step includes steps S81 to S84, the film forming step includes step S85, the etching step includes step S86, and the pattern shape inspection step includes step S87. The second pattern formation step includes a step S88, and the step of etching the etching target layer includes a step S89. That is, the method for manufacturing a semiconductor device according to the present embodiment is characterized in that a pattern shape inspection step is performed after the second pattern formation step.

本実施の形態におけるステップS81乃至ステップS86は、第1の実施の形態に係るステップS11乃至ステップS16に相当する。本実施の形態におけるステップS87、S88及びS89は、夫々第1の実施の形態に係るステップS18、ステップS17及びステップS19に相当する。すなわち、本実施の形態に係る半導体装置の製造方法は、第1の実施の形態に係る半導体装置の製造方法において、ステップS17とステップS18との手順を逆にしたものに相当する。   Steps S81 to S86 in the present embodiment correspond to steps S11 to S16 according to the first embodiment. Steps S87, S88, and S89 in the present embodiment correspond to Step S18, Step S17, and Step S19 according to the first embodiment, respectively. That is, the semiconductor device manufacturing method according to the present embodiment corresponds to the semiconductor device manufacturing method according to the first embodiment in which the procedures of Step S17 and Step S18 are reversed.

次に、図3及び図15を参照し、本実施の形態に係るパターン形状検査方法を説明する。   Next, the pattern shape inspection method according to the present embodiment will be described with reference to FIGS.

図15は、本実施の形態に係るパターン形状検査方法を説明するための図であり、第2のパターンの断面形状をモデル化した断面形状モデルを示す図である。   FIG. 15 is a diagram for explaining the pattern shape inspection method according to the present embodiment, and is a diagram showing a cross-sectional shape model obtained by modeling the cross-sectional shape of the second pattern.

本実施の形態に係るパターン形状検査方法は、パターン形状を検査する被測定物の断面形状において有機膜よりなる第1のパターンが除去されていない点以外は、第1の実施の形態に係るパターン形状検査方法と同じであり、図3に示されるステップS21乃至ステップS25の各ステップを行うものである。   The pattern shape inspection method according to the present embodiment is the pattern according to the first embodiment except that the first pattern made of the organic film is not removed in the cross-sectional shape of the object to be measured for inspecting the pattern shape. This is the same as the shape inspection method, and the steps S21 to S25 shown in FIG. 3 are performed.

また、断面形状モデル30bにおける各形状パラメータは、図15に示されるように、W1、H1、θ1、D1よりなる。W1は、側壁部モデル33a、33bの底部の幅である。H1は、側壁部モデル33a、33bの高さである。θ1は、側壁部モデル33a、33bの側面の基板上面からの傾斜角である。D1は、側壁部モデル33a、33bの間隔であると共に第1のパターンモデル34の幅でもあり、この点が第1の実施の形態における断面形状モデル30と異なる点である。   Each shape parameter in the cross-sectional shape model 30b is composed of W1, H1, θ1, and D1, as shown in FIG. W1 is the width of the bottom part of the side wall part models 33a and 33b. H1 is the height of the side wall model 33a, 33b. θ1 is an inclination angle of the side surfaces of the side wall model 33a, 33b from the upper surface of the substrate. D1 is the distance between the side wall part models 33a and 33b and the width of the first pattern model 34. This point is different from the cross-sectional shape model 30 in the first embodiment.

以上、本実施の形態に係るパターン形状検査方法を行うことにより、酸化シリコン膜(又は酸窒化シリコン膜)をドライエッチング等によってエッチバックを行う工程の直後の断面形状を検査することができる。   As described above, by performing the pattern shape inspection method according to this embodiment, the cross-sectional shape immediately after the step of etching back the silicon oxide film (or silicon oxynitride film) by dry etching or the like can be inspected.

(第2の実施の形態の第1の変形例)
次に、図16を参照し、本発明の第2の実施の形態の第1の変形例に係る半導体装置の製造方法を説明する。
(First Modification of Second Embodiment)
Next, with reference to FIG. 16, a method for manufacturing a semiconductor device according to a first modification of the second embodiment of the present invention will be described.

図16は、本変形例に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。   FIG. 16 is a flowchart for explaining the procedure of each step of the semiconductor device manufacturing method according to the present modification.

本変形例に係る半導体装置の製造方法は、先の基板のパターン形状検査工程で決定された形状パラメータが所定の下限値より小さい場合に、後の基板のエッチング時間を、先の基板のエッチング時間より短くして行うことを特徴とする。   The manufacturing method of the semiconductor device according to the present modification example uses the etching time of the subsequent substrate as the etching time of the previous substrate when the shape parameter determined in the pattern shape inspection process of the previous substrate is smaller than a predetermined lower limit value. It is characterized by being made shorter.

本変形例に係る半導体装置の製造方法は、図16に示されるように、夫々図14に示されるステップS81乃至ステップS87と同一であるステップS181乃至ステップS187を含む半導体装置の製造方法を第1の製造工程として第1の基板に対して行った後、同じく夫々図14に示されるステップS81乃至ステップS87と同一であるステップS281乃至ステップS287を含む半導体装置の製造方法を第2の製造工程として第2の基板に対して行うものである。また、第1の製造工程の前にステップS180を含み、第1の製造工程と第2の製造工程との間にステップS188、ステップS189乃至ステップS280を含む。   As shown in FIG. 16, the semiconductor device manufacturing method according to the present modification is the first semiconductor device manufacturing method including steps S181 to S187, which are the same as steps S81 to S87 shown in FIG. After the first manufacturing process is performed on the first substrate, the semiconductor device manufacturing method including steps S281 to S287 that are the same as steps S81 to S87 shown in FIG. 14 is used as the second manufacturing process. This is performed on the second substrate. Further, step S180 is included before the first manufacturing process, and steps S188 and S189 to S280 are included between the first manufacturing process and the second manufacturing process.

初めに、ステップS180を行う。ステップS180は、酸化シリコン膜(又は酸窒化シリコン膜)のエッチングを行うエッチング時間を設定する工程である。   First, step S180 is performed. Step S180 is a step of setting an etching time for etching the silicon oxide film (or silicon oxynitride film).

次に、第1の基板上に半導体装置を製造する第1の製造工程を行う。第2の実施の形態と同様にして、ステップS181乃至ステップS187の工程を行う。   Next, a first manufacturing process for manufacturing a semiconductor device on the first substrate is performed. Similar to the second embodiment, steps S181 to S187 are performed.

次に、ステップS188を行う。ステップS188は、第1の製造工程のステップS185で決定された形状パラメータが下限基準値より小さいか判定を行う工程である。具体的には、図15に示される側壁部モデル33a、33bの底部の幅であるW1について判定を行うことができる。ステップS188の判定の結果、W1が所定の下限基準値より小さい場合には、ステップS189に進み、エッチング時間を第1の基板のとき(第1の製造工程のとき)より短く設定する。また、ステップS188の判定の結果、W1が所定の下限基準値より小さくない場合には、ステップS280に進み、エッチング時間を第1の基板のとき(第1の製造工程のとき)と同じに設定する。   Next, step S188 is performed. Step S188 is a step of determining whether or not the shape parameter determined in step S185 of the first manufacturing process is smaller than the lower limit reference value. Specifically, the determination can be made with respect to W1, which is the width of the bottom of the side wall models 33a and 33b shown in FIG. As a result of the determination in step S188, if W1 is smaller than the predetermined lower limit reference value, the process proceeds to step S189, and the etching time is set shorter than that for the first substrate (during the first manufacturing process). If it is determined in step S188 that W1 is not smaller than the predetermined lower limit reference value, the process proceeds to step S280, and the etching time is set to be the same as that for the first substrate (during the first manufacturing process). To do.

次に、第2の基板上に半導体装置を製造する第2の製造工程を行う。第2の実施の形態と同様にして、ステップS281乃至ステップS287の工程を行う。   Next, a second manufacturing process for manufacturing a semiconductor device on the second substrate is performed. Similar to the second embodiment, steps S281 to S287 are performed.

以上、本変形例に係るパターン形状検査方法、及び本変形例に係るパターン形状検査方法を用いて行うパターン形状検査工程を含む半導体装置の製造方法を行うことにより、適切な工程において精度の高いパターン形状の検査を実施し、その結果に基づいて適切な工程におけるプロセスレシピの調整を行うことができるため、露光機の解像限界を超える微細構造の形成というダブルパターニング技術の目的を達成することができる。   As described above, by performing the semiconductor device manufacturing method including the pattern shape inspection method according to this modification and the pattern shape inspection process according to the pattern shape inspection method according to this modification, a highly accurate pattern can be obtained in an appropriate process. Since the inspection of the shape can be performed and the process recipe can be adjusted in an appropriate process based on the result, the purpose of the double patterning technology of forming a fine structure exceeding the resolution limit of the exposure machine can be achieved. it can.

なお、本変形例では、第2の製造工程の全てのステップを第1の製造工程の全てのステップの後に行う手順の例を示すが、第2の製造工程におけるステップS284を第1の製造工程におけるステップS184の後に行うのであればよく、他のステップであるステップS181乃至ステップS183及びステップS185乃至ステップS187並びにステップS281乃至ステップS283及びステップS285乃至ステップS287については、第1の製造工程と第2の製造工程とを同時に行ってもよく、第2の製造工程を第1の製造工程の前に行ってもよい。   In addition, in this modification, although the example of the procedure which performs all the steps of a 2nd manufacturing process after all the steps of a 1st manufacturing process is shown, step S284 in a 2nd manufacturing process is a 1st manufacturing process. Step S184 may be performed after step S184, and other steps S181 to S183 and S185 to S187 and steps S281 to S283 and S285 to S287 are the same as the first manufacturing process and the second step. These manufacturing steps may be performed simultaneously, and the second manufacturing step may be performed before the first manufacturing step.

(第2の実施の形態の第2の変形例)
次に、図17を参照し、第2の実施の形態の第2の変形例に係るパターン形状検査方法を説明する。
(Second modification of the second embodiment)
Next, a pattern shape inspection method according to a second modification of the second embodiment will be described with reference to FIG.

図17は、本変形例に係るパターン形状検査方法を説明するための図であり、第2のパターンの断面形状をモデル化した断面形状モデルを示す図である。   FIG. 17 is a diagram for explaining the pattern shape inspection method according to this modification, and is a diagram showing a cross-sectional shape model obtained by modeling the cross-sectional shape of the second pattern.

本変形例に係るパターン形状検査方法は、第1及び第2の側壁部に対応する第1及び第2の形状パラメータを用い、第1及び第2の側壁部の断面形状の非対称性を検査する点で、第2の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to this modification uses the first and second shape parameters corresponding to the first and second side wall portions to inspect the asymmetry of the cross-sectional shapes of the first and second side wall portions. This is different from the pattern shape inspection method according to the second embodiment.

本変形例に係るパターン形状検査方法は、パターン形状を検査する被測定物の断面形状において有機膜よりなる第1のパターンが除去されていない点以外は、第1の実施の形態の第3の変形例に係るパターン形状検査方法と同じであり、図9に示されるステップS51乃至ステップS55の各ステップを行うものである。   The pattern shape inspection method according to this modification is the third shape of the first embodiment, except that the first pattern made of the organic film is not removed in the cross-sectional shape of the object to be measured for inspecting the pattern shape. This is the same as the pattern shape inspection method according to the modified example, and the steps S51 to S55 shown in FIG. 9 are performed.

また、断面形状モデル30cにおける各形状パラメータは、図17に示されるように、W1、W2、H1、H2、θ1、θ2、D1よりなる。W1、W2は、夫々側壁部モデル33a、33bの底部の幅である。H1、H2は、夫々側壁部モデル33a、33bの高さである。θ1、θ2は、夫々側壁部モデル33a、33bの側面の基板上面からの傾斜角である。D1は、側壁部モデル33a、33bの間隔であると共に第1のパターンモデル34の幅でもあり、この点が第1の実施の形態の第3の変形例における断面形状モデル30aと異なる点である。   Further, each shape parameter in the cross-sectional shape model 30c includes W1, W2, H1, H2, θ1, θ2, and D1, as shown in FIG. W1 and W2 are the widths of the bottoms of the side wall models 33a and 33b, respectively. H1 and H2 are the heights of the side wall part models 33a and 33b, respectively. θ1 and θ2 are inclination angles of the side surfaces of the side wall models 33a and 33b from the upper surface of the substrate. D1 is the distance between the side wall part models 33a and 33b and the width of the first pattern model 34. This point is different from the cross-sectional shape model 30a in the third modified example of the first embodiment. .

以上、本変形例に係るパターン形状検査方法を行うことにより、酸化シリコン膜(又は酸窒化シリコン膜)をドライエッチング等によってエッチバックを行う工程の直後の断面形状の非対称性を検査することができる。   As described above, by performing the pattern shape inspection method according to this modification, it is possible to inspect the asymmetry of the cross-sectional shape immediately after the step of etching back the silicon oxide film (or silicon oxynitride film) by dry etching or the like. .

(第3の実施の形態)
次に、図18乃至図20を参照し、本発明の第3の実施の形態に係る半導体装置の製造方法及びパターン形状検査方法を説明する。
(Third embodiment)
Next, a semiconductor device manufacturing method and a pattern shape inspection method according to the third embodiment of the present invention will be described with reference to FIGS.

初めに、図18を参照し、本実施の形態に係る半導体装置の製造方法を説明する。   First, a method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIG.

図18は、本実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。   FIG. 18 is a flowchart for explaining the procedure of each step of the semiconductor device manufacturing method according to the present embodiment.

本実施の形態に係る半導体装置の製造方法は、パターン形状検査方法を、成膜工程とエッチング工程との間に行う点で、第1の実施の形態に係る半導体装置の製造方法と相違する。   The semiconductor device manufacturing method according to the present embodiment is different from the semiconductor device manufacturing method according to the first embodiment in that the pattern shape inspection method is performed between the film forming step and the etching step.

本実施の形態に係る半導体装置の製造方法は、図18に示されるように、第1パターン形成工程と、成膜工程と、パターン形状検査工程と、エッチング工程と、第2パターン形成工程と、被エッチング層をエッチングする工程を含む。第1パターン形成工程は、ステップS91乃至ステップS94の工程を含み、成膜工程は、ステップS95の工程を含み、パターン形状検査工程は、ステップS96の工程を含み、エッチング工程は、ステップS97の工程を含み、第2パターン形成工程は、ステップS98の工程を含み、被エッチング層をエッチングする工程は、ステップS99の工程を含む。すなわち、本実施の形態に係る半導体装置の製造方法は、成膜工程の後に、パターン形状検査工程を行うことを特徴とする。   As shown in FIG. 18, the manufacturing method of the semiconductor device according to the present embodiment includes a first pattern forming step, a film forming step, a pattern shape inspection step, an etching step, a second pattern forming step, Etching the layer to be etched. The first pattern forming step includes steps S91 to S94, the film forming step includes step S95, the pattern shape inspection step includes step S96, and the etching step includes step S97. The second pattern forming process includes the process of step S98, and the process of etching the etching target layer includes the process of step S99. That is, the method for manufacturing a semiconductor device according to the present embodiment is characterized in that a pattern shape inspection process is performed after the film formation process.

次に、図19及び図20を参照し、本実施の形態に係るパターン形状検査方法を説明する。   Next, the pattern shape inspection method according to the present embodiment will be described with reference to FIGS. 19 and 20.

図19は、本実施の形態に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。図20は、本実施の形態に係るパターン形状検査方法を説明するための図であり、酸化シリコン膜(又は酸窒化シリコン膜)の断面形状をモデル化した断面形状モデルを示す図である。   FIG. 19 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present embodiment. FIG. 20 is a diagram for explaining the pattern shape inspection method according to the present embodiment, and is a diagram showing a cross-sectional shape model that models the cross-sectional shape of a silicon oxide film (or silicon oxynitride film).

本実施の形態に係るパターン形状検査方法は、酸化シリコン膜(又は酸窒化シリコン膜)の断面形状を検査する点で、第1の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to the present embodiment is different from the pattern shape inspection method according to the first embodiment in that the cross-sectional shape of the silicon oxide film (or silicon oxynitride film) is inspected.

本実施の形態に係るパターン形状検査方法は、図19に示されるように、測定ステップと、決定ステップとを含む。測定ステップは、ステップS101を含み、決定ステップは、ステップS102乃至ステップS105を含む。本実施の形態に係るパターン形状検査方法は、酸化シリコン膜(又は酸窒化シリコン膜)の断面形状を検査する点以外は、第1の実施の形態に係るパターン形状検査方法と同じである。すなわち、図19に示されるステップS101乃至ステップS105の各ステップは、夫々図3に示されるステップS21乃至ステップS25に相当する。   The pattern shape inspection method according to the present embodiment includes a measurement step and a determination step, as shown in FIG. The measurement step includes step S101, and the determination step includes steps S102 to S105. The pattern shape inspection method according to the present embodiment is the same as the pattern shape inspection method according to the first embodiment except that the cross-sectional shape of the silicon oxide film (or silicon oxynitride film) is inspected. That is, each step from step S101 to step S105 shown in FIG. 19 corresponds to step S21 to step S25 shown in FIG.

断面形状モデル30dにおける各形状パラメータは、図20に示されるように、WT1を含むことができる。WT1は、酸化シリコン膜モデル33cの厚さである。   Each shape parameter in the cross-sectional shape model 30d can include WT1 as shown in FIG. WT1 is the thickness of the silicon oxide film model 33c.

以上、本実施の形態に係るパターン形状検査方法を行うことにより、酸化シリコン膜(又は酸窒化シリコン膜)を成膜する工程の直後の断面形状を検査することができる。   As described above, by performing the pattern shape inspection method according to this embodiment, the cross-sectional shape immediately after the step of forming the silicon oxide film (or silicon oxynitride film) can be inspected.

(第3の実施の形態の第1の変形例)
次に、図21を参照し、本発明の第3の実施の形態の第1の変形例に係るパターン形状検査方法を説明する。
(First modification of the third embodiment)
Next, a pattern shape inspection method according to a first modification of the third embodiment of the present invention will be described with reference to FIG.

図21は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。   FIG. 21 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification.

本変形例に係るパターン形状検査方法は、予め複数の異なる酸化シリコン膜(又は酸窒化シリコン膜)の厚さに対応する複数の計算データを格納するデータベースを用いる点で、第3の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to the present modification is a third embodiment in that a database that stores a plurality of calculation data corresponding to the thicknesses of a plurality of different silicon oxide films (or silicon oxynitride films) in advance is used. This is different from the pattern shape inspection method according to FIG.

本変形例に係るパターン形状検査方法は、図21に示されるように、測定ステップと、決定ステップとを含むパターン形状検査工程の前に、予め、データベース作成ステップを行う。データベース作成ステップは、ステップS111乃至ステップS113を含む。また、測定ステップは、ステップS114を含み、決定ステップは、ステップS115乃至ステップS117を含む。   In the pattern shape inspection method according to this modification, as shown in FIG. 21, a database creation step is performed in advance before the pattern shape inspection step including the measurement step and the determination step. The database creation step includes steps S111 to S113. The measurement step includes step S114, and the determination step includes steps S115 to S117.

また、本変形例におけるステップS111乃至ステップS117の各ステップは、断面形状モデル30dが、酸化シリコン膜(又は酸窒化シリコン膜)の厚さWT1を用いる点以外は、第1の実施の形態の第1の変形例におけるステップS31乃至ステップS37と同じである。   Further, each step from step S111 to step S117 in the present modification is the same as that of the first embodiment except that the cross-sectional shape model 30d uses the thickness WT1 of the silicon oxide film (or silicon oxynitride film). This is the same as steps S31 to S37 in the first modification.

本変形例に係るパターン形状検査方法、及び本実施の形態に係るパターン形状検査方法を用いて行うパターン形状検査工程を含む半導体装置の製造方法を行うことによっても、予め酸化シリコン膜(又は酸窒化シリコン膜)の厚さを変更し、異なる酸化シリコン膜(又は酸窒化シリコン膜)の厚さに対応する断面形状モデルに対応した計算データを計算し、格納したデータベースを準備しておくため、更にパターン形状検査工程に要する時間を短縮することができる。   A silicon oxide film (or oxynitridation) is also performed in advance by performing a semiconductor device manufacturing method including a pattern shape inspection method according to the present modification and a pattern shape inspection method according to the present embodiment. To change the thickness of the silicon film), calculate the calculation data corresponding to the cross-sectional shape model corresponding to the thickness of the different silicon oxide film (or silicon oxynitride film), and prepare the stored database, The time required for the pattern shape inspection process can be shortened.

(第3の実施の形態の第2の変形例)
次に、図22を参照し、本発明の第3の実施の形態の第2の変形例に係るパターン形状検査方法を説明する。
(Second modification of the third embodiment)
Next, a pattern shape inspection method according to a second modification of the third embodiment of the present invention will be described with reference to FIG.

図22は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。   FIG. 22 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification.

本変形例に係るパターン形状検査方法は、決定された酸化シリコン膜(又は酸窒化シリコン膜)の厚さが上限基準値と下限基準値との間にない場合に警報を出力する点で、第3の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to this modification is the first point that an alarm is output when the determined thickness of the silicon oxide film (or silicon oxynitride film) is not between the upper limit reference value and the lower limit reference value. This is different from the pattern shape inspection method according to the third embodiment.

本変形例に係るパターン形状検査方法は、図22に示されるように、測定ステップと、決定ステップとを行った後、判定ステップを行う。判定ステップは、ステップS126及びステップS127を含む。また、測定ステップは、ステップS121を含み、決定ステップは、ステップS122乃至ステップS125を含む。   As shown in FIG. 22, the pattern shape inspection method according to the present modification performs a determination step after performing a measurement step and a determination step. The determination step includes step S126 and step S127. The measurement step includes step S121, and the determination step includes steps S122 to S125.

また、本変形例におけるステップS121乃至ステップS127の各ステップは、断面形状モデル30dが、酸化シリコン膜の厚さWT1を用いる点以外は、第1の実施の形態の第2の変形例におけるステップS41乃至ステップS47と同じである。   Steps S121 to S127 in this modification are different from those in step S41 in the second modification of the first embodiment except that the cross-sectional shape model 30d uses the thickness WT1 of the silicon oxide film. To step S47.

本変形例においては、酸化シリコン膜の厚さが所定の上限基準値と下限基準値との間の範囲にあるかを判定することによって、酸化シリコン膜の成膜工程に不良の原因があるかを特定することができる。   In this modification, whether or not there is a cause of a defect in the silicon oxide film formation process by determining whether the thickness of the silicon oxide film is in a range between a predetermined upper limit reference value and a lower limit reference value. Can be specified.

(第3の実施の形態の第3の変形例)
次に、図23及び図24を参照し、本発明の第3の実施の形態の第3の変形例に係るパターン形状検査方法を説明する。
(Third Modification of Third Embodiment)
Next, a pattern shape inspection method according to a third modification of the third embodiment of the present invention will be described with reference to FIGS.

図23は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。図24は、本変形例に係るパターン形状検査方法を説明するための図であり、酸化シリコン膜の断面形状をモデル化した断面形状モデルを示す図である。   FIG. 23 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification. FIG. 24 is a diagram for explaining the pattern shape inspection method according to the present modification, and is a diagram showing a cross-sectional shape model that models the cross-sectional shape of the silicon oxide film.

本変形例に係るパターン形状検査方法は、有機膜よりなる第1のパターンの両側を被覆する酸化シリコン膜の厚さに対応する第1及び第2の厚さを用い、第1のパターンの両側を被覆する酸化シリコン膜の断面形状の非対称性を検査する点で、第3の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to this modification uses the first and second thicknesses corresponding to the thickness of the silicon oxide film covering both sides of the first pattern made of an organic film, and both sides of the first pattern. This is different from the pattern shape inspection method according to the third embodiment in that the asymmetry of the cross-sectional shape of the silicon oxide film covering the film is inspected.

本変形例に係るパターン形状検査方法は、図23に示されるように、測定ステップと、決定ステップとを含む。測定ステップは、ステップS131を含み、決定ステップは、ステップS132乃至ステップS135を含む。   The pattern shape inspection method according to this modification includes a measurement step and a determination step, as shown in FIG. The measurement step includes step S131, and the determination step includes steps S132 to S135.

また、本変形例におけるステップS131乃至ステップS135の各ステップは、断面形状モデル30eが、酸化シリコン膜の厚さを用いる点以外は、第1の実施の形態の第3の変形例におけるステップS51乃至ステップS55と同じである。   Steps S131 to S135 in this modification are different from steps S51 to S135 in the third modification of the first embodiment except that the cross-sectional shape model 30e uses the thickness of the silicon oxide film. Same as step S55.

また、断面形状モデル30eにおける各形状パラメータは、図24に示されるように、第3の実施の形態と異なり、酸化シリコン膜モデル33dの非対称性を表すため、WT1、WT2を含む。   Further, as shown in FIG. 24, each shape parameter in the cross-sectional shape model 30e includes WT1 and WT2 in order to represent the asymmetry of the silicon oxide film model 33d, unlike the third embodiment.

本変形例においては、第1の実施の形態の第3の変形例で述べたように、左右対称性が損なわれるとスペクトル形状が大きく異なるので、これらの計算データと測定データとの整合(マッチング)の度合いを数値化することにより、酸化シリコン膜の厚さの左右対称性を簡便に測定することができる。   In this modification, as described in the third modification of the first embodiment, the spectral shape is greatly different if the left-right symmetry is lost. ) Is quantified, the symmetry of the thickness of the silicon oxide film can be easily measured.

(第3の実施の形態の第4の変形例)
次に、図25を参照し、本発明の第3の実施の形態の第4の変形例に係るパターン形状検査方法を説明する。
(Fourth modification of the third embodiment)
Next, a pattern shape inspection method according to a fourth modification of the third embodiment of the present invention will be described with reference to FIG.

図25は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。   FIG. 25 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification.

本変形例に係るパターン形状検査方法は、予め複数の異なる第1及び第2の厚さに対応する複数の計算データを格納するデータベースを用いる点で、第3の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to the present modification uses a database for storing a plurality of calculation data corresponding to a plurality of different first and second thicknesses in advance, and the pattern shape inspection method according to the third embodiment. It is different from the method.

本変形例に係るパターン形状検査方法は、図25に示されるように、測定ステップと、決定ステップとを含むパターン形状検査工程の前に、予め、データベース作成ステップを行う。データベース作成ステップは、ステップS141乃至ステップS143を含む。また、測定ステップは、ステップS144を含み、決定ステップは、ステップS145乃至ステップS147を含む。   As shown in FIG. 25, the pattern shape inspection method according to the present modification performs a database creation step in advance before the pattern shape inspection step including the measurement step and the determination step. The database creation step includes steps S141 to S143. The measurement step includes step S144, and the determination step includes steps S145 to S147.

また、本変形例におけるステップS141乃至ステップS147の各ステップは、断面形状モデル30eが、非対称性を表す第1及び第2の厚さを用いる点以外は、第3の実施の形態の第1の変形例におけるステップS111乃至ステップS117と同じである。   In addition, each step of step S141 to step S147 in this modification example is the first of the third embodiment, except that the cross-sectional shape model 30e uses the first and second thicknesses representing asymmetry. This is the same as steps S111 to S117 in the modification.

本変形例に係るパターン形状検査方法、及び本変形例に係るパターン形状検査方法を用いて行うパターン形状検査工程を含む半導体装置の製造方法を行うことによっても、予め第1及び第2の厚さを変更し、異なる第1及び第2の厚さに対応する断面形状モデルに対応した計算データを計算し、格納したデータベースを準備しておくため、更にパターン形状検査工程に要する時間を短縮することができる。   The first and second thicknesses can also be obtained in advance by performing a semiconductor device manufacturing method including a pattern shape inspection method according to the present modification and a pattern shape inspection process performed using the pattern shape inspection method according to the present modification. Since the calculation data corresponding to the cross-sectional shape models corresponding to the different first and second thicknesses is calculated and the stored database is prepared, the time required for the pattern shape inspection process is further reduced. Can do.

(第3の実施の形態の第5の変形例)
次に、図26を参照し、本発明の第3の実施の形態の第5の変形例に係るパターン形状検査方法を説明する。
(Fifth modification of the third embodiment)
Next, a pattern shape inspection method according to a fifth modification of the third embodiment of the present invention will be described with reference to FIG.

図26は、本変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。   FIG. 26 is a flowchart for explaining the procedure of each step of the pattern shape inspection method according to the present modification.

本変形例に係るパターン形状検査方法は、決定された第1及び第2の厚さの差が所定の基準値より大きい場合に警報を出力する点で、第3の実施の形態に係るパターン形状検査方法と相違する。   The pattern shape inspection method according to the present modification is such that an alarm is output when the difference between the determined first and second thicknesses is greater than a predetermined reference value, and the pattern shape according to the third embodiment It is different from the inspection method.

本変形例に係るパターン形状検査方法は、図26に示されるように、測定ステップと、決定ステップとを行った後、判定ステップを行う。判定ステップは、ステップS156及びステップS157を含む。また、測定ステップは、ステップS151を含み、決定ステップは、ステップS152乃至ステップS155を含む。   As shown in FIG. 26, the pattern shape inspection method according to the present modification performs a determination step after performing a measurement step and a determination step. The determination step includes step S156 and step S157. The measurement step includes step S151, and the determination step includes steps S152 to S155.

また、本変形例におけるステップS151乃至ステップS157の各ステップは、断面形状モデル30eが、非対称性を表す第1及び第2の厚さを用いる点以外は、第3の実施の形態の第2の変形例におけるステップS121乃至ステップS127と同じである。   In addition, each step of step S151 to step S157 in the present modification is the second of the third embodiment except that the cross-sectional shape model 30e uses the first and second thicknesses representing asymmetry. This is the same as steps S121 to S127 in the modification.

ステップS156及びステップS157を含む判定ステップにおいては、ステップS156において、ステップS155において決定された第1の厚さWT1と第2の厚さWT2との間の寸法差が所定の基準値以上かを判定する。具体的には、決定された第1の厚さWT1と第2の厚さWT2との寸法差が所定の基準値より小さいときは、ステップS157を行わずにパターン形状検査工程を終了するが、決定された第1の厚さWT1と第2の厚さWT2との寸法差が所定の基準値より大きいときは、ステップS157に進む。   In the determination step including step S156 and step S157, it is determined in step S156 whether the dimensional difference between the first thickness WT1 and the second thickness WT2 determined in step S155 is equal to or greater than a predetermined reference value. To do. Specifically, when the dimensional difference between the determined first thickness WT1 and second thickness WT2 is smaller than a predetermined reference value, the pattern shape inspection process is terminated without performing step S157. When the determined dimensional difference between the first thickness WT1 and the second thickness WT2 is larger than a predetermined reference value, the process proceeds to step S157.

ステップS157は、警報を出力するステップである。決定された第1の厚さWT1と第2の厚さWT2との寸法差が所定の基準値より大きいとき、警報を出力する。一方、決定された第1の厚さWT1と第2の厚さWT2との寸法差が所定の基準値より小さいとき、警報を出力しない。   Step S157 is a step of outputting an alarm. When the determined dimensional difference between the first thickness WT1 and the second thickness WT2 is greater than a predetermined reference value, an alarm is output. On the other hand, when the determined dimensional difference between the first thickness WT1 and the second thickness WT2 is smaller than a predetermined reference value, no alarm is output.

本変形例においては、酸化シリコン膜の厚さの左右対称性の度合いが所定の基準値より非対称性を示すかを判定することによって、酸化シリコン膜の成膜装置に何らかの問題があるものと原因を特定することができる。   In this modification, it is determined that there is some problem in the silicon oxide film deposition apparatus by determining whether the degree of symmetry of the thickness of the silicon oxide film is more asymmetric than a predetermined reference value. Can be specified.

以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to such specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims. Can be modified or changed.

本発明の第1の実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each process of the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る半導体装置の製造方法の工程を説明するための図であり、各工程における半導体装置の構造を模式的に示す断面図(その1)である。It is a figure for demonstrating the process of the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention, and is sectional drawing (the 1) which shows the structure of the semiconductor device in each process typically. 本発明の第1の実施の形態に係る半導体装置の製造方法の工程を説明するための図であり、各工程における半導体装置の構造を模式的に示す断面図(その2)である。It is a figure for demonstrating the process of the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention, and is sectional drawing (the 2) which shows the structure of the semiconductor device in each process typically. 本発明の第1の実施の形態に係る半導体装置の製造方法の工程を説明するための図であり、各工程における半導体装置の構造を模式的に示す断面図(その3)である。It is a figure for demonstrating the process of the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention, and is sectional drawing (the 3) which shows the structure of the semiconductor device in each process typically. 本発明の第1の実施の形態に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るパターン形状検査方法を説明するための図であり、反射率測定装置の構成を模式的に示す図である。It is a figure for demonstrating the pattern shape inspection method which concerns on the 1st Embodiment of this invention, and is a figure which shows typically the structure of a reflectance measuring device. 本発明の第1の実施の形態に係るパターン形状検査方法を説明するための図であり、第2のパターンの断面形状をモデル化した断面形状モデルを示す図である。It is a figure for demonstrating the pattern shape inspection method which concerns on the 1st Embodiment of this invention, and is a figure which shows the cross-sectional shape model which modeled the cross-sectional shape of the 2nd pattern. 本発明の第1の実施の形態に係るパターン形状検査方法を説明するための図であり、断面形状モデルよりなるモデルパターンに入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルの計算データの一例を示すグラフである。It is a figure for demonstrating the pattern shape inspection method which concerns on the 1st Embodiment of this invention, and the amplitude ratio spectrum and phase difference spectrum of the reflected light by which incident light is diffracted and reflected by the model pattern which consists of a cross-sectional shape model It is a graph which shows an example of calculation data. 本発明の第1の実施の形態の第1の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 1st modification of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第2の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 2nd modification of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第3の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 3rd modification of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第3の変形例に係るパターン形状検査方法を説明するための図であり、第2のパターンの断面形状をモデル化した断面形状モデルを示す図である。It is a figure for demonstrating the pattern shape inspection method which concerns on the 3rd modification of the 1st Embodiment of this invention, and is a figure which shows the cross-sectional shape model which modeled the cross-sectional shape of the 2nd pattern. 本発明の第1の実施の形態の第3の変形例に係るパターン形状検査方法を説明するための図であり、断面形状モデルよりなるモデルパターンに入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルの計算データの一例を示すグラフである。It is a figure for demonstrating the pattern shape inspection method which concerns on the 3rd modification of the 1st Embodiment of this invention, and the amplitude ratio of the reflected light in which incident light is diffracted and reflected by the model pattern which consists of a cross-sectional shape model It is a graph which shows an example of the calculation data of a spectrum and a phase difference spectrum. 本発明の第1の実施の形態の第4の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 4th modification of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第5の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 5th modification of the 1st Embodiment of this invention. 本発明の第2の実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each process of the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係るパターン形状検査方法を説明するための図であり、第2のパターンの断面形状をモデル化した断面形状モデルを示す図である。It is a figure for demonstrating the pattern shape inspection method which concerns on the 2nd Embodiment of this invention, and is a figure which shows the cross-sectional shape model which modeled the cross-sectional shape of the 2nd pattern. 本発明の第2の実施の形態の第1の変形例に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each process of the manufacturing method of the semiconductor device which concerns on the 1st modification of the 2nd Embodiment of this invention. 本発明の第2の実施の形態の第2の変形例に係るパターン形状検査方法を説明するための図であり、第2のパターンの断面形状をモデル化した断面形状モデルを示す図である。It is a figure for demonstrating the pattern shape inspection method which concerns on the 2nd modification of the 2nd Embodiment of this invention, and is a figure which shows the cross-sectional shape model which modeled the cross-sectional shape of the 2nd pattern. 本発明の第3の実施の形態に係る半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each process of the manufacturing method of the semiconductor device which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係るパターン形状検査方法を説明するための図であり、酸化シリコン膜の断面形状をモデル化した断面形状モデルを示す図である。It is a figure for demonstrating the pattern shape inspection method which concerns on the 3rd Embodiment of this invention, and is a figure which shows the cross-sectional shape model which modeled the cross-sectional shape of the silicon oxide film. 本発明の第3の実施の形態の第1の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 1st modification of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の第2の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 2nd modification of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の第3の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 3rd modification of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の第3の変形例に係るパターン形状検査方法を説明するための図であり、酸化シリコン膜の断面形状をモデル化した断面形状モデルを示す図である。It is a figure for demonstrating the pattern shape inspection method which concerns on the 3rd modification of the 3rd Embodiment of this invention, and is a figure which shows the cross-sectional shape model which modeled the cross-sectional shape of the silicon oxide film. 本発明の第3の実施の形態の第4の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 4th modification of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の第5の変形例に係るパターン形状検査方法の各ステップの手順を説明するためのフローチャートである。It is a flowchart for demonstrating the procedure of each step of the pattern shape inspection method which concerns on the 5th modification of the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

11 基板
12 被エッチング層
13 有機膜
14 フォトレジスト膜
14a、14b レジストパターン
15 SiO
15a 側壁部
21 第1のパターン
22 第2のパターン
23 第3のパターン
30、30a〜30e 断面形状モデル
31 基板モデル
32、32a、32b 被エッチング層モデル
33a、33b 側壁部モデル
34 第1のパターンモデル

W ウェハ
L1、L2、L3、L4 ライン幅
S1、S2、S3、S4 スペース幅
D 厚さS
W1、W2、H1、H2、θ1、θ2 形状パラメータ
D1、W3、H3、H4 形状パラメータ
WT1、WT2 厚さ
11 substrate 12 to be etched layer 13 organic film 14 a photoresist film 14a, 14b resist pattern 15 SiO 2 film 15a sidewall portion 21 first pattern 22 second pattern 23 third pattern 30,30a~30e sectional shape model 31 substrate Model 32, 32a, 32b Etched layer model 33a, 33b Side wall model 34 First pattern model

W Wafers L1, L2, L3, L4 Line widths S1, S2, S3, S4 Space width D Thickness S
W1, W2, H1, H2, θ1, θ2 Shape parameters D1, W3, H3, H4 Shape parameters WT1, WT2 Thickness

Claims (22)

基板上に周期的に形成された第1のパターンの側壁を被覆する側壁部よりなる第2のパターンの断面形状を検査するパターン形状検査方法であって、
前記第2のパターンが形成された前記基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルよりなる測定データを得る測定ステップと、
前記側壁部の断面形状を決定する形状パラメータを含む前記第2のパターンの断面形状をモデル化した断面形状モデルを用い、前記形状パラメータが異なる複数の断面形状モデルに対応して、各々の該断面形状モデルが周期的に連続して構成されるモデルパターンに前記入射光が回折反射される反射光の計算上の振幅比スペクトル及び位相差スペクトルよりなる複数の計算データを計算し、前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定し、該モデルパターンに対応する前記形状パラメータを決定することによって、前記第2のパターンの断面形状を決定する決定ステップと
を含むことを特徴とするパターン形状検査方法。
A pattern shape inspection method for inspecting a cross-sectional shape of a second pattern including a side wall portion covering a side wall of a first pattern periodically formed on a substrate,
A measurement step of entering incident light at a predetermined incident angle on the substrate on which the second pattern is formed, and obtaining measurement data including an amplitude ratio spectrum and a phase difference spectrum of reflected light from which the incident light is diffracted and reflected; ,
Using a cross-sectional shape model that models the cross-sectional shape of the second pattern including a shape parameter that determines the cross-sectional shape of the side wall portion, each of the cross-sections corresponding to a plurality of cross-sectional shape models having different shape parameters. A plurality of calculation data consisting of a calculated amplitude ratio spectrum and a phase difference spectrum of reflected light in which the incident light is diffracted and reflected on a model pattern in which a shape model is continuously formed periodically is calculated. A determination step of determining a cross-sectional shape of the second pattern by determining the model pattern so as to most closely match the measurement data of the second pattern and determining the shape parameter corresponding to the model pattern. A pattern shape inspection method comprising:
前記決定ステップ後、決定された前記形状パラメータと、該形状パラメータの所定の上限基準値及び下限基準値との大小関係を判定し、前記形状パラメータが前記上限基準値より大きい場合又は前記下限基準値より小さい場合に警報を出力する判定ステップを含むことを特徴とする請求項1記載のパターン形状検査方法。   After the determining step, the magnitude relationship between the determined shape parameter and predetermined upper limit reference value and lower limit reference value of the shape parameter is determined, and when the shape parameter is larger than the upper limit reference value or the lower limit reference value The pattern shape inspection method according to claim 1, further comprising a determination step of outputting an alarm when smaller. 前記形状パラメータは、夫々前記側壁部の幅、高さ又は前記基板の上面からの傾斜角であることを特徴とする請求項1又は2記載のパターン形状検査方法。   The pattern shape inspection method according to claim 1, wherein the shape parameter is a width and a height of the side wall portion or an inclination angle from an upper surface of the substrate. 前記決定ステップは、前記複数の前記計算データを予め計算し、予め計算した該複数の計算データを格納したデータベースを用い、該データベースに格納された前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定することを特徴とする請求項1乃至3の何れか一項に記載のパターン形状検査方法。   In the determining step, the plurality of calculation data are calculated in advance, a database storing the plurality of calculation data calculated in advance is used, and the calculation data stored in the database is the measurement data of the second pattern. The pattern shape inspection method according to any one of claims 1 to 3, wherein the model pattern is determined so as to most closely match. 基板上の被エッチング層の上に有機膜を形成する工程と、
前記有機膜をフォトリソグラフィにより加工し、所定のピッチを有する第1のパターンを形成する第1パターン形成工程と、
前記第1のパターンの側面を被覆するように前記被エッチング層上に酸化シリコン膜を成膜する成膜工程と、
前記酸化シリコン膜が前記第1のパターンの側壁部として残るようにエッチングするエッチング工程と、
前記第1のパターンの前記有機膜を除去することによって残った前記側壁部で構成される第2のパターンを形成する第2パターン形成工程と、
請求項1乃至4の何れか一項に記載のパターン形状検査方法を行うパターン形状検査工程と
を含むことを特徴とする半導体装置の製造方法。
Forming an organic film on the layer to be etched on the substrate;
A first pattern forming step of processing the organic film by photolithography to form a first pattern having a predetermined pitch;
A film forming step of forming a silicon oxide film on the layer to be etched so as to cover a side surface of the first pattern;
An etching step of etching so that the silicon oxide film remains as a sidewall portion of the first pattern;
A second pattern forming step of forming a second pattern composed of the side wall portions remaining by removing the organic film of the first pattern;
A method for manufacturing a semiconductor device, comprising: a pattern shape inspection step for performing the pattern shape inspection method according to claim 1.
前記有機膜は、BARC膜又はフォトレジスト膜であることを特徴とする請求項5記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 5, wherein the organic film is a BARC film or a photoresist film. 前記パターン形状検査方法を、前記エッチング工程と前記第2パターン形成工程との間に行うことを特徴とする請求項5又は6記載の半導体装置の製造方法。   7. The method of manufacturing a semiconductor device according to claim 5, wherein the pattern shape inspection method is performed between the etching step and the second pattern formation step. 第1の基板上に請求項7記載の半導体装置の製造方法を用いて半導体装置を製造する第1の製造工程と、
第1の製造工程の後、第2の基板上に請求項7記載の半導体装置の製造方法を用いて半導体装置を製造する第2の製造工程と
を含む半導体装置の製造方法であって、
前記第1の製造工程に含まれる前記パターン形状検査工程において決定された前記形状パラメータと、該形状パラメータの所定の下限値との大小関係を判定し、前記形状パラメータが前記下限値より小さい場合に、前記第2の製造工程に含まれる前記エッチング工程におけるエッチング時間を、前記第1の製造工程に含まれる前記エッチング工程におけるエッチング時間より短くなるように変更し、第2の製造工程を行うことを特徴とする半導体装置の製造方法。
A first manufacturing process for manufacturing a semiconductor device on the first substrate using the method for manufacturing a semiconductor device according to claim 7;
A method for manufacturing a semiconductor device, comprising: a second manufacturing step for manufacturing a semiconductor device on a second substrate using the method for manufacturing a semiconductor device according to claim 7 after the first manufacturing step;
When determining the magnitude relationship between the shape parameter determined in the pattern shape inspection step included in the first manufacturing step and a predetermined lower limit value of the shape parameter, and when the shape parameter is smaller than the lower limit value Changing the etching time in the etching step included in the second manufacturing step to be shorter than the etching time in the etching step included in the first manufacturing step, and performing the second manufacturing step. A method of manufacturing a semiconductor device.
基板上に周期的に形成された第1のパターンの一の側の側壁を被覆する第1の側壁部と、該第1のパターンの該一の側と反対側の側壁を被覆する第2の側壁部とよりなる第2のパターンの断面形状を検査するパターン形状検査方法であって、
前記第2のパターンが形成された前記基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルよりなる測定データを得る測定ステップと、
前記第1の側壁部の断面形状を決定する第1の形状パラメータと、該第1の形状パラメータに対応し、前記第2の側壁部の断面形状を決定する第2の形状パラメータとを含む前記第2のパターンの断面形状をモデル化した断面形状モデルを用い、前記第1の形状パラメータ又は前記第2の形状パラメータが異なる複数の断面形状モデルに対応して、各々の該断面形状モデルが周期的に連続して構成されるモデルパターンに前記入射光が回折反射される反射光の計算上の振幅比スペクトル及び位相差スペクトルよりなる複数の計算データを計算し、前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定し、該モデルパターンに対応する前記第1の形状パラメータ及び前記第2の形状パラメータを決定することによって、前記第2のパターンの断面形状を決定する決定ステップと
を含むことを特徴とするパターン形状検査方法。
A first side wall portion covering one side wall of the first pattern periodically formed on the substrate; and a second side wall covering the side wall opposite to the one side of the first pattern. A pattern shape inspection method for inspecting a cross-sectional shape of a second pattern including a side wall portion,
A measurement step of entering incident light at a predetermined incident angle on the substrate on which the second pattern is formed, and obtaining measurement data including an amplitude ratio spectrum and a phase difference spectrum of reflected light from which the incident light is diffracted and reflected; ,
A first shape parameter that determines a cross-sectional shape of the first side wall portion; and a second shape parameter that corresponds to the first shape parameter and determines the cross-sectional shape of the second side wall portion. A cross-sectional shape model obtained by modeling the cross-sectional shape of the second pattern is used, and each of the cross-sectional shape models has a period corresponding to the first shape parameter or a plurality of cross-sectional shape models having different second shape parameters. A plurality of calculation data consisting of a calculated amplitude ratio spectrum and a phase difference spectrum of reflected light in which the incident light is diffracted and reflected by a model pattern configured continuously, and the calculation data is the second pattern The model pattern is determined so as to most closely match the measurement data of the pattern, and the first shape parameter and the second shape parameter corresponding to the model pattern are determined. By determining the over data, the pattern shape inspection method characterized by comprising a determining step of determining a cross-sectional shape of the second pattern.
前記決定ステップ後、決定された前記第1の形状パラメータと前記第2の形状パラメータとの間の寸法差と、所定の基準値との大小関係を判定し、前記寸法差が前記基準値より大きい場合に警報を出力する判定ステップを含むことを特徴とする請求項9記載のパターン形状検査方法。   After the determining step, a dimensional difference between the determined first shape parameter and the second shape parameter and a predetermined reference value is determined, and the dimensional difference is larger than the reference value. The pattern shape inspection method according to claim 9, further comprising a determination step of outputting an alarm in the case. 前記第1の形状パラメータ及び前記第2の形状パラメータは、夫々前記第1の側壁部及び前記第2の側壁部の幅、高さ又は前記基板の上面からの傾斜角であることを特徴とする請求項9又は10記載のパターン形状検査方法。   The first shape parameter and the second shape parameter are a width and a height of the first side wall portion and the second side wall portion or an inclination angle from the upper surface of the substrate, respectively. The pattern shape inspection method according to claim 9 or 10. 前記決定ステップは、前記複数の前記計算データを予め計算し、予め計算した該複数の計算データを格納したデータベースを用い、該データベースに格納された前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定することを特徴とする請求項9乃至11の何れか一項に記載のパターン形状検査方法。   In the determining step, the plurality of calculation data are calculated in advance, a database storing the plurality of calculation data calculated in advance is used, and the calculation data stored in the database is the measurement data of the second pattern. The pattern shape inspection method according to claim 9, wherein the model pattern is determined so as to most closely match. 基板上の被エッチング層の上に有機膜を形成する工程と、
前記有機膜をフォトリソグラフィにより加工し、所定のピッチを有する第1のパターンを形成する第1パターン形成工程と、
前記第1のパターンの側面を被覆するように前記被エッチング層上に酸化シリコン膜を成膜する成膜工程と、
前記酸化シリコン膜が前記第1のパターンの側壁部として残るようにエッチングするエッチング工程と、
前記第1のパターンの前記有機膜を除去することによって残った前記側壁部で構成される第2のパターンを形成する第2パターン形成工程と、
請求項9乃至12の何れか一項に記載のパターン形状検査方法を行うパターン形状検査工程と
を含むことを特徴とする半導体装置の製造方法。
Forming an organic film on the layer to be etched on the substrate;
A first pattern forming step of processing the organic film by photolithography to form a first pattern having a predetermined pitch;
A film forming step of forming a silicon oxide film on the layer to be etched so as to cover a side surface of the first pattern;
An etching step of etching so that the silicon oxide film remains as a sidewall portion of the first pattern;
A second pattern forming step of forming a second pattern composed of the side wall portions remaining by removing the organic film of the first pattern;
A method for manufacturing a semiconductor device, comprising: a pattern shape inspection step for performing the pattern shape inspection method according to claim 9.
前記有機膜は、BARC膜又はフォトレジスト膜であることを特徴とする請求項13記載の半導体装置の製造方法。   14. The method of manufacturing a semiconductor device according to claim 13, wherein the organic film is a BARC film or a photoresist film. 前記パターン形状検査工程を、前記エッチング工程と前記第2パターン形成工程との間に行うことを特徴とする請求項13又は14記載の半導体装置の製造方法。   15. The method of manufacturing a semiconductor device according to claim 13, wherein the pattern shape inspection step is performed between the etching step and the second pattern formation step. 基板上に周期的に形成された第1のパターンを被覆する酸化シリコン膜の断面形状を検査するパターン形状検査方法であって、
前記酸化シリコン膜が形成された前記基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルよりなる測定データを得る測定ステップと、
前記酸化シリコン膜の厚さを含む前記酸化シリコン膜の断面形状をモデル化した断面形状モデルを用い、前記厚さが異なる複数の断面形状モデルに対応して、各々の該断面形状モデルが周期的に連続して構成されるモデルパターンに前記入射光が回折反射される反射光の計算上の振幅比スペクトル及び位相差スペクトルよりなる複数の計算データを計算し、前記計算データが前記酸化シリコン膜の前記測定データと最もマッチングするように前記モデルパターンを決定し、該モデルパターンに対応する前記厚さを決定することによって、前記酸化シリコン膜の断面形状を決定する決定ステップと
を含むことを特徴とするパターン形状検査方法。
A pattern shape inspection method for inspecting a cross-sectional shape of a silicon oxide film covering a first pattern periodically formed on a substrate,
A measurement step of entering incident light at a predetermined incident angle on the substrate on which the silicon oxide film is formed and obtaining measurement data including an amplitude ratio spectrum and a phase difference spectrum of reflected light that is diffracted and reflected by the incident light;
Using a cross-sectional shape model obtained by modeling the cross-sectional shape of the silicon oxide film including the thickness of the silicon oxide film, each of the cross-sectional shape models is periodically corresponding to the plurality of cross-sectional shape models having different thicknesses. A plurality of calculation data consisting of a calculated amplitude ratio spectrum and a phase difference spectrum of reflected light in which the incident light is diffracted and reflected by the model pattern configured in succession, and the calculation data of the silicon oxide film Determining the model pattern so as to most closely match the measurement data, and determining the cross-sectional shape of the silicon oxide film by determining the thickness corresponding to the model pattern. Pattern shape inspection method.
前記決定ステップ後、決定された前記厚さと、該厚さの所定の上限基準値及び下限基準値との大小関係を判定し、前記厚さが前記上限基準値より大きい場合又は前記下限基準値より小さい場合に警報を出力する判定ステップを含むことを特徴とする請求項16記載のパターン形状検査方法。   After the determining step, the magnitude relationship between the determined thickness and a predetermined upper limit reference value and lower limit reference value of the thickness is determined, and when the thickness is greater than the upper limit reference value or from the lower limit reference value The pattern shape inspection method according to claim 16, further comprising a determination step of outputting an alarm when it is small. 基板上に周期的に形成された第1のパターンを被覆する酸化シリコン膜の断面形状を検査するパターン形状検査方法であって、
前記酸化シリコン膜が形成された前記基板に所定の入射角で入射光を入射し、該入射光が回折反射される反射光の振幅比スペクトル及び位相差スペクトルよりなる測定データを得る測定ステップと、
前記第1のパターンの一の側の側壁を被覆する前記酸化シリコン膜の第1の厚さと、前記第1のパターンの前記一の側と反対側の側壁を被覆する前記酸化シリコン膜の第2の厚さとを含む前記酸化シリコン膜の断面形状をモデル化した断面形状モデルを用い、前記第1の厚さ又は前記第2の厚さが異なる複数の断面形状モデルに対応して、各々の該断面形状モデルが周期的に連続して構成されるモデルパターンに前記入射光が回折反射される反射光の計算上の振幅比スペクトル及び位相差スペクトルよりなる複数の計算データを計算し、前記計算データが前記酸化シリコン膜の前記測定データと最もマッチングするように前記モデルパターンを決定し、該モデルパターンに対応する前記第1の厚さ及び前記第2の厚さを決定することによって、前記酸化シリコン膜の断面形状を決定する決定ステップと
を含むことを特徴とするパターン形状検査方法。
A pattern shape inspection method for inspecting a cross-sectional shape of a silicon oxide film covering a first pattern periodically formed on a substrate,
A measurement step of entering incident light at a predetermined incident angle on the substrate on which the silicon oxide film is formed and obtaining measurement data including an amplitude ratio spectrum and a phase difference spectrum of reflected light that is diffracted and reflected by the incident light;
A first thickness of the silicon oxide film covering a side wall on one side of the first pattern, and a second thickness of the silicon oxide film covering a side wall opposite to the one side of the first pattern. A cross-sectional shape model obtained by modeling a cross-sectional shape of the silicon oxide film including the thickness of the first oxide layer, and a plurality of cross-sectional shape models different in the first thickness or the second thickness. Calculating a plurality of calculation data composed of a calculated amplitude ratio spectrum and a phase difference spectrum of reflected light in which the incident light is diffracted and reflected in a model pattern in which a cross-sectional shape model is periodically and continuously formed; Determining the model pattern so as to most closely match the measurement data of the silicon oxide film, and determining the first thickness and the second thickness corresponding to the model pattern Pattern shape inspection method characterized by comprising a determining step of determining a cross-sectional shape of the silicon oxide film.
前記決定ステップ後、決定された前記第1の厚さと前記第2の厚さとの間の寸法差と、所定の基準値との大小関係を判定し、前記寸法差が前記基準値より大きい場合に警報を出力する判定ステップを含むことを特徴とする請求項18記載のパターン形状検査方法。   After the determining step, a dimensional difference between the determined first thickness and the second thickness and a predetermined reference value are determined, and when the dimensional difference is larger than the reference value The pattern shape inspection method according to claim 18, further comprising a determination step of outputting an alarm. 前記決定ステップは、前記複数の前記計算データを予め計算し、予め計算した該複数の計算データを格納したデータベースを用い、該データベースに格納された前記計算データが前記第2のパターンの前記測定データと最もマッチングするように前記モデルパターンを決定することを特徴とする請求項16乃至19の何れか一項に記載のパターン形状検査方法。   In the determining step, the plurality of calculation data are calculated in advance, a database storing the plurality of calculation data calculated in advance is used, and the calculation data stored in the database is the measurement data of the second pattern. The pattern shape inspection method according to any one of claims 16 to 19, wherein the model pattern is determined so as to most closely match. 基板上の被エッチング層の上に有機膜を形成する工程と、
前記有機膜をフォトリソグラフィにより加工し、所定のピッチを有する第1のパターンを形成する第1パターン形成工程と、
前記第1のパターンの側面を被覆するように前記被エッチング層上に酸化シリコン膜を成膜する成膜工程と、
前記成膜工程の後、請求項16乃至20の何れか一項に記載のパターン形状検査方法を行うパターン形状検査工程と、
前記酸化シリコン膜が前記第1のパターンの側壁部として残るようにエッチングするエッチング工程と、
前記第1のパターンの前記有機膜を除去することによって残った前記側壁部で構成される第2のパターンを形成する第2パターン形成工程と
を含むことを特徴とする半導体装置の製造方法。
Forming an organic film on the layer to be etched on the substrate;
A first pattern forming step of processing the organic film by photolithography to form a first pattern having a predetermined pitch;
A film forming step of forming a silicon oxide film on the layer to be etched so as to cover a side surface of the first pattern;
After the film forming step, a pattern shape inspection step for performing the pattern shape inspection method according to any one of claims 16 to 20,
An etching step of etching so that the silicon oxide film remains as a sidewall portion of the first pattern;
A method of manufacturing a semiconductor device, comprising: a second pattern forming step of forming a second pattern composed of the side wall portions remaining by removing the organic film of the first pattern.
前記有機膜は、BARC膜又はフォトレジスト膜であることを特徴とする請求項21記載の半導体装置の製造方法。   22. The method of manufacturing a semiconductor device according to claim 21, wherein the organic film is a BARC film or a photoresist film.
JP2008225250A 2008-09-02 2008-09-02 Pattern shape inspection method and semiconductor device manufacturing method Expired - Fee Related JP5264374B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008225250A JP5264374B2 (en) 2008-09-02 2008-09-02 Pattern shape inspection method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008225250A JP5264374B2 (en) 2008-09-02 2008-09-02 Pattern shape inspection method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2010060388A true JP2010060388A (en) 2010-03-18
JP5264374B2 JP5264374B2 (en) 2013-08-14

Family

ID=42187341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008225250A Expired - Fee Related JP5264374B2 (en) 2008-09-02 2008-09-02 Pattern shape inspection method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP5264374B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125605A1 (en) * 2010-04-02 2011-10-13 東京エレクトロン株式会社 Mask pattern formation method and manufacturing method for semiconductor device
JP2012002830A (en) * 2010-06-14 2012-01-05 Toshiba Corp Pattern dimension calculation method and pattern dimension calculation program
JP2012519391A (en) * 2009-03-02 2012-08-23 アプライド マテリアルズ イスラエル リミテッド CD measurement system and method for classifying similar structural elements
WO2012117603A1 (en) * 2011-03-03 2012-09-07 大日本スクリーン製造株式会社 Film-shape acquisition device and film-shape acquisition method
CN110517953A (en) * 2018-05-21 2019-11-29 东京毅力科创株式会社 Substrate processing method using same and substrate board treatment

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245706A (en) * 1988-08-05 1990-02-15 Fujitsu Ltd Shape inspecting device
JPH0331706A (en) * 1989-06-29 1991-02-12 Sony Corp Method for measuring film thickness
JP2002280388A (en) * 2001-03-15 2002-09-27 Toshiba Corp Manufacturing method of semiconductor device
JP2003173948A (en) * 2001-07-19 2003-06-20 Hitachi Ltd Manufacturing process monitoring method and system for the same
JP2003243467A (en) * 2002-02-18 2003-08-29 Tokyo Electron Ltd Ellipsometry
JP2004158478A (en) * 2002-11-01 2004-06-03 Hitachi High-Technologies Corp Method and system for manufacturing semiconductor device
JP2005509132A (en) * 2001-03-26 2005-04-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Measuring method of convex part with asymmetrical longitudinal section
JP2006512561A (en) * 2001-12-19 2006-04-13 ケーエルエー−テンカー テクノロジィース コーポレイション Parametric profiling using optical spectroscopy systems
JP2007505322A (en) * 2003-09-12 2007-03-08 アクセント・オプティカル・テクノロジーズ・インコーポレイテッド Line profile asymmetry measurement
JP2007173312A (en) * 2005-12-19 2007-07-05 Fujitsu Ltd Semiconductor device, semiconductor device, method of fabricating thereof, and method of fabricating semiconductor device
JP2008530519A (en) * 2005-01-12 2008-08-07 ケーエルエー−テンカー テクノロジィース コーポレイション System for measuring a sample having a layer containing a periodic diffractive structure
JP2008218516A (en) * 2007-02-28 2008-09-18 Toshiba Corp Pattern evaluation method, evaluation mark, and method for manufacturing the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245706A (en) * 1988-08-05 1990-02-15 Fujitsu Ltd Shape inspecting device
JPH0331706A (en) * 1989-06-29 1991-02-12 Sony Corp Method for measuring film thickness
JP2002280388A (en) * 2001-03-15 2002-09-27 Toshiba Corp Manufacturing method of semiconductor device
JP2005509132A (en) * 2001-03-26 2005-04-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Measuring method of convex part with asymmetrical longitudinal section
JP2003173948A (en) * 2001-07-19 2003-06-20 Hitachi Ltd Manufacturing process monitoring method and system for the same
JP2006512561A (en) * 2001-12-19 2006-04-13 ケーエルエー−テンカー テクノロジィース コーポレイション Parametric profiling using optical spectroscopy systems
JP2003243467A (en) * 2002-02-18 2003-08-29 Tokyo Electron Ltd Ellipsometry
JP2004158478A (en) * 2002-11-01 2004-06-03 Hitachi High-Technologies Corp Method and system for manufacturing semiconductor device
JP2007505322A (en) * 2003-09-12 2007-03-08 アクセント・オプティカル・テクノロジーズ・インコーポレイテッド Line profile asymmetry measurement
JP2008530519A (en) * 2005-01-12 2008-08-07 ケーエルエー−テンカー テクノロジィース コーポレイション System for measuring a sample having a layer containing a periodic diffractive structure
JP2007173312A (en) * 2005-12-19 2007-07-05 Fujitsu Ltd Semiconductor device, semiconductor device, method of fabricating thereof, and method of fabricating semiconductor device
JP2008218516A (en) * 2007-02-28 2008-09-18 Toshiba Corp Pattern evaluation method, evaluation mark, and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012519391A (en) * 2009-03-02 2012-08-23 アプライド マテリアルズ イスラエル リミテッド CD measurement system and method for classifying similar structural elements
WO2011125605A1 (en) * 2010-04-02 2011-10-13 東京エレクトロン株式会社 Mask pattern formation method and manufacturing method for semiconductor device
JP2011216817A (en) * 2010-04-02 2011-10-27 Tokyo Electron Ltd Method for forming mask pattern, and method for manufacturing semiconductor device
KR101427505B1 (en) 2010-04-02 2014-08-07 도쿄엘렉트론가부시키가이샤 Mask pattern formation method and manufacturing method for semiconductor device
JP2012002830A (en) * 2010-06-14 2012-01-05 Toshiba Corp Pattern dimension calculation method and pattern dimension calculation program
WO2012117603A1 (en) * 2011-03-03 2012-09-07 大日本スクリーン製造株式会社 Film-shape acquisition device and film-shape acquisition method
JP2012181166A (en) * 2011-03-03 2012-09-20 Dainippon Screen Mfg Co Ltd Film shape acquisition device and film shape acquisition method
TWI457536B (en) * 2011-03-03 2014-10-21 Dainippon Screen Mfg Film formation acquisition apparatus and film formation acquisition method
CN110517953A (en) * 2018-05-21 2019-11-29 东京毅力科创株式会社 Substrate processing method using same and substrate board treatment

Also Published As

Publication number Publication date
JP5264374B2 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
US11874605B2 (en) Verification metrology targets and their design
US8930156B2 (en) Metrology through use of feed forward feed sideways and measurement cell re-use
TWI641828B (en) Method of characterizing structures of interest on semiconductor wafer and semiconductor metrology system
US6383888B1 (en) Method and apparatus for selecting wafer alignment marks based on film thickness variation
JP5650673B2 (en) Parametric profiling using optical spectroscopy systems
JP3774153B2 (en) Macro lattice test pattern profile data acquisition system and method
US10769320B2 (en) Integrated use of model-based metrology and a process model
JP2006226994A (en) Light wave scattering measurement method by characteristic signature matching
US8227265B2 (en) Method of measuring pattern shape, method of manufacturing semiconductor device, and process control system
JP4282500B2 (en) Structure inspection method and semiconductor device manufacturing method
JP5264374B2 (en) Pattern shape inspection method and semiconductor device manufacturing method
CN110326089B (en) Plasma processing method and plasma processing apparatus
US7710565B2 (en) Method of correcting systematic error in a metrology system
JP2008199050A (en) Method of manufacturing semiconductor device, and semiconductor device
US7580129B2 (en) Method and system for improving accuracy of critical dimension metrology
US6524163B1 (en) Method and apparatus for controlling a polishing process based on scatterometry derived film thickness variation
JP2009283759A (en) Semiconductor device and manufacturing method thereof
US6934032B1 (en) Copper oxide monitoring by scatterometry/ellipsometry during nitride or BLOK removal in damascene process
JP2005009941A (en) Library preparing method
US20060094131A1 (en) System and method for critical dimension control in semiconductor manufacturing
US20090153842A1 (en) Optical measurement system with systematic error correction
JP3762784B2 (en) Measuring method, measuring apparatus and quality control method
US20160245645A1 (en) Positional deviation measuring device, non-transitory computer-readable recording medium containing a positional deviation measuring program, and method of manufacturing semiconductor device
JP2008122206A (en) Optical constant calculation method and substrate treatment system
JP2009058516A (en) Structure inspecting technique

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees