JP2010057231A - Dc-dc converter and system power supply - Google Patents
Dc-dc converter and system power supply Download PDFInfo
- Publication number
- JP2010057231A JP2010057231A JP2008217725A JP2008217725A JP2010057231A JP 2010057231 A JP2010057231 A JP 2010057231A JP 2008217725 A JP2008217725 A JP 2008217725A JP 2008217725 A JP2008217725 A JP 2008217725A JP 2010057231 A JP2010057231 A JP 2010057231A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- load
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
ＤＣ−ＤＣコンバータ及びシステム電源に関するものである。 The present invention relates to a DC-DC converter and a system power supply.
従来、半導体デバイスや電子機器などのシステムは、複数の回路又は半導体デバイスから構成されている。この複数の回路又は半導体デバイスを１つの半導体デバイスに搭載したシステムオンチップ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ；ＳＯＣ）が知られている。ＳＯＣに搭載された各回路は、それぞれの機能により電源電圧が異なる場合がある。 Conventionally, a system such as a semiconductor device or an electronic device is composed of a plurality of circuits or semiconductor devices. A system-on-a-chip (SOC) in which a plurality of circuits or semiconductor devices are mounted on one semiconductor device is known. Each circuit mounted on the SOC may have a different power supply voltage depending on its function.
このため、図１３に示すように、半導体デバイスや電子機器などの電源供給システム１４０には、ＳＯＣ１４１に対して、電源電圧が異なる複数の回路に電源電圧を供給するシステム電源１４２と電源供給システム１４０を制御するためのシステムコントローラ１４３が備えられている。
Therefore, as shown in FIG. 13, the
システム電源１４２は、ＳＯＣ１４１に供給する電源電圧に対応する複数の各ＤＣ−ＤＣコンバータ１４４ａ〜１４４ｃ及びコントロール部１４５を備えている。各ＤＣ−ＤＣコンバータ１４４ａ〜１４４ｃ及びコントロール部１４５は、システムコントローラ１４３の制御に基づいてＳＯＣ１４１の各回路に供給する電源電圧を生成するとともに、電源電圧を一定に制御する。システムコントローラ１４３は、システム電源１４２のコントロール部１４５に制御信号を出力して各ＤＣ−ＤＣコンバータ１４４ａ〜１４４ｃをオンオフ制御して電源電圧値の制御を行っている。
The
つまり、各ＤＣ−ＤＣコンバータ１４４ａ〜１４４ｃは、ＳＯＣ１４１中の対応する回路に電源電圧をそれぞれ供給する場合、供給する対応する回路が動作しているとき（動作状態）、各ＤＣ−ＤＣコンバータ１４４ａ〜１４４ｃは供給する電源電圧を高くして供給していた。反対に、供給する対応する回路において、該回路中の一部回路部のみが動作しているとき（待機状態）、各ＤＣ−ＤＣコンバータ１４４ａ〜１４４ｃは供給する電源電圧を動作状態より低くして供給していた。
That is, when each DC-
詳述すると、図１４（ａ），（ｂ）に示すように、各ＤＣ−ＤＣコンバータ１４１ａ〜１４１ｃは、待機状態において電源電圧を低い電圧値Ｖ１を供給し、動作状態において電源電圧を高い電圧値Ｖ２を供給していた。 More specifically, as shown in FIGS. 14A and 14B, each of the DC-DC converters 141a to 141c supplies the power supply voltage with a low voltage value V1 in the standby state and increases the power supply voltage in the operating state. The value V2 was being supplied.
これにより、ＳＯＣ１４１中の各回路は、待機状態において動作時に比べて低い電源電圧がそれぞれ供給されて低消費電力化を実現していた。例えば、待機状態において回路に流れる電流（リーク電流）を検出して電圧を調整する方法が開示されている（例えば、特許文献１参照）。
ところで、各ＤＣ−ＤＣコンバータ１４４ａ〜１４４ｃは、待機状態において電源電圧の低い電圧値Ｖ１を供給し、動作状態において電源電圧の高い電圧値Ｖ２を供給している。しかしながら、回路の動作状態には、図１４（ａ），（ｂ）に示すように、回路の消費電流ｉが大きい重負荷状態と、回路の消費電流ｉが小さい軽負荷状態があり、この両状態において同じ値の高い電圧値Ｖ２の電源電圧を供給していた。
By the way, each DC-
このため、軽負荷時においては、重負荷時の電源電圧の電圧値Ｖ２と同じ出力電圧、即ち軽負荷時の電源電圧としては余裕のある電源電圧の電圧値Ｖ２が供給されている。従って、軽負荷時において適切な電源電圧を供給することにより低消費電力化を行う余地があるため、電源電圧を供給する回路の消費電流の状態に応じて回路に供給する電源電圧を適切な電圧値に変更することを要求されている。 For this reason, at the time of light load, the same output voltage as the voltage value V2 of the power supply voltage at the time of heavy load, that is, the power supply voltage value V2 having a margin as the power supply voltage at the time of light load is supplied. Therefore, since there is room for reducing power consumption by supplying an appropriate power supply voltage at light load, the power supply voltage supplied to the circuit is set to an appropriate voltage according to the current consumption state of the circuit supplying the power supply voltage. You are required to change to a value.
このＤＣ−ＤＣコンバータ及びシステム電源は、負荷状態に合わせた電源電圧を供給することを目的とする。 The DC-DC converter and the system power supply are intended to supply a power supply voltage that matches the load state.
このＤＣ−ＤＣコンバータは、予め定めた電源電圧が供給される複数の負荷状態を持つ負荷回路の消費電流を電流検出部にて検出し、その電流検出部にて検出した消費電流と前記予め定めた電源電圧とに基づいて、第１トランジスタと第２トランジスタを相補的にオンオフ制御し、入力電圧を電圧変換して前記負荷回路に供給する予め定めた電源電圧を生成し出力するＤＣ−ＤＣコンバータであって、前記負荷回路の複数の前記負荷状態毎の前記消費電流に対する該負荷回路に供給する最適な電源電圧を記憶するデータテーブルと、前記電流検出部にて検出した消費電流に基づいて、前記データテーブルからその時の前記負荷回路の負荷状態を検出し、その時の負荷状態における前記最適な電源電圧を取得し、該取得した最適な電源電圧を前記負荷回路に供給する前記予め定めた電源電圧として出力する電圧制御部とを備えるようにした。 In this DC-DC converter, the current consumption of a load circuit having a plurality of load states to which a predetermined power supply voltage is supplied is detected by a current detection unit, and the current consumption detected by the current detection unit and the predetermined current are detected. A DC-DC converter that generates and outputs a predetermined power supply voltage supplied to the load circuit by performing on-off control of the first transistor and the second transistor in a complementary manner based on the power supply voltage And based on the data table storing the optimum power supply voltage supplied to the load circuit for the current consumption for each of the plurality of load states of the load circuit, and the current consumption detected by the current detection unit, The load state of the load circuit at that time is detected from the data table, the optimum power supply voltage in the load state at that time is obtained, and the obtained optimum power supply voltage is determined in advance. The supplied to the load circuit so as to include a voltage control section for outputting a predetermined power supply voltage.
このＤＣ−ＤＣコンバータによれば、負荷回路の消費電流から、その時の負荷回路の負荷状態を検出し、負荷状態に応じて、負荷回路に供給する電源電圧を最適な電源電圧に変更する。このため、負荷回路を低消費電力化することができる。 According to this DC-DC converter, the load state of the load circuit at that time is detected from the current consumption of the load circuit, and the power supply voltage supplied to the load circuit is changed to an optimum power supply voltage according to the load state. For this reason, it is possible to reduce the power consumption of the load circuit.
開示されたＤＣ−ＤＣコンバータ及びシステム電源によれば、負荷状態に合わせた電源電圧を供給することができる。 According to the disclosed DC-DC converter and system power supply, it is possible to supply a power supply voltage in accordance with a load state.
（第１実施形態）
以下、一実施形態を図１〜６に従って説明する。
図１に示すように、電源供給システム１０は、システム電源１１、ＳＯＣ１２及びシステムコントローラ１３を備えている。
(First embodiment)
Hereinafter, an embodiment will be described with reference to FIGS.
As shown in FIG. 1, the
ＳＯＣ１２は内部回路（コア回路）、メモリ、Ｉ／Ｏ部を備えている。システム電源１１は、ＳＯＣ１２の内部回路、メモリ、Ｉ／Ｏ部に対応して第１〜第３ＤＣ−ＤＣコンバータ１４ａ〜１４ｃを備えている。また、システム電源１１は、コントロール部１５を備え、そのコントロール部１５は、システムコントローラ１３から入力した制御信号Ｓ１に基づいて第１〜第３ＤＣ−ＤＣコンバータ１４ａ〜１４ｃをそれぞれ制御する。
The
第１ＤＣ−ＤＣコンバータ１４ａは、ＳＯＣ１２の内部回路に供給する第１電源電圧ＶｏＡを生成する。第１ＤＣ−ＤＣコンバータ１４ａは、ＳＯＣ１２の内部回路の負荷、即ち内部回路の消費電流Ｉｘ（第１ＤＣ−ＤＣコンバータ１４ａの出力電流ＩｏＡ）に応じて最適な第１電源電圧ＶｏＡを出力する。
The first DC-
また、第２ＤＣ−ＤＣコンバータ１４ｂは、ＳＯＣ１２のメモリに供給する第２電源電圧ＶｏＢを生成する。第２ＤＣ−ＤＣコンバータ１４ｂは、内部回路の動作状態に関係なく略一定の第２電源電圧ＶｏＢを出力する。
Further, the second DC-
さらに、第３ＤＣ−ＤＣコンバータ１４ｃは、第２ＤＣ−ＤＣコンバータ１４ｂと同様に、ＳＯＣ１２のＩ／Ｏ部に供給する第３電源電圧ＶｏＣを生成する。第３ＤＣ−ＤＣコンバータ１４ｃは、Ｉ／Ｏ部の動作状態に関係なく略一定の第３電源電圧ＶｏＣを出力する。
Further, the third DC-
図２は、第１ＤＣ−ＤＣコンバータ１４ａの電気ブロック回路を示す。第１ＤＣ−ＤＣコンバータ１４ａは、ＳＯＣ１２の負荷回路としての内部回路１８の消費電流Ｉｘ（負荷）に応じて最適な第１電源電圧ＶｏＡを生成し、該内部回路１８に供給する回路である。第１ＤＣ−ＤＣコンバータ１４ａは、入力電圧ＰＶＣＣを降圧変換して第１電源電圧ＶｏＡを生成してＳＯＣ１２の内部回路１８に供給する。
FIG. 2 shows an electric block circuit of the first DC-
この第１ＤＣ−ＤＣコンバータ１４ａは電流制御型ＤＣ−ＤＣコンバータであり、制御回路部１９と平滑回路２０を備えている。第１ＤＣ−ＤＣコンバータ１４ａは、電流制御動作により、ＳＯＣ１２の内部回路１８のその時々の負荷状態に応じて第１電源電圧ＶｏＡを変化させ安定化して出力するように構成されている。つまり、制御回路部１９にてＳＯＣ１２の内部回路１８のその時々の負荷状態に応じた第１電源電圧ＶｏＡをデューティー制御にて生成する。そして、デューティー制御にて出力された第１電源電圧ＶｏＡは、チョークコイルＬ１と平滑用コンデンサＣ１からなる平滑回路２０にて平滑化され、その平滑された電源電圧はＳＯＣ１２の内部回路１８のその時々の負荷状態に対応した第１電源電圧ＶｏＡとして内部回路１８に出力される。
The first DC-
制御回路部１９は、電流検出部２１、電圧制御部２２、分圧回路２４、誤差増幅器ＥＲＲ１、電流比較器２５、フリップフロップ回路２６、発振器２７、ドライバ回路２８及びスイッチング回路２９を備えている。
The
電流検出部２１は、平滑回路２０のチョークコイルＬ１に流れる電流（消費電流Ｉｘ）を検出し、その消費電流Ｉｘに相対した負荷検出電圧Ｖｒ２を出力する。電流検出部２１は、検出した負荷検出電圧Ｖｒ２を電圧制御部２２及び電流比較器２５に出力する。
The
図３は、電圧制御部２２の電気ブロック回路を示す。電圧制御部２２は、レジスタ部３０、比較回路３１、タイマＴＩ、選択部３３及び電圧設定部３４を備えている。
レジスタ部３０は、データテーブル４０を備えている。データテーブル４０は、内部回路１８の消費電流Ｉｘに対する該内部回路１８が正常動作するために最適な第１電源電圧ＶｏＡの電圧値（最適電源電圧値Ｖｏ）のデータが記憶されている。
FIG. 3 shows an electric block circuit of the
The register unit 30 includes a data table 40. The data table 40 stores data of the voltage value (optimum power supply voltage value Vo) of the first power supply voltage VoA that is optimal for the internal circuit 18 to operate normally with respect to the current consumption Ix of the internal circuit 18.
詳述すると、データテーブル４０は、図４に示すように、内部回路１８の負荷状態を、複数の領域に消費電流Ｉｘの大きさで区分し、その消費電流Ｉｘの大きさで区分された領域毎に、最適な第１電源電圧ＶｏＡの最適電源電圧値Ｖｏのデータが記録されている。 More specifically, as shown in FIG. 4, the data table 40 divides the load state of the internal circuit 18 into a plurality of areas by the magnitude of the consumption current Ix, and is an area divided by the magnitude of the consumption current Ix. Every time, data of the optimum power supply voltage value Vo of the optimum first power supply voltage VoA is recorded.
尚、負荷領域毎の、最適電源電圧値Ｖｏは、２つの消費電流Ｉｘの値の範囲（下限消費電流値から上限消費電流値の間）で区分された負荷領域における、一方の小さい消費電流Ｉｘ（下限消費電流値）での最適な電源電圧値（下限電源電圧値）と、他方の大きい消費電流Ｉｘ（上限消費電流値）での最適な電源電圧値（上限電源電圧値）との平均値としている。 The optimum power supply voltage value Vo for each load region is one small current consumption Ix in the load region divided by the range of two current consumption Ix values (between the lower limit current consumption value and the upper limit current consumption value). Average value of the optimum power supply voltage value (lower limit power supply voltage value) at (lower limit current consumption value) and the optimum power supply voltage value (upper limit power supply voltage value) at the other large current consumption Ix (upper limit current consumption value) It is said.
因みに、図４においては、内部回路１８の消費電流Ｉｘが「Ｉ１」（下限消費電流値）〜「Ｉ２」（上限消費電流値）の第１負荷領域Ｚ１の負荷状態のときには、最適電源電圧値Ｖｏは「Ｖ１」となる。また、内部回路１８の消費電流Ｉｘが「Ｉ２」（下限消費電流値）〜「Ｉ３」（上限消費電流値）の第２負荷領域Ｚ２の負荷状態のときには、最適電源電圧値Ｖｏは「Ｖ２」となる。さらに、内部回路１８の消費電流Ｉｘが「Ｉ３」（下限消費電流値）〜「Ｉ４」（上限消費電流値）の第３負荷領域Ｚ３の負荷状態のときには、最適電源電圧値Ｖｏは「Ｖ３」となる。さらにまた、内部回路１８の消費電流Ｉｘが「Ｉ４」（下限消費電流値）〜「Ｉ５」（上限消費電流値）の第４負荷領域Ｚ４の負荷状態のときには、最適電源電圧値Ｖｏは「Ｖ４」となる。 Incidentally, in FIG. 4, when the current consumption Ix of the internal circuit 18 is in the load state of the first load region Z1 from “I1” (lower limit current consumption value) to “I2” (upper limit current consumption value), the optimum power supply voltage value is obtained. Vo becomes “V1”. When the current consumption Ix of the internal circuit 18 is in the load state of the second load region Z2 between “I2” (lower limit consumption current value) to “I3” (upper limit consumption current value), the optimum power supply voltage value Vo is “V2”. It becomes. Furthermore, when the current consumption Ix of the internal circuit 18 is in the load state of the third load region Z3 from “I3” (lower limit consumption current value) to “I4” (upper limit consumption current value), the optimum power supply voltage value Vo is “V3”. It becomes. Furthermore, when the current consumption Ix of the internal circuit 18 is in the load state of the fourth load region Z4 from “I4” (lower limit consumption current value) to “I5” (upper limit consumption current value), the optimum power supply voltage value Vo is “V4”. "
レジスタ部３０は、初期設定時に予め定めた負荷領域が初期設定され、その初期設定された負荷領域における最適電源電圧値Ｖｏを読み出し、電圧設定部３４に出力する。また、レジスタ部３０は、選択部３３から選択信号Ｓ１０に基づいて、先に電圧設定部３４に設定した最適電源電圧値Ｖｏを、１つ下の負荷領域の最適電源電圧値Ｖｏ又は１つ上の負荷領域の最適電源電圧値Ｖｏに変更する。尚、選択部３３から選択信号Ｓ１０がない場合には、電圧設定部３４に設定した最適電源電圧値Ｖｏを変更しない。
The register unit 30 initially sets a predetermined load region at the time of initial setting, reads the optimum power supply voltage value Vo in the initially set load region, and outputs the optimum power supply voltage value Vo to the
さらに、レジスタ部３０は、電圧設定部３４に出力した最適電源電圧値Ｖｏの負荷領域における下限消費電流値に対する下限電源電圧値Ｖｍｉｎの第１データ信号Ｓｎと、上限消費電流値に対する上限電源電圧値Ｖｍａｘ（＞Ｖｍｉｎ）の第２データ信号Ｓｎ＋１を比較回路３１に出力するようになっている。
Further, the register unit 30 includes the first data signal Sn of the lower limit power supply voltage value Vmin relative to the lower limit current consumption value in the load region of the optimum power supply voltage value Vo output to the
図５は、比較回路３１の電気ブロック回路図を示す。比較回路３１は、第１及び第２デコーダ４２，４３、第１及び第２コンパレータ４４，４５、アンド回路４６、ノア回路４７を備えている。
FIG. 5 shows an electric block circuit diagram of the
第１デコーダ４２は、レジスタ部３０から第２データ信号Ｓｎ＋１（上限電源電圧値Ｖｍａｘ）を入力し、該上限電源電圧値Ｖｍａｘを第１コンパレータ４４に出力する。第２デコーダ４３は、レジスタ部３０から第１データ信号Ｓｎ（下限電源電圧値Ｖｍｉｎ）を入力し、該下限電源電圧値Ｖｍｉｎを第２コンパレータ４５に出力する。
The
第１コンパレータ４４は、非反転入力端子に電流検出部２１から負荷検出電圧Ｖｒ２を入力する。第１コンパレータ４４は、この負荷検出電圧Ｖｒ２と反転入力端子に入力した上限電源電圧値Ｖｍａｘとを比較し、その比較結果を第１比較信号ＳＣ１としてアンド回路４６とノア回路４７に出力する。つまり、第１コンパレータ４４は、負荷検出電圧Ｖｒ２が上限電源電圧値Ｖｍａｘより大きいとき、Ｈレベル（高電位）の第１比較信号ＳＣ１を出力し、反対に、負荷検出電圧Ｖｒ２が上限電源電圧値Ｖｍａｘ以下の時、Ｌレベル（低電位）の第１比較信号ＳＣ１を出力する。
The
第２コンパレータ４５は、非反転入力端子に電流検出部２１から負荷検出電圧Ｖｒ２を入力する。第２コンパレータ４５は、この負荷検出電圧Ｖｒ２と反転入力端子に入力した下限電源電圧値Ｖｍｉｎとを比較し、その比較結果を第２比較信号ＳＣ２としてアンド回路４６とノア回路４７に出力する。つまり、第２コンパレータ４５は、負荷検出電圧Ｖｒ２が下限電源電圧値Ｖｍｉｎより大きいとき、Ｈレベルの第２比較信号ＳＣ２を出力し、反対に、負荷検出電圧Ｖｒ２が下限電源電圧値Ｖｍｉｎ以下のとき、Ｌレベルの第２比較信号ＳＣ２を出力する。
The
アンド回路４６は、第１コンパレータ４４から第１比較信号ＳＣ１と第２コンパレータ４５から第２比較信号ＳＣ２を入力する。アンド回路４６は、入力した第１及び第２比較信号ＳＣ１，ＳＣ２が共にＨレベルのとき、Ｈレベルの第１出力信号Ａ１を出力する。
The AND
ノア回路４７は、第１コンパレータ４４から第１比較信号ＳＣ１と第２コンパレータ４５から第２比較信号ＳＣ２を入力する。ノア回路４７は、入力した第１及び第２比較信号ＳＣ１，ＳＣ２が共にＬレベルのとき、Ｈレベルの第２出力信号Ａ２を出力する。
The NOR
すなわち、比較回路３１は、負荷検出電圧Ｖｒ２が下限電源電圧値Ｖｍｉｎ以下の場合、内部回路１８の負荷状態がデータテーブル４０で示す１つ下の負荷領域に移ったと判断して、ノア回路４７からＨレベルの第２出力信号Ａ２を出力する。反対に、比較回路３１は、負荷検出電圧Ｖｒ２が上限電源電圧値Ｖｍａｘより大きい場合、内部回路１８の負荷状態がデータテーブル４０で示す１つ上の負荷領域に移ったと判断して、アンド回路４６からＨレベルの第１出力信号Ａ１を出力する。尚、比較回路３１は、負荷検出電圧Ｖｒ２が下限電源電圧値Ｖｍｉｎより大きく上限電源電圧値Ｖｍａｘ以下の場合、内部回路１８の負荷状態の大きな変動がないと判断して、Ｌレベルの第１及び第２出力信号Ａ１，Ａ２をそれぞれアンド回路４６及びノア回路４７から出力する。
That is, when the load detection voltage Vr2 is equal to or lower than the lower limit power supply voltage value Vmin, the
そして、比較回路３１のアンド回路４６は選択部３３に接続されている。そして、負荷検出電圧Ｖｒ２が上限電源電圧値Ｖｍａｘより大きい場合に出力される。Ｈレベルの第１出力信号Ａ１は、選択部３３に出力される。選択部３３は、Ｈレベルの第１出力信号Ａ１を入力すると、内部回路１８の負荷状態が１つ上の負荷領域に移ったと判断して、レジスタ部３０に対して、今、電圧設定部３４に設定している第１電源電圧ＶｏＡの最適電源電圧値Ｖｏを、１つ上の領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ１０を出力する。
The AND
一方、比較回路３１のノア回路４７はタイマＴＩに接続されている。そして、負荷検出電圧Ｖｒ２が下限電源電圧値Ｖｍｉｎ以下の場合に出力される。Ｈレベルの第２出力信号Ａ２は、タイマＴＩに出力される。タイマＴＩは、比較回路３１からＨレベルの第２出力信号Ａ２を入力すると、予め設定された時間経過後に該Ｈレベルの第２出力信号Ａ２を遅延させて選択部３３に出力する。例えば、タイマＴＩはカウンタで構成され、このカウンタのカウント値に基づいて予め定めた時間ｔｋ遅延させたＨレベルの第２出力信号Ａ２が選択部３３に出力される。選択部３３はＨレベルの第２出力信号Ａ２を入力すると、内部回路１８の負荷状態が１つ上の負荷状態に移ったと判断して、レジスタ部３０に対して、１つ上の領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ１０を出力する。
On the other hand, the NOR
つまり、負荷検出電圧Ｖｒ２が上限電源電圧値Ｖｍａｘより大きくなったときには、即ち、内部回路１８が重負荷状態に変化したときには、直ちに、１つ上の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ１０が選択部３３からレジスタ部３０に出力される。反対に、負荷検出電圧Ｖｒ２が下限電源電圧値Ｖｍｉｎより小さくなったときには、即ち、内部回路１８が軽負荷状態に変化したときには、予め定めた時間ｔｋ経過後に、１つ下の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ１０が選択部３３からレジスタ部３０に出力される。
That is, when the load detection voltage Vr2 becomes larger than the upper limit power supply voltage value Vmax, that is, when the internal circuit 18 changes to the heavy load state, the load detection voltage Vr2 is immediately changed to the optimum power supply voltage value Vo in the next load region. The selection signal S10 is output from the
なお、タイマＴＩは、予め定めた時間ｔｋ経過前に、Ｈレベルの第２出力信号Ａ２が消失したとき（Ｌレベルの第２出力信号Ａ２になったとき）、軽負荷状態が解消されたとして、リセットされ、該Ｈレベルの第２出力信号Ａ２を選択部３３に出力しないようになっている。
Note that the timer TI assumes that the light load state has been eliminated when the H-level second output signal A2 disappears (when it becomes the L-level second output signal A2) before the predetermined time tk has elapsed. Thus, the second output signal A2 at H level is not output to the
そして、レジスタ部３０は、選択部３３から選択信号Ｓ１０に基づいて、先に電圧設定部３４に設定した最適電源電圧値Ｖｏを、軽負荷状態になったとして１つ下の負荷領域の最適電源電圧値Ｖｏ、又は、重負荷状態になったとして１つ上の負荷領域の最適電源電圧値Ｖｏに変更する。さらに、レジスタ部３０は、電圧設定部３４に出力した最適電源電圧値Ｖｏの領域における下限消費電流値に対する下限電源電圧値Ｖｍｉｎの第１データ信号Ｓｎと、上限消費電流値に対する上限電源電圧値Ｖｍａｘ（＞Ｖｍｉｎ）の第２データ信号Ｓｎ＋１を比較回路３１に出力する。
Then, based on the selection signal S10 from the
電圧設定部３４に設定した最適電源電圧値Ｖｏは、図２に示す分圧回路２４の分圧比を設定するためのデジタル値に変換されて同分圧回路２４に出力される。
分圧回路２４は、固定抵抗Ｒ１と可変抵抗Ｒ２の直列回路よりなり、その直列回路に内部回路１８にその時出力している第１電源電圧ＶｏＡ（最適電源電圧値Ｖｏ）が帰還信号ＦＢとして印加されている。そして、分圧回路２４は、固定抵抗Ｒ１と可変抵抗Ｒ２の接続点の電圧を分圧電圧Ｖｅ１として誤差増幅回路としての誤差増幅器ＥＲＲ１の反転入力端子に出力する。
The optimum power supply voltage value Vo set in the
The
可変抵抗Ｒ２は、内部回路１８の負荷状態に応じて電圧設定部３４に変更設定される所定の負荷領域における最適電源電圧値Ｖｏに相対したデジタル値に基づいて抵抗値が変更される。つまり、可変抵抗Ｒ２は、内部回路１８の負荷状態の変化に応じて、その抵抗値が変化するようになっている。
The resistance value of the variable resistor R2 is changed based on a digital value relative to the optimum power supply voltage value Vo in a predetermined load region that is changed and set in the
詳述すると、分圧電圧Ｖｅ１が出力される次段の誤差増幅器ＥＲＲ１は、該分圧電圧Ｖｅ１と非反転端子に接続した固定の基準電圧Ｖｒ１と比較が行われその差電圧ＳＧ３を求めている。言い換えると、誤差増幅器ＥＲＲ１は、帰還信号ＦＢと基準電圧Ｖｒ１とで、第１ＤＣ−ＤＣコンバータ１４ａが内部回路１８のその時の負荷状態での設定された負荷領域における出力すべき最適電源電圧値Ｖｏと、どれだけ偏差があるかを差電圧ＳＧ３で求める回路である。
More specifically, the error amplifier ERR1 at the next stage from which the divided voltage Ve1 is output is compared with the divided voltage Ve1 and a fixed reference voltage Vr1 connected to the non-inverting terminal to obtain the difference voltage SG3. . In other words, the error amplifier ERR1 uses the feedback signal FB and the reference voltage Vr1, and the first DC-
そして、誤差増幅器ＥＲＲ１は、内部回路１８の全ての負荷状態、即ち全ての負荷領域についてその負荷領域での出力すべき第１電源電圧ＶｏＡの最適電源電圧値Ｖｏについて、どのくらい偏差があるかを差電圧ＳＧ３で求める必要がある。このとき、基準電圧Ｖｒ１を負荷領域毎に変更すればよいが、本実施形態では、基準電圧Ｖｒ１は、固定であるため、負荷状態、即ち負荷領域ごと分圧回路２４の可変抵抗Ｒ２を変更して、分圧電圧Ｖｅ１を補正するようにしている。
Then, the error amplifier ERR1 determines how much the deviation exists with respect to the optimum power supply voltage value Vo of the first power supply voltage VoA to be output in all the load states of the internal circuit 18, that is, all the load areas. It is necessary to obtain the voltage SG3. At this time, the reference voltage Vr1 may be changed for each load region. However, in this embodiment, since the reference voltage Vr1 is fixed, the variable resistor R2 of the
可変抵抗Ｒ２は、最適電源電圧値Ｖｏが大きくなればそれに相対して抵抗値が小さくなるように制御されるようになっている。
そして、内部回路１８の負荷が重負荷状態になればなるほど、可変抵抗Ｒ２の抵抗値が小さくなるようにして、誤差増幅器ＥＲＲ１の反転入力端子に出力される分圧電圧Ｖｅ１も小さくするようにしている。反対に、内部回路１８の負荷が軽負荷状態になればなるほど、可変抵抗Ｒ２の抵抗値が大きくなるようにして、誤差増幅器ＥＲＲ１の反転入力端子に出力される分圧電圧Ｖｅ１も大きくなるようにしている。
The variable resistor R2 is controlled so that the resistance value decreases as the optimum power supply voltage value Vo increases.
Then, as the load of the internal circuit 18 becomes a heavy load state, the resistance value of the variable resistor R2 is decreased, and the divided voltage Ve1 output to the inverting input terminal of the error amplifier ERR1 is also decreased. Yes. On the contrary, as the load of the internal circuit 18 becomes lighter, the resistance value of the variable resistor R2 increases and the divided voltage Ve1 output to the inverting input terminal of the error amplifier ERR1 also increases. ing.
これによって、第１電源電圧ＶｏＡの最適電源電圧値Ｖｏが各領域で変更されても、誤差増幅器ＥＲＲ１は、実際に出力されている電圧とそのときの負荷領域における出力すべき最適電源電圧値Ｖｏとの偏差を求めることができる。 As a result, even if the optimum power supply voltage value Vo of the first power supply voltage VoA is changed in each region, the error amplifier ERR1 causes the voltage that is actually output and the optimum power supply voltage value Vo to be output in the load region at that time. And the deviation can be obtained.
そして、誤差増幅器ＥＲＲ１は、反転入力端子に分圧電圧Ｖｅ１が入力されるとともに、非反転入力端子には予め設定された基準電圧Ｖｒ１が入力される。誤差増幅器ＥＲＲ１は、分圧電圧Ｖｅ１、即ち、そのときの最適電源電圧値Ｖｏに比例した電圧と基準電圧Ｖｒ１との差電圧を増幅した誤差信号ＳＧ３を、電流比較器２５に出力する。
In the error amplifier ERR1, the divided voltage Ve1 is input to the inverting input terminal, and a preset reference voltage Vr1 is input to the non-inverting input terminal. The error amplifier ERR1 outputs to the
電流比較器２５は、反転入力端子に誤差増幅器ＥＲＲ１からの誤差信号ＳＧ３が入力されるともに、非反転入力端子に電流検出部２１からの負荷検出電圧Ｖｒ２が入力される。そして、電流比較器２５は、負荷検出電圧Ｖｒ２が誤差信号ＳＧ３以上になったとき、Ｈレベルの第１判定信号Ｊ１を、反対に、負荷検出電圧Ｖｒ２が誤差信号ＳＧ３より小さくなったとき、Ｌレベルの第１判定信号Ｊ１をフリップフロップ回路２６に出力する。
In the
つまり、電流比較器２５は、実際に内部回路１８に出力している実電源電圧が、電圧設定部３４に設定された最適電源電圧値Ｖｏで制御されているか比較する。そして、電流比較器２５は、実際に内部回路１８に出力している実電源電圧が、電圧設定部３４に設定された最適電源電圧値Ｖｏ以下のとき、Ｌレベルの第１判定信号Ｊ１を出力する。反対に、電流比較器２５は、実際に内部回路１８に出力している電源電圧が、電圧設定部３４に設定された最適電源電圧値Ｖｏより大きいとき、Ｈレベルの第１判定信号Ｊ１を出力する。
That is, the
電流比較器２５は、Ｈレベル及びＬレベルの第１判定信号Ｊ１をフリップフロップ回路２６に出力する。フリップフロップ回路（ＦＦ回路）２６は、ＲＳ−フリップフロップ回路であり、そのセット入力端子Ｓに電流比較器２５からの第１判定信号Ｊ１が入力される。ＦＦ回路２６は、そのリセット入力端子Ｒに発振器（ＯＳＣ）２７により生成されたクロック信号ＳＣＫが入力される。パルス信号発生回路を構成する発振器２７は、所定周波数の予め定められたパルス幅のクロック信号ＳＣＫをＦＦ回路２６のリセット入力端子Ｒに出力する。このクロック信号ＳＣＫがＨレベルとなる期間は、例えばＦＦ回路２６の出力信号をリセットするのに必要な時間に設定されている。
The
ＦＦ回路２６は、セット入力端子Ｓに入力されるＨレベルの第１判定信号Ｊ１に応答して出力端子Ｑの出力第２判定信号Ｊ２をセット、つまりＨレベルの第２判定信号Ｊ２を出力端子Ｑから出力する。そして、ＦＦ回路２６は、リセット入力端子Ｒに入力されるＨレベルのクロック信号ＳＣＫに応答して出力端子Ｑの出力第２判定信号Ｊ２をリセット、つまりＬレベルの第２判定信号Ｊ２を出力する。
The
つまり、ＦＦ回路２６は、クロック信号ＳＣＫの１周期中において第１判定信号Ｊ１のＬレベルとＨレベルのへの切替えを検出し、第１判定信号Ｊ１に相対したデューティー比のパルス信号（第２判定信号Ｊ２）を生成し、その生成した第２判定信号Ｊ２をドライバ回路２８に出力する。
That is, the
ドライバ回路２８は、入力端子に入力された第２判定信号Ｊ２に応答して、出力端子から駆動信号Ｄを出力する。ドライバ回路２８は、Ｌレベルの第２判定信号Ｊ２が入力されたとき、Ｌレベルの駆動信号Ｄを出力し、Ｈレベルの第２判定信号Ｊ２に入力したとき、Ｈレベルの駆動信号Ｄを出力する。
The
ドライバ回路２８は、駆動信号Ｄをスイッチング回路２９に出力する。スイッチング回路２９はメインスイッチングトランジスタとしての第１トランジスタＴ１と同期用トランジスタとしての第２トランジスタＴ２を有している。
The
第１トランジスタＴ１は、ＰチャネルＭＯＳトランジスタであり、ゲートに駆動信号Ｄが入力され、ソースに入力電圧ＰＶＣＣが供給されている。第１トランジスタＴ１のドレインは、第２トランジスタＴ２のドレインに接続されている。 The first transistor T1 is a P-channel MOS transistor, and the drive signal D is input to the gate and the input voltage PVCC is supplied to the source. The drain of the first transistor T1 is connected to the drain of the second transistor T2.
第２トランジスタＴ２は、ＮチャネルＭＯＳトランジスタであり、ゲートに駆動信号Ｄが入力されている。第２トランジスタＴ２のソースは、グランドに接続されている。また、第２トランジスタＴ２のドレインと第１トランジスタＴ１のドレインの接続点（ノードＬｘ）は、平滑回路２０のチョークコイルＬ１を介して内部回路１８に接続されている。
The second transistor T2 is an N-channel MOS transistor, and the drive signal D is input to the gate. The source of the second transistor T2 is connected to the ground. The connection point (node Lx) between the drain of the second transistor T2 and the drain of the first transistor T1 is connected to the internal circuit 18 via the choke coil L1 of the smoothing
スイッチング回路２９は、ドライバ回路２８がＬレベルの駆動信号Ｄを出力すると、第１トランジスタＴ１がオン、第２トランジスタＴ２がオフして、入力電圧ＰＶＣＣをチョークコイルＬ１を介して内部回路１８に供給するようになっている。
When the
また、反対に、スイッチング回路２９は、ドライバ回路２８がＨレベルの駆動信号Ｄを出力すると、第１トランジスタＴ１がオフ、第２トランジスタＴ２がオンして、内部回路１８への入力電圧ＰＶＣＣの供給を遮断させるようになっている。
On the other hand, when the
即ち、実際に内部回路１８に出力している実電源電圧（第１電源電圧ＶｏＡ）が、電圧設定部３４に設定された最適電源電圧値Ｖｏ以下のとき、ドライバ回路２８は、Ｌレベルの駆動信号Ｄを出力し、第１トランジスタＴ１をオン、第２トランジスタＴ２をオフさせて、入力電圧ＰＶＣＣをチョークコイルＬ１を介して内部回路１８に供給するようになっている。
That is, when the actual power supply voltage (first power supply voltage VoA) actually output to the internal circuit 18 is equal to or less than the optimum power supply voltage value Vo set in the
反対に、実際に内部回路１８に出力している実電源電圧が、電圧設定部３４に設定された最適電源電圧値Ｖｏより大きいとき、ドライバ回路２８は、Ｈレベルの駆動信号Ｄを出力し、第１トランジスタＴ１をオフ、第２トランジスタをオンさせ、内部回路１８への入力電圧ＰＶＣＣの供給を遮断させるようになっている。
On the contrary, when the actual power supply voltage actually output to the internal circuit 18 is larger than the optimum power supply voltage value Vo set in the
つまり、電流比較器２５は、実際に内部回路１８に出力している実電源電圧が電圧設定部３４に設定された最適電源電圧値Ｖｏに近づくようデューティー比を制御する第１判定信号Ｊ１を出力する。ＦＦ回路２６は、第１判定信号Ｊ１に相対したパルス信号（第２判定信号Ｊ２）を生成する。そして、ドライブ部２８は、第２判定信号Ｊ２に応答して、実際に内部回路１８に出力している実電源電圧が電圧設定部３４に設定された最適電源電圧値Ｖｏに近づけるべくスイッチングトランジスタＴ１，Ｔ２を駆動する。
That is, the
次に、上記の電圧制御部２２を備える第１ＤＣ−ＤＣコンバータ１４ａの動作を説明する。
今、図６に示すように、まず第１電源電圧ＶｏＡがデータテーブル４０に記憶された電圧値Ｖ１（第１負荷領域Ｚ１）に維持されている。
Next, operation | movement of the 1st DC-
Now, as shown in FIG. 6, first, the first power supply voltage VoA is maintained at the voltage value V <b> 1 (first load region Z <b> 1) stored in the data table 40.
そして、時間ｔ１において、内部回路１８の負荷状態（消費電流Ｉｘ）がデータテーブル４０に記憶された第１負荷領域Ｚ１の電流値Ｉ２より増大すると、電流検出部２１は、このときの消費電流Ｉｘの電流値に相対して負荷検出電圧Ｖｒ２の値も増大する。負荷検出電圧Ｖｒ２が電流値Ｉ２に相対した電圧値まで大きくなると、電圧制御部２２は、第１電源電圧ＶｏＡの最適電源電圧値Ｖｏをデータテーブル４０に記憶された１つ上の負荷領域（第２負荷領域Ｚ２）の電圧値Ｖ２に設定し、この最適電源電圧値Ｖｏを分圧回路２４の分圧比を設定するためのデジタル値に変換して分圧回路２４に出力する。
When the load state (current consumption Ix) of the internal circuit 18 increases from the current value I2 of the first load region Z1 stored in the data table 40 at time t1, the
そして、分圧回路２４が第１電源電圧ＶｏＡをデータテーブル４０に記憶された１つ上の負荷領域の電圧値Ｖ２にするための予め設定された分圧比に設定されると、分圧回路２４は、第１電源電圧ＶｏＡをデータテーブル４０に記憶された１つ上の負荷領域の電圧値Ｖ２に基づいた可変抵抗Ｒ２を変更して分圧電圧Ｖｅ１を小さくする。分圧電圧Ｖｅ１を小さくすることによって、誤差増幅器ＥＲＲ１から出力される誤差信号ＳＧ３が相対的に大きな値となる。
When the
そして、誤差信号ＳＧ３がこの分圧電圧Ｖｅ１に相対した電圧値まで大きくなると、電流比較器２５は、この誤差信号ＳＧ３と負荷検出電圧Ｖｒ２を比較する。この誤差信号ＳＧ３と比較することによって、電流比較器２５から出力される第１判定信号Ｊ１が、第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１のときと比較して、デューティー比においてＬレベルの割合が大きくなる。
When the error signal SG3 increases to a voltage value relative to the divided voltage Ve1, the
そして、この誤差信号ＳＧ３に相対した第１判定信号Ｊ１を入力すると、ＦＦ回路２６は、第１判定信号Ｊ１がＨレベルになるまで、Ｌレベルの第２判定信号Ｊ２を維持する。ＦＦ回路２６は、Ｈレベルの第１判定信号Ｊ１を入力すると、発振器２７からＨレベルのクロック信号ＳＣＫを入力するまで、Ｈレベルの第２判定信号Ｊ２を維持する。よって、ＦＦ回路２６から出力される第２判定信号Ｊ２が、第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１のときと比較して、デューティー比においてＬレベルの割合が大きくなる。
When the first determination signal J1 relative to the error signal SG3 is input, the
そして、この誤差信号ＳＧ３に相対したデューティー比の第２判定信号Ｊ２を入力すると、ドライバ回路２８は、この第２判定信号Ｊ２のデューティー比に相対して駆動信号Ｄを出力し、第１トランジスタＴ１と第２トランジスタＴ２をオンオフする。第１トランジスタＴ１と第２トランジスタＴ２を第２判定信号Ｊ２のデューティー比に相対してオンオフすることによって、第１電源電圧ＶｏＡが第２負荷領域Ｚ２の電圧値Ｖ２になる。
When the second determination signal J2 having a duty ratio relative to the error signal SG3 is input, the
そして、第１電源電圧ＶｏＡが第２負荷領域Ｚ２の電圧値Ｖ２になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第２負荷領域Ｚ２の電圧値Ｖ２に維持する。
When the first power supply voltage VoA reaches the voltage value V2 of the second load region Z2, the first DC-
そして、時間ｔ２において、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ３より増大すると、電流検出部２１は、このときの消費電流Ｉｘの電流値に相対して負荷検出電圧Ｖｒ２の値も増大する。負荷検出電圧Ｖｒ２が電流値Ｉ３に相対した電圧値まで大きくなると、電圧制御部２２は、第１電源電圧ＶｏＡの最適電源電圧値Ｖｏをデータテーブル４０に記憶された１つ上の負荷領域（第３負荷領域Ｚ３）の電圧値Ｖ３に設定し、この最適電源電圧値Ｖｏを分圧回路２４の分圧比を設定するためのデジタル値に変換して分圧回路２４に出力する。
At time t2, when the consumption current Ix of the internal circuit 18 increases from the current value I3 of the second load region Z2, the
そして、分圧回路２４が第１電源電圧ＶｏＡをデータテーブル４０に記憶された１つ上の第３負荷領域Ｚ３の電圧値Ｖ３にするための予め設定された分圧比に設定されると、分圧回路２４は、第１電源電圧ＶｏＡをデータテーブル４０に記憶された１つ上の第３負荷領域Ｚ３の電圧値Ｖ３に基づいた可変抵抗Ｒ２を変更して分圧電圧Ｖｅ１を小さくする。分圧電圧Ｖｅ１を小さくすることによって、誤差増幅器ＥＲＲ１から出力される誤差信号ＳＧ３が相対的に大きな値となる。
Then, when the
そして、誤差信号ＳＧ３がこの分圧電圧Ｖｅ１に相対した電圧値まで大きくなると、電流比較器２５は、この誤差信号ＳＧ３と負荷検出電圧Ｖｒ２を比較する。この誤差信号ＳＧ３と比較することによって、電流比較器２５から出力される第１判定信号Ｊ１が、第１電源電圧ＶｏＡがデータテーブル４０に記憶された第２負荷領域Ｚ２の電圧値Ｖ２のときと比較して、デューティー比においてＬレベルの割合が大きくなる。
When the error signal SG3 increases to a voltage value relative to the divided voltage Ve1, the
そして、この誤差信号ＳＧ３に相対した第１判定信号Ｊ１を入力すると、ＦＦ回路２６は、第１判定信号Ｊ１がＨレベルになるまで、Ｌレベルの第２判定信号Ｊ２を維持する。ＦＦ回路２６は、Ｈレベルの第１判定信号Ｊ１を入力すると、発振器２７からＨレベルのクロック信号ＳＣＫを入力するまで、Ｌレベルの第２判定信号Ｊ２を維持する。よって、ＦＦ回路２６から出力される第２判定信号Ｊ２が、第１電源電圧ＶｏＡが第２負荷領域Ｚ２の電圧値Ｖ２のときと比較して、デューティー比においてＬレベルの割合が大きくなる。
When the first determination signal J1 relative to the error signal SG3 is input, the
そして、この誤差信号ＳＧ３に相対したデューティー比の第２判定信号Ｊ２を入力すると、ドライバ回路２８は、この第２判定信号Ｊ２のデューティー比に相対して駆動信号Ｄを出力し、第１トランジスタＴ１と第２トランジスタＴ２をオンオフする。第１トランジスタＴ１と第２トランジスタＴ２を第２判定信号Ｊ２のデューディー比に相対してオンオフすることによって、第１電源電圧ＶｏＡが第３負荷領域Ｚ３の電圧値Ｖ３になる。
When the second determination signal J2 having a duty ratio relative to the error signal SG3 is input, the
そして、第１電源電圧ＶｏＡが第３負荷領域Ｚ３の電圧値Ｖ３になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第３負荷領域Ｚ３の電圧値Ｖ３に維持する。
When the first power supply voltage VoA reaches the voltage value V3 of the third load region Z3, the first DC-
続いて、時間ｔ３において、内部回路１８の負荷状態（消費電流Ｉｘ）が第３負荷領域Ｚ３の電流値Ｉ４より増大すると、上記の時間ｔ１，ｔ２のときと同様に、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第４負荷領域Ｚ４の電圧値Ｖ４に出力する。
Subsequently, when the load state (current consumption Ix) of the internal circuit 18 increases from the current value I4 of the third load region Z3 at time t3, the first DC-
そして、第１電源電圧ＶｏＡが第４負荷領域Ｚ４の電圧値Ｖ４になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第４負荷領域Ｚ４の電圧値Ｖ４に維持する。
When the first power supply voltage VoA becomes the voltage value V4 of the fourth load region Z4, the first DC-
そして、時間ｔ４において、内部回路１８の負荷状態（消費電流Ｉｘ）が第４負荷領域Ｚ４の電流値Ｉ４より減少すると、電流検出部２１は、このときの消費電流Ｉｘの電流値に相対して負荷検出電圧Ｖｒ２の値も低下する。負荷検出電圧Ｖｒ２が電流値Ｉ３に相対した電圧値まで小さくなると、電圧制御部２２は、この電圧値を検出してから予め設定された時間ｔｋ経過後に、第１電源電圧ＶｏＡの最適電源電圧値Ｖｏをデータテーブル４０に記憶された１つ下の負荷領域（第３負荷領域Ｚ３）の電圧値Ｖ３に設定する。そして、電圧制御部２２は、この最適電源電圧値Ｖｏを分圧回路２４の分圧比を設定するためのデジタル値に変換して分圧回路２４に出力する。
Then, at time t4, when the load state (consumption current Ix) of the internal circuit 18 decreases from the current value I4 of the fourth load region Z4, the
そして、分圧回路２４が第１電源電圧ＶｏＡをデータテーブル４０に記憶された１つ下の負荷領域の電圧値Ｖ３にするための予め設定された分圧比に設定されると、分圧回路２４は、第１電源電圧ＶｏＡをデータテーブル４０に記憶された１つ下の領域の電圧値Ｖ３に基づいた可変抵抗Ｒ２を変更して分圧電圧Ｖｅ１を大きくする。分圧電圧Ｖｅ１を大きくすることによって、誤差増幅器ＥＲＲ１から出力される誤差信号ＳＧ３が相対的に小さな値となる。
When the
そして、誤差信号ＳＧ３がこの分圧電圧Ｖｅ１に相対した電圧値まで小さくなると、電流比較器２５は、この誤差信号ＳＧ３と負荷検出電圧Ｖｒ２を比較する。この誤差信号ＳＧ３と比較することによって、電流比較器２５から出力される第１判定信号Ｊ１が、第１電源電圧ＶｏＡが第４負荷領域Ｚ４の電圧値Ｖ４のときと比較して、デューティー比においてＬレベルの割合が小さくなる。
When the error signal SG3 decreases to a voltage value relative to the divided voltage Ve1, the
そして、この誤差信号ＳＧ３に相対した第１判定信号Ｊ１を入力すると、ＦＦ回路２６は、第１判定信号Ｊ１がＨレベルになるまで、Ｌレベルの第２判定信号Ｊ２を維持する。ＦＦ回路２６は、Ｈレベルの第１判定信号Ｊ１を入力すると、発振器２７からＨレベルのクロック信号ＳＣＫを入力するまで、Ｌレベルの第２判定信号Ｊ２を維持する。よって、ＦＦ回路２６から出力される第２判定信号Ｊ２が、第１電源電圧ＶｏＡが第４負荷領域Ｚ４の電圧値Ｖ４のときと比較して、デューティー比においてＬレベルの割合が小さくなる。
When the first determination signal J1 relative to the error signal SG3 is input, the
そして、この誤差信号ＳＧ３に相対したデューティー比の第２判定信号Ｊ２を入力すると、ドライバ回路２８は、この第２判定信号Ｊ２のデューティー比に相対して駆動信号Ｄを出力して第１トランジスタＴ１と第２トランジスタＴ２をオンオフする。第１トランジスタＴ１と第２トランジスタＴ２を第１判定信号Ｊ１のデューティー比に相対してオンオフすることによって、第１電源電圧ＶｏＡがデータテーブル４０に記憶された１つ下の負荷領域（第３負荷領域Ｚ）の電圧値Ｖ３になる。
When the second determination signal J2 having a duty ratio relative to the error signal SG3 is input, the
そして、第１電源電圧ＶｏＡが第３負荷領域Ｚ３の電圧値Ｖ３になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第３負荷領域Ｚ３の電圧値Ｖ３に維持する。
When the first power supply voltage VoA reaches the voltage value V3 of the third load region Z3, the first DC-
そして、時間ｔ５において、内部回路１８の負荷状態（消費電流Ｉｘ）が第２負荷領域Ｚ２の電流値Ｉ２より減少すると、上記の時間ｔ４のときと同様に、第１ＤＣ−ＤＣコンバータ１４ａは、予め設定された時間ｔｋ経過後に第１電源電圧ＶｏＡをデータテーブル４０に記録された１つ下の負荷領域（第２負荷領域）の電圧値Ｖ２に出力する。そして、第１ＤＣ−ＤＣコンバータ１４ａは、再度、予め設定された時間ｔｋ経過した後に第１電源電圧がデータテーブル４０に記憶された１つ下の負荷領域（第１負荷領域Ｚ１）の電圧値Ｖ１になる。
When the load state (current consumption Ix) of the internal circuit 18 decreases from the current value I2 of the second load region Z2 at time t5, the first DC-
つまり、内部回路１８の負荷状態がデータテーブル４０に記録された電流値を複数またいで低下する場合、第１ＤＣ−ＤＣコンバータ１４ａは、データテーブル４０に記録された電流値毎に予め設定された時間ｔｋを経過してから第１電源電圧ＶｏＡを変更する。このため、第１ＤＣ−ＤＣコンバータ１４ａの第１電源電圧ＶｏＡは、線形に低下せずに階段上に低下することになる。
That is, when the load state of the internal circuit 18 drops across a plurality of current values recorded in the data table 40, the first DC-
従って、第１ＤＣ−ＤＣコンバータ１４ａは、いま電圧設定部３４に設定されている領域の上限消費電流値より増大するか、又は下限消費電流値より減少すると、電圧設定部３４の設定を変更して第１電源電圧ＶｏＡの最適電源電圧値Ｖｏを切替える。
Therefore, the first DC-
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）電圧制御部２２は、レジスタ部３０にデータテーブル４０を備えている。データテーブル４０は、内部回路１８の負荷状態を、複数の負荷領域に消費電流Ｉｘの大きさで区分し、その消費電流Ｉｘの大きさで区分された負荷領域毎に、最適な第１電源電圧ＶｏＡの最適電源電圧値Ｖｏのデータが記憶されている。電圧制御部２２は、内部回路１８の消費電流Ｉｘに相対した負荷検出電圧Ｖｒ２を入力し、この負荷検出電圧Ｖｒ２に基づいてデータテーブル４０に記憶された最適電源電圧値Ｖｏを選択する。そして、電圧制御部２２は、選択したデータテーブル４０に記録された最適電源電圧値Ｖｏに相対した分圧比に分圧回路２４を設定する。これによって、第１ＤＣ−ＤＣコンバータ１４ａは、設定された分圧回路２４の分圧比に相対した第１電源電圧ＶｏＡの最適電源電圧値Ｖｏを出力する。
As described above, according to the present embodiment, the following effects can be obtained.
(1) The
従って、第１ＤＣ−ＤＣコンバータ１４ａは、このときの内部回路１８の負荷状態に最適な電源電圧を供給することができる。その結果、内部回路１８は低消費電力化することができる。
Therefore, the first DC-
（２）内部回路１８の負荷状態がデータテーブル４０に記憶された下限電源電圧値Ｖｍｉｎより小さくなるとき、電圧制御部２２は、予め設定された時間ｔｋ経過後に、その時の内部回路１８の消費電流Ｉｘに最適なデータテーブル４０に記録された最適電源電圧値Ｖｏを選択する。そして、電圧制御部２２は、この最適電源電圧値Ｖｏに相対した分圧比に分圧回路２４を設定する。これによって、第１ＤＣ−ＤＣコンバータ１４ａは、データテーブル４０に記憶された下限電源電圧値Ｖｍｉｎより小さくなってから予め設定された時間ｔｋ経過後に、第１電源電圧ＶｏＡを切替えて出力する。
(2) When the load state of the internal circuit 18 is smaller than the lower limit power supply voltage value Vmin stored in the data table 40, the
従って、瞬時の内部回路１８の消費電流Ｉｘの低下では第１電源電圧ＶｏＡを低下することはないため、内部回路１８の負荷状態が復帰したとき、内部回路１８の負荷状態に相対して低い第１電源電圧ＶｏＡがそのまま供給され、内部回路１８が正常に動作しなくなるということはない。 Therefore, since the first power supply voltage VoA does not decrease when the current consumption Ix of the internal circuit 18 decreases instantaneously, when the load state of the internal circuit 18 is restored, the first power supply voltage VoA is low relative to the load state of the internal circuit 18. One power supply voltage VoA is supplied as it is, and the internal circuit 18 does not stop operating normally.
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、第１ＤＣ−ＤＣコンバータ１４ａの第１電源電圧ＶｏＡは、データテーブル４０に記憶された最適電源電圧値Ｖｏを出力していたが、システムコントローラ１３から第１電源電圧ＶｏＡの電圧値の情報を持つ信号を入力し、第１電源電圧ＶｏＡの電圧値を設定して出力してもよい。
In addition, you may implement each said embodiment in the following aspects.
In the above embodiment, the first power supply voltage VoA of the first DC-
・上記実施形態において、複数の第１〜第３ＤＣ−ＤＣコンバータ１４ａ〜１４ｃを備えたシステム電源を、１つの第１ＤＣ−ＤＣコンバータ１４ａを備えた電源ＩＣにしてもよい。
In the above embodiment, the system power supply including the plurality of first to third DC-
・上記実施形態において、内部回路１８の消費電流Ｉｘが減少する場合、予め設定された時間ｔｋ経過後に、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡの電圧値を低下していた。しかしながら、第１ＤＣ−ＤＣコンバータ１４ａは、内部回路１８の消費電流Ｉｘが増大するときも予め設定された時間ｔｋ経過後に、第１電源電圧ＶｏＡの電圧値を上げてもよい。
In the above embodiment, when the consumption current Ix of the internal circuit 18 decreases, the first DC-
・上記実施形態において、第１ＤＣ−ＤＣコンバータ１４ａのドライバ回路２８は、スイッチング回路２９に駆動信号Ｄを出力していた。しかしながら、駆動信号Ｄは、第１トランジスタＴ１のゲートに出力される第１駆動信号と第２トランジスタＴ２のゲートに出力される第２駆動信号に変更してもよい。第１駆動信号、第２駆動信号は、それぞれ第１トランジスタＴ１、第２トランジスタＴ２を相補的にオンオフさせる。また、第１駆動信号、第２駆動信号は、第１トランジスタＴ１、第２トランジスタＴ２が相補的にオンオフする切替わり期間には、第１トランジスタＴ１、第２トランジスタＴ２を共にオフさせる期間を生成する。
In the above embodiment, the
従って、第１トランジスタＴ１、第２トランジスタＴ２が相補的にオンオフする切替わり期間に、第１トランジスタＴ１、第２トランジスタＴ２が共にオンして貫通電流が流れることを防ぐことができる。 Therefore, it is possible to prevent the first transistor T1 and the second transistor T2 from both being turned on and a through current flowing during the switching period in which the first transistor T1 and the second transistor T2 are complementarily turned on and off.
（第２実施形態）
以下、本発明を具体化した第２実施形態を図７〜図１０に従って説明する。第２実施形態では、電圧制御部２２が、内部回路１８の負荷状態の変化に応じて第１ＤＣ−ＤＣコンバータ１４ａの第１電源電圧ＶｏＡを制御する点が上記第１実施形態と異なっている。つまり、上記第１実施形態では、内部回路１８の消費電流がデータテーブル４０に記憶された負荷領域を２つ以上またいで負荷状態が変化する場合でも、そのときに設定している第１電源電圧ＶｏＡの最適電源電圧値Ｖｏを、１つ上又は下の負荷領域の最適電源電圧値Ｖｏを経て変更していた。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. The second embodiment is different from the first embodiment in that the
しかし、この実施形態では、内部回路１８の負荷状態がデータテーブル４０に記録された負荷領域を２つ以上またいで変化する場合、そのときに設定している第１電源電圧ＶｏＡの最適電源電圧値Ｖｏを、負荷状態の変化量に相対して２つ以上又は２つ以下の負荷領域の最適電源電圧値Ｖｏに変更する。以下、第１実施形態との相違点を中心に説明する。なお、第２実施形態の制御回路部は、図２に示す第１実施形態の制御回路部１９と略同様の構成を備えている。先の図２〜図５に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
However, in this embodiment, when the load state of the internal circuit 18 changes across two or more load areas recorded in the data table 40, the optimum power supply voltage value of the first power supply voltage VoA set at that time Vo is changed to the optimum power supply voltage value Vo in two or more or two or less load regions relative to the amount of change in the load state. Hereinafter, the difference from the first embodiment will be mainly described. The control circuit unit of the second embodiment has substantially the same configuration as the
図７は、電圧制御部２２ａの電気ブロック回路を示す。電圧制御部２２ａは、レジスタ部３０ａ、比較回路３１ａ、第１〜第３タイマＴＩ１〜ＴＩ３、選択部３３ａ、電圧設定部３４を備えている。
FIG. 7 shows an electric block circuit of the
レジスタ部３０ａは、第１実施形態のレジスタ部３０と同様に、データテーブル４０を備えている。
レジスタ部３０ａは、電圧設定部３４に出力した最適電源電圧値Ｖｏの負荷領域における下限消費電流値に対する第１下限電源電圧値Ｖｍｉｎ１の第１データ信号Ｓｎと、電圧設定部３４に出力した最適電源電圧値Ｖｏの１つ下の負荷領域における下限消費電流値に対する第２下限電源電圧値Ｖｍｉｎ２（＜Ｖｍｉｎ１）の第２データ信号Ｓｎ−１と、電圧設定部３４に出力した最適電源電圧値Ｖｏ（Ｖｎ）の２つ下の負荷領域における下限消費電流値に対する第３下限電源電圧値Ｖｍｉｎ３（＜Ｖｍｉｎ２）の第３データ信号Ｓｎ−２を比較回路３１ａに出力するようになっている。
Similar to the register unit 30 of the first embodiment, the
The
さらに、レジスタ部３０ａは、電圧設定部３４に出力した最適電源電圧値Ｖｏの負荷領域における上限消費電流値に対する第１上限電源電圧値Ｖｍａｘ１の第４データ信号Ｓｎ＋１と、電圧設定部３４に出力した最適電源電圧値Ｖｏの１つ上の負荷領域における上限消費電流値に対する第２上限電源電圧値Ｖｍａｘ２（＞Ｖｍａｘ１）の第５データ信号Ｓｎ＋２と、電圧設定部３４に出力した最適電源電圧値Ｖｏの２つ上の負荷領域における上限消費電流値に対する第３上限電源電圧値Ｖｍａｘ３（＞Ｖｍａｘ２）の第６データ信号Ｓｎ＋３を比較回路３１ａに出力するようになっている。
Further, the
比較回路３１ａは、レジスタ部３０ａから入力された第１〜第６データ信号Ｓｎ−２〜Ｓｎ＋３と負荷検出電圧Ｖｒ２とを比較し、負荷検出電圧Ｖｒ２がデータテーブル４０に記憶した負荷領域のどの負荷領域に該当するかを判定するようになっている。
The
図８は、比較回路３１ａの電気ブロック回路図を示す。比較回路３１ａは、第１〜第６デコーダ６１〜６６、第１〜第６コンパレータ７１〜７６、第１〜第３ノア回路７７ａ〜７７ｃ、第１〜第７アンド回路７８ａ〜７８ｇ，第１〜第３インバータ回路７９ａ〜７９ｄを備えている。
FIG. 8 shows an electric block circuit diagram of the
第１デコーダ６１は、レジスタ部３０ａから第３下限電源電圧値Ｖｍｉｎ３の第３データ信号Ｓｎ−２を入力し、該第３下限電源電圧値Ｖｍｉｎ３を第１コンパレータ７１に出力する。第２デコーダ６２は、レジスタ部３０ａから第２下限電源電圧値Ｖｍｉｎ２の第２データ信号Ｓｎ−１を入力し、該第２下限電源電圧値Ｖｍｉｎ２を第２コンパレータ７２に出力する。第３デコーダ６３は、レジスタ部３０ａから第１下限電源電圧値Ｖｍｉｎ１の第１データ信号Ｓｎを入力し、該第１下限電源電圧値Ｖｍｉｎ１を第３コンパレータ７３に出力する。
The
第４デコーダ６４は、レジスタ部３０ａから第１上限電源電圧値Ｖｍａｘ１の第４データ信号Ｓｎ＋１を入力し、該第１上限電源電圧値Ｖｍａｘ１を第４コンパレータ７４に出力する。第５デコーダ６５は、レジスタ部３０ａから第２上限電源電圧値Ｖｍａｘ２の第５データ信号Ｓｎ＋２を入力し、該第２上限電源電圧値Ｖｍａｘ２を第５コンパレータ７５に出力する。第６デコーダ６６は、レジスタ部３０ａから第３上限電源電圧値Ｖｍａｘ３の第６データ信号Ｓｎ＋３を入力し、該第３上限電源電圧値Ｖｍａｘ３を第６コンパレータ７６に出力する。
The fourth decoder 64 receives the fourth data signal Sn + 1 having the first upper limit power supply voltage value Vmax1 from the
第１コンパレータ７１は、非反転入力端子に電流検出部２１から負荷検出電圧Ｖｒ２を入力する。第１コンパレータ７１は、この負荷検出電圧Ｖｒ２と反転入力端子に入力した第３下限電源電圧値Ｖｍｉｎ３とを比較し、その結果に応じて第１比較信号ＣＭ１を第１ノア回路７７ａに出力する。つまり、第１コンパレータ７１は、負荷検出電圧Ｖｒ２が第３下限電源電圧値Ｖｍｉｎ３より大きいとき、Ｈレベル（高電位）の第１比較信号ＣＭ１を出力し、反対に、負荷検出電圧Ｖｒ２が第３下限電源電圧値Ｖｍｉｎ３より小さいとき、Ｌレベルの第１比較信号ＣＭ１を出力する。
The
第２コンパレータ７２は、非反転入力端子に電流検出部２１から負荷検出電圧Ｖｒ２を入力する。第２コンパレータ７２は、この負荷検出電圧Ｖｒ２と反転入力端子に入力した第２下限電源電圧値Ｖｍｉｎ２とを比較し、その結果に応じて第２比較信号ＣＭ２を第１及び第２ノア回路７７ａ，７７ｂに出力する。つまり、第２コンパレータ７２は、負荷検出電圧Ｖｒ２が第２下限電源電圧値Ｖｍｉｎ２より大きいとき、Ｈレベル（高電位）の第２比較信号ＣＭ２を出力し、反対に、負荷検出電圧Ｖｒ２が第２下限電源電圧値Ｖｍｉｎ２より小さいとき、Ｌレベルの第２比較信号ＣＭ２を出力する。
The
第３コンパレータ７３は、非反転入力端子に電流検出部２１から負荷検出電圧Ｖｒ２を入力する。第３コンパレータ７３は、この負荷検出電圧Ｖｒ２と反転入力端子に入力した第１下限電源電圧値Ｖｍｉｎ１とを比較し、その結果に応じて第３比較信号ＣＭ３を第２及び第３ノア回路７７ｂ，７７ｃ、第１アンド回路７８ａに出力する。つまり、第３コンパレータ７３は、負荷検出電圧Ｖｒ２が第１下限電源電圧値Ｖｍｉｎ１より大きいとき、Ｈレベル（高電位）の第３比較信号ＣＭ３を出力し、反対に、負荷検出電圧Ｖｒ２が第１下限電源電圧値Ｖｍｉｎ１より小さいとき、Ｌレベルの第３比較信号ＣＭ３を出力する。
The
第４コンパレータ７４は、非反転入力端子に電流検出部２１から負荷検出電圧Ｖｒ２を入力する。第４コンパレータ７４は、この負荷検出電圧Ｖｒ２と反転入力端子に入力した第１上限電源電圧値Ｖｍａｘ１とを比較し、その結果に応じて第４比較信号ＣＭ４を第３ノア回路７７ｃ、第１及び第２アンド回路７８ａ，７８ｂに出力する。つまり、第４コンパレータ７４は、負荷検出電圧Ｖｒ２が第１上限電源電圧値Ｖｍａｘ１より大きいとき、Ｈレベル（高電位）の第４比較信号ＣＭ４を出力し、反対に、負荷検出電圧Ｖｒ２が第１上限電源電圧値Ｖｍａｘ１より小さいとき、Ｌレベルの第４比較信号ＣＭ４を出力する。
The
第５コンパレータ７５は、非反転入力端子に電流検出部２１から負荷検出電圧Ｖｒ２を入力する。第５コンパレータ７５は、この負荷検出電圧Ｖｒ２と反転入力端子に入力した第２上限電源電圧値Ｖｍａｘ２とを比較し、その結果に応じて第５比較信号ＣＭ５を第２及び第３アンド回路７８ｂ，７８ｃに出力する。つまり、第５コンパレータ７５は、負荷検出電圧Ｖｒ２が第２上限電源電圧値Ｖｍａｘ２より大きいとき、Ｈレベル（高電位）の第５比較信号ＣＭ５を出力し、反対に、負荷検出電圧Ｖｒ２が第２上限電源電圧値Ｖｍａｘ２より小さいとき、Ｌレベルの第５比較信号ＣＭ５を出力する。
The
第６コンパレータ７６は、非反転入力端子に電流検出部２１から負荷検出電圧Ｖｒ２を入力する。第６コンパレータ７６は、この負荷検出電圧Ｖｒ２と反転入力端子に入力した第３上限電源電圧値Ｖｍａｘ３とを比較し、その結果に応じて第６比較信号ＣＭ６を第３アンド回路７８ｃに出力する。つまり、第６コンパレータ７６は、負荷検出電圧Ｖｒ２が第３上限電源電圧値Ｖｍａｘ３より大きいとき、Ｈレベル（高電位）の第６比較信号ＣＭ６を出力し、反対に、負荷検出電圧Ｖｒ２が第３上限電源電圧値Ｖｍａｘ３より小さいとき、Ｌレベルの第６比較信号ＣＭ６を出力する。
The
第１ノア回路７７ａは、第１コンパレータ７１から第１比較信号ＣＭ１と第２コンパレータ７２から第２比較信号ＣＭ２を入力する。第１ノア回路７７ａは、入力した第１及び第２比較信号ＣＭ１，ＣＭ２が共にＬレベルのとき、Ｈレベルの第１出力信号Ｂ１を第１インバータ回路７９ａに出力する。
The first NOR
第２ノア回路７７ｂは、第２コンパレータ７２から第２比較信号ＣＭ２と第３コンパレータ７３から第３比較信号ＣＭ３を入力する。第２ノア回路７７ｂは、入力した第２及び第３比較信号ＣＭ２，ＣＭ３が共にＬレベルのとき、Ｈレベルの第１論理信号ＳＧ２１を第４アンド回路７８ｄと第２インバータ回路７９ｂに出力する。
The second NOR
第３ノア回路７７ｃは、第３コンパレータ７３から第３比較信号ＣＭ３と第４コンパレータ７４から第４比較信号ＣＭ４を入力する。第３ノア回路７７ｃは、入力した第３及び第４比較信号ＣＭ３，ＣＭ４が共にＬレベルのとき、Ｈレベルの第２論理信号ＳＧ２２を第５アンド回路７８ｅに出力する。
The third NOR
第１アンド回路７８ａは、第３コンパレータ７３から第３比較信号ＣＭ３と第４コンパレータ７４から第４比較信号ＣＭ４を入力する。第１アンド回路７８ａは、入力した第３及び第４比較信号ＣＭ３，ＣＭ４が共にＨレベルのとき、Ｈレベルの第３論理信号ＳＧ２３を第６アンド回路７８ｆに出力する。
The first AND
第２アンド回路７８ｂは、第４コンパレータ７４から第４比較信号ＣＭ４と第５コンパレータ７５から第５比較信号ＣＭ５を入力する。第２アンド回路７８ｂは、入力した第４及び第５比較信号ＣＭ４，ＣＭ５が共にＨレベルのとき、Ｈレベルの第４論理信号ＳＧ２４を第３インバータ回路７９ｃ、第７アンド回路７８ｇに出力する。
The second AND
第３アンド回路７８ｃは、第５コンパレータ７５から第５比較信号ＣＭ５と第６コンパレータ７６から第６比較信号ＣＭ６を入力する。第３アンド回路７８ｃは、入力した第５及び第６比較信号ＣＭ５，ＣＭ６が共にＨレベルのとき、Ｈレベルの第６出力信号Ｂ６を第４インバータ回路７９ｄに出力する。
The third AND
第１インバータ回路７９ａは、第１ノア回路７７ａから第１出力信号Ｂ１を入力する。第１インバータ回路７９ａは、第１出力信号Ｂ１を論理反転して第１反転信号ＢＢ１を第４アンド回路７８ｄに出力する。第２インバータ回路７９ｂは、第２ノア回路７７ｂから第１論理信号ＳＧ２１を入力する。第２インバータ回路７９ｂは、第１論理信号ＳＧ２１を論理反転して第２反転信号ＢＢ２を第５アンド回路７８ｅに出力する。第３インバータ回路７９ｃは、第２アンド回路７８ｂから第４論理信号ＳＧ２４を入力する。第３インバータ回路７９ｃは、第４論理信号ＳＧ２４を論理反転して第３反転信号ＢＢ３を第６アンド回路７８ｆに出力する。第４インバータ回路７９ｄは、第３アンド回路７８ｃから第６出力信号Ｂ６を入力する。第４インバータ回路７９ｄは、第６出力信号Ｂ６を論理反転して第４反転信号ＢＢ４を第７アンド回路７８ｇに出力する。
The first inverter circuit 79a receives the first output signal B1 from the first NOR
第４アンド回路７８ｄは、第１インバータ回路７９ａからの第１反転信号ＢＢ１と第２ノア回路７７ｂから第１論理信号ＳＧ２１を入力する。第４アンド回路７８ｄは、入力した第１反転信号ＢＢ１と第１論理信号ＳＧ２１が共にＨレベルのとき、Ｈレベルの第２出力信号Ｂ２を出力する。
The fourth AND
第５アンド回路７８ｅは、第２インバータ回路７９ｂから第２反転信号ＢＢ２と第３ノア回路７７ｃから第２論理信号ＳＧ２２を入力する。第５アンド回路７８ｅは、入力した第２反転信号ＢＢ２と第２論理信号ＳＧ２２が共にＨレベルのとき、Ｈレベルの第３出力信号Ｂ３を出力する。
The fifth AND
第６アンド回路７８ｆは、第１アンド回路７８ａから第３論理信号ＳＧ２３と第３インバータ回路７９ｃから第３反転信号ＢＢ３を入力する。第６アンド回路７８ｆは、入力した第３論理信号ＳＧ２３と第３反転信号ＢＢ３とが共にＨレベルのとき、Ｈレベルの第４出力信号Ｂ４を出力する。
The sixth AND
第７アンド回路７８ｇは、第２アンド回路７８ｂから第４論理信号ＳＧ２４と第４インバータ回路７９ｄから第４反転信号ＢＢ４を入力する。第７アンド回路７８ｇは、入力した第４論理信号ＳＧ２４と第４反転信号ＢＢ４とが共にＨレベルのとき、Ｈレベルの第５出力信号Ｂ５を出力する。
The seventh AND circuit 78g receives the fourth logic signal SG24 from the second AND
すなわち、比較回路３１ａは、負荷検出電圧Ｖｒ２が第３下限電源電圧値Ｖｍｉｎ３以下の場合、第１ノア回路７７ａからＨレベルの第１出力信号Ｂ１を出力する。そして、比較回路３１ａは、負荷検出電圧Ｖｒ２が第３下限電源電圧値Ｖｍｉｎ３より大きく第２下限電源電圧値Ｖｍｉｎ２以下の場合、第４アンド回路７８ｄからＨレベルの第２出力信号Ｂ２を出力する。また、比較回路３１ａは、負荷検出電圧Ｖｒ２が第２下限電源電圧値Ｖｍｉｎ２より大きく第１下限電源電圧値Ｖｍｉｎ１以下の場合、第５アンド回路７８ｅからＨレベルの第３出力信号Ｂ３を出力する。
That is, when the load detection voltage Vr2 is equal to or lower than the third lower limit power supply voltage value Vmin3, the
一方、比較回路３１ａは、負荷検出電圧Ｖｒ２が第１上限電源電圧値Ｖｍａｘ１より大きく第２上限電源電圧値Ｖｍａｘ２以下の場合、第６アンド回路７８ｆからＨレベルの第４出力信号Ｂ４を出力する。そして、比較回路３１ａは、負荷検出電圧Ｖｒ２が第２上限電源電圧値Ｖｍａｘ２より大きく第３上限電源電圧値Ｖｍａｘ３以下の場合、第７アンド回路７８ｇからＨレベルの第５出力信号Ｂ５を出力する。また、比較回路３１ａは、負荷検出電圧Ｖｒ２が第３上限電源電圧値Ｖｍａｘ３以上の場合、第３アンド回路７８ｃからＨレベルの第６出力信号Ｂ６を出力する。
On the other hand, when the load detection voltage Vr2 is greater than the first upper limit power supply voltage value Vmax1 and less than or equal to the second upper limit power supply voltage value Vmax2, the
尚、比較回路３１ａは、負荷検出電圧Ｖｒ２が第１下限電源電圧値Ｖｍｉｎ１より大きく第１上限電源電圧値Ｖｍａｘ１以下の場合、Ｌレベルの第１〜第６出力信号Ｂ１〜Ｂ６をそれぞれ第１ノア回路７７ａ、第３〜第７アンド回路７８ｃ〜７８ｇから出力する。
When the load detection voltage Vr2 is greater than the first lower limit power supply voltage value Vmin1 and less than or equal to the first upper limit power supply voltage value Vmax1, the
そして、比較回路３１ａは、負荷検出電圧Ｖｒ２が第１上限電源電圧値Ｖｍａｘ１より大きい場合、第４〜第６出力信号Ｂ４〜Ｂ６のいずれか１つがＨレベルとなり、そのＨレベルの出力信号を選択部３３ａに出力する。選択部３３ａは、第４〜第６出力信号Ｂ４〜Ｂ６のいずれかのＨレベルの出力信号を入力すると、レジスタ部３０ａに対して、今、電圧設定部３４に設定している第１電源電圧ＶｏＡの最適電源電圧値Ｖｏを、入力した第４〜第６出力信号Ｂ４〜Ｂ６に応じた負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ３０を出力する。
Then, when the load detection voltage Vr2 is greater than the first upper limit power supply voltage value Vmax1, the
つまり、選択部３３ａは、Ｈレベルの第４出力信号Ｂ４を入力すると、レジスタ部３０ａに対して、今、電圧設定部３４に設定している最適電源電圧値Ｖｏを、１つ上の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ３０を出力する。
That is, when the
また、選択部３３ａは、Ｈレベルの第５出力信号Ｂ５を入力すると、レジスタ部３０ａに対して、今、電圧設定部３４に設定している最適電源電圧値Ｖｏを、２つ上の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ３０を出力する。
When the
また、選択部３３ａは、Ｈレベルの第６出力信号Ｂ６を入力すると、レジスタ部３０ａに対して、今、電圧設定部３４に設定している最適電源電圧値Ｖｏを、３つ上の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ３０を出力する。
Further, when the
一方、比較回路３１ａは、負荷検出電圧Ｖｒ２が下限電源電圧値Ｖｍｉｎ１以下の場合、第１〜第３出力信号Ｂ１〜Ｂ３のいずれか１つがＨレベルとなり、そのＨレベルの出力信号をそれぞれ対応する第１〜第３タイマＴ１〜Ｔ３に出力する。第１〜第３タイマＴ１〜Ｔ３は、比較回路３１ａからそれぞれ対応するＨレベルの第１〜第３出力信号Ｂ１〜Ｂ３を入力すると、予め設定された時間経過後に該Ｈレベルの第１〜第３出力信号Ｂ１〜Ｂ３を遅延させてそれぞれ選択部３３ａに出力する。例えば、第１〜第３タイマＴ１〜Ｔ３はカウンタで構成され、各カウンタのカウント値に基づいてそれぞれ予め定めた時間ｔｋ１〜ｔｋ３遅延させてＨレベルの第１〜第３出力信号Ｂ１〜Ｂ３を選択部３３ａに出力すると、選択部３３ａは、レジスタ部３０ａに対して、第１〜第３出力信号Ｂ１〜Ｂ３に応じた負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ３０を出力する。
On the other hand, when the load detection voltage Vr2 is equal to or lower than the lower limit power supply voltage value Vmin1, the
つまり、選択部３３ａは、第１タイマＴ１にて遅延されたＨレベルの第１出力信号Ｂ１を入力すると、レジスタ部３０ａに対して、今、電圧設定部３４に設定している最適電源電圧値Ｖｏを、３つ下の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ３０を出力する。
That is, when the
また、選択部３３ａは、第２タイマＴ２にて遅延されたＨレベルの第２出力信号Ｂ２を入力すると、レジスタ部３０ａに対して、今、電圧設定部３４に設定している最適電源電圧値Ｖｏを、２つ下の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ３０を出力する。
Further, when the
さらに、選択部３３ａは、第３タイマＴ３にて遅延されたＨレベルの第３出力信号Ｂ３を入力すると、レジスタ部３０ａに対して、今、電圧設定部３４に設定している最適電源電圧値Ｖｏを、１つ下の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ３０を出力する。
Further, when the
尚、第１〜第３タイマＴ１〜Ｔ３は、それぞれ予め定めた時間ｔｋ１〜ｔｋ３経過前に、Ｈレベルの第１〜第３出力信号Ｂ１〜Ｂ３が消失したとき（Ｌレベルの第１〜第３出力信号Ｂ１〜Ｂ３になったとき）、リセットされ、該Ｈレベルの第１〜第３出力信号Ｂ１〜Ｂ３を選択部３３ａに出力しないようになっている。
The first to third timers T1 to T3 are used when the first to third output signals B1 to B3 at the H level disappear before the predetermined times tk1 to tk3 have elapsed (the first to the first signals at the L level). When the three output signals B1 to B3 are set), the H-level first to third output signals B1 to B3 are not output to the
そして、前記したように、レジスタ部３０ａは、選択部３３ａから選択信号Ｓ３０（第１〜第６出力信号Ｂ１〜Ｂ６）に基づいて、先に電圧設定部３４に設定した最適電源電圧値Ｖｏを、最適な負荷領域の最適電源電圧値Ｖｏに変更する。さらに、レジスタ部３０ａは、電圧設定部３４に出力した最適電源電圧値Ｖｏの負荷領域における第１〜第３下限消費電流値に対する第１〜第３下限電源電圧値Ｖｍｉｎ１〜Ｖｍｉｎ３の第１〜第３データ信号Ｓｎ〜Ｓｎ−２と、第４〜第６上限消費電流値に対する第４〜第６上限電源電圧値Ｖｍａｘ１〜Ｖｍａｘ３（＞Ｖｍｉｎ）の第４〜第６データ信号Ｓｎ＋１〜Ｓｎ＋３を比較回路３１ａに出力する。
As described above, the
そして、電圧設定部３４に設定した第１電源電圧ＶｏＡの最適電源電圧値Ｖｏは、図２に示す分圧回路２４の分圧比を設定するためのデジタル値に変換されて同分圧回路２４に出力される。
Then, the optimum power supply voltage value Vo of the first power supply voltage VoA set in the
次に、上記の電圧制御部２２ａを備える第１ＤＣ−ＤＣコンバータ１４ａの動作を説明する。
今、図９に示すように、まず第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１に維持されている。
Next, operation | movement of the 1st DC-
Now, as shown in FIG. 9, first, the first power supply voltage VoA is maintained at the voltage value V1 of the first load region Z1.
そして、時間ｔ１０において、内部回路１８の消費電流Ｉｘが第３負荷領域Ｚ３の電流値Ｉ４より増大すると、電流検出部２１は、このときの消費電流Ｉｘの電流値に相対して負荷検出電圧Ｖｒ２の値も増大する。負荷検出電圧Ｖｒ２が第３負荷領域Ｚ３の電流値Ｉ４に相対した電圧値まで大きくなると、電圧制御部２２ａは、第１電源電圧ＶｏＡの最適電源電圧値Ｖｏをデータテーブル４０に記憶された３つ上の第４負荷領域Ｚ４の電圧値Ｖ４に設定し、この最適電源電圧値Ｖｏを分圧回路２４の分圧比を設定するためのデジタル値に変換して分圧回路２４に出力する。
At time t10, when the current consumption Ix of the internal circuit 18 increases from the current value I4 of the third load region Z3, the
そして、第１実施形態と同様に、第１ＤＣ−ＤＣコンバータ１４ａは、ただちに第１電源電圧ＶｏＡを第４負荷領域Ｚ４の電圧値Ｖ４にして出力する。
第１電源電圧ＶｏＡが第４負荷領域Ｚ４の電圧値Ｖ４になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第４負荷領域Ｚ４の電圧値Ｖ４に維持する。
As in the first embodiment, the first DC-
When the first power supply voltage VoA reaches the voltage value V4 of the fourth load region Z4, the first DC-
そして、時間ｔ１１において、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ２より減少すると、電流検出部２１は、このときの消費電流Ｉｘの電流値に相対して負荷検出電圧Ｖｒ２の値も低下する。負荷検出電圧Ｖｒ２が第２負荷領域Ｚ２の電流値Ｉ２に相対した電圧値まで小さくなると、電圧制御部２２は、この電圧値を検出してから予め設定された時間ｔｋ１経過後に、最適電源電圧値Ｖｏをデータテーブル４０に記憶された３つ下の第１負荷領域Ｚ１の電圧値Ｖ１に設定し、この最適電源電圧値Ｖｏを分圧回路２４の分圧比を設定するためのデジタル値に変換して分圧回路２４に出力する。
At time t11, when the current consumption Ix of the internal circuit 18 decreases from the current value I2 of the second load region Z2, the
そして、第１実施形態と同様に、第１ＤＣ−ＤＣコンバータ１４ａは、ただちに第１電源電圧ＶｏＡをデータテーブル４０に記録された第１負荷領域Ｚ１の電圧値Ｖ１に出力する。
As in the first embodiment, the first DC-
第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に維持する。
そして、時間ｔ１２において、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ３より増大すると、上記の時間ｔ１０のときと同様に、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第３負荷領域Ｚ３の電圧値Ｖ３に出力する。
When the first power supply voltage VoA reaches the voltage value V1 of the first load region Z1, the first DC-
When the consumption current Ix of the internal circuit 18 increases from the current value I3 of the second load region Z2 at time t12, the first DC-
そして、第１電源電圧ＶｏＡが第３負荷領域Ｚ３の電圧値Ｖ３になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第３負荷領域Ｚ３の電圧値Ｖ３に維持する。
When the first power supply voltage VoA reaches the voltage value V3 of the third load region Z3, the first DC-
そして、時間ｔ１３において、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ２より減少すると、上記の時間ｔ１１のときと同様に、第１ＤＣ−ＤＣコンバータ１４ａは、予め設定された時間ｔｋ２経過後に第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に出力する。
When the current consumption Ix of the internal circuit 18 decreases from the current value I2 of the second load region Z2 at time t13, the first DC-
そして、第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に維持する。
When the first power supply voltage VoA reaches the voltage value V1 of the first load region Z1, the first DC-
そして、時間ｔ１４において、内部回路１８の消費電流Ｉｘが第１負荷領域Ｚ１の電流値Ｉ２より増大すると、上記の時間ｔ１０のときと同様に、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第２負荷領域Ｚ２の電圧値Ｖ２に出力する。
When the consumption current Ix of the internal circuit 18 increases from the current value I2 of the first load region Z1 at time t14, the first DC-
そして、第１電源電圧ＶｏＡが第２負荷領域Ｚ２の電圧値Ｖ２になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第２負荷領域Ｚ２の電圧値Ｖ２に維持する。
When the first power supply voltage VoA reaches the voltage value V2 of the second load region Z2, the first DC-
そして、時間ｔ１５において、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ２より減少すると、上記の時間ｔ１５のときと同様に、第１ＤＣ−ＤＣコンバータ１４ａは、予め設定された時間ｔｋ３経過後に第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に出力する。
When the current consumption Ix of the internal circuit 18 decreases from the current value I2 of the second load region Z2 at time t15, the first DC-
そして、第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に維持する。
When the first power supply voltage VoA reaches the voltage value V1 of the first load region Z1, the first DC-
つまり、内部回路１８の消費電流Ｉｘがデータテーブル４０に記憶した負荷領域を複数またいで増大又は低下する場合、第１ＤＣ−ＤＣコンバータ１４ａは、そのときの内部回路１８の消費電流Ｉｘに相対した負荷領域における最適電源電圧値Ｖｏをデータテーブル４０から読み出し出力する。
That is, when the current consumption Ix of the internal circuit 18 increases or decreases across a plurality of load areas stored in the data table 40, the first DC-
以上記述したように、本実施の形態によれば、以下の効果を奏する。
内部回路１８の負荷状態がデータテーブル４０に記録された消費電流Ｉｘの負荷領域を少なくとも２つ以上領域をまたいで変化するとき、該変化した内部回路１８の負荷状態に対する最適なデータテーブル４０に記憶した最適電源電圧値Ｖｏを直ちに選択することができる。このため、データテーブル４０に記憶された各負荷領域を順番に１つずつ経て電流値を増減することに比べ、応答時間を短縮することができる。
As described above, according to the present embodiment, the following effects can be obtained.
When the load state of the current consumption Ix recorded in the data table 40 changes across at least two or more regions, the load state of the internal circuit 18 is stored in the optimum data table 40 for the changed load state of the internal circuit 18. The optimum power supply voltage value Vo can be selected immediately. For this reason, response time can be shortened compared with increasing / decreasing a current value through each load area memorize | stored in the data table 40 one by one in order.
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、内部回路１８の負荷状態について軽負荷方向への変化量が大きいほど、該軽負荷状態を検出してから第１電源電圧ＶｏＡの電圧値の切替えまでの時間を長くしていたが、該軽負荷状態の変化量にかかわらず一定にしてもよい。
In addition, you may implement each said embodiment in the following aspects.
In the above embodiment, as the amount of change in the light load direction of the load state of the internal circuit 18 increases, the time from the detection of the light load state to the switching of the voltage value of the first power supply voltage VoA is lengthened. However, it may be constant regardless of the amount of change in the light load state.
（第３実施形態）
以下、本発明を具体化した第３実施形態を図１０〜図１２に従って説明する。第１及び第２実施形態では、内部回路１８の負荷状態が負荷領域を２つ以上またいで変化した後に、内部回路１８の変化後の負荷状態に相対した第１電源電圧ＶｏＡを生成し出力していた。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIGS. In the first and second embodiments, after the load state of the internal circuit 18 changes across two or more load regions, the first power supply voltage VoA relative to the changed load state of the internal circuit 18 is generated and output. It was.
第３実施形態では、内部回路１８の負荷状態が負荷領域を２つ以上またいで変化する前に、その変化した後の内部回路１８の消費電流Ｉｘに相対した第１電源電圧ＶｏＡを生成し出力するようにしたものである。 In the third embodiment, before the load state of the internal circuit 18 changes across two or more load regions, the first power supply voltage VoA relative to the consumption current Ix of the internal circuit 18 after the change is generated and output. It is what you do.
本実施形態では、内部回路１８は、負荷状態が負荷領域を２つ以上またいで変化する前に、予め設定された負荷状態の変化を繰り返すように設計されている回路である。そこで、本実施形態では、このように設計された内部回路１８において予め設定された負荷状態の変化の繰り返しを検出することで、変化した後の内部回路１８の負荷状態に相対した第１電源電圧ＶｏＡを生成するようにしている。 In the present embodiment, the internal circuit 18 is a circuit designed to repeat a change in a preset load state before the load state changes across two or more load regions. Therefore, in the present embodiment, the first power supply voltage relative to the load state of the internal circuit 18 after the change is detected by detecting the repetition of the change of the preset load state in the internal circuit 18 designed in this way. VoA is generated.
本実施形態では、予め設定された内部回路１８の負荷状態の変化は、図１２に示すように、内部回路１８の負荷状態が負荷領域を２つ以上またいで増減する前に、内部回路１８の負荷状態をデータテーブル４０に記憶された電流値Ｉ１〜Ｉ２の第１負荷領域Ｚ１から電流値Ｉ２〜Ｉ３の第２負荷領域Ｚ２に上げ、所定時間内に電流値Ｉ２〜Ｉ３の第２負荷領域Ｚ２から電流値Ｉ１〜Ｉ２の第１負荷領域Ｚ１に下げ、所定時間内に電流値Ｉ１〜Ｉ２の第１負荷領域Ｚ１から電流値Ｉ２〜Ｉ３の第２負荷領域Ｚ２に上げ、所定時間内に電流値Ｉ２〜Ｉ３の第２負荷領域Ｚ２から電流値Ｉ１〜Ｉ２の第１負荷領域Ｚ１に下げるものである。 In the present embodiment, the change in the load state of the internal circuit 18 set in advance is, as shown in FIG. 12, before the load state of the internal circuit 18 increases or decreases across two or more load regions. The load state is raised from the first load region Z1 of the current values I1 to I2 stored in the data table 40 to the second load region Z2 of the current values I2 to I3, and the second load region of the current values I2 to I3 within a predetermined time. Z2 is lowered to the first load region Z1 of the current values I1 to I2, and is raised from the first load region Z1 of the current values I1 to I2 to the second load region Z2 of the current values I2 to I3 within a predetermined time. The current is reduced from the second load region Z2 having current values I2 to I3 to the first load region Z1 having current values I1 to I2.
なお、予め設定された内部回路１８の負荷状態の変化は、内部回路１８の通常動作で行われないような内部回路１８の負荷状態の変化であれば、どのような増減変化でも良い。
本実施形態では、内部回路１８の負荷状態がデータテーブル４０に記憶された電流値Ｉ１〜Ｉ２の第１負荷領域Ｚ１から電流値Ｉ４〜Ｉ５の第４負荷領域Ｚ４まで増大する場合について説明する。なお、内部回路１８の負荷状態がその他の負荷領域を２つ以上またいで増減する場合でもよく、これらの説明については省略する。第３実施形態は、図２に示す第１実施形態の制御回路部１９の電圧制御部２２の構成が相違する。そのため、その相違点のみを説明の便宜上説明する。
Note that the change in the load state of the internal circuit 18 set in advance may be any increase / decrease change as long as the load state of the internal circuit 18 is not changed in the normal operation of the internal circuit 18.
In the present embodiment, a case will be described in which the load state of the internal circuit 18 increases from the first load region Z1 of the current values I1 to I2 stored in the data table 40 to the fourth load region Z4 of the current values I4 to I5. Note that the load state of the internal circuit 18 may be increased or decreased across two or more other load regions, and the description thereof will be omitted. The third embodiment is different in the configuration of the
図１０は、本実施形態の電圧制御部２２ｃの電気的構成を示すブロック回路図である。図１０に示すように、電圧制御部２２ｃは、検知部としての変化検出部１１０を備えている。変化検出部１１０は、比較回路３１からのＨレベルの第１出力信号Ａ１を入力するとともに、タイマＴＩからの遅延されたＨレベルの第２出力信号Ａ２を入力するようになっている。そして、変化検出部１１０は、Ｈレベルの第１出力信号Ａ１及びＨレベルの第２出力信号Ａ２に基づいて検出信号Ｅ１を選択部３３ｂに出力する。
FIG. 10 is a block circuit diagram showing an electrical configuration of the
図１１は、変化検出部１１０の電気ブロック回路図を示す。図１１において、変化検出部１１０は、第１〜第３タイマＴａ〜Ｔｃ、第１〜第４アンド回路８１〜８４、第１〜第３フリップフリップ回路（ＦＦ回路）９１〜９３を備えている。
FIG. 11 shows an electrical block circuit diagram of the
第１タイマＴａは、比較回路３１から第１出力信号Ａ１を入力する。第１タイマＴａは、Ｈレベルの第１出力信号Ａ１を入力すると、Ｈレベルの第１タイマ信号ＳＴ１を第１アンド回路８１に直ちに出力するとともに、Ｈレベルの第１タイマ信号ＳＴ１を入力した時から予め設定された時間ｔｈ１経過するまでＨレベルの第１タイマ信号ＳＴ１の出力状態を維持する。即ち、第１タイマＴａは、Ｈレベルの第１出力信号Ａ１を入力した時から予め設定された時間ｔｈ１の間、Ｈレベルの第１タイマ信号ＳＴ１を出力した後に、該Ｈレベルの第１タイマ信号ＳＴ１を消失させる。
The first timer Ta receives the first output signal A1 from the
第１アンド回路８１は、第１タイマＴａから第１タイマ信号ＳＴ１と第２出力信号Ａ２を入力する。第１アンド回路８１は、入力した第１タイマ信号ＳＴ１、第２出力信号Ａ２が共にＨレベルのとき、Ｈレベルの第１クロック信号ＳＣＫ１を第１ＦＦ回路９１に出力する。
The first AND
つまり、第１電源電圧ＶｏＡが１つ上の負荷領域の最適電源電圧値Ｖｏに切替わり、予め設定された時間ｔｈ１以内に、内部回路１８の負荷状態（消費電流Ｉｘ）が第２負荷領域Ｚ２の電流値Ｉ２より小さくなり予め設定された時間ｔｋ経過したとき、第１アンド回路８１は、Ｈレベルの第１クロック信号ＳＣＫ１を第１ＦＦ回路９１に出力する。
That is, the first power supply voltage VoA is switched to the optimum power supply voltage value Vo of the load area one level higher, and the load state (consumption current Ix) of the internal circuit 18 is changed to the second load area Z2 within a preset time th1. The first AND
第１ＦＦ回路９１は、Ｄ−フリップフロップ回路であり、そのクロック入力端子に第１アンド回路８１からの第１クロック信号ＳＣＫ１を入力する。第１ＦＦ回路９１は、そのデータ入力端子Ｄに反転出力端子ＸＱからの第１ＦＦ反転出力信号ＳＢＱ１を入力する。そして、第１ＦＦ回路９１は、クロック入力端子に入力される第１クロック信号ＳＣＫ１のＨレベルの立ち上がりに応答し、出力端子Ｑから第１ＦＦ反転出力信号ＳＢＱ１の相補信号である第１ＦＦ出力信号ＳＱ１を出力する。
The
即ち、第１タイマＴａが第１出力信号Ａ１を比較回路３１から入力し、第１タイマＴａが第１出力信号Ａ１を入力してから予め設定された時間ｔｈ１以内に、タイマＴＩからの遅延した第２出力信号Ａ２を入力すると、第１アンド回路８１は、Ｈレベルの第１クロック信号ＳＣＫ１を第１ＦＦ回路９１のクロック入力端子に出力する。そして、第１ＦＦ回路９１は、そのクロック入力端子に第１アンド回路８１からＨレベルの第１クロック信号ＳＣＫ１を入力するとＨレベルの第１ＦＦ出力信号ＳＱ１を出力し、この信号を保持する。
That is, the first timer Ta receives the first output signal A1 from the
Ｈレベルの第１ＦＦ出力信号ＳＱ１は、第２タイマＴｂに出力される。第２タイマＴｂは、Ｈレベルの第１ＦＦ出力信号ＳＱ１を入力すると、Ｈレベルの第２タイマ信号ＳＴ２を第２アンド回路８２に直ちに出力するとともに、予め設定された時間ｔｈ２経過するまでＨレベルの第２タイマ信号ＳＴ２の出力状態を維持する。即ち、第２タイマＴｂは、Ｈレベルの第１ＦＦ出力信号ＳＱ１を入力した時から予め設定された時間ｔｈ２の間、Ｈレベルの第２タイマ信号ＳＴ２を出力した後に、該Ｈレベルの第２タイマ信号ＳＴ２を消失される。
The H-level first FF output signal SQ1 is output to the second timer Tb. When the second timer Tb receives the first FF output signal SQ1 at H level, the second timer Tb immediately outputs the second timer signal ST2 at H level to the second AND
第２アンド回路８２は、第２タイマＴｂから第２タイマ信号ＳＴ２と、比較回路３１から第１出力信号Ａ１を入力する。第２アンド回路８２は、入力した第２タイマ信号ＳＴ２及び第１出力信号Ａ１が共にＨレベルのときに、Ｈレベルの第２クロック信号ＳＣＫ２を第２ＦＦ回路９２に出力する。即ち、第２の変化をしたとき、つまり、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ２より小さくなり予め設定された時間ｔｋ経過して、予め設定された時間ｔｈ２以内に、内部回路１８の負荷状態（消費電流Ｉｘ）が第１負荷領域Ｚ１の電流値Ｉ２より大きくなったとき、第２アンド回路８２は、Ｈレベルの第２クロック信号ＳＣＫ２を第２ＦＦ回路９２に出力する。
The second AND
第２ＦＦ回路９２は、Ｄ−フリップフロップ回路であり、クロック入力端子に第２アンド回路８２から第２クロック信号ＳＣＫ２を入力する。第２ＦＦ回路９２は、データ入力端子Ｄに反転出力端子ＸＱからの第２ＦＦ反転出力信号ＳＢＱ２を入力する。そして、第２ＦＦ回路９２は、クロック入力端子に入力される第２クロック信号ＳＣＫ２のＨレベルの立ち上がりに応答し、出力端子Ｑから第２ＦＦ反転出力信号ＳＢＱ２の相補信号である第２ＦＦ出力信号ＳＱ２を出力する。
The
即ち、第２タイマＴｂが第１ＦＦ回路９１から第１ＦＦ出力信号ＳＱ１を入力し、第１ＦＦ回路９１が第１ＦＦ出力信号ＳＱ１を出力してから予め設定された時間ｔｈ２以内に、第２アンド回路８２が比較回路３１から第１出力信号Ａ１を入力すると、第２アンド回路８２は、Ｈレベルの第２クロック信号ＳＣＫ２を第２ＦＦ回路９２のクロック入力端子に出力する。そして、第２ＦＦ回路９２は、そのクロック入力端子に第２アンド回路８２からＨレベルの第２クロック信号ＳＣＫ２を入力するとＨレベルの第２ＦＦ出力信号ＳＱ２を出力し、この信号を保持する。
That is, the second AND
Ｈレベルの第２ＦＦ出力信号ＳＱ２は、第３タイマＴｃに出力される。第３タイマＴｃは、Ｈレベルの第２ＦＦ出力信号ＳＱ２を入力すると、Ｈレベルの第３タイマ信号ＳＴ３を第３アンド回路８３に直ちに出力するとともに、予め設定された時間ｔｈ３経過するまでＨレベルの第３タイマ信号ＳＴ３の出力状態を維持する。即ち、第３タイマＴｃは、Ｈレベルの第２ＦＦ出力信号ＳＱ２を入力した時から予め設定された時間ｔｈ３の間、Ｈレベルの第３タイマ信号ＳＴ３を出力した後に、該Ｈレベルの第３タイマ信号ＳＴ３を消失させる。
The H-level second FF output signal SQ2 is output to the third timer Tc. When the third timer Tc receives the second FF output signal SQ2 at H level, the third timer Tc immediately outputs the third timer signal ST3 at H level to the third AND
第３アンド回路８３は、第３タイマＴｃから第３タイマ信号ＳＴ３と、タイマＴ１からの第２出力信号Ａ２を入力する。第３アンド回路８３は、入力した第３タイマ信号ＳＴ３及び第２出力信号Ａ２が共にＨレベルのときに、Ｈレベルの第３クロック信号ＳＣＫ３を第３ＦＦ回路９３に出力する。即ち、第３の変化をしたとき、つまり、内部回路１８の負荷状態（消費電流Ｉｘ）が第１負荷領域Ｚ１の電流値Ｉ２より大きくなって、予め設定された時間ｔｈ３以内に、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ２より小さくなり予め設定された時間ｔｋ経過したとき、第３アンド回路８３は、Ｈレベルの第３クロック信号ＳＣＫ３を第３ＦＦ回路９３に出力する。
The third AND
第３ＦＦ回路９３は、Ｄ−フリップフロップ回路であり、そのクロック入力端子に第３アンド回路８３から第３クロック信号ＳＣＫ３を入力する。第３ＦＦ回路９３は、そのデータ入力端子Ｄに反転出力端子ＸＱからの第３ＦＦ反転出力信号ＳＢＱ３を入力する。そして、第３ＦＦ回路９３は、クロック入力端子に入力された第３クロック信号ＳＣＫ３のＨレベルの立ち上がりに応答し、出力端子Ｑから第３ＦＦ反転出力信号ＳＢＱ３の相補信号である第３ＦＦ出力信号ＳＱ３を出力する。
The
即ち、第３タイマＴｃが第２ＦＦ回路９２から第２ＦＦ出力信号ＳＱ２を入力し、第２ＦＦ回路９２が第２ＦＦ出力信号ＳＱ２を出力してから予め設定された時間ｔｈ３以内に、第３アンド回路８３がタイマＴＩから第２出力信号Ａ２を入力すると、第３アンド回路８３は、第３ＦＦ回路９３のクロック入力端子にＨレベルの第３クロック信号ＳＣＫ３を出力する。そして、第３ＦＦ回路９３は、クロック入力端子に第３アンド回路８３からＨレベルの第３クロック信号ＳＣＫ３を入力するとＨレベルの第３ＦＦ出力信号ＳＱ３を出力し、この信号を保持する。
That is, the third AND
Ｈレベルの第３ＦＦ出力信号ＳＱ３はＨレベルの第１ＦＦ出力信号ＳＱ１及びＨレベルの第２ＦＦ出力信号ＳＱ２とともに第４アンド回路８４に出力される。第４アンド回路８４は、入力した第１〜第３ＦＦ出力信号ＳＱ１〜ＳＱ３が共にＨレベルのとき、Ｈレベルの検出信号Ｅ１を選択部３３ｂに出力する。
The H level third FF output signal SQ3 is output to the fourth AND
即ち、第１〜第３の変化をしたとき、第４アンド回路８４は、Ｈレベルの検出信号Ｅ１を選択部３３ｂに出力する。
選択部３３ｂは、変化検出部１１０から検出信号Ｅ１を入力すると、予め設定された時間ｔｈ４経過後（時間ｔ２４）に、３つ上の領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ１０をレジスタ部３０に出力する。
That is, when the first to third changes are made, the fourth AND
When receiving the detection signal E1 from the
次に、変化検出部１１０を備える第１ＤＣ−ＤＣコンバータ１４ａの、内部回路１８の負荷状態が負荷領域を２つ以上またいで変化する場合の動作について説明する。
今、図１２に示すように、まず第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１に維持されている。
Next, the operation of the first DC-
Now, as shown in FIG. 12, first, the first power supply voltage VoA is maintained at the voltage value V1 of the first load region Z1.
時間ｔ２０において、内部回路１８の負荷状態（消費電流Ｉｘ）が第１負荷領域Ｚ１の電流値Ｉ２より増大すると、第１実施形態と同様に、負荷検出電圧Ｖｒ２が第１負荷領域Ｚ１の電流値Ｉ２に相対した電圧値まで大きくなり、比較回路３１は、負荷検出電圧Ｖｒ２が上限電源電圧値Ｖｍａｘより大きくなるため、第１出力信号Ａ１を選択部３３ｂと変化検出部１１０に出力する。
At time t20, when the load state (current consumption Ix) of the internal circuit 18 increases from the current value I2 of the first load region Z1, the load detection voltage Vr2 becomes the current value of the first load region Z1 as in the first embodiment. The
第１出力信号Ａ１を入力すると、選択部３３ｂは、レジスタ部３０に対して、１つ上の領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ１０を出力する。選択信号Ｓ１０を入力すると、レジスタ部３０は、同選択信号Ｓ１０に基づいて、先に電圧設定部３４に設定した最適電源電圧値Ｖｏを、１つ上の負荷領域の最適電源電圧値Ｖｏに変更する。１つ上の負荷領域の最適電源電圧値Ｖｏに変更されると、電圧設定部３４は、分圧回路２４の分圧比を設定するためのデジタル値に変換されて同分圧回路２４に出力される。そして、第１ＤＣ−ＤＣコンバータ１４ａは、直ちに第１電源電圧ＶｏＡを第２負荷領域Ｚ２の電圧値Ｖ２に出力する。
When the first output signal A1 is input, the
そして、第１電源電圧ＶｏＡが第２負荷領域Ｚ２の電圧値Ｖ２になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第２負荷領域Ｚ２の電圧値Ｖ２に維持する。
When the first power supply voltage VoA reaches the voltage value V2 of the second load region Z2, the first DC-
時間ｔ２１において、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ２より減少すると、第１実施形態と同様に、第１実施形態と同様に、負荷検出電圧Ｖｒ２が第２負荷領域Ｚ２の電流値Ｉ２に相対した電圧値まで小さくなり、比較回路３１は、負荷検出電圧Ｖｒ２が下限電源電圧値Ｖｍｉｎより小さくなるため、第２出力信号Ａ２をタイマＴＩに出力する。第２出力信号Ａ２を出力すると、タイマＴＩは、予め設定された時間ｔｋ経過後に第２出力信号Ａ２を選択部３３ｂと変化検出部１１０に出力する。
When the consumption current Ix of the internal circuit 18 decreases from the current value I2 of the second load region Z2 at time t21, the load detection voltage Vr2 is changed to the second load region as in the first embodiment, as in the first embodiment. Since the load detection voltage Vr2 becomes smaller than the lower limit power supply voltage value Vmin, the
第２出力信号Ａ２を入力すると、選択部３３ｂは、レジスタ部３０に対して、１つ下の負荷領域の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ１０を出力する。選択信号Ｓ１０を入力すると、レジスタ部３０は、同選択信号Ｓ１０に基づいて、先に電圧設定部３４に設定した最適電源電圧値Ｖｏを、１つ下の負荷領域の最適電源電圧値Ｖｏに変更する。１つ下の負荷領域の最適電源電圧値Ｖｏに変更されると、電圧設定部３４は、分圧回路２４の分圧比を設定するためのデジタル値に変換されて同分圧回路２４に出力される。そして、第１ＤＣ−ＤＣコンバータ１４ａは、予め設定された時間ｔｋ経過後に第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に出力する。
When the second output signal A2 is input, the
そして、第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に維持する。
When the first power supply voltage VoA reaches the voltage value V1 of the first load region Z1, the first DC-
また、このとき、比較回路３１からタイマＴＩを介して第２出力信号Ａ２を入力すると、変化検出部１１０は、第１の変化を検出したとして、第１ＦＦ回路９１がＨレベルの第１ＦＦ出力信号ＳＱ１を出力する。
At this time, when the second output signal A2 is input from the
時間ｔ２２において、内部回路１８の消費電流Ｉｘが第１負荷領域Ｚ１の電流値Ｉ２より増大すると、時間ｔ２０と同様に、第１ＤＣ−ＤＣコンバータ１４ａは、直ちに第１電源電圧ＶｏＡを第２負荷領域Ｚ２の電圧値Ｖ２に出力する。
When the consumption current Ix of the internal circuit 18 increases from the current value I2 of the first load region Z1 at time t22, the first DC-
そして、第１電源電圧ＶｏＡが第２負荷領域Ｚ２の電圧値Ｖ２になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第２負荷領域Ｚ２の電圧値Ｖ２に維持する。
When the first power supply voltage VoA reaches the voltage value V2 of the second load region Z2, the first DC-
また、このとき、比較回路３１から第１出力信号Ａ１を入力すると、変化検出部１１０は、第２の変化を検出したとして、第２ＦＦ回路９２がＨレベルの第２ＦＦ出力信号ＳＱ２を出力する。
At this time, when the first output signal A1 is input from the
時間ｔ２３において、内部回路１８の消費電流Ｉｘが第２負荷領域Ｚ２の電流値Ｉ２より減少すると、時間ｔ２１と同様に、第１ＤＣ−ＤＣコンバータ１４ａは、予め設定された時間ｔｋ経過後に第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に出力する。
When the consumption current Ix of the internal circuit 18 decreases from the current value I2 of the second load region Z2 at time t23, the first DC-
そして、第１電源電圧ＶｏＡが第１負荷領域Ｚ１の電圧値Ｖ１になると、第１ＤＣ−ＤＣコンバータ１４ａは、第１電源電圧ＶｏＡを第１負荷領域Ｚ１の電圧値Ｖ１に維持する。
When the first power supply voltage VoA reaches the voltage value V1 of the first load region Z1, the first DC-
また、このとき、比較回路３１から第２出力信号Ａ２を入力すると、変化検出部１１０は、第３の変化を検出したとして、第３ＦＦ回路９３がＨレベルの第３ＦＦ出力信号ＳＱ３を出力する。これにより、変化検出部１１０は、第１〜第３の変化を検出したとして、Ｈレベルの検出信号Ｅ１を選択部３３ｂに出力する。
At this time, when the second output signal A2 is input from the
変化検出部１１０からＨレベルの検出信号Ｅ１を入力すると、選択部３３ｂは、予め設定された時間ｔｈ４経過後（時間ｔ２４）に、３つ上の第４負荷領域Ｚ４の最適電源電圧値Ｖｏに変更させるための選択信号Ｓ１０をレジスタ部３０に出力する。そして、第１ＤＣ−ＤＣコンバータ１４ａは、ｔ２０，ｔ２２と同様に、直ちに第１電源電圧ＶｏＡを第４負荷領域Ｚ４の電圧値Ｖ４に出力する。
When the detection signal E1 of the H level is input from the
時間ｔ２５において、内部回路１８の負荷状態（消費電流Ｉｘ）が第２負荷領域Ｚ２の電流値Ｉ２より減少すると、第１実施形態と同様に、第１ＤＣ−ＤＣコンバータ１４ａは、予め設定された時間ｔｋ経過後に第１電源電圧ＶｏＡを１つ下の第３負荷領域Ｚ３の電圧値Ｖ３に出力する。そして、第１ＤＣ−ＤＣコンバータ１４ａは、予め設定された時間ｔｋ経過した後に第１電源電圧が１つ下の第２負荷領域Ｚ２の電圧値Ｖ２に出力し、そして、予め設定された時間ｔｋ経過した後に第１電源電圧が１つ下の第１負荷領域Ｚ１の電圧値Ｖ１に出力する。
When the load state (current consumption Ix) of the internal circuit 18 decreases from the current value I2 of the second load region Z2 at time t25, the first DC-
つまり、第１ＤＣ−ＤＣコンバータ１４ａは、内部回路１８の負荷状態が負荷領域を２つ以上またいで変化することを知らせるための予め設定された内部回路１８の負荷状態の変化を検出すると、内部回路１８の負荷状態が負荷領域を２つ以上またいで変化する前に、その変化した後の負荷状態に相対したデータテーブル４０に記録された最適電源電圧値Ｖｏを出力する。
That is, when the first DC-
また、このとき、内部回路１８は、負荷状態を予め設定された時間ｔｏ１以内に増減する（高速応答）ことができる。つまり、負荷状態を短時間で第１負荷領域Ｚ１領域から第４負荷領域Ｚ４に増大することができる。詳しくは、内部回路１８の負荷状態が負荷領域を２つ以上またいで増大した場合、第１電源電圧ＶｏＡがその増大した電流値に相対した最適電源電圧値Ｖｏまで上がっていないと、内部回路１８は、回路動作に必要な第１電源電圧ＶｏＡが供給されないため、動作しない、又は不安定動作になってしまう。このため、内部回路１８の負荷状態が負荷領域を２つ以上またいで増大する前に、第１電源電圧ＶｏＡをその増大する負荷状態に相対した最適電源電圧値Ｖｏまで上げることによって、内部回路１８の負荷状態を短時間で負荷領域を２つ以上またいで増大させることができる。 At this time, the internal circuit 18 can increase or decrease the load state within a preset time to1 (high-speed response). That is, the load state can be increased from the first load region Z1 region to the fourth load region Z4 in a short time. Specifically, when the load state of the internal circuit 18 increases over two or more load regions, the internal circuit 18 is determined that the first power supply voltage VoA has not increased to the optimum power supply voltage value Vo relative to the increased current value. Since the first power supply voltage VoA necessary for circuit operation is not supplied, it does not operate or becomes unstable. Therefore, before the load state of the internal circuit 18 increases over two or more load regions, the first power supply voltage VoA is raised to the optimum power supply voltage value Vo relative to the increasing load state, thereby causing the internal circuit 18 to increase. The load state can be increased over two or more load regions in a short time.
以上記述したように、本実施の形態によれば、以下の効果を奏する。
電圧制御部２２ｃは、内部回路１８からの内部回路１８の負荷状態が負荷領域を２つ以上またいで変化することを知らせる負荷状態の変化を検出するとき、内部回路１８の負荷状態が負荷領域を２つ以上またいで増減する前に、この負荷状態の増減に相対したデータテーブルに記録された電源電圧を選択する。
As described above, according to the present embodiment, the following effects can be obtained.
When the
従って、内部回路１８の負荷状態が負荷領域を２つ以上またいで変化する前に、この内部回路１８の負荷状態の増減に相対した第１電源電圧ＶｏＡに上げているため、内部回路１８の負荷状態の立ち上げ、立ち下げ時間を短縮することができる。 Therefore, before the load state of the internal circuit 18 changes over two or more load regions, the first power supply voltage VoA is increased relative to the increase / decrease of the load state of the internal circuit 18. It is possible to shorten the time for starting and stopping the state.
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、内部回路１８の負荷状態が負荷領域を２つ以上またいで増減することを知らせる信号として予め設定された内部回路１８の負荷状態の増減を検出していたが、システムコントローラ又は内部回路１８から内部回路１８の負荷状態の負荷領域を２つ以上またいで増減することを知らせる信号を入力してもよい。
In addition, you may implement each said embodiment in the following aspects.
In the above embodiment, the increase / decrease in the load state of the internal circuit 18 which is preset as a signal for notifying that the load state of the internal circuit 18 increases / decreases across two or more load regions is detected. A signal notifying that the load area of the load state of the internal circuit 18 is increased or decreased across two or more from the internal circuit 18 may be input.
１１ システム電源
１４ａ ＤＣ−ＤＣコンバータ
１８ 内部回路
２１ 電流検出部
２２ 電圧制御部
４０ データテーブル
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｉｘ 消費電流
ＶｏＡ 電源電圧
DESCRIPTION OF
Claims (5)
前記負荷回路の複数の前記負荷状態毎の前記消費電流に対する該負荷回路に供給する最適な電源電圧を記憶するデータテーブルと、
前記電流検出部にて検出した消費電流に基づいて、前記データテーブルからその時の前記負荷回路の負荷状態を検出し、その時の負荷状態における前記最適な電源電圧を取得し、該取得した最適な電源電圧を前記負荷回路に供給する前記予め定めた電源電圧として出力する電圧制御部と
を備えたことを特徴とするＤＣ−ＤＣコンバータ。 A current detection unit detects current consumption of a load circuit having a plurality of load states to which a predetermined power supply voltage is supplied, and based on the current consumption detected by the current detection unit and the predetermined power supply voltage A DC-DC converter that performs on / off control of the first transistor and the second transistor in a complementary manner, converts an input voltage into a voltage and generates and outputs a predetermined power supply voltage supplied to the load circuit,
A data table storing an optimum power supply voltage to be supplied to the load circuit with respect to the consumption current for each of the plurality of load states of the load circuit;
Based on the current consumption detected by the current detector, the load state of the load circuit at that time is detected from the data table, the optimum power supply voltage in the load state at that time is obtained, and the obtained optimum power supply A DC-DC converter comprising: a voltage control unit that outputs a voltage as the predetermined power supply voltage that supplies a voltage to the load circuit.
前記電圧制御部は、
前記負荷回路の負荷状態が軽負荷状態に変化するとき、予め設定された時間経過後に、前記データテーブルから前記軽負荷状態における最適な電源電圧を取得し、該取得した最適な電源電圧を前記負荷回路に供給する前記予め定めた電源電圧として出力することを特徴とするＤＣ−ＤＣコンバータ。 The DC-DC converter according to claim 1, wherein
The voltage controller is
When the load state of the load circuit changes to a light load state, after the preset time has elapsed, the optimum power supply voltage in the light load state is obtained from the data table, and the obtained optimum power supply voltage is used as the load A DC-DC converter that outputs the predetermined power supply voltage supplied to the circuit.
前記電圧制御部は、
前記負荷回路の負荷状態が、前記データテーブルに記録された消費電流の領域を少なくとも２つ以上領域をまたいで変化するとき、前記データテーブルから該変化した負荷回路の負荷状態における最適な電源電圧を取得し、該取得した最適な電源電圧を前記負荷回路に供給する前記予め定めた電源電圧として出力することを特徴とするＤＣ−ＤＣコンバータ。 The DC-DC converter according to claim 1, wherein
The voltage controller is
When the load state of the load circuit changes across at least two regions of current consumption recorded in the data table, the optimum power supply voltage in the load state of the changed load circuit is calculated from the data table. A DC-DC converter that acquires and outputs the acquired optimum power supply voltage as the predetermined power supply voltage supplied to the load circuit.
前記電圧制御部は、
前記負荷回路の負荷状態が前記データテーブルに記憶された負荷状態を少なくとも２つ以上の負荷状態をまたいで変化することを検知する検知部を備え、
前記検知部の検知に基づいて、前記データテーブルから該検知した負荷回路の負荷状態における最適な電源電圧を取得し、前記検知した負荷状態に変化する前に、該取得した最適な電源電圧を前記負荷回路に供給する前記予め定めた電源電圧として出力することを特徴とするＤＣ−ＤＣコンバータ。 The DC-DC converter according to any one of claims 1 to 3,
The voltage controller is
A detector that detects that the load state of the load circuit changes across at least two load states stored in the data table;
Based on the detection of the detection unit, an optimal power supply voltage in the load state of the detected load circuit is acquired from the data table, and before the change to the detected load state, the acquired optimal power supply voltage is A DC-DC converter that outputs the predetermined power supply voltage supplied to the load circuit.
前記複数のＤＣ−ＤＣコンバータのうち、少なくとも１つに請求項１乃至４の何れか一項に記載のＤＣ−ＤＣコンバータを備えたことを特徴とするシステム電源。 A system power supply comprising a plurality of DC-DC converters and supplying a predetermined power supply voltage to each internal circuit in the system on chip,
A system power supply comprising the DC-DC converter according to any one of claims 1 to 4 in at least one of the plurality of DC-DC converters.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008217725A JP5092997B2 (en) | 2008-08-27 | 2008-08-27 | DC-DC converter and system power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008217725A JP5092997B2 (en) | 2008-08-27 | 2008-08-27 | DC-DC converter and system power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010057231A true JP2010057231A (en) | 2010-03-11 |
| JP5092997B2 JP5092997B2 (en) | 2012-12-05 |
Family
ID=42072570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008217725A Expired - Fee Related JP5092997B2 (en) | 2008-08-27 | 2008-08-27 | DC-DC converter and system power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5092997B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011137707A2 (en) * | 2011-04-13 | 2011-11-10 | 华为技术有限公司 | Conversion circuit with hysteresis control and power supply system |
| JP2012095379A (en) * | 2010-10-25 | 2012-05-17 | Aisin Seiki Co Ltd | Voltage control device |
| US9727075B2 (en) | 2015-10-15 | 2017-08-08 | Kabushiki Kaisha Toshiba | Power-supply voltage sensing circuit |
| JP2020167803A (en) * | 2019-03-28 | 2020-10-08 | ブラザー工業株式会社 | Device |
| WO2020230191A1 (en) | 2019-05-10 | 2020-11-19 | 三菱電機株式会社 | Dc power supply and distribution system |
| WO2021229803A1 (en) | 2020-05-15 | 2021-11-18 | 三菱電機株式会社 | Dc power supplying and distributing system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11984723B2 (en) | 2019-06-05 | 2024-05-14 | Mitsubishi Electric Corporation | Multi-mode power supply system |
| US20230072540A1 (en) | 2020-04-21 | 2023-03-09 | Mitsubishi Electric Corporation | Power supply system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007032119A1 (en) * | 2005-09-13 | 2007-03-22 | Sony Computer Entertainment Inc. | Power source device, and electronic device using the same |
| JP2008079378A (en) * | 2006-09-19 | 2008-04-03 | Toshiba Corp | Electronic equipment |
-
2008
- 2008-08-27 JP JP2008217725A patent/JP5092997B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007032119A1 (en) * | 2005-09-13 | 2007-03-22 | Sony Computer Entertainment Inc. | Power source device, and electronic device using the same |
| JP2008079378A (en) * | 2006-09-19 | 2008-04-03 | Toshiba Corp | Electronic equipment |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012095379A (en) * | 2010-10-25 | 2012-05-17 | Aisin Seiki Co Ltd | Voltage control device |
| WO2011137707A2 (en) * | 2011-04-13 | 2011-11-10 | 华为技术有限公司 | Conversion circuit with hysteresis control and power supply system |
| WO2011137707A3 (en) * | 2011-04-13 | 2012-03-08 | 华为技术有限公司 | Conversion circuit with hysteresis control and power supply system |
| US9209692B2 (en) | 2011-04-13 | 2015-12-08 | Huawei Technologies Co., Ltd. | Hysteretic control conversion circuit and power supply system |
| US9727075B2 (en) | 2015-10-15 | 2017-08-08 | Kabushiki Kaisha Toshiba | Power-supply voltage sensing circuit |
| JP2020167803A (en) * | 2019-03-28 | 2020-10-08 | ブラザー工業株式会社 | Device |
| JP7367323B2 (en) | 2019-03-28 | 2023-10-24 | ブラザー工業株式会社 | Device |
| WO2020230191A1 (en) | 2019-05-10 | 2020-11-19 | 三菱電機株式会社 | Dc power supply and distribution system |
| US12015268B2 (en) | 2019-05-10 | 2024-06-18 | Mitsubishi Electric Corporation | DC power supply and distribution system |
| WO2021229803A1 (en) | 2020-05-15 | 2021-11-18 | 三菱電機株式会社 | Dc power supplying and distributing system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5092997B2 (en) | 2012-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5092997B2 (en) | DC-DC converter and system power supply | |
| KR100912865B1 (en) | Switching regulator and semiconductor device using the same | |
| JP5014714B2 (en) | Switching regulator and switching regulator control circuit | |
| JP4246045B2 (en) | Power supply circuit and method for raising output voltage of power supply circuit | |
| JP6214924B2 (en) | Controller and system having controller | |
| US10141850B2 (en) | Comparator circuit, power supply control IC, and switching power supply device | |
| JP2008206214A (en) | Switching regulator | |
| JP2011114977A (en) | Control circuit for switching power supply, electronic apparatus, and method for controlling switching power supply | |
| JP2009065772A (en) | Charging control circuit | |
| JP6306073B2 (en) | Comparison circuit, power supply control IC, switching power supply | |
| US7579817B2 (en) | Constant-voltage circuit capable of reducing time required for starting, semiconductor apparatus including constant-voltage circuit, and control method of constant-voltage circuit | |
| US7936087B2 (en) | Switching controller for parallel power converters | |
| KR102267648B1 (en) | Dc/dc converter | |
| JP2006204090A (en) | Dual-mode voltage regulator | |
| JP2004228713A (en) | Voltage conversion circuit, semiconductor integrated circuit provided therewith, and portable terminal | |
| JP2010130785A (en) | Control circuit for dc-dc converter, control method for dc-dc converter, and electronic device | |
| JP2009278713A (en) | Switching regulator | |
| JP2008017663A (en) | Switching power supply device | |
| JP5630895B2 (en) | Switching power supply circuit | |
| TWI766061B (en) | switching regulator | |
| JP2007151322A (en) | Power circuit and dc-dc converter | |
| JP6467539B2 (en) | Comparison circuit, power supply control IC, switching power supply | |
| JP2005168173A (en) | Power supply circuit | |
| JP4876949B2 (en) | Power circuit | |
| JP4983275B2 (en) | DC / DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |