JP2010056414A - Method of forming wiring, method of manufacturing semiconductor device, semiconductor device, and wiring forming device - Google Patents

Method of forming wiring, method of manufacturing semiconductor device, semiconductor device, and wiring forming device Download PDF

Info

Publication number
JP2010056414A
JP2010056414A JP2008221831A JP2008221831A JP2010056414A JP 2010056414 A JP2010056414 A JP 2010056414A JP 2008221831 A JP2008221831 A JP 2008221831A JP 2008221831 A JP2008221831 A JP 2008221831A JP 2010056414 A JP2010056414 A JP 2010056414A
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor substrate
semiconductor
wiring
inkjet head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008221831A
Other languages
Japanese (ja)
Other versions
JP5200771B2 (en
Inventor
Yoshifumi Takato
良史 高藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2008221831A priority Critical patent/JP5200771B2/en
Publication of JP2010056414A publication Critical patent/JP2010056414A/en
Application granted granted Critical
Publication of JP5200771B2 publication Critical patent/JP5200771B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Coating Apparatus (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make semiconductor chips conduct each other. <P>SOLUTION: In a method of forming wiring, conductive ink drops R are discharged to a semiconductor substrate 12 from an inkjet head 70 to form the wiring by a conductive layer 16. The method includes a process to form a first conductive layer from the surface 12a to the side 12b of the semiconductor substrate 12, and a process to form a second conductive layer on the backside 12c of the semiconductor substrate 12 and connect the first conductive layer to the second conductive layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は配線形成方法、半導体装置の製造方法、半導体装置及び配線形成装置に関する。   The present invention relates to a wiring forming method, a semiconductor device manufacturing method, a semiconductor device, and a wiring forming apparatus.

近年、電子部品の小型化・高集積化の要求に応えて、半導体チップを3次元的に実装する方法の開発が進んでいる。このような方法としては、例えば、積層された複数の半導体チップの電極をワイヤによって電気的に接続するワイヤボンディングによるものが知られている。ところが、この方法では、ワイヤ自体の長さの制約により半導体チップの外形や電極の位置などが制限されてしまう。また、ワイヤを引き回す領域として、主に高さ方向のスペースを確保する必要が生じてしまう。   In recent years, in response to demands for miniaturization and high integration of electronic components, development of methods for three-dimensional mounting of semiconductor chips has progressed. As such a method, for example, a method by wire bonding in which electrodes of a plurality of stacked semiconductor chips are electrically connected by wires is known. However, in this method, the outer shape of the semiconductor chip, the position of the electrodes, and the like are limited due to restrictions on the length of the wire itself. Moreover, it becomes necessary to secure a space mainly in the height direction as a region where the wire is routed.

そこで、ワイヤボンディングに代えて、インクジェットヘッドから導電性のインク滴を各半導体チップの表面から側面にかけて吐出させ、電極間に導電層を形成する方法が提案されている(例えば、特許文献1参照)。具体的に、特許文献1の技術では、半導体基板の表面に溝を形成し、その後溝の内壁面に導電層を形成し、半導体基板を裏面から研磨して半導体基板を分割し、分割後の各半導体基板の導電層を側面で互いに導通させて(繋ぎ合わせて)いる(段落0063〜0085,0096〜0100)。これにより、複数の半導体チップの積層を実現し、ワイヤによる上記制約を取り除くことを可能としている。
特許第4081666号公報
Therefore, instead of wire bonding, a method has been proposed in which conductive ink droplets are ejected from the surface to the side surface of each semiconductor chip from an inkjet head to form a conductive layer between the electrodes (for example, see Patent Document 1). . Specifically, in the technique of Patent Document 1, a groove is formed on the surface of the semiconductor substrate, a conductive layer is then formed on the inner wall surface of the groove, the semiconductor substrate is polished from the back surface, and the semiconductor substrate is divided. The conductive layers of each semiconductor substrate are electrically connected (connected) on the side surfaces (paragraphs 0063 to 0085, 0096 to 0100). As a result, a plurality of semiconductor chips can be stacked, and the above-described restrictions due to wires can be removed.
Japanese Patent No. 4081666

しかしながら、特許文献1の技術では、各半導体基板の導電層を側面で互いに繋ぎ合わせているにすぎないから、複数の半導体チップの積層体である半導体装置においては、一の半導体チップの電極と他の半導体チップの電極とが導通されず、実質的には半導体チップ同士を互いに導通させることができない。   However, in the technique of Patent Document 1, since the conductive layers of the respective semiconductor substrates are merely connected to each other at the side surfaces, in a semiconductor device that is a stacked body of a plurality of semiconductor chips, the electrodes of one semiconductor chip and the other The semiconductor chips are not electrically connected to each other, and the semiconductor chips cannot substantially be electrically connected to each other.

したがって、本発明の主な目的は、複数の半導体チップを積層した半導体装置において、半導体チップ同士を導通させることができる配線形成方法、半導体装置の製造方法、半導体装置及び配線形成装置を提供することにある。   Accordingly, a main object of the present invention is to provide a wiring forming method, a semiconductor device manufacturing method, a semiconductor device, and a wiring forming apparatus capable of electrically connecting semiconductor chips in a semiconductor device in which a plurality of semiconductor chips are stacked. It is in.

本発明の一態様によれば、
半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出して、導電層による配線を形成するための配線形成方法であって、
前記半導体基板の表裏両面のうち一方の面から側面にかけて第1の導電層を形成する工程と、
前記半導体基板の他方の面に第2の導電層を形成して前記第1の導電層と前記第2の導電層とを繋ぎ合わせる工程と、
を備えることを特徴とする配線形成方法が提供される。
According to one aspect of the invention,
A wiring formation method for forming a wiring by a conductive layer by discharging conductive ink droplets from an inkjet head to a semiconductor substrate,
Forming a first conductive layer from one side to the side of the front and back sides of the semiconductor substrate;
Forming a second conductive layer on the other surface of the semiconductor substrate and joining the first conductive layer and the second conductive layer;
A method of forming a wiring is provided.

本発明の他の態様によれば、
半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出して、導電層による配線を形成するための配線形成方法であって、
前記半導体基板の表裏両面のうち一方の面から側面の中途部にかけて第1の導電層を形成する工程と、
前記半導体基板の他方の面から前記側面の中途部にかけて第2の導電層を形成し、前記第1の導電層と前記第2の導電層とを繋ぎ合わせる工程と、
を備えることを特徴とする配線形成方法が提供される。
According to another aspect of the invention,
A wiring formation method for forming a wiring by a conductive layer by discharging conductive ink droplets from an inkjet head to a semiconductor substrate,
Forming a first conductive layer from one of the front and back surfaces of the semiconductor substrate to the middle of the side surface;
Forming a second conductive layer from the other surface of the semiconductor substrate to the middle portion of the side surface, and joining the first conductive layer and the second conductive layer;
A method of forming a wiring is provided.

本発明の他の態様によれば、
複数の半導体チップを製造する工程と、
前記各半導体チップに絶縁処理を施す工程と、
前記各半導体チップを互いに張り合わせて積層する工程と、
を備え、
前記各半導体チップを製造する工程では、半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出することにより、前記半導体基板の表裏両面のうち一方の面から側面にかけて第1の導電層を形成し、その後前記半導体基板の他方の面に第2の導電層を形成して前記第1の導電層と前記第2の導電層とを繋ぎ合わせることを特徴とする半導体装置の製造方法が提供される。
According to another aspect of the invention,
Producing a plurality of semiconductor chips;
Applying an insulation treatment to each of the semiconductor chips;
Laminating and stacking the semiconductor chips together;
With
In the process of manufacturing each semiconductor chip, a first conductive layer is formed from one surface to the side surface of the semiconductor substrate by discharging conductive ink droplets from the inkjet head to the semiconductor substrate. Then, a second conductive layer is formed on the other surface of the semiconductor substrate, and the first conductive layer and the second conductive layer are joined together. .

本発明の他の態様によれば、
複数の半導体チップを製造する工程と、
前記各半導体チップに絶縁処理を施す工程と、
前記各半導体チップを互いに張り合わせて積層する工程と、
を備え、
前記各半導体チップを製造する工程では、半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出することにより、前記半導体基板の表裏両面のうち一方の面から側面の中途部にかけて第1の導電層を形成し、その後前記半導体基板の他方の面から前記側面の中途部にかけて第2の導電層を形成し、前記第1の導電層と前記第2の導電層とを繋ぎ合わせることを特徴とする半導体装置の製造方法が提供される。
According to another aspect of the invention,
Producing a plurality of semiconductor chips;
Applying an insulation treatment to each of the semiconductor chips;
Laminating and stacking the semiconductor chips together;
With
In the step of manufacturing each semiconductor chip, a first conductive layer is formed from one surface to the middle of the side surface of the semiconductor substrate by discharging conductive ink droplets from the inkjet head to the semiconductor substrate. After that, a second conductive layer is formed from the other surface of the semiconductor substrate to the middle portion of the side surface, and the first conductive layer and the second conductive layer are connected to each other. A method for manufacturing a semiconductor device is provided.

本発明の他の態様によれば、
上記半導体装置の製造方法により製造されたことを特徴とする半導体装置が提供される。
According to another aspect of the invention,
A semiconductor device manufactured by the method for manufacturing a semiconductor device is provided.

本発明の他の態様によれば、
半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出して、導電層による配線を形成するための配線形成装置であって、
前記半導体基板を保持しながら反転させる保持・反転手段と、
前記半導体基板に対し導電性のインク滴を吐出するインクジェットヘッドと、
を備えることを特徴とする配線形成装置が提供される。
According to another aspect of the invention,
A wiring forming apparatus for discharging conductive ink droplets from an inkjet head to a semiconductor substrate to form a wiring by a conductive layer,
Holding / reversing means for reversing while holding the semiconductor substrate;
An ink jet head for discharging conductive ink droplets to the semiconductor substrate;
A wiring forming apparatus is provided.

本発明の一態様や他の態様にかかる配線形成方法,半導体装置の製造方法によれば、半導体基板の一方の面から(側面を経由して)他方の面にかけて導電層が形成されるから、そのような導電層が形成された半導体チップ同士を積層する際に、半導体チップの導電層を、他の半導体チップの接続部(電極や接続端子など)に接触するように半導体チップ同士を積層すれば、半導体チップ同士を互いに導通させることができる。   According to the wiring forming method and the semiconductor device manufacturing method according to one aspect or the other aspect of the present invention, the conductive layer is formed from one surface of the semiconductor substrate (via the side surface) to the other surface. When stacking semiconductor chips formed with such conductive layers, stack the semiconductor chips so that the conductive layers of the semiconductor chips are in contact with the connection portions (electrodes, connection terminals, etc.) of other semiconductor chips. In this case, the semiconductor chips can be connected to each other.

本発明の他の態様にかかる配線形成装置によれば、保持・反転手段を備えるから、はじめに半導体基板の表裏両面のうち一方の面から側面(又は側面の中途部)にかけて第1の導電層を形成し、その後その半導体基板を反転させ、半導体基板の他方の面に(又は他方の面から側面の中途部にかけて)第2の導電層を形成して前記第1の導電層と前記第2の導電層とを繋ぎ合わせることができる。その結果、半導体基板の一方の面から(側面を経由して)他方の面にかけて導電層を形成することができ、そのような導電層が形成された半導体チップ同士を積層する際に、半導体チップの導電層を、他の半導体チップの接続部(電極や接続端子など)に接触するように半導体チップ同士を積層すれば、半導体チップ同士を互いに導通させることができる。   According to the wiring forming apparatus according to another aspect of the present invention, since the holding / reversing means is provided, first, the first conductive layer is formed from one surface to the side surface (or the middle portion of the side surface) of the front and back surfaces of the semiconductor substrate. After that, the semiconductor substrate is inverted, and a second conductive layer is formed on the other surface of the semiconductor substrate (or from the other surface to the middle of the side surface) to form the first conductive layer and the second conductive layer. The conductive layer can be connected. As a result, a conductive layer can be formed from one surface of the semiconductor substrate (via the side surface) to the other surface, and when the semiconductor chips formed with such a conductive layer are stacked, the semiconductor chip If the semiconductor chips are stacked so that the conductive layer is in contact with a connection portion (electrode, connection terminal, etc.) of another semiconductor chip, the semiconductor chips can be made conductive.

以下、図面を参照しながら本発明の好ましい実施形態について説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

<第1の実施形態>
[半導体装置]
図1に示す通り、半導体装置1は3つの半導体チップ10を有しており、これらが積層された構成を有している。各半導体チップ10は同一の構成を有している。最も上に配置された半導体チップ10の構成について説明すると、半導体チップ10は半導体基板12(例えばシリコン基板)を有している。半導体基板12には、集積回路11(例えばトランジスタやメモリを有する回路)と電極14(例えばパッド)とが形成されている。電極14は集積回路11に電気的に接続されている。電極14はアルミニウム系又は銅系の金属で形成されており、その表面の形状が矩形状を呈している。
<First Embodiment>
[Semiconductor device]
As shown in FIG. 1, the semiconductor device 1 has three semiconductor chips 10 and has a configuration in which these are stacked. Each semiconductor chip 10 has the same configuration. The configuration of the uppermost semiconductor chip 10 will be described. The semiconductor chip 10 has a semiconductor substrate 12 (for example, a silicon substrate). An integrated circuit 11 (for example, a circuit having a transistor and a memory) and an electrode 14 (for example, a pad) are formed on the semiconductor substrate 12. The electrode 14 is electrically connected to the integrated circuit 11. The electrode 14 is made of an aluminum-based or copper-based metal, and has a rectangular surface shape.

なお、図示しないが、半導体基板12には少なくとも1層の絶縁膜が形成されている。この絶縁膜はパッシベーション膜と呼ばれ、例えば、SiO、SiN、ポリイミド樹脂などで形成されており、電極14が当該絶縁膜から露出した状態となっている。 Although not shown, at least one insulating film is formed on the semiconductor substrate 12. This insulating film is called a passivation film and is made of, for example, SiO 2 , SiN, polyimide resin or the like, and the electrode 14 is exposed from the insulating film.

半導体基板12には導電層16が形成されている。導電層16は半導体基板12の表面12aから側面12bを経て裏面12cに及んでいる。導電層16は直線状を呈する配線であり、一方の端部が電極14に接続されている。導電層16の他方の端部は導電層16と一体的に形成された突出部となっており、当該突出部が接続端子18となって2段目の半導体チップ10(の電極14)と導通している。導電層16は、インクジェットヘッド(70)から吐出されたインクIのインク滴Rを乾燥させ、さらにインクI中に含有される金属ナノ粒子を焼結させて形成されたものである(後述参照)。   A conductive layer 16 is formed on the semiconductor substrate 12. The conductive layer 16 extends from the front surface 12a of the semiconductor substrate 12 through the side surface 12b to the back surface 12c. The conductive layer 16 is a wiring having a linear shape, and one end thereof is connected to the electrode 14. The other end of the conductive layer 16 is a protruding portion formed integrally with the conductive layer 16, and the protruding portion serves as a connection terminal 18 and is electrically connected to the second-stage semiconductor chip 10 (the electrode 14 thereof). is doing. The conductive layer 16 is formed by drying the ink droplets R of the ink I ejected from the inkjet head (70) and further sintering the metal nanoparticles contained in the ink I (see later). .

なお、半導体装置1は配線基板20に実装され、これらが半導体装置とされてもよい。この場合、配線基板20には配線パターン22が形成され、3段に積層された半導体チップ10のうち、最も下に配置された半導体チップ10の接続端子18が配線パターン22と導通される。   Note that the semiconductor device 1 may be mounted on the wiring board 20 and may be a semiconductor device. In this case, a wiring pattern 22 is formed on the wiring substrate 20, and the connection terminal 18 of the semiconductor chip 10 disposed at the bottom of the semiconductor chips 10 stacked in three stages is electrically connected to the wiring pattern 22.

半導体装置1では、半導体チップ10同士や、半導体チップ10と配線基板20とが互いに接着層30により接着されている。接着層30は絶縁性の接着剤Sにより構成されている。   In the semiconductor device 1, the semiconductor chips 10 or the semiconductor chip 10 and the wiring board 20 are bonded to each other by the adhesive layer 30. The adhesive layer 30 is made of an insulating adhesive S.

[配線形成装置]
続いて、図2,図3を参照しながら、半導体基板12に導電層16を形成するために使用される配線形成装置40について説明する。
[Wiring forming equipment]
Next, a wiring forming apparatus 40 used for forming the conductive layer 16 on the semiconductor substrate 12 will be described with reference to FIGS.

図2に示す通り、配線形成装置40は矩形状の作業台42を有している。作業台42上には、1対のロボットアーム50が設けられている。ロボットアーム50の先端には、半導体基板12を挟持するためのU字状の挟持部52が設けられている(図3参照)。ロボットアーム50には3つの回動部54が設けられている。ロボットアーム50は各回動部54が支点となって回動可能であり(図2中矢印参照)、各回動部54が回動することで挟持部52が前後方向や左右方向、上下方向に移動するようになっている。   As shown in FIG. 2, the wiring forming apparatus 40 has a rectangular work table 42. A pair of robot arms 50 are provided on the work table 42. A U-shaped holding part 52 for holding the semiconductor substrate 12 is provided at the tip of the robot arm 50 (see FIG. 3). The robot arm 50 is provided with three rotating portions 54. The robot arm 50 can be rotated with each rotation part 54 serving as a fulcrum (see the arrow in FIG. 2), and the holding part 52 moves in the front-rear direction, the left-right direction, and the up-down direction as each rotation part 54 rotates. It is supposed to be.

図3に示す通り、1対のロボットアーム50の挟持部52間には、半導体基板12が挟持されるようになっている。挟持部52間に半導体基板12が挟持された状態においては、導電層16は挟持部52同士の間から露出する。挟持部52の中央部にはアライメント機構56が形成されている。アライメント機構56は、挟持部52に前後左右方向の2次元平面上で回動可能であり、半導体基板12を挟持した状態で半導体基板12の位置を2次元平面上において微調整することができるようになっている。   As shown in FIG. 3, the semiconductor substrate 12 is sandwiched between the sandwiching portions 52 of the pair of robot arms 50. In a state where the semiconductor substrate 12 is sandwiched between the sandwiching portions 52, the conductive layer 16 is exposed from between the sandwiching portions 52. An alignment mechanism 56 is formed at the center of the sandwiching portion 52. The alignment mechanism 56 can rotate on the holding part 52 on a two-dimensional plane in the front-rear and left-right directions so that the position of the semiconductor substrate 12 can be finely adjusted on the two-dimensional plane in a state where the semiconductor substrate 12 is held. It has become.

なお、本実施形態では、ロボットアーム50の挟持部52により半導体基板12を挟持することで半導体基板12を保持しながら反転させることができるようになっており、少なくともロボットアーム50により保持・反転手段が構成されている。「挟持」という文言は「保持」の一態様であり、例えば挟持部52に代えて、半導体基板12の端面(図3中の左右側面)を「吸引」し半導体基板12を保持するような構成を採用してもよい。   In the present embodiment, the semiconductor substrate 12 can be reversed while being held by holding the semiconductor substrate 12 by the holding portion 52 of the robot arm 50, and at least the holding / reversing means is held by the robot arm 50. Is configured. The term “clamping” is one form of “holding”, and, for example, a configuration in which the semiconductor substrate 12 is held by “sucking” the end surfaces (left and right side surfaces in FIG. 3) of the semiconductor substrate 12 instead of the clamping unit 52. May be adopted.

図2に示す通り、ロボットアーム50の挟持部52の上方にはインクジェットヘッド70が設けられている。ロボットアーム50の挟持部52の下方であってインクジェットヘッド70と対向する位置には対向電極80が設けられている。   As shown in FIG. 2, an inkjet head 70 is provided above the sandwiching portion 52 of the robot arm 50. A counter electrode 80 is provided at a position below the sandwiching portion 52 of the robot arm 50 and facing the inkjet head 70.

インクジェットヘッド70は支持部材としてのガントリー60により支持されている。ガントリー60にはインクジェットヘッド70を移動させるための移動手段(図示略)が設けられており、当該移動手段によりインクジェットヘッド70はガントリー60に支持された状態で前後方向に移動可能となっている。インクジェットヘッド70には複数のノズル(図示略)が形成されている。インクジェットヘッド70は、各ノズルから下方に向けて(詳しくはロボットアーム50の挟持部52に挟持された半導体基板12に向けて)帯電性を有するインクIをインク滴Rとして吐出するようになっている。   The ink jet head 70 is supported by a gantry 60 as a support member. The gantry 60 is provided with a moving means (not shown) for moving the ink jet head 70, and the ink jet head 70 can be moved in the front-rear direction while being supported by the gantry 60 by the moving means. The inkjet head 70 has a plurality of nozzles (not shown). The ink jet head 70 discharges ink I having charging properties as ink droplets R downward from each nozzle (specifically, toward the semiconductor substrate 12 sandwiched by the sandwiching portion 52 of the robot arm 50). Yes.

対向電極80は、半導体基板12を支持する平板状のものであり、インクジェットヘッド70のインク吐出面(下面)に対し平行に所定距離だけ離間されて配置されている。インクジェットヘッド70と対向電極80との離間距離は、0.1〜5.0mm程度の範囲内で適宜設定される。対向電極80は接地されており、常時接地電位に維持されている。そのため、帯電したインク滴Rが、ロボットアーム50の挟持部52に挟持された半導体基板12に着弾すると、対向電極80はその電荷を接地により逃がすことができるようになっている。   The counter electrode 80 is a flat plate that supports the semiconductor substrate 12, and is arranged in parallel to the ink ejection surface (lower surface) of the inkjet head 70 and separated by a predetermined distance. The separation distance between the inkjet head 70 and the counter electrode 80 is appropriately set within a range of about 0.1 to 5.0 mm. The counter electrode 80 is grounded and is always maintained at the ground potential. Therefore, when the charged ink droplet R lands on the semiconductor substrate 12 sandwiched by the sandwiching portion 52 of the robot arm 50, the counter electrode 80 can release the charge by grounding.

なお、対向電極80には昇降手段(図示略)が設けられており、対向電極80は当該昇降手段により上下方向に移動可能となっている。   The counter electrode 80 is provided with lifting / lowering means (not shown), and the counter electrode 80 can be moved in the vertical direction by the lifting / lowering means.

図3に示す通り、インクジェットヘッド70は制御手段90に接続されている。制御手段90は、CPUやROM、RAM等から構成されたコンピュータである。制御手段90は、インクジェットヘッド70に高圧の静電電圧を印加する静電電圧電源92や、インクジェットヘッド70中に設けられている圧電素子(図示略)と接続されている。制御手段90は、静電電圧電源92を制御してインクジェットヘッド70に静電電圧を印加することにより、インクジェットヘッド70と対向電極80との間に静電界を生じさせるとともに、上記圧電素子の変形を制御してインクジェットヘッド70からそれぞれインク滴Rを吐出させるようになっている。静電電圧電源92が印加する電圧は基本的には直流であるが、交流であってもよい。本実施形態では、少なくとも制御手段90と静電電圧電源92とで電圧印加手段が構成されている。   As shown in FIG. 3, the inkjet head 70 is connected to the control means 90. The control means 90 is a computer composed of a CPU, ROM, RAM, and the like. The control unit 90 is connected to an electrostatic voltage power source 92 that applies a high-voltage electrostatic voltage to the inkjet head 70 and a piezoelectric element (not shown) provided in the inkjet head 70. The control means 90 controls the electrostatic voltage power source 92 to apply an electrostatic voltage to the ink jet head 70, thereby generating an electrostatic field between the ink jet head 70 and the counter electrode 80, and the deformation of the piezoelectric element. And the ink droplets R are ejected from the ink jet head 70, respectively. The voltage applied by the electrostatic voltage power source 92 is basically a direct current, but may be an alternating current. In the present embodiment, at least the control means 90 and the electrostatic voltage power source 92 constitute voltage application means.

インクIは、金属ナノ粒子が分散されることにより導電性及び帯電性を有するインクである。この金属ナノ粒子としては、例えば、銀、金、銅、パラジウム、白金、ニッケル、ロジウム、錫、インジウム、又はこれらの合金が挙げられる。   Ink I is an ink having conductivity and chargeability by dispersing metal nanoparticles. Examples of the metal nanoparticles include silver, gold, copper, palladium, platinum, nickel, rhodium, tin, indium, and alloys thereof.

このような金属ナノ粒子の製造方法としては、大きく二つに分類される。一つは物理法で、もう一つは化学法である。物理法は、一般にバルク金属を粉砕してナノ粒子を製造する方法であり、化学法は、金属原子を発生させてその凝集を制御してナノ粒子を製造する方法である。   There are two main methods for producing such metal nanoparticles. One is the physical method and the other is the chemical method. The physical method is generally a method for producing nanoparticles by pulverizing bulk metal, and the chemical method is a method for producing nanoparticles by generating metal atoms and controlling their aggregation.

化学法は、液中で行われる湿式法と、空気中もしくは減圧雰囲気中で行われる乾式法に大別される。湿式法としてよく知られている化学還元法は、金属イオン溶液に還元剤を添加するか、或いは還元剤を含む金属塩溶液を加熱することで金属イオンを還元し、ナノ粒子を生成する手法である。このようなナノ粒子が分散されたインクとしては、例えば、特許第3933138号公報に開示のものを用いることができる。乾式法としては、ガス中蒸発法が知られている。ガス中蒸発法は、不活性ガス中で金属を蒸発させ、ガスとの衝突により冷却凝集させてナノ粒子を生成する方法である。乾式法の方が湿式法よりも粒径を小さくできることが知られており、乾式法では数nm程度の粒径のナノ粒子も生成可能である。   The chemical method is roughly classified into a wet method performed in a liquid and a dry method performed in air or in a reduced pressure atmosphere. The chemical reduction method, which is well known as a wet method, is a technique in which a reducing agent is added to a metal ion solution or a metal salt solution containing a reducing agent is heated to reduce metal ions to generate nanoparticles. is there. As the ink in which such nanoparticles are dispersed, for example, the ink disclosed in Japanese Patent No. 3933138 can be used. A gas evaporation method is known as a dry method. The gas evaporation method is a method in which a metal is evaporated in an inert gas and then cooled and aggregated by collision with the gas to generate nanoparticles. It is known that the particle size of the dry method can be made smaller than that of the wet method, and nanoparticles having a particle size of about several nm can be generated by the dry method.

本実施の形態で用いるインクI中の金属ナノ粒子の粒径は、1〜100nmであり、好ましくは1〜50nmである。粒径が1nm未満の金属ナノ粒子を用いてもよいが、このような粒子は製造が極めて困難であり、実用的でない。また、粒径が100nmを超える金属ナノ粒子を用いると、インクジェットヘッド70のノズルに詰まる恐れがある。   The particle size of the metal nanoparticles in the ink I used in the present embodiment is 1 to 100 nm, preferably 1 to 50 nm. Although metal nanoparticles having a particle size of less than 1 nm may be used, such particles are extremely difficult to produce and are not practical. Further, when metal nanoparticles having a particle size exceeding 100 nm are used, the nozzles of the inkjet head 70 may be clogged.

インクI中に分散している金属ナノ粒子の濃度は、インクIを乾燥させて形成される導電層16の抵抗値が電極14の抵抗値により近い値となるよう、高濃度であることが好ましい。具体的には、10wt%以上が好ましく、20wt%がより好ましい。但し、この金属ナノ粒子の濃度は、最大で80wt%程度にすることが可能である。   The concentration of the metal nanoparticles dispersed in the ink I is preferably high so that the resistance value of the conductive layer 16 formed by drying the ink I becomes closer to the resistance value of the electrode 14. . Specifically, 10 wt% or more is preferable, and 20 wt% is more preferable. However, the concentration of the metal nanoparticles can be about 80 wt% at the maximum.

インクIのうち金属ナノ粒子を分散させる溶媒としては、水や水溶性有機溶媒が用いられる。このような、いわゆる水系インクは、無極性溶媒を用いた油系インクに比べ、電気伝導度に優れている。また、この溶媒は、インクIの粘度が容易に上昇したり、乾燥したりしないために、蒸気圧が低く、沸点が高いことが好ましい。溶媒の沸点としては、150℃以上が好ましく、200℃以上がより好ましい。含水率は、乾燥性の点から40wt%以下が好ましい。   As the solvent for dispersing the metal nanoparticles in the ink I, water or a water-soluble organic solvent is used. Such a so-called water-based ink is superior in electric conductivity as compared with an oil-based ink using a nonpolar solvent. Further, this solvent preferably has a low vapor pressure and a high boiling point so that the viscosity of the ink I does not easily rise or dry. As a boiling point of a solvent, 150 degreeC or more is preferable and 200 degreeC or more is more preferable. The water content is preferably 40 wt% or less from the viewpoint of drying properties.

インクIの粘度は、吐出温度において、2mPa・s以上、10mPa・s以下が吐出安定性の観点から好ましく、3mPa・s以上、6.5mPa・s以下がより好ましい。吐出温度については、20〜60℃が好ましく、25〜50℃がより好ましい。25℃未満であると冷却の必要が生じる場合があり、50℃を超えるとインクジェットヘッド70及びインクIの流路部材等に負担がかかる恐れがあるためである。   The viscosity of the ink I is preferably 2 mPa · s or more and 10 mPa · s or less at the discharge temperature, more preferably 3 mPa · s or more and 6.5 mPa · s or less. About discharge temperature, 20-60 degreeC is preferable and 25-50 degreeC is more preferable. This is because if it is less than 25 ° C., cooling may be required, and if it exceeds 50 ° C., the inkjet head 70 and the flow path member of the ink I may be burdened.

インクIの表面張力は、20mN/m以上、50mN/m以下が好ましい。更には、吐出安定性の観点から、25mN/m以上、45mN/m以下がより好ましい。   The surface tension of the ink I is preferably 20 mN / m or more and 50 mN / m or less. Furthermore, from the viewpoint of ejection stability, it is more preferably 25 mN / m or more and 45 mN / m or less.

インクIの電気伝導度は、静電吸引力を作用させるために、25℃において0.1μS/cm以上、2000μS/cm以下が好ましいが、高精細描画の観点から、1μS/cm以上、1000μS/cm以下がより好ましい。
インクIの比誘電率は、10以上であることが好ましい。
The electrical conductivity of the ink I is preferably 0.1 μS / cm or more and 2000 μS / cm or less at 25 ° C. in order to apply an electrostatic attraction force. However, from the viewpoint of high-definition drawing, 1 μS / cm or more and 1000 μS / cm More preferable is cm or less.
The relative dielectric constant of the ink I is preferably 10 or more.

[配線形成方法]
続いて、図4を参照しながら、半導体装置1の製造方法であって主には配線形成装置40を用いて半導体基板12に導電層16を形成する配線形成方法について説明する。
[Wiring formation method]
Next, a method for manufacturing the semiconductor device 1, which mainly forms the conductive layer 16 on the semiconductor substrate 12 using the wiring forming device 40, will be described with reference to FIG. 4.

集積回路11や電極14が予め形成された半導体基板12を、ロボットアーム50の挟持部52により挟持した状態で対向電極80により支持し、インクジェットヘッド70を電極14の上方に配置する。その後、インクジェットヘッド70に電圧を印加してインクジェットヘッド70と対向電極80との間に所定の電位差を形成する(電気力線を生じさせる)。   The semiconductor substrate 12 on which the integrated circuit 11 and the electrode 14 are formed in advance is supported by the counter electrode 80 while being sandwiched by the sandwiching portion 52 of the robot arm 50, and the inkjet head 70 is disposed above the electrode 14. Thereafter, a voltage is applied to the inkjet head 70 to form a predetermined potential difference between the inkjet head 70 and the counter electrode 80 (generate lines of electric force).

その後、図4(a)に示す通り、インクジェットヘッド70からインク滴Rを吐出させながらインクジェットヘッド70を移動させ、半導体基板12の表面12aから側面12bにかけて導電層16を形成する。この場合、インクジェットヘッド70と対向電極80との間に電位差が生じているから、インク滴Rと半導体基板12との間に静電引力が生じ、インク滴Rは半導体基板12の表面12aから側面12bにかけて連続的に着弾する。   Thereafter, as shown in FIG. 4A, the ink jet head 70 is moved while ejecting ink droplets R from the ink jet head 70, and the conductive layer 16 is formed from the surface 12 a to the side surface 12 b of the semiconductor substrate 12. In this case, since a potential difference is generated between the ink jet head 70 and the counter electrode 80, an electrostatic attractive force is generated between the ink droplet R and the semiconductor substrate 12, and the ink droplet R is side-surfaced from the surface 12 a of the semiconductor substrate 12. Landing continuously over 12b.

その後、ロボットアーム50の回動部54(挟持部52の基端の回動部54)を回動させて半導体基板12を反転させ、もとの状態(半導体基板12を対向電極80で支持し、インクジェットヘッド70に電圧を印加した状態)に戻す。その後、図4(b)に示す通り、インクジェットヘッド70からインク滴Rを吐出させながらインクジェットヘッド70を移動させ、半導体基板12の裏面12cにも導電層16を形成する。この場合、図4(a)の工程で先に形成した導電層16と、その後に裏面12cに形成した導電層16とを、繋ぎ合わせる。   Thereafter, the rotation part 54 of the robot arm 50 (the rotation part 54 at the base end of the clamping part 52) is rotated to invert the semiconductor substrate 12, and the original state (the semiconductor substrate 12 is supported by the counter electrode 80). , A state in which a voltage is applied to the inkjet head 70. Thereafter, as shown in FIG. 4B, the ink-jet head 70 is moved while ejecting ink droplets R from the ink-jet head 70, and the conductive layer 16 is also formed on the back surface 12 c of the semiconductor substrate 12. In this case, the conductive layer 16 previously formed in the step of FIG. 4A and the conductive layer 16 formed on the back surface 12c are joined together.

なお、図4(a)の工程で半導体基板12の表面12aにのみ導電層16を形成し、その後図4(b)の工程において、半導体基板12の裏面12cから側面12bにかけて導電層16を形成し、先に形成した導電層16と後に形成した導電層16とを繋ぎ合わせてもよい。   4A, the conductive layer 16 is formed only on the surface 12a of the semiconductor substrate 12, and then the conductive layer 16 is formed from the back surface 12c to the side surface 12b of the semiconductor substrate 12 in the step of FIG. 4B. However, the conductive layer 16 formed earlier and the conductive layer 16 formed later may be joined together.

さらに、図5に示す通り、先の工程で半導体基板12の表面12aから側面12bの中途部にかけて導電層16を形成し(図5(a)参照)、その後の工程において、半導体基板12の裏面12cから側面12bの中途部にかけて導電層16を形成し(図5(b)参照)、半導体基板12の側面12bで、先に形成した導電層16と後に形成した導電層16とを繋ぎ合わせてもよい。   Furthermore, as shown in FIG. 5, the conductive layer 16 is formed from the front surface 12a of the semiconductor substrate 12 to the middle portion of the side surface 12b in the previous step (see FIG. 5A), and in the subsequent steps, the back surface of the semiconductor substrate 12 is formed. The conductive layer 16 is formed from 12c to the middle portion of the side surface 12b (see FIG. 5B), and the conductive layer 16 formed earlier and the conductive layer 16 formed later are joined on the side surface 12b of the semiconductor substrate 12. Also good.

その後、図4(c)に示す通り、インクジェットヘッド70を半導体基板12の電極14に対向する位置で停止させ、その位置でインクジェットヘッド70から複数のインク滴Rを吐出させ、導電層16の端部をインク滴Rで厚付けして接続端子18を形成する。   Thereafter, as shown in FIG. 4C, the ink jet head 70 is stopped at a position facing the electrode 14 of the semiconductor substrate 12, and a plurality of ink droplets R are ejected from the ink jet head 70 at that position. The connection terminal 18 is formed by thickening the portion with the ink droplet R.

なお、ここでは、半導体基板12中において導電層16の数が少なく1つのインクジェットヘッド70で対応可能な場合(図3参照)の例を示しているが、図6に示す通り、1枚の半導体基板12中に複数の集積回路11が配列され導電層16の数が多い場合には、導電層16の数に対応した複数のインクジェットヘッド70を並列に並べ、図4(a)〜図4(c)を参照しながら説明したのと同様にして、導電層16を形成することができる。   Here, an example is shown of a case where the number of conductive layers 16 in the semiconductor substrate 12 is small and can be handled by one inkjet head 70 (see FIG. 3). However, as shown in FIG. When a plurality of integrated circuits 11 are arranged in the substrate 12 and the number of conductive layers 16 is large, a plurality of inkjet heads 70 corresponding to the number of conductive layers 16 are arranged in parallel, and FIGS. The conductive layer 16 can be formed in the same manner as described with reference to c).

その後、半導体基板12をロボットアーム50の挟持部52から取り外し、半導体基板12の導電層16を焼成する。焼成方法としては、乾燥機やホットプレートでの焼結などが挙げられる。本実施形態では、好ましくは、インクIの濡れ性を制御し、着弾性を向上させるために、半導体基板12に下引き剤(シランカップリング剤やチタンカップリング剤)の塗布を行い、各種カップリング剤の耐熱性が確保できる条件で焼結する。   Thereafter, the semiconductor substrate 12 is removed from the holding portion 52 of the robot arm 50, and the conductive layer 16 of the semiconductor substrate 12 is baked. Examples of the firing method include sintering in a dryer or a hot plate. In this embodiment, preferably, in order to control the wettability of the ink I and improve the adhesion elasticity, an undercoat agent (a silane coupling agent or a titanium coupling agent) is applied to the semiconductor substrate 12 and various cups are applied. Sintering is performed under conditions that ensure the heat resistance of the ring agent.

この焼結は、100〜150℃で10〜30分の予備乾燥後、150〜200℃で60〜180分の本焼結を行うことが好ましい。予備乾燥を行わないと、融着した金属内に溶媒が残留し、抵抗値が上昇する恐れがある。予備乾燥の温度が100℃以下では溶媒の蒸発がほとんど起こらず、効果が生じない恐れがあり、150℃以上では金属ナノ粒子の融着が始まる恐れがある。本焼結の温度が150℃以下では金属ナノ粒子の融着が起こらず、抵抗値が高くなる恐れがあり、200℃以上では下引き剤が劣化して融着金属と混合し、抵抗値が高くなる恐れがある。本焼結にはホットプレートを用いるのが好ましい。ホットプレートを用いると、インクIに直接熱が伝わり、金属ナノ粒子の融着が進みやすくなるためである。このような焼成により、インク滴Rの溶媒が蒸発し、導電層16が半導体基板12に固定される。   In this sintering, it is preferable to perform main sintering at 150 to 200 ° C. for 60 to 180 minutes after preliminary drying at 100 to 150 ° C. for 10 to 30 minutes. If the preliminary drying is not performed, the solvent remains in the fused metal, and the resistance value may increase. When the temperature of the preliminary drying is 100 ° C. or lower, the solvent hardly evaporates and there is a possibility that the effect does not occur. When the sintering temperature is 150 ° C. or lower, the metal nanoparticles are not fused, and the resistance value may be increased. When the sintering temperature is 200 ° C. or higher, the subbing agent is deteriorated and mixed with the fusion metal, resulting in a resistance value of There is a risk of becoming higher. A hot plate is preferably used for the main sintering. This is because when the hot plate is used, heat is directly transmitted to the ink I, and the fusion of the metal nanoparticles is facilitated. By such baking, the solvent of the ink droplet R evaporates, and the conductive layer 16 is fixed to the semiconductor substrate 12.

そして以上の工程の処理を繰り返し実行し、3つの半導体チップ10を形成する。その後、各半導体チップ10に対し絶縁処理を施す。詳しくは、図4(d)に示す通り、半導体チップ10ごとに、半導体基板12の裏面12cに対し接着剤Sを塗布し、裏面12c上に接着層30を形成する。この場合、半導体チップ10の接続端子18をマスクしておき、接着層30から接続端子18を露出させる。なお、当該絶縁処理においては、接着剤Sを使用するのに代えて、半導体基板12の裏面12cに絶縁性の接着シートを貼り付けるようにしてもよい。この場合においても、接着シートから接続端子18を露出させる。   And the process of the above process is repeatedly performed and the three semiconductor chips 10 are formed. Thereafter, each semiconductor chip 10 is insulated. Specifically, as shown in FIG. 4D, the adhesive S is applied to the back surface 12c of the semiconductor substrate 12 for each semiconductor chip 10, and the adhesive layer 30 is formed on the back surface 12c. In this case, the connection terminals 18 of the semiconductor chip 10 are masked, and the connection terminals 18 are exposed from the adhesive layer 30. In the insulation process, instead of using the adhesive S, an insulating adhesive sheet may be attached to the back surface 12c of the semiconductor substrate 12. Even in this case, the connection terminal 18 is exposed from the adhesive sheet.

その後、図4(e)に示す通り、3つの半導体チップ10を積み重ね、3つの半導体チップ10を互いに接着させる。この場合、半導体チップの接続端子18が他の半導体チップ10の電極14と対向するように各半導体チップ10を位置決めする。以上の工程により、半導体装置1を製造することができる。   Thereafter, as shown in FIG. 4E, the three semiconductor chips 10 are stacked and the three semiconductor chips 10 are bonded to each other. In this case, each semiconductor chip 10 is positioned so that the connection terminal 18 of the semiconductor chip faces the electrode 14 of the other semiconductor chip 10. The semiconductor device 1 can be manufactured through the above steps.

なお、半導体装置1を配線基板20に実装する場合には、図4(f)に示す通り、最も上に配置された半導体チップ10の接続端子18に対し配線パターン22を対向させ、半導体チップ10の3段の積層体と配線基板20とを張り合わせて接着すればよい。   When the semiconductor device 1 is mounted on the wiring substrate 20, as shown in FIG. 4F, the wiring pattern 22 is opposed to the connection terminal 18 of the semiconductor chip 10 arranged at the top, so that the semiconductor chip 10 The three-layered laminate and the wiring board 20 may be bonded together.

以上の本実施形態によれば、半導体チップ10を製造する際に、半導体基板12の表面12aから側面12bにかけて導電層16を形成し、その後半導体基板12を反転させて半導体基板12の裏面12cに導電層16を形成するから、結果的に半導体基板12の表面12aから(側面12bを経て)裏面12cにかけて導電層16を形成することができる(図4(a)〜図4(c)参照)。   According to the above-described embodiment, when the semiconductor chip 10 is manufactured, the conductive layer 16 is formed from the front surface 12 a to the side surface 12 b of the semiconductor substrate 12, and then the semiconductor substrate 12 is inverted to form the back surface 12 c of the semiconductor substrate 12. Since the conductive layer 16 is formed, as a result, the conductive layer 16 can be formed from the front surface 12a of the semiconductor substrate 12 (through the side surface 12b) to the back surface 12c (see FIGS. 4A to 4C). .

そして半導体チップ10を積層して半導体装置1を製造する際に、一の半導体チップ10の接続端子18を他方の半導体チップ10の電極14に対向させながら接着するから、各半導体チップ10の電極14同士が電気的に接続され、結果的に半導体装置1において半導体チップ10同士を導通させることができる(図4(d)〜図4(e)参照)。   Then, when the semiconductor device 1 is manufactured by stacking the semiconductor chips 10, the connection terminals 18 of one semiconductor chip 10 are bonded while facing the electrodes 14 of the other semiconductor chip 10. The semiconductor chips 10 can be electrically connected to each other in the semiconductor device 1 as a result (see FIGS. 4D to 4E).

[変形例]
図7に示す通り、第1の実施形態にかかる配線装置40では、インクジェットヘッド70を接地するとともに、対向電極80に対し静電電圧電源92を接続し、インクジェットヘッド70と対向電極80との間に静電界を生じさせてもよい。この場合、インクジェットヘッド70側が低電圧となり、対向電極80側が高電圧となる。
[Modification]
As shown in FIG. 7, in the wiring device 40 according to the first embodiment, the inkjet head 70 is grounded, and an electrostatic voltage power source 92 is connected to the counter electrode 80, so that the inkjet head 70 is connected to the counter electrode 80. An electrostatic field may be generated. In this case, the inkjet head 70 side has a low voltage, and the counter electrode 80 side has a high voltage.

<第2の実施形態>
第2の実施形態は主に下記の点で第1の実施形態と異なっており、それ以外は第1の実施形態と同様となっている。
<Second Embodiment>
The second embodiment is different from the first embodiment mainly in the following points, and is otherwise the same as the first embodiment.

図8に示す通り、第2の実施形態にかかる配線形成装置40では、対向電極80が設けられておらず、これに代えてロボットアーム50の挟持部52がその機能を担っている。すなわち、ロボットアーム50の近傍に静電電圧電源92が設けられており、静電電圧電源92がケーブル94を介して挟持部52に接続されている。挟持部52にはケーブルソケット58(図3参照)が設けられており、ケーブル94がケーブルソケット58に接続され静電電圧電源92から挟持部52に電圧が印加される。   As shown in FIG. 8, in the wiring forming apparatus 40 according to the second embodiment, the counter electrode 80 is not provided, and instead, the holding portion 52 of the robot arm 50 has the function. That is, an electrostatic voltage power source 92 is provided in the vicinity of the robot arm 50, and the electrostatic voltage power source 92 is connected to the holding unit 52 via the cable 94. A cable socket 58 (see FIG. 3) is provided in the clamping unit 52, and a cable 94 is connected to the cable socket 58, and a voltage is applied to the clamping unit 52 from the electrostatic voltage power source 92.

半導体基板12に導電層16を形成する場合には、集積回路11や電極14が予め形成された半導体基板12を、ロボットアーム50の挟持部52により挟持しながら支持し、インクジェットヘッド70を電極14の上方に配置する。その後、ロボットアーム50の挟持部52に電圧を印加して挟持部52とインクジェットヘッド70との間に所定の電位差を形成する(電気力線を生じさせる)。   When the conductive layer 16 is formed on the semiconductor substrate 12, the semiconductor substrate 12 on which the integrated circuit 11 and the electrode 14 are formed is supported while being sandwiched by the sandwiching portion 52 of the robot arm 50, and the inkjet head 70 is supported by the electrode 14. It arranges above. Thereafter, a voltage is applied to the sandwiching section 52 of the robot arm 50 to form a predetermined potential difference between the sandwiching section 52 and the inkjet head 70 (generate lines of electric force).

その後、図9(a)に示す通り、インクジェットヘッド70からインク滴Rを吐出させながらインクジェットヘッド70を移動させ、半導体基板12の表面12aから側面12bにかけて導電層16を形成する。この場合、挟持部52(詳しくは挟持部52に挟持された半導体基板12)とインクジェットヘッド70との間に電位差が生じているから、インク滴Rと半導体基板12との間に静電引力が生じ、インク滴Rは半導体基板12の表面12aから側面12bにかけて連続的に着弾する。   Thereafter, as shown in FIG. 9A, the inkjet head 70 is moved while ejecting ink droplets R from the inkjet head 70, and the conductive layer 16 is formed from the surface 12 a to the side surface 12 b of the semiconductor substrate 12. In this case, since a potential difference is generated between the sandwiching portion 52 (specifically, the semiconductor substrate 12 sandwiched by the sandwiching portion 52) and the inkjet head 70, an electrostatic attractive force is generated between the ink droplet R and the semiconductor substrate 12. As a result, the ink droplet R is continuously landed from the surface 12 a to the side surface 12 b of the semiconductor substrate 12.

その後、ロボットアーム50の挟持部52への電圧の印加を解除し、回動部54(挟持部52の基端の回動部54)を回動させて半導体基板12を反転させ、もとの状態(挟持部52に電圧を印加した状態)に戻す。その後、図9(b)に示す通り、インクジェットヘッド70からインク滴Rを吐出させながらインクジェットヘッド70を移動させ、半導体基板12の裏面12cにも導電層16を形成する。この場合、図9(a)の工程で先に形成した導電層16と、その後に裏面12cに形成した導電層16とを、繋ぎ合わせる。   Thereafter, the application of the voltage to the clamping unit 52 of the robot arm 50 is released, the rotating unit 54 (the rotating unit 54 at the proximal end of the clamping unit 52) is rotated, and the semiconductor substrate 12 is inverted, so that the original The state is returned (a state where a voltage is applied to the clamping unit 52). Thereafter, as shown in FIG. 9B, the ink-jet head 70 is moved while ejecting ink droplets R from the ink-jet head 70, and the conductive layer 16 is also formed on the back surface 12 c of the semiconductor substrate 12. In this case, the conductive layer 16 previously formed in the step of FIG. 9A and the conductive layer 16 formed on the back surface 12c are joined together.

この場合においても、図9(a)の工程で半導体基板12の表面12aにのみ導電層16を形成し、その後図9(b)の工程において、半導体基板12の裏面12cから側面12bにかけて導電層16を形成し、先に形成した導電層16と後に形成した導電層16とを繋ぎ合わせてもよい。   Also in this case, the conductive layer 16 is formed only on the surface 12a of the semiconductor substrate 12 in the step of FIG. 9A, and then in the step of FIG. 9B, the conductive layer is formed from the back surface 12c to the side surface 12b of the semiconductor substrate 12. 16 may be formed, and the conductive layer 16 formed earlier may be connected to the conductive layer 16 formed later.

もちろん、図9(a)の工程で半導体基板12の表面12aから側面12bの中途部にかけて導電層16を形成し、その後図9(b)の工程において、半導体基板12の裏面12cから側面12bの中途部にかけて導電層16を形成し、半導体基板12の側面12bで、先に形成した導電層16と後に形成した導電層16とを繋ぎ合わせてもよい。   Of course, the conductive layer 16 is formed from the front surface 12a of the semiconductor substrate 12 to the middle portion of the side surface 12b in the step of FIG. 9A, and then the back surface 12c of the semiconductor substrate 12 to the side surface 12b in the step of FIG. The conductive layer 16 may be formed in the middle, and the conductive layer 16 formed earlier and the conductive layer 16 formed later may be connected to each other at the side surface 12 b of the semiconductor substrate 12.

その後、図9(c)に示す通り、インクジェットヘッド70を半導体基板12の電極14に対向する位置で停止させ、その位置でインクジェットヘッド70から複数のインク滴Rを吐出させ、導電層16の端部をインク滴Rで厚付けして接続端子18を形成する。これにより半導体チップ10が製造される。   Thereafter, as shown in FIG. 9C, the inkjet head 70 is stopped at a position facing the electrode 14 of the semiconductor substrate 12, and a plurality of ink droplets R are ejected from the inkjet head 70 at that position. The connection terminal 18 is formed by thickening the portion with the ink droplet R. Thereby, the semiconductor chip 10 is manufactured.

以上の本実施形態によっても、半導体基板12の表面12aから(側面12bを経て)裏面12cにかけて導電層16を形成することができる(図9(a)〜図9(c)参照)から、半導体チップ10を積層して半導体装置1を製造する際には、各半導体チップ10の電極14同士が電気的に接続され、結果的に半導体装置1において半導体チップ10同士を導通させることができる。   Also according to this embodiment, the conductive layer 16 can be formed from the front surface 12a of the semiconductor substrate 12 (through the side surface 12b) to the back surface 12c (see FIGS. 9A to 9C). When manufacturing the semiconductor device 1 by stacking the chips 10, the electrodes 14 of the respective semiconductor chips 10 are electrically connected to each other, and as a result, the semiconductor chips 10 can be made conductive in the semiconductor device 1.

[変形例]
図10に示す通り、第2の実施形態にかかる配線形成装置40では、ロボットアーム50の挟持部52を接地するとともに、インクジェットヘッド70に対し静電電圧電源92を接続し、インクジェットヘッド70と挟持部52との間に静電界を生じさせてもよい。この場合、挟持部52側が低電圧となり、インクジェットヘッド70側が高電圧となる。
[Modification]
As shown in FIG. 10, in the wiring forming apparatus 40 according to the second embodiment, the clamping unit 52 of the robot arm 50 is grounded, and the electrostatic voltage power source 92 is connected to the inkjet head 70 so as to clamp the inkjet head 70. An electrostatic field may be generated between the part 52 and the part 52. In this case, the clamping unit 52 side has a low voltage, and the inkjet head 70 side has a high voltage.

本発明の好ましい実施形態にかかる半導体装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor device concerning preferable embodiment of this invention. 本発明の好ましい実施形態(第1の実施形態)にかかる配線形成装置の全体構成を概略的に示す斜視図である。1 is a perspective view schematically showing an overall configuration of a wiring forming apparatus according to a preferred embodiment (first embodiment) of the present invention. 図3の配線形成装置の一部を概略的に示す斜視図である。FIG. 4 is a perspective view schematically showing a part of the wiring forming apparatus of FIG. 3. 第1の実施形態にかかる半導体装置の製造方法の各工程を概略的に説明するための図面である。It is drawing for demonstrating roughly each process of the manufacturing method of the semiconductor device concerning 1st Embodiment. 図4の一部の工程の変形例を示す図面である。It is drawing which shows the modification of the one part process of FIG. 図3の変形例を示す斜視図である。It is a perspective view which shows the modification of FIG. 図2の変形例を示す斜視図である。It is a perspective view which shows the modification of FIG. 本発明の好ましい実施形態(第2の実施形態)にかかる配線形成装置の全体構成を概略的に示す斜視図である。It is a perspective view which shows roughly the whole structure of the wiring formation apparatus concerning preferable embodiment (2nd Embodiment) of this invention. 第2の実施形態にかかる半導体装置の製造方法の各工程を概略的に説明するための図面である。It is drawing for demonstrating roughly each process of the manufacturing method of the semiconductor device concerning 2nd Embodiment. 図8の変形例を示す図面である。It is drawing which shows the modification of FIG.

符号の説明Explanation of symbols

1 半導体装置
10 半導体チップ
12 半導体基板
12a 表面
12b 側面
12c 裏面
14 電極
16 導電層
18 接続端子
20 配線基板
22 配線パターン
30 接着層
40 配線形成装置
42 作業台
50 ロボットアーム
52 挟持部
54 回動部
56 アライメント機構
58 ケーブルソケット
60 ガントリー
70 インクジェットヘッド
80 対向電極
90 制御手段
92 静電電圧電源
94 ケーブル
I インク
R インク滴
S 接着剤
DESCRIPTION OF SYMBOLS 1 Semiconductor device 10 Semiconductor chip 12 Semiconductor substrate 12a Front surface 12b Side surface 12c Back surface 14 Electrode 16 Conductive layer 18 Connection terminal 20 Wiring board 22 Wiring pattern 30 Adhesive layer 40 Wiring forming device 42 Work table 50 Robot arm 52 Holding part 54 Turning part 56 Alignment mechanism 58 Cable socket 60 Gantry 70 Inkjet head 80 Counter electrode 90 Control means 92 Electrostatic voltage power supply 94 Cable I Ink R Ink droplet S Adhesive

Claims (11)

半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出して、導電層による配線を形成するための配線形成方法であって、
前記半導体基板の表裏両面のうち一方の面から側面にかけて第1の導電層を形成する工程と、
前記半導体基板の他方の面に第2の導電層を形成して前記第1の導電層と前記第2の導電層とを繋ぎ合わせる工程と、
を備えることを特徴とする配線形成方法。
A wiring formation method for forming a wiring by a conductive layer by discharging conductive ink droplets from an inkjet head to a semiconductor substrate,
Forming a first conductive layer from one side to the side of the front and back sides of the semiconductor substrate;
Forming a second conductive layer on the other surface of the semiconductor substrate and joining the first conductive layer and the second conductive layer;
A wiring formation method comprising:
半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出して、導電層による配線を形成するための配線形成方法であって、
前記半導体基板の表裏両面のうち一方の面から側面の中途部にかけて第1の導電層を形成する工程と、
前記半導体基板の他方の面から前記側面の中途部にかけて第2の導電層を形成し、前記第1の導電層と前記第2の導電層とを繋ぎ合わせる工程と、
を備えることを特徴とする配線形成方法。
A wiring formation method for forming a wiring by a conductive layer by discharging conductive ink droplets from an inkjet head to a semiconductor substrate,
Forming a first conductive layer from one of the front and back surfaces of the semiconductor substrate to the middle of the side surface;
Forming a second conductive layer from the other surface of the semiconductor substrate to the middle portion of the side surface, and joining the first conductive layer and the second conductive layer;
A wiring formation method comprising:
請求項1又は2に記載の配線形成方法において、
前記インク滴と前記半導体基板との間に静電引力を発生させることを特徴とする配線形成方法。
In the wiring formation method according to claim 1 or 2,
A wiring forming method, wherein an electrostatic attractive force is generated between the ink droplet and the semiconductor substrate.
複数の半導体チップを製造する工程と、
前記各半導体チップに絶縁処理を施す工程と、
前記各半導体チップを互いに張り合わせて積層する工程と、
を備え、
前記各半導体チップを製造する工程では、半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出することにより、前記半導体基板の表裏両面のうち一方の面から側面にかけて第1の導電層を形成し、その後前記半導体基板の他方の面に第2の導電層を形成して前記第1の導電層と前記第2の導電層とを繋ぎ合わせることを特徴とする半導体装置の製造方法。
Producing a plurality of semiconductor chips;
Applying an insulation treatment to each of the semiconductor chips;
Laminating and stacking the semiconductor chips together;
With
In the process of manufacturing each semiconductor chip, a first conductive layer is formed from one surface to the side surface of the semiconductor substrate by discharging conductive ink droplets from the inkjet head to the semiconductor substrate. Then, a second conductive layer is formed on the other surface of the semiconductor substrate, and the first conductive layer and the second conductive layer are joined together.
複数の半導体チップを製造する工程と、
前記各半導体チップに絶縁処理を施す工程と、
前記各半導体チップを互いに張り合わせて積層する工程と、
を備え、
前記各半導体チップを製造する工程では、半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出することにより、前記半導体基板の表裏両面のうち一方の面から側面の中途部にかけて第1の導電層を形成し、その後前記半導体基板の他方の面から前記側面の中途部にかけて第2の導電層を形成し、前記第1の導電層と前記第2の導電層とを繋ぎ合わせることを特徴とする半導体装置の製造方法。
Producing a plurality of semiconductor chips;
Applying an insulation treatment to each of the semiconductor chips;
Laminating and stacking the semiconductor chips together;
With
In the step of manufacturing each semiconductor chip, a first conductive layer is formed from one surface to the middle of the side surface of the semiconductor substrate by discharging conductive ink droplets from the inkjet head to the semiconductor substrate. After that, a second conductive layer is formed from the other surface of the semiconductor substrate to the middle portion of the side surface, and the first conductive layer and the second conductive layer are connected to each other. A method for manufacturing a semiconductor device.
請求項4又は5に記載の半導体装置の製造方法において、
前記インク滴と前記半導体基板との間に静電引力を発生させることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 4 or 5,
A method of manufacturing a semiconductor device, wherein electrostatic attraction is generated between the ink droplets and the semiconductor substrate.
請求項4〜6のいずれか一項に記載の半導体装置の製造方法において、
前記各半導体チップに絶縁処理を施す工程では、絶縁性の接着剤を前記各半導体チップに塗布することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to any one of claims 4 to 6,
A method of manufacturing a semiconductor device, wherein an insulating adhesive is applied to each semiconductor chip in the step of applying an insulation treatment to each semiconductor chip.
請求項4〜7のいずれか一項に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。   A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 4. 半導体基板に対しインクジェットヘッドから導電性のインク滴を吐出して、導電層による配線を形成するための配線形成装置であって、
前記半導体基板を保持しながら反転させる保持・反転手段と、
前記半導体基板に対し導電性のインク滴を吐出するインクジェットヘッドと、
を備えることを特徴とする配線形成装置。
A wiring forming apparatus for discharging conductive ink droplets from an inkjet head to a semiconductor substrate to form a wiring by a conductive layer,
Holding / reversing means for reversing while holding the semiconductor substrate;
An ink jet head for discharging conductive ink droplets to the semiconductor substrate;
A wiring forming apparatus comprising:
請求項9に記載の配線形成装置において、
前記インクジェットヘッドと対向配置された対向電極であって前記半導体基板を支持する対向電極と、
前記インクジェットヘッドと前記対向電極との間に電圧を印加する電圧印加手段と、
を備えることを特徴とする配線形成装置。
The wiring forming apparatus according to claim 9, wherein
A counter electrode disposed to face the inkjet head and supporting the semiconductor substrate;
Voltage applying means for applying a voltage between the inkjet head and the counter electrode;
A wiring forming apparatus comprising:
請求項9に記載の配線形成装置において、
前記保持・反転手段と前記インクジェットヘッドとの間に電圧を印加する電圧印加手段を備えることを特徴とする配線形成装置。
The wiring forming apparatus according to claim 9, wherein
A wiring forming apparatus comprising voltage applying means for applying a voltage between the holding / reversing means and the inkjet head.
JP2008221831A 2008-08-29 2008-08-29 Wiring forming method, semiconductor device manufacturing method, and wiring forming apparatus Active JP5200771B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221831A JP5200771B2 (en) 2008-08-29 2008-08-29 Wiring forming method, semiconductor device manufacturing method, and wiring forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221831A JP5200771B2 (en) 2008-08-29 2008-08-29 Wiring forming method, semiconductor device manufacturing method, and wiring forming apparatus

Publications (2)

Publication Number Publication Date
JP2010056414A true JP2010056414A (en) 2010-03-11
JP5200771B2 JP5200771B2 (en) 2013-06-05

Family

ID=42071990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221831A Active JP5200771B2 (en) 2008-08-29 2008-08-29 Wiring forming method, semiconductor device manufacturing method, and wiring forming apparatus

Country Status (1)

Country Link
JP (1) JP5200771B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021003700A (en) * 2020-09-14 2021-01-14 横浜ゴム株式会社 Printer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303884A (en) * 2003-03-31 2004-10-28 Seiko Epson Corp Method of manufacturing three-dimensional mounted module and three-dimensional mounted module obtained thereby
JP2005159225A (en) * 2003-11-28 2005-06-16 Kyoritsu Kagaku Sangyo Kk Forming method of insulating film, and manufacturing method of electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303884A (en) * 2003-03-31 2004-10-28 Seiko Epson Corp Method of manufacturing three-dimensional mounted module and three-dimensional mounted module obtained thereby
JP2005159225A (en) * 2003-11-28 2005-06-16 Kyoritsu Kagaku Sangyo Kk Forming method of insulating film, and manufacturing method of electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021003700A (en) * 2020-09-14 2021-01-14 横浜ゴム株式会社 Printer

Also Published As

Publication number Publication date
JP5200771B2 (en) 2013-06-05

Similar Documents

Publication Publication Date Title
TWI313922B (en) Device package structure, device packaging method, droplet ejection head, connector, and semiconductor device
TWI286361B (en) An electronic device package and electronic equipment
JP4993880B2 (en) Anisotropic conductive adhesive sheet and finely connected structure
JP6473361B2 (en) Electronic device manufacturing method and electronic device
JP5902102B2 (en) Method and system for manufacturing a semiconductor module
JP2010199087A (en) Anisotropic conductive film and manufacturing method therefor, and junction body and manufacturing method therefor
WO2016152725A1 (en) Electronic device, method for producing same, and circuit substrate
TW202039091A (en) Induced electrohydrodynamic jet printing apparatus
JP5200771B2 (en) Wiring forming method, semiconductor device manufacturing method, and wiring forming apparatus
JP2007220769A (en) Thermocompression bonding device of semiconductor component
JP2004228375A (en) Method of forming bump, device and electronic apparatus
KR100810674B1 (en) Electronic device and method for manufacturing the electronic device
WO2010001715A1 (en) Wiring forming method
US11135839B2 (en) Die contact formations
WO2014185369A1 (en) Inkjet head and method for producing inkjet head
JP5846594B1 (en) Wiring formation method
JP4687410B2 (en) Device mounting structure and droplet discharge head
TW200529718A (en) Method for manufacturing circuit board, circuit board, and electronic equipment
JP2005259848A (en) Semiconductor device and its manufacturing method
US20150200034A1 (en) Graphene interposer and method of manufacturing such an interposer
WO2010035622A1 (en) Method for forming wiring and apparatus for forming wiring
US9539811B2 (en) Inkjet head
JP5088275B2 (en) Wiring formation method
KR102461932B1 (en) Anisotropic conductive film and apparatus for manufacturing anisotropic conductive film using electrohydrodynamic printing technology
JP2010098156A (en) Semiconductor device, method of manufacturing semiconductor device, electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120619

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Ref document number: 5200771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350