JP2010055268A - Two-dimensional space filter device - Google Patents

Two-dimensional space filter device Download PDF

Info

Publication number
JP2010055268A
JP2010055268A JP2008218068A JP2008218068A JP2010055268A JP 2010055268 A JP2010055268 A JP 2010055268A JP 2008218068 A JP2008218068 A JP 2008218068A JP 2008218068 A JP2008218068 A JP 2008218068A JP 2010055268 A JP2010055268 A JP 2010055268A
Authority
JP
Japan
Prior art keywords
product
sum
result data
pixel data
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008218068A
Other languages
Japanese (ja)
Other versions
JP4978936B2 (en
Inventor
Masayoshi Nakamura
匡芳 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2008218068A priority Critical patent/JP4978936B2/en
Publication of JP2010055268A publication Critical patent/JP2010055268A/en
Application granted granted Critical
Publication of JP4978936B2 publication Critical patent/JP4978936B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a circuit scale in a two-dimensional space filter device from increasing by reducing the number of multipliers without retaining a large amount of pixel data during a computing process. <P>SOLUTION: First to fourth multiplier-accumulators 5, 7, 9, 11 multiply individual coefficients corresponding to individual pixels for one column in an auxiliary scanning direction on a symmetrical axis of a filter matrix and on the left and right sides thereof, and accumulate the integration results to multiply and accumulate all the columns. Shifters Z1, Z2, Z3, Z4 shift the multiplication and accumulation result data of the respective columns. A first total adder 17 adds up the whole multiplication and accumulation result data shifted by the shifters Z1-Z4, such that numerical values whose absolute values in symmetrical positions of the columns are equal are multiplied. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は2次元空間フィルタ装置に係り、所定の空間フィルタを用いて画像上を2次元的に走査して該画像にフィルタリング処理する機能を有し、例えば複合機MFP:Multi Function Peripheral)等の画像形成装置に搭載して好適する2次元空間フィルタ装置の改良に関する。   The present invention relates to a two-dimensional spatial filter device, and has a function of two-dimensionally scanning an image using a predetermined spatial filter and filtering the image, such as a multi-function peripheral (MFP: Multi Function Peripheral). The present invention relates to an improvement of a two-dimensional spatial filter device suitable for being mounted on an image forming apparatus.

従来、画像形成装置においては、2次元空間フィルタを用いて画像の平滑化処理、エッジ抽出処理等の各種のフィルタリング処理が行われている。   Conventionally, in an image forming apparatus, various filtering processes such as an image smoothing process and an edge extraction process are performed using a two-dimensional spatial filter.

このフィルタ処理としては、例えば画像を単純平滑化する処理を例示にすれば、図7Aに示すように、多数の画素S0、S1、……、S8からなるある画像上に、同図Bに示すような縦横に3要素ずつ配列した各要素に数値(フィルタ係数)が割り当てられたフィルタマトリクス(空間フィルタ又は演算子)が、画素S0を中心に重畳され、互いに重畳された各要素および各画素毎に同図Bの数値と各画素データ(S0〜S8)とを積算するとともに、その積算後のデータを互いに加算処理するものである。   As an example of the filter process, for example, a process of simply smoothing an image, as shown in FIG. 7A, an image composed of a large number of pixels S0, S1,. A filter matrix (spatial filter or operator) in which numerical values (filter coefficients) are assigned to each element arranged in three elements vertically and horizontally is superimposed around the pixel S0, and each element and each pixel superimposed on each other In addition, the numerical values in FIG. 5B and the pixel data (S0 to S8) are integrated, and the added data are added together.

すなわち、次の式(1)が演算され、
S0’=1×S1+1×S2+1×S3+1×S4+1×S0+1×S5+1×S6+1×S8+1×S8 … (1)
この演算後の画素データS0’が画素S0に対応する新たな画素データとされる訳である。
That is, the following equation (1) is calculated,
S0 ′ = 1 × S1 + 1 × S2 + 1 × S3 + 1 × S4 + 1 × S0 + 1 × S5 + 1 × S6 + 1 × S8 + 1 × S8 (1)
The pixel data S0 ′ after this calculation is used as new pixel data corresponding to the pixel S0.

このようなフィルタ処理以外にも、重み付け平滑化処理するもの、エッジ成分の抽出に有用なソーベル演算処理するもの等がある。   In addition to such filter processing, there are those that perform weighted smoothing processing and those that perform Sobel arithmetic processing useful for extracting edge components.

ところが、そのようなフィルタ処理を行うには、例えば縦横に3要素ずつからなる各要素に数値が割り当てられたフィルタマトリクスでは、上述したように3×3の9個の積算器が必要であり、回路規模が増大化し易い難点があった。   However, in order to perform such filter processing, for example, in the filter matrix in which numerical values are assigned to each of the three elements in the vertical and horizontal directions, as described above, nine 3 × 3 multipliers are required. There is a problem that the circuit scale tends to increase.

そこで、例えば特開平5−135169号公報(特許文献1)に示す2次元空間フィルタ回路が提案されている。   Thus, for example, a two-dimensional spatial filter circuit disclosed in Japanese Patent Laid-Open No. 5-135169 (Patent Document 1) has been proposed.

すなわち、この特許文献1は、演算子を構成する複数の要素のうち、縦軸、横軸又は対角斜軸に対称位置にある複数の要素に割り当てられた、互いに絶対値が等しい数値が掛算される複数の画素データを、必要に応じて該複数の画素データのうちの一方の画素データの符号を反転して互いに加算する加算器を備えた構成を有し、従来フィルタの要素数だけ必要とされていた回路規模の大きな掛算器の数を削減することが可能で、回路規模の小規模化を図るものである。
特開平5−135169号公報
That is, in Patent Document 1, among the plurality of elements constituting the operator, the numerical values assigned to the plurality of elements that are symmetrical with respect to the vertical axis, the horizontal axis, or the diagonal diagonal axis are multiplied by the same absolute value. A plurality of pixel data is added to each other by inverting the sign of one of the plurality of pixel data as necessary, and the number of elements of the conventional filter is required. Therefore, it is possible to reduce the number of multipliers having a large circuit scale, and to reduce the circuit scale.
Japanese Patent Laid-Open No. 5-135169

しかしながら、上述した特許文献1は、例えば上述したように3×3のフィルタマトリクス構成であったとき、3×3の9個の画素データを入力し、対称性を利用して同一係数で掛け算する画素データを先に加算しておき、加算された画素データと係数を掛けるものであるから、9個の画素データを入力する必要があるうえ、入力画素と、これから1画素分で遅延させたもの、更に、2画素分遅延させた画像データを準備する必要もあり、依然として構成が複雑で、回路構成の簡素化の余地がある。   However, when the above-mentioned Patent Document 1 has a 3 × 3 filter matrix configuration as described above, for example, 9 × 3 pixel data is input and multiplied by the same coefficient using symmetry. Since the pixel data is added first, and the added pixel data is multiplied by the coefficient, it is necessary to input nine pixel data, and the input pixel is delayed by one pixel from now. Furthermore, it is necessary to prepare image data delayed by two pixels, and the configuration is still complicated, and there is room for simplification of the circuit configuration.

本発明はそのような課題を解決するためになされたもので、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を削減することが容易で、回路規模を大型化させ難い2次元空間フィルタ装置の提供を目的とする。   The present invention has been made to solve such a problem, and it is easy to reduce the number of multipliers and multipliers without holding a large amount of pixel data to be filtered, and it is difficult to increase the circuit scale. An object is to provide a dimensional spatial filter device.

そのような課題を解決するために本発明の2次元空間フィルタ装置に係る第1の構成は、縦横に複数配列された要素に対して、所定の軸を対称軸として互いに左右対称位置には互いに絶対値が等しい数値が割り当てられるフィルタマトリクスを、画像を形成する個々の画素を中心にして重畳し、互いに重畳されるそのフィルタマトリクスの個々の数値をそれら画素に積算し、この積算後の画素データを互いに加算し、それら画素を順次変更して積算および加算を行う2次元空間フィルタ装置であり、その左右対称の対象軸とこの左側又は右側において、副走査方向の1列分の個々の画素に対して対応する個々の係数を積算するとともに結果を和算して各列分の積和算をする複数の積和算器と、それら各列の積和結果データを各々シフトする複数のシフト器と、これら各シフト器をシフトされる積和結果データであって、それら各列の対称位置にある互いに絶対値が等しい数値が積算される積和算結果データどうし全体を加算する第1の総加算器と、を具備している。   In order to solve such a problem, the first configuration according to the two-dimensional spatial filter device of the present invention is such that a plurality of elements arranged vertically and horizontally are arranged symmetrically with respect to each other with a predetermined axis as a symmetry axis. A filter matrix to which numerical values having the same absolute value are assigned is superimposed on the individual pixels forming the image, and the individual numerical values of the filter matrices that are superimposed on each other are added to those pixels. Is a two-dimensional spatial filter device that sequentially adds and adds the pixels, and adds and adds the pixels to each pixel corresponding to one column in the sub-scanning direction on the left and right sides of the symmetrical target axis. A plurality of product-sum calculators that multiply the corresponding individual coefficients and sum the results to perform product-sum operation for each column, and a product-shift result data for each column are respectively shifted. And the sum of product-summation result data obtained by summing up the sum-of-products result data obtained by shifting each of these shifters and the numerical values having the same absolute value at the symmetrical positions of the respective columns. 1 total adder.

本発明に係る第1の構成において、上記シフト器をパイプラインで形成する構成が可能である。   In the first configuration according to the present invention, a configuration in which the shifter is formed by a pipeline is possible.

本発明の2次元空間フィルタ装置に係る第2の構成は、縦横に複数配列された要素に対して、所定の軸を対称軸として互いに上下対称位置には互いに絶対値が等しい数値が割り当てられるフィルタマトリクスを、画像を形成する個々の画素を中心にして重畳し、互いに重畳されるそのフィルタマトリクスの個々の数値をそれら画素に積算し、この積算後の画素データを互いに加算し、それら画素を順次変更して積算および加算を行う2次元空間フィルタ装置であり、副走査方向の1列分の個々の画素に対し、結果が等しくなるような画素どうしをその対象軸の上下で和算する複数の和算器と、これら各和算器からの和算結果データに対して対応する個々の前記係数を積算する複数の積算器と、それらの積算結果データどうし全体を加算する第2の総和算器と、を具備している。   A second configuration according to the two-dimensional spatial filter device of the present invention is a filter in which a plurality of elements arranged vertically and horizontally are assigned numerical values having the same absolute value at vertically symmetrical positions with a predetermined axis as a symmetry axis. The matrix is superimposed around the individual pixels forming the image, the individual values of the filter matrix superimposed on each other are added to those pixels, the pixel data after this addition are added together, and the pixels are sequentially added. A two-dimensional spatial filter device that performs integration and addition by changing, and for each pixel for one column in the sub-scanning direction, a plurality of pixels for which the results are equal to each other are summed up and down the target axis A summing unit, a plurality of summing units for summing up the corresponding individual coefficients with respect to the summation result data from each of the summation units, and a summation unit for summing the summation result data. Are provided and the total adder, a.

本発明の2次元空間フィルタ装置に係る第3の構成は、上述した第1および第2の構成を有して構成されている。   The 3rd structure concerning the two-dimensional spatial filter apparatus of this invention has the 1st and 2nd structure mentioned above, and is comprised.

このような本発明の2次元空間フィルタ装置に係る第1の構成では、左右対称の対象軸とこの左側又は右側において、複数の積和算器にて、副走査方向の1列分の個々の画素に対して対応する個々の係数を積算するとともに結果を和算し、それら各列の積和結果データを複数のシフト器で各々シフトし、これら各シフト器をシフトされる積和結果データにあって、それら各列の対称位置にある互いに絶対値が等しい数値が積算される積和算結果データどうし全体を第1の総加算器で加算するから、左右対称の画素に対するフィルタ処理において、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を削減することが容易で、回路規模を大型化させ難い。   In the first configuration according to the two-dimensional spatial filter device of the present invention as described above, each of one column in the sub-scanning direction is individually detected by a plurality of product adders on the left and right sides of the symmetrical target axis. The corresponding individual coefficients are added to the pixels and the results are summed, and the product-sum result data of each column is shifted by a plurality of shifters, and each of these shifters is shifted to the product-sum result data to be shifted. In addition, since the sum of product-sum operation result data in which numerical values having the same absolute value at the symmetrical positions of the respective columns are integrated is added by the first total adder, in the filter processing for the symmetrical pixels, the filter Even without holding a large amount of pixel data to be processed, it is easy to reduce the number of multipliers and multipliers, and it is difficult to increase the circuit scale.

本発明に係る第1の構成において、上記シフト器をパイプラインで形成する構成では、更に構成の簡素化が容易である。   In the first configuration according to the present invention, in the configuration in which the shifter is formed by a pipeline, the configuration can be further simplified.

本発明の2次元空間フィルタ装置に係る第2の構成では、副走査方向の1列分の個々の画素に対し、結果が等しくなるような画素どうしをその対象軸の上下で複数の和算器によって和算し、これら各和算器からの和算結果データに対して対応する個々の係数を複数の積算器で積算し、それらの積算結果データどうし全体を第2の総和算器で加算するから、上下対称の画素に対するフィルタ処理において、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を削減することが容易で、回路規模を大型化させ難い。   In the second configuration according to the two-dimensional spatial filter device of the present invention, for each pixel in one column in the sub-scanning direction, a plurality of adders above and below the target axis are arranged with pixels having the same result. , The corresponding individual coefficients are added to the summation result data from each of the adders by a plurality of integrators, and the summation results data are added together by the second summation calculator. Therefore, in the filtering process for vertically symmetric pixels, it is easy to reduce the number of multipliers and multipliers without holding a large amount of pixel data to be filtered, and it is difficult to increase the circuit scale.

本発明の2次元空間フィルタ装置に係る第3の構成は、上述した第1および第2の構成を有して構成されているから、上下対称および左右対称の何れの画素に対するフィルタ処理において、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を削減することが容易で、回路規模を大幅に小型化させ易い。   Since the third configuration according to the two-dimensional spatial filter device of the present invention has the first and second configurations described above, in the filtering process for any of the vertically symmetric and left-right symmetric pixels, the filter Even without holding a large amount of pixel data to be processed, it is easy to reduce the number of multipliers and multipliers, and the circuit scale can be greatly reduced.

以下、本発明に係る2次元空間フィルタ装置の実施の形態を図面を参照して説明する。   Hereinafter, an embodiment of a two-dimensional spatial filter device according to the present invention will be described with reference to the drawings.

図1は本発明の2次元空間フィルタ装置に係る第1の構成を示す概略ブロック図であり、左右に対称なフィルタマトリクスを用いる構成である。   FIG. 1 is a schematic block diagram showing a first configuration according to the two-dimensional spatial filter device of the present invention, which uses a symmetrical filter matrix on the left and right.

まず、本発明の2次元空間フィルタ装置に係る第1の構成を説明する前に、フィルタマトリクスを説明しておく。   First, the filter matrix will be described before describing the first configuration of the two-dimensional spatial filter device of the present invention.

図2は、縦横7×7の49個の画素(A1、A2、……、G6、G7)からなる画像をマトリクス状にして示すものであり、図3Aは一例としてガウシアンフィルタを例にした場合のフィルタの各要素(G0A1、G0A2、……、G0G6、G0G7)をマトリクス状にして示す演算子であり、図3Bは、このフィルタマトリクス(G0A1〜G0G7)に対応したフィルタ係数を係数マトリクス状にして示している。   FIG. 2 shows an image made up of 49 pixels (A1, A2,..., G6, G7) of 7 × 7 pixels in the form of a matrix, and FIG. 3A shows a Gaussian filter as an example. FIG. 3B shows the filter coefficients corresponding to the filter matrix (G0A1 to G0G7) in the form of a coefficient matrix. It shows.

図3Bからも分かるように、ガウシアンフィルタにおける係数マトリクスでは、左右、上下および斜めの4本の対称軸を持っており、49個のフィルタ係数が、図4に示すように、10個のフィルタ係数を用いてフィルタ処理可能となり、最適化される。   As can be seen from FIG. 3B, the coefficient matrix in the Gaussian filter has four symmetry axes, left, right, up, down, and diagonal, and 49 filter coefficients are 10 filter coefficients as shown in FIG. Can be filtered and optimized.

そして、図2において、画像中の画素(D4)が中心の画素になっており、これにフィルタマトリクス(G0D4)を対応させるように重ね合わせ、中心画素(D4)の画素データをフィルタ処理して注目画素データ(GAU)として求めるとすれば、本来、次の(2)式で求めることになるが、本発明の構成では、後述するように簡素化した方法で求めることになる。   In FIG. 2, the pixel (D4) in the image is the central pixel, and the filter matrix (G0D4) is overlapped with the pixel (D4) so that the pixel data of the central pixel (D4) is filtered. If it is obtained as the pixel-of-interest data (GAU), it is originally obtained by the following equation (2), but in the configuration of the present invention, it is obtained by a simplified method as described later.

GAU=A1×G0A1+A2×G0A2+A3×G0A3+A4×G0A4+B1×G0B1+B2×G0B2+・・・・・・+G7×G0G7 …(2)   GAU = A1 * G0A1 + A2 * G0A2 + A3 * G0A3 + A4 * G0A4 + B1 * G0B1 + B2 * G0B2 + ... G7 * G0G7 (2)

図1において、バッファ1は、図2の画素(A1〜G7)における副走査方向(図中縦方向:A1、B1、C1、D1、E1、F1、G1方向)の1列分の各画素毎の画素データをA1からB1〜G1の順に入力するとともに、A1〜G1の入力順にFIFO(フィフォ:first-in first-out)方式で、バッファ3に出力する機能を有している。   In FIG. 1, the buffer 1 is for each pixel of one column in the sub-scanning direction (vertical direction in the figure: A1, B1, C1, D1, E1, F1, G1 directions) in the pixels (A1 to G7) in FIG. Are input in the order of A1 to B1 to G1, and output to the buffer 3 in the FIFO (first-in first-out) system in the order of input of A1 to G1.

バッファ1は、1列分の画素データ(A1〜G1)をバッファ3に出力し、バッファ3から画素データ(A1〜G1)が出力されると、次の1列分の画素データ(A2〜G2)をバッファ3に出力し、順次これを繰り返す機能を有している。   The buffer 1 outputs the pixel data (A1 to G1) for one column to the buffer 3, and when the pixel data (A1 to G1) is output from the buffer 3, the pixel data (A2 to G2) for the next column. ) Are output to the buffer 3, and this is sequentially repeated.

バッファ3は、副走査方向の1列分の各画素毎の画素データ(A1〜G1、A2〜G2、A3〜G3、A4〜G4、A5〜G5、A6〜G6、A7〜G7)を一時的に保持するフリップフロップFFA、FFB、FFC、FFD、FFE、FFF、FFG等から形成されている。   The buffer 3 temporarily stores pixel data (A1 to G1, A2 to G2, A3 to G3, A4 to G4, A5 to G5, A6 to G6, A7 to G7) for each pixel for one column in the sub-scanning direction. Are formed from flip-flops FFA, FFB, FFC, FFD, FFE, FFF, FFG, and the like.

バッファ3は、1列分の画素データ(A1〜G1)を一時的に保持完了したとき、1列分の画素データ(A1〜G1)を一度に第1の積和算器5に出力し、次の1列分の画素データ(A2〜G2)をバッファ1から入力し、これらを第2の積和算器7に出力し、次の1列分の画素データ(A3〜G3)をバッファ1から入力し、これらを第3の積和算器9に出力し、更に、次の1列分の画素データ(A4〜G4)をバッファ1から入力し、これらを第4の積和算器11に出力し、順次これを繰り返す機能を有している。   When the buffer 3 completes temporarily holding the pixel data (A1 to G1) for one column, the buffer 3 outputs the pixel data (A1 to G1) for one column to the first product-sum calculator 5 at a time, The next column of pixel data (A2 to G2) is input from the buffer 1 and output to the second product-sum calculator 7, and the next column of pixel data (A3 to G3) is input to the buffer 1. Are output to the third product-sum calculator 9, and the pixel data (A 4 to G 4) for the next one column are input from the buffer 1, and are input to the fourth product-sum calculator 11. It has the function to output to and repeat this sequentially.

第1の積和算器5は、1列分の画素データ(A1〜G1)とこれらに対応するフィルタマトリクス(G0A1〜G0G7)のフィルタ係数(図3B参照)を積算するとともに、積算値を加算して積和算結果データを第1のシフト器Z1に出力する機能を有している。   The first product-sum calculator 5 integrates the pixel data (A1 to G1) for one column and the filter coefficients (see FIG. 3B) of the corresponding filter matrix (G0A1 to G0G7), and adds the integrated value. Thus, the product-sum operation result data is output to the first shifter Z1.

すなわち、画素データ(A1)にはフィルタマトリクス(G0A1)のフィルタ係数(0)が積算され、画素データ(B1)にはフィルタ係数(1)が、画素データ(C1)にはフィルタ係数(2)が、画素データ(D1)にはフィルタ係数(4)が、画素データ(E1)にはフィルタ係数(2)が、画素データ(F1)にはフィルタ係数(1)が、画素データ(G1)にはフィルタ係数(0)が順次積算され、それら各積算値が加算される。   That is, the filter coefficient (0) of the filter matrix (G0A1) is integrated with the pixel data (A1), the filter coefficient (1) is added to the pixel data (B1), and the filter coefficient (2) is added to the pixel data (C1). However, the filter coefficient (4) for the pixel data (D1), the filter coefficient (2) for the pixel data (E1), the filter coefficient (1) for the pixel data (F1), and the pixel data (G1). The filter coefficients (0) are sequentially integrated, and these integrated values are added.

第2の積和算器7は、同様に、1列分の画素データ(A2〜G2)とこれらに対応するフィルタマトリクス(G0A2〜G0G2)のフィルタ係数を積算するとともに、積算値を加算して第2のシフト器Z2に出力する機能を有している。   Similarly, the second product-sum calculator 7 integrates the pixel data (A2 to G2) for one column and the filter coefficients of the corresponding filter matrix (G0A2 to G0G2), and adds the integrated value. It has a function of outputting to the second shifter Z2.

第3の積和算器9は、同様に、1列分の画素データ(A3〜G3)とこれらに対応するフィルタマトリクス(G0A3〜G0G3)のフィルタ係数を積算するとともに、積算値を加算して積和算結果データを第3のシフト器Z3に出力する機能を有している。   Similarly, the third product-sum calculator 9 integrates the pixel data (A3 to G3) for one column and the filter coefficients of the corresponding filter matrix (G0A3 to G0G3), and adds the integrated value. The product-sum operation result data is output to the third shifter Z3.

第4の積和算器11は、1列分の画素データ(A4〜G4)とこれらに対応するフィルタマトリクス(G0A4〜G0G4)のフィルタ係数を積算するとともに、積算値を加算して積和算結果データを第4のシフト器Z4に出力する機能を有している。   The fourth product-sum calculator 11 integrates the pixel data (A4 to G4) for one column and the filter coefficients of the corresponding filter matrix (G0A4 to G0G4), and adds the integration values to perform product-sum calculation. The result data is output to the fourth shifter Z4.

第1〜第4の積和算器5〜11は、例えば図5に示すように、バッファ3を形成するフリップフロップFFA〜FFGからの画素データに対し、フィルタマトリクス(G0A1〜G0G1)のフィルタ係数を積算器13a、13b、13c、13d、13e、13f、13gで積算し、各積算値の総和を和算器15で算出する構成が可能である。   For example, as shown in FIG. 5, the first to fourth product-sum calculators 5 to 11 apply filter coefficients of the filter matrix (G0A1 to G0G1) to the pixel data from the flip-flops FFA to FFG forming the buffer 3. Can be integrated by the integrators 13a, 13b, 13c, 13d, 13e, 13f, and 13g, and the sum of the integrated values can be calculated by the adder 15.

図1に戻って、第1のシフト器Z1は、従来公知のシフトレジスタからなる8個の単位シフト器Z1a、Z1b、Z1c、Z1d、Z1e、Z1f、Z1g、Z1hを直列接続してなり、第1の積和算器5から入力した積和算結果データを所定のタイミングで順次単位シフト器Z1a〜Z1hをシフトする機能を有するとともに、第2番目および第8番目の単位シフト器Z1b、Z1hから積和算結果データを第1の総加算器17に出力する機能を有している。   Returning to FIG. 1, the first shifter Z1 is formed by connecting eight unit shifters Z1a, Z1b, Z1c, Z1d, Z1e, Z1f, Z1g, Z1h, which are conventionally known shift registers, in series. 1 has the function of sequentially shifting the product-sum operation result data input from the product-sum-adder 5 at a predetermined timing, and from the second and eighth unit shifters Z1b, Z1h. The product-sum operation result data is output to the first total adder 17.

第2番目の単位シフト器Z1bからの積和算結果データは画素データ(A1〜G1)に該当し、第8番目の単位シフト器Z1hからの積和算結果データは画素データ(A7〜G7)に該当する。   The product-sum calculation result data from the second unit shifter Z1b corresponds to pixel data (A1 to G1), and the product-summation result data from the eighth unit shifter Z1h is pixel data (A7 to G7). It corresponds to.

第2のシフト器Z2は、同様のシフトレジスタからなる7個の単位シフト器Z2a、Z2b、Z2c、Z2d、Z2e、Z2f、Z2gを直列接続してなり、第2の積和算器7から入力した積和算結果データを所定のタイミングで順次単位シフト器Z2a〜Z2gをシフトする機能を有するとともに、第3番目および第7番目の単位シフト器Z2c、Z2gから積和算結果データを第1の総加算器17に出力する機能を有している。   The second shifter Z2 is formed by serially connecting seven unit shifters Z2a, Z2b, Z2c, Z2d, Z2e, Z2f, and Z2g, which are similar shift registers, and is input from the second product-sum calculator 7. The unit-sum shifters Z2a to Z2g are sequentially shifted at a predetermined timing, and the sum-of-products result data is sent from the third and seventh unit shifters Z2c and Z2g to the first A function of outputting to the total adder 17 is provided.

第3番目の単位シフト器Z2cからの積和算結果データは画素データ(A2〜G2)に該当し、第7番目の単位シフト器Z1gからの積和算結果データは画素データ(A6〜G6)に該当する。   The product-sum calculation result data from the third unit shifter Z2c corresponds to the pixel data (A2 to G2), and the product-summation result data from the seventh unit shifter Z1g is the pixel data (A6 to G6). It corresponds to.

第3のシフト器Z3は、同様のシフトレジスタからなる6個の単位シフト器Z3a、Z3b、Z3c、Z3d、Z3e、Z3fを直列接続してなり、第3の積和算器9から入力した積和算結果データを所定のタイミングで順次単位シフト器Z3a〜Z3fをシフトする機能を有するとともに、第4番目および第6番目の単位シフト器Z3d、Z3fから積和算結果データを第1の総加算器17に出力する機能を有している。   The third shifter Z3 is formed by serially connecting six unit shifters Z3a, Z3b, Z3c, Z3d, Z3e, and Z3f made of the same shift register. The unit shifters Z3a to Z3f are sequentially shifted at a predetermined timing with the summation result data, and the product-summation result data is first summed from the fourth and sixth unit shifters Z3d and Z3f. The function of outputting to the device 17 is provided.

第4番目の単位シフト器Z3dからの積和算結果データは画素データ(A3〜G3)に該当し、第6番目の単位シフト器Z1fからの積和算結果データは画素データ(A5〜G5)に該当する。   The product-sum operation result data from the fourth unit shifter Z3d corresponds to pixel data (A3 to G3), and the product-summation result data from the sixth unit shifter Z1f is pixel data (A5 to G5). It corresponds to.

第4のシフト器Z4は、同様のシフトレジスタからなる5個の単位シフト器Z4a、Z4b、Z4c、Z4d、Z4eを直列接続してなり、第4の積和算器11から入力した積和算結果データを所定のタイミングで順次単位シフト器Z4a〜Z4eをシフトする機能を有するとともに、第5番目の単位シフト器Z4eから積和算結果データを第1の総加算器17に出力する機能を有している。   The fourth shifter Z4 is formed by serially connecting five unit shifters Z4a, Z4b, Z4c, Z4d, and Z4e made of similar shift registers, and the product-sum calculation input from the fourth product-sum calculator 11 The function has a function of sequentially shifting the result data at predetermined timings to the unit shifters Z4a to Z4e, and a function of outputting the product-sum calculation result data from the fifth unit shifter Z4e to the first total adder 17. is doing.

第5番目の単位シフト器Z4eからの積和算結果データは画素データ(A4〜G4)に該当する。   The product-sum operation result data from the fifth unit shifter Z4e corresponds to pixel data (A4 to G4).

第1の総加算器17は、シフト器Z1、Z2、Z3、Z4からの積和算結果データを入力して総和を算出して出力する機能を有しており、フィルタマトリクス全体の総和を出力するものである。   The first total adder 17 has a function of inputting the product-sum calculation result data from the shifters Z1, Z2, Z3, and Z4 and calculating and outputting the sum, and outputs the total sum of the filter matrix. To do.

次に、フィルタマトリクスが左右対称の例である上述した第1の構成の動作を簡単に説明する。   Next, the operation of the first configuration described above, which is an example in which the filter matrix is symmetrical, will be briefly described.

バッファ1には、副走査方向の1列分の各画素の画素データ(A1〜G1、A2〜G2、A3〜G3、A4〜G4、A5〜G5、A6〜G6、A7〜G7)が順次入力され、個々の1列分の各画素毎の画素データがバッファ3に順次出力される。   Pixel data (A1 to G1, A2 to G2, A3 to G3, A4 to G4, A5 to G5, A6 to G6, and A7 to G7) of each pixel for one column in the sub-scanning direction are sequentially input to the buffer 1. Then, pixel data for each pixel for each column is sequentially output to the buffer 3.

バッファ3において、フリップフロップFFA〜FFGに対し、1列分の各画素データ(A1〜G1、A2〜G2、A3〜G3、A4〜G4、A5〜G5、A6〜G6、A7〜G7)が一時的に保持完了したとき、1列分の画素データ(A1〜G1)が一度に第1の積和算器5に出力され、次の1列分の画素データ(A2〜G2)が第2の積和算器7に出力され、次の1列分の画素データ(A3〜G3)が第3の積和算器9に出力され、更に、次の1列分の画素データ(A4〜G4)が第4の積和算器11に出力される。   In the buffer 3, each column of pixel data (A1 to G1, A2 to G2, A3 to G3, A4 to G4, A5 to G5, A6 to G6, A7 to G7) is temporarily stored in the flip-flops FFA to FFG. When the holding is completed, the pixel data (A1 to G1) for one column is output to the first product-sum calculator 5 at a time, and the pixel data (A2 to G2) for the next column is the second The pixel data (A3 to G3) for the next column is output to the third product-sum calculator 9 and the pixel data (A4 to G4) for the next column is output. Is output to the fourth product-sum calculator 11.

第1〜第4の積和算器5〜11は、1列分の画素データ(A1〜G4)とこれらに対応するフィルタマトリクス(G0A1〜G0G4)のフィルタ係数を積算するとともに、積算値を加算して積和算結果データを第1〜第4のシフト器Z1〜Z4に出力する。   The first to fourth product-sum calculators 5 to 11 integrate pixel data (A1 to G4) for one column and filter coefficients (G0A1 to G0G4) corresponding to these, and add the integrated values. Then, the product-sum operation result data is output to the first to fourth shifters Z1 to Z4.

第1のシフト器Z1は、第1の積和算器5から入力した積和算結果データを順次単位シフト器Z1a〜Z1hをシフトする過程で、第2番目および第8番目の単位シフト器Z1b、Z1hから、画素データ(A1〜G1)に該当する積和算結果データと、画素データ(A7〜G7)に該当する積和算結果データを第1の総加算器17に出力する。   The first shifter Z1 sequentially shifts the product-sum operation result data input from the first product-sum calculator 5 to the unit shifters Z1a to Z1h, and then the second and eighth unit shifters Z1b. , Z1h, the product-sum operation result data corresponding to the pixel data (A1 to G1) and the product-sum operation result data corresponding to the pixel data (A7 to G7) are output to the first total adder 17.

第2のシフト器Z2は、第2の積和算器7から入力した積和算結果データを順次単位シフト器Z2a〜Z2gをシフトする過程で、第3番目および第7番目の単位シフト器Z2c、Z2gから、画素データ(A2〜G2)に該当する積和算結果データと、画素データ(A6〜G6)に該当する積和算結果データを第1の総加算器17に出力する。   The second shifter Z2 sequentially shifts the product-sum calculation result data input from the second product-sum calculator 7 to the unit shifters Z2a to Z2g, and then the third and seventh unit shifters Z2c. , Z2g, the product-sum operation result data corresponding to the pixel data (A2 to G2) and the product-sum operation result data corresponding to the pixel data (A6 to G6) are output to the first total adder 17.

第3のシフト器Z3は、第3の積和算器9から入力した積和算結果データを順次単位シフト器Z3a〜Z3fをシフトする過程で、第4番目および第6番目の単位シフト器Z3d、Z3fから、画素データ(A3〜G3)に該当する積和算結果データと、画素データ(A5〜G5)に該当する積和算結果データを第1の総加算器17に出力する。   The third shifter Z3 sequentially shifts the product-sum calculation result data input from the third product-sum calculator 9 to the unit shifters Z3a to Z3f, and the fourth and sixth unit shifters Z3d. , Z3f, the product-sum operation result data corresponding to the pixel data (A3 to G3) and the product-sum operation result data corresponding to the pixel data (A5 to G5) are output to the first total adder 17.

すなわち、第1〜第3のシフト器Z1〜Z3からは、左右対称の対象軸の左側又は右側における画素に係る積和算結果データが得られる。   That is, from the first to third shifters Z1 to Z3, product-sum calculation result data relating to the pixels on the left or right side of the symmetrical target axis is obtained.

第4のシフト器Z4は、第4の積和算器11から入力した積和算結果データを順次単位シフト器Z4a〜Z4eをシフトする過程で、第5番目の単位シフト器Z4eから画素データ(A4〜G4)に該当する積和算結果データを第1の総加算器17に出力する。   The fourth shifter Z4 sequentially shifts the product-sum operation result data input from the fourth product-sum calculator 11 from the fifth unit shifter Z4e in the process of shifting the unit shifters Z4a to Z4e. The product-sum calculation result data corresponding to A4 to G4) is output to the first total adder 17.

すなわち、第4のシフト器Z4からは、左右対称の対象軸上の画素に係る積和算結果データが得られる。   That is, from the fourth shifter Z4, the product-sum operation result data relating to the pixels on the symmetrical target axis is obtained.

そして、第1の総加算器17は、第1〜第4のシフト器Z1〜Z4からの積和算結果データを入力して総和を算出して出力する。この総和値は、例えば図2の画素D4の演算値として使用され、他の画素についても、同様に順次算出される。   The first total adder 17 inputs the product-sum calculation result data from the first to fourth shifters Z1 to Z4, calculates the sum, and outputs it. This total value is used as, for example, the calculated value of the pixel D4 in FIG. 2, and is sequentially calculated in the same manner for the other pixels.

そのため、7×7の49個の画素データを入力して保持することなく、画像データとマトリクステーブルを1列分だけ積和演算した結果データをシフトすることでフィルタが実現できるうえ、積算器の数が49個から28個に大幅に減少する。   Therefore, a filter can be realized by shifting the result data obtained by multiplying the image data and the matrix table by one column without inputting and holding 49 pixel data of 7 × 7, and the integrator. The number is greatly reduced from 49 to 28.

このように、本発明の2次元空間フィルタ装置に係る第1の構成は、フィルタマトリクスの左右対称の対象軸とこの左側又は右側において、副走査方向の1列分の個々の画素に対して対応する個々の係数を積算するとともに結果を和算して各列分の積和算する第1〜第4の積和算器5〜11と、それら各列の積和結果データを各々シフトする複数の第1〜第4のシフト器(シフト器)Z1〜Z4と、これら各シフト器Z1〜Z4をシフトされる積和結果データであって、それら各列の対称位置にある互いに絶対値が等しい数値が積算される積和算結果データどうし全体を加算する第1の総加算器17とを具備している。   As described above, the first configuration according to the two-dimensional spatial filter device of the present invention corresponds to the symmetrical target axis of the filter matrix and individual pixels for one column in the sub-scanning direction on the left or right side. The first to fourth product-sum calculators 5-11 for summing the individual coefficients and summing the results and summing the products for each column, and a plurality for shifting the product-sum result data for each column. 1 to 4 shifters (shifters) Z1 to Z4, and product-sum result data shifted from these shifters Z1 to Z4, and the absolute values of the data in the symmetrical positions of the columns are equal to each other. And a first total adder 17 for adding up all the product-sum calculation result data to which the numerical values are integrated.

そのため、左右対称の位置にある画素に対するフィルタ処理において、フィルタ処理する画素データを演算過程で多く保持する必要がないうえ、積算器や掛算器を減少させることが容易で、回路規模を大型化させ難い利点がある。   For this reason, it is not necessary to store a large amount of pixel data to be filtered in the calculation process, and it is easy to reduce the number of multipliers and multipliers and increase the circuit scale. There are difficult advantages.

また、単位シフト器Z1〜Z4の数に関し、フィルタマトリクス係数の合計値が入力画像の深度より小さい場合には、参照マトリクスの7×7個を作成するよりも、本発明に係る第1の構成のように、演算結果をシフトする構造の方が回路規模が小さくなって有利である。   Further, regarding the number of unit shifters Z1 to Z4, when the total value of the filter matrix coefficients is smaller than the depth of the input image, the first configuration according to the present invention rather than creating 7 × 7 reference matrices. As described above, the structure for shifting the operation result is advantageous because the circuit scale is reduced.

しかも、各シフト器Z1〜Z4を従来公知のパイプラインで形成することが可能であり、実施が容易であるうえ、一層簡単な構成に寄与する。   In addition, each shifter Z1 to Z4 can be formed by a conventionally known pipeline, which is easy to implement and contributes to a simpler configuration.

次に、本発明の2次元空間フィルタ装置に係る第2の構成を説明する。   Next, a second configuration according to the two-dimensional spatial filter device of the present invention will be described.

図6は、本発明の2次元空間フィルタ装置に係る第2の構成を示す概略ブロック図であり、上下に対称なフィルタマトリクスを用いる構成である。なお、上述した図5と共通する部分には同一の符号を付す。   FIG. 6 is a schematic block diagram showing a second configuration according to the two-dimensional spatial filter device of the present invention, which uses a vertically symmetric filter matrix. In addition, the same code | symbol is attached | subjected to the part which is common in FIG. 5 mentioned above.

図6において、バッファ3は、上述したようにフリップフロップFFA〜FFGからなり、バッファ1からの1列毎の画素データを入力して一時的に保持するものである。   In FIG. 6, the buffer 3 is composed of the flip-flops FFA to FFG as described above, and inputs and temporarily holds the pixel data for each column from the buffer 1.

バッファ3において、各フリップフロップFFAとFFEは和算器19aに接続されており、フリップフロップFFBとFFFは和算器19bに接続されており、フリップフロップFFCとFFGは和算器19cに接続されており、それら和算器19a〜19cは各々の画素データを加算し、上述した積算器13a、13b、13c、13dに出力する機能を有している。   In the buffer 3, the flip-flops FFA and FFE are connected to the adder 19a, the flip-flops FFB and FFF are connected to the adder 19b, and the flip-flops FFC and FFG are connected to the adder 19c. The adders 19a to 19c have a function of adding the respective pixel data and outputting them to the integrators 13a, 13b, 13c and 13d.

積算器13a〜13dは、和算器19a〜19cからの加算結果に対し、フィルタマトリクス(G0A1〜G0D1)のフィルタ係数で積算し、第2の総加算器としての総加算器15に出力する機能を有している。   The integrators 13a to 13d integrate the addition results from the adders 19a to 19c with the filter coefficients of the filter matrix (G0A1 to G0D1), and output the result to the total adder 15 as the second total adder. have.

総加算器15は、積算器13a〜13dの積算結果データの総和を算出する機能を有している。   The total adder 15 has a function of calculating the total sum of the integration result data of the integrators 13a to 13d.

次に、フィルタマトリクスが上下対称の例である上述した第2の構成の動作を簡単に説明する。   Next, the operation of the above-described second configuration in which the filter matrix is vertically symmetric is briefly described.

バッファ1を介して1列分の各画素毎の画素データ(A1〜G1、A2〜G2、A3〜G3、A4〜G4、A5〜G5、A6〜G6、A7〜G7)がバッファ3に順次入力されると、バッファ3のフリップフロップFFA〜FFGにおいて、1列分の各画素データ(A1〜G1、A2〜G2、A3〜G3、A4〜G4、A5〜G5、A6〜G6、A7〜G7)が一時的に保持され、1列分の画素データ(A1〜G1)が和算器19a〜19cに出力される。   Pixel data (A1 to G1, A2 to G2, A3 to G3, A4 to G4, A5 to G5, A6 to G6, A7 to G7) for each pixel for one column are sequentially input to the buffer 3 through the buffer 1. Then, in the flip-flops FFA to FFG of the buffer 3, each column of pixel data (A1 to G1, A2 to G2, A3 to G3, A4 to G4, A5 to G5, A6 to G6, A7 to G7) Are temporarily stored, and pixel data (A1 to G1) for one column is output to the adders 19a to 19c.

和算器19aでは、各々の画素データ(A1〜A7とE1〜E7)が加算され、和算器19bでは、各々の画素データ(B1〜B7とF1〜F7)が加算され、和算器19cでは、各々の画素データ(C1〜C7とG1〜G7)が加算され、それらが積算器13a〜13dに出力される。   The adder 19a adds the respective pixel data (A1 to A7 and E1 to E7), and the adder 19b adds the respective pixel data (B1 to B7 and F1 to F7), and the adder 19c. Then, the respective pixel data (C1 to C7 and G1 to G7) are added and output to the integrators 13a to 13d.

すなわち、和算器19a〜17cからは、上下対称の対象軸の上側又は下側において、各列の対称位置にある互いに絶対値が等しい数値が積算された和算結果データが得られる。   That is, from the adders 19a to 17c, summation result data obtained by integrating numerical values having the same absolute value at the symmetrical positions of the respective columns on the upper side or the lower side of the vertically symmetrical target axis is obtained.

積算器13a〜13dは、和算器19a〜17cからの加算結果に対し、フィルタマトリクス(G0A1〜G0D1)のフィルタ係数を積算し、総加算器15において、積算器13a〜13dからの積算結果データの総和を算出する。   The accumulators 13a to 13d accumulate the filter coefficients of the filter matrix (G0A1 to G0D1) with respect to the addition results from the adders 19a to 17c, and in the total adder 15, integration result data from the accumulators 13a to 13d. Calculate the sum of.

そして、第2の総加算器15からの総和値は、例えば図2の画素D4の演算値として使用され、他の画素についても、同様に順次算出される。   The total value from the second total adder 15 is used as, for example, the operation value of the pixel D4 in FIG. 2, and the other pixels are sequentially calculated in the same manner.

そのため、上下対称性の利用により画像データとマトリクステーブルを1列だけ積和を行う際に、積算器の数を7個から4個に減少することが可能であり、全体としては、上下対称性を利用した計算が4個あるため、積算器を28個から16個に減少することが可能である。   Therefore, when performing product-sum of one column of image data and matrix table by using vertical symmetry, it is possible to reduce the number of integrators from 7 to 4, and as a whole, vertical symmetry Since there are four calculations using, the number of integrators can be reduced from 28 to 16.

このように、本発明の2次元空間フィルタ装置に係る第2の構成は、副走査方向の1列分の個々の画素に対し、結果が等しくなるような画素どうしをその対象軸の上下で和算する複数の和算器19a〜19cと、これら各和算器19a〜19cからの和算結果データに対して対応する個々の係数を積算する複数の積算器13a〜13dと、それらの積算結果データどうし全体を加算する第2の総和算器15とを具備している。   As described above, in the second configuration according to the two-dimensional spatial filter device of the present invention, for each pixel in one column in the sub-scanning direction, pixels having the same result are summed up and down the target axis. A plurality of summers 19a to 19c to be calculated, a plurality of multipliers 13a to 13d that accumulate respective individual coefficients corresponding to the summation result data from each of the summers 19a to 19c, and their integration results And a second total adder 15 for adding the whole data.

そのため、ガウシアンフィルタ係数の上下対称性を利用することで、上下対称の画素に対するフィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を減少させることが容易で、回路規模を大型化させ難い。   Therefore, by utilizing the vertical symmetry of the Gaussian filter coefficients, it is easy to reduce the number of multipliers and multipliers without increasing the amount of pixel data to be filtered for vertically symmetrical pixels, and the circuit scale is increased. It is difficult to let it.

ところで、本発明の2次元空間フィルタ装置においては、第3の構成として、上述した第1および第2の構成を有して構成することが可能であり、上下対称および左右対称の何れの画素に対するフィルタ処理において、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を大幅に減少することが容易で、回路規模を小型化させ易い利点がある。   By the way, in the two-dimensional spatial filter device of the present invention, it is possible to constitute the third configuration with the above-described first and second configurations, and for any pixel that is vertically symmetric or laterally symmetric. In the filtering process, it is easy to greatly reduce the number of multipliers and multipliers without holding a large amount of pixel data to be filtered, and there is an advantage that the circuit scale can be easily reduced.

なお、本発明の2次元空間フィルタ装置においては、ガウシアンフィルタに限らず、種々のフィルタ処理に実施可能である。   Note that the two-dimensional spatial filter device of the present invention is not limited to the Gaussian filter, and can be implemented for various filter processes.

本発明の2次元空間フィルタ装置に係る第1の構成の実施の形態を示す概略ブロック図である。It is a schematic block diagram which shows embodiment of the 1st structure which concerns on the two-dimensional spatial filter apparatus of this invention. 本発明の2次元空間フィルタ装置に用いるマトリクスを説明する図である。It is a figure explaining the matrix used for the two-dimensional spatial filter apparatus of this invention. 本発明の2次元空間フィルタ装置に用いるマトリクスを説明する図である。It is a figure explaining the matrix used for the two-dimensional spatial filter apparatus of this invention. 本発明の2次元空間フィルタ装置に用いるマトリクスを説明する図である。It is a figure explaining the matrix used for the two-dimensional spatial filter apparatus of this invention. 図1の2次元空間フィルタ装置に用いる積和算器の構成例を示すブロック図である。It is a block diagram which shows the structural example of the product-sum calculator used for the two-dimensional spatial filter apparatus of FIG. 本発明の2次元空間フィルタ装置に係る第2の構成の実施の形態を示す概略ブロック図である。It is a schematic block diagram which shows embodiment of the 2nd structure which concerns on the two-dimensional spatial filter apparatus of this invention. 一般的な2次元空間フィルタ装置の動作を説明する図である。It is a figure explaining operation | movement of a general two-dimensional spatial filter apparatus.

符号の説明Explanation of symbols

1、3 バッファ
5 第1の積和算器
7 第2の積和算器
9 第3の積和算器
11 第4の積和算器
13a、13b、13c、13d、13e、13f、13g 積算器
15 加算器(第2の総加算器)
17 第1の総加算器
19a、19b、19c 和算器
Z1 第1のシフト器
Z1a、Z1b、Z1c、Z1d、Z1e、Z1f、Z1g、Z1h、Z2a、Z2b、Z2c、Z2d、Z2e、Z2f、Z2g、Z3a、Z3b、Z3c、Z3d、Z3e、Z3f、Z4a、Z4b、Z4c、Z4d、Z4e 単位シフト器
Z2 第2のシフト器
Z3 第3のシフト器
Z4 第4のシフト器
1, 3 Buffer 5 First product-sum calculator 7 Second product-sum calculator 9 Third product-sum calculator 11 Fourth product-sum calculator 13a, 13b, 13c, 13d, 13e, 13f, 13g 15 Adder (second total adder)
17 1st total adder 19a, 19b, 19c Adder Z1 1st shifter Z1a, Z1b, Z1c, Z1d, Z1e, Z1f, Z1g, Z1h, Z2a, Z2b, Z2c, Z2d, Z2e, Z2f, Z2g , Z3a, Z3b, Z3c, Z3d, Z3e, Z3f, Z4a, Z4b, Z4c, Z4d, Z4e Unit shifter Z2 Second shifter Z3 Third shifter Z4 Fourth shifter

Claims (4)

縦横に複数配列された要素に対して、所定の軸を対称軸として互いに左右対称位置には互いに絶対値が等しい数値が割り当てられるフィルタマトリクスを、画像を形成する個々の画素を中心にして重畳し、互いに重畳される前記フィルタマトリクスの個々の前記数値を前記画素に積算し、この積算後の画素データを互いに加算し、前記画素を順次変更して前記積算および前記加算を行う2次元空間フィルタ装置であり、
前記左右対称の対象軸とこの左側又は右側において、副走査方向の1列分の個々の前記画素に対して対応する個々の前記係数を積算するとともに結果を和算して各列分の積和算をする複数の積和算器と、
前記各列の前記積和結果データを各々シフトする複数のシフト器と、
これら各シフト器をシフトされる前記積和結果データであって、前記各列の対称位置にある互いに絶対値が等しい数値が積算される前記積和算結果データどうし全体を加算する第1の総加算器と、
を具備することを特徴とする2次元空間フィルタ装置。
A filter matrix in which numerical values having the same absolute value are assigned to symmetrical positions with respect to a predetermined axis as the symmetry axis is superimposed on the elements arranged vertically and horizontally around the individual pixels forming the image. A two-dimensional spatial filter device that integrates the numerical values of the filter matrices superimposed on each other, adds the pixel data after the integration to each other, sequentially changes the pixels, and performs the integration and the addition And
On the left and right sides of the symmetrical target axis, the corresponding individual coefficients are added to the individual pixels for one column in the sub-scanning direction, and the results are summed to sum the products for each column. A plurality of multiply-accumulate arithmetic units,
A plurality of shifters that respectively shift the product-sum result data of each column;
The product sum result data shifted by each of these shifters, wherein the sums of product sum results obtained by adding the numerical values having the same absolute value at the symmetrical positions of the respective columns are added together. An adder;
A two-dimensional spatial filter device comprising:
前記シフト器は、パイプラインで形成された請求項1記載の2次元空間フィルタ装置。 The two-dimensional spatial filter device according to claim 1, wherein the shifter is formed of a pipeline. 縦横に複数配列された要素に対して、所定の軸を対称軸として互いに上下対称位置には互いに絶対値が等しい数値が割り当てられるフィルタマトリクスを、画像を形成する個々の画素を中心にして重畳し、互いに重畳される前記フィルタマトリクスの個々の前記数値を前記画素に積算し、この積算後の画素データを互いに加算し、前記画素を順次変更して前記積算および前記加算を行う2次元空間フィルタ装置であり、
副走査方向の1列分の個々の前記画素に対し、結果が等しくなるような画素どうしを前記対象軸の上下で和算する複数の和算器と、
これら各和算器からの和算結果データに対して対応する個々の前記係数を積算する複数の積算器と、
前記積算結果データどうし全体を加算する第2の総和算器と、
を具備することを特徴とする2次元空間フィルタ装置。
A filter matrix in which a numerical value having the same absolute value is assigned to a vertically symmetrical position with respect to a predetermined axis as a symmetry axis is superimposed on a plurality of elements arranged vertically and horizontally, centering on individual pixels forming an image. A two-dimensional spatial filter device that integrates the numerical values of the filter matrices superimposed on each other, adds the pixel data after the integration to each other, sequentially changes the pixels, and performs the integration and the addition And
A plurality of adders for summing up and down the target axis pixels for which the results are equal for each column of pixels in the sub-scanning direction;
A plurality of integrators for integrating the corresponding individual coefficients with respect to the summation result data from each of these summers;
A second total adder for adding up all the integration result data;
A two-dimensional spatial filter device comprising:
前記請求項1又は2記載の構成に、前記請求項3記載の構成を具備する2次元空間フィルタ装置。 A two-dimensional spatial filter device comprising the configuration according to claim 3 in the configuration according to claim 1 or 2.
JP2008218068A 2008-08-27 2008-08-27 Two-dimensional spatial filter device Expired - Fee Related JP4978936B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008218068A JP4978936B2 (en) 2008-08-27 2008-08-27 Two-dimensional spatial filter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008218068A JP4978936B2 (en) 2008-08-27 2008-08-27 Two-dimensional spatial filter device

Publications (2)

Publication Number Publication Date
JP2010055268A true JP2010055268A (en) 2010-03-11
JP4978936B2 JP4978936B2 (en) 2012-07-18

Family

ID=42071133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008218068A Expired - Fee Related JP4978936B2 (en) 2008-08-27 2008-08-27 Two-dimensional spatial filter device

Country Status (1)

Country Link
JP (1) JP4978936B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6391784A (en) * 1986-10-03 1988-04-22 Fuji Xerox Co Ltd Image identifying system
JPH02300981A (en) * 1989-05-16 1990-12-13 Fuji Xerox Co Ltd Filtering processing device
JPH05135169A (en) * 1991-11-13 1993-06-01 Kawasaki Steel Corp Two-dimensional spatial filter circuit
JPH07128696A (en) * 1993-10-29 1995-05-19 Internatl Business Mach Corp <Ibm> Programmable focal plane signal processor and system
JPH08330904A (en) * 1995-06-02 1996-12-13 Sharp Corp Digital filter processor
JP2002008025A (en) * 2000-04-21 2002-01-11 Matsushita Electric Ind Co Ltd Picture element arithmetic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6391784A (en) * 1986-10-03 1988-04-22 Fuji Xerox Co Ltd Image identifying system
JPH02300981A (en) * 1989-05-16 1990-12-13 Fuji Xerox Co Ltd Filtering processing device
JPH05135169A (en) * 1991-11-13 1993-06-01 Kawasaki Steel Corp Two-dimensional spatial filter circuit
JPH07128696A (en) * 1993-10-29 1995-05-19 Internatl Business Mach Corp <Ibm> Programmable focal plane signal processor and system
JPH08330904A (en) * 1995-06-02 1996-12-13 Sharp Corp Digital filter processor
JP2002008025A (en) * 2000-04-21 2002-01-11 Matsushita Electric Ind Co Ltd Picture element arithmetic device

Also Published As

Publication number Publication date
JP4978936B2 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
JP6945986B2 (en) Arithmetic circuit, its control method and program
JP2017079017A (en) Convolution arithmetic apparatus
EP3093757B1 (en) Multi-dimensional sliding window operation for a vector processor
JP2018022339A (en) Calculation processor and control method of calculation processor
JP6532334B2 (en) Parallel computing device, image processing device and parallel computing method
US8909687B2 (en) Efficient FIR filters
JPH01269183A (en) Spatial filter picture processor
JP4978936B2 (en) Two-dimensional spatial filter device
JP2016057831A (en) Floating-point arithmetic device, and information processing system
AU2014380166B2 (en) A method for electronic zoom with sub-pixel offset
JP2009181293A (en) Matrix operation co-processor
US7149364B2 (en) Mean filter device and filtering method
JP4323808B2 (en) Two-dimensional pyramid filter architecture
JP4672499B2 (en) Interpolation calculation device
Akkad et al. Constant time hardware architecture for a Gaussian smoothing filter
JPH0816903B2 (en) Multiply-accumulate operation circuit
CN114080603A (en) Matrix multiplication method and device based on Winograd algorithm
JP4409526B2 (en) Optical flow processor
JP2001067338A (en) High speed convolutional operation system, its arithmetic unit, high speed interpolation system and high speed interpolation device
JP2001084242A (en) Variable operation processor
JP3652380B2 (en) Discrete cosine transform device and inverse discrete cosine transform device
JP5387288B2 (en) Image processing apparatus, image processing method and program thereof
KR100628316B1 (en) Apparatus for operating transformer matrix
JP2005057529A (en) Method and apparatus for image processing, and program
JP2020086680A (en) Arithmetic operation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees