JP2010053399A - チューナブル素子およびその製造方法 - Google Patents
チューナブル素子およびその製造方法 Download PDFInfo
- Publication number
- JP2010053399A JP2010053399A JP2008219661A JP2008219661A JP2010053399A JP 2010053399 A JP2010053399 A JP 2010053399A JP 2008219661 A JP2008219661 A JP 2008219661A JP 2008219661 A JP2008219661 A JP 2008219661A JP 2010053399 A JP2010053399 A JP 2010053399A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- ferroelectric
- bst
- perovskite structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】基板と強誘電体薄膜との格子ミスマッチによる歪みが効率的に緩和されるペロブスカイト構造強誘電体薄膜を提供すること。
【解決手段】本発明によるチューナブル素子は、基板上に(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜を含んでなる。特に、ペロブスカイト構造強誘電体薄膜は、(111)エピタキシャル成長した(BaxSr1−x)TiO3またはPb(ZrxTi1−x)O3{0<x<1}からなる。
【選択図】図1
【解決手段】本発明によるチューナブル素子は、基板上に(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜を含んでなる。特に、ペロブスカイト構造強誘電体薄膜は、(111)エピタキシャル成長した(BaxSr1−x)TiO3またはPb(ZrxTi1−x)O3{0<x<1}からなる。
【選択図】図1
Description
本発明は、チューナブル素子およびその製造方法に関する。より詳細には、本発明は、(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜を含んでなるチューナブル素子およびその製造方法に関する。
外部電界の印加により誘電率または屈折率を変化させることが可能なチューナブル素子として、ペロブスカイト構造強誘電体薄膜を用いることが知られている。ペロブスカイト構造強誘電体薄膜の材料としては、誘電率が高く、誘電損失が低く、そして誘電率の電界依存性が大きなチタン酸バリウム・ストロンチウム{(BaxSr1−x)TiO3:BST}が知られ、可変容量素子への応用が検討されている。
一般に、ペロブスカイト構造を有する結晶をエピタキシャル成長させる場合、一般に得られる薄膜が平滑となる上、特にBSTの場合には強誘電相の分極軸が001方位に揃うため、強誘電性の利用には(001)成長が重要となることから、(001)結晶面を表面に有する基板上で(001)配向成長させている。具体的には、上記BSTの薄膜を、MgO(001)基板上またはLaAlO3(001)基板上で、レーザーアブレーション法によりエピタキシャル成長させた例がある(非特許文献1)。
(001)配向成長させたBST薄膜は、比誘電率が、MgO(001)基板上とLaAlO3(001)基板上とで異なり、その差は、室温で600以上になることが報告されている(非特許文献1)。これは、BST薄膜の結晶格子が基板の結晶格子に拘束されたまま緩和されにくいことによる。このような基板と膜の格子ミスマッチによる歪みは、基板材料や薄膜の厚さに依存するため、チューナブル素子の製造に際しては、基板材料の選択と膜厚の制御を個別に検討し、最適化する必要がある。また、歪みのある強誘電体薄膜は、歪みのないバルクの強誘電体とは異なる誘電特性を示すため、バルクにおける誘電特性の知見を強誘電体薄膜の材料設計に利用することができない。
格子ミスマッチによる歪みを効率よく緩和する方法として2段階成長法が知られている(非特許文献2)。しかし、2段階成長法では、1段目の非晶質層を高温アニールでエピタキシャルに結晶化させる必要があるため、高い結晶性を得るために使用可能な基板材料が限られる。
J. Electroceramics, 4, 357 (2000)
Appl. Phys. Lett. 86, 142904 (2005)
したがって、本発明は、基板と強誘電体薄膜との格子ミスマッチによる歪みが効率的に緩和されるペロブスカイト構造強誘電体薄膜の実現を目的とする。
本発明者らは、ペロブスカイト構造強誘電体薄膜を(111)エピタキシャル成長させると、(001)エピタキシャル成長させた場合と比べ、基板(電極層)と薄膜の格子ミスマッチによる歪みの緩和速度が高いことを発見し、本発明を完成した。
すなわち、本発明によると、
[1]基板上に(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜を含んでなるチューナブル素子;
[2]該ペロブスカイト構造強誘電体薄膜が(BaxSr1−x)TiO3またはPb(ZrxTi1−x)O3{0<x<1}からなる、[1]に記載のチューナブル素子;
[3]該ペロブスカイト構造強誘電体薄膜の常誘電−強誘電相転移温度(Tc)と、当該薄膜材料のバルク体のTcとの差が30度(K)以内である、[1]または[2]に記載のチューナブル素子;ならびに
[4][1]に記載のチューナブル素子の製造方法であって、基板上にペロブスカイト構造強誘電体薄膜を基板垂直方向に(111)配向成長させるに際し、該基板の材料表面の結晶面と該強誘電体の(111)結晶面との格子ミスマッチを8%以下にすることを特徴とする方法
が提供される。
すなわち、本発明によると、
[1]基板上に(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜を含んでなるチューナブル素子;
[2]該ペロブスカイト構造強誘電体薄膜が(BaxSr1−x)TiO3またはPb(ZrxTi1−x)O3{0<x<1}からなる、[1]に記載のチューナブル素子;
[3]該ペロブスカイト構造強誘電体薄膜の常誘電−強誘電相転移温度(Tc)と、当該薄膜材料のバルク体のTcとの差が30度(K)以内である、[1]または[2]に記載のチューナブル素子;ならびに
[4][1]に記載のチューナブル素子の製造方法であって、基板上にペロブスカイト構造強誘電体薄膜を基板垂直方向に(111)配向成長させるに際し、該基板の材料表面の結晶面と該強誘電体の(111)結晶面との格子ミスマッチを8%以下にすることを特徴とする方法
が提供される。
本発明による(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜は、基板との格子ミスマッチによる歪みが効率的に緩和されるため、誘電率、屈折率等のチューナブル特性の基板・膜厚依存性が低下し、多種多様な基板上で幅広い膜厚域にわたり実質的に歪みの無い強誘電体薄膜となる。したがって、強誘電体のバルクにおける諸物性がエピタキシャル薄膜において保持されるため、バルクの特性情報に基づく強誘電体薄膜の材料設計が可能となる。特に、本発明による強誘電体薄膜は、そのTcと、当該薄膜材料のバルク体におけるTcとの差が極めて小さい(30度(K)以内)ため、強誘電体薄膜の誘電特性を当該強誘電体のバルクにおける誘電特性から予見できる点で有利である。また、本発明による強誘電体薄膜はTcが室温より有意に(100K程度)低いため、室温以上の実用温度域で常誘電相を安定的に利用することができる。さらに、本発明による実質的に歪みの無い強誘電体薄膜は、デバイス加工等の後処理において歪み緩和による特性変化を起こす可能性が低いため、チューナブル素子の歩留まり向上が期待される。
図1は、本発明によるチューナブル素子10の一例を示す略横断面図である。チューナブル素子10は、基板1と、任意の電極層2と、(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜3とを含む。
ペロブスカイト構造強誘電体薄膜3の構成材料としては、外部電界の印加により誘電率または屈折率を変化させることが可能なチューナブル素子として機能する材料であって(111)エピタキシャル成長することが可能なものである限りにおいて、任意の材料を用いることができる。特に、Tcが歪みに敏感である点で、(BaxSr1−x)TiO3、Pb(ZrxTi1−x)O3、(Pb1−xLax)(ZryTi1−y)O3、KTaO3等のペロブスカイト型結晶構造を有する酸化物誘電体が好適に用いられる。本発明による強誘電体薄膜3は、チューナブル特性の膜厚依存性が低いためその厚さに特に制限はなく、例えば、数ナノメートル(nm)から数百nm、更には数μmの範囲にわたり、具体的用途に応じた任意の厚さで利用することができる。
本発明によるペロブスカイト構造強誘電体薄膜3は、実質的に歪みが無いため、当該薄膜材料のバルク体の諸物性が実質的に保持される。したがって、強誘電体薄膜の材料設計に際して、対応するバルク材料の特性情報を活用することができる。特に、本発明による強誘電体薄膜の常誘電−強誘電相転移温度(Tc)と、当該薄膜材料のバルク体のTcとの差が30度(K)以内、好ましくは20度(K)以内、より好ましくは10度(K)以内となることは、強誘電体のバルクにおける誘電特性の知見に基づき強誘電体薄膜を設計できる点で有利である。図2に、BST薄膜の格子定数の膜厚を関数としたグラフを示す。図2は、本発明における知見から想定される(111)エピタキシャル成長BST薄膜の歪み緩和挙動を示したものである。図2中、格子緩和の理論曲線は、エピタキシャル成長薄膜における基板格子からの歪み緩和過程を表し、以下の式から導出される。
afilmはBST薄膜の成長表面の格子面間隔、asubは基板の格子面間隔、
である。ここでfは基板とBST薄膜の格子ミスマッチ、aoはBST本来(バルク)の格子面間隔、hcはミスフィット転位生成の臨界膜厚(数十nm以下)、hはBSTの膜厚である。上記関係式から、膜厚hの増加とともにBST膜の格子面間隔afilmはバルクの値に近づく。しかし実際のエピタキシャル成長においては、転位の生成・移動が平衡状態には達せず、従って歪みの緩和速度は一般に理論曲線よりも遅い事が知られている。これに対し、本発明による(111)エピタキシャル成長BST薄膜は、膜厚が増大するにつれて、BST薄膜の結晶格子定数が、緩和の理論曲線と同等以上の割合で、基板の結晶格子定数からBSTセラミックス(バルク)の格子定数へと急激に低下(緩和)することがわかる。一方、(001)エピタキシャル成長BST薄膜は、膜厚が増大しても基板の格子定数が実質的に維持されたままであり、基板の結晶格子に拘束されたまま緩和されにくいことがわかる。
基板1の構成材料としては、その上に堆積される電極層2またはペロブスカイト構造強誘電体薄膜3の(111)エピタキシャル成長を可能ならしめる限りにおいて、任意の材料を用いることができる。具体的には、(111)SrTiO3、(111)MgO、(111)LaAlO3、(111)(LaAlO3)y(Sr2AlTaO6)1−y、(0001)α‐Al2O3等が好適に用いられる。
電極層2を設ける場合、その構成材料としては、その上に堆積されるペロブスカイト構造強誘電体薄膜3の(111)エピタキシャル成長を可能ならしめる限りにおいて、任意の材料を用いることができる。具体的には、(111)Pt、(111)Pd、(111)Ir、(111)Ru等の金属の他、(111)SrRuO3、(111)LaNiO3、(111)(LazSr1−z)CoO3等の導電性金属酸化物が好適に用いられる。電極層2の厚さに特に制限はなく、0〜100nmの範囲で任意に設定することができる。
ペロブスカイト構造強誘電体薄膜3の(111)エピタキシャル成長に際しては、スパッタリング法、レーザーアブレーション法、熱蒸着法、イオンプレーティング法、気相成長法等、任意の方法を適宜利用することができる。その際、基板1(存在する場合には電極層2)の材料表面の結晶面と強誘電体の結晶面との格子ミスマッチを8%以下、好ましくは5%以下、にすることが、より良質な結晶性を有するエピタキシャル膜を形成する上で望ましい。ここで格子ミスマッチとは、基板結晶格子の面間隔と強誘電体結晶格子の面間隔との差(絶対値)を強誘電体結晶格子の面間隔で除して算出される百分率をいう。その他、エピタキシャル成長に関するプロセス条件については、当業者であれば、後述する実施例を参照することにより、具体的材料に応じて適宜選定することができる。
例1(発明例)
<電極層の堆積>
RFマグネトロンスパッタ装置(アール・エス・ティー社製)を用い、基板としての(111)SrTiO3{(211)面間隔0.159nm}の表面に、直径約5cm、厚さ5mmのSrRuO3ターゲット(高純度化学研究所製)から、厚さ60nmの(111)SrRuO3電極層を堆積させた。堆積条件は、RFパワー:60W、基板温度:500℃、堆積圧力:27Pa、Ar流量:20sccm、O2流量:5sccm、堆積時間:220分とした。
<電極層の堆積>
RFマグネトロンスパッタ装置(アール・エス・ティー社製)を用い、基板としての(111)SrTiO3{(211)面間隔0.159nm}の表面に、直径約5cm、厚さ5mmのSrRuO3ターゲット(高純度化学研究所製)から、厚さ60nmの(111)SrRuO3電極層を堆積させた。堆積条件は、RFパワー:60W、基板温度:500℃、堆積圧力:27Pa、Ar流量:20sccm、O2流量:5sccm、堆積時間:220分とした。
<強誘電体薄膜の堆積>
次いで、得られた(111)SrRuO3電極層{(211)面間隔0.160nm}の上に、同様にRFマグネトロンスパッタ装置(アール・エス・ティー社製)を用い、直径約5cm、厚さ5mmの(BaxSr1−x)TiO3ターゲット(x=0.3または0.5:豊島製作所製)から、厚さ180nmの(111)BST薄膜を堆積させた。堆積条件は、RFパワー:80W、基板温度:700℃、堆積圧力:27Pa、Ar流量:90sccm、O2流量:10sccm、堆積時間:600分とした。
次いで、得られた(111)SrRuO3電極層{(211)面間隔0.160nm}の上に、同様にRFマグネトロンスパッタ装置(アール・エス・ティー社製)を用い、直径約5cm、厚さ5mmの(BaxSr1−x)TiO3ターゲット(x=0.3または0.5:豊島製作所製)から、厚さ180nmの(111)BST薄膜を堆積させた。堆積条件は、RFパワー:80W、基板温度:700℃、堆積圧力:27Pa、Ar流量:90sccm、O2流量:10sccm、堆積時間:600分とした。
例2(発明例)
強誘電体薄膜の堆積時間を600分から1200分に変更したことを除き、例1と同一の操作で厚さ360nmの(111)BST薄膜を堆積させた。
強誘電体薄膜の堆積時間を600分から1200分に変更したことを除き、例1と同一の操作で厚さ360nmの(111)BST薄膜を堆積させた。
例3(比較例)
基板を(111)SrTiO3から(001)SrTiO3{(100)面間隔0.391nm}に変更して(001)SrRuO3電極層を堆積させたことを除き、例1と同一の操作で厚さ180nmの(001)BST薄膜を堆積させた。
基板を(111)SrTiO3から(001)SrTiO3{(100)面間隔0.391nm}に変更して(001)SrRuO3電極層を堆積させたことを除き、例1と同一の操作で厚さ180nmの(001)BST薄膜を堆積させた。
例4(比較例)
強誘電体薄膜の堆積時間を600分から1200分に変更したことを除き、例3と同一の操作で厚さ360nmの(001)BST薄膜を堆積させた。
強誘電体薄膜の堆積時間を600分から1200分に変更したことを除き、例3と同一の操作で厚さ360nmの(001)BST薄膜を堆積させた。
例5(比較例)
基板を(111)SrTiO3から(001)(LaAlO3)0.3(Sr2AlTaO6)0.7{(100)面間隔0.387nm}に変更して(001)SrRuO3電極層を堆積させ、かつ、強誘電体薄膜の堆積時間を600分から1200分に変更したことを除き、例1と同一の操作で厚さ360nmの(001)BST薄膜を堆積させた。
基板を(111)SrTiO3から(001)(LaAlO3)0.3(Sr2AlTaO6)0.7{(100)面間隔0.387nm}に変更して(001)SrRuO3電極層を堆積させ、かつ、強誘電体薄膜の堆積時間を600分から1200分に変更したことを除き、例1と同一の操作で厚さ360nmの(001)BST薄膜を堆積させた。
<BST薄膜のX線回折パターン>
各例において作製した強誘電体BST薄膜の結晶構造および配向性を確認するため、X線回折装置(Philips社製X’Pert−MRD)を用いて、基板垂直方向のXRDθ‐2θ測定を行った。測定条件は、Cu−Kα線源(45kV、40mA)の管球を用い、ステップサイズを0.02°に設定し、そして各ステップの測定時間を0.2秒とした。測定結果の代表例として、(a)例1および(b)例3(共にBSTのx=0.3)を図3に示す。
各例において作製した強誘電体BST薄膜の結晶構造および配向性を確認するため、X線回折装置(Philips社製X’Pert−MRD)を用いて、基板垂直方向のXRDθ‐2θ測定を行った。測定条件は、Cu−Kα線源(45kV、40mA)の管球を用い、ステップサイズを0.02°に設定し、そして各ステップの測定時間を0.2秒とした。測定結果の代表例として、(a)例1および(b)例3(共にBSTのx=0.3)を図3に示す。
<BST薄膜の歪み量>
各例において作製した強誘電体BST薄膜の歪み量(基板垂直方向)を測定するため、X線回折装置(Philips社製X’Pert−MRD)を用いて、XRD逆格子空間マッピングを行った。(001)成長BST薄膜においては004および204反射付近の、また(111)成長BST薄膜においては222、422および411反射付近のマッピングを行った。測定条件は、Cu−Kα線源(45kV、40mA)の管球を用い、ω方向のステップサイズを0.025°に、またω‐2θ方向のステップサイズを0.05°にそれぞれ設定し、そして各ステップの測定時間を0.5秒とした。各逆格子空間マップから得られた薄膜の結晶格子の面間隔(基板垂直方向)と、BST本来(バルク)の結晶格子の面間隔との差を、BST本来(バルク)の結晶格子の面間隔で除して算出される百分率を歪み量(%)とした。例1〜例5(いずれもBSTのx=0.3)の測定結果を図4に示す。図4の結果から、(111)エピタキシャル成長したBST薄膜(例1、例2)には歪みが実質的に無く、ほぼ完全に歪みが緩和されたことがわかる。一方、(001)エピタキシャル成長したBST薄膜(例3〜例5)には実質的な歪みが存在する上、その歪みが、膜厚に依存すること(例3と例4の比較)、および基板に依存すること(例4と例5の比較)がわかる。
各例において作製した強誘電体BST薄膜の歪み量(基板垂直方向)を測定するため、X線回折装置(Philips社製X’Pert−MRD)を用いて、XRD逆格子空間マッピングを行った。(001)成長BST薄膜においては004および204反射付近の、また(111)成長BST薄膜においては222、422および411反射付近のマッピングを行った。測定条件は、Cu−Kα線源(45kV、40mA)の管球を用い、ω方向のステップサイズを0.025°に、またω‐2θ方向のステップサイズを0.05°にそれぞれ設定し、そして各ステップの測定時間を0.5秒とした。各逆格子空間マップから得られた薄膜の結晶格子の面間隔(基板垂直方向)と、BST本来(バルク)の結晶格子の面間隔との差を、BST本来(バルク)の結晶格子の面間隔で除して算出される百分率を歪み量(%)とした。例1〜例5(いずれもBSTのx=0.3)の測定結果を図4に示す。図4の結果から、(111)エピタキシャル成長したBST薄膜(例1、例2)には歪みが実質的に無く、ほぼ完全に歪みが緩和されたことがわかる。一方、(001)エピタキシャル成長したBST薄膜(例3〜例5)には実質的な歪みが存在する上、その歪みが、膜厚に依存すること(例3と例4の比較)、および基板に依存すること(例4と例5の比較)がわかる。
<BST薄膜の常誘電−強誘電相転移温度(Tc)>
強誘電体BST薄膜のTcを測定するため、電気容量の温度依存性を測定した。測定試料として、例1および例3による厚さ180nmのBST薄膜を用い、それぞれx=0.3とx=0.5の2種類のBST薄膜を用意した。各BST薄膜の上に、上部電極として15μm角のPt電極(厚さ100nm)をスパッタリングで堆積させた。測定試料を極低温プローバー(ナガセ電子機器サービス社製)に固定し、インピーダンスアナライザ(HP製4194A)を用いて、78Kから400Kまでの温度範囲にわたり電気容量を測定した。電気容量は、3種類の周波数(10kHz、100kHzおよび1MHz)を用いて測定し、電気容量の温度変化に実質的な周波数依存性が無いことを確認した。各BST薄膜の電気容量を温度に対してプロットし、電気容量が最大となる温度をTcとした。得られたTcは、x=0.3の(111)BST薄膜が160K、x=0.5の(111)BST薄膜が210K、x=0.3の(001)BST薄膜が300K、そしてx=0.5の(001)BST薄膜が418Kであった。これらのTcをBSTの各組成に関してプロットしたグラフを図5に示す。図5中、「セラミックス(バルク)」のTcは文献値(Zh. Tekh. Fiz. 24, 1751(1954))である。特にバルクのBSTのTcは、x=0.3の場合約170Kであり、またx=0.5の場合約240Kである。図5の結果から、(111)BST薄膜は(001)BST薄膜よりもTcが有意に低くなっていることがわかる。また、(111)BST薄膜のTcは、バルクのBSTのTcとの差が、x=0.3の場合10K、またx=0.5の場合30Kしかないことがわかる。
強誘電体BST薄膜のTcを測定するため、電気容量の温度依存性を測定した。測定試料として、例1および例3による厚さ180nmのBST薄膜を用い、それぞれx=0.3とx=0.5の2種類のBST薄膜を用意した。各BST薄膜の上に、上部電極として15μm角のPt電極(厚さ100nm)をスパッタリングで堆積させた。測定試料を極低温プローバー(ナガセ電子機器サービス社製)に固定し、インピーダンスアナライザ(HP製4194A)を用いて、78Kから400Kまでの温度範囲にわたり電気容量を測定した。電気容量は、3種類の周波数(10kHz、100kHzおよび1MHz)を用いて測定し、電気容量の温度変化に実質的な周波数依存性が無いことを確認した。各BST薄膜の電気容量を温度に対してプロットし、電気容量が最大となる温度をTcとした。得られたTcは、x=0.3の(111)BST薄膜が160K、x=0.5の(111)BST薄膜が210K、x=0.3の(001)BST薄膜が300K、そしてx=0.5の(001)BST薄膜が418Kであった。これらのTcをBSTの各組成に関してプロットしたグラフを図5に示す。図5中、「セラミックス(バルク)」のTcは文献値(Zh. Tekh. Fiz. 24, 1751(1954))である。特にバルクのBSTのTcは、x=0.3の場合約170Kであり、またx=0.5の場合約240Kである。図5の結果から、(111)BST薄膜は(001)BST薄膜よりもTcが有意に低くなっていることがわかる。また、(111)BST薄膜のTcは、バルクのBSTのTcとの差が、x=0.3の場合10K、またx=0.5の場合30Kしかないことがわかる。
<チューナブル特性>
強誘電体BST薄膜のチューナブル特性(印加電界に対する比誘電率の変化)を測定するため、比誘電率の電界依存性を測定した。測定試料として、例1による厚さ180nmのBST薄膜(x=0.3)を用意した。BST薄膜の上に、上部電極として15μm角のPt電極(厚さ100nm)をスパッタリングで堆積させた。インピーダンスアナライザ(HP製4194A)を用い、温度300K、周波数100kHzにて、上下電極間に印加電界−800〜800kV/cmの範囲にわたり直流電圧を印加し、電気容量を測定した。測定結果を図6に示す。図6の結果から、(111)BST薄膜がチューナブル素子として有利に機能することがわかる。特に、図5に関連して示したように、(111)BST薄膜は、Tcが室温(300K)より約100K以上も低いため、実用温度域で常誘電相を安定的に利用することができる。一方、(001)BST薄膜の場合には、Tcが室温付近またはそれ以上となるため、強誘電相への転移や、強誘電相によるヒステリシスが起こる可能性があり、実用温度域での安定性は低くなる。
強誘電体BST薄膜のチューナブル特性(印加電界に対する比誘電率の変化)を測定するため、比誘電率の電界依存性を測定した。測定試料として、例1による厚さ180nmのBST薄膜(x=0.3)を用意した。BST薄膜の上に、上部電極として15μm角のPt電極(厚さ100nm)をスパッタリングで堆積させた。インピーダンスアナライザ(HP製4194A)を用い、温度300K、周波数100kHzにて、上下電極間に印加電界−800〜800kV/cmの範囲にわたり直流電圧を印加し、電気容量を測定した。測定結果を図6に示す。図6の結果から、(111)BST薄膜がチューナブル素子として有利に機能することがわかる。特に、図5に関連して示したように、(111)BST薄膜は、Tcが室温(300K)より約100K以上も低いため、実用温度域で常誘電相を安定的に利用することができる。一方、(001)BST薄膜の場合には、Tcが室温付近またはそれ以上となるため、強誘電相への転移や、強誘電相によるヒステリシスが起こる可能性があり、実用温度域での安定性は低くなる。
1 基板
2 電極層
3 ペロブスカイト構造強誘電体薄膜
10 チューナブル素子
2 電極層
3 ペロブスカイト構造強誘電体薄膜
10 チューナブル素子
Claims (4)
- 基板上に(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜を含んでなるチューナブル素子。
- 該ペロブスカイト構造強誘電体薄膜が(BaxSr1−x)TiO3またはPb(ZrxTi1−x)O3{0<x<1}からなる、請求項1に記載のチューナブル素子。
- 該ペロブスカイト構造強誘電体薄膜の常誘電−強誘電相転移温度(Tc)と、当該薄膜材料のバルク体のTcとの差が30度(K)以内である、請求項1または2に記載のチューナブル素子。
- 請求項1に記載のチューナブル素子の製造方法であって、基板上にペロブスカイト構造強誘電体薄膜を基板垂直方向に(111)配向成長させるに際し、該基板の材料表面の結晶面と該強誘電体の(111)結晶面との格子ミスマッチを8%以下にすることを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219661A JP2010053399A (ja) | 2008-08-28 | 2008-08-28 | チューナブル素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219661A JP2010053399A (ja) | 2008-08-28 | 2008-08-28 | チューナブル素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010053399A true JP2010053399A (ja) | 2010-03-11 |
Family
ID=42069620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008219661A Withdrawn JP2010053399A (ja) | 2008-08-28 | 2008-08-28 | チューナブル素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010053399A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142805A (ja) * | 2010-12-29 | 2012-07-26 | Kyoto Institute Of Technology | チューナブルフィルタ、無線装置、受信機および送信機 |
WO2012114931A1 (ja) * | 2011-02-25 | 2012-08-30 | 株式会社村田製作所 | 可変容量素子及びチューナブルフィルタ |
WO2013094171A1 (ja) * | 2011-12-22 | 2013-06-27 | キヤノンアネルバ株式会社 | SrRuO3膜の成膜方法 |
US11637090B2 (en) | 2019-03-18 | 2023-04-25 | Kepler Computing Inc. | Method of forming a 3D stacked compute and memory |
US11694940B1 (en) | 2021-08-06 | 2023-07-04 | Kepler Computing Inc. | 3D stack of accelerator die and multi-core processor die |
US11784164B2 (en) | 2019-05-31 | 2023-10-10 | Kepler Computing Inc. | 3D stacked compute and memory with copper-to-copper hybrid bond |
US11836102B1 (en) * | 2019-03-20 | 2023-12-05 | Kepler Computing Inc. | Low latency and high bandwidth artificial intelligence processor |
US11844223B1 (en) | 2019-05-31 | 2023-12-12 | Kepler Computing Inc. | Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging |
-
2008
- 2008-08-28 JP JP2008219661A patent/JP2010053399A/ja not_active Withdrawn
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142805A (ja) * | 2010-12-29 | 2012-07-26 | Kyoto Institute Of Technology | チューナブルフィルタ、無線装置、受信機および送信機 |
WO2012114931A1 (ja) * | 2011-02-25 | 2012-08-30 | 株式会社村田製作所 | 可変容量素子及びチューナブルフィルタ |
CN103392213A (zh) * | 2011-02-25 | 2013-11-13 | 株式会社村田制作所 | 可变电容元件以及可调谐滤波器 |
JPWO2012114931A1 (ja) * | 2011-02-25 | 2014-07-07 | 株式会社村田製作所 | 可変容量素子及びチューナブルフィルタ |
US9230745B2 (en) | 2011-02-25 | 2016-01-05 | Murata Manufacturing Co., Ltd. | Variable capacitance element and tunable filter |
WO2013094171A1 (ja) * | 2011-12-22 | 2013-06-27 | キヤノンアネルバ株式会社 | SrRuO3膜の成膜方法 |
CN104024467A (zh) * | 2011-12-22 | 2014-09-03 | 佳能安内华股份有限公司 | SrRuO3膜的沉积方法 |
US11637090B2 (en) | 2019-03-18 | 2023-04-25 | Kepler Computing Inc. | Method of forming a 3D stacked compute and memory |
US11764190B1 (en) | 2019-03-18 | 2023-09-19 | Kepler Computing Inc. | 3D stacked compute and memory with copper pillars |
US11836102B1 (en) * | 2019-03-20 | 2023-12-05 | Kepler Computing Inc. | Low latency and high bandwidth artificial intelligence processor |
US11784164B2 (en) | 2019-05-31 | 2023-10-10 | Kepler Computing Inc. | 3D stacked compute and memory with copper-to-copper hybrid bond |
US11844223B1 (en) | 2019-05-31 | 2023-12-12 | Kepler Computing Inc. | Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging |
US11694940B1 (en) | 2021-08-06 | 2023-07-04 | Kepler Computing Inc. | 3D stack of accelerator die and multi-core processor die |
US11829699B1 (en) | 2021-08-06 | 2023-11-28 | Kepler Computing Inc. | Method to segregate logic and memory into separate dies for thermal management in a multi-dimensional packaging |
US11841757B1 (en) | 2021-08-06 | 2023-12-12 | Kepler Computing Inc. | Method and apparatus for cycle-by-cycle clock gating of ferroelectric or paraelectric logic and CMOS based logic |
US11791233B1 (en) | 2021-08-06 | 2023-10-17 | Kepler Computing Inc. | Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging |
US12001266B1 (en) | 2021-08-06 | 2024-06-04 | Kepler Computing Inc. | Method and apparatus for managing power of ferroelectric or paraelectric logic and CMOS based logic |
US12019492B1 (en) | 2021-08-06 | 2024-06-25 | Kepler Computing Inc. | Method and apparatus for managing power in a multi-dimensional packaging |
US12026034B1 (en) | 2021-08-06 | 2024-07-02 | Kepler Computing Inc. | Method and apparatus for heuristic-based power gating of non-CMOS logic and CMOS based logic |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010053399A (ja) | チューナブル素子およびその製造方法 | |
CN102858691B (zh) | 具有阴离子控制的介电性质的钙钛矿材料、薄膜电容器器件及其制造方法 | |
Zhang et al. | Crystallographic orientation dependent dielectric properties of epitaxial BaTiO3 thin films | |
Dong et al. | Improved dielectric tunability of PZT/BST multilayer thin films on Ti substrates | |
Blomqvist et al. | High-performance epitaxial Na 0.5 K 0.5 NbO 3 thin films by magnetron sputtering | |
Yu et al. | Effect of oxygen pressure on preferential orientation, microstructure and functional properties of Bi1. 5MgNb1. 5O7 thin films prepared by pulsed laser deposition | |
Chen et al. | Great enhancement of polarization in the (Ba0. 67Sr0. 33TiO3/LaNiO3) n multilayer thin films | |
Sbrockey et al. | Voltage induced acoustic resonance in metal organic chemical vapor deposition SrTiO3 thin film | |
RU2619365C1 (ru) | Способ получения сегнетоэлектрической пленки Ba1-xSrxTiO3 | |
Zhang et al. | Effect of substrate temperature on structural and electrical properties of BaZr0. 2Ti0. 8O3 lead-free thin films by pulsed laser deposition | |
Belhadi et al. | Growth mode and strain effect on relaxor ferroelectric domains in epitaxial 0.67 Pb (Mg 1/3 Nb 2/3) O 3–0.33 PbTiO 3/SrRuO 3 heterostructures | |
Zhang et al. | Dielectric properties and high tunability of (1 0 0)-oriented Ba (Zr0. 2Ti0. 8) O3 thin films prepared by pulsed laser deposition | |
Tang et al. | Electrical properties of highly (111)-oriented lead zirconate thin films | |
Yu et al. | High tunability in (1 1 0)-oriented BaZr0. 2Ti0. 8O3 (BTZ) lead-free thin films fabricated by pulsed laser deposition | |
Wu et al. | Influence of substrate temperature on the energy storage properties of bismuth magnesian niobium thin films prepared by magnetron sputtering | |
Huang et al. | Film thickness dependence of the dielectric properties of SrTiO3/BaTiO3 multilayer thin films deposited by double target RF magnetron sputtering | |
Tang et al. | Dielectric properties of columnar-grained (Ba0. 75Sr0. 25)(Zr0. 25Ti 0.75) O3 thin films prepared by pulsed laser deposition | |
Alkoy et al. | Electrical properties and leakage current behavior of un-doped and Ti-doped lead zirconate thin films synthesized by sol–gel method | |
Wang et al. | The role of oxygen pressure and thickness on structure and pyroelectric properties of Ba (Ti0. 85Sn0. 15) O3 thin films grown by pulsed laser deposition | |
KR101013762B1 (ko) | 전계 가변형 BST-Pb계 파이로클로어 복합 유전체박막과 제조방법 | |
Choudhury et al. | Dielectric response of BaZrO3/BaTiO3 and SrTiO3/BaZrO3 superlattices | |
Tang et al. | Dielectric properties and high tunability of (1 0 0)-and (1 1 0)-oriented (Ba0. 5Sr0. 5) TiO3 thin films prepared by pulsed laser deposition | |
Ezhilvalavan et al. | Ferroelectric properties and leakage current characteristics of radio-frequency-sputtered SrBi2 (V0. 1Nb0. 9) 2O9 thin films | |
Chen et al. | Pulsed laser deposition BTS thin films: The role of substrate temperature | |
Wu et al. | Influence of oxygen pressure on microstructure and dielectric properties of lead-free BaTi0. 85Sn0. 15O3 thin films prepared by pulsed laser deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111101 |