JP2010050315A - Schottky barrier diode - Google Patents

Schottky barrier diode Download PDF

Info

Publication number
JP2010050315A
JP2010050315A JP2008213797A JP2008213797A JP2010050315A JP 2010050315 A JP2010050315 A JP 2010050315A JP 2008213797 A JP2008213797 A JP 2008213797A JP 2008213797 A JP2008213797 A JP 2008213797A JP 2010050315 A JP2010050315 A JP 2010050315A
Authority
JP
Japan
Prior art keywords
semiconductor region
sbd
cathode
barrier diode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008213797A
Other languages
Japanese (ja)
Inventor
Tadaaki Soma
忠昭 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Toko Power Devices Corp
Original Assignee
Asahi Kasei Toko Power Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Toko Power Devices Corp filed Critical Asahi Kasei Toko Power Devices Corp
Priority to JP2008213797A priority Critical patent/JP2010050315A/en
Publication of JP2010050315A publication Critical patent/JP2010050315A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a Schottky barrier diode (SBD) which has both electrodes formed on the same surface, allows flip-chip bonding, and exhibits superior VF characteristics. <P>SOLUTION: A Schottky barrier diode (SBD) comprises a semiconductor substrate, having a structure in which an N<SP>-</SP>-type second semiconductor region is laid on an N<SP>+</SP>-type first semiconductor region, and a barrier metal, between which and the second semiconductor region a Schottky contact is formed. The SBD has N<SP>+</SP>-type third semiconductor regions that extend from the surface of the second semiconductor region to the first semiconductor region. The SBD also has one or more first external electrodes that are electrically connected to the second semiconductor region and the barrier metal, and one or more second external electrodes that are electrically connected to the third semiconductor regions. The multiple third semiconductor regions are formed within the second semiconductor region so that they have an island shape and are equally spaced from each other, and both the first external electrodes and the second external electrodes are formed, on the same surface of the semiconductor substrate. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ダイオードの両極が同一表面に形成され、その表面上に形成されたバンプによりフリップチップボンディングを可能とするショットキーバリアダイオードに関する。   The present invention relates to a Schottky barrier diode in which both poles of a diode are formed on the same surface and flip chip bonding is possible by a bump formed on the surface.

情報通信機器や携帯端末機器の高効率化、小型化に伴って、基板への電子部品の実装密度が年々高くなっている。そのような状況の中で、高密度実装が可能な電子部品が要求されている。そこで従来から、フェイスダウンボンディングにより高密度実装が可能なフリップチップやチップサイズパッケージのディスクリート半導体の開発が進んでいる。   With the increase in efficiency and miniaturization of information communication devices and portable terminal devices, the mounting density of electronic components on a substrate is increasing year by year. Under such circumstances, electronic components capable of high-density mounting are required. In view of this, development of flip chip and chip size package discrete semiconductors capable of high-density mounting by face-down bonding has been progressing.

高速スイッチングや周波数変換、検波を目的とした回路に広く用いられるショットキーバリアダイオード（以下、ＳＢＤ）においても、フリップチップ化が図られている。ＳＢＤのフリップチップでは、アノード電極とカソード電極の両方を同一表面上に形成させる必要がある。そのため、一般的にＳＢＤのフリップチップでは、縦型ＳＢＤではなく横型ＳＢＤを用いる。特許文献１に従来の横型ＳＢＤの一例が示されている。   In a Schottky barrier diode (hereinafter referred to as “SBD”) widely used in a circuit for the purpose of high-speed switching, frequency conversion, and detection, a flip chip is also achieved. In the flip chip of SBD, it is necessary to form both the anode electrode and the cathode electrode on the same surface. For this reason, in general, a SBD flip chip uses a horizontal SBD instead of a vertical SBD. Patent Document 1 shows an example of a conventional horizontal SBD.

図１８に従来の横型ＳＢＤの構造を示す。図１８に示すように、Ｎ＋型の第１の半導体領域１０１の上にエピタキシャル成長法によって形成されたＮ−型の第２の半導体領域１０２を積層した半導体基板を用いる。第２の半導体領域１０２の片側に第２の半導体領域の表面から第１の半導体領域まで延在するＮ＋型の第３の半導体領域１０３が形成されている。また、第２の半導体領域にＰ＋型不純物を拡散したガードリング１０４とＮ＋型のアニュラリング１０５が設けられ、これにより第２の半導体領域１０２のガードリング１０４に囲まれた部分がアノード領域となっている。 FIG. 18 shows the structure of a conventional horizontal SBD. As shown in FIG. 18, a semiconductor substrate is used in which an N − -type second semiconductor region 102 formed by an epitaxial growth method is stacked on an N + -type first semiconductor region 101. An N + -type third semiconductor region 103 extending from the surface of the second semiconductor region to the first semiconductor region is formed on one side of the second semiconductor region 102. Further, a guard ring 104 in which a P + -type impurity is diffused and an N + -type annular ring 105 are provided in the second semiconductor region, so that a portion surrounded by the guard ring 104 in the second semiconductor region 102 is an anode region. It has become.

アノード領域と第３の半導体領域の上面以外の部分には表面保護のために酸化層等の絶縁層１０６が形成されている。アノード領域の上面にはＭｏやＴｉ等からなるバリアメタル１０７が形成される。これによって、バリアメタル１０７と第２の半導体領域との間にショットキーコンタクトが形成される。バリアメタル１０７の全面を覆うようにＡｌ等よりなるアノード電極１０８が設けられる。また、第３の半導体領域１０３の上にＡｌ等よりなるカソード電極１０９が設けられ、第３の半導体領域１０３とカソード電極１０９の間にオーミックコンタクトが形成される。アノード電極１０８とカソード電極１０９上にバンプボール１１０が形成されている。   An insulating layer 106 such as an oxide layer is formed on the portion other than the upper surface of the anode region and the third semiconductor region for surface protection. A barrier metal 107 made of Mo, Ti or the like is formed on the upper surface of the anode region. As a result, a Schottky contact is formed between the barrier metal 107 and the second semiconductor region. An anode electrode 108 made of Al or the like is provided so as to cover the entire surface of the barrier metal 107. A cathode electrode 109 made of Al or the like is provided on the third semiconductor region 103, and an ohmic contact is formed between the third semiconductor region 103 and the cathode electrode 109. Bump balls 110 are formed on the anode electrode 108 and the cathode electrode 109.

上記のようにして得られた従来の横型ＳＢＤは、半導体基板の同一表面にアノード電極とカソード電極が形成されている。この横型ＳＢＤに順方向に電流を流せば、アノード電極、バリアメタル、第２の半導体領域、第１及び第３の半導体領域、カソード電極という経路で電流が流れる。
特開平１０−２８４７４１号 特開２００５−２６８２９６号 The conventional horizontal SBD obtained as described above has an anode electrode and a cathode electrode formed on the same surface of a semiconductor substrate. If a current flows in the forward direction in the horizontal SBD, a current flows through a path including the anode electrode, the barrier metal, the second semiconductor region, the first and third semiconductor regions, and the cathode electrode.
Japanese Patent Laid-Open No. 10-284741 JP 2005-268296 A

従来の一般的な縦型ＳＢＤでは、そのアノード電極とカソード電極は対向する表面のそれぞれに形成される。すなわち、縦型ＳＢＤにおいて、アノード領域はカソード領域が形成される表面とは異なる表面に形成される。一方、横型ＳＢＤのアノード電極とカソード電極は同一表面に形成される。そのため、同一チップサイズの縦型ＳＢＤと横型ＳＢＤを比較すると、横型ＳＢＤのアノード領域の面積（以下、ショットキーコンタクト面積）は縦型ＳＢＤのショットキーコンタクト面積よりも小さくせざるを得ない。図１９に同一チップサイズの従来の縦型ＳＢＤと横型ＳＢＤのＩＦ−ＶＦ特性図を示す。ここで用いられる縦型ＳＢＤと横型ＳＢＤは、いずれもチップの一辺が１ｍｍのものである。また、縦型ＳＢＤと横型ＳＢＤのショットキーコンタクト面積はそれぞれ、縦型ＳＢＤがチップサイズに対して８５％、横型ＳＢＤは縦型ＳＢＤの半分とした。図１９から明らかなように、ＶＦ値は縦型ＳＢＤよりも横型ＳＢＤの方が著しく高くなってしまう。ショットキーコンタクト面積が小さくなると、順方向電圧降下（以下、ＶＦ特性）が悪化してしまう。   In the conventional general vertical SBD, the anode electrode and the cathode electrode are formed on each of the opposing surfaces. That is, in the vertical SBD, the anode region is formed on a surface different from the surface on which the cathode region is formed. On the other hand, the anode and cathode of the horizontal SBD are formed on the same surface. Therefore, when comparing the vertical SBD and the horizontal SBD of the same chip size, the area of the anode region of the horizontal SBD (hereinafter referred to as the Schottky contact area) must be smaller than the Schottky contact area of the vertical SBD. FIG. 19 shows IF-VF characteristics of a conventional vertical SBD and horizontal SBD having the same chip size. The vertical type SBD and the horizontal type SBD used here are ones each having a side of 1 mm. The vertical SBD and the horizontal SBD have a Schottky contact area of 85% of the vertical SBD with respect to the chip size, and the horizontal SBD is half of the vertical SBD. As is apparent from FIG. 19, the VF value is significantly higher in the horizontal SBD than in the vertical SBD. When the Schottky contact area is reduced, the forward voltage drop (hereinafter referred to as VF characteristics) is deteriorated.

また、縦型ＳＢＤではアノード領域とカソード領域が平行に形成されるため、アノード−カソード間距離が一定である。そのため、縦型ＳＢＤは順方向電流が縦方向に均一に流れる。しかし、前述したような構造の横型ＳＢＤはアノード−カソード間距離が一定にならない。そのため、電流分布が不均一になりやすい。特に、アノード領域とカソード領域が近接する部分（図１８中の破線囲み部ｐ付近）では、電流密度の増加からＶＦ特性が悪化してしまう。電流分布を均一にするために、たとえば特許文献２のような構造の横型ＳＢＤが提案されている。しかし、この構造では電流分布を均一にできるが、アノード領域をチップサイズに対して半分程度しか形成できない。   In the vertical SBD, since the anode region and the cathode region are formed in parallel, the distance between the anode and the cathode is constant. Therefore, in the vertical SBD, the forward current flows uniformly in the vertical direction. However, the distance between the anode and the cathode is not constant in the lateral SBD having the structure as described above. Therefore, the current distribution tends to be non-uniform. In particular, in the portion where the anode region and the cathode region are close to each other (in the vicinity of the portion surrounded by the broken line p in FIG. 18), the VF characteristics are deteriorated due to the increase in current density. In order to make the current distribution uniform, for example, a lateral SBD having a structure as in Patent Document 2 has been proposed. However, with this structure, the current distribution can be made uniform, but the anode region can be formed only about half of the chip size.

そこで本発明は、同一表面上に両極が形成され、その表面上に付設されたバンプボールによりフリップチップボンディングが可能なＳＢＤを提供することを第１の目的とする。さらに、良好なショットキーコンタクト面積を有し、電流分布が均一でＶＦ特性に優れたＳＢＤを提供することを第２の目的とする。   Accordingly, a first object of the present invention is to provide an SBD in which both poles are formed on the same surface and flip chip bonding is possible by a bump ball attached on the surface. It is a second object of the present invention to provide an SBD having a good Schottky contact area, a uniform current distribution and excellent VF characteristics.

上記課題を解決するために本発明のショットキーバリアダイオードは、第１導電型の第１の半導体領域の上に第１の半導体領域よりも不純物濃度の低い同一導電型の第２の半導体領域を積層した構造の半導体基板と、第２の半導体領域との間でショットキーコンタクトを形成するバリアメタルとを有する。第１導電型で第２の半導体領域よりも不純物濃度が高く、それぞれが第２の半導体領域の表面から第１の半導体領域まで延在するように形成され、なおかつ、第２の半導体領域内に等間隔で島状に配置された複数の第３の半導体領域を有する。第２の半導体領域とバリアメタルと電気的に接続する１つ以上の第１の外部電極と、第３の半導体領域と電気的に接続する１つ以上の第２の外部電極とを有する。第１の外部電極と第２の外部電極が半導体基板の同一表面上にいずれも形成されていることを特徴とする。   In order to solve the above problems, a Schottky barrier diode of the present invention includes a second semiconductor region of the same conductivity type having a lower impurity concentration than the first semiconductor region on the first semiconductor region of the first conductivity type. A semiconductor substrate having a stacked structure; and a barrier metal that forms a Schottky contact between the second semiconductor region. The first conductivity type is higher in impurity concentration than the second semiconductor region, and is formed so as to extend from the surface of the second semiconductor region to the first semiconductor region, and in the second semiconductor region. A plurality of third semiconductor regions are arranged in an island shape at equal intervals. One or more first external electrodes that are electrically connected to the second semiconductor region and the barrier metal, and one or more second external electrodes that are electrically connected to the third semiconductor region. The first external electrode and the second external electrode are both formed on the same surface of the semiconductor substrate.

本発明のＳＢＤは、同一表面にアノード領域とカソードアイランドを形成し、それぞれと接続する金属配線層を形成する。これによって、容易にＳＢＤの同一表面側にアノード電極とカソード電極を設けることができる。さらに、その金属配線層上にバンプボールを付設することによって、容易にフリップチップボンディングを実現できる。   In the SBD of the present invention, an anode region and a cathode island are formed on the same surface, and a metal wiring layer connected to each is formed. Thereby, the anode electrode and the cathode electrode can be easily provided on the same surface side of the SBD. Furthermore, flip chip bonding can be easily realized by providing bump balls on the metal wiring layer.

また、本発明のＳＢＤは、アノード領域内に等間隔に微小なカソードアイランドが複数形成されている。順方向電流を加えると、アノード電極から等間隔に配された複数のカソードアイランドへ流れる。これにより従来の横型ＳＢＤよりも電流分布を均一にすることができ、電流集中を防ぐことができる。また、微小なカソードアイランドを複数形成するため、従来の横型ＳＢＤと比べてショットキーコンタクト面積の低減が少ない。これらから、本発明のＳＢＤは非常にＶＦ特性の良好なＳＢＤとなる。   In the SBD of the present invention, a plurality of minute cathode islands are formed at equal intervals in the anode region. When a forward current is applied, the current flows from the anode electrode to a plurality of cathode islands arranged at equal intervals. As a result, the current distribution can be made more uniform than the conventional lateral SBD, and current concentration can be prevented. In addition, since a plurality of minute cathode islands are formed, the reduction of the Schottky contact area is less than that of the conventional lateral SBD. From these, the SBD of the present invention is an SBD with very good VF characteristics.

以下に図面を参照しながら本発明のＳＢＤの製造方法の一例を示し、本発明のＳＢＤの構造を説明する。図１〜図１２に本発明のＳＢＤの製造工程の模式図を示す。なお図１〜１２中の（ａ）は上面図である。また、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図であり、Ｂ，Ｃ一点鎖線よりも左側がＡ−Ｂ断面、右側がＣ−Ｄ断面を示す。   Hereinafter, an example of a method for producing the SBD of the present invention will be described with reference to the drawings, and the structure of the SBD of the present invention will be described. 1 to 12 show schematic views of the production process of the SBD of the present invention. In addition, (a) in FIGS. 1-12 is a top view. Further, (b) is a cross-sectional view taken along the line A-B-C-D in (a).

まず図１に示すように、Ｎ＋型（第１導電型で高不純物濃度）のサブ層１（第１の半導体領域）の主面の一方にエピタキシャル成長法等によってＮ−型（第１導電型で低不純物濃度）のエピ層２（第２の半導体領域）が形成された半導体基板を用いる。エピ層２の表面にパッシベーション膜３を選択的に形成し、周知の方法でＮ型不純物を拡散して、Ｎ＋型のカソードアイランド４（第３の半導体領域）とアニュラリング５を形成する。カソードアイランド４はエピ層２の表面からサブ層１まで延在するように、等間隔に複数形成する。アニュラリング５は、ＳＢＤの形成部分の最外周を囲うように枠上に形成する。 First, as shown in FIG. 1, N + -type sub-layer 1 while N by epitaxial growth method or the like of the main surface of the (first semiconductor region) of (high impurity concentration in the first conductivity type) - type (first conductivity type And a semiconductor substrate on which an epi layer 2 (second semiconductor region) having a low impurity concentration is formed. A passivation film 3 is selectively formed on the surface of the epi layer 2, and N-type impurities are diffused by a well-known method to form an N + -type cathode island 4 (third semiconductor region) and an annular ring 5. A plurality of cathode islands 4 are formed at equal intervals so as to extend from the surface of the epi layer 2 to the sub layer 1. The annular ring 5 is formed on the frame so as to surround the outermost periphery of the SBD formation portion.

図２に示すように、さらにエピ層２の表面にパッシベーション膜３を選択的に形成し、周知の方法でＰ型不純物を拡散して、ガードリング６を形成する。ガードリング６は、アニュラリング５よりもＳＢＤの内側の領域を囲うように枠上に形成し、複数のカソードアイランド４はガードリング５に囲われたエピ層２の領域内に配置される。また、エピ層２のガードリング６に囲われた部分がアノード領域となる。   As shown in FIG. 2, a passivation film 3 is selectively formed on the surface of the epi layer 2, and a P-type impurity is diffused by a well-known method to form a guard ring 6. The guard ring 6 is formed on the frame so as to surround the region inside the SBD with respect to the annular ring 5, and the plurality of cathode islands 4 are arranged in the region of the epi layer 2 surrounded by the guard ring 5. Further, a portion surrounded by the guard ring 6 of the epi layer 2 becomes an anode region.

図３に示すように、ＳＢＤチップの周縁部とカソードアイランド４の周縁部以外のパッシベーション膜３を除去する。次に、図４に示すようにエピ層２のアノード領域の表面にショットキーコンタクトを形成するようにバリアメタル７を形成する。バリアメタル７には例えばＴｉやＭｏなどを用いれば良いが、その用途によって適宜選択する。   As shown in FIG. 3, the passivation film 3 other than the peripheral edge of the SBD chip and the peripheral edge of the cathode island 4 is removed. Next, as shown in FIG. 4, a barrier metal 7 is formed so as to form a Schottky contact on the surface of the anode region of the epi layer 2. For example, Ti or Mo may be used for the barrier metal 7, but it is appropriately selected depending on the application.

図５に示すように、カソードアイランド４を縁取るように、エピ層２とバリアメタル７の表面の一部に絶縁層８を形成する。また同時に、カソードアイランド４を縁取る絶縁層８同士が連結するようにバリアメタル７の表面の一部にも絶縁層８を形成する。このとき、カソードアイランド４の中心付近は露出した状態にする。次に、図６に示すように、露出しているバリアメタル７を覆うようにアノード配線層９を複数形成する。そして、露出しているカソードアイランド４を覆うようにカソード配線層１０を形成する。また、絶縁層８上にもカソード配線層１０を形成し、カソードアイランド４を覆うすべてのカソード配線層１０を連結させる。アノード配線層９とカソード配線層１０は例えばＡｌなどを用いれば良く、また、その形成方法は蒸着などを用いればよい。   As shown in FIG. 5, an insulating layer 8 is formed on part of the surface of the epi layer 2 and the barrier metal 7 so as to border the cathode island 4. At the same time, the insulating layer 8 is also formed on a part of the surface of the barrier metal 7 so that the insulating layers 8 bordering the cathode island 4 are connected to each other. At this time, the vicinity of the center of the cathode island 4 is exposed. Next, as shown in FIG. 6, a plurality of anode wiring layers 9 are formed so as to cover the exposed barrier metal 7. Then, the cathode wiring layer 10 is formed so as to cover the exposed cathode island 4. Also, the cathode wiring layer 10 is formed on the insulating layer 8 and all the cathode wiring layers 10 covering the cathode island 4 are connected. The anode wiring layer 9 and the cathode wiring layer 10 may be made of Al, for example, and the formation method may be vapor deposition.

図７に示すように、半導体基板のエピ層２側を覆うように第２の絶縁膜１１を形成し、アノード配線層９とカソード配線層１０を露出する開口部を必要数設ける。次に、図８に示すように、第２の絶縁膜１１の開口部からアノード配線層９と接触するようにアノード電極パッド１２を形成する。そして、同様に第２の絶縁膜１１の開口部からカソード配線層１０と接触するようにカソード電極パッド１３を形成する。アノード配線層９とカソード配線層１０は例えばＡｌなどを用いれば良く、蒸着などを用いて形成すればよい。   As shown in FIG. 7, a second insulating film 11 is formed so as to cover the epitaxial layer 2 side of the semiconductor substrate, and a necessary number of openings for exposing the anode wiring layer 9 and the cathode wiring layer 10 are provided. Next, as shown in FIG. 8, the anode electrode pad 12 is formed so as to come into contact with the anode wiring layer 9 from the opening of the second insulating film 11. Similarly, the cathode electrode pad 13 is formed so as to come into contact with the cathode wiring layer 10 from the opening of the second insulating film 11. The anode wiring layer 9 and the cathode wiring layer 10 may be made of Al, for example, and may be formed by vapor deposition.

図９に示すように、半導体基板のエピ層２側を覆うように表面保護膜１４を形成し、アノード電極パッド１２とカソード電極パッド１３を露出する開口部を設ける。表面保護膜１４は、例えばポリイミドなどの樹脂を用いれば良い。次に、図１０に示すように、表面保護膜１４の開口部を覆うようにアンダーバンプメタル１５（以下、ＵＢＭ１５）を形成する。ＵＢＭ１５はＴｉ／Ｎｉ／Ｃｕなどを用い、適宜選択される。   As shown in FIG. 9, a surface protective film 14 is formed so as to cover the epilayer 2 side of the semiconductor substrate, and openings for exposing the anode electrode pad 12 and the cathode electrode pad 13 are provided. For the surface protective film 14, for example, a resin such as polyimide may be used. Next, as shown in FIG. 10, an under bump metal 15 (hereinafter referred to as UBM 15) is formed so as to cover the opening of the surface protective film 14. The UBM 15 is appropriately selected using Ti / Ni / Cu or the like.

図１１に示すように、ＵＢＭ１５上にアノード電極となるバンプボール１６とカソード電極となるバンプボール１７を形成する。次に、図１２に示すように、サブ層１をバックグラインドして薄くした後、半導体基板の裏面側（サブ層１側）に裏面金属層１８を形成し、本発明のＳＢＤを得る。裏面金属層１８にはＴｉ／ＡｇやＴｉ／Ａｕなどを用いればよく、裏面金属層１８を設けることによってカソード部のシリーズ抵抗を低減する効果を得られる。   As shown in FIG. 11, a bump ball 16 serving as an anode electrode and a bump ball 17 serving as a cathode electrode are formed on the UBM 15. Next, as shown in FIG. 12, after the sublayer 1 is back-ground and thinned, the backside metal layer 18 is formed on the backside (sublayer 1 side) of the semiconductor substrate to obtain the SBD of the present invention. Ti / Ag, Ti / Au, or the like may be used for the back surface metal layer 18, and by providing the back surface metal layer 18, an effect of reducing the series resistance of the cathode portion can be obtained.

本発明のＳＢＤの動作原理について説明する。図１３に本発明のＳＢＤの電流経路の模式図を示す。図１３の破線矢印に示すように、本発明のＳＢＤはアノード電極１６から供給された電流が、アノード電極パッド１２、アノード配線層９、バリアメタル７、エピ層２、サブ層１、裏面金属層１８、サブ層１、カソードアイランド４、カソード配線層１０、カソード電極パッド１３、カソード電極１７という順で導通する。   The operation principle of the SBD of the present invention will be described. FIG. 13 shows a schematic diagram of the current path of the SBD of the present invention. As shown by a broken line arrow in FIG. 13, in the SBD of the present invention, the current supplied from the anode electrode 16 is such that the anode electrode pad 12, the anode wiring layer 9, the barrier metal 7, the epi layer 2, the sublayer 1, and the back surface metal layer. 18, the sub-layer 1, the cathode island 4, the cathode wiring layer 10, the cathode electrode pad 13, and the cathode electrode 17 are conducted in this order.

このように、アノード電極１６から供給された電流が等間隔に配された複数のカソードアイランド４に流入しながら導通するため、本発明のＳＢＤは電流分布が非常に均一である。また、本発明のＳＢＤではエピ層１側に裏面金属層１８を設けているため、アノード電極から供給された電流の少なくとも一部は裏面金属層１８まで到達してからカソードアイランド４に流入する。そのため、従来の横型ＳＢＤのように電流集中が生じにくい。また、カソードアイランドはエピ層２の表面からサブ層１まで延在すれば従来の横型ＳＢＤに比べて小さい面積で設ければよく、従来の横型ＳＢＤのようにショットキーコンタクト面積を著しく低減しない。そのため、本発明のＳＢＤはアノード電極とカソード電極を同一表面上に有しながら、非常に良好なＶＦ特性を有するＳＢＤとなる。   Thus, since the current supplied from the anode electrode 16 is conducted while flowing into the plurality of cathode islands 4 arranged at equal intervals, the current distribution of the SBD of the present invention is very uniform. In the SBD of the present invention, since the back surface metal layer 18 is provided on the epi layer 1 side, at least part of the current supplied from the anode electrode reaches the back surface metal layer 18 and then flows into the cathode island 4. Therefore, current concentration is unlikely to occur as in the conventional horizontal SBD. Further, the cathode island may be provided with a smaller area than the conventional lateral SBD as long as it extends from the surface of the epi layer 2 to the sub-layer 1 and does not significantly reduce the Schottky contact area unlike the conventional lateral SBD. Therefore, the SBD of the present invention is an SBD having very good VF characteristics while having the anode electrode and the cathode electrode on the same surface.

（第１の実施例）
本発明のショットキーバリアダイオードの第１の実施例について、図１４と図１５を参照しながら説明する。なお、本実施例のＳＢＤの製造方法は、上記に記載した方法と同様であるため、詳細な説明は割愛する。図１４に第１の実施例のＳＢＤのカソードアイランドの形成パターンを示す。図１４に示すように、本実施例ではガードリング３に囲まれたエピ層２の領域（アノード領域）に島状のカソードアイランド４を形成した。本実施例では、チップの一辺Ｌが１ｍｍとし、エピ層２のガードリング３に囲まれている領域がチップサイズに対して８５％の面積になるように設定した。また、カソードアイランド４は、直径ＤＫが１μｍの円柱状とし、その間隔Ｉを１０μｍとして１チップ中に８２８１個形成した。 (First embodiment)
A first embodiment of the Schottky barrier diode of the present invention will be described with reference to FIGS. In addition, since the manufacturing method of SBD of a present Example is the same as that of the method described above, detailed description is omitted. FIG. 14 shows the formation pattern of the cathode island of the SBD of the first embodiment. As shown in FIG. 14, in this embodiment, island-shaped cathode islands 4 are formed in the region (anode region) of the epi layer 2 surrounded by the guard ring 3. In this embodiment, the side L of the chip is set to 1 mm, and the region surrounded by the guard ring 3 of the epi layer 2 is set to 85% of the chip size. The cathode Island 4, a 1μm cylindrical diameter D K, and 8281 pieces formed in one of the chip and the interval I as 10 [mu] m.

図１５に第１の実施例のＳＢＤのＩＦ−ＶＦ特性図を示す。なお、比較のために、従来の縦型ＳＢＤ横型ＳＢＤも記載する。図１５から明らかなように、本実施例のＳＢＤは縦型ＳＢＤとほぼ同値になった。従来の横型ＳＢＤと比較すると、ＶＦ値が大きく低減していることが分かる。それは、従来の横型ＳＢＤではアノード領域をカソード領域によって縦型ＳＢＤの半分程度しか形成できない。しかし、本実施例のＳＢＤでは、カソードアイランド４の占める割合はアノード領域内の０．８％程度で良い。そのため、アノード電極とカソード電極を同一表面に形成しても、縦型ＳＢＤとほぼ同等のＶＦ特性を得られる。   FIG. 15 shows an IF-VF characteristic diagram of the SBD of the first embodiment. For comparison, a conventional vertical SBD horizontal SBD is also shown. As is apparent from FIG. 15, the SBD of this example was almost the same value as the vertical SBD. Compared with the conventional horizontal SBD, it can be seen that the VF value is greatly reduced. In the conventional horizontal SBD, the anode region can be formed only about half of the vertical SBD by the cathode region. However, in the SBD of this embodiment, the proportion of the cathode island 4 may be about 0.8% in the anode region. Therefore, even when the anode electrode and the cathode electrode are formed on the same surface, VF characteristics substantially equivalent to those of the vertical SBD can be obtained.

（第２の実施例）
本発明のショットキーバリアダイオードの第２の実施例について、図１６と図１７を参照しながら説明する。なお、本実施例のＳＢＤの製造方法は、上記に記載した方法と同様であるため、詳細な説明は割愛する。図１６に第２の実施例のＳＢＤのカソードアイランドの形成パターンを示す。図１６に示すように、本実施例ではガードリング３に囲まれたエピ層２の領域（アノード領域）に格子状のカソードアイランド４を形成した。本実施例では、チップの一辺Ｌが１ｍｍとし、エピ層２のガードリング３に囲まれている領域がチップサイズに対して８５％の面積になるように設定した。また、カソードアイランド４は、幅ＷＫが１μｍとし、その間隔Ｉを１０μｍとして１チップ中に１８２本形成するように設定した。 (Second embodiment)
A second embodiment of the Schottky barrier diode of the present invention will be described with reference to FIGS. In addition, since the manufacturing method of SBD of a present Example is the same as that of the method described above, detailed description is omitted. FIG. 16 shows the formation pattern of the cathode island of the SBD of the second embodiment. As shown in FIG. 16, in this embodiment, a grid-like cathode island 4 is formed in the region (anode region) of the epi layer 2 surrounded by the guard ring 3. In this embodiment, the side L of the chip is set to 1 mm, and the region surrounded by the guard ring 3 of the epi layer 2 is set to 85% of the chip size. The cathode islands 4 were set to have a width W K of 1 μm and an interval I of 10 μm so that 182 were formed in one chip.

図１７に第２の実施例のＳＢＤのＩＦ−ＶＦ特性図を示す。なお、比較のために、従来の縦型ＳＢＤ横型ＳＢＤも記載する。図１７から明らかなように、従来の縦型ＳＢＤよりもＶＦ値がやや高くなったが、従来の横型ＳＢＤと比較するとＶＦ値が大きく低減していることが分かる。従って、本実施例のように格子状にカソードアイランドを形成しても、ＶＦ特性を向上させる効果が得られる。   FIG. 17 shows an IF-VF characteristic diagram of the SBD of the second embodiment. For comparison, a conventional vertical SBD horizontal SBD is also described. As can be seen from FIG. 17, the VF value is slightly higher than that of the conventional vertical SBD, but it can be seen that the VF value is greatly reduced as compared with the conventional horizontal SBD. Therefore, the effect of improving the VF characteristics can be obtained even when the cathode islands are formed in a lattice shape as in this embodiment.

上記実施例ではカソードアイランドを直径ＤＫや幅ＷＫを１μｍ、間隔Ｉを１０μｍと設定したが、それに限定されることなくチップサイズや用途によって適宜設定される。また、上記実施例ではエピ層側に裏面金属層を設けたが、裏面金属層を必ずしも設ける必要はない。しかし、エピ層側に裏面金属層を設ければ、カソード部のシリーズ抵抗を低減する効果や電流集中をより抑制する効果を得られるため設けるほうが望ましい。また、上記第１の実施例では、カソードアイランドを円柱状で形成した。カソードアイランドは角柱状でも良いが、角柱状の場合は角部に電流集中生じる可能性があるため、円柱状の方が望ましい。 The examples with 1μm diameter D K and a width W K cathode islands has been set the interval I and 10 [mu] m, is appropriately set by the chip size and applications without being limited thereto. Moreover, although the back surface metal layer was provided in the epi layer side in the said Example, it is not necessary to necessarily provide a back surface metal layer. However, if a back metal layer is provided on the epi layer side, it is desirable to provide the effect of reducing the series resistance of the cathode part and the effect of further suppressing current concentration. In the first embodiment, the cathode island is formed in a cylindrical shape. The cathode island may be in the shape of a prism, but in the case of a prismatic shape, current concentration may occur at the corners, so a cylindrical shape is desirable.

上記実施例のように微小なカソードアイランドを設けるのではなく、カソードアイランド大きく設ける、もしくはアノード領域とカソードアイランドを反転させたパターンでＳＢＤを得れば、ＶＦ特性は悪化するが非常に逆方向漏洩電流の少ないＳＢＤとなる。   If the SBD is obtained with a pattern in which the cathode island is provided large, or the anode region and the cathode island are reversed, instead of providing a small cathode island as in the above embodiment, the VF characteristic is deteriorated, but the reverse leakage is very high. It becomes SBD with little electric current.

本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。It is a schematic diagram which shows the manufacturing process of the Schottky barrier diode of this invention, (a) is a top view, (b) is the ABCD line | wire combined sectional view of (a). 本発明のショットキーバリアダイオードの電流経路を示す模式図である。It is a schematic diagram which shows the electric current path | route of the Schottky barrier diode of this invention. 本発明の第１の実施例のＳＢＤのカソードアイランドの形成パターンを示す上面図である。It is a top view which shows the formation pattern of the cathode island of SBD of the 1st Example of this invention. 本発明の第１の実施例のＳＢＤのＩＦ−ＶＦ特性図である。It is IF-VF characteristic view of SBD of the 1st example of the present invention. 本発明の第２の実施例のＳＢＤのカソードアイランドの形成パターンを示す上面図である。It is a top view which shows the formation pattern of the cathode island of SBD of the 2nd Example of this invention. 本発明の第２の実施例のＳＢＤのＩＦ−ＶＦ特性図である。It is IF-VF characteristic view of SBD of the 2nd example of the present invention. 従来の横型ＳＢＤの断面図である。It is sectional drawing of the conventional horizontal type SBD. 従来の縦型ＳＢＤと横型ＳＢＤのＩＦ−ＶＦ特性図である。It is IF-VF characteristic view of conventional vertical SBD and horizontal SBD.

符号の説明Explanation of symbols

１：サブストレート層（サブ層）、２：エピタキシャル成長層（エピ層）、３：パッシベーション膜、４：カソードアイランド、５：アニュラリング、６：ガードリング、７：バリアメタル、８：第１の絶縁層、９：アノード配線層、１０：カソード配線層、１１：第２の絶縁膜、１２：アノード電極層、１３：カソード電極層、１４：表面保護膜、１５：アンダーバンプメタル（ＵＢＭ）、１６：バンプボール（アノード電極）、１７：バンプボール（カソード電極）、１８：裏面金属層 1: substrate layer (sublayer), 2: epitaxial growth layer (epilayer), 3: passivation film, 4: cathode island, 5: annular ring, 6: guard ring, 7: barrier metal, 8: first insulation Layer: 9: anode wiring layer, 10: cathode wiring layer, 11: second insulating film, 12: anode electrode layer, 13: cathode electrode layer, 14: surface protective film, 15: under bump metal (UBM), 16 : Bump ball (anode electrode), 17: Bump ball (cathode electrode), 18: Back metal layer

Claims (5)

第１導電型の第１の半導体領域の上に該第１の半導体領域よりも不純物濃度の低い同一導電型の第２の半導体領域を積層した構造の半導体基板と、第２の半導体領域との間でショットキーコンタクトを形成するバリアメタルとを有するショットキーバリアダイオードにおいて、
第１導電型で該第２の半導体領域よりも不純物濃度が高く、それぞれが該第２の半導体領域の表面から該第１の半導体領域まで延在するように形成され、なおかつ、該第２の半導体領域内に等間隔で島状に配置された複数の第３の半導体領域と、
該第２の半導体領域と該バリアメタルと電気的に接続する１つ以上の第１の外部電極と、
該第３の半導体領域と電気的に接続する１つ以上の第２の外部電極とを有し、
該第１の外部電極と該第２の外部電極が該半導体基板の同一表面上にいずれも形成されていることを特徴とするショットキーバリアダイオード。 A semiconductor substrate having a structure in which a second semiconductor region of the same conductivity type having a lower impurity concentration than the first semiconductor region is stacked on the first semiconductor region of the first conductivity type; In a Schottky barrier diode having a barrier metal that forms a Schottky contact between them,
The first conductivity type is higher in impurity concentration than the second semiconductor region, each extending from the surface of the second semiconductor region to the first semiconductor region, and the second semiconductor region A plurality of third semiconductor regions arranged in islands at equal intervals in the semiconductor region;
One or more first external electrodes electrically connected to the second semiconductor region and the barrier metal;
One or more second external electrodes electrically connected to the third semiconductor region;
The Schottky barrier diode, wherein the first external electrode and the second external electrode are both formed on the same surface of the semiconductor substrate. 第１導電型の第１の半導体領域の上に該第１の半導体領域よりも不純物濃度の低い同一導電型の第２の半導体領域を積層した構造の半導体基板と、第２の半導体領域との間でショットキーコンタクトを形成するバリアメタルとを有するショットキーバリアダイオードにおいて、
第１導電型で該第２の半導体領域よりも不純物濃度が高く、それぞれが該第２の半導体領域の表面から該第１の半導体領域まで延在するように形成され、なおかつ、該第２の半導体領域内に配置された格子状の第３の半導体領域と、
該第２の半導体領域と該バリアメタルと電気的に接続する１つ以上の第１の外部電極と、
該第３の半導体領域と電気的に接続する１つ以上の第２の外部電極とを有し、
該第１の外部電極と該第２の外部電極が該半導体基板の同一表面上にいずれも形成されていることを特徴とするショットキーバリアダイオード。 A semiconductor substrate having a structure in which a second semiconductor region of the same conductivity type having a lower impurity concentration than the first semiconductor region is stacked on the first semiconductor region of the first conductivity type; In a Schottky barrier diode having a barrier metal that forms a Schottky contact between them,
The first conductivity type is higher in impurity concentration than the second semiconductor region, each extending from the surface of the second semiconductor region to the first semiconductor region, and the second semiconductor region A lattice-shaped third semiconductor region disposed in the semiconductor region;
One or more first external electrodes electrically connected to the second semiconductor region and the barrier metal;
One or more second external electrodes electrically connected to the third semiconductor region;
The Schottky barrier diode, wherein the first external electrode and the second external electrode are both formed on the same surface of the semiconductor substrate. 前記ショットキーバリアダイオードがバンプボールを複数有し、
前記第１の外部電極と前記第２の外部電極がそれぞれ該バンプボールと電気的に接続されていることを特徴とする請求項１または請求項２に記載のショットキーバリアダイオード。 The Schottky barrier diode has a plurality of bump balls,
The Schottky barrier diode according to claim 1 or 2, wherein the first external electrode and the second external electrode are electrically connected to the bump ball, respectively. 前記ショットキーバリアダイオードが前記第２の半導体領域に第２導電型のガードリングを有することを特徴とする請求項１乃至請求項３に記載のショットキーバリアダイオード。   4. The Schottky barrier diode according to claim 1, wherein the Schottky barrier diode has a second conductivity type guard ring in the second semiconductor region. 5. 前記第１の半導体基板の前記第１の半導体領域側の表面に金属膜が形成されていることを特徴とする請求項１乃至請求項４に記載のショットキーバリアダイオード。   5. The Schottky barrier diode according to claim 1, wherein a metal film is formed on a surface of the first semiconductor substrate on the first semiconductor region side.
JP2008213797A 2008-08-22 2008-08-22 Schottky barrier diode Withdrawn JP2010050315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213797A JP2010050315A (en) 2008-08-22 2008-08-22 Schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213797A JP2010050315A (en) 2008-08-22 2008-08-22 Schottky barrier diode

Publications (1)

Publication Number Publication Date
JP2010050315A true JP2010050315A (en) 2010-03-04

Family

ID=42067161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213797A Withdrawn JP2010050315A (en) 2008-08-22 2008-08-22 Schottky barrier diode

Country Status (1)

Country Link
JP (1) JP2010050315A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038919A (en) * 2012-08-14 2014-02-27 Univ Of Tokushima Diode, power transmission system, and connection connector for power source line
US8779439B2 (en) 2011-11-07 2014-07-15 Hyundai Motor Company Silicon carbide Schottky-barrier diode device and method for manufacturing the same
CN105609570A (en) * 2016-02-03 2016-05-25 泰州优宾晶圆科技有限公司 Schottky diode
WO2024064146A1 (en) * 2022-09-21 2024-03-28 Schottky Lsi, Inc. Front-end-of-line (feol) and middle-of-line (mol) of planar scmos fabrication processes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779439B2 (en) 2011-11-07 2014-07-15 Hyundai Motor Company Silicon carbide Schottky-barrier diode device and method for manufacturing the same
US8936964B2 (en) 2011-11-07 2015-01-20 Hyundai Motor Company Silicon carbide schottky-barrier diode device and method for manufacturing the same
JP2014038919A (en) * 2012-08-14 2014-02-27 Univ Of Tokushima Diode, power transmission system, and connection connector for power source line
CN105609570A (en) * 2016-02-03 2016-05-25 泰州优宾晶圆科技有限公司 Schottky diode
WO2024064146A1 (en) * 2022-09-21 2024-03-28 Schottky Lsi, Inc. Front-end-of-line (feol) and middle-of-line (mol) of planar scmos fabrication processes

Similar Documents

Publication Publication Date Title
US11121248B2 (en) Semiconductor device
US5915179A (en) Semiconductor device and method of manufacturing the same
TWI514592B (en) Termination structure for gallium nitride schottky diode
US11876131B2 (en) Semiconductor device
JP5550589B2 (en) Semiconductor device
US9397022B2 (en) Semiconductor device having a locally reinforced metallization structure
JP2017079324A (en) Semiconductor device and semiconductor device manufacturing method
US11456359B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN1870301A (en) Gallium nitride semiconductor device
US20110049562A1 (en) Semiconductor device and method for manufacturing the same
JP5943819B2 (en) Semiconductor element, semiconductor device
JP2006173437A (en) Semiconductor device
US11527660B2 (en) Semiconductor device with a lifetime killer region in the substrate
CN107146813B (en) Semiconductor device with a plurality of semiconductor chips
US10497784B2 (en) Semiconductor device
US10056501B2 (en) Power diode with improved reverse-recovery immunity
US11133385B2 (en) Semiconductor device
JP2010050315A (en) Schottky barrier diode
US20080237807A1 (en) Semiconductor device
US11107913B2 (en) Semiconductor device
JP4800239B2 (en) Manufacturing method of semiconductor device
JP2009004566A (en) Semiconductor device and method of manufacturing semiconductor device
US11245031B2 (en) Semiconductor device
US20200395456A1 (en) Semiconductor device
US11876062B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110425

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111101