JP2010045690A - 動画像符号化装置および動画像符号化方法 - Google Patents

動画像符号化装置および動画像符号化方法 Download PDF

Info

Publication number
JP2010045690A
JP2010045690A JP2008209315A JP2008209315A JP2010045690A JP 2010045690 A JP2010045690 A JP 2010045690A JP 2008209315 A JP2008209315 A JP 2008209315A JP 2008209315 A JP2008209315 A JP 2008209315A JP 2010045690 A JP2010045690 A JP 2010045690A
Authority
JP
Japan
Prior art keywords
processing
component
intra prediction
block
encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008209315A
Other languages
English (en)
Other versions
JP5187062B2 (ja
Inventor
Kimihiko Kazui
君彦 数井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008209315A priority Critical patent/JP5187062B2/ja
Priority to EP20090007227 priority patent/EP2154897A3/en
Priority to US12/457,053 priority patent/US20100040143A1/en
Publication of JP2010045690A publication Critical patent/JP2010045690A/ja
Application granted granted Critical
Publication of JP5187062B2 publication Critical patent/JP5187062B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103Selection of coding mode or of prediction mode
    • H04N19/11Selection of coding mode or of prediction mode among a plurality of spatial predictive coding modes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

【課題】イントラ予測符号化処理を高速に行うことを課題とする。
【解決手段】イントラ予測符号化装置100は、イントラ予測値がブロック内で一様となるモードであるDC予測モードを固定選択する。また、イントラ予測符号化装置100は、複数のAC処理部10および複数のDC処理部20を有し、処理ブロックのAC成分とDC成分とを分離してイントラ予測符号化を行う。そして、イントラ予測符号化装置100では、複数のAC処理部がAC成分処理を並列に行い、複数のDC処理部がDC成分処理を並列に行う。
【選択図】 図1

Description

この発明は、イントラ予測符号化を行う動画像符号化装置および動画像符号化方法に関する。
一般に動画像の情報量は非常に大きく、メディア蓄積やネットワーク伝送をそのままで行うことはコストが非常に高くなる。このため、動画像を可逆もしくは非可逆方式で圧縮符号化する技術開発・標準化が従来から広く行われてきた。その代表例が、MPEG(Moving Picture Experts Group)で標準化されたMPEG−1、MPEG−2、MPEG−4、MPEG−4 AVC/H.264である。
これらの標準では、フレーム間動き予測符号化を採用している。フレーム間動き予測符号化は、フレーム間で相関度が高い部分を検索し、両者の位置差分(動きベクトル)及び両者の画素値差分(予測誤差)を符号化するものである。
また、MPEG−4 AVC/H.264ではフレーム間動き予測符号化に加え、イントラ予測符号化を採用している。イントラ予測符号化は、原画素に対して、同一ピクチャ内のすでに符号化処理を行なった画素(局所復号画素)から作成する予測値(N×N予測画素)との差分演算を行い、この差分演算結果を符号化するものである。
具体的には、図7に示すように、符号化対象のN×N画素(MPEG−4 AVC/H.264ではNは4または8)と、N×N予測画素との差分演算を行ない、N×N予測誤差画素を得ている。そして、得られたN×N予測誤差画素を用いて、符号化画像およびN×N局所復号画素を得ている。
ここで図8〜10を用いてイントラ予測符号化について説明する。図8では、処理単位であるマクロブロック(輝度成分16×16画素)内のブロックの処理順番を示す。同図に示すように、0〜15の順番で処理が行われる。ここでは各ブロックのサイズが4×4の場合を示している。
次に、N×N予測画素の作成方法について図9、図10を用いて説明する。図9は、N×N予測画素の生成に用いる画素を示した図である。図9において、斜線で示した箇所の画素を用いて、N×N予測画素を生成する。なお、処理済みブロックは、同一マクロブロック内のブロック、もしくは上下に隣接したマクロブロック中のブロックのいずれかである。
例えば処理対象ブロックが、マクロブロック中の3番目に処理するブロックの場合(図8参照)、処理済みブロックN−1とは、同一マクロブロック中の2番目に処理したブロックであり、処理済みブロックMとは、同一マクロブロック中の1番目に処理したブロックである。また、例えば処理対象ブロックが、マクロブロック中の0番目に処理するブロックの場合、処理済みブロックN−1とは、左に隣接するマクロブロック中の5番目に処理したブロックであり、処理済みブロックMとは、上に隣接するマクロブロック中の10番目に処理したブロックである。
図10は、N×N予測画素の生成方法の概念を示すものである。MPEG−4 AVC/H.264の4×4輝度成分ブロックにおいては、9通りの生成方法(予測モード)がある。この9通りの予測モードのうち、所定の条件に応じて、いずれかが選択される。図10において、大文字で示す画素がN×N予測画素の生成に用いる画素であり、小文字で示す画素が予測対象の画素である。矢印は、矢印の元の画素値を矢印の先の画素の予測値とすることを意味している。
例えば、モード0(Vertical)では、処理ブロックの画素[a、p]に対応する予測値は、「画素a、e、i、mの予測値=Aの画素値」、「画素b、f、j、nの予測値=Bの画素値」、「画素c、g、k、oの予測値=Cの画素値」、「画素d、h、l、pの予測値=Dの画素値」となる。
また、イントラ予測符号化を高速化する処理として、例えばN個のマクロブロック処理回路を用いて、Nマクロブロックラインでのパイプライン処理を行なうものがある(特許文献1参照)。
また、マクロブロック内のブロックの処理順番を変更し、また一部のブロックのイントラ予測モードを制限することで、ブロック単位のイントラ予測モードを決定する処理を行うものがある(特許文献2参照)。
特開2007−312340号公報 特開2007−124409号公報
ところで、上記した従来の技術では、イントラ予測符号化に用いる予測値が同一ピクチャ内の先に符号化処理が終わったブロックの局所復号値を用いる。このため、先に処理を開始したブロックの符号化処理が完了しないと、次のブロックの符号化処理が開始できないことになる結果、ブロック単位の処理を並列化することが出来ず、符号化処理の高速化を実現することができないという課題があった。
また、上記したNマクロブロックラインでのパイプライン処理を行う技術では、マクロブロック単位の処理しか並列化しておらず、個々のマクロブロック符号化処理を高速化できないという課題がある。
また、上記したブロック単位のイントラ予測モードを決定する処理を行う技術では、ブロック処理自体の並列化が出来ておらず、マクロブロック符号化処理の大幅な高速化は実現できないという課題がある。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、イントラ予測符号化処理を高速に行うことを目的とする。
上述した課題を解決し、目的を達成するため、この装置は、イントラ予測値がブロック内で一様となるモードを固定選択し、ブロックのAC成分とDC成分とを分離してイントラ予測符号化を行うことを要件とする。
開示の装置は、イントラ予測符号化処理を高速に行うことができるという効果を奏する。
以下に添付図面を参照して、この発明に係る動画像符号化装置および動画像符号化方法の実施例を詳細に説明する。
以下の実施例では、実施例1に係るイントラ予測符号化装置の構成および処理の流れを順に説明し、最後に実施例1による効果を説明する。
[イントラ予測符号化装置の構成]
まず最初に、図1〜図5を用いて、イントラ予測符号化装置100の構成を説明する。図1は、実施例1に係るイントラ予測符号化装置100の構成を示すブロック図である。図2は、AC処理部の構成を示すブロック図である。図3は、DC処理部の構成を示すブロック図である。図4は、DC予測モードを固定選択する処理を説明するための図である。図5は、AC処理およびDC処理の処理タイミングを説明するための図である。
図1に示すように、このイントラ予測符号化装置100は、イントラ予測モード判定部110、イントラ予測符号化部120、DCバッファ30、VLC部40、ACバッファ50、局所復号画素バッファ60を備える。以下にこれらの各部の処理を説明する。なお、イントラ予測符号化装置100では、16個のAC処理部10を有し、4個のDC処理部20を有するが、それぞれその値未満の値の並列処理数でも実現可能である。
イントラ予測モード判定部110は、イントラ予測値がブロック内で一様となるモードであるDC予測モードを固定選択する。具体的には、イントラ予測モード判定部110は、MPEG−4 AVC/H.264で規定されている9つのイントラ予測モードのうち(図10参照)、DC予測モード(図10では、モード2)のみが選択されるように制限する。
ここで、DC予測モードについて図4を用いて説明する。同図に示すように、DC予測モードは、処理ブロック全ての予測値が画素A、B、C、D、I、J、K、Lの位置にある画素の局所復号値の平均である。
イントラ予測符号化部120は、複数のAC処理部10および複数のDC処理部20を有し、処理ブロックのAC成分とDC成分とを分離してイントラ予測符号化を行う。
ここで、AC成分とDC成分との関係について説明する。以下では、c(i、j)、p(i、j)をそれぞれ符号化対象ブロックの画素値4×4行列、および予測値4×4行列とし、C(i、j)、P(i、j)をc(i、j)、p(i、j)それぞれのDCT演算結果とする。また、DCT演算子をT()と置くと、T()が線形であることからT(c-p)=T(c)-T(p)=(C-P)となる。
DCモードの場合、Pには以下の性質として、「P(i、j)=x (i=0、j=0)(DC成分)」、「P(i、j)=0 上記以外」という性質がある。ここで、xは、図4のA、B、C、D、I、J、K、Lの位置にある画素の局所復号値の平均である。
つまり、符号化対象ブロックの画素値4×4行列のAC成分C(i、j)(i!=0&j!=0)は、予測画素値との差分演算によって影響されないことになる。この事実を元に、ブロックの処理をAC成分とDC成分に分けて行なうこととする。
ここでイントラ予測符号化部120が有する複数のAC処理部10および複数のDC処理部20の処理を説明する。なお、イントラ予測符号化部120では、16個のAC処理部10を有し、4個のDC処理部20を有するが、それぞれその値未満の値の並列処理数でも実現可能である。
各AC処理部10は、マクロブロックに含まれる16個のブロック(各ブロックが4×4画素から構成される)のうちのいずれかのブロックを同時に入力し、AC成分処理を行う。具体的には、AC処理部10は、符号化対象ブロックの画素値4×4行列であるc(i、j)に対しDCT演算を行ないC(i、j)を得る。この時、DC成分C(0,0)を0にする。
続いて、AC処理部10は、C(i、j)(DC成分を除く15個のAC係数)に対し量子化、逆量子化、IDCT演算を行なう。そして、AC処理部10は、量子化DCT係数(AC成分のみ)、およびIDCT演算結果(AC成分のみ)を出力する。なお、AC処理部10の内部構成については、図2を用いて後述する。
各DC処理部20は、DCバッファ30からブロックのDC成分、ACバッファ50からブロックのIDCT演算結果(AC成分のみ)、および局所復号画素バッファ60からブロックのイントラDC予測値生成に用いる局所復号画素が入力され、DC成分処理を行う。
具体的には、DC処理部20は、画素値を加算する加算用モジュールを用いて、c(i、j)の16画素値を合計して、DC成分C(0、0)を得る。この値はc(i、j)に対しDCT演算を行なった時のC(0、0)と同値である。
これに並行して、DC処理部20は、固定選択しているDC予測モードであることから、A、B、C、D、I、J、K、Lの位置にある画素の局所復号値の平均である「x」に16を乗算して16xを得る。これはMPEG−4 AVC/H.264のDCT演算によって16だけDC値がスケーリングされるためである。
続いて、DC処理部20は、C(0、0)と16xとの減算を行なう。さらに、イントラ予測符号化装置100は、量子化、逆量子化を行なう。そして、DC成分イントラ予測誤差の量子化結果をVLC部40に出力する。
これに並行して、さらにDC処理部20は、16xに4を乗算して64xを得る。これは、MPEG−4 AVC/H.264の量子化、および逆量子化によって4だけDCT係数値がスケーリングされるからである。
そして、DC処理部20は、64xと逆量子化の結果とを加算する。その後、DC処理部20は、AC成分のIDCT演算結果(4×4ベクトル値)の各要素に、加算の結果(スカラー値)を加算し、スケーリング値64で割って、局所復号画素c‘(i、j)を得て、局所復号画素バッファ60に出力する。
そして、各DC処理部20は、DC成分イントラ予測誤差の量子化結果をVLC部40に出力し、ブロックの局所復号結果を局所復号画素バッファ60に出力する。なお、DC処理部20の内部構成については、図3を用いて後述する。
上記する各AC処理部10のAC成分処理は、イントラ予測モードがDC予測モードに限定されているので、イントラ予測値に影響されない。すなわち、イントラ予測時に参照する他のブロックの処理とは関係なく、同時に並列して処理することが可能である。AC成分処理モジュールをN個用意することで、AC成分処理をN倍速で実行可能になる。
一方、DC成分処理は、イントラ予測時に参照する他のブロックの処理完了を待つ必要があるため、全てのブロックを同時に処理することは出来ない。しかし、イントラDC予測の依存性は隣接する上ブロックおよび左ブロックのみなので、この事実とブロックの処理順番から、DC成分処理を4個まで同時に並列して4倍速で処理することが可能である。
DC成分処理を並列する5番目、6番目、9番目、および10番目に処理するブロックが参照するブロックについて、図8の例を用いて説明する。5番目ブロックでは、4番目ブロックおよび上隣接マクロブロックの15番目ブロックが参照され、6番目ブロックでは、3番目ブロックおよび4番目ブロックが参照される。また、9番目ブロックでは、8番目ブロックおよび3番目ブロックが参照され、10番目ブロックでは、左隣接マクロブロックの15番目ブロックおよび8番目ブロックが参照される。
つまり、5番目、6番目、9番目および10番目に処理するブロック間には依存関係がなく、3番目、4番目、8番目、上隣接マクロブロックの15番目および左隣接マクロブロックの15番目のブロックのDC成分処理が終わっていれば、並列処理が可能である。
さらに、3番目、4番目、8番目のブロック、右上から左下方向の斜め線上に位置するブロック群について、同様のことが言え、DC成分については4並列処理が可能である。なお、隣接マクロブロックについては、本マクロブロックより先に処理が終わっているものとする。
図1の説明に戻って、DCバッファ30は、マクロブロックに含まれる16個のブロックを同時に入力し、それぞれのブロックについて16個の係数の合計(DC値)を計算し保存する。そして、ブロックのDC値をDC処理部20に出力する。
VLC(可変長符号化)部40は、AC処理部10の出力である各ブロックの量子化DCT係数のAC成分、およびDC処理部20の出力である各ブロックのDC成分イントラ予測誤差の量子化結果が入力される。そして、VLC部40は、入力された可変長符号化処理を行い、符号化動画像を出力する。
ACバッファ50は、並列AC処理部10の出力であるIDCT演算結果(AC成分のみ)を保存し、DC処理部20に出力する。
局所復号画素バッファ60は、各ブロックの局所復号結果を保存する。また、局所復号画素バッファ60は、イントラDC予測値の生成に必要な局所復号画素をDC処理部20に出力する。
ここで、図2を用いてAC処理部10について詳しく説明する。同図に示すように、AC処理部10は、DCT演算器11、量子化器12、逆量子化器13、IDCT演算器14を有する。以下、これらの各部の処理を説明する。
DCT演算器11は、入力4×4画素に対しDCT演算を行う。DC成分を0としたDCT演算結果を量子化器12に出力する。量子化器12は、DC成分以外の15個のAC成分DCT係数を量子化する。
逆量子化器13は、量子化されたDC成分以外の15個のAC成分DCT係数の逆量子化を行う。IDCT演算器14は、逆量子化された15個のAC成分と、係数値0のDC成分とを含むDCT係数に対してIDCT演算を行い、DC成分を含まない局所復号結果を出力する。
ここで、図3を用いてDC処理部20について詳しく説明する。同図に示すように、DC処理部20は、減算器21、量子化器22、逆量子化器23、加算器24、乗算器25、加算器26、除算器27、DC予測器28を有する。以下、これらの各部の処理を説明する。
減算器21は、DC処理部20に入力されるブロックのDC値に対し、DC予測器28から出力されるDC予測値を減算する。量子化器22は、DC予測誤差に対し量子化演算を行う。
逆量子化器23は、量子化DC予測誤差に対し逆量子化演算を行う。加算器24は、逆量子化演算を行った量子化DC予測誤差に対し、乗算器25から出力されるスケーリングされたDC予測値を加算し、DC成分の局所復号結果を出力する。
乗算器25は、DC予測器28から出力されるDC予測値に4を乗算する。加算器26は、DC処理部20に入力されるAC成分の局所復号結果(4×4係数)のそれぞれに対し、加算器24から出力されるDC成分の局所復号結果を加算する。
除算器27は、加算器26の出力(4×4係数)のそれぞれに対し、64の除算を行い、最終的なブロックの局所復号結果を出力する。DC予測器28は、DC処理部20に入力され、イントラDC予測値生成時に使用される画素を含む上下隣接ブロックの局所復号結果から、DC予測値を計算する。
ここで、DC処理およびAC処理の処理タイミングについて、図5を用いて説明する。同図に示すように、矩形内の数値は、各ブロックの番号(MPEG−4 AVC/H.264の符号化処理順番)を示す。そして、AC処理では、上述したように、マクロブロック内の16ブロック分を同時に並列処理する。
また、DC処理は、ブロック間の依存関係が無い4ブロック分を同時に並列処理する。マクロブロック内の処理順番(図8参照)、およびブロック間の依存関係(DC予測では上側隣接ブロックと、左側隣接ブロックのみ、図9参照)から、隣接マクロブロック間で処理を重ねて並列パイプラインの使用効率を100%にすることが可能である。
[イントラ予測符号化装置による処理]
次に、図6を用いて、実施例1に係るイントラ予測符号化装置100による処理を説明する。図6は、実施例1に係るイントラ予測符号化装置におけるイントラ予測符号化処理の手順を説明するためのフローチャートである。
同図に示すように、イントラ予測符号化装置100は、AC成分処理として、符号化対象ブロックの画素値4×4行列であるc(i、j)に対しDCT演算を行ないC(i、j)を得る(ステップS101)。この時、DC成分C(0,0)を0にする。
そして、イントラ予測符号化装置100は、C(i、j)(DC成分を除く15個のAC係数)に対し量子化(ステップS102)、逆量子化(ステップS103)、IDCT演算(ステップS104)を行なう。
また、イントラ予測符号化装置100は、DC成分処理として、c(i、j)の16画素値を合計して、DC成分C(0、0)を得る(ステップS105)。この値はc(i、j)に対しDCT演算を行なった時のC(0、0)と同値である。
これに並行して、イントラ予測符号化装置100は、固定選択しているDC予測モードであることから、A、B、C、D、I、J、K、Lの位置にある画素の局所復号値の平均である「x」を算出する(ステップS106)。そして、イントラ予測符号化装置100は、xに16を乗算して16xを得る(ステップS107)。これはMPEG−4 AVC/H.264のDCT演算によって16だけDC値がスケーリングされるためである。
続いて、イントラ予測符号化装置100は、C(0、0)と16xとの減算を行なう(ステップS108)。さらに、イントラ予測符号化装置100は、量子化(ステップS109)、逆量子化(ステップS110)を行なう。
これに並行して、さらにイントラ予測符号化装置100は、16xに4を乗算して64xを得る(ステップS111)。これは、MPEG−4 AVC/H.264の量子化、および逆量子化によって4だけDCT係数値がスケーリングされるからである。
そして、イントラ予測符号化装置100は、64xとステップS110における逆量子化の結果とを加算する(ステップS112)。その後、イントラ予測符号化装置100は、AC成分のIDCT演算結果(4×4ベクトル値)の各要素に、ステップS112における加算の結果(スカラー値)を加算し(ステップS113)、スケーリング値64で除算して(ステップS114)、局所復号画素c‘(i、j)を得る。
[実施例1の効果]
上述してきたように、イントラ予測符号化装置100は、イントラ予測値がブロック内で一様となるDC予測モードを固定選択し、ブロックのAC成分とDC成分とを分離してイントラ予測符号化を行うので、イントラ予測符号化処理を高速に行うことが可能である。
また、実施例1によれば、イントラ予測符号化装置100は、AC成分処理を行うAC処理部10を複数有し、複数のAC処理部10がAC成分処理を並列に行うので、AC成分処理が高速化する結果、イントラ予測符号化処理を高速に行うことが可能である。
また、実施例1によれば、イントラ予測符号化装置100は、DC成分処理を行うDC処理部20を複数有し、複数のDC処理部20がDC成分処理を並列に行うので、DC成分処理が高速化する結果、イントラ予測符号化処理を高速に行うことが可能である。
また、実施例1によれば、イントラ予測符号化装置100は、画素値を加算する加算用モジュールを用いて、DC成分を計算するので、イントラ予測符号化処理を高速に行うことが可能である。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例2として本発明に含まれる他の実施例を説明する。
(1)DC成分
上記の実施例1では、画素値を加算する加算用モジュールを用いて、DC成分を計算する場合を説明したが、本発明はこれに限定されるものではなく、DCT演算を行うDCT演算モジュールを用いて、DC成分を計算してもよい。
(2)システム構成等
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、イントラ予測符号化部120とイントラ予測モード判定部110を統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
実施例1に係るイントラ予測符号化装置の構成を示すブロック図である。 AC処理部の構成を示すブロック図である。 DC処理部の構成を示すブロック図である。 DC予測モードを固定選択する処理を説明するための図である。 AC処理およびDC処理の処理タイミングを説明するための図である。 実施例1に係るイントラ予測符号化装置におけるイントラ予測符号化処理の手順を説明するためのフローチャートである。 従来のイントラ予測符号化処理を説明するための図である。 マクロブロック内のブロック処理順番を示す図である。 イントラ予測に用いる隣接ブロックの位置関係を示す図である。 MPEG−4 AVC/H.264のイントラ予測モードを説明するための図である。
符号の説明
10 AC処理部
11 DCT演算部
12 量子化器
13 逆量子化器
14 IDCT演算器
20 DC処理部
21 減算器
22 量子化器
23 逆量子化器
24 加算器
25 乗算器
26 加算器
27 除算器
28 DC予測器
30 DCバッファ
40 VLC部
50 ACバッファ
60 局所復号画素バッファ
100 イントラ予測符号化装置

Claims (10)

  1. イントラ予測値がブロック内で一様となるモードを固定選択するイントラ予測モード判定部と、
    ブロックのAC成分とDC成分とを分離してイントラ予測符号化を行うイントラ予測符号部と、
    を備えることを特徴とする動画像符号化装置。
  2. 前記イントラ予測符号部は、AC成分処理を行うAC処理部を複数有し、当該複数のAC処理部がAC成分処理を並列に行うことを特徴とする請求項1に記載の動画像符号化装置。
  3. 前記イントラ予測符号部は、DC成分処理を行うDC処理部を複数有し、当該複数のDC処理部がDC成分処理を並列に行うことを特徴とする請求項1または2に記載の動画像符号化装置。
  4. 前記DC処理部は、DCT演算を行うDCT演算モジュールを用いて、DC成分を計算することを特徴とする請求項1〜3のいずれか一つに記載の動画像符号化装置。
  5. 前記DC処理部は、画素値を加算する加算用モジュールを用いて、DC成分を計算することを特徴とする請求項1〜3のいずれか一つに記載の動画像符号化装置。
  6. イントラ予測値がブロック内で一様となるモードを固定選択するイントラ予測モード判定ステップと、
    ブロックのAC成分とDC成分とを分離してイントラ予測符号化を行うイントラ予測符号ステップと、
    を含んだことを特徴とする動画像符号化方法。
  7. 前記イントラ予測符号ステップは、AC成分処理を行う複数のAC処理部が、AC成分処理を並列に行うことを特徴とする請求項6に記載の動画像符号化方法。
  8. 前記イントラ予測符号ステップは、DC成分処理を行う複数のDC処理部が、DC成分処理を並列に行うことを特徴とする請求項6または7に記載の動画像符号化方法。
  9. 前記DC処理部は、DCT演算を行うDCT演算モジュールを用いて、DC成分を計算することを特徴とする請求項6〜8のいずれか一つに記載の動画像符号化方法。
  10. 前記DC処理部は、画素値を加算する加算用モジュールを用いて、DC成分を計算することを特徴とする請求項6〜8のいずれか一つに記載の動画像符号化方法。
JP2008209315A 2008-08-15 2008-08-15 動画像符号化装置および動画像符号化方法 Expired - Fee Related JP5187062B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008209315A JP5187062B2 (ja) 2008-08-15 2008-08-15 動画像符号化装置および動画像符号化方法
EP20090007227 EP2154897A3 (en) 2008-08-15 2009-05-29 Video coding apparatus and method
US12/457,053 US20100040143A1 (en) 2008-08-15 2009-05-29 Video coding apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008209315A JP5187062B2 (ja) 2008-08-15 2008-08-15 動画像符号化装置および動画像符号化方法

Publications (2)

Publication Number Publication Date
JP2010045690A true JP2010045690A (ja) 2010-02-25
JP5187062B2 JP5187062B2 (ja) 2013-04-24

Family

ID=41320847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008209315A Expired - Fee Related JP5187062B2 (ja) 2008-08-15 2008-08-15 動画像符号化装置および動画像符号化方法

Country Status (3)

Country Link
US (1) US20100040143A1 (ja)
EP (1) EP2154897A3 (ja)
JP (1) JP5187062B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866841B2 (en) 2014-07-15 2018-01-09 Panasonic Intellectual Property Management Co., Ltd. Image coding method and image coding apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619857B2 (en) * 2010-04-09 2013-12-31 Sharp Laboratories Of America, Inc. Methods and systems for intra prediction
WO2011136896A1 (en) * 2010-04-27 2011-11-03 Sony Corporation Boundary adaptive intra prediction for improving subjective video quality
ES2682102T3 (es) * 2010-12-21 2018-09-18 Ntt Docomo, Inc. Codificación y descodificación de intra-predicción en un modo plano
US9420289B2 (en) 2012-07-09 2016-08-16 Qualcomm Incorporated Most probable mode order extension for difference domain intra prediction
CN108155969B (zh) * 2016-12-02 2021-02-19 赛灵思公司 一种针对变长编码数据的解码电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05227519A (ja) * 1991-03-19 1993-09-03 Olympus Optical Co Ltd 画像デ―タの符号化装置および復号化装置
JP2007067469A (ja) * 2005-08-29 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> フレーム内予測符号化制御方法、フレーム内予測符号化制御装置、フレーム内予測符号化制御プログラムおよびそのプログラムを記録した記録媒体
JP2007124409A (ja) * 2005-10-28 2007-05-17 Matsushita Electric Ind Co Ltd 画像符号化装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130797A (en) * 1989-02-27 1992-07-14 Mitsubishi Denki Kabushiki Kaisha Digital signal processing system for parallel processing of subsampled data
JP3085465B2 (ja) * 1989-10-31 2000-09-11 オリンパス光学工業株式会社 画像データの符号化装置および符号化方法
US5568278A (en) * 1991-03-19 1996-10-22 Olympus Optical Co., Ltd. Image data coding and decoding method and apparatus with a plurality of DCT's, quantizers, and VLC's
US5379070A (en) * 1992-10-02 1995-01-03 Zoran Corporation Parallel encoding/decoding of DCT compression/decompression algorithms
US6005622A (en) * 1996-09-20 1999-12-21 At&T Corp Video coder providing implicit or explicit prediction for image coding and intra coding of video
US6591015B1 (en) * 1998-07-29 2003-07-08 Matsushita Electric Industrial Co., Ltd. Video coding method and apparatus with motion compensation and motion vector estimator
KR100281967B1 (ko) * 1998-08-31 2001-02-15 전주범 공간 상관성을 이용한 영상 부호화 장치 및 그 방법
US6650784B2 (en) * 2001-07-02 2003-11-18 Qualcomm, Incorporated Lossless intraframe encoding using Golomb-Rice
JP4369857B2 (ja) 2003-12-19 2009-11-25 パナソニック株式会社 画像符号化装置および画像符号化方法
US7830959B2 (en) * 2003-12-26 2010-11-09 Electronics And Telecommunications Research Institute Apparatus and method for performing intra prediction for image decoder
KR20060008523A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 영상의 인트라 예측 방법 및 그 장치
KR100694093B1 (ko) 2005-02-18 2007-03-12 삼성전자주식회사 영상 블럭의 계수 예측 장치 및 그 방법
KR20060105352A (ko) * 2005-04-04 2006-10-11 삼성전자주식회사 인트라 예측 방법 및 그 장치
JP4633562B2 (ja) * 2005-07-06 2011-02-16 大日本印刷株式会社 体積型ホログラム感光性組成物
KR101127221B1 (ko) * 2005-07-15 2012-03-29 삼성전자주식회사 주파수 공간에서 컬러 성분간 예측을 이용한 컬러영상부호화/복호화 방법 및 장치
JP4707118B2 (ja) * 2007-03-28 2011-06-22 株式会社Kddi研究所 動画像符号化装置および動画像復号装置のイントラ予測方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05227519A (ja) * 1991-03-19 1993-09-03 Olympus Optical Co Ltd 画像デ―タの符号化装置および復号化装置
JP2007067469A (ja) * 2005-08-29 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> フレーム内予測符号化制御方法、フレーム内予測符号化制御装置、フレーム内予測符号化制御プログラムおよびそのプログラムを記録した記録媒体
JP2007124409A (ja) * 2005-10-28 2007-05-17 Matsushita Electric Ind Co Ltd 画像符号化装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866841B2 (en) 2014-07-15 2018-01-09 Panasonic Intellectual Property Management Co., Ltd. Image coding method and image coding apparatus

Also Published As

Publication number Publication date
EP2154897A2 (en) 2010-02-17
EP2154897A3 (en) 2010-05-12
JP5187062B2 (ja) 2013-04-24
US20100040143A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
US9706202B2 (en) Image encoding apparatus, image encoding method, image decoding apparatus, and image decoding method
US9516320B2 (en) Method of generating image data
US20170223378A1 (en) Intra-frame pixel prediction method, encoding method and decoding method, and device thereof
JP5187062B2 (ja) 動画像符号化装置および動画像符号化方法
US20160080763A1 (en) Encoding system using motion estimation and encoding method using motion estimation
JP2006222968A (ja) 画面間又は画面内符号化モードの動画像符号化方法及び装置
US20140355678A1 (en) Methods, apparatuses, and programs for encoding and decoding picture
JP2009290498A (ja) 画像符号化装置及び画像符号化方法
WO2012086829A1 (ja) 動き推定装置、動き推定方法、動き推定プログラム、および動画像符号化装置
CN104378642A (zh) 一种基于cuda的h.264分数像素快速插值方法
Cheung et al. Highly parallel rate-distortion optimized intra-mode decision on multicore graphics processors
JP2008271127A (ja) 符号化装置
He et al. High-performance H. 264/AVC intra-prediction architecture for ultra high definition video applications
CN105100799A (zh) 一种减少hevc编码器中帧内编码时延的方法
CN106101731B (zh) 图像无损压缩方法及装置
Han et al. HEVC decoder acceleration on multi-core X86 platform
JP2010141513A (ja) 演算装置及び動画像符号化装置
CN104956677A (zh) 组合的并行流水线视频编码器
JP4797999B2 (ja) 画像符号化・復号化装置
Hanoosh et al. A parallel architecture for motion estimation in HEVC encoder
Chen et al. Fast rough mode decision algorithm and hardware architecture design for AV1 encoder
JP2021153240A (ja) 動画像符号化システムおよび動画像符号化方法
JP2007221420A (ja) 符号化装置、画像処理装置
Dang Architecture of an application-specific processor for real-time implementation of H. 264/AVC sub-pixel interpolation
Jin et al. Hardware Friendly Oriented Design for Alternative Transform in HEVC

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees