JP2010045603A - Analog-digital mixed imaging apparatus - Google Patents
Analog-digital mixed imaging apparatus Download PDFInfo
- Publication number
- JP2010045603A JP2010045603A JP2008208301A JP2008208301A JP2010045603A JP 2010045603 A JP2010045603 A JP 2010045603A JP 2008208301 A JP2008208301 A JP 2008208301A JP 2008208301 A JP2008208301 A JP 2008208301A JP 2010045603 A JP2010045603 A JP 2010045603A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- reference horizontal
- memory
- image sensor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、イメージセンサ出力などをデジタル化するアナログ・デジタル混在撮像装置に関し、特にイメージセンサ出力などをデジタル化する際に発生するノイズによる、その後段での周期的なノイズ、カウントダウンノイズなどの軽減に関するものである。 The present invention relates to an analog / digital mixed image pickup apparatus that digitizes image sensor output and the like, and in particular, mitigates periodic noise and countdown noise in subsequent stages due to noise generated when digitizing image sensor output and the like. It is about.
撮像装置において、CCDセンサ出力をデジタル化するAFE部(アナログ・フロント・エンド)と、そのデジタル化した信号を処理するデジタル信号処理部とが一体化されたLSIが開発されている。 In an imaging apparatus, an LSI in which an AFE unit (analog front end) for digitizing CCD sensor output and a digital signal processing unit for processing the digitized signal has been developed.
デジタル信号処理部では、各種タイミング発生やSDRAMメモリ駆動を行うために周期的な動作を行うことが多く、これらの動作がLSIの電源等からノイズとなってAFE部へ漏れこみ、イメージセンサの微弱なアナログ信号にノイズとして重畳される問題があった。 The digital signal processing unit often performs periodic operations to generate various timings and drive the SDRAM memory. These operations leak as noise from the power supply of the LSI into the AFE unit, causing weak image sensors. There was a problem of being superimposed as noise on a simple analog signal.
この解決策として、従来、特開平4−196818号公報(特許文献1)に記載されたアナログ・デジタル混在ICのように、デジタル信号処理部のタイミング発生装置をグレイコードカウンタ化することにより、タイミング発生装置の同時変化による負荷を等しくして、アナログ信号への影響を軽減する方法があった。
しかしながら、特許文献1のようにグレイコードカウンタ化する場合でも、たとえばSDRAMメモリの駆動など、周期的かつ離散的に駆動を行う回路など、すなわちグレイコード化できない部分に関しては、ノイズの重畳を解決することができないという問題があった。
However, even when a gray code counter is formed as in
以下、図3および図4により、従来のアナログ・デジタル混在撮像装置の構成およびSDRAMメモリの駆動によるノイズの一例について説明する。図3は従来のアナログ・デジタル混在撮像装置の構成を示す構成図、図4は従来のアナログ・デジタル混在撮像装置の各信号を示す図である。 Hereinafter, the configuration of a conventional analog / digital mixed imaging apparatus and an example of noise caused by driving an SDRAM memory will be described with reference to FIGS. FIG. 3 is a block diagram showing the configuration of a conventional analog / digital mixed imaging apparatus, and FIG. 4 is a diagram showing each signal of the conventional analog / digital mixed imaging apparatus.
図3において、アナログ・デジタル混在撮像装置は、撮像素子100、AD変換器101、SDRAM103、デジタル信号処理回路104、センサ駆動回路105、SDRAM駆動回路107、基準水平同期パルス発生回路108、DA変換器109から構成されている。
In FIG. 3, an analog / digital mixed image pickup apparatus includes an image pickup device 100, an
撮像素子100はセンサ駆動回路105からのライン読出し開始パルスに従い、センサの第1ライン〜第nラインと映像信号を順次読み出す。出力されたセンサ読出し信号はAD変換器101でデジタル信号化され、信号処理回路104にて信号処理を行う。また、同時にSDRAM103はSDRAM駆動回路107のSDRAM駆動パルスに従い、各種信号処理を行う際に必要な映像信号を蓄える。
The image sensor 100 sequentially reads the first to nth lines of the sensor and the video signal in accordance with the line reading start pulse from the
一般的にSDRAMなどの駆動はバースト転送であり、周期的かつ離散的に行われ、この周期的かつ離散的な動作により、電源等にノイズが乗ることになる。 In general, driving of an SDRAM or the like is burst transfer, and is performed periodically and discretely. Due to this periodic and discrete operation, noise is applied to a power supply or the like.
従来、センサ駆動回路105およびSDRAM駆動回路107は共に、基準水平同期パルス発生回路108からの基準水平同期信号により駆動されるため、撮像素子100からの微弱なセンサ読出し信号に、SDRAMの駆動による電源ノイズが重畳された場合、図4に示すように、第1ライン読出し信号〜第nライン読出し信号に、各ラインで同一のタイミング位置にノイズが重畳され、その結果として、図4の出力画像イメージに示すように、本来の画像に対して、垂直方向への周期的かつ離散的な固定パタンノイズとなって現れる。
Conventionally, since both the
したがって、特許文献1のグレイコードカウンタを用いる場合でも、周期的かつ離散的にパルスを発生する回路においては、グレイコード化などの手法が使えず、パルスが発生する毎に電源等にノイズが乗り、イメージセンサの微弱信号に周期的な固定パタンノイズが重畳されてしまうことになる。
Therefore, even when the gray code counter disclosed in
そこで、本発明の目的は、イメージセンサの微弱信号に周期的に重畳される固定パタンノイズを低減することができるアナログ・デジタル混在撮像装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an analog / digital mixed imaging apparatus capable of reducing fixed pattern noise periodically superimposed on a weak signal of an image sensor.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、代表的なものの概要は、イメージセンサの駆動時に用いられる基準水平同期信号のそれぞれに対してランダムな遅延時間を発生する遅延発生回路と、基準水平同期信号に対して発生した遅延時間に基づいて、基準水平同期信号のそれぞれを遅延させ、遅延した基準水平同期信号により、イメージセンサを駆動するセンサ駆動回路と、イメージセンサの出力をデジタル化するアナログデジタル変換器と、アナログデジタル変換器の出力を記憶するメモリと、基準水平同期信号に対して発生した遅延時間に基づいて、基準水平同期信号のそれぞれを逆方向に遅延させ、逆方向に遅延した基準水平同期信号により、メモリを駆動するメモリ駆動回路とを備えたものである。 That is, the outline of a typical one is based on a delay generation circuit that generates a random delay time for each of the reference horizontal synchronization signals used when driving the image sensor, and a delay time generated for the reference horizontal synchronization signal. Each of the reference horizontal synchronization signals is delayed, and the sensor drive circuit that drives the image sensor by the delayed reference horizontal synchronization signal, the analog-digital converter that digitizes the output of the image sensor, and the output of the analog-digital converter And a memory for driving the memory by the reference horizontal synchronization signal delayed in the reverse direction based on the delay time generated with respect to the reference horizontal synchronization signal. And a drive circuit.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
すなわち、代表的なものによって得られる効果は、ノイズ発生源とイメージセンサ駆動開始タイミングの時間差をランダムに可変することにより、イメージセンサの微弱なアナログ信号に重畳されるノイズがランダムに発生するため、ノイズが目立たなくなる。 In other words, the effect obtained by a typical one is that noise superimposed on the weak analog signal of the image sensor is randomly generated by randomly varying the time difference between the noise generation source and the image sensor drive start timing. Noise is not noticeable.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
図1および図2により、本発明の一実施の形態に係るアナログ・デジタル混在撮像装置の構成および動作について説明する。図1は本発明の一実施の形態に係るアナログ・デジタル混在撮像装置の構成を示す構成図、図2は本発明の一実施の形態に係るアナログ・デジタル混在撮像装置の各信号を示す図である。 The configuration and operation of an analog / digital mixed imaging apparatus according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram showing a configuration of an analog / digital mixed imaging apparatus according to an embodiment of the present invention, and FIG. 2 is a diagram showing signals of the analog / digital mixed imaging apparatus according to an embodiment of the present invention. is there.
図1において、アナログ・デジタル混在撮像装置は、イメージセンサである撮像素子100、AD変換器101、FIFOメモリ102、SDRAM103、デジタル信号処理回路104、センサ駆動回路105、メモリ駆動回路106、SDRAM駆動回路107、基準水平同期パルス発生回路108、DA変換器109、可変のランダムな遅延時間を発生させる遅延発生回路110、遅延加算回路111、遅延減算回路112から構成されている。
In FIG. 1, an analog / digital mixed imaging apparatus includes an image sensor 100 as an image sensor, an
なお、図3に示す従来のアナログ・デジタル混在撮像装置と同一符号の構成についての動作は、従来のアナログ・デジタル混在撮像装置と同様の動作であり、重複する説明は省略する。 3 is the same operation as that of the conventional analog / digital mixed image pickup apparatus, and a duplicate description thereof will be omitted.
遅延発生回路110は、基準水平同期信号毎に可変のランダムな遅延時間ΔT1〜ΔTnを発生する。遅延加算回路111は基準水平同期信号にΔT1〜ΔTnを加算した後にセンサ駆動回路105へ供給する。同様に遅延減算回路112は基準水平同期信号にΔT1〜ΔTnを減算した後にメモリ駆動回路106へ供給する。
The delay generation circuit 110 generates variable random delay times ΔT1 to ΔTn for each reference horizontal synchronization signal. The
これによりセンサ駆動回路105は、図2に示すように、遅延加算回路111により基準水平同期信号にΔT1〜ΔTnが加算されたセンサ第1ライン読出し開始パルス〜センサ第nライン読出し開始パルスを発生して撮像素子100へ供給し、撮像素子100は第1ライン〜第nライン読出し信号を順次読み出す。
As a result, as shown in FIG. 2, the
また、この動作により、センサ駆動回路105では、撮像素子100の駆動タイミングをランダムに可変して駆動する状態となっている。
Further, by this operation, the
このとき、SDRAM103などの駆動により発生した周期的かつ離散的な電源ノイズはセンサ読出し信号に重畳されるが、図2に示すように、センサ第1ライン読み出し信号〜センサ第nライン読み出し信号が、ΔT1〜ΔTnの時間だけずれているため、センサの読出し開始に対して、ノイズが重畳されている相対的な時間が異なっている。
At this time, the periodic and discrete power supply noise generated by driving the
そして、FIFOメモリ102はAD変換されたデジタル映像信号をメモリに格納し、メモリ駆動回路106から供給されるメモリ読出し開始パルスにより、メモリ第1ライン〜第nライン読出し信号と順次読み出す。
The
ここで、センサライン読出し開始パルスとメモリ読出し開始パルスは、図2に示すように、プラスΔTおよびマイナスΔTの関係であるため、FIFOメモリ102での映像信号開始位置は水平方向で同一タイミングになることが分る。
Here, as shown in FIG. 2, the sensor line readout start pulse and the memory readout start pulse have a relationship of plus ΔT and minus ΔT, so that the video signal start position in the
また、この動作により、メモリ駆動回路106では、メモリの読み出しタイミングをセンサ駆動回路105と同期してランダムに可変して読出駆動する状態となっている。
Further, by this operation, the
そして、信号処理回路104は各種の信号処理を行うことにより、図2の出力画像イメージに示すように、従来では図4に示すように周期的かつ離散的な固定ノイズが重畳されていたが、本実施の形態では、ランダムなノイズとして重畳され、ノイズ成分を目立たなくすることができる。
Then, the
なお、本実施の形態では、説明のために、1画面分の動作について記載したが、実際は複数画面間においてもランダムなΔTを発生させることにより、複数画面間のノイズはさらに平均化されて目立たなくすることができる。 In this embodiment, the operation for one screen has been described for the sake of explanation, but in reality, by generating a random ΔT between a plurality of screens, noise between the plurality of screens is further averaged and made conspicuous. Can be eliminated.
さらに、FIFOメモリ102に関してはシフトレジスタを用いた回路で構成しても良い。
Further, the
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明は、イメージセンサ出力などをデジタル化するアナログ・デジタル混在撮像装置に関し、イメージセンサ出力などをデジタル化する際に、その後段での周期的なノイズやカウントダウンノイズなどを低減させる必要のある装置やシステムに広く適用可能である。 The present invention relates to an analog / digital mixed imaging device that digitizes image sensor output and the like, and when digitizing image sensor output and the like, it is necessary to reduce periodic noise, countdown noise, and the like at the subsequent stage. And widely applicable to systems.
100…撮像素子、101…AD変換器、102…FIFOメモリ、103…SDRAM、104…デジタル信号処理回路、105…センサ駆動回路、106…メモリ駆動回路、107…SDRAM駆動回路、108…基準水平同期パルス発生回路、109…DA変換器、110…遅延発生回路、111…遅延加算回路、112…遅延減算回路。
DESCRIPTION OF SYMBOLS 100 ... Image pick-up element, 101 ... AD converter, 102 ... FIFO memory, 103 ... SDRAM, 104 ... Digital signal processing circuit, 105 ... Sensor drive circuit, 106 ... Memory drive circuit, 107 ... SDRAM drive circuit, 108 ... Reference horizontal synchronization
Claims (3)
前記イメージセンサの駆動時に用いられる基準水平同期信号のそれぞれに対してランダムな遅延時間を発生する遅延発生回路と、
前記遅延発生回路で発生した前記遅延時間に基づいて、前記イメージセンサの駆動タイミングをランダムに可変して駆動するセンサ駆動回路と、
前記イメージセンサの出力をデジタル化するアナログデジタル変換器と、
前記アナログデジタル変換器の出力を記憶するメモリと、
前記遅延発生回路で発生した前記遅延時間に基づいて、前記メモリの読み出しタイミングを前記センサ駆動回路と同期してランダムに可変して読出駆動するメモリ駆動回路とを備えたことを特徴とするアナログ・デジタル混在撮像装置。 An analog / digital mixed imaging device that digitizes the output of an image sensor,
A delay generation circuit for generating a random delay time for each of the reference horizontal synchronization signals used when driving the image sensor;
Based on the delay time generated by the delay generation circuit, a sensor drive circuit that drives the image sensor by changing the drive timing at random, and
An analog-to-digital converter for digitizing the output of the image sensor;
A memory for storing the output of the analog-digital converter;
A memory driving circuit that reads and drives the memory read timing in a random manner in synchronization with the sensor driving circuit based on the delay time generated by the delay generating circuit; Digital mixed imaging device.
前記イメージセンサの駆動時に用いられる基準水平同期信号のそれぞれに対してランダムな遅延時間を発生する遅延発生回路と、
前記遅延発生回路で発生した前記遅延時間に基づいて、前記基準水平同期信号のそれぞれを遅延させ、遅延した前記基準水平同期信号により、前記イメージセンサを駆動するセンサ駆動回路と、
前記イメージセンサの出力をデジタル化するアナログデジタル変換器と、
前記アナログデジタル変換器の出力を記憶するメモリと、
前記遅延発生回路で発生した前記遅延時間に基づいて、前記基準水平同期信号のそれぞれを逆方向に遅延させ、逆方向に遅延した前記基準水平同期信号により、前記メモリを読出駆動するメモリ駆動回路とを備えたことを特徴とするアナログ・デジタル混在撮像装置。 An analog / digital mixed imaging device that digitizes the output of an image sensor,
A delay generation circuit for generating a random delay time for each of the reference horizontal synchronization signals used when driving the image sensor;
A sensor driving circuit for delaying each of the reference horizontal synchronization signals based on the delay time generated by the delay generation circuit, and driving the image sensor by the delayed reference horizontal synchronization signals;
An analog-to-digital converter for digitizing the output of the image sensor;
A memory for storing the output of the analog-digital converter;
A memory driving circuit for delaying each of the reference horizontal synchronization signals in the reverse direction based on the delay time generated in the delay generation circuit, and for reading and driving the memory by the reference horizontal synchronization signal delayed in the reverse direction; An analog / digital mixed imaging apparatus characterized by comprising:
前記基準水平同期信号は、前記メモリから読み出した信号を処理する際に用いられるSDRAMを駆動するSDRAM駆動回路の駆動信号として用いられることを特徴とするアナログ・デジタル混在撮像装置。 The analog / digital mixed imaging apparatus according to claim 1 or 2,
The analog / digital mixed imaging apparatus, wherein the reference horizontal synchronizing signal is used as a driving signal of an SDRAM driving circuit that drives an SDRAM used when processing a signal read from the memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008208301A JP2010045603A (en) | 2008-08-13 | 2008-08-13 | Analog-digital mixed imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008208301A JP2010045603A (en) | 2008-08-13 | 2008-08-13 | Analog-digital mixed imaging apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010045603A true JP2010045603A (en) | 2010-02-25 |
Family
ID=42016608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008208301A Pending JP2010045603A (en) | 2008-08-13 | 2008-08-13 | Analog-digital mixed imaging apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010045603A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014049815A (en) * | 2012-08-29 | 2014-03-17 | Canon Inc | Imaging apparatus and driving method thereof |
-
2008
- 2008-08-13 JP JP2008208301A patent/JP2010045603A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014049815A (en) * | 2012-08-29 | 2014-03-17 | Canon Inc | Imaging apparatus and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009089085A (en) | Solid-state image pickup device, driving method thereof, and camera system | |
US9774809B2 (en) | Image sensing device with analog-dithering scheme | |
JP2006033454A (en) | Image processing method, semiconductor device for detecting physical quantity distribution, and electronic equipment | |
JP2021034963A5 (en) | ||
JP5264095B2 (en) | Solid-state imaging device | |
JP2010045603A (en) | Analog-digital mixed imaging apparatus | |
JP4845466B2 (en) | Solid-state imaging device | |
JP4378599B2 (en) | Imaging apparatus and control method thereof | |
JP2008035967A (en) | Electronic endoscope | |
JP6491797B2 (en) | Solid-state electronic imaging device and control method thereof | |
JP2004165912A (en) | Method and device for driving area imaging element | |
US20190313041A1 (en) | Image sensing device | |
JP5053827B2 (en) | Drive signal generating apparatus and image reading apparatus | |
JP2008028768A (en) | Analog front end apparatus | |
JP5225068B2 (en) | Image processing apparatus and image processing method | |
JP2007201635A (en) | Imaging unit, and control method therefor | |
JP2007110374A (en) | Image data output device, and digital camera | |
JP7109998B2 (en) | IMAGING DEVICE AND METHOD OF CONTROLLING IMAGING DEVICE | |
JP2005072775A (en) | Solid-state imaging apparatus | |
JP2006208492A (en) | Video processing apparatus | |
JP2007288562A (en) | Video signal processor | |
JP2010226411A (en) | Video signal processor | |
JP2005277822A (en) | Imaging apparatus | |
JP2005086731A (en) | Imaging apparatus | |
JP2008028696A (en) | Synchronous circuit of imaging element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |