JP2010032593A - Drive method for plasma display panel - Google Patents

Drive method for plasma display panel Download PDF

Info

Publication number
JP2010032593A
JP2010032593A JP2008191910A JP2008191910A JP2010032593A JP 2010032593 A JP2010032593 A JP 2010032593A JP 2008191910 A JP2008191910 A JP 2008191910A JP 2008191910 A JP2008191910 A JP 2008191910A JP 2010032593 A JP2010032593 A JP 2010032593A
Authority
JP
Japan
Prior art keywords
sustain
electrode
plasma display
sustain discharge
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008191910A
Other languages
Japanese (ja)
Inventor
Hiroki Matsuoka
紘樹 松岡
Naoki Itokawa
直樹 糸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008191910A priority Critical patent/JP2010032593A/en
Publication of JP2010032593A publication Critical patent/JP2010032593A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a drive method for a plasma display panel performing stable normal display regardless whether the temperature of a panel tube face is high or low. <P>SOLUTION: If a temperature detected by a temperature detecting means is higher than a predetermined temperature Ta during a maintenance discharge period right before a reset period for an on-cell reset, a first maintenance discharge waveform is used. The first maintenance discharge waveform finishes the maintenance discharge period by applying maintenance pulses 55a and 55b so that a scanning electrode and a maintenance electrode are used as an anode and a cathode, respectively. If the temperature is lower than the predetermined temperature Ta, a second maintenance discharge waveform is used. The second maintenance discharge waveform finishes the maintenance discharge period by applying maintenance pulses 56a and 56b so that the maintenance electrode and the scanning electrode are used as the anode and the cathode, respectively, and then by applying the maintenance electrode adjustment pulse 57b of a waveform that gradually drops to the maintenance electrode. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、TVやモニタに使用可能なプラズマディスプレイパネルに関し、特に、プラズマディスプレイパネルの駆動方法に適用して有効な技術に関するものである。   The present invention relates to a plasma display panel that can be used in a TV or a monitor, and more particularly to a technique that is effective when applied to a driving method of a plasma display panel.

プラズマディスプレイパネル(以下ではPDPと記載する場合がある)を用いたプラズマディスプレイ装置は、液晶ディスプレイに比べ高速応答性、広視野角を有し、大型化が比較的容易であることや、自発光型であるため高画質表示が可能であるなどの特性を持ち、TVやモニタなどに広く使用されている。   A plasma display device using a plasma display panel (hereinafter sometimes referred to as PDP) has a higher response speed and a wider viewing angle than a liquid crystal display, is relatively easy to increase in size, and is self-luminous. Since it is a type, it has characteristics such as high-quality display and is widely used for TVs and monitors.

PDPの発光原理は、維持電極、走査電極間に印加する維持パルスによって放電セルにおいて維持放電を発生させ、励起された放電ガスから発生する紫外線を蛍光体によって可視光に変換するというものである。PDPで階調を有する映像を表示する場合、1フィールドを複数のサブフィールドに時間的に分割し、各サブフィールドに重み付けされた値に応じた回数の維持パルスを印加することにより、パルス数に応じた明るさ(輝度)で放電セルを発光させる。   The light emission principle of the PDP is that a sustain discharge is generated in the discharge cell by a sustain pulse applied between the sustain electrode and the scan electrode, and ultraviolet light generated from the excited discharge gas is converted into visible light by a phosphor. When displaying an image having gradation in a PDP, one field is divided into a plurality of subfields in time, and the number of sustain pulses is applied to each subfield in accordance with the weighted value, thereby adjusting the number of pulses. The discharge cell is caused to emit light with a corresponding brightness (luminance).

各サブフィールドは、リセット期間、アドレス期間、維持放電期間から構成される。リセット期間において各セルの帯電分布を初期化するリセット処理が行われ、アドレス期間において点灯される放電セルを選択するためのアドレス放電が行われ、維持放電期間において維持パルスにより表示のための維持放電が行われる。   Each subfield includes a reset period, an address period, and a sustain discharge period. A reset process for initializing the charge distribution of each cell is performed in the reset period, an address discharge for selecting a discharge cell to be lit in the address period is performed, and a sustain discharge for display by a sustain pulse in the sustain discharge period Is done.

リセット期間においては、国際公開第2008/18125号パンフレット(特許文献1)に記載されているように、通常、各フィールドの最初のサブフィールドでは、全セルに対する書き込み放電を有する全セルリセットが行われ、以降のサブフィールドでは、各セルについて直前の維持放電期間で維持放電を行った場合にのみリセット放電を行うオンセルリセットが行われる。
国際公開第2008/18125号パンフレット
In the reset period, as described in International Publication No. 2008/18125 pamphlet (Patent Document 1), normally, in the first subfield of each field, all-cell reset having write discharge for all cells is performed. In the subsequent subfields, on-cell reset is performed in which reset discharge is performed only when sustain discharge is performed in the immediately preceding sustain discharge period for each cell.
International Publication No. 2008/18125 Pamphlet

上記特許文献1に記載されているようなオンセルリセットを用いた場合、パネル構造の条件によっては、パネル管面の温度の高低により、アドレス放電時に誤放電が発生し表示不良となる場合がある。   When an on-cell reset as described in the above-mentioned Patent Document 1 is used, depending on the panel structure conditions, an erroneous discharge may occur during address discharge due to the temperature of the panel surface of the panel, resulting in a display defect. .

例えば、アドレス期間において、ある非点灯セルの左右両側に隣接するセルが点灯セルだった場合、隣接する点灯セルにおけるアドレス放電から非点灯セルに電荷がもれてきて、維持放電には至らないが、非点灯セルでも微小な誤放電が発生してしまう。これによって、非点灯セル内に余分な壁電荷が形成され、この余分な壁電荷を保持したままアドレス期間に入ると、当該セルではアドレス放電が安定しなくなり、ちらつき等の表示不良となる場合がある。   For example, in the address period, when cells adjacent to both the left and right sides of a certain non-lighted cell are lighted cells, the charge is leaked from the address discharge in the adjacent lighted cell to the non-lighted cell, but the sustain discharge does not occur. Even in a non-lighted cell, a minute erroneous discharge occurs. As a result, an extra wall charge is formed in the non-lighted cell, and when the address period is entered while the extra wall charge is retained, the address discharge becomes unstable in the cell, which may cause a display defect such as flicker. is there.

パネル管面が高温のときはこの現象は発生しにくい。これは電荷リーク現象の影響を受けているためと考えられている。電荷リーク現象とは、アドレス期間において、他のラインをスキャンしている時のアドレス電極に電圧を印加することにより、アドレス電極と走査電極との間で、アドレス放電には至らない微弱な放電が発生し、走査電極上の余分な壁電荷を打ち消す現象である。そのためアドレス放電は安定し、ちらつき等の表示不良が起こりにくい。   This phenomenon is unlikely to occur when the panel surface is hot. This is thought to be due to the influence of the charge leak phenomenon. The charge leak phenomenon is a weak discharge that does not lead to an address discharge between the address electrode and the scan electrode by applying a voltage to the address electrode when scanning another line in the address period. This is a phenomenon that occurs and cancels excess wall charges on the scan electrode. For this reason, the address discharge is stable, and display defects such as flickering hardly occur.

これに対し、パネル管面が低温のときは電荷リーク現象が起こりにくく、電荷リーク現象の影響が小さくなるため、非点灯セル内の余分な壁電荷が残る。そのためアドレス放電が安定せず、ちらつき等の表示不良となる場合がある。   On the other hand, when the panel tube surface is at a low temperature, the charge leak phenomenon hardly occurs and the influence of the charge leak phenomenon becomes small, so that extra wall charges in the non-lighted cells remain. For this reason, the address discharge is not stable, and display failure such as flicker may occur.

このように、PDPでは温度によってパネルの放電特性が大きく変化する。特に、高温時に発生する、アドレス期間中の走査電極とアドレス電極との間の微小放電による壁電荷の減少(電荷リーク現象)の影響を受けるか否かにより、表示不良(誤点灯、誤消灯)を起こす場合がある。   As described above, in the PDP, the discharge characteristics of the panel greatly change depending on the temperature. In particular, a display failure (false lighting, false lighting) depends on whether or not it is affected by a decrease in wall charge (charge leakage phenomenon) due to a micro discharge between the scan electrode and the address electrode during the address period that occurs at high temperatures. May occur.

そこで本発明の目的は、パネル管面の温度が高温であるか低温であるかに関わらず、安定して正常な表示を行うプラズマディスプレイパネルの駆動方法を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   Accordingly, an object of the present invention is to provide a method for driving a plasma display panel that stably performs normal display regardless of whether the temperature of the panel tube surface is high or low. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

本発明の代表的な実施の形態によるプラズマディスプレイパネルの駆動方法は、温度検出手段によりパネルの管面の温度を検出し、パネル管面が高温の時には、維持放電期間の最後に、アドレス電極と走査電極との間に壁電荷を多く残す維持放電波形を適用し、パネル管面が低温の時には、維持放電期間の最後にアドレス電極と走査電極との間に壁電荷を少なく残す維持放電波形に切り替えることを特徴とするものである。   In the driving method of the plasma display panel according to the representative embodiment of the present invention, the temperature of the panel surface of the panel is detected by the temperature detecting means. A sustain discharge waveform that leaves a large amount of wall charge between the scan electrodes is applied. When the panel tube surface is at a low temperature, a sustain discharge waveform that leaves a small amount of wall charges between the address electrodes and the scan electrodes at the end of the sustain discharge period is applied. It is characterized by switching.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

本発明の代表的な実施の形態によれば、パネル管面の温度によって異なる電荷リーク現象の影響を吸収し、パネル管面の温度や温度の変化によらず、安定したプラズマディスプレイパネルの表示を行うことが可能となる。   According to the representative embodiment of the present invention, the influence of the charge leakage phenomenon that varies depending on the temperature of the panel tube surface is absorbed, and a stable display of the plasma display panel can be achieved regardless of the temperature of the panel tube surface or a change in temperature. Can be done.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下においては、本発明の特徴を分かり易くするために、従来の技術と比較して説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted. In the following, in order to make the features of the present invention easier to understand, the description will be made in comparison with the prior art.

<PDP(基本構造)>
図4は、代表的なPDPの基本構造の一例を示した分解斜視図である。図4では、画素に対応する表示セルのセット(Cr、Cg、Cb)の部分を示している。なお、説明のために、x方向(第1方向、横方向)、y方向(第2方向、縦方向)、z方向(第3方向、パネル面垂直方向)を図示している。
<PDP (basic structure)>
FIG. 4 is an exploded perspective view showing an example of a basic structure of a typical PDP. FIG. 4 shows a set of display cells (Cr, Cg, Cb) corresponding to pixels. For the sake of explanation, the x direction (first direction, horizontal direction), y direction (second direction, vertical direction), and z direction (third direction, panel surface vertical direction) are shown.

PDP1は、前面基板10と、背面基板20とを組み合わせて成り、その間に放電空間26を有する。前面基板10においては、前面ガラス基板11上に、x方向に表示電極12(12X、12Y)群が配置されている。表示電極12は、スキャンパルスを印加する走査電極12Yと、走査電極12Yとの間で繰り返し維持放電を行う維持電極12Xとを有する。表示電極12(12X、12Y)は、例えば、透明電極とバス電極とからなる。前面ガラス基板11上で、表示電極12群は、誘電体層13により覆われている。誘電体層13上に、さらに保護層14が形成されている。誘電体層13および保護層14は、PDP1の表示領域(画面)に対応した全面に形成されている。   The PDP 1 is formed by combining the front substrate 10 and the rear substrate 20 and has a discharge space 26 therebetween. In the front substrate 10, a group of display electrodes 12 (12X, 12Y) is arranged on the front glass substrate 11 in the x direction. The display electrode 12 includes a scan electrode 12Y that applies a scan pulse and a sustain electrode 12X that repeatedly performs a sustain discharge between the scan electrode 12Y. The display electrode 12 (12X, 12Y) is composed of, for example, a transparent electrode and a bus electrode. On the front glass substrate 11, the display electrode 12 group is covered with a dielectric layer 13. A protective layer 14 is further formed on the dielectric layer 13. The dielectric layer 13 and the protective layer 14 are formed on the entire surface corresponding to the display area (screen) of the PDP 1.

前面基板10と対向して配置された背面基板20においては、背面ガラス基板21上に、表示電極12と交差するy方向にアドレス電極22群が配置されている。アドレス電極22群は、誘電体層23に覆われている。誘電体層23上には、縦隔壁24A、横隔壁24Bによって格子状に隔壁24が形成されている。隔壁24は、放電空間26を単位発光領域(表示セル)毎に区画している。アドレス電極22の上方(z方向)の隔壁24で区画された領域には、赤色(R)、緑色(G)、青色(B)の各色の可視光を発光する蛍光体(蛍光体層)25(25r、25g、25b)が、区画毎に順に色分けして形成されている。隔壁24によって区画された各放電空間26は、維持電極12X、走査電極12Yと、アドレス電極22の各交差部分に対応している。   In the rear substrate 20 disposed to face the front substrate 10, the address electrode 22 group is disposed on the rear glass substrate 21 in the y direction intersecting with the display electrode 12. The group of address electrodes 22 is covered with a dielectric layer 23. On the dielectric layer 23, barrier ribs 24 are formed in a lattice pattern by vertical barrier ribs 24A and horizontal barrier ribs 24B. The barrier ribs 24 divide the discharge space 26 for each unit light emitting region (display cell). A phosphor (phosphor layer) 25 that emits visible light of each color of red (R), green (G), and blue (B) is formed in a region partitioned by a partition wall 24 above the address electrode 22 (z direction). (25r, 25g, 25b) are formed by color-coding in order for each section. Each discharge space 26 defined by the barrier ribs 24 corresponds to each intersection of the sustain electrode 12X, the scan electrode 12Y, and the address electrode 22.

前面基板10と背面基板20とが貼り合わされることによって形成される内部領域には、放電ガス(例えばNeに数%程度のXeを混合したガス)が封入されることで、気密な放電空間26が構成される。PDP1の周縁部は、封着材により貼り合わされる。   In an internal region formed by bonding the front substrate 10 and the rear substrate 20, a discharge gas (for example, a gas obtained by mixing about several percent of Xe with Ne) is sealed, so that an airtight discharge space 26 is formed. Is configured. The peripheral part of PDP1 is bonded together with a sealing material.

PDP1の駆動(サブフィールド法およびアドレス表示分離方式)においては、選択する表示セルで、アドレス電極22と走査電極12Yとの間に電圧印加により放電(アドレス放電)を発生させる(アドレス期間)。また、選択された表示セルに対して、対をなす維持電極12Xと走査電極12Yの間に電圧印加により放電(維持放電)を発生させる(維持放電期間)。このとき生じる紫外線によって、蛍光体層25を励起して各色を発光する。これらにより、サブフィールドの所望の表示セルにおける発光(点灯)が行われる。また、フィールド中での点灯するサブフィールドを選択することで、画素(表示セル)の輝度が表現される。   In the driving of the PDP 1 (subfield method and address display separation method), a discharge (address discharge) is generated by applying a voltage between the address electrode 22 and the scan electrode 12Y in the display cell to be selected (address period). In addition, a discharge (sustain discharge) is generated by applying a voltage between the pair of sustain electrode 12X and scan electrode 12Y for the selected display cell (sustain discharge period). The phosphor layer 25 is excited by the ultraviolet rays generated at this time to emit each color. Thus, light emission (lighting) is performed in a desired display cell in the subfield. In addition, the luminance of the pixel (display cell) is expressed by selecting a subfield to be lit in the field.

<PDP(駆動回路・駆動波形)>
図5は、代表的なプラズマディスプレイ装置におけるPDPの駆動回路構成の一例を示した図である。PDPの駆動回路は、各回路に電圧を供給する電源回路41、制御信号を送信する制御回路42、維持電極駆動回路31、走査電極駆動回路32、およびアドレス回路43から構成される。各回路はそれぞれ図4に示した維持電極12X、走査電極12Y、アドレス電極22に接続され、各電極に電圧を印加している。この印加電圧を縦軸に、時間を横軸にしたものが駆動波形となる。
<PDP (Drive Circuit / Drive Waveform)>
FIG. 5 is a diagram showing an example of a PDP drive circuit configuration in a typical plasma display device. The PDP drive circuit includes a power supply circuit 41 that supplies a voltage to each circuit, a control circuit 42 that transmits a control signal, a sustain electrode drive circuit 31, a scan electrode drive circuit 32, and an address circuit 43. Each circuit is connected to the sustain electrode 12X, the scan electrode 12Y, and the address electrode 22 shown in FIG. 4, and applies a voltage to each electrode. This applied voltage is plotted on the vertical axis and time is plotted on the horizontal axis to form a drive waveform.

図6は、代表的なプラズマディスプレイ装置におけるPDPの駆動波形の概略図である。1フィールドは、通常複数個のサブフィールドで構成されている。各サブフィールドはリセット期間、アドレス期間、維持放電期間から構成される。リセット期間においては、通常、前述した特許文献1に記載されているように、各フィールドの最初のサブフィールドでは、全セルに対する書き込み放電を有する全セルリセットが行われ、以降のサブフィールドでは、各セルについて直前の維持放電期間で維持放電を行った場合にのみリセット放電を行うオンセルリセットが行われる。   FIG. 6 is a schematic diagram of a driving waveform of a PDP in a typical plasma display device. One field is usually composed of a plurality of subfields. Each subfield includes a reset period, an address period, and a sustain discharge period. In the reset period, normally, as described in Patent Document 1 described above, in the first subfield of each field, all-cell reset having write discharge for all cells is performed, and in the subsequent subfields, On-cell reset is performed in which reset discharge is performed only when a sustain discharge is performed in the immediately preceding sustain discharge period for the cell.

PDPの表示品質においては、リセット期間の放電による背景発光を低減し、コントラストを向上させることが求められている。ここで、全セルリセットは、直前の維持放電期間での放電状態に依存せず全セルを強制的にリセットするもので、必ず放電を伴う。一方、オンセルリセットは、直前の維持放電期間に維持放電があったセルのみリセット放電が生じ、維持放電が無かったセルでは放電が生じないため、背景発光の増大につながらない。   In the display quality of the PDP, it is required to reduce the background light emission due to the discharge in the reset period and improve the contrast. Here, the all-cell reset is forcibly resetting all the cells without depending on the discharge state in the immediately preceding sustain discharge period, and is always accompanied by discharge. On-cell reset, on the other hand, does not lead to an increase in background light emission because reset discharge occurs only in cells that have had a sustain discharge in the immediately preceding sustain discharge period, and no discharge occurs in cells that have no sustain discharge.

図6における第1サブフィールドにおいて、全セルリセットを行うリセット期間の駆動波形の構成は、最初の書き込み期間において、全セルに電荷を形成するために走査電極12Yに徐々に電圧が上がる走査電極書き込みパルス51aを印加する。続く補償期間では、セル内に形成された電荷を必要量残してリセットするために、走査電極12Yに徐々に電圧が下がる走査電極リセットパルス52aを印加する。このとき維持電極12Xには、維持電極補償電圧52bを印加して壁電荷の調整をする。   In the first subfield in FIG. 6, the configuration of the drive waveform in the reset period in which all cells are reset is scan electrode writing in which the voltage is gradually increased in the scan electrode 12Y in order to form charges in all cells in the first writing period. A pulse 51a is applied. In the subsequent compensation period, a scan electrode reset pulse 52a whose voltage gradually decreases is applied to the scan electrode 12Y in order to reset the charge formed in the cell while leaving a necessary amount. At this time, the wall charge is adjusted by applying the sustain electrode compensation voltage 52b to the sustain electrode 12X.

次のアドレス期間では、表示したいセルに壁電荷を形成するため、次のようなアドレス動作を行う。アドレス期間中では走査電極12Yに走査電極補償電圧53aを印加しておき、各走査電極12Yに順番に走査電極補償電圧53aよりも低い電圧である走査パルス54aを印加する。このとき、走査パルス54aに合わせて、表示させたいセルのアドレス電極22にアドレスパルス54cを印加する。走査パルス54aとアドレスパルス54cが同時に印加されたセルではアドレス放電が発生し、走査電極12Y、維持電極12X上に壁電荷を形成する。   In the next address period, the following address operation is performed in order to form wall charges in the cell to be displayed. During the address period, the scan electrode compensation voltage 53a is applied to the scan electrode 12Y, and the scan pulse 54a, which is a voltage lower than the scan electrode compensation voltage 53a, is sequentially applied to each scan electrode 12Y. At this time, the address pulse 54c is applied to the address electrode 22 of the cell to be displayed in accordance with the scanning pulse 54a. An address discharge occurs in the cell to which the scan pulse 54a and the address pulse 54c are applied simultaneously, and wall charges are formed on the scan electrode 12Y and the sustain electrode 12X.

次の維持放電期間では、上述のアドレス放電で形成した壁電荷を利用して維持放電を発生させる。このとき、走査電極12Yと維持電極12Xに維持パルス55a、55b、56a、56bを繰り返し印加することで放電を維持する。   In the next sustain discharge period, the sustain discharge is generated using the wall charges formed by the address discharge described above. At this time, discharge is maintained by repeatedly applying sustain pulses 55a, 55b, 56a, and 56b to scan electrode 12Y and sustain electrode 12X.

第2サブフィールド以降のリセット期間では、リセット時に全セルに対する書き込み放電を行わないオンセルリセット方式を適用する。   In the reset period after the second subfield, an on-cell reset method is applied in which no write discharge is performed on all cells at the time of reset.

<概要>
上述のオンセルリセットにおいて、上記特許文献1に記載されているようなオンセルリセットを用いた場合、前述したように、パネル構造の条件によっては、パネル管面の温度の高低によって、アドレス放電時に誤放電が発生し表示不良となる場合がある。
<Overview>
In the above-described on-cell reset, when the on-cell reset as described in Patent Document 1 is used, as described above, depending on the conditions of the panel structure, the temperature of the panel tube surface may be increased or decreased during address discharge. Incorrect discharge may occur and display may be defective.

図7は、代表的なPDPにおける、アドレス放電時に誤放電が発生する一例を説明する図である。例えば、アドレス期間において、ある非点灯セル62の左右両側に隣接するセルが点灯セル61だった場合、隣接する点灯セル61におけるアドレス放電から非点灯セル62に電荷がもれてきて、維持放電には至らないが、非点灯セル62でも微小な誤放電が発生してしまう。これによって、非点灯セル62内の走査電極12Y、維持電極12X上に余分な壁電荷が形成されてしまう。次のサブフィールドにおけるリセット期間がオンセルリセットであり、上記の余分な壁電荷を保持したままアドレス期間に入ると、当該セルではアドレス放電が安定に発生できなくなり、ちらつき等の表示不良となる場合がある。   FIG. 7 is a diagram for explaining an example in which erroneous discharge occurs during address discharge in a typical PDP. For example, in the address period, when the cells adjacent to the left and right sides of a certain non-lighted cell 62 are the lighted cells 61, the charge is leaked from the address discharge in the adjacent lighted cells 61 to the non-lighted cell 62, and the sustain discharge occurs. However, a small erroneous discharge occurs even in the non-lighted cell 62. As a result, excessive wall charges are formed on the scan electrodes 12Y and the sustain electrodes 12X in the non-lighted cells 62. When the reset period in the next subfield is an on-cell reset, and if the address period is entered while holding the above-mentioned extra wall charges, address discharge cannot be generated stably in the cell, resulting in display defects such as flickering. There is.

パネル管面が高温のときはこの現象は発生しにくい。これは電荷リーク現象の影響を受けているためと考えられている。電荷リーク現象とは、前述したように、アドレス期間において、他のラインをスキャンしている時のアドレス電極22に電圧を印加することにより、アドレス電極22と走査電極12Yとの間で、アドレス放電には至らない微弱な放電が発生し、走査電極12Y上の壁電荷を打ち消す現象である。図7の例の場合でも、走査電極12Y上に形成された余分な壁電荷が打ち消されるためアドレス放電は安定し、ちらつき等の表示不良が起こりにくい。   This phenomenon is unlikely to occur when the panel surface is hot. This is thought to be due to the influence of the charge leak phenomenon. As described above, the charge leakage phenomenon means that an address discharge is generated between the address electrode 22 and the scan electrode 12Y by applying a voltage to the address electrode 22 when another line is scanned in the address period. This is a phenomenon in which a weak discharge that does not reach is generated and the wall charges on the scan electrode 12Y are canceled. Even in the case of the example in FIG. 7, the surplus wall charges formed on the scanning electrode 12Y are canceled out, so that the address discharge is stable and display defects such as flickering are unlikely to occur.

これに対し、パネル管面が低温のときは電荷リーク現象が起こりにくく、電荷リーク現象の影響が小さくなるため、非点灯セル62内の余分な壁電荷が残る。そのためアドレス放電が安定せず、ちらつき等の表示不良となる場合がある。   On the other hand, when the panel tube surface is at a low temperature, the charge leak phenomenon hardly occurs and the influence of the charge leak phenomenon becomes small, so that extra wall charges in the non-lighted cell 62 remain. For this reason, the address discharge is not stable, and display failure such as flicker may occur.

パネル管面が低温である場合に、上記のちらつき等の表示不良を起こりにくくする方法として、維持放電期間の最後において、走査電極12Yが陽極、維持電極12Xが陰極となる微小放電を発生させ、両電極上の壁電荷を減少させて維持放電期間を終了し、次のリセット期間のオンセルリセットを通過させる。これにより、非点灯セル62では走査電極12Y上に余分な壁電荷が少ない状態でアドレス期間に入るため、アドレス放電が安定し、ちらつき等の表示不良が改善される。   As a method for making display defects such as flickering less likely to occur when the panel surface of the panel is at a low temperature, a micro discharge is generated at the end of the sustain discharge period, with the scan electrode 12Y serving as an anode and the sustain electrode 12X serving as a cathode. The wall discharge on both electrodes is decreased to end the sustain discharge period, and the on-cell reset in the next reset period is passed. As a result, the non-lighted cell 62 enters the address period with a small amount of extra wall charges on the scan electrode 12Y, so that the address discharge is stabilized and display defects such as flickering are improved.

しかし、パネル管面が高温である場合にも上記のような維持放電波形をそのまま用いると、高温時の動作特性に基づいてPDPや駆動回路の全体系を設計している場合に整合性が取れなくなってしまう。逆の場合も同様である。そこで、本発明の一実施の形態であるPDPおよびその駆動回路では、パネルの管面温度を検出し、高温時と低温時とで維持放電期間の終了部分の波形を切り替えることにより、パネル管面が高温であるか低温であるかに関わらず安定して正常な表示を行う。   However, if the sustain discharge waveform as described above is used as it is even when the panel surface of the panel is high temperature, consistency can be obtained when the entire system of the PDP and the drive circuit is designed based on the operating characteristics at high temperature. It will disappear. The same applies to the reverse case. Therefore, in the PDP and its drive circuit according to an embodiment of the present invention, the panel surface of the panel is detected by detecting the tube surface temperature of the panel and switching the waveform at the end of the sustain discharge period between the high temperature and the low temperature. Regardless of whether the temperature is high or low, stable and normal display is performed.

以下では、図6、図7に示した、パネル管面が高温の場合にアドレス放電が安定して表示不良が少なくなる駆動波形における維持放電波形を第1の維持放電波形とし、上述した、パネル管面が低温の場合にアドレス放電を安定させて表示不良を改善する維持放電波形を第2の維持放電波形とする。   Hereinafter, the sustain discharge waveform in the drive waveform shown in FIGS. 6 and 7 in which the address discharge is stable and display defects are reduced when the panel tube surface is high is referred to as the first sustain discharge waveform. A sustain discharge waveform that stabilizes the address discharge and improves display defects when the tube surface is at a low temperature is defined as a second sustain discharge waveform.

<実施の形態>
以下、本発明の一実施の形態であるプラズマディスプレイ装置について説明する。図1は、本実施の形態のプラズマディスプレイ装置におけるPDPの駆動波形の例を示す図である。当該駆動波形は、オンセルリセットを含む部分の波形を示しており、リセット期間において、直前のサブフィールドにおける維持放電期間で点灯していたセルでのみ補償放電が発生するものである。
<Embodiment>
Hereinafter, a plasma display device according to an embodiment of the present invention will be described. FIG. 1 is a diagram illustrating an example of a driving waveform of a PDP in the plasma display device according to the present embodiment. The drive waveform indicates a waveform of a portion including an on-cell reset, and a compensation discharge is generated only in a cell that is lit in the sustain discharge period in the immediately preceding subfield in the reset period.

図1(a)に示す第1の維持放電波形は、パネル管面が高温時に適用する波形である。維持放電期間の最後で、走査電極12Yに維持パルス55aを印加した後、リセット期間に入る。リセット期間では、走査電極12Y上の負の壁電荷と維持電極12X上の正の壁電荷がある状態から、走査電極12Yに徐々に電圧が下がる走査電極リセットパルス52aを印加することで、維持電極12X上にある正の壁電荷と微小放電を起こし、セル内に形成された壁電荷を調整する。続くアドレス期間では、走査電極12Yには走査パルス54aを印加するとき以外では放電させないために走査電極補償電圧53aを印加し、走査電極12Y上に負の壁電荷を維持させる。   The first sustain discharge waveform shown in FIG. 1A is a waveform applied when the panel surface of the panel is at a high temperature. At the end of the sustain discharge period, the sustain pulse 55a is applied to the scan electrode 12Y, and then the reset period starts. In the reset period, the sustain electrode is applied by applying a scan electrode reset pulse 52a that gradually decreases in voltage from the state in which there is a negative wall charge on the scan electrode 12Y and a positive wall charge on the sustain electrode 12X. The wall charges formed in the cell are adjusted by causing a micro discharge with the positive wall charges on 12X. In the subsequent address period, the scan electrode compensation voltage 53a is applied to the scan electrode 12Y except for when the scan pulse 54a is applied, so that negative wall charges are maintained on the scan electrode 12Y.

例えば、図7において前述したように、アドレス期間中に非点灯セル62に余分な壁電荷がもれてきてしまった場合でも、この第1の維持放電波形では、パネル管面が高温の時には電荷リーク現象の影響を受け、アドレス電極22と走査電極12Yとの間で、放電には至らない微弱な放電が発生し、走査電極12Y上の余分な壁電荷を打ち消すためにアドレス放電が安定化する。しかし、パネル管面が低温の時には電荷リーク現象の影響を受けないために、走査電極12Y上の余分な壁電荷が打ち消されず、ちらつき等の表示不良の原因となる。   For example, as described above with reference to FIG. 7, even if extra wall charge leaks to the non-lighted cell 62 during the address period, the first sustain discharge waveform shows that when the panel tube surface is hot, Under the influence of the leak phenomenon, a weak discharge that does not lead to a discharge occurs between the address electrode 22 and the scan electrode 12Y, and the address discharge is stabilized in order to cancel the excess wall charges on the scan electrode 12Y. . However, since the panel tube surface is not affected by the charge leakage phenomenon when the panel tube surface is low, excess wall charges on the scan electrode 12Y are not canceled out, causing display defects such as flicker.

この表示不良を改善するための手段として、パネル管面が低温時は、図1(b)に示すような第2の維持放電波形を用いる。第2の維持放電波形では、維持放電期間の最後で維持電極12Xに維持パルス56bを印加し、さらに維持電極12Xに徐々に電圧が下がる維持電極調整パルス57bを印加する。これにより、第1の維持放電波形のときとは異なり、走査電極12Yが陽極、維持電極12Xが陰極となる微小放電を発生させることによって、走査電極12Y上に少ない負の壁電荷が、維持電極12X上に少ない正の壁電荷がある状態となる。   As a means for improving this display defect, the second sustain discharge waveform as shown in FIG. 1B is used when the panel tube surface is at a low temperature. In the second sustain discharge waveform, the sustain pulse 56b is applied to the sustain electrode 12X at the end of the sustain discharge period, and the sustain electrode adjustment pulse 57b for gradually decreasing the voltage is applied to the sustain electrode 12X. As a result, unlike the case of the first sustain discharge waveform, by generating a micro discharge in which the scan electrode 12Y serves as an anode and the sustain electrode 12X serves as a cathode, a small negative wall charge is generated on the scan electrode 12Y. There is a small positive wall charge on 12X.

このとき、徐々に電圧が下がる維持電極調整パルス57bを印加する際に、維持電極12Xと走査電極12Yとの間の電位差が、通常の矩形波の維持パルス(55aと55b、および56aと56bの対)において維持放電が発生する電圧(維持放電電圧)よりも大きくなるように印加する。これにより、走査電極12Y上の壁電荷が正から負に反転する程度に微少放電を発生させる。なお、図1(b)の例では、維持電極調整パルス57bの到達電位を低くして維持電極12Xの電位を下げることにより電位差を大きくしているが、対応する維持パルス55aの到達電位を高くして走査電極12Yの電位を上げることにより電位差を大きくしてもよい。また、これらの組み合わせにより電位差を大きくしてもよい。   At this time, when the sustain electrode adjustment pulse 57b whose voltage is gradually decreased is applied, the potential difference between the sustain electrode 12X and the scan electrode 12Y becomes a normal rectangular-wave sustain pulse (55a and 55b, and 56a and 56b). The voltage is applied so as to be larger than the voltage at which sustain discharge occurs (sustain discharge voltage). Thereby, a slight discharge is generated to such an extent that the wall charges on the scanning electrode 12Y are inverted from positive to negative. In the example of FIG. 1B, the potential difference is increased by lowering the potential of the sustain electrode adjustment pulse 57b and lowering the potential of the sustain electrode 12X. However, the potential of the corresponding sustain pulse 55a is increased. Then, the potential difference may be increased by raising the potential of the scanning electrode 12Y. Further, the potential difference may be increased by a combination of these.

続くリセット期間では、走査電極12Yに徐々に電圧が下がる走査電極リセットパルス52aを印加することで、アドレス電極22との間で微小放電を起こし、セル内に形成された壁電荷を調整する。   In the subsequent reset period, a scan electrode reset pulse 52a whose voltage gradually decreases is applied to the scan electrode 12Y, thereby causing a minute discharge between the address electrode 22 and adjusting wall charges formed in the cell.

続くアドレス期間では、第1の維持放電波形と同様に、走査電極12Yには走査パルス54aを印加するとき以外では放電させないために走査電極補償電圧53aを印加し、走査電極12Y上に負の壁電荷を維持させる。第2の維持放電波形は、第1の維持放電波形と比べるとアドレス期間時に走査電極12Yに溜まっている壁電荷の量が少ない。このため、パネル管面が低温で電荷リーク現象の影響を受けないときに、アドレス放電が安定化する。   In the subsequent address period, similarly to the first sustain discharge waveform, the scan electrode compensation voltage 53a is applied to the scan electrode 12Y except for when the scan pulse 54a is applied, and a negative wall is formed on the scan electrode 12Y. Maintain charge. Compared to the first sustain discharge waveform, the second sustain discharge waveform has a smaller amount of wall charges accumulated in the scan electrode 12Y during the address period. For this reason, the address discharge is stabilized when the panel tube surface is not affected by the charge leakage phenomenon at a low temperature.

しかし、パネル管面が高温時に第2の維持放電波形を用いると、電荷リーク現象の影響を受けるためにアドレス放電ができず、点灯するべきセルであっても点灯できなくなるという不具合が生じ得る。そこで、図1(a)に示す第1の維持放電波形を高温時に適用し、図1(b)に示す第2の維持放電波形を低温時に適用することで、パネル管面の温度の変化に対応した、安定したPDPでの表示を可能とする。   However, when the second sustain discharge waveform is used when the panel tube surface is at a high temperature, an address discharge cannot be performed due to the influence of the charge leakage phenomenon, and there is a problem that even a cell to be lit cannot be lit. Therefore, the first sustain discharge waveform shown in FIG. 1 (a) is applied at a high temperature, and the second sustain discharge waveform shown in FIG. 1 (b) is applied at a low temperature, thereby changing the temperature of the panel tube surface. Corresponding and stable display on PDP is enabled.

図2は、本実施の形態のプラズマディスプレイ装置における駆動回路構成の一例を示した図である。上述したように、パネル管面の温度変化に対応して維持放電波形を切り替えるため、図2に示す駆動回路構成に対して、例えば、制御回路42の基板上にサーミスタ44を設置する。なお、図2の例では、サーミスタ44を制御回路42の基板上に設置しているが、これに限らず、維持電極駆動回路31、走査電極駆動回路32やアドレス回路43の基板上に設置したり、PDPを貼り付けるシャーシ上に設置したりしてもよい。   FIG. 2 is a diagram showing an example of a drive circuit configuration in the plasma display device of the present embodiment. As described above, in order to switch the sustain discharge waveform corresponding to the temperature change of the panel tube surface, for example, the thermistor 44 is installed on the substrate of the control circuit 42 in the drive circuit configuration shown in FIG. In the example of FIG. 2, the thermistor 44 is installed on the substrate of the control circuit 42. However, the present invention is not limited to this, and the thermistor 44 is installed on the substrate of the sustain electrode drive circuit 31, the scan electrode drive circuit 32, and the address circuit 43. Or may be installed on a chassis to which the PDP is attached.

サーミスタ44によって検出した温度に応じて、制御回路42によって、第1の維持放電波形(図1(a))と第2の維持放電波形(図1(b))とを切り替える。このとき、予めサーミスタ44での検出温度とパネル管面の温度との相関を把握しておく。例えば、パネル管面の高温と低温の閾値温度をTa=65℃とした場合、パネル管面が65℃以上に対応するサーミスタ44での検出温度では、第1の維持放電波形(図1(a))を適用し、一方、パネル管面が65℃以下に対応するサーミスタ44での検出温度では、第2の維持放電波形(図1(b))を適用する。   In accordance with the temperature detected by the thermistor 44, the control circuit 42 switches between the first sustain discharge waveform (FIG. 1 (a)) and the second sustain discharge waveform (FIG. 1 (b)). At this time, the correlation between the temperature detected by the thermistor 44 and the temperature of the panel tube surface is grasped in advance. For example, when the threshold temperature of the high and low temperature of the panel tube surface is Ta = 65 ° C., the first sustain discharge waveform (FIG. 1 (a) is detected at the temperature detected by the thermistor 44 corresponding to the panel tube surface of 65 ° C. or higher. On the other hand, the second sustain discharge waveform (FIG. 1B) is applied at the temperature detected by the thermistor 44 whose panel tube surface corresponds to 65 ° C. or lower.

なお、パネル管面の温度が65℃近傍で停滞して微少変動する場合、駆動波形の切り替わりが頻繁に繰り返されてしまい、駆動・表示の安定性が低下することが懸念される。そこで、例えば、温度上昇時は、パネル管面の閾値温度T1=70℃で第2の維持放電波形から第1の維持放電波形に切り替え、温度下降時は、パネル管面の閾値温度T2=60℃で第1の維持放電波形から第2の維持放電波形に切り替える。このように、維持放電波形の切り替えの判断の際に、ヒステリシスを持たせることが望ましい。   When the temperature of the panel surface of the panel stagnates around 65 ° C. and slightly fluctuates, switching of the driving waveform is frequently repeated, and there is a concern that the stability of driving / display is lowered. Therefore, for example, when the temperature rises, the panel tube surface threshold temperature T1 = 70 ° C. and the second sustain discharge waveform is switched to the first sustain discharge waveform, and when the temperature falls, the panel tube surface threshold temperature T2 = 60. The first sustain discharge waveform is switched to the second sustain discharge waveform at ° C. Thus, it is desirable to provide hysteresis when determining the switching of the sustain discharge waveform.

さらに、リセット期間中に走査電極12Yに印加する、徐々に電圧が下がる走査電極リセットパルス52aの到達電位と、維持電極補償電圧52bの到達電位の少なくとも一方を、図3に示すように、第1の維持放電波形と第2の維持放電波形との切り替えに合わせて可変とし、それぞれに適した値にすることで、さらに広い駆動マージンを得ることができる。   Furthermore, as shown in FIG. 3, at least one of the arrival potential of the scan electrode reset pulse 52a, which is applied to the scan electrode 12Y during the reset period, and the voltage gradually decreases, and the arrival potential of the sustain electrode compensation voltage 52b, A wider driving margin can be obtained by making the value variable in accordance with the switching between the sustain discharge waveform and the second sustain discharge waveform, and by setting the values suitable for each.

図3は、本実施の形態のプラズマディスプレイ装置におけるPDPの駆動波形の別の例を示した図である。図3(a)に示す第1の維持放電波形では、アドレス期間に走査電極12Y上の壁電荷の量が多いため、走査電極リセットパルス52aの到達電位の最適値はより低い電位である。一方、図3(b)に示す第2の維持放電波形では、アドレス期間に走査電極12Y上の壁電荷が少ない状態から補償放電を発生させる必要があるため、走査電極リセットパルス52aの到達電位の最適値はより高い電位となる。   FIG. 3 is a diagram showing another example of the driving waveform of the PDP in the plasma display device of the present exemplary embodiment. In the first sustain discharge waveform shown in FIG. 3A, since the amount of wall charges on the scan electrode 12Y is large during the address period, the optimum value of the potential reached by the scan electrode reset pulse 52a is a lower potential. On the other hand, in the second sustain discharge waveform shown in FIG. 3B, it is necessary to generate a compensation discharge from a state in which the wall charge on the scan electrode 12Y is small during the address period. The optimum value is a higher potential.

以上に説明したように、本実施の形態のプラズマディスプレイ装置における駆動回路によれば、パネル管面の温度に対応して、ヒステリシスを考慮して第1の維持放電波形と第2の維持放電波形とを切り替えることで、アドレス放電を安定に発生させることができる。これにより、パネル管面の温度や温度の変化によらずに、安定したPDPでの表示を行うことが可能となり、パネル管面の温度の変化によって発生する表示不良(誤点灯、誤消灯)を改善することができ、極めて有用である。   As described above, according to the driving circuit in the plasma display device of the present embodiment, the first sustain discharge waveform and the second sustain discharge waveform are considered in consideration of hysteresis corresponding to the temperature of the panel tube surface. By switching between and, address discharge can be generated stably. As a result, it is possible to perform stable display on the PDP regardless of the temperature of the panel tube surface and the change in temperature. It can be improved and is extremely useful.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、TVやモニタに使用可能なプラズマディスプレイパネルに利用可能である。   The present invention is applicable to a plasma display panel that can be used for a TV or a monitor.

本発明の一実施の形態のプラズマディスプレイ装置におけるPDPの駆動波形の例を示す図である。It is a figure which shows the example of the drive waveform of PDP in the plasma display apparatus of one embodiment of this invention. 本発明の一実施の形態のプラズマディスプレイ装置における駆動回路構成の一例を示した図である。It is the figure which showed an example of the drive circuit structure in the plasma display apparatus of one embodiment of this invention. 本発明の一実施の形態のプラズマディスプレイ装置におけるPDPの駆動波形の別の例を示した図である。It is the figure which showed another example of the drive waveform of PDP in the plasma display apparatus of one embodiment of this invention. 代表的なPDPの基本構造の一例を示した分解斜視図である。It is the disassembled perspective view which showed an example of the basic structure of typical PDP. 代表的なプラズマディスプレイ装置におけるPDPの駆動回路構成の一例を示した図である。It is the figure which showed an example of the drive circuit structure of PDP in a typical plasma display apparatus. 代表的なプラズマディスプレイ装置におけるPDPの駆動波形の概略図である。It is the schematic of the drive waveform of PDP in a typical plasma display apparatus. 代表的なPDPにおける、アドレス放電時に誤放電が発生する一例を説明する図である。It is a figure explaining an example which a false discharge generate | occur | produces at the time of address discharge in typical PDP.

符号の説明Explanation of symbols

1…PDP、10…前面基板、11…前面ガラス基板、12…表示電極、12X…維持電極、12Y…走査電極、13…誘電体層、14…保護層、20…背面基板、21…背面ガラス基板、22…アドレス電極、23…誘電体層、24…隔壁、24A…縦隔壁、24B…横隔壁、25(25r、25g、25b)…蛍光体層、26…放電空間、
31…維持電極駆動回路、32…走査電極駆動回路、41…電源回路、42…制御回路、43…アドレス回路、44…サーミスタ、
51a…走査電極書き込みパルス、52a…走査電極リセットパルス、52b…維持電極補償電圧、53a…走査電極補償電圧、54a…走査パルス、55a、55b、56a、56b…維持パルス、57b…維持電極調整パルス、
61…点灯セル、62…非点灯セル。
DESCRIPTION OF SYMBOLS 1 ... PDP, 10 ... Front substrate, 11 ... Front glass substrate, 12 ... Display electrode, 12X ... Sustain electrode, 12Y ... Scan electrode, 13 ... Dielectric layer, 14 ... Protective layer, 20 ... Back substrate, 21 ... Back glass Substrate, 22 ... address electrode, 23 ... dielectric layer, 24 ... partition wall, 24A ... vertical partition wall, 24B ... horizontal partition wall, 25 (25r, 25g, 25b) ... phosphor layer, 26 ... discharge space,
31: sustain electrode drive circuit, 32: scan electrode drive circuit, 41 ... power supply circuit, 42 ... control circuit, 43 ... address circuit, 44 ... thermistor,
51a ... Scanning electrode write pulse, 52a ... Scanning electrode reset pulse, 52b ... Sustain electrode compensation voltage, 53a ... Scanning electrode compensation voltage, 54a ... Scanning pulse, 55a, 55b, 56a, 56b ... Sustain pulse, 57b ... Sustain electrode adjustment pulse ,
61 ... Lighting cell, 62 ... Non-lighting cell.

Claims (7)

前面ガラス基板上に並行に配置された走査電極と維持電極とを有する前面基板と、背面ガラス基板上に前記走査電極および前記維持電極と交差する方向に配置されたアドレス電極を有する背面基板とが対向して配置されることにより、前記前面基板と前記背面基板との間にセルを形成するプラズマディスプレイパネルと、
前記走査電極に電圧を印加する走査電極駆動回路と、
前記維持電極に電圧を印加する維持電極駆動回路と、
前記アドレス電極に電圧を印加するアドレス電極駆動回路と、
前記各駆動回路の動作を制御する制御回路とを有し、
前記セルを発光させて画像を表示する際に、1つのフィールドを時間的に複数に分割したサブフィールド毎に
前記セル内の電荷量を調整するリセット期間と、
発光する前記セルを選択するアドレス期間と、
前記走査電極と前記維持電極の少なくとも一方に維持パルスを印加して、前記走査電極と前記維持電極との間で繰り返し維持放電を行うことで選択された前記セルを発光させる維持放電期間とを有し、
前記リセット期間において、直前の前記サブフィールドにおける前記セル内の電荷の状態に関わらず全ての前記セルに対して電荷量を調整する全セルリセットと、
直前の前記サブフィールドにおいて対象の前記セルが点灯していた場合にのみ電荷量を調整するオンセルリセットのいずれか一方を行う、プラズマディスプレイパネルの駆動方法であって、
前記プラズマディスプレイパネルに管面の温度を検出する温度検出手段を設け、
1つの前記フィールドのうち少なくとも1つ以上の、前記オンセルリセットが行われる前記リセット期間の直前の前記維持放電期間において、
前記温度検出手段により検出された温度が所定の温度Taよりも高温の場合は、前記走査電極が陽極、前記維持電極が陰極となるように前記維持パルスを印加して前記維持放電期間を終了する第1の維持放電波形を適用し、
前記温度検出手段により検出された温度が所定の温度Taよりも低温の場合は、前記維持電極が陽極、前記走査電極が陰極となるように前記維持パルスを印加した後、前記維持電極に徐々に下降する波形の維持電極調整パルスを印加して、前記維持放電期間を終了する第2の維持放電波形を適用することを特徴とするプラズマディスプレイパネルの駆動方法。
A front substrate having a scan electrode and a sustain electrode arranged in parallel on the front glass substrate, and a back substrate having an address electrode arranged on the rear glass substrate in a direction intersecting the scan electrode and the sustain electrode. A plasma display panel that forms cells between the front substrate and the back substrate by being disposed oppositely;
A scan electrode driving circuit for applying a voltage to the scan electrode;
A sustain electrode driving circuit for applying a voltage to the sustain electrode;
An address electrode driving circuit for applying a voltage to the address electrode;
A control circuit for controlling the operation of each of the drive circuits,
When displaying an image by causing the cell to emit light, a reset period for adjusting the amount of charge in the cell for each subfield obtained by dividing one field into a plurality of portions in time, and
An address period for selecting the cell to emit light; and
A sustain discharge period for causing the selected cell to emit light by applying a sustain pulse to at least one of the scan electrode and the sustain electrode and repeatedly performing a sustain discharge between the scan electrode and the sustain electrode is provided. And
In the reset period, all-cell reset that adjusts the charge amount for all the cells regardless of the state of charge in the cells in the immediately preceding subfield,
A method of driving a plasma display panel, which performs either one of on-cell reset that adjusts the amount of charge only when the target cell is lit in the immediately preceding subfield,
The plasma display panel is provided with temperature detecting means for detecting the temperature of the tube surface,
In the sustain discharge period immediately before the reset period in which the on-cell reset is performed, in at least one of the one field,
When the temperature detected by the temperature detecting means is higher than a predetermined temperature Ta, the sustain pulse is applied so that the scan electrode serves as an anode and the sustain electrode serves as a cathode, and the sustain discharge period ends. Applying the first sustain discharge waveform;
When the temperature detected by the temperature detecting means is lower than a predetermined temperature Ta, the sustain pulse is applied so that the sustain electrode serves as an anode and the scan electrode serves as a cathode, and then gradually applied to the sustain electrode. A driving method of a plasma display panel, wherein a sustaining electrode adjusting pulse having a descending waveform is applied and a second sustaining discharge waveform for ending the sustaining discharge period is applied.
請求項1に記載のプラズマディスプレイパネルの駆動方法において、
前記第2の維持放電波形の終了時に前記維持電極に前記維持電極調整パルスを印加する際に、
前記維持電極調整パルスの到達電位を、前記維持電極における前記維持パルスの負方向の到達電位よりも低い電位とすることを特徴とするプラズマディスプレイパネルの駆動方法。
The driving method of the plasma display panel according to claim 1,
When applying the sustain electrode adjustment pulse to the sustain electrode at the end of the second sustain discharge waveform,
A driving method of a plasma display panel, wherein an arrival potential of the sustain electrode adjustment pulse is lower than an arrival potential in the negative direction of the sustain pulse at the sustain electrode.
請求項1に記載のプラズマディスプレイパネルの駆動方法において、
前記第2の維持放電波形の終了時に前記維持電極に前記維持電極調整パルスを印加する際に、
対応する前記走査電極において、前記維持電極調整パルスの印加時に前記走査電極に印加する前記維持パルスの電位を、当該サブフィールド内の前記走査電極に印加する他の前記維持パルスの正方向の電位よりも高い電位とすることを特徴とするプラズマディスプレイパネルの駆動方法。
The driving method of the plasma display panel according to claim 1,
When applying the sustain electrode adjustment pulse to the sustain electrode at the end of the second sustain discharge waveform,
In the corresponding scan electrode, the potential of the sustain pulse applied to the scan electrode when the sustain electrode adjustment pulse is applied is higher than the positive potential of the other sustain pulses applied to the scan electrode in the subfield. A driving method of a plasma display panel, characterized by having a high potential.
請求項1に記載のプラズマディスプレイパネルの駆動方法において、
前記リセット期間に前記オンセルリセットを行う際に、
前記走査電極に印加する徐々に下降する波形の走査電極リセットパルスの到達電位と、前記維持電極に印加する維持電極補償電圧の少なくとも一方が、
前記第1の維持放電波形が適用された前記維持放電期間の直後の前記リセット期間と、前記第2の維持放電波形が適用された前記維持放電期間の直後の前記リセット期間とでは異なることを特徴とするプラズマディスプレイパネルの駆動方法。
The driving method of the plasma display panel according to claim 1,
When performing the on-cell reset during the reset period,
At least one of an arrival potential of a scan electrode reset pulse having a gradually decreasing waveform applied to the scan electrode and a sustain electrode compensation voltage applied to the sustain electrode,
The reset period immediately after the sustain discharge period to which the first sustain discharge waveform is applied is different from the reset period immediately after the sustain discharge period to which the second sustain discharge waveform is applied. A method for driving a plasma display panel.
請求項4に記載のプラズマディスプレイパネルの駆動方法において、
前記第1の維持放電波形が適用された前記維持放電期間の直後の前記リセット期間における前記走査電極リセットパルスの到達電位が、前記第2の維持放電波形が適用された前記維持放電期間の直後の前記リセット期間における前記走査電極リセットパルスの到達電位よりも低いことを特徴とするプラズマディスプレイパネルの駆動方法。
The method for driving a plasma display panel according to claim 4,
The arrival potential of the scan electrode reset pulse in the reset period immediately after the sustain discharge period to which the first sustain discharge waveform is applied is immediately after the sustain discharge period to which the second sustain discharge waveform is applied. A driving method of a plasma display panel, wherein the driving voltage is lower than an arrival potential of the scan electrode reset pulse in the reset period.
請求項1に記載のプラズマディスプレイパネルの駆動方法において、
前記温度検出手段として、前記走査電極駆動回路もしくは前記維持電極駆動回路もしくは前記アドレス電極駆動回路の基板上、もしくは前記制御回路の基板上、もしくは前記プラズマディスプレイパネルを貼り付けるシャーシ上のいずれかに設置されたサーミスタを用いることを特徴とするプラズマディスプレイパネルの駆動方法。
The driving method of the plasma display panel according to claim 1,
As the temperature detection means, it is installed either on the substrate of the scan electrode drive circuit, the sustain electrode drive circuit or the address electrode drive circuit, on the substrate of the control circuit, or on the chassis to which the plasma display panel is attached. A plasma display panel driving method characterized by using a thermistor.
請求項1に記載のプラズマディスプレイパネルの駆動方法において、
前記温度検出手段によって検出された温度に基づいて、前記維持放電期間に前記第1の維持放電波形と前記第2の維持放電波形とを切り替えて適用する際に、
前記所定の温度Taに対して切り替え温度T1、T2をT1>Ta>T2となるように設定し、
温度上昇時には、前記温度検出手段によって検出された温度が前記切り替え温度T1より高温となった場合に、前記第2の維持放電波形から前記第1の維持放電波形に切り替えて前記維持放電期間に適用し、
温度下降時には、前記温度検出手段によって検出された温度が前記切り替え温度T2より低温となった場合に、前記第1の維持放電波形から前記第2の維持放電波形に切り替えて前記維持放電期間に適用することを特徴とするプラズマディスプレイパネルの駆動方法。
The driving method of the plasma display panel according to claim 1,
When applying the first sustain discharge waveform and the second sustain discharge waveform in the sustain discharge period based on the temperature detected by the temperature detecting means,
The switching temperatures T1 and T2 are set so that T1>Ta> T2 with respect to the predetermined temperature Ta,
When the temperature rises, when the temperature detected by the temperature detection means becomes higher than the switching temperature T1, the second sustain discharge waveform is switched to the first sustain discharge waveform and applied to the sustain discharge period. And
When the temperature drops, when the temperature detected by the temperature detection means becomes lower than the switching temperature T2, the first sustain discharge waveform is switched to the second sustain discharge waveform and applied to the sustain discharge period. A method of driving a plasma display panel.
JP2008191910A 2008-07-25 2008-07-25 Drive method for plasma display panel Pending JP2010032593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008191910A JP2010032593A (en) 2008-07-25 2008-07-25 Drive method for plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008191910A JP2010032593A (en) 2008-07-25 2008-07-25 Drive method for plasma display panel

Publications (1)

Publication Number Publication Date
JP2010032593A true JP2010032593A (en) 2010-02-12

Family

ID=41737178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191910A Pending JP2010032593A (en) 2008-07-25 2008-07-25 Drive method for plasma display panel

Country Status (1)

Country Link
JP (1) JP2010032593A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013052021A (en) * 2011-09-01 2013-03-21 Teijin Pharma Ltd Oxygen concentrator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013052021A (en) * 2011-09-01 2013-03-21 Teijin Pharma Ltd Oxygen concentrator

Similar Documents

Publication Publication Date Title
US7907103B2 (en) Plasma display apparatus and driving method thereof
JP2007193338A (en) Plasma display apparatus and method of driving the same
JP2006243002A (en) Plasma display apparatus, and driving method therefor
JPWO2007097328A1 (en) Plasma display panel driving method and plasma display device
JP2005258445A (en) Plasma display panel and its driving method
WO2006112233A1 (en) Plasma display panel apparatus and method for driving the same
US7642991B2 (en) Method for driving plasma display panel
JPWO2007099905A1 (en) Plasma display panel driving method and plasma display device
KR100786055B1 (en) Plasma display device
KR100570611B1 (en) Plasma display panel and driving method thereof
WO2004070695A1 (en) Display apparatus and drive method of display apparatus
JP2007225986A (en) Driving method of plasma display panel and plasma display apparatus
JP2010032593A (en) Drive method for plasma display panel
JP2007086294A (en) Plasma display apparatus and driving method for the same
JP2006091437A (en) Plasma display device
KR20050036655A (en) Method and apparatus to prevent afterimage for plasma panel and a plasma display panel having that apparatus
US20070085773A1 (en) Plasma display apparatus
JP4576475B2 (en) Plasma display device and control method thereof
US7944406B2 (en) Method of driving plasma display apparatus
KR100739071B1 (en) Plasma display panel and Driving method thereof
KR20060085061A (en) Driving device for plasma display panel
KR100521493B1 (en) Plasma display divice and driving method thereof
JP4906779B2 (en) Plasma display panel driving method and plasma display apparatus
JP5229233B2 (en) Plasma display panel driving method and plasma display device
JP4815458B2 (en) Plasma display panel driving method and plasma display apparatus