JP2010027698A - Storage element and storage device - Google Patents
Storage element and storage device Download PDFInfo
- Publication number
- JP2010027698A JP2010027698A JP2008184307A JP2008184307A JP2010027698A JP 2010027698 A JP2010027698 A JP 2010027698A JP 2008184307 A JP2008184307 A JP 2008184307A JP 2008184307 A JP2008184307 A JP 2008184307A JP 2010027698 A JP2010027698 A JP 2010027698A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- current
- voltage
- pressure
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、印加された圧力を記憶する記憶素子及び記憶装置に関する。 The present invention relates to a storage element and a storage device that store an applied pressure.
近年、ペンタブレットとよばれる機能を備えた情報端末機器が利用されている。ペンタブレットでは、パネルの表面にペンで圧力が印加されると、その軌跡が表示される。従って、文字及び絵等の描画が可能である。そして、ペンタブレットには、圧力の強弱を識別し、濃淡を表現するものも存在する。このようなペンタブレットとしては、ペンに圧力計が内蔵されているものと、タッチパネル等のパネルに圧力計が内蔵されているものとがある。 In recent years, information terminal devices having a function called a pen tablet have been used. In a pen tablet, when pressure is applied to the surface of the panel with a pen, the locus is displayed. Therefore, it is possible to draw characters and pictures. There are pen tablets that identify the intensity of pressure and express shades. As such a pen tablet, there are one in which a pressure gauge is built in the pen and another in which a pressure gauge is built in a panel such as a touch panel.
しかしながら、ペンに圧力計が内蔵されたものでは、ペンがなければいかなる描画も行うことができず、ユーザが繊細な圧力制御を行わなければ精密な描画を行うことができず、精密な描画可能な対象が限られてしまう。例えば、凹凸がある物体の表面を描画しようとする場合、パネルに圧力計が内蔵されているものであれば、パネルに当該物体を押しつけるだけで精密な描画が行われるが、ペンに圧力計が内蔵されたものでは、このような簡単な方法で描画を行うことができない。 However, if the pen has a built-in pressure gauge, no drawing can be performed without the pen, and precise drawing is possible unless the user performs delicate pressure control. The target is limited. For example, when drawing the surface of an object with irregularities, if the panel has a built-in pressure gauge, precise drawing is performed simply by pressing the object against the panel. With the built-in one, drawing cannot be performed in such a simple way.
一方、パネルに圧力計が内蔵されているものでは、その製造過程において、半導体ストレインゲージ等の複雑な構造の圧電素子をパネルに敷き詰める必要がある。このため、圧電素子自体の形成、及びその後の膜の形成が困難である。また、圧電素子を微細化すると、得られる検出信号が微弱になってしまう。この結果、圧力の強弱の検出のために、出力電圧を増幅する増幅回路が不可欠である。 On the other hand, in the case where a pressure gauge is built in the panel, it is necessary to lay a piezoelectric element having a complicated structure such as a semiconductor strain gauge on the panel in the manufacturing process. For this reason, formation of the piezoelectric element itself and subsequent film formation are difficult. Further, when the piezoelectric element is miniaturized, the obtained detection signal becomes weak. As a result, an amplifier circuit that amplifies the output voltage is indispensable for detecting the pressure level.
更に、圧力計の位置がペン又はパネルのどちらであっても、検出結果を後に使用するためには、メモリ等の記憶素子が不可欠である。 Furthermore, a memory element such as a memory is indispensable for later use of the detection result regardless of whether the position of the pressure gauge is a pen or a panel.
本発明の目的は、圧電素子を用いずに印加された圧力を記憶することができる記憶素子及び記憶装置を提供することにある。 The objective of this invention is providing the memory | storage element and memory | storage device which can memorize | store the applied pressure without using a piezoelectric element.
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。 As a result of intensive studies to solve the above-mentioned problems, the present inventor has come up with the following aspects of the invention.
記憶素子には、抵抗変化素子と、前記抵抗変化素子に接続され、外部からの圧力の大きさに応じて前記抵抗変化素子に流れる電流の制限値を変化させる電流変化手段と、が設けられている。また、記憶装置には、上記の記憶素子が複数縦横に並べて配置されている。 The memory element is provided with a resistance change element, and a current change means that is connected to the resistance change element and changes a limit value of a current flowing through the resistance change element in accordance with an external pressure. Yes. In the storage device, a plurality of the storage elements are arranged side by side.
上記の記憶素子等によれば、電流変化手段により変化させられた電流の制限値に応じて抵抗変化素子の抵抗値が設定されるため、圧電素子を用いずに、圧力を記憶することができる。 According to the storage element or the like, since the resistance value of the resistance change element is set according to the limit value of the current changed by the current change means, the pressure can be stored without using the piezoelectric element. .
以下、実施形態について添付の図面を参照しながら詳述する。 Hereinafter, embodiments will be described in detail with reference to the accompanying drawings.
(第1の実施形態)
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る記憶装置の構造を示す回路図である。
(First embodiment)
First, the first embodiment will be described. FIG. 1 is a circuit diagram showing the structure of the memory device according to the first embodiment.
この記憶装置には、図1に示すように、縦横に並べて配置された複数の記憶素子が設けられている。各記憶素子には、抵抗変化素子を備えた抵抗変化部1、及び印加された圧力に応じて流れる電流が変化する電流変化部2が設けられている。電流変化部2には、電圧印加部(図示せず)から定電圧が供給される。
As shown in FIG. 1, the storage device is provided with a plurality of storage elements arranged side by side in the vertical and horizontal directions. Each memory element is provided with a
抵抗変化部1と電流変化部2との間にはビット線BLが接続され、抵抗変化部1の他端にはトランジスタ3のソース・ドレインの一方が接続されている。トランジスタ3の他方のソース・ドレインは信号線SLに接続され、トランジスタ3のゲートはワード線WLに接続されている。例えば、信号線SL及びビット線BLは、縦方向に並ぶ複数の記憶素子の間で共有され、ワード線WLは、横方向に並ぶ複数の記憶素子の間で共有されている。
A bit line BL is connected between the
ここで、記憶素子の構成について説明する。図2は、記憶素子の構成を示す図であり、(a)はレイアウト図、(b)は(a)中のI−I線に沿った断面図である。なお、(a)のレイアウト図では、一部の構成要素を省略してある。 Here, the structure of the memory element will be described. 2A and 2B are diagrams illustrating a configuration of the memory element, in which FIG. 2A is a layout diagram, and FIG. 2B is a cross-sectional view taken along line II in FIG. In the layout diagram (a), some components are omitted.
図2に示すように、ガラス基板11上に薄膜トランジスタが設けられている。即ち、ガラス基板11上に、ゲート電極12、ゲート絶縁膜13、及びチャネル14が形成され、更に、チャネル14を挟んでソース・ドレイン電極15a及び15bが形成されている。この薄膜トランジスタが図1中のトランジスタ3に相当する。
As shown in FIG. 2, a thin film transistor is provided on the glass substrate 11. That is, the
また、ソース・ドレイン電極15b上に抵抗変化素子16が形成されている。抵抗変化素子16は、例えば、NiOx及びTiOx等の単一の遷移金属の酸化物(TMO:Transition Metal Oxide)を有する膜から構成されている。この抵抗変化素子16が図1中の抵抗変化部1に相当する。
A
また、薄膜トランジスタ及び抵抗変化素子16を覆う層間絶縁膜17が形成されており、この層間絶縁膜17内にソース・ドレイン電極15aに接続されたプラグ20が形成され、層間絶縁膜17上にプラグ20に接続された信号線SLが形成されている。また、層間絶縁膜17上に信号線SLを覆う層間絶縁膜18が形成され、層間絶縁膜18及び17に抵抗変化素子に接続されたプラグ21が形成されている。なお、層間絶縁膜17上にパッドが形成されて、このパッドを介してプラグ21が層間絶縁膜18及び17間で分割されていてもよい。また、層間絶縁膜18上にプラグ21に接続されたビット線BLが形成されている。また、層間絶縁膜18上にビット線BLを覆う層間絶縁膜19が形成されている。層間絶縁膜17〜19は、例えばシリコン酸化膜である。
An
そして、層間絶縁膜19上に、酸化インジウムスズ(ITO)等からなる透明電極23(下部電極膜)が選択的に形成されている。透明電極23は1個の記憶素子につき1個設けられている。
A transparent electrode 23 (lower electrode film) made of indium tin oxide (ITO) or the like is selectively formed on the
また、層間絶縁膜19及び透明電極23上に、複数のスペーサ41が形成され、その上に、片面に可撓性の透明電極32(上部電極膜)が形成された可撓性の透明基板31が透明電極32をスペーサ41に接触させながら配置されている。例えば、透明基板31はポリエチレンテレフタレート(PET)からなり、スペーサ41はシリコーンゴム又はEPD(エチレン・プロピレン・ジエン三元共重合体)ゴム等の絶縁体からなる。また、透明電極32には、定電圧Vが供給される。透明電極23及び32のが組み合わせが図1中の電流変化部2に相当する。なお、スペーサ41は、薄膜トランジスタ及びビット線BLの保護のために、これらの近傍に設けられていることが好ましい。また、透明電極32の外周部が層間絶縁膜19の外周部にシール部材等(図示せず)を介して固定されている。スペーサ41は、例えば、原料の塗布を行った後に、フォトリソグラフィ技術を用いたパターニングを行うことにより形成することができる。
Further, a flexible transparent substrate 31 having a plurality of
ここで、抵抗変化素子16を構成する物質の性質について説明する。抵抗変化素子16は、外部からの電気的な刺激に応じて抵抗値が変化する物質からなる。このような物質は、その電気的特性に応じて大きく二つに分類することができる。一方は双極性材料とよばれることがあり、他方は単極性材料とよばれることがある。
Here, the property of the substance constituting the
双極性材料としては、Cr等の不純物が微量にドープされたSrTiO3及びSrZrO3が挙げられる。超巨大磁気抵抗(CMR)を示すPr(1-x)CaxMnO3及びLa(1-x)CaxMnO3等も双極性材料である。双極性材料からなる薄膜又はバルク材料に、ある閾値以上の電圧を印加すると、抵抗の変化が生じる。但し、変化の前後で抵抗は安定に保たれる。抵抗の変化が生じた後に、逆極性の他の閾値以上の電圧を印加すると、双極性材料の抵抗は元の抵抗と同程度に戻る。このように、双極性材料では、抵抗の変化に互いに極性が異なる電圧の印加が必要である。 Examples of the bipolar material include SrTiO 3 and SrZrO 3 doped with a small amount of impurities such as Cr. Pr (1-x) Ca x MnO 3, La (1-x) Ca x MnO 3, and the like that exhibit supergiant magnetoresistance (CMR) are also bipolar materials. When a voltage exceeding a certain threshold is applied to a thin film or bulk material made of a bipolar material, a change in resistance occurs. However, the resistance remains stable before and after the change. After a change in resistance occurs, applying a voltage of another threshold or higher than the reverse polarity will return the resistance of the bipolar material to the same level as the original resistance. As described above, in the bipolar material, it is necessary to apply voltages having different polarities to change the resistance.
例えば、0.2%のCrがドープされたSrZrO3が双極性材料として知られている。負の電圧を印加していくと、−0.5V付近で電流の絶対値が急増する。つまり、SrZrO3の抵抗が高抵抗から低抵抗に急激に変化する。このような高抵抗から低抵抗への切り替わり現象及びその過程はセット(set)とよばれることがある。次に、電圧を正の方向へ掃印していくと、+0.5V付近で電流の値が急減する。つまり、SrZrO3の抵抗が低抵抗から高抵抗に急激に戻る。このような低抵抗から高抵抗への切り替わり現象及びその過程はリセット(reset)とよばれることがある。また、各抵抗は、±0.5Vの範囲内では安定であり、電圧が印加されていなくても保持される。従って、高抵抗の状態及び低抵抗の状態を、夫々「0」及び「1」に対応させることにより、双極性材料をメモリに使用することが可能となる。なお、抵抗が変化する閾値電圧は、材料及び結晶性等に依存する。また、直流電圧だけでなく、パルス電圧を印加することよって抵抗を変化させることも可能である。 For example, SrZrO 3 doped with 0.2% Cr is known as a bipolar material. When a negative voltage is applied, the absolute value of the current increases rapidly in the vicinity of -0.5V. That is, the resistance of SrZrO 3 changes abruptly from high resistance to low resistance. Such a phenomenon of switching from high resistance to low resistance and the process thereof may be referred to as a set. Next, when the voltage is swept in the positive direction, the value of the current rapidly decreases in the vicinity of + 0.5V. That is, the resistance of SrZrO 3 rapidly returns from a low resistance to a high resistance. Such a phenomenon of switching from low resistance to high resistance and the process thereof may be referred to as reset. Each resistance is stable within a range of ± 0.5 V, and is maintained even when no voltage is applied. Therefore, by making the high resistance state and the low resistance state correspond to “0” and “1”, respectively, the bipolar material can be used for the memory. Note that the threshold voltage at which the resistance changes depends on the material, crystallinity, and the like. Further, it is possible to change the resistance by applying not only a direct current voltage but also a pulse voltage.
単極性材料としては、NiOx及びTiOx等の単一の遷移金属の酸化物(TMO)が挙げられる。単極性材料では、抵抗の変化が印加電圧の極性によらずに生じると共に、低抵抗から高抵抗への変化(リセット)が生じる電圧の絶対値が、高抵抗から低抵抗への変化(sセット)が生じる電圧の絶対値よりも小さい。また、双極性材料と同様に、変化の前後で抵抗は安定に保たれる。また、抵抗の変化は可逆的である。従って、電圧の極性を変えることなく抵抗の大きさを切り替えることが可能である。このように、単極性材料では、抵抗の変化に互いに単一の極性の電圧の印加が必要である。なお、パルス電圧が印加された場合、パルス幅が固定されている場合に上述のような挙動が確認される。 Monopolar materials include single transition metal oxides (TMO) such as NiO x and TiO x . In a unipolar material, the change in resistance occurs regardless of the polarity of the applied voltage, and the absolute value of the voltage that causes a change from low resistance to high resistance (reset) is changed from high resistance to low resistance (s set). ) Is smaller than the absolute value of the voltage. Also, like the bipolar material, the resistance remains stable before and after the change. Also, the change in resistance is reversible. Therefore, the magnitude of the resistance can be switched without changing the polarity of the voltage. Thus, in a unipolar material, it is necessary to apply a voltage having a single polarity to each other in order to change the resistance. When a pulse voltage is applied, the above behavior is confirmed when the pulse width is fixed.
図3は、単極性材料であるTiOxの薄膜の電流−電圧特性を示すグラフである。抵抗が高い状態の薄膜に電圧を印加していくと(1)、ある電圧(1.5V程度)で抵抗が急激に低くなり、電流が急増する(2)。その後、電流制限(制限値:20mA)をかけながら電圧を下げていくと(3)、抵抗が低い状態のまま電流がゼロに戻る(4)。このような処理により、薄膜の抵抗が高抵抗から低抵抗に変化する。つまり、セット過程が発現する。そして、この抵抗が低い状態は、電圧が印加されていなくても保持される。なお、電流制限をかけているのは、電流制限をかけなれければ、薄膜に大電流が流れて破壊されてしまうためである。 FIG. 3 is a graph showing current-voltage characteristics of a thin film of TiO x that is a unipolar material. When a voltage is applied to a thin film having a high resistance (1), the resistance rapidly decreases at a certain voltage (about 1.5 V), and the current rapidly increases (2). Thereafter, when the voltage is lowered while applying a current limit (limit value: 20 mA) (3), the current returns to zero with the resistance kept low (4). By such treatment, the resistance of the thin film changes from high resistance to low resistance. That is, the set process is manifested. This low resistance state is maintained even when no voltage is applied. The reason why the current is limited is that if the current limit cannot be applied, a large current flows through the thin film and is destroyed.
一方、抵抗が低い状態の薄膜に電圧を印加していくと(5)、ある電圧(1.2V程度)で抵抗が急激に高くなり、電流が急減する(6)。その後、電圧を下げていくと(7)、抵抗が高い状態のまま電流が0に戻る。このような処理により、薄膜の抵抗が低抵抗から高抵抗に変化する。つまり、リセット過程が発現する。そして、この抵抗が高い状態は、電圧が印加されていなくても保持される。 On the other hand, when a voltage is applied to a thin film having a low resistance (5), the resistance rapidly increases at a certain voltage (about 1.2 V), and the current rapidly decreases (6). Thereafter, when the voltage is lowered (7), the current returns to 0 while the resistance is high. By such treatment, the resistance of the thin film changes from low resistance to high resistance. In other words, a reset process appears. This high resistance state is maintained even when no voltage is applied.
従って、高抵抗の状態及び低抵抗の状態を、夫々「0」及び「1」に対応させることにより、単極性材料をメモリに使用することも可能となる。つまり、図3に示す例では、0.2V程度の電圧を印加したときの電流値から、単極性材料の抵抗を識別することができ、この抵抗から「0」又は「1」のどちらが記憶されているか識別することができる。 Therefore, by making the high resistance state and the low resistance state correspond to “0” and “1”, respectively, it is possible to use a unipolar material for the memory. That is, in the example shown in FIG. 3, the resistance of the unipolar material can be identified from the current value when a voltage of about 0.2 V is applied, and either “0” or “1” is stored from this resistance. Can identify.
更に、このような材料には、電流制限の大小に応じて低抵抗状態における抵抗値が相違するという性質もある。即ち、セットの際に大きな電流が流れるほど、低抵抗状態における抵抗値が低くなるという性質がある。図4は、TiOxの薄膜の電流−電圧特性の電流制限依存性を示すグラフである。図4中の実線は制限値を20mAとした場合の特性を示し、二点鎖線は制限値を15mAとした場合の特性を示し、破線は制限値を10mAとした場合の特性を示す。図4に示すように、制限値を高くするほど、つまり、セットの際に流れる電流を大きくするほど、低抵抗状態における抵抗値が低くなる。 Furthermore, such a material also has a property that the resistance value in the low resistance state differs depending on the magnitude of the current limit. That is, there is a property that the resistance value in the low resistance state decreases as a larger current flows during setting. FIG. 4 is a graph showing the current limit dependence of the current-voltage characteristics of the TiO x thin film. The solid line in FIG. 4 indicates the characteristics when the limit value is 20 mA, the two-dot chain line indicates the characteristics when the limit value is 15 mA, and the broken line indicates the characteristics when the limit value is 10 mA. As shown in FIG. 4, the resistance value in the low resistance state decreases as the limit value increases, that is, as the current flowing during setting increases.
従って、セットの際の電流制限の制限値を可変とすれば、低抵抗状態における抵抗値を可変とすることができる。そして、記憶装置に印加された圧力と制限値とが対応付けられている場合には、低抵抗状態における抵抗値を検出することにより、印加された圧力を認識することが可能となる。 Accordingly, if the limit value of the current limit at the time of setting is made variable, the resistance value in the low resistance state can be made variable. When the pressure applied to the storage device is associated with the limit value, it is possible to recognize the applied pressure by detecting the resistance value in the low resistance state.
次に、上述のように構成された記憶装置の動作について説明する。 Next, the operation of the storage device configured as described above will be described.
先ず、記憶時の動作について説明する。記憶時には、各記憶素子の抵抗変化部1の抵抗変化素子16をリセットし、高抵抗状態としておく。次いで、信号線SLを接地し、透明電極32に定電圧Vを印加する。また、ワード線WLには薄膜トランジスタをオンにする電圧を印加し、ビット線BLは開放状態にする。
First, the operation during storage will be described. At the time of storage, the
このような状態で、記憶素子に圧力が印加されていなければ、図5(a)に示すように、透明電極32と透明電極23との間が導通していないため、抵抗変化部1には電圧がかからない。このため、抵抗変化部1の抵抗値は変化せず、高抵抗状態のままである。
In this state, if no pressure is applied to the storage element, the
その後、ペン51等により記憶素子に圧力が印加されると、図5(b)及び(c)に示すように、透明電極32と透明電極23との間が導通し、電流変化部2に電流が流れるようになる。そして、この電流の大きさは、印加された圧力の大きさを反映させたものとなる。即ち、図5(b)に示すように、弱い圧力が印加された場合には、透明電極32と透明電極23との接触面積が小さいため、電流変化部2の抵抗が高く、電流値は小さなものとなる。一方、図5(c)に示すように、強い圧力が印加された場合には、透明電極32と透明電極23との接触面積が大きいため、電流変化部2の抵抗が低く、電流値は大きなものとなる。また、電流変化部2が抵抗変化部1に直列に接続されているため、電流変化部2を流れる電流の大きさは、抵抗変化部1の電流制限の電流値となる。従って、抵抗変化部1において、印加された圧力の大きさに応じた電流制限がかかったセットが行われ、抵抗変化部1の状態が、電流制限に応じた抵抗値の低抵抗状態に遷移する。この遷移は、所定値以上の圧力が印加された記憶素子の全てにおいて生じる。
Thereafter, when a pressure is applied to the memory element with the
このようにして、印加された圧力に応じた抵抗値が抵抗変化部1に設定される。そして、この抵抗値は、後にリセットの電圧が印加されない限り保持される。つまり、抵抗変化部1は不揮発性のメモリセルとして機能する。
In this way, a resistance value corresponding to the applied pressure is set in the
次に、読み出し時の動作について説明する。読み出し時には、透明電極32への定電圧Vの印加を停止し、ビット線BLに所定の電圧を印加する。そして、ワード線WLを順次走査する。即ち、ワード線WLに、トランジスタ3をオンにする電圧を順に印加する。この結果、トランジスタ3がオンになった記憶素子において、抵抗変化部1にその抵抗値に応じた電流が流れ、電流検出回路(図示せず)等によりビット線BLを介してこの電流の大きさが検出される。この電流値と抵抗値とは1対1で対応しており、また、抵抗値と印加された圧力とは1対1で対応しているので、この電流値から印加された圧力を読み出すことができる。
Next, the operation at the time of reading will be described. At the time of reading, the application of the constant voltage V to the
このような記憶装置によれば、圧電素子を用いずに、簡単な構成で外部から印加された圧力を正確に検知し、それを記憶することができる。従って、ペン51からの筆圧、及び凹凸がある物体の表面等の検出を正確に行い、記憶することができる。また、圧力の記憶に際して、記憶装置自身が記憶することが可能であるため、外部にメモリ等を設ける必要がない。更に、抵抗変化素子16における低抵抗状態の抵抗値の上限と下限と間の差は極めて大きいため、圧力の強弱を精密に記憶することが可能であり、読み出しの際に増幅回路を用いずとも圧力を認識しやすい。また、抵抗変化素子16の形成は、通常の半導体装置の製造過程に組み込みやすい。更に、微細化による抵抗マージンの減少がない。このため、圧電素子と比較して好ましい。また、一度圧力を掛けた箇所に再びペン51をあてることで、上書き可能である。
According to such a storage device, it is possible to accurately detect and store the pressure applied from the outside with a simple configuration without using a piezoelectric element. Therefore, it is possible to accurately detect and memorize the writing pressure from the
(第2の実施形態)
次に、第2の実施形態について説明する。第1の実施形態は圧力の正確な記憶が可能であるが、記憶された圧力をリアルタイムで読み出して表示に用いることができない。第2の実施形態は、リアルタイム表示を可能にするものである。図6は、第2の実施形態における記憶素子の構成を示す回路図である。
(Second Embodiment)
Next, a second embodiment will be described. Although the first embodiment can accurately store the pressure, the stored pressure cannot be read in real time and used for display. The second embodiment enables real-time display. FIG. 6 is a circuit diagram showing a configuration of the memory element in the second embodiment.
第2の実施形態では、各記憶素子において、ビット線BLに読出用トランジスタ4のソース・ドレインの一方が接続されている。読出用トランジスタ4の他方のソース・ドレインはビット線BL2に接続され、読出用トランジスタ4のゲートはワード線WL2に接続されている。他の構成は第1の実施形態と同様である。 In the second embodiment, in each storage element, one of the source and drain of the read transistor 4 is connected to the bit line BL. The other source / drain of the read transistor 4 is connected to the bit line BL2, and the gate of the read transistor 4 is connected to the word line WL2. Other configurations are the same as those of the first embodiment.
このような第2の実施形態では、記憶時に、第1の実施形態と同様の制御が行われると共に、ワード線WL2に順次、読出用トランジスタ4をオンにする電圧が印加される。そして、ビット線BLの電位、即ち抵抗変化部1及び電流変化部2の間の電位がビット線BL2を介して読み出される。この電位は、印加された圧力の大きさを反映したものとなる。従って、印加された圧力に応じた抵抗値が抵抗変化部1に設定されると共に、印加された圧力の大きさを読み出して、これに応じた表示を行うことが可能となる。即ち、リアルタイムの表示が可能となる。
In such a second embodiment, during storage, the same control as in the first embodiment is performed, and a voltage for sequentially turning on the read transistor 4 is applied to the word line WL2. Then, the potential of the bit line BL, that is, the potential between the
なお、いずれの実施形態においても、定電圧Vの大きさは特に限定されないが、例えば、検出しようとする最低の圧力が印加された場合でも抵抗変化素子16をセットできる大きさとすることが好ましい。
In any of the embodiments, the magnitude of the constant voltage V is not particularly limited. However, for example, it is preferable that the
また、抵抗変化素子16の材料は特に限定されず、単極性材料又は双極性材料のいずれであってもよい。単極性材料としては、チタン酸化物(TiOx)、ニッケル酸化物(NiOx)、イットリウム酸化物(YOx)、セリウム酸化物(CeOx)、マグネシウム酸化物(MgOx)、亜鉛酸化物(ZnOx)、タングステン酸化物(WOx)、ニオブ酸化物(NbOx)、アルミニウム酸化物(AlOx)、及びシリコン酸化物(SiOx)が挙げられる。また、これらの酸化物に、当該酸化物を構成する元素とは異なる種類の元素(例えば、チタン、ニッケル、イットリウム、セリウム、マグネシウム、亜鉛、タングステン、ニオブ、アルミニウム、シリコン)がドーピングされたものを用いてもよい。特に、ニッケル酸化物にチタンがドーピングされたものは好ましい。一方、双極性材料としては、Pr(1-x)CaxMnO3、La(1-x)CaxMnO3、SrTiO3及びSrZrO3等の金属又は半導体の複数種類の元素の酸化物が挙げられる。更に、抵抗変化素子16は、上述のような酸化物からなる層の1層のみから構成されている必要はなく、これらの酸化物層を2層以上含んでいてもよい。
The material of the
また、抵抗変化素子16と、ソース・ドレイン電極15b及びプラグ21との間に、Pt、Ir、W、TiN、Ru又はITO等からなる電極が設けられていてもよい。これらの電極が設けられている場合には、抵抗変化素子16の性質を安定したものとしやすくなる。
Further, an electrode made of Pt, Ir, W, TiN, Ru, ITO, or the like may be provided between the
以下、本発明の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
(付記1)
抵抗変化素子と、
前記抵抗変化素子に接続され、外部からの圧力の大きさに応じて前記抵抗変化素子に流れる電流の制限値を変化させる電流変化手段と、
を有することを特徴とする記憶素子。
(Appendix 1)
A resistance change element;
Current changing means connected to the variable resistance element and changing a limit value of a current flowing through the variable resistance element according to the magnitude of pressure from the outside;
A memory element comprising:
(付記2)
前記電流変化手段は、前記抵抗変化素子が高抵抗状態から低抵抗状態に遷移する際の電流の制限値を変化させることを特徴とする付記1に記載の記憶素子。
(Appendix 2)
The storage element according to
(付記3)
前記抵抗変化素子及び前記電流変化手段の直列体に電圧を印加する電圧印加手段を有することを特徴とする付記1又は2に記載の記憶素子。
(Appendix 3)
The memory element according to
(付記4)
前記電流変化手段は、
前記抵抗変化素子に接続された第1の電極と、
前記第1の電極と対向する可撓性の第2の電極と、
を有することを特徴とする付記1乃至3のいずれか1項に記載の記憶素子。
(Appendix 4)
The current changing means is
A first electrode connected to the variable resistance element;
A flexible second electrode facing the first electrode;
4. The memory element according to any one of
(付記5)
前記抵抗変化素子は、チタン、ニッケル、イットリウム、セリウム、マグネシウム、亜鉛、タングステン、ニオブ、アルミニウム、及びシリコンからなる群から選択された1種の元素の酸化物から構成された酸化物層を含むことを特徴とする付記1乃至4のいずれか1項に記載の記憶素子。
(Appendix 5)
The variable resistance element includes an oxide layer composed of an oxide of one element selected from the group consisting of titanium, nickel, yttrium, cerium, magnesium, zinc, tungsten, niobium, aluminum, and silicon. The memory element according to any one of
(付記6)
前記酸化物層は、前記酸化物に、当該酸化物を構成する元素とは異なる元素がドーピングされて構成されていることを特徴とする付記5に記載の記憶素子。
(Appendix 6)
The memory element according to
(付記7)
前記抵抗変化素子は、金属又は半導体の複数種類の元素の酸化物から構成された酸化物層を含むことを特徴とする付記1乃至4のいずれか1項に記載の記憶素子。
(Appendix 7)
The memory element according to any one of
(付記8)
前記酸化物層は、Pr(1-x)CaxMnO3、La(1-x)CaxMnO3、SrTiO3及びSrZrO3からなる群から選択された1種を含むことを特徴とする付記7に記載の記憶素子。
(Appendix 8)
The oxide layer includes one selected from the group consisting of Pr (1-x) Ca x MnO 3 , La (1-x) Ca x MnO 3 , SrTiO 3, and SrZrO 3. 8. The memory element according to 7.
(付記9)
前記抵抗変化素子は、チタンがドーピングされたニッケル酸化物層を含むことを特徴とする付記1乃至4のいずれか1項に記載の記憶素子。
(Appendix 9)
The memory element according to any one of
(付記10)
前記抵抗変化素子は、前記酸化物層を2層以上含むことを特徴とする付記5乃至9のいずれか1項に記載の記憶素子。
(Appendix 10)
10. The memory element according to any one of
(付記11)
縦横に並べて配置された、付記1乃至10のいずれか1項に記載の記憶素子を複数有することを特徴とする記憶装置。
(Appendix 11)
A memory device comprising a plurality of memory elements according to any one of
1:抵抗変化部
2:電流変化部
3:トランジスタ
4:読出用トランジスタ
BL、BL2:ビット線
SL:信号線
WL、WL2:ワード線
1: Resistance changing portion 2: Current changing portion 3: Transistor 4: Reading transistor BL, BL2: Bit line SL: Signal line WL, WL2: Word line
Claims (5)
前記抵抗変化素子に接続され、外部からの圧力の大きさに応じて前記抵抗変化素子に流れる電流の制限値を変化させる電流変化手段と、
を有することを特徴とする記憶素子。 A resistance change element;
Current changing means connected to the variable resistance element and changing a limit value of a current flowing through the variable resistance element according to the magnitude of pressure from the outside;
A memory element comprising:
前記抵抗変化素子に接続された第1の電極と、
前記第1の電極と対向する可撓性の第2の電極と、
を有することを特徴とする請求項1乃至3のいずれか1項に記載の記憶素子。 The current changing means is
A first electrode connected to the variable resistance element;
A flexible second electrode facing the first electrode;
4. The memory element according to claim 1, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184307A JP2010027698A (en) | 2008-07-15 | 2008-07-15 | Storage element and storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184307A JP2010027698A (en) | 2008-07-15 | 2008-07-15 | Storage element and storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010027698A true JP2010027698A (en) | 2010-02-04 |
Family
ID=41733272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008184307A Withdrawn JP2010027698A (en) | 2008-07-15 | 2008-07-15 | Storage element and storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010027698A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013068563A (en) * | 2011-09-26 | 2013-04-18 | Fujikura Ltd | Pressure sensor |
-
2008
- 2008-07-15 JP JP2008184307A patent/JP2010027698A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013068563A (en) * | 2011-09-26 | 2013-04-18 | Fujikura Ltd | Pressure sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4880101B1 (en) | Nonvolatile memory device and driving method thereof | |
EP2537156B1 (en) | Cross-point memory cell, method of reading a memory cell and method of programming a memory cell | |
TW589753B (en) | Resistance random access memory and method for fabricating the same | |
KR101186293B1 (en) | Resistive RAM comprising varistor and method of operating the same | |
JP4894757B2 (en) | Resistance memory element and nonvolatile semiconductor memory device | |
US8279658B2 (en) | Method of programming variable resistance element and nonvolatile storage device | |
KR101744757B1 (en) | Variable resistance element, semiconductor device including the variable resistance element, and method of operation the semiconductor device | |
US10157962B2 (en) | Resistive random access memory | |
JP4662990B2 (en) | Nonvolatile semiconductor memory device and writing method thereof | |
US8432721B2 (en) | Method of programming variable resistance element, method of initializing variable resistance element, and nonvolatile storage device | |
US8871621B2 (en) | Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array | |
KR100738070B1 (en) | Nonvolitile Memory Device Comprising One Resistance Material and One Transistor | |
JPWO2008107941A1 (en) | Semiconductor device and manufacturing method thereof | |
US7964869B2 (en) | Memory element, memory apparatus, and semiconductor integrated circuit | |
WO2007023569A1 (en) | Nonvolatile semiconductor storage device and its write method | |
US8942025B2 (en) | Variable resistance nonvolatile memory element writing method | |
JP5270809B2 (en) | Nonvolatile memory element and nonvolatile memory device | |
JP2006245280A (en) | Field effect transistor and its operation method | |
JP2010027698A (en) | Storage element and storage device | |
JP5680927B2 (en) | Variable resistance element and nonvolatile semiconductor memory device | |
JP6092696B2 (en) | Memory cell using variable resistance element | |
JP2013197504A (en) | Variable resistive element and nonvolatile semiconductor memory device | |
KR101577532B1 (en) | Memory cell using memresistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |