JP2010027648A - Semiconductor device, semiconductor manufacturing apparatus, and method for manufacturing semiconductor device - Google Patents
Semiconductor device, semiconductor manufacturing apparatus, and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010027648A JP2010027648A JP2008183607A JP2008183607A JP2010027648A JP 2010027648 A JP2010027648 A JP 2010027648A JP 2008183607 A JP2008183607 A JP 2008183607A JP 2008183607 A JP2008183607 A JP 2008183607A JP 2010027648 A JP2010027648 A JP 2010027648A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- buried insulating
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 230000005855 radiation Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 6
- 239000007789 gas Substances 0.000 description 26
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 239000011162 core material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000010926 purge Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052949 galena Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
本発明は半導体装置、半導体製造装置および半導体装置の製造方法に関し、特に、STI(Shallow Trench Isolation)の埋め込み絶縁膜の形成方法に適用して好適なものである。 The present invention relates to a semiconductor device, a semiconductor manufacturing apparatus, and a semiconductor device manufacturing method, and is particularly suitable for application to a method of forming a buried insulating film of STI (Shallow Trench Isolation).
半導体素子の微細化の要求に伴って、フォトリソグラフィーの解像度限界以下のラインアンドスペースを実現するために、側壁転写プロセスが用いられ始めている(特許文献1)。この側壁転写プロセスは、被加工膜上に形成された芯材パターンの側壁に側壁パターンを成膜し、芯材パターンを除去した後に残った側壁パターンをエッチングマスクとして被加工膜をエッチングする方法である。 With the demand for miniaturization of semiconductor elements, a sidewall transfer process has begun to be used in order to realize a line and space below the resolution limit of photolithography (Patent Document 1). This sidewall transfer process is a method in which a sidewall pattern is formed on the sidewall of the core material pattern formed on the workpiece film, and the workpiece film is etched using the sidewall pattern remaining after removing the core material pattern as an etching mask. is there.
ここで、この側壁転写プロセスに用いられる側壁パターンは、芯材パターンに接する方の接触面は垂直に切り立っているのに対して、芯材パターンに接しない方の非接触面は上部から下部に向かってなだらかな丸みを帯びた形状になる。このため、側壁パターンをエッチングマスクとして被加工膜をエッチングする時に、側壁パターンの接触面側で挟まれる領域に比べ、側壁パターンの非接触面側で挟まれる領域にイオンが入り込みやすくなり、側壁パターンの非接触面側で挟まれる領域の方がエッチングが進行しやすいため、側壁転写プロセスにてSTIを形成した場合、側壁パターンの非接触面側で挟まれる領域に形成されるトレンチの方が、側壁パターンの接触面側で挟まれる領域に形成されるトレンチよりも深さおよび幅が増大する。 Here, the side wall pattern used in this side wall transfer process is such that the contact surface in contact with the core material pattern stands vertically while the non-contact surface in contact with the core material pattern extends from the top to the bottom. It becomes a gently rounded shape. For this reason, when etching a film to be processed using the sidewall pattern as an etching mask, ions are more likely to enter the region sandwiched on the non-contact surface side of the sidewall pattern than the region sandwiched on the contact surface side of the sidewall pattern. Since the region sandwiched on the non-contact surface side is more likely to be etched, when the STI is formed by the sidewall transfer process, the trench formed in the region sandwiched on the non-contact surface side of the sidewall pattern is more The depth and width are larger than the trench formed in the region sandwiched by the contact surface side of the sidewall pattern.
ここで、STIのトレンチに埋め込み絶縁膜を埋め込む方法として、TEOS(テトラエトキシシラン)/O3系混合ガスを用いた熱CVD法、HDP(高密度プラズマ)CVD法、塗布法などの方法がある。 Here, as a method of filling the STI trench with a buried insulating film, there are methods such as a thermal CVD method using a TEOS (tetraethoxysilane) / O 3 mixed gas, an HDP (high density plasma) CVD method, and a coating method. .
しかしながら、このような方法によって、深さおよび幅にばらつきのあるトレンチに埋め込み絶縁膜を一度に埋め込むと、埋め込み絶縁膜の応力が大きくなることから、トレンチ間にはさまれたアクティブ領域において、トレンチの深さ方向に沿うようにして反りが発生し、フラッシュメモリなどの下地構造の変形や電気的特性の劣化などを引き起こすという問題があった。 However, if a buried insulating film is buried in trenches having variations in depth and width at a time by such a method, the stress of the buried insulating film increases. Therefore, in the active region sandwiched between the trenches, There is a problem that warpage occurs along the depth direction of the substrate, causing deformation of a base structure such as a flash memory and deterioration of electrical characteristics.
また、熱CVD法やHDP−CVD法では、トレンチが逆テーパ形状やオーバーハング形状を有する場合やアスペクト比(トレンチの深さと間口幅との比)が3を超える場合には、トレンチの埋め込みが困難となるという問題があった。 In addition, in the thermal CVD method or HDP-CVD method, when the trench has a reverse taper shape or an overhang shape, or when the aspect ratio (ratio of the trench depth to the frontage width) exceeds 3, the trench is buried. There was a problem of difficulty.
また、塗布法では、トレンチが逆テーパ形状やオーバーハング形状を有する場合やアスペクト比が3を超える場合においても、トレンチを良好に埋め込むことができるが、絶縁耐性やウェット処理耐性などの膜質が、熱CVD法やHDP−CVD法にて形成された膜に比べて劣るという問題があった。 In addition, in the coating method, even when the trench has a reverse taper shape or an overhang shape, or when the aspect ratio exceeds 3, the trench can be embedded satisfactorily, but the film quality such as insulation resistance and wet processing resistance is improved. There was a problem that it was inferior to a film formed by a thermal CVD method or an HDP-CVD method.
そこで、本発明の目的は、半導体基板上に形成された凹部が逆テーパ形状やオーバーハング形状を有する場合においても、埋め込み性や膜質の劣化を抑制しつつ、埋め込み絶縁膜の応力を低減することが可能な半導体装置、半導体製造装置および半導体装置の製造方法を提供することである。 Therefore, an object of the present invention is to reduce the stress of the buried insulating film while suppressing the burying property and the deterioration of the film quality even when the concave portion formed on the semiconductor substrate has a reverse taper shape or an overhang shape. It is to provide a semiconductor device, a semiconductor manufacturing apparatus, and a method for manufacturing a semiconductor device.
上述した課題を解決するために、本発明の一態様によれば、半導体基板上に形成された下地層と、前記下地層の側面に沿って前記半導体基板に形成されたトレンチであって、前記半導体基板の表面部よりも前記トレンチの底部側にて、対向する前記トレンチの一対の側壁間の距離が前記表面部における前記一対の側壁間の距離より大なる部分を有するトレンチと、前記下地層の側面および前記トレンチの前記一対の側壁に沿って形成された第1の埋め込み絶縁膜であって、前記下地層の側面に形成された膜厚より前記一対の側壁それぞれに形成された膜厚が厚く、前記表面部における前記第1の埋め込み絶縁膜間の距離が、前記表面部よりも前記底部側のいずれの部分における前記第1の埋め込み絶縁膜間の距離以上となるように形成された第1の埋め込み絶縁膜と、前記第1の埋め込み絶縁膜の間に形成された第2の埋め込み絶縁膜とを備えることを特徴とする半導体装置を提供する。 In order to solve the above-described problem, according to one aspect of the present invention, a base layer formed on a semiconductor substrate, and a trench formed in the semiconductor substrate along a side surface of the base layer, A trench having a portion in which the distance between the pair of side walls of the trench facing each other is larger than the distance between the pair of side walls in the surface portion on the bottom side of the trench with respect to the surface portion of the semiconductor substrate; A first buried insulating film formed along the side surfaces of the trench and the pair of side walls of the trench, wherein the film thickness formed on each of the pair of side walls is larger than the thickness formed on the side surface of the base layer. Thick and formed such that the distance between the first buried insulating films in the surface portion is equal to or greater than the distance between the first buried insulating films in any part on the bottom side of the surface portion. A first buried insulating film, a semiconductor device, characterized in that it comprises a second buried insulating film formed between the first buried insulating film.
また、本発明の一態様によれば、熱CVD法によって成膜処理を行う成膜チャンバと、前記成膜処理の温度よりも高い温度にて熱処理を行う熱処理チャンバと、真空状態を保ったままの状態で、前記成膜チャンバおよび前記熱処理チャンバに半導体ウェハを搬送する搬送チャンバとを備えることを特徴とする半導体製造装置を提供する。 According to one embodiment of the present invention, a film formation chamber for performing a film formation process by a thermal CVD method, a heat treatment chamber for performing a heat treatment at a temperature higher than the temperature of the film formation process, and a vacuum state are maintained. And a transfer chamber for transferring a semiconductor wafer to the film formation chamber and the heat treatment chamber.
また、本発明の一態様によれば、熱CVD法によって半導体ウェハ上に成膜処理を行う成膜チャンバと、前記成膜処理の温度よりも高い温度にて前記半導体ウェハを前記成膜チャンバ内で前記成膜処理に引き続いて輻射加熱する輻射加熱部とを備えることを特徴とする半導体製造装置を提供する。 Further, according to one embodiment of the present invention, a film formation chamber that performs a film formation process on a semiconductor wafer by a thermal CVD method, and the semiconductor wafer is placed in the film formation chamber at a temperature higher than the temperature of the film formation process. And a radiation heating unit that performs radiation heating subsequent to the film formation process.
また、本発明の一態様によれば、半導体基板に凹部を形成する工程と、熱CVD法によって前記凹部の内面に沿って第1の埋め込み絶縁膜を成膜する工程と、前記第1の埋め込み絶縁膜の成膜時よりも高い温度にて前記第1の埋め込み絶縁膜を熱処理する工程と、熱CVD法によって前記第1の埋め込み絶縁膜上に第2の埋め込み絶縁膜を成膜する工程と、前記第2の埋め込み絶縁膜の成膜時よりも高い温度にて前記第2の埋め込み絶縁膜を熱処理する工程とを備えることを特徴とする半導体装置の製造方法を提供する。 According to another aspect of the present invention, a step of forming a recess in a semiconductor substrate, a step of forming a first buried insulating film along the inner surface of the recess by a thermal CVD method, and the first embedding A step of heat-treating the first buried insulating film at a temperature higher than that at the time of forming the insulating film; a step of forming a second buried insulating film on the first buried insulating film by a thermal CVD method; And a step of heat-treating the second buried insulating film at a temperature higher than that at the time of forming the second buried insulating film.
以上説明したように、本発明によれば、半導体基板上に形成された凹部が逆テーパ形状やオーバーハング形状を有する場合においても、埋め込み性や膜質の劣化を抑制しつつ、埋め込み絶縁膜の応力を低減することが可能となる。 As described above, according to the present invention, even when the recess formed on the semiconductor substrate has a reverse taper shape or an overhang shape, the stress of the embedded insulating film is suppressed while suppressing the deterioration of the embeddability and the film quality. Can be reduced.
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
(第1実施形態)
図1〜図7は、本発明の第1実施形態に係る半導体装置の製造方法を示す断面図である。
図1において、半導体基板1上にトンネル絶縁膜2を形成した後、CVDなどの方法で電荷保持膜3およびストッパ膜4をトンネル絶縁膜2上に順次積層する。なお、半導体基板1の材質はSiに限定されることなく、例えば、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、ZnSe、GaInAsPなどの中から選択するようにしてもよい。また、トンネル絶縁膜2としては、例えば、シリコン酸化膜を用いることができる。また、電荷保持膜3としては、例えば、半導体基板1上に浮遊ゲート型セルを形成する場合、多結晶シリコンなどを用いることができる。また、半導体基板1上にチャージトラップ型セルを形成する場合、電荷保持膜3として、シリコン窒化膜を用いるようにしてもよい。また、ストッパ膜4としては、例えば、シリコン窒化膜やシリコン酸化膜などを用いることができる。
(First embodiment)
1 to 7 are sectional views showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
In FIG. 1, after forming a
次に、図2に示すように、例えば、側壁転写プロセスを用いることにより、ストッパ膜4、電荷保持膜3およびトンネル絶縁膜2を通して半導体基板1内に至るトレンチ5を形成し電荷保持膜3を分離する。なお、STIによる耐圧を十分に確保するために、トレンチ5のアスペクト比は、8以上に設定することが好ましい。
Next, as shown in FIG. 2, for example, by using a sidewall transfer process, a
また、トレンチ5間の断面積のばらつきは5%以上あってもよいし、10%以上あってもよい。なお、トレンチ5間の断面積のばらつきが5%以上あると、埋め込み材料の応力の影響を受けやすくなるため、トレンチ5間にはさまれたアクティブ領域の反りが現れやすくなる。また、トレンチ5間の断面積のばらつきが10%以上あると、トレンチ5間にはさまれたアクティブ領域の反りが大きくなり、トレンチ5内の埋め込みが不完全になったり、レンチ5内に埋め込まれた埋め込み材料にボイドが現れたりする可能性が大きくなる。
Further, the variation in cross-sectional area between the
上述した側壁転写プロセスを用いることで、フォトリソグラフィーの解像度限界で得られる配列ピッチの1/2の間隔でトレンチ5を形成することができる。一方、側壁転写プロセスにてトレンチ5を形成した場合、トレンチ5の深さおよび幅にばらつきが発生し、深さが深いトレンチ5と深さが浅いトレンチ5が交互に出現する。また、ストッパ膜4、電荷保持膜3およびトンネル絶縁膜2を通して半導体基板1内にトレンチ5を形成した場合、これらの膜のエッチングレートなどの違いによって、ストッパ膜4、電荷保持膜3およびトンネル絶縁膜2が半導体基板1上でひさし状に張り出したオーバーハング形状となる。
すなわち、このトレンチ5は、それぞれ対向する一対の側壁を有し、半導体基板1の表面部よりトレンチ5の底部側にて、半導体基板1の表面部における一対の側壁間の距離aより一対の側壁間の距離bが大なる部分を有している。
By using the sidewall transfer process described above, the
That is, the
次に、図3に示すように、熱CVD法を用いることで、半導体基板1上およびトレンチ5の内面に沿って埋め込み絶縁膜6を成膜する。なお、埋め込み絶縁膜6の成膜時の原料は、TEOS/O3系混合ガスを用いる。また、埋め込み絶縁膜6の成膜時の温度は、375℃〜480℃の範囲内に設定する。
Next, as shown in FIG. 3, a buried
また、埋め込み絶縁膜6の膜厚は、トレンチ5間にはさまれたアクティブ領域に反りが発生しない程度に設定するものとし、例えば、トレンチ5の間口幅の1/5程度以下とすることが好ましい。具体的には、例えば、トレンチ5の間口幅が30nmであるとすると、埋め込み絶縁膜6の膜厚は5nm以下に設定することが好ましい。
The film thickness of the buried
ここで、埋め込み絶縁膜6の成膜時の温度を375℃〜480℃の範囲内に設定した上で、原料ガスの流量や圧力を調整することで、トレンチ5内に露出したストッパ膜4、電荷保持膜3およびトンネル絶縁膜2などの下地層の側面よりも半導体基板1の表面での成膜レートを大きくする。これにより、トレンチ5内のストッパ膜4、電荷保持膜3およびトンネル絶縁膜2の側壁、すなわち半導体基板1の表面部に成膜された埋め込み絶縁膜6の膜厚よりも、トレンチ5内の半導体基板1の露出面に成膜された埋め込み絶縁膜6の膜厚を厚くすることができる。この結果、ストッパ膜4、電荷保持膜3およびトンネル絶縁膜2がひさし状に張り出したオーバーハング形状を回避することが可能となり、埋め込み絶縁膜6の成膜後のトレンチ5内の埋め込み性を向上させることができる。すなわち、埋め込み絶縁膜6は、半導体基板1の表面部よりトレンチ5の底部側における埋め込み絶縁膜6間の距離dがいずれの箇所においても、半導体基板1の表面部における埋め込み絶縁膜6間の距離c以下になるよう形成される。図3において、埋め込み絶縁膜6間の距離は、半導体基板1の表面部から所定距離まで等しく形成され、その後、徐々に短くなるよう形成されている。
Here, after setting the temperature at the time of forming the buried
そして、埋め込み絶縁膜6の形成後、埋め込み絶縁膜6の成膜時よりも高い温度にて埋め込み絶縁膜6を熱処理することで、埋め込み絶縁膜6の応力を緩和する。なお、埋め込み絶縁膜6の熱処理条件は、例えば、850℃、30分に設定する。ここで、埋め込み絶縁膜6の成膜後に熱処理を行うことにより、成膜後に150MPa〜300MPa程度あった埋め込み絶縁膜6の収縮応力を、50MPa以下の収縮応力または50MPa以下の圧縮応力に緩和することができる。
Then, after the buried insulating
また、埋め込み絶縁膜6の成膜後に熱処理を行うことにより、トレンチ5内のストッパ膜4、電荷保持膜3、トンネル絶縁膜2および半導体基板1の側壁間において、埋め込み絶縁膜6の構造を均一化することができ、熱CVD法による成膜レートが下地依存性を持つ場合においても、埋め込み絶縁膜6上に積層される図4、5の埋め込み絶縁膜7、8の膜厚を均一化することができる。
Further, by performing a heat treatment after the formation of the buried insulating
次に、図4に示すように、熱CVD法を用いることで、トレンチ5内の埋め込み絶縁膜6上に沿って埋め込み絶縁膜7を成膜する。そして、埋め込み絶縁膜7の成膜時よりも高い温度にて埋め込み絶縁膜7を熱処理することで、埋め込み絶縁膜7の応力を緩和する。なお、埋め込み絶縁膜7の成膜処理および熱処理の条件は、埋め込み絶縁膜6の成膜処理および熱処理の条件とそれぞれ同一に設定することができる。
Next, as shown in FIG. 4, a buried insulating
次に、図5に示すように、熱CVD法を用いることで、トレンチ5内を完全に埋め込む埋め込み絶縁膜8を埋め込み絶縁膜7上に成膜する。そして、埋め込み絶縁膜8の成膜時よりも高い温度にて埋め込み絶縁膜8を熱処理することで、埋め込み絶縁膜8の応力を緩和する。なお、埋め込み絶縁膜8の成膜処理および熱処理の条件は、埋め込み絶縁膜6の成膜処理および熱処理の条件とそれぞれ同一に設定することができる。
Next, as shown in FIG. 5, a buried insulating
次に、図6に示すように、CMP(Chemical Mechanical Polishing)法を用いることで、ストッパ膜4が露出するまで埋め込み絶縁膜6、7、8を薄膜化する。そして、ストッパ膜4を除去した後、フッ酸などの薬液を用いることで、トンネル絶縁膜2の高さまで埋め込み絶縁膜6、7、8をウエットエッチングし、フローティングゲート電極3a間に埋め込み絶縁膜6、7、8を落とし込む。
Next, as shown in FIG. 6, by using a CMP (Chemical Mechanical Polishing) method, the buried insulating
次に、図7に示すように、CVD法などの方法を用いることで、フローティングゲート電極3aの上面および側面が覆われるようにして半導体基板1上にゲート間絶縁膜9を形成する。なお、ゲート間絶縁膜9の材質としては、例えば、シリコン酸化膜を用いるようにしてもよいし、Hf系酸化物などの高誘電率絶縁膜を用いるようにしてもよい。
Next, as shown in FIG. 7, an inter-gate insulating film 9 is formed on the
次に、CVDなどの方法を用いることでゲート間絶縁膜9上に導電膜を形成する。そして、フォトリソグラフィー技術およびドライエッチング技術を用いて導電膜をパターニングすることで、ゲート間絶縁膜9上にコントロールゲート電極10を形成する。なお、コントロールゲート電極10の材質としては、例えば、多結晶シリコンを用いるようにしてもよいし、シリサイドを用いるようにしてもよい。
Next, a conductive film is formed on the inter-gate insulating film 9 by using a method such as CVD. Then, the
ここで、1回の成膜処理および1回の熱処理を1サイクルとして複数サイクル繰り返しながら、埋め込み絶縁膜6、7、8をトレンチ5内に形成することで、半導体基板1上に形成されたトレンチ5が逆テーパ形状やオーバーハング形状を有する場合においても、埋め込み性や膜質の劣化を抑制しつつ、埋め込み絶縁膜6、7、8の応力を低減することが可能となる。このため、STIにおける絶縁耐性やウェット処理耐性などを確保しつつ、トレンチ5間にはさまれたアクティブ領域に反りが発生するのを防止することが可能となり、フラッシュメモリなどの下地構造の変形や電気的特性の劣化などを抑制することができる。
Here, the trenches formed on the
なお、上述した実施形態では、TEOS/O3系混合ガスを用いた熱CVD法を適用することで、埋め込み絶縁膜6〜8をトレンチ5内に成膜する方法について説明したが、EOS/O3系混合ガスを用いた熱CVD法にてトレンチ5内の全体を埋め込む必要はなく、2回目以降の成膜時には、プラズマCVD法、HDP−CVD法または塗布法などにてトレンチ5内を埋め込むようにしてもよい。
In the above-described embodiment, the method of forming the buried insulating
また、上述した実施形態では、埋め込み絶縁膜6〜8をトレンチ5内に形成するために、1回の成膜処理および1回の熱処理を1サイクルとして3回繰り返す方法について説明したが、必ずしも3回に限定されることはなく、2回繰り返すようにしてもよいし、4回以上繰り返すようにしてもよい。
In the above-described embodiment, the method of repeating the film formation process and the single heat treatment three times as one cycle to form the buried insulating
また、上述した実施形態では、埋め込み絶縁膜6〜8をトレンチ5内に成膜する時の成膜条件を同一に設定する方法について説明したが、2回目以降の成膜時には、成膜レートの下地依存性がより小さくなるように成膜条件を変更してもよい。
In the above-described embodiment, the method for setting the film formation conditions when forming the buried insulating
また、上述した実施形態では、埋め込み絶縁膜6〜8をトレンチ5内に形成するために、TEOS/O3系混合ガスを用いた熱CVD法を用いる方法について説明したが、SiH2Cl2(ジクロロシラン)/N2O系混合ガスを用いたHTO(高温酸化)を適用するようにしてもよいし、HSi[N(CH3)2]3(トリスジメチルアミノシラン)/O3系混合ガスを用いたALD(Atomic Layer Deposition)を適用するようにしてもよい。
In the above-described embodiment, the method of using the thermal CVD method using the TEOS / O 3 mixed gas in order to form the buried insulating
また、上述した実施形態では、STIのトレンチ内に埋め込み絶縁膜を形成する方法について説明したが、フラッシュメモリやDRAMなどのワード線間などの埋め込みに適用するようにしてもよい。
(第2実施形態)
In the above-described embodiment, the method of forming the buried insulating film in the STI trench has been described. However, the method may be applied to filling between word lines such as a flash memory and a DRAM.
(Second Embodiment)
図8は、本発明の第2実施形態に係る半導体製造装置の概略構成を示す断面図である。
図8において、半導体製造装置には、成膜チャンバ21、搬送チャンバ31および熱処理チャンバ41が設けられ、成膜チャンバ21および熱処理チャンバ41は、シャッターバルブ45、46をそれぞれ介して搬送チャンバ31に連結されている。
FIG. 8 is a cross-sectional view showing a schematic configuration of a semiconductor manufacturing apparatus according to the second embodiment of the present invention.
In FIG. 8, the semiconductor manufacturing apparatus is provided with a
ここで、成膜チャンバ21は、熱CVD法によって半導体ウェハW上に成膜処理を行うことができる。また、熱処理チャンバ41は、成膜チャンバ21での成膜処理の温度よりも高い温度にて半導体ウェハWの熱処理を行うことができる。搬送チャンバ31は、真空状態を保ったままの状態で、成膜チャンバ21および熱処理チャンバ41に半導体ウェハWを搬送することができる。
Here, the
具体的には、成膜チャンバ21には、成膜チャンバ21内を排気する排気管22が接続されている。そして、成膜チャンバ21内には、半導体ウェハWを載置するテーブル25が設置されるとともに、ガス噴出孔24を介して反応ガスGを成膜チャンバ21内に導入するガス導入部23が設けられている。また、テーブル25下には、半導体ウェハWを抵抗加熱する抵抗加熱部26が設けられている。
Specifically, an
また、熱処理チャンバ41には、熱処理チャンバ41内を排気する排気管42が接続されている。そして、熱処理チャンバ41内には、半導体ウェハWを載置するテーブル43が設置されるとともに、半導体ウェハWを輻射加熱するランプ44が設けられている。なお、ランプ44としては、例えば、ハロゲンランプやフラッシュランプなどを用いることができる。
The
また、搬送チャンバ31には、搬送チャンバ31内を排気する排気管32が接続されている。そして、搬送チャンバ31には、半導体ウェハWを搬送する搬送ロボット33が設けられ、搬送ロボット33には半導体ウェハWを保持する搬送アーム34が設けられている。
The
そして、搬送ロボット33は、シャッターバルブ45、46が閉じた状態で、例えば、図2のトレンチ5が形成された半導体ウェハWを搬送チャンバ31内に搬送する。そして、成膜チャンバ21、搬送チャンバ31および熱処理チャンバ41内を排気することで、成膜チャンバ21、搬送チャンバ31および熱処理チャンバ41内を所定の真空状態にする。そして、成膜チャンバ21、搬送チャンバ31および熱処理チャンバ41が所定の真空状態に達すると、シャッターバルブ45が開かれる。そして、搬送ロボット33は、図2のトレンチ5が形成された半導体ウェハWを成膜チャンバ21内に搬入し、テーブル25上に載置する。そして、半導体ウェハWがテーブル25上に載置されると、シャッターバルブ45が閉じられる。そして、ガス導入部23を介してTEOS/O3系混合ガスなどの反応ガスGを成膜チャンバ21内に導入し、抵抗加熱部26にて半導体ウェハWを成膜温度で加熱しながら、図2のトレンチ5内に図3の埋め込み絶縁膜6を成膜する。
Then, the
そして、図2のトレンチ5内に埋め込み絶縁膜6が成膜されると、反応ガスGの導入を停止し、成膜チャンバ21内に残留する反応ガスGを排気してから、シャッターバルブ45が開かれる。そして、搬送ロボット33は、シャッターバルブ45が開かれると、埋め込み絶縁膜6が成膜された半導体ウェハWを成膜チャンバ21から搬出する。そして、埋め込み絶縁膜6が成膜された半導体ウェハWが成膜チャンバ21から搬出されると、シャッターバルブ45が閉じられるとともに、ゲートバルブ46が開かれる。そして、搬送ロボット33は、埋め込み絶縁膜6が成膜された半導体ウェハWを熱処理チャンバ41に搬入し、テーブル43上に載置する。そして、半導体ウェハWがテーブル43上に載置されると、ゲートバルブ46が閉じられる。そして、ランプ44にて半導体ウェハWを成膜温度よりも高い熱処理温度で所定時間だけ加熱することで、埋め込み絶縁膜6の応力を緩和させる。
When the buried insulating
そして、埋め込み絶縁膜6が成膜された半導体ウェハWが熱処理されると、ゲートバルブ46が開かれる。そして、搬送ロボット33は、ゲートバルブ46が開かれると、熱処理された半導体ウェハWを熱処理チャンバ41から搬出する。そして、熱処理された半導体ウェハWが熱処理チャンバ41から搬出されると、ゲートバルブ46が閉じられるとともに、シャッターバルブ45が開かれる。
When the semiconductor wafer W on which the buried insulating
以後、搬送ロボット33は、成膜チャンバ21→熱処理チャンバ41→成膜チャンバ21→熱処理チャンバ41の順に搬送を行い、成膜チャンバ21および熱処理チャンバ41にて成膜処理および熱処理をそれぞれ繰り返し行わせることで、図3の埋め込み絶縁膜6上に図4、5の埋め込み絶縁膜7、8を順次形成させる。
Thereafter, the
これにより、図2のトレンチ5が形成された半導体ウェハWを大気に晒すことなく、埋め込み絶縁膜6、7、8をトレンチ5内に形成することができ、埋め込み絶縁膜6、7、8の汚染を防止しつつ、成膜処理および熱処理をそれぞれ繰り返すことが可能となるとともに、スループットの低下を抑制することができる。
Accordingly, the buried insulating
(第3実施形態)
図9は、本発明の第3実施形態に係る半導体製造装置の概略構成を示す断面図である。
図9において、半導体製造装置には、成膜チャンバ51が設けられている。ここで、成膜チャンバ51は、熱CVD法によって半導体ウェハW上に成膜処理を行うとともに、成膜処理の温度よりも高い温度にて半導体ウェハWを成膜処理に引き続いて輻射加熱することができる。
(Third embodiment)
FIG. 9 is a sectional view showing a schematic configuration of a semiconductor manufacturing apparatus according to the third embodiment of the present invention.
In FIG. 9, a
具体的には、成膜チャンバ51には、成膜チャンバ51内を排気する排気管52が接続されている。そして、成膜チャンバ51内には、半導体ウェハWを載置するテーブル55が設置されるとともに、ガス噴出孔54を介して反応ガスGまたはパージガスPを成膜チャンバ51内に導入するガス導入部53が設けられている。また、テーブル55下には、半導体ウェハWを輻射加熱するランプ56が設けられている。なお、ランプ56としては、例えば、ハロゲンランプやフラッシュランプなどを用いることができる。
Specifically, an
そして、例えば、図2のトレンチ5が形成された半導体ウェハWがテーブル55上に載置されると、成膜チャンバ51内を排気することで、成膜チャンバ51内を所定の真空状態にする。そして、成膜チャンバ51が所定の真空状態に達すると、ガス導入部53を介してTEOS/O3系混合ガスなどの反応ガスGを成膜チャンバ51内に導入し、ランプ56にて半導体ウェハWを成膜温度で加熱しながら、図2のトレンチ5内に図3の埋め込み絶縁膜6を成膜する。そして、図2のトレンチ5内に埋め込み絶縁膜6が成膜されると、反応ガスGの導入を停止し、成膜チャンバ51内に残留する反応ガスGを排気してから、ガス導入部53を介してN2ガスなどのパージガスPを成膜チャンバ51内に導入する。そして、埋め込み絶縁膜6が成膜された半導体ウェハWをランプ56にて成膜温度よりも高い熱処理温度で所定時間だけ加熱することで、埋め込み絶縁膜6の応力を緩和させる。
Then, for example, when the semiconductor wafer W in which the
そして、埋め込み絶縁膜6が成膜された半導体ウェハWを熱処理が完了すると、成膜チャンバ51内に残留するパージガスPを排気してから、ガス導入部53を介して反応ガスGを成膜チャンバ51内に導入する。以後、成膜チャンバ51内で成膜処理および熱処理をそれぞれ繰り返し行わせることで、図3の埋め込み絶縁膜6上に図4、5の埋め込み絶縁膜7、8を順次形成させる。
When the heat treatment is completed on the semiconductor wafer W on which the buried insulating
これにより、成膜処理および熱処理を同一の成膜チャンバ51内でそれぞれ繰り返し行わせることが可能となり、成膜装置と熱処理装置を別個に設ける必要がなくなることから、省スペース化を図ることが可能となるとともに、スループットの低下を抑制することができる。
As a result, it is possible to repeatedly perform the film forming process and the heat treatment in the same
1 半導体基板、2 トンネル絶縁膜、3 電荷保持膜、3a フローティングゲート電極、4 ストッパ膜、5 トレンチ、6、7、8 埋め込み絶縁膜、9 ゲート間絶縁膜、10 コントロールゲート電極、21、51 成膜チャンバ、22、32、42、52 排気管、23、53 ガス導入部、24、54 ガス噴出孔、25、43、55 テーブル、26 抵抗加熱部、31 搬送チャンバ、33 搬送ロボット、34 搬送アーム、41 熱処理チャンバ、44、56 ランプ、45、46 シャッターバルブ
DESCRIPTION OF
Claims (5)
前記下地層の側面に沿って前記半導体基板に形成されたトレンチであって、前記半導体基板の表面部よりも前記トレンチの底部側にて、対向する前記トレンチの一対の側壁間の距離が前記表面部における前記一対の側壁間の距離より大なる部分を有するトレンチと、
前記下地層の側面および前記トレンチの前記一対の側壁に沿って形成された第1の埋め込み絶縁膜であって、前記下地層の側面に形成された膜厚より前記一対の側壁それぞれに形成された膜厚が厚く、前記表面部における前記第1の埋め込み絶縁膜間の距離が、前記表面部よりも前記底部側のいずれの部分における前記第1の埋め込み絶縁膜間の距離以上となるように形成された第1の埋め込み絶縁膜と、
前記第1の埋め込み絶縁膜の間に形成された第2の埋め込み絶縁膜とを備えることを特徴とする半導体装置。 An underlayer formed on a semiconductor substrate;
A trench formed in the semiconductor substrate along a side surface of the base layer, wherein a distance between a pair of side walls of the trench facing each other is closer to the bottom side of the trench than a surface portion of the semiconductor substrate. A trench having a portion larger than the distance between the pair of side walls in the portion;
A first buried insulating film formed along the side surface of the base layer and the pair of side walls of the trench, and formed on each of the pair of side walls from a film thickness formed on the side surface of the base layer. Formed such that the distance between the first buried insulating films on the surface portion is greater than the distance between the first buried insulating films in any part on the bottom side of the surface portion. A first buried insulating film formed;
A semiconductor device comprising: a second buried insulating film formed between the first buried insulating films.
前記成膜処理の温度よりも高い温度にて熱処理を行う熱処理チャンバと、
真空状態を保ったままの状態で、前記成膜チャンバおよび前記熱処理チャンバに半導体ウェハを搬送する搬送チャンバとを備えることを特徴とする半導体製造装置。 A film forming chamber for performing a film forming process by a thermal CVD method;
A heat treatment chamber for performing heat treatment at a temperature higher than the temperature of the film formation process;
A semiconductor manufacturing apparatus comprising: a transfer chamber for transferring a semiconductor wafer to the film formation chamber and the heat treatment chamber while maintaining a vacuum state.
前記成膜処理の温度よりも高い温度にて前記半導体ウェハを前記成膜チャンバ内で前記成膜処理に引き続いて輻射加熱する輻射加熱部とを備えることを特徴とする半導体製造装置。 A film forming chamber for performing a film forming process on a semiconductor wafer by a thermal CVD method;
A semiconductor manufacturing apparatus, comprising: a radiation heating unit configured to radiately heat the semiconductor wafer in the film formation chamber following the film formation process at a temperature higher than the temperature of the film formation process.
熱CVD法によって前記凹部の内面に沿って第1の埋め込み絶縁膜を成膜する工程と、
前記第1の埋め込み絶縁膜の成膜時よりも高い温度にて前記第1の埋め込み絶縁膜を熱処理する工程と、
熱CVD法によって前記第1の埋め込み絶縁膜上に第2の埋め込み絶縁膜を成膜する工程と、
前記第2の埋め込み絶縁膜の成膜時よりも高い温度にて前記第2の埋め込み絶縁膜を熱処理する工程とを備えることを特徴とする半導体装置の製造方法。 Forming a recess in the semiconductor substrate;
Forming a first buried insulating film along the inner surface of the recess by a thermal CVD method;
Heat-treating the first buried insulating film at a temperature higher than that at the time of forming the first buried insulating film;
Forming a second buried insulating film on the first buried insulating film by a thermal CVD method;
And a step of heat-treating the second buried insulating film at a temperature higher than that at the time of forming the second buried insulating film.
前記半導体基板上に下地層を形成する工程と、
前記下地層を通して前記半導体基板内にトレンチを形成する工程とを備え、
前記第1の埋め込み絶縁膜の成膜条件は、前記トレンチ内に露出した前記下地層の表面よりも前記半導体基板の表面での成膜レートが大きくなるように設定されることを特徴とする請求項4に記載の半導体装置の製造方法。 Forming a recess in the semiconductor substrate,
Forming a base layer on the semiconductor substrate;
Forming a trench in the semiconductor substrate through the underlayer,
The film formation condition of the first buried insulating film is set so that a film formation rate on the surface of the semiconductor substrate is larger than a surface of the base layer exposed in the trench. Item 5. A method for manufacturing a semiconductor device according to Item 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008183607A JP2010027648A (en) | 2008-07-15 | 2008-07-15 | Semiconductor device, semiconductor manufacturing apparatus, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008183607A JP2010027648A (en) | 2008-07-15 | 2008-07-15 | Semiconductor device, semiconductor manufacturing apparatus, and method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010027648A true JP2010027648A (en) | 2010-02-04 |
Family
ID=41733232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008183607A Pending JP2010027648A (en) | 2008-07-15 | 2008-07-15 | Semiconductor device, semiconductor manufacturing apparatus, and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010027648A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8906246B2 (en) | 2011-03-29 | 2014-12-09 | Tokyo Electron Limited | Film deposition apparatus and film deposition method |
-
2008
- 2008-07-15 JP JP2008183607A patent/JP2010027648A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8906246B2 (en) | 2011-03-29 | 2014-12-09 | Tokyo Electron Limited | Film deposition apparatus and film deposition method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4984558B2 (en) | Manufacturing method of semiconductor device | |
US8211779B2 (en) | Method for forming isolation layer in semiconductor device | |
JP2003197784A (en) | Method for manufacturing flash memory cell | |
CN101894789B (en) | Method for fabricating an isolation structure | |
JP2003045957A (en) | Method of isolating elements of semiconductor device | |
TW201448035A (en) | Semiconductor device manufacturing method | |
KR100748559B1 (en) | Flash memory device and method of forming the same | |
US20090017597A1 (en) | Method for manufacturing shallow trench isolation | |
JP2009099909A (en) | Method of manufacturing semiconductor device | |
KR101079202B1 (en) | Semiconductor device with recess gate and method for manufacturing the same | |
JP2008306139A (en) | Method for forming element isolation structure of semiconductor device, element isolation structure of semiconductor device, and semiconductor memory | |
JP5030126B2 (en) | Method for forming element isolation film of semiconductor element | |
CN108987333B (en) | Shallow trench isolation structure and forming method thereof | |
KR100559033B1 (en) | Method of forming a shallow trench isolation film in a semiconductor device | |
TWI240357B (en) | Shallow trench isolation fabrication | |
KR100745954B1 (en) | Method for fabricating flash memory device | |
JP2010027648A (en) | Semiconductor device, semiconductor manufacturing apparatus, and method for manufacturing semiconductor device | |
JP2024503439A (en) | CD dependent gap filling and conformal membranes | |
KR101077014B1 (en) | Method for forming the isolation layer of semiconductor device | |
KR100542394B1 (en) | Method of forming gate electrode in semiconductor devices | |
KR100949867B1 (en) | The method for forming the isolation film of semiconductor device | |
JP2010050145A (en) | Method for manufacturing element isolation structure, and element isolation structure | |
KR20070000603A (en) | Method of manufacturing a floating gate in non-volatile memory device | |
TW522510B (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
KR20070065482A (en) | Method of manufacturing a floating gate in non-volatile memory device |