JP2010026209A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2010026209A
JP2010026209A JP2008186908A JP2008186908A JP2010026209A JP 2010026209 A JP2010026209 A JP 2010026209A JP 2008186908 A JP2008186908 A JP 2008186908A JP 2008186908 A JP2008186908 A JP 2008186908A JP 2010026209 A JP2010026209 A JP 2010026209A
Authority
JP
Japan
Prior art keywords
voltage
driving transistor
transistor
light emitting
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008186908A
Other languages
Japanese (ja)
Inventor
Yasuhiro Seto
康宏 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2008186908A priority Critical patent/JP2010026209A/en
Publication of JP2010026209A publication Critical patent/JP2010026209A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To set a desired driving voltage of a driving transistor in a capacitive element which holds the driving voltage of the driving transistor in one display period without being affected by the ratio of the capacitance value of the capacitive element and the capacitance value of parasitic capacitance of a light emitting device. <P>SOLUTION: A signal corresponding to the threshold voltage of the driving transistor 11b is detected by detecting a voltage at the source terminal S of the driving transistor 11b when the parasitic capacitance 51 of the light emitting device 11a is charged. A data signal based upon the detected signal corresponding to the threshold voltage and the driving voltage of the driving transistor 11b corresponding to the light emission amount of the light emitting device 11a is supplied to the source terminal S of the driving transistor 11b through a data line 14 and a transistor 11e for threshold voltage detection. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、アクティブマトリクス方式で駆動される発光素子を備えた表示装置およびその表示装置の駆動制御方法に関するものである。   The present invention relates to a display device including a light emitting element driven by an active matrix method and a drive control method for the display device.

従来、有機EL発光素子などの発光素子を用いた表示装置が提案されており、テレビや携帯電話のディスプレイなど種々の分野での利用が提案されている。   Conventionally, display devices using light-emitting elements such as organic EL light-emitting elements have been proposed, and their use in various fields such as displays for televisions and mobile phones has been proposed.

一般に、有機EL発光素子は電流駆動型発光素子であるため、液晶ディスプレイとは異なり、その駆動回路として画素回路を選択する選択用トランジスタと表示画像に応じた電荷を保持する保持容量と有機EL発光素子を駆動する駆動用トランジスタが最低限必要である(たとえば、特許文献1参照)。   In general, an organic EL light emitting element is a current driven light emitting element. Therefore, unlike a liquid crystal display, a selection transistor that selects a pixel circuit as a driving circuit thereof, a storage capacitor that holds charges according to a display image, and organic EL light emission A driving transistor for driving the element is at least necessary (see, for example, Patent Document 1).

そして、従来、アクティブマトリクス方式の有機EL表示装置の画素回路には、低温ポリシリコンまたはアモルファスシリコンからなる薄膜トランジスタが用いられていた。   Conventionally, a thin film transistor made of low-temperature polysilicon or amorphous silicon has been used in a pixel circuit of an active matrix organic EL display device.

しかしながら、低温ポリシリコンの薄膜トランジスタは高移動度と閾値電圧安定性を得ることができるが、移動度の均一性に問題がある。また、アモルファスシリコンの薄膜トランジスタは移動度均一性を得ることができるが、移動度の低さと閾値電圧の経時変動の問題がある。   However, a low-temperature polysilicon thin film transistor can obtain high mobility and threshold voltage stability, but has a problem in uniformity of mobility. Amorphous silicon thin film transistors can achieve mobility uniformity, but have problems of low mobility and threshold voltage variation over time.

上記のような移動度の不均一性および閾値電圧の不安定性は表示画像のムラとなって現れる。そこで、たとえば特許文献2においては、画素回路内にダイオード接続方式の補償回路を設けた表示装置が提案されている。   The non-uniformity of mobility and the instability of the threshold voltage as described above appear as unevenness in the display image. Thus, for example, Patent Document 2 proposes a display device in which a diode connection type compensation circuit is provided in a pixel circuit.

しかしながら、特許文献2に記載の補償回路を設けるようにしたのでは、画素回路が複雑化し、歩留まり低下によるコストアップ、開口率の低下を招くことになる。   However, if the compensation circuit described in Patent Document 2 is provided, the pixel circuit becomes complicated, leading to an increase in cost due to a decrease in yield and a decrease in aperture ratio.

そこで、たとえば、特許文献3においては、有機EL発光素子が有する寄生容量への充電動作を行なうことによって駆動用トランジスタの閾値電圧を補正し、画素回路において使用するトランジスタ数を削減する方法が提案されている。   Therefore, for example, Patent Document 3 proposes a method of correcting the threshold voltage of the driving transistor by performing a charging operation on the parasitic capacitance of the organic EL light emitting element and reducing the number of transistors used in the pixel circuit. ing.

ここで、特許文献3に記載の画素回路の構成および動作について以下に説明する。   Here, the configuration and operation of the pixel circuit described in Patent Document 3 will be described below.

特許文献3に記載の画素回路100は、図18に示すように、有機EL発光素子100aと、有機EL発光素子100aに後述する駆動電流および検出電流を流す駆動用トランジスタ100bと、駆動用トランジスタ100bのゲート端子Gとソース端子Sとの間に接続された容量素子100cと、選択用トランジスタ100dとから構成されている。   As shown in FIG. 18, the pixel circuit 100 described in Patent Literature 3 includes an organic EL light emitting element 100a, a driving transistor 100b that causes a driving current and a detection current described later to flow through the organic EL light emitting element 100a, and a driving transistor 100b. The capacitor element 100c is connected between the gate terminal G and the source terminal S, and a selection transistor 100d.

次に、画素回路100の動作について、図19に示すタイミングチャートおよび図20から図23を参照しながら説明する。なお、図19には、走査信号Vscan、電源電圧Vddx、データ信号Vdata、ソース電圧Vsおよびゲート−ソース間電圧Vgsの電圧波形が示されている。   Next, the operation of the pixel circuit 100 will be described with reference to the timing chart shown in FIG. 19 and FIGS. 20 to 23. FIG. 19 shows voltage waveforms of the scanning signal Vscan, the power supply voltage Vddx, the data signal Vdata, the source voltage Vs, and the gate-source voltage Vgs.

まず、走査線15に、図19に示すようなオン走査信号が出力される(図19における時刻t1)。そして、図20に示すように、オン走査信号に応じて選択用トランジスタ100dがONし、駆動用トランジスタ100bのゲート端子Gとデータ線14とが短絡される。   First, an on-scan signal as shown in FIG. 19 is output to the scan line 15 (time t1 in FIG. 19). Then, as shown in FIG. 20, the selection transistor 100d is turned ON in response to the ON scanning signal, and the gate terminal G of the driving transistor 100b and the data line 14 are short-circuited.

そして、まずリセット動作が行なわれる(図19のt1〜t2、図20参照)。具体的には、データ駆動回路からデータ線14にデータバス信号VBが出力される。   First, a reset operation is performed (see t1 to t2 in FIG. 19 and FIG. 20). Specifically, the data bus signal VB is output from the data driving circuit to the data line 14.

ここで、有機EL発光素子100aの発光閾値電圧をVf0、駆動用トランジスタ100bの閾値電圧Vthとすると、データバス信号VBは下式が条件となる。すなわち、データバス信号VBの供給により駆動用トランジスタ100bがオン動作するが、データバス信号VBはVf0+Vthより小さいので有機EL発光素子100aが発光することはない。   Here, assuming that the light emission threshold voltage of the organic EL light emitting element 100a is Vf0 and the threshold voltage Vth of the driving transistor 100b, the condition of the data bus signal VB is as follows. That is, the driving transistor 100b is turned on by the supply of the data bus signal VB, but the organic EL light emitting element 100a does not emit light because the data bus signal VB is smaller than Vf0 + Vth.

Vth<VB<Vf0+Vth
ここで、このリセット動作の直前は発光期間であるため、有機EL発光素子100aの寄生容量102には何らかの電荷が残っている。そして、ここで電源ライン105の電源電圧VddxがVddから0Vに変化すると、駆動用トランジスタ100bは、有機EL発光素子100a側の端子がドレイン端子D、電源ライン105側の端子がソース端子Sとなり、有機EL発光素子100aの寄生容量102に残っている電荷が駆動用トランジスタ100bのソース−ドレイン間を経由して電源ライン105に放電され、最終的には有機EL発光素子100aのアノード端子の電位は0Vとなる。
Vth <VB <Vf0 + Vth
Here, since the light emission period is immediately before the reset operation, some charge remains in the parasitic capacitance 102 of the organic EL light emitting element 100a. When the power supply voltage Vddx of the power supply line 105 changes from Vdd to 0V, the driving transistor 100b has the drain terminal D on the organic EL light emitting element 100a side and the source terminal S on the power supply line 105 side. The charge remaining in the parasitic capacitance 102 of the organic EL light emitting device 100a is discharged to the power supply line 105 via the source-drain of the driving transistor 100b, and finally the potential of the anode terminal of the organic EL light emitting device 100a is 0V.

そして、次に閾値電圧検出動作が行なわれる(図19のt2〜t3、図21参照)。具体的には、まず、電源ライン105の電源電圧VddxがVddに戻り、これにより駆動用トランジスタ100bは、電源ライン105側の端子がドレイン端子Dとなり、有機EL発光素子100a側の端子がソース端子Sとなる。   Then, a threshold voltage detection operation is performed (t2 to t3 in FIG. 19, see FIG. 21). Specifically, first, the power supply voltage Vddx of the power supply line 105 returns to Vdd, whereby the drive transistor 100b has the terminal on the power supply line 105 side as the drain terminal D and the terminal on the organic EL light emitting element 100a side as the source terminal. S.

そして、このとき駆動用トランジスタ100bのゲート端子Gにはデータバス信号VBが供給されているのでVgs>Vthとなっており、駆動用トランジスタ100bにはVgsに応じた検出電流Iddが流れる。そして、この検出電流Iddにより有機EL発光素子100aの寄生容量102が充電され、駆動用トランジスタ100bのソース端子Sのソース電圧Vsが上昇する。   At this time, since the data bus signal VB is supplied to the gate terminal G of the driving transistor 100b, Vgs> Vth, and the detection current Idd corresponding to Vgs flows through the driving transistor 100b. Then, the parasitic capacitance 102 of the organic EL light emitting element 100a is charged by the detection current Idd, and the source voltage Vs of the source terminal S of the driving transistor 100b is increased.

駆動用トランジスタ100bのゲート端子Gに供給されるデータバス信号VBは固定電圧であるため、ソース電圧Vsの上昇によりVgsは低下して検出電流Iddは減少し、最終的には、検出電流Iddが十分小さくなったところでソース電圧Vsの上昇が停止する。   Since the data bus signal VB supplied to the gate terminal G of the driving transistor 100b is a fixed voltage, Vgs decreases and the detection current Idd decreases due to the increase of the source voltage Vs. When the voltage becomes sufficiently small, the increase in the source voltage Vs stops.

このとき、容量素子100cの端子間電圧Vcsは、
Vcs=Vgs=Vth
となり、駆動用トランジスタ100bの閾値電圧Vthが保持される。
At this time, the inter-terminal voltage Vcs of the capacitive element 100c is
Vcs = Vgs = Vth
Thus, the threshold voltage Vth of the driving transistor 100b is held.

そして、次にプログラム動作が行なわれる(図19のt3〜t4、図22参照)。具体的には、データ線14にプログラムデータ信号Vprgが出力され、画素回路100に入力される。   Next, a program operation is performed (see t3 to t4 in FIG. 19, see FIG. 22). Specifically, the program data signal Vprg is output to the data line 14 and input to the pixel circuit 100.

ここで、プログラムデータ信号Vprgは、
Vprg=VB+Vod
である。Vodは駆動用トランジスタ100bのオーバードライブ電圧であり、
Vod=Vgs−Vth
である。すなわち、Vodは、表示画像に応じた大きさの電圧値の信号である。
Here, the program data signal Vprg is
Vprg = VB + Vod
It is. Vod is an overdrive voltage of the driving transistor 100b,
Vod = Vgs−Vth
It is. That is, Vod is a voltage value signal having a magnitude corresponding to the display image.

上式を満たすプログラムデータ信号Vprgが入力されると、駆動用トランジスタ100bのソース電圧Vsは容量素子100cの容量Csと有機EL発光素子100aの寄生容量102の容量Cdの分圧となるため、
Vs=(VB−Vth)+Vod×{Cs/(Cd+Cs)}
となるが、Cs≪CdであればVod×{Cs/(Cd+Cs)}≒0であるため、
Vs≒VB−Vth
となり、容量素子100cには、ほぼ閾値電圧検出動作で検出した閾値電圧VthにVodを加算した電圧が設定される。
When the program data signal Vprg satisfying the above equation is input, the source voltage Vs of the driving transistor 100b is divided between the capacitance Cs of the capacitive element 100c and the capacitance Cd of the parasitic capacitance 102 of the organic EL light emitting element 100a.
Vs = (VB−Vth) + Vod × {Cs / (Cd + Cs)}
However, if Cs << Cd, Vod × {Cs / (Cd + Cs)} ≈0,
Vs≈VB-Vth
Thus, a voltage obtained by adding Vod to the threshold voltage Vth detected by the threshold voltage detection operation is set in the capacitive element 100c.

そして、次に発光動作が行なわれる(図19のt4以降、図23参照)。具体的には、走査線15にオフ走査信号が出力される(図19における時刻t4)。   Then, the light emission operation is performed (see FIG. 23 after t4 in FIG. 19). Specifically, an off scanning signal is output to the scanning line 15 (time t4 in FIG. 19).

そして、図23に示すように、オフ走査信号に応じて選択用トランジスタ100dがOFFし、駆動用トランジスタ100bのゲート端子Gとデータ線14とが切り離される。   Then, as shown in FIG. 23, the selection transistor 100d is turned OFF in response to the OFF scanning signal, and the gate terminal G of the driving transistor 100b and the data line 14 are disconnected.

そして、駆動用トランジスタ100bのゲート−ソース間電圧VgsがVod+Vthとなり、駆動用トランジスタ100bのドレイン−ソース間に駆動電流Idvが流れる。   Then, the gate-source voltage Vgs of the driving transistor 100b becomes Vod + Vth, and the driving current Idv flows between the drain and source of the driving transistor 100b.

この駆動電流Idvにより有機EL発光素子100aの寄生容量102が充電され、駆動用トランジスタ100bのソース電圧Vsが上昇するが、ゲート−ソース間電圧Vgsは、容量素子100cの保持電圧Vod+Vthにより保持されたままなので、やがてソース電圧Vsは有機EL発光素子100aの発光閾値電圧Vf0を超え、有機EL発光素子100aの発光部101において定電流での発光動作が行なわれる。
特開平8−234683号公報 特開2003−255856号公報 特開2003−271095号公報 特開2006−227237号公報
The drive current Idv charges the parasitic capacitance 102 of the organic EL light emitting device 100a, and the source voltage Vs of the drive transistor 100b rises. However, the gate-source voltage Vgs is held by the hold voltage Vod + Vth of the capacitor 100c. Accordingly, the source voltage Vs eventually exceeds the light emission threshold voltage Vf0 of the organic EL light emitting element 100a, and the light emitting operation of the organic EL light emitting element 100a is performed at a constant current.
JP-A-8-234683 JP 2003-255856 A JP 2003-271095 A JP 2006-227237 A

ここで、特許文献3に記載の画素回路100においては、上述したように、容量素子100cに1表示期間中の駆動用トランジスタの駆動電圧が保持されるが、容量素子100cに必要な静電容量Csは、駆動用トランジスタ100bのゲートリーク電流や選択用トランジスタ100dのオフ電流によって決定される。   Here, in the pixel circuit 100 described in Patent Document 3, as described above, the driving voltage of the driving transistor during one display period is held in the capacitor 100c, but the capacitance necessary for the capacitor 100c. Cs is determined by the gate leakage current of the driving transistor 100b and the off-current of the selection transistor 100d.

また、上述したように、プログラム動作時においては、容量素子100cの静電容量Csが有機EL発光素子100aの寄生容量102の容量Cdより十分小さいことが求められる。そして、Cd≫Csの前提が崩れると、プログラム動作時に、Vodが全て容量素子100cに設定されずにCsとCdの比に分圧されて設定され、プログラム誤差が発生する。   Further, as described above, during the program operation, the capacitance Cs of the capacitive element 100c is required to be sufficiently smaller than the capacitance Cd of the parasitic capacitance 102 of the organic EL light emitting element 100a. When the premise of Cd >> Cs is broken, during the program operation, all of Vod is not set in the capacitive element 100c but is divided and set to the ratio of Cs and Cd, and a program error occurs.

したがって、Cd≫Csが前提となるが、このことは高精細パネルにおける有機EL発光素子の寄生容量の減少に合わせて容量素子100cの静電容量も減少させることを要求することになり、容量素子100cの保持特性の悪化の要因となる。   Therefore, Cd >> Cs is premised, which requires that the capacitance of the capacitive element 100c be reduced in accordance with the reduction of the parasitic capacitance of the organic EL light emitting element in the high-definition panel. It becomes a factor of deterioration of the holding characteristics of 100c.

また、特許文献3に記載の画素回路100の閾値電圧検出動作においては、上述したように、駆動用トランジスタ100bにより流れた検出電流Iddが十分小さくなり、駆動用トランジスタ100bのソース電圧Vsの上昇が停止した時のVgsを閾値電圧Vthとして検出するようにしたが、実際には、駆動用トランジスタ100bを構成する薄膜トランジスタのサブスレッシュ領域の電流特性によって、上記のようにして検出した閾値電圧Vthと理論式で求められる閾値電圧Vth’とは大きさが異なる。   Further, in the threshold voltage detection operation of the pixel circuit 100 described in Patent Document 3, as described above, the detection current Idd flowing through the driving transistor 100b is sufficiently small, and the source voltage Vs of the driving transistor 100b is increased. Although Vgs at the time of stoppage is detected as the threshold voltage Vth, actually, the threshold voltage Vth detected as described above is theoretically determined by the current characteristics of the sub-threshold region of the thin film transistor constituting the driving transistor 100b. The magnitude is different from the threshold voltage Vth ′ obtained by the equation.

そして、プログラム動作において設定するVodは、理論式で求められた閾値電圧Vth’に基づいて算出される電圧である。   Vod set in the program operation is a voltage calculated based on the threshold voltage Vth ′ obtained by a theoretical formula.

ここで、図24に、サブスレッシュ領域電流の小さい薄膜トランジスタと大きいトランジスタの駆動電流Idとゲート−ソース間電圧Vgsとの関係を示す。両者の違いをより明確にするために、図25に√IdとVgsとの関係を示す。図24および図25における太線がサブスレッシュ領域電流の小さい薄膜トランジスタの電流特性を示し、細線がサブスレッシュ領域電流の大きい薄膜トランジスタの電流特性を示している。さらに、図25においては理論式から求められる電流特性を破線で示している。   Here, FIG. 24 shows the relationship between the driving current Id and the gate-source voltage Vgs of the thin film transistor having a small subthreshold region current and the large transistor. In order to clarify the difference between the two, FIG. 25 shows the relationship between √Id and Vgs. 24 and 25, the thick line indicates the current characteristic of the thin film transistor with a small subthreshold region current, and the thin line indicates the current characteristic of the thin film transistor with a large subthreshold region current. Furthermore, in FIG. 25, the current characteristic calculated | required from a theoretical formula is shown with the broken line.

図25に示す電流特性からわかるように、理論式から求められる閾値電圧Vth’は、薄膜トランジスタに電流が流れ始めるVgsの値Vonよりも高い値となる。   As can be seen from the current characteristics shown in FIG. 25, the threshold voltage Vth ′ obtained from the theoretical formula is higher than the value Von of Vgs at which current starts to flow through the thin film transistor.

したがって、上述した画素回路の閾値電圧検出動作を行った場合、本来、図25に示す閾値電圧Vth’に近い電圧を検出すべきところ、サブスレッシュ領域電流の小さい薄膜トランジスタを用いた場合には、閾値電圧としてVonが検出されることになり、また、サブスレッシュ領域電圧の大きい薄膜トランジスタを用いた場合には、閾値電圧としてVonを検出することになり、薄膜トランジスタ毎に検出される閾値電圧と理論式から求められる閾値電圧Vth’との差が異なることになる。その結果、閾値電圧Vth’に基づいて算出されるVodについて画素回路毎に誤差が生じ、プログラム誤差となる。 Therefore, when the threshold voltage detection operation of the pixel circuit described above is performed, a voltage close to the threshold voltage Vth ′ shown in FIG. 25 should be detected. When a thin film transistor having a small subthreshold region current is used, the threshold voltage is detected. Von 1 is detected as a voltage, and when a thin film transistor having a large subthreshold voltage is used, Von 2 is detected as a threshold voltage. The difference from the threshold voltage Vth ′ obtained from the equation is different. As a result, an error occurs in each pixel circuit with respect to Vod calculated based on the threshold voltage Vth ′, resulting in a program error.

また、有機EL発光素子100aの寄生容量102は、通常150pF〜300pF/mm程度であるが、有機発光材の誘電率、膜厚により決まるため、R、GまたはBで寄生容量が大きく異なる。 In addition, the parasitic capacitance 102 of the organic EL light emitting device 100a is usually about 150 pF to 300 pF / mm 2 , but is determined by the dielectric constant and film thickness of the organic light emitting material.

一般的に、アクティブマトリクス基板は、走査方向(データ線が延びる方向)に直交する方向(走査線が延びる方向)にR、G、Bの順に繰り返して画素回路が配置されることになる。したがって、同一走査線に接続される画素回路は同じタイミングで制御されるため、閾値電圧検出動作もR、G、Bの画素回路で同じタイミングで行われることになる。   In general, in an active matrix substrate, pixel circuits are repeatedly arranged in the order of R, G, and B in a direction orthogonal to a scanning direction (a direction in which data lines extend) (a direction in which the scanning lines extend). Accordingly, since the pixel circuits connected to the same scanning line are controlled at the same timing, the threshold voltage detection operation is also performed at the same timing in the R, G, and B pixel circuits.

しかしながら、閾値電圧検出時間は、有機EL発光素子100aの寄生容量102の大きさと駆動用トランジスタ100bの電流特性で決まるため、R、G、Bの有機EL発光素子の寄生容量の偏差により、駆動用トランジスタ100bの閾値電圧の検出誤差を生じてしまう。 However, since the threshold voltage detection time is determined by the size of the parasitic capacitance 102 of the organic EL light emitting element 100a and the current characteristics of the driving transistor 100b, the threshold voltage detection time depends on the deviation of the parasitic capacitance of the R, G, B organic EL light emitting elements. A detection error of the threshold voltage of the transistor 100b occurs.

ここで、サブスレッシュ領域電流の小さい薄膜トランジスタを駆動用トランジスタとして用いた画素回路において、有機EL発光素子の寄生容量の容量値Cdを2pFと4pFに設定した場合における駆動用トランジスタのVgsの特性をシミュレーションした結果を図26に示す。図26においては、容量値Cdを2pFに設定した場合におけるVgsの特性を細線で、容量値Cdを4pFに設定した場合におけるVgsの特性を太線で、理論式から求められる閾値電圧1.46Vを破線で示している。   Here, in a pixel circuit using a thin film transistor having a small sub-threshold region current as a driving transistor, the characteristics of the Vgs of the driving transistor when the capacitance value Cd of the parasitic capacitance of the organic EL light emitting element is set to 2 pF and 4 pF are simulated. The results are shown in FIG. In FIG. 26, the characteristic of Vgs when the capacitance value Cd is set to 2 pF is a thin line, the characteristic of Vgs when the capacitance value Cd is set to 4 pF is a thick line, and the threshold voltage 1.46 V obtained from the theoretical formula is It is indicated by a broken line.

また、サブスレッシュ領域電流の大きい薄膜トランジスタを駆動用トランジスタとして用いた画素回路において、有機EL発光素子の寄生容量の容量値Cdを2pFと4pFに設定した場合における駆動用トランジスタのVgsの特性をシミュレーションした結果を図27に示す。図27においては、容量値Cdを2pFに設定した場合におけるVgsの特性を細線で、容量値Cdを4pFに設定した場合におけるVgsの特性を太線で、理論式から求められる閾値電圧1.46Vを破線で示している。   In addition, in a pixel circuit using a thin film transistor having a large sub-threshold region current as a driving transistor, the characteristics of the Vgs of the driving transistor were simulated when the capacitance value Cd of the parasitic capacitance of the organic EL light emitting element was set to 2 pF and 4 pF. The results are shown in FIG. In FIG. 27, the characteristic of Vgs when the capacitance value Cd is set to 2 pF is a thin line, the characteristic of Vgs when the capacitance value Cd is set to 4 pF is a thick line, and the threshold voltage 1.46 V obtained from the theoretical formula is It is indicated by a broken line.

図26に示されるシミュレーション結果から、サブスレッシュ領域電流の小さい薄膜トランジスタを駆動用トランジスタとして用いた場合には、たとえば、理論式から求められる閾値電圧1.46Vに基づいて閾値電圧検出期間を50μs程度に設定すれば、容量値Cdが変化しても50μs時点におけるVgsに変化はなく、すなわち閾値電圧の検出値に大きな誤差は発生しないことがわかる。   From the simulation results shown in FIG. 26, when a thin film transistor having a small sub-threshold region current is used as a driving transistor, for example, the threshold voltage detection period is set to about 50 μs based on a threshold voltage of 1.46 V obtained from a theoretical formula. If set, it can be seen that even if the capacitance value Cd changes, there is no change in Vgs at the time of 50 μs, that is, no large error occurs in the detection value of the threshold voltage.

しかしながら、図27に示されるシミュレーション結果から、サブスレッシュ領域電流の小さい薄膜トランジスタを駆動用トランジスタとして用いた場合には、たとえば、理論式から求められる閾値電圧1.46Vに基づいて閾値電圧検出期間を25μs程度に設定すると、容量値Cdが変化すると25μs時点におけるVgsが大きく変化し、すなわち閾値電圧の検出値に大きな誤差が発生することがわかる。   However, from the simulation results shown in FIG. 27, when a thin film transistor having a small sub-threshold region current is used as a driving transistor, for example, the threshold voltage detection period is set to 25 μs based on the threshold voltage of 1.46 V obtained from the theoretical formula. If it is set to about, it can be seen that when the capacitance value Cd changes, Vgs at 25 μs changes greatly, that is, a large error occurs in the detected value of the threshold voltage.

上記のようなR、G、Bの有機EL発光素子の寄生容量の偏差の問題を解消するには、たとえば、図28に示すように、駆動用トランジスタ100bのソース端子に接続される静電容量の容量値がR、G、Bの画素回路間で同じになるように補正容量素子100eを各画素回路毎に設けることが考えられる。   In order to eliminate the problem of the parasitic capacitance deviation of the organic EL light emitting elements of R, G, and B as described above, for example, as shown in FIG. 28, the capacitance connected to the source terminal of the driving transistor 100b. It is conceivable that the correction capacitance element 100e is provided for each pixel circuit so that the capacitance values of R, G and B are the same among the pixel circuits.

しかしながら、補正容量素子100eを設けることによって開口率が低下し、これにより有機EL発光素子の寿命が低下する。また、歩留りが低下してコストアップを招くことになる。   However, the provision of the correction capacitor element 100e decreases the aperture ratio, thereby reducing the life of the organic EL light emitting element. In addition, the yield is reduced and the cost is increased.

また、特許文献3に記載の画素回路では、駆動用トランジスタとしてN型薄膜トランジスタを用いる必要があり、そのN型の薄膜トランジスタとしてはアモルファスシリコンの薄膜トランジスタが想定される。   In the pixel circuit described in Patent Document 3, it is necessary to use an N-type thin film transistor as a driving transistor, and an amorphous silicon thin film transistor is assumed as the N-type thin film transistor.

しかしながら、アモルファスシリコンの薄膜トランジスタは、ゲート電圧印加による電圧ストレスによってその閾値電圧がシフトしてしまうという問題がある。   However, an amorphous silicon thin film transistor has a problem that its threshold voltage shifts due to voltage stress caused by application of a gate voltage.

特許文献3に記載の画素回路における閾値電圧検出動作では、有機EL発光素子100aを発光させずにその寄生容量102に充電を行なう必要があるため、図29に示すように、駆動用トランジスタ100bのソース電圧Vs(有機EL発光素子100aのアノード端子の電圧)を有機EL発光素子100aの発光閾値電圧Vf0以下にする必要がある。そして、駆動用トランジスタのソース電圧Vsは、図29に示すように、駆動用トランジスタ100bの閾値電圧の大きさ(駆動用トランジスタ100bの閾値電圧の最小値Vthmin〜最大値Vthmax)によって決まってくるため、上述したように電圧ストレスによって閾値電圧がシフトしたのでは、正確な閾値電圧を検出することができず、正常な補正動作を行なうことができなくなって表示画像の品質の劣化を招くことになる。なお、図29におけるVBは駆動用トランジスタのゲート端子に印加される固定電圧を示し、ΔVthは駆動用トランジスタの閾値電圧のバラツキの大きさを示している。   In the threshold voltage detection operation in the pixel circuit described in Patent Document 3, it is necessary to charge the parasitic capacitance 102 without causing the organic EL light emitting element 100a to emit light. Therefore, as shown in FIG. The source voltage Vs (the voltage at the anode terminal of the organic EL light emitting device 100a) needs to be equal to or lower than the light emission threshold voltage Vf0 of the organic EL light emitting device 100a. As shown in FIG. 29, the source voltage Vs of the driving transistor is determined by the magnitude of the threshold voltage of the driving transistor 100b (minimum value Vthmin to maximum value Vthmax of the threshold voltage of the driving transistor 100b). As described above, if the threshold voltage is shifted due to the voltage stress, the accurate threshold voltage cannot be detected, and normal correction operation cannot be performed, leading to deterioration of the quality of the display image. . Note that VB in FIG. 29 indicates a fixed voltage applied to the gate terminal of the driving transistor, and ΔVth indicates the magnitude of variation in the threshold voltage of the driving transistor.

そこで、特許文献4においては、画素回路に保持されたデータをリセットするリセット期間直前に、駆動用トランジスタのソース電圧Vsよりも低い電圧Vgをゲート端子に印加して駆動用トランジスタに逆バイアスを印加することによって駆動用トランジスタの閾値電圧のシフトを抑制する方法が提案されている。   Therefore, in Patent Document 4, immediately before the reset period for resetting data held in the pixel circuit, a voltage Vg lower than the source voltage Vs of the driving transistor is applied to the gate terminal to apply a reverse bias to the driving transistor. Thus, a method for suppressing the shift of the threshold voltage of the driving transistor has been proposed.

しかしながら、表示動作時に駆動用トランジスタのゲート端子に印加されるゲート電圧Vgの大きさは表示画像に依存するものであり、このゲート電圧Vgの大きさによって駆動用トランジスタの閾値電圧のシフト量も変化する。これに対し、特許文献4において行なわれる逆バイアスの期間および逆バイアス電圧の大きさは全画素共通であるため、個々の駆動用トランジスタの閾値電圧の偏差や表示画像による閾値電圧のシフト量の変化に対応することができない。そして、逆バイアス不足によって駆動用トランジスタの閾値電圧のシフトが始まると加速度的に閾値電圧がシフトしてしまう。すなわち、特許文献4に記載の方法では、長期間にわたって表示画像を更新する場合において駆動用トランジスタの閾値電圧のシフトを抑制することは困難である。   However, the magnitude of the gate voltage Vg applied to the gate terminal of the driving transistor during the display operation depends on the display image, and the amount of shift of the threshold voltage of the driving transistor also changes depending on the magnitude of the gate voltage Vg. To do. On the other hand, since the reverse bias period and the reverse bias voltage performed in Patent Document 4 are common to all the pixels, the threshold voltage deviation of each driving transistor and the change in the threshold voltage shift amount due to the display image are changed. Can not cope with. When the threshold voltage of the driving transistor starts to shift due to insufficient reverse bias, the threshold voltage is accelerated. That is, with the method described in Patent Document 4, it is difficult to suppress the shift of the threshold voltage of the driving transistor when the display image is updated over a long period of time.

本発明は、上記の事情に鑑み、1表示期間中の駆動用トランジスタの駆動電圧を保持する容量素子の容量値と発光素子の寄生容量の容量値との比に影響されることなく、上記容量素子に駆動用トランジスタの所望の駆動電圧を設定することができる表示装置およびその表示装置の駆動制御方法を提供することを目的とする。   In view of the above circumstances, the present invention is not affected by the ratio between the capacitance value of the capacitive element that holds the driving voltage of the driving transistor during one display period and the capacitance value of the parasitic capacitance of the light emitting element. It is an object of the present invention to provide a display device capable of setting a desired drive voltage of a driving transistor in an element and a drive control method for the display device.

また、各画素回路の駆動用トランジスタを構成する薄膜トランジスタのサブスレッシュ領域電流特性に影響されることなく、各画素回路について理論式から求められる閾値電圧に近い閾値電圧を検出し、プログラム誤差を抑制することを目的とする。   In addition, the threshold voltage close to the threshold voltage obtained from the theoretical formula for each pixel circuit is detected and the program error is suppressed without being affected by the sub-threshold region current characteristics of the thin film transistors constituting the driving transistors of each pixel circuit. For the purpose.

また、各画素回路の発光素子の寄生容量の偏差に影響されることなく、適切な閾値電圧を検出することを目的とする。   It is another object of the present invention to detect an appropriate threshold voltage without being affected by a deviation in parasitic capacitance of a light emitting element of each pixel circuit.

また、駆動用トランジスタの電圧ストレスによる閾値電圧のシフトを適切の抑制することを目的とする。   It is another object of the present invention to appropriately suppress a threshold voltage shift due to voltage stress of a driving transistor.

本発明の表示装置の駆動制御方法は、発光素子、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流す駆動用トランジスタ、駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、駆動用トランジスタのゲート端子と所定の電圧を供給する電圧源との間に接続された選択用スイッチ、および駆動用トランジスタのソース端子と所定の信号を供給するデータ線との間に接続された閾値電圧検出用スイッチを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置の駆動制御方法であって、上記所定の電圧の供給により駆動用トランジスタに流れた電流によって発光素子の寄生容量を充電したときの駆動用トランジスタのソース端子の電圧を検出することによって駆動用トランジスタの閾値電圧に応じた信号を検出し、その検出した閾値電圧に応じた信号と発光素子の発光量に応じた駆動用トランジスタの駆動電圧とに基づくデータ信号をデータ線および閾値電圧検出用スイッチを介して駆動用トランジスタのソース端子に出力することを特徴とする。   According to the display device drive control method of the present invention, a light emitting element, a driving transistor in which a source terminal is connected to an anode terminal of the light emitting element, and a driving current is supplied to the light emitting element, and a gate terminal and a source terminal of the driving transistor are interposed. A connected capacitive element; a selection switch connected between a gate terminal of the driving transistor and a voltage source supplying a predetermined voltage; and a source terminal of the driving transistor and a data line supplying a predetermined signal A drive control method for a display device having an active matrix substrate in which a plurality of pixel circuits having threshold voltage detection switches connected therebetween are arranged, wherein the current flows through the drive transistor by supplying the predetermined voltage. By detecting the voltage at the source terminal of the driving transistor when the parasitic capacitance of the light emitting element is charged, the driving transistor is detected. A signal corresponding to the threshold voltage of the star is detected, and a data signal based on the signal corresponding to the detected threshold voltage and the driving voltage of the driving transistor corresponding to the light emission amount of the light emitting element is used as the data line and the threshold voltage detecting switch. And output to the source terminal of the driving transistor.

本発明の表示装置は、発光素子、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流す駆動用トランジスタ、駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、駆動用トランジスタのゲート端子と所定の電圧を供給する電圧源との間に接続された選択用スイッチ、および駆動用トランジスタのソース端子と所定の信号を供給するデータ線との間に接続された閾値電圧検出用スイッチを有する画素回路が多数配列され、画素回路の列毎に設けられたデータ線を有するアクティブマトリクス基板と、上記所定の電圧の供給により駆動用トランジスタに流れた電流によって発光素子の寄生容量を充電したときの駆動用トランジスタのソース端子の電圧を検出することによって駆動用トランジスタの閾値電圧に応じた信号を検出する閾値検出部および閾値電圧に応じた信号と発光素子の発光量に応じた駆動用トランジスタの駆動電圧とに基づくデータ信号をデータ線および閾値電圧検出用スイッチを介して駆動用トランジスタのソース端子に出力するデータ信号出力部を有するデータ駆動回路とを備えたことを特徴とする。   The display device of the present invention includes a light emitting element, a driving transistor in which a source terminal is connected to an anode terminal of the light emitting element, and a driving current is supplied to the light emitting element, and a capacitor connected between the gate terminal and the source terminal of the driving transistor. A selection switch connected between the element, a gate terminal of the driving transistor and a voltage source supplying a predetermined voltage, and a connection between the source terminal of the driving transistor and a data line supplying a predetermined signal; A plurality of pixel circuits each having a threshold voltage detection switch, an active matrix substrate having a data line provided for each column of the pixel circuits, and a light emitting element by a current flowing through the driving transistor by supplying the predetermined voltage By detecting the voltage of the source terminal of the driving transistor when charging the parasitic capacitance of the driving transistor, A threshold detection unit for detecting a signal corresponding to the value voltage, and a data signal based on the signal corresponding to the threshold voltage and the driving voltage of the driving transistor corresponding to the light emission amount of the light emitting element via the data line and the threshold voltage detecting switch And a data driving circuit having a data signal output unit for outputting to the source terminal of the driving transistor.

また、上記本発明の表示装置においては、閾値検出部を、発光素子の寄生容量への充電によって駆動用トランジスタのソース電圧の上昇が飽和する前の駆動用トランジスタのソース電圧を検出するものとすることができる。   In the display device of the present invention, the threshold detection unit detects the source voltage of the driving transistor before the increase in the source voltage of the driving transistor is saturated by charging the parasitic capacitance of the light emitting element. be able to.

また、データ線毎に発光素子の寄生容量の偏差を補正するための補正容量素子を設けることができる。   In addition, a correction capacitor element for correcting the deviation of the parasitic capacitance of the light emitting element can be provided for each data line.

また、データ駆動回路に、駆動用トランジスタの駆動電圧に対応する大きさの逆バイアス電圧を駆動用トランジスタのゲート端子に供給する逆バイアス電圧出力部をさらに設けることができる。   Further, the data drive circuit may further include a reverse bias voltage output unit that supplies a reverse bias voltage having a magnitude corresponding to the drive voltage of the drive transistor to the gate terminal of the drive transistor.

また、駆動用トランジスタを、閾値電圧が負電圧の電流特性を有する薄膜トランジスタにより構成することができる。   Further, the driving transistor can be formed of a thin film transistor having a current characteristic with a negative threshold voltage.

また、駆動用トランジスタを、IGZO(InGaZnO)からなる薄膜トランジスタにより構成することができる。   Further, the driving transistor can be formed of a thin film transistor made of IGZO (InGaZnO).

本発明の表示装置およびその駆動制御方法によれば、発光素子、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流す駆動用トランジスタ、駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、駆動用トランジスタのゲート端子と所定の電圧を供給する電圧源との間に接続された選択用スイッチ、および駆動用トランジスタのソース端子と所定の信号を供給するデータ線との間に接続された閾値電圧検出用スイッチを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置において、上記所定の電圧の供給により駆動用トランジスタに流れた電流によって発光素子の寄生容量を充電したときの駆動用トランジスタのソース端子の電圧を検出することによって駆動用トランジスタの閾値電圧に応じた信号を検出し、その検出した閾値電圧に応じた信号と発光素子の発光量に応じた駆動用トランジスタの駆動電圧とに基づくデータ信号をデータ線および閾値電圧検出用スイッチを介して駆動用トランジスタのソース端子に出力するようにしたので、データ信号は容量素子と発光素子の寄生容量とに分圧されることなく、駆動用トランジスタのソース端子に供給されるので、容量素子の容量値と発光素子の寄生容量の容量値との比に影響されることなく、容量素子に駆動用トランジスタの所望の駆動電圧を設定することができる。   According to the display device and the driving control method thereof of the present invention, the light emitting element, the driving transistor in which the source terminal is connected to the anode terminal of the light emitting element, and the driving current is supplied to the light emitting element, the gate terminal and the source terminal of the driving transistor, A capacitor connected between the gate, a selection switch connected between a gate terminal of the driving transistor and a voltage source supplying a predetermined voltage, and data supplying a predetermined signal to the source terminal of the driving transistor In a display device including an active matrix substrate in which a large number of pixel circuits each having a threshold voltage detection switch connected to a line are arranged, the current flowing in the driving transistor by the supply of the predetermined voltage is used to By detecting the voltage at the source terminal of the driving transistor when the parasitic capacitance is charged, the driving transistor is A signal corresponding to the threshold voltage of the star is detected, and a data signal based on the signal corresponding to the detected threshold voltage and the driving voltage of the driving transistor corresponding to the light emission amount of the light emitting element is used as the data line and the threshold voltage detecting switch. Since the data signal is supplied to the source terminal of the driving transistor without being divided into the capacitive element and the parasitic capacitance of the light emitting element, the data signal is supplied to the source terminal of the driving transistor via the capacitor. A desired driving voltage of the driving transistor can be set in the capacitor element without being affected by the ratio between the capacitance value of the element and the parasitic capacitance value of the light emitting element.

また、上記本発明の表示装置において、閾値検出部を、発光素子の寄生容量への充電によって駆動用トランジスタのソース電圧の上昇が飽和する前の駆動用トランジスタのソース電圧を検出するものとした場合には、各画素回路の駆動用トランジスタを構成する薄膜トランジスタのサブスレッシュ領域電流特性に影響されることなく、各画素回路について理論式から求められる閾値電圧に近い閾値電圧を検出することができ、プログラム誤差を抑制することができる。   In the display device of the present invention, the threshold detection unit detects the source voltage of the driving transistor before the increase of the source voltage of the driving transistor is saturated by charging the parasitic capacitance of the light emitting element. Can detect a threshold voltage close to the threshold voltage obtained from the theoretical formula for each pixel circuit without being affected by the sub-threshold region current characteristics of the thin film transistors that constitute the driving transistor of each pixel circuit. Errors can be suppressed.

また、データ線毎に発光素子の寄生容量の偏差を補正するための補正容量素子を設けるようにした場合には、各画素回路の発光素子の寄生容量の偏差に影響されることなく、適切な閾値電圧を検出することができる。   Further, when a correction capacitance element for correcting the deviation of the parasitic capacitance of the light emitting element is provided for each data line, the data line is appropriately affected without being affected by the deviation of the parasitic capacitance of the light emitting element of each pixel circuit. A threshold voltage can be detected.

また、データ駆動回路に、駆動用トランジスタの駆動電圧に対応する大きさの逆バイアス電圧を駆動用トランジスタのゲート端子に供給する逆バイアス電圧出力部をさらに設けるようにした場合には、駆動用トランジスタの電圧ストレスによる閾値電圧のシフトを適切の抑制することができる。   In addition, when the data drive circuit is further provided with a reverse bias voltage output unit for supplying a reverse bias voltage having a magnitude corresponding to the drive voltage of the drive transistor to the gate terminal of the drive transistor, the drive transistor The threshold voltage shift due to the voltage stress can be appropriately suppressed.

また、上記のように駆動用トランジスタに逆バイアス電圧を供給するようにした場合、逆バイアス電圧は発光素子が発光しない大きさにする必要があるため、限界値を設定する必要があるが、その場合、高輝度表示の場合には逆バイアス電圧不足を生じてしまう。   In addition, when the reverse bias voltage is supplied to the driving transistor as described above, the reverse bias voltage needs to be set to a level at which the light emitting element does not emit light. In the case of high luminance display, the reverse bias voltage is insufficient.

そこで、駆動用トランジスタを、閾値電圧Vth<0の電流特性を有する薄膜トランジスタにより構成するようにした場合には、表示動作でのVgsとして正と負の両極性の電圧が印加されるため、逆バイアス電圧も正と負の両極性を持つこととなり、逆バイアス電圧の限界値による逆バイアス不足を低減することができる。   Therefore, when the driving transistor is constituted by a thin film transistor having a current characteristic of threshold voltage Vth <0, a voltage of both positive and negative polarity is applied as Vgs in the display operation. The voltage also has both positive and negative polarities, and the reverse bias shortage due to the limit value of the reverse bias voltage can be reduced.

また、駆動用トランジスタを、IGZO(InGaZnO)からなる薄膜トランジスタにより構成するようにした場合には、IGZOからなる薄膜トランジスタの可逆性閾値電圧シフト特性を利用することができる。すなわち、IGZOからなる薄膜トランジスタもゲート電圧印加による電圧ストレスによってその閾値電圧がシフトするが、アモルファスシリコンの薄膜トランジスタと異なりゼロバイアスを与えることで初期値に復帰する。この特性を利用することにより、たとえば、真っ黒の画面を表示している期間や電源オフ時などの非表示期間に閾値電圧を初期値に戻すことができるので、閾値電圧のシフトを抑制することができる。   Further, when the driving transistor is formed of a thin film transistor made of IGZO (InGaZnO), the reversible threshold voltage shift characteristic of the thin film transistor made of IGZO can be used. That is, the threshold voltage of a thin film transistor made of IGZO shifts due to voltage stress caused by application of a gate voltage, but unlike an amorphous silicon thin film transistor, it returns to its initial value by applying a zero bias. By utilizing this characteristic, for example, the threshold voltage can be returned to the initial value during a non-display period such as when a black screen is displayed or when the power is turned off. it can.

以下、図面を参照して本発明の表示装置の第1の実施形態を適用した有機EL表示装置について説明する。図1は、本発明の第1の実施形態を適用した有機EL表示装置の概略構成図である。   Hereinafter, an organic EL display device to which a first embodiment of a display device of the present invention is applied will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram of an organic EL display device to which the first embodiment of the present invention is applied.

本発明の第1の実施形態の有機EL表示装置は、図1に示すように、データ駆動回路12から出力されたデータ信号に応じた電荷を保持するとともに、その保持した電荷量に応じた駆動電流を有機EL発光素子に流す画素回路11が2次元状に多数配列されたアクティブマトリクス基板10と、アクティブマトリクス基板10の各画素回路11にデータ信号を出力するデータ駆動回路12と、アクティブマトリクス基板10の各画素回路11に走査信号を出力する走査駆動回路13とを備えている。   As shown in FIG. 1, the organic EL display device according to the first embodiment of the present invention holds charges according to the data signal output from the data drive circuit 12 and drives according to the held charge amount. An active matrix substrate 10 in which a large number of pixel circuits 11 that flow current to the organic EL light emitting elements are arranged in a two-dimensional manner, a data drive circuit 12 that outputs a data signal to each pixel circuit 11 of the active matrix substrate 10, and an active matrix substrate And a scanning drive circuit 13 for outputting a scanning signal to each of the ten pixel circuits 11.

そして、アクティブマトリクス基板10は、データ駆動回路12から出力されたデータ信号を各画素回路列に供給する多数のデータ線14と、走査駆動回路13から出力された走査信号を各画素回路行に供給する多数の走査線15とを備えている。データ線14と走査線15とは直交して格子状に設けられている。そして、データ線14と走査線15との交差点近傍に画素回路11が設けられている。   The active matrix substrate 10 supplies a number of data lines 14 that supply the data signal output from the data driving circuit 12 to each pixel circuit column and a scanning signal output from the scan driving circuit 13 to each pixel circuit row. And a large number of scanning lines 15. The data lines 14 and the scanning lines 15 are provided in a lattice shape so as to be orthogonal to each other. A pixel circuit 11 is provided in the vicinity of the intersection of the data line 14 and the scanning line 15.

各画素回路11は、図2に示すように、有機EL発光素子11aと、有機EL発光素子11aのアノード端子にソース端子Sが接続され、有機EL発光素子11aに後述する駆動電流および検出電流を流す駆動用トランジスタ11bと、駆動用トランジスタ11bのゲート端子Gとソース端子Sとの間に接続された容量素子11cと、容量素子11cの一端および駆動用トランジスタ11bのゲート端子Gとデータ線14との間に接続された選択用トランジスタ11dと、駆動用トランジスタ11bのソース端子Sとデータ線14との間に接続された閾値電圧検出用トランジスタ11eとを備えている。   As shown in FIG. 2, each pixel circuit 11 has an organic EL light emitting element 11a and a source terminal S connected to the anode terminal of the organic EL light emitting element 11a. A driving transistor 11b to be flown, a capacitive element 11c connected between a gate terminal G and a source terminal S of the driving transistor 11b, one end of the capacitive element 11c, a gate terminal G of the driving transistor 11b, and the data line 14 And a threshold voltage detecting transistor 11e connected between the source terminal S of the driving transistor 11b and the data line 14.

有機EL発光素子11aは、駆動用トランジスタ11bにより流された駆動電流により発光する発光部50と、発光部50の寄生容量51とを有している。そして、有機EL発光素子11aのカソード端子は接地電位に接続されている。   The organic EL light emitting element 11 a includes a light emitting unit 50 that emits light by a driving current passed by the driving transistor 11 b and a parasitic capacitance 51 of the light emitting unit 50. The cathode terminal of the organic EL light emitting element 11a is connected to the ground potential.

駆動用トランジスタ11bと選択用トランジスタ11dは、N型の薄膜トランジスタから構成されている。そして、駆動用トランジスタ11bの薄膜トランジスタの種類としては、アモルファスシリコンの薄膜トランジスタや無機酸化膜の薄膜トランジスタを用いることができる。無機酸化膜薄膜トランジスタとしては、たとえば、IGZO(InGaZnO)を材料とする無機酸化膜からなる薄膜トランジスタを利用することができるが、IGZOに限らず、その他IZO(InZnO)なども用いることができる。   The driving transistor 11b and the selection transistor 11d are N-type thin film transistors. As a kind of the thin film transistor of the driving transistor 11b, an amorphous silicon thin film transistor or an inorganic oxide thin film transistor can be used. As the inorganic oxide film thin film transistor, for example, a thin film transistor made of an inorganic oxide film made of IGZO (InGaZnO) can be used. However, not only IGZO but also IZO (InZnO) can be used.

また、図2に示すように、駆動用トランジスタ11bのドレイン端子Dは所定の固定電圧Vddが供給されている。また、選択用トランジスタ11dの駆動用トランジスタ11bのゲート端子Gに接続されていない方の端子には固定電圧VBが供給されている。固定電圧VBの大きさについては後で詳述する。   As shown in FIG. 2, a predetermined fixed voltage Vdd is supplied to the drain terminal D of the driving transistor 11b. The fixed voltage VB is supplied to the terminal of the selection transistor 11d that is not connected to the gate terminal G of the driving transistor 11b. The magnitude of the fixed voltage VB will be described in detail later.

走査駆動回路13は、画素回路11の選択用トランジスタ11dおよび閾値電圧検出用トランジスタ11eをONするためのオン走査信号Vscan(on)とOFFするためのオフ走査信号Vscan(off)とを各走査線15に順次出力するものである。   The scanning drive circuit 13 uses an on-scan signal Vscan (on) for turning on the selection transistor 11d and the threshold voltage detection transistor 11e of the pixel circuit 11 and an off-scan signal Vscan (off) for turning off each scanning line. 15 are sequentially output.

図3にデータ駆動回路12の詳細な構成図を示す。なお、データ駆動回路12は、図3に示す回路を多数備えたものであり、図3に示す回路はアクティブマトリクス基板10の各データ線14に接続されるものである。   FIG. 3 shows a detailed configuration diagram of the data driving circuit 12. The data driving circuit 12 includes a large number of circuits shown in FIG. 3, and the circuit shown in FIG. 3 is connected to each data line 14 of the active matrix substrate 10.

データ駆動回路12は、図3に示すように、リセット信号VAを供給するリセット用固定電圧源12aと、駆動用トランジスタ11bの閾値電圧に応じた信号を検出するサンプルホールド回路12bと、表示画像を構成する画素に対応する画素データが入力され、その画素データをアナログ信号に変換してオーバードライブ電圧Vodを出力するDAコンバータ12cと、サンプルホールド回路12bから出力された閾値電圧に応じた信号からDAコンバータ12cから出力されたオーバードライブ電圧を減算して表示画像に応じたプログラムデータ信号Vprgとして出力する減算器12dと、リセット用固定電圧源12aとデータ線14との接続を切り換える第1のスイッチ12eと、減算器12dとデータ線14との接続を切り替える第2のスイッチ12fとを備えている。なお、データ駆動回路12の詳細な作用については、後で説明する。   As shown in FIG. 3, the data driving circuit 12 includes a reset fixed voltage source 12a that supplies a reset signal VA, a sample and hold circuit 12b that detects a signal corresponding to the threshold voltage of the driving transistor 11b, and a display image. The pixel data corresponding to the constituent pixels is input, the DA data is converted into an analog signal and the overdrive voltage Vod is output, and the signal corresponding to the threshold voltage output from the sample hold circuit 12b is converted to DA. A subtractor 12d that subtracts the overdrive voltage output from the converter 12c and outputs it as a program data signal Vprg corresponding to the display image, and a first switch 12e that switches connection between the reset fixed voltage source 12a and the data line 14. And the connection between the subtractor 12d and the data line 14 is switched. And a second switch 12f. The detailed operation of the data driving circuit 12 will be described later.

次に、第1の実施形態の有機EL表示装置の動作について、図4に示すタイミングチャートおよび図5から図8を参照しながら説明する。なお、図4には、走査駆動回路13から出力される走査信号Vscan、データ駆動回路12から出力されるデータ信号Vdata、駆動用トランジスタ11bのゲート電圧Vg、ソース電圧Vsおよびゲート−ソース間電圧Vgsの電圧波形が示されている。   Next, the operation of the organic EL display device of the first embodiment will be described with reference to the timing chart shown in FIG. 4 and FIGS. 5 to 8. In FIG. 4, the scanning signal Vscan output from the scanning driving circuit 13, the data signal Vdata output from the data driving circuit 12, the gate voltage Vg, the source voltage Vs, and the gate-source voltage Vgs of the driving transistor 11b are shown. The voltage waveform is shown.

本実施形態の有機EL表示装置においては、アクティブマトリクス基板10の各走査線15に接続された画素回路行が順次選択され、1行単位でその選択期間内に所定の動作が行なわれる。ここでは、選択された所定の画素回路行において選択期間内に行なわれる動作について説明する。   In the organic EL display device of the present embodiment, pixel circuit rows connected to each scanning line 15 of the active matrix substrate 10 are sequentially selected, and a predetermined operation is performed in the selection period in units of one row. Here, an operation performed in the selected period in the selected predetermined pixel circuit row will be described.

まず、走査駆動回路13により所定の画素回路行が選択され、その画素回路行が接続された走査線15に、図4に示すようなオン走査信号が出力される(図4における時刻t1)。   First, a predetermined pixel circuit row is selected by the scanning drive circuit 13, and an on-scan signal as shown in FIG. 4 is output to the scanning line 15 to which the pixel circuit row is connected (time t1 in FIG. 4).

そして、図5に示すように、走査駆動回路13から出力されたオン走査信号に応じて選択用トランジスタ11dおよび閾値電圧検出用トランジスタ11eがONし、駆動用トランジスタ11bのゲート端子Gと固定電圧VBを供給する電圧源とが接続されるとともに、駆動用トランジスタ11bのソース端子S、容量素子11cの一端および有機EL発光素子11aのアノード端子とデータ線14とが接続される。   Then, as shown in FIG. 5, the selection transistor 11d and the threshold voltage detection transistor 11e are turned on in response to the ON scanning signal output from the scanning driving circuit 13, and the gate terminal G of the driving transistor 11b and the fixed voltage VB are turned on. Are connected to the source terminal S of the driving transistor 11b, one end of the capacitive element 11c, and the anode terminal of the organic EL light emitting element 11a, and the data line 14.

そして、まずリセット動作が行なわれる(図4のt1〜t2、図5参照)。具体的には、データ駆動回路12における第1のスイッチ12eがONとなるとともに、第2のスイッチ12fがOFFとなり、データ駆動回路12のリセット用固定電圧源12aとデータ線14とが接続された状態となり、リセット用固定電圧源12aからデータ線14にリセット信号VAが出力される。リセット用固定電圧源12aから出力されたリセット信号VAは、選択された画素回路行の各画素回路11に入力される。   First, a reset operation is performed (see t1 to t2 in FIG. 4 and FIG. 5). Specifically, the first switch 12e in the data drive circuit 12 is turned on, the second switch 12f is turned off, and the reset fixed voltage source 12a of the data drive circuit 12 and the data line 14 are connected. The reset signal VA is output to the data line 14 from the reset fixed voltage source 12a. The reset signal VA output from the reset fixed voltage source 12a is input to each pixel circuit 11 in the selected pixel circuit row.

そして、上記のような動作により駆動用トランジスタ11bのゲート電圧Vg=VB、ソース電圧Vs=VA、ゲート−ソース間電圧Vgs=VB−VAにリセットされる。   Then, by the operation as described above, the gate voltage Vg = VB, the source voltage Vs = VA, and the gate-source voltage Vgs = VB-VA of the driving transistor 11b are reset.

ここで、駆動用トランジスタ11bのゲート端子Gに供給される固定電圧VBは下式を満たすような大きさに設定される。   Here, the fixed voltage VB supplied to the gate terminal G of the driving transistor 11b is set to a magnitude that satisfies the following expression.

VB≧VA+Vthmax
ただし、Vthmaxは、駆動用トランジスタ11bの閾値電圧の最大値
したがって、駆動用トランジスタ11bのゲート−ソース間電圧Vgsは、
Vgs=VB−VA≧Vthmax
となり、駆動用トランジスタ11bには何らかの駆動電流Idがデータ線14に向って流れる。
VB ≧ VA + Vthmax
However, Vthmax is the maximum value of the threshold voltage of the driving transistor 11b. Therefore, the gate-source voltage Vgs of the driving transistor 11b is
Vgs = VB−VA ≧ Vthmax
Thus, some drive current Id flows toward the data line 14 in the drive transistor 11b.

ここで、このリセット動作の直前は画素回路行の各画素回路11は発光期間であるため、有機EL発光素子11aの寄生容量51および容量素子11cには何らかの電荷が残っているが、上記のような作用によってこの電荷もデータ線14に向って掃き出される。   Here, immediately before this reset operation, since each pixel circuit 11 in the pixel circuit row is in the light emission period, some charges remain in the parasitic capacitance 51 and the capacitance element 11c of the organic EL light emitting element 11a. This charge is also swept out toward the data line 14 by the action.

固定電圧VBの値としては0Vを利用することができ、このときのリセット信号VAは負電圧となる。また、リセット信号VAとして0Vを利用し、固定電圧VBを正電圧に設定するようにしてもよい。なお、以降、VB=0V、VA<0に設定したものとして説明する。   As the value of the fixed voltage VB, 0 V can be used, and the reset signal VA at this time is a negative voltage. Further, 0V may be used as the reset signal VA, and the fixed voltage VB may be set to a positive voltage. In the following description, it is assumed that VB = 0V and VA <0.

そして、次に閾値電圧検出動作が行なわれる(図4のt2〜t3、図6参照)。具体的には、まず、データ駆動回路12の第1のスイッチ12eをオフにし、データ線へのリセット信号VAの供給を遮断する。これによりデータ線14はハイインピーダンス(Hi−Z)の状態となる。   Next, a threshold voltage detection operation is performed (t2 to t3 in FIG. 4, see FIG. 6). Specifically, first, the first switch 12e of the data driving circuit 12 is turned off to cut off the supply of the reset signal VA to the data line. As a result, the data line 14 is in a high impedance (Hi-Z) state.

そして、このとき駆動用トランジスタ11bのソース電圧VsはVAとなっているので、駆動用トランジスタ11bのゲート−ソース間電圧Vgs=Vg−Vs=VB−VA≧Vthmaxとなり、駆動用トランジスタ11bに検出電流Iddが流れる。   At this time, since the source voltage Vs of the driving transistor 11b is VA, the gate-source voltage of the driving transistor 11b is Vgs = Vg−Vs = VB−VA ≧ Vthmax, and the detection current is supplied to the driving transistor 11b. Idd flows.

そして、この検出電流Iddにより有機EL発光素子11aの寄生容量51が充電され、駆動用トランジスタ11bのソース端子Sのソース電圧Vsが上昇する。   Then, the parasitic current 51 of the organic EL light emitting element 11a is charged by the detection current Idd, and the source voltage Vs of the source terminal S of the driving transistor 11b increases.

駆動用トランジスタ11bのゲート端子Gには固定電圧VBが供給されているため、ソース電圧Vsの上昇によりVgsは低下して検出電流Iddは減少する。   Since the fixed voltage VB is supplied to the gate terminal G of the driving transistor 11b, Vgs decreases and the detection current Idd decreases due to the increase of the source voltage Vs.

そして、駆動用トランジスタ11bのソース電圧Vsは、閾値電圧検出用トランジスタ11eおよびデータ線14を介してデータ駆動回路12のサンプルホールド回路12bに入力され、データ駆動回路12のサンプルホールド回路12bは、予め設定された充電時間が経過した時点のソース電圧Vsを駆動用トランジスタ11bの閾値電圧Vthに応じた信号として保持する(図4における時刻t3)。なお、予め設定された充電時間とは、有機EL発光素子11aの寄生容量51へ充電によって駆動用トランジスタ11bのソース電圧の上昇が飽和する前の時間であり、駆動用トランジスタ11bのサブスレッシュ領域の電流特性と寄生容量の容量値と初期Vgs電圧とから決定されて予め設定される。   The source voltage Vs of the drive transistor 11b is input to the sample hold circuit 12b of the data drive circuit 12 via the threshold voltage detection transistor 11e and the data line 14, and the sample hold circuit 12b of the data drive circuit 12 is The source voltage Vs at the time when the set charging time has elapsed is held as a signal corresponding to the threshold voltage Vth of the driving transistor 11b (time t3 in FIG. 4). The preset charging time is a time before the increase in the source voltage of the driving transistor 11b is saturated by charging the parasitic capacitance 51 of the organic EL light emitting element 11a, and the charging time of the sub-threshold region of the driving transistor 11b. It is determined in advance from the current characteristics, the capacitance value of the parasitic capacitance, and the initial Vgs voltage.

また、このとき、駆動用トランジスタ11bのゲート電圧Vg=VB,ソース電圧Vs=VB−Vthとなっている。駆動用トランジスタ11bの閾値電圧Vthを適切に検出するには、駆動用トランジスタ11bのソース電圧Vsが有機EL発光素子11aの発光閾値以下である必要がある。   At this time, the gate voltage Vg of the driving transistor 11b is Vg = VB, and the source voltage Vs is VB−Vth. In order to appropriately detect the threshold voltage Vth of the driving transistor 11b, the source voltage Vs of the driving transistor 11b needs to be equal to or lower than the light emission threshold of the organic EL light emitting element 11a.

したがって、ソース電圧Vsは下式を満たす大きさである必要がある。   Therefore, the source voltage Vs needs to satisfy the following formula.

Vs=VB−Vthmin≦Vf0
ただし、Vthminは駆動用トランジスタ11bの閾値電圧の最小値、Vf0は有機EL発光素子11aの発光閾値電圧である。
Vs = VB−Vthmin ≦ Vf0
However, Vthmin is the minimum value of the threshold voltage of the driving transistor 11b, and Vf0 is the light emission threshold voltage of the organic EL light emitting element 11a.

したがって、固定電圧VBは下式を満たす大きさである必要がある。   Therefore, the fixed voltage VB needs to have a magnitude that satisfies the following expression.

VB≦Vf0+Vthmin
一方、リセット信号VAと固定電圧VBとの関係は、上述したリセット動作における条件により、VB≧VA+Vthmaxであるので、
VA≦VB−Vthmax
である。したがって、リセット信号VAの条件は、
VA≦Vf0+Vthmin−Vthmax=Vf0−ΔVth
となる。なお、ΔVthは駆動用トランジスタ11bの閾値電圧のばらつきである。
VB ≦ Vf0 + Vthmin
On the other hand, the relationship between the reset signal VA and the fixed voltage VB is VB ≧ VA + Vthmax because of the condition in the reset operation described above.
VA ≦ VB−Vthmax
It is. Therefore, the condition of the reset signal VA is as follows:
VA ≦ Vf0 + Vthmin−Vthmax = Vf0−ΔVth
It becomes. Note that ΔVth is a variation in threshold voltage of the driving transistor 11b.

そして、次にプログラム動作が行なわれる(図4のt3〜t4、図7参照)。具体的には、データ駆動回路12における第2のスイッチ12fがONし、減算器12dとデータ線14とが接続され、減算器12dからデータ線14にプログラムデータ信号が出力される。そして、データ駆動回路12から出力されたプログラムデータ信号Vprgは、選択された画素回路行の各画素回路11に入力される。   Next, a program operation is performed (see t3 to t4 in FIG. 4 and FIG. 7). Specifically, the second switch 12f in the data driving circuit 12 is turned ON, the subtractor 12d and the data line 14 are connected, and a program data signal is output from the subtractor 12d to the data line 14. The program data signal Vprg output from the data driving circuit 12 is input to each pixel circuit 11 in the selected pixel circuit row.

ここで、データ駆動回路12におけるサンプルホールド回路12bは、上述したように駆動用トランジスタ11bのソース電圧Vsを閾値電圧に応じた信号として保持するが、このときのソース電圧Vs=VB−Vthである。したがって、サンプルホールド回路12bから減算器12dへVB−Vthが出力される。一方、データ駆動回路12のDAコンバータ12cには表示画像を構成する画素データが入力され、DAコンバータ12cはこの画素データをアナログ変換して駆動用トランジスタ11bのオーバードライブ電圧Vodとし、このオーバードライブ電圧Vodを減算器12dに出力する。   Here, the sample hold circuit 12b in the data drive circuit 12 holds the source voltage Vs of the drive transistor 11b as a signal corresponding to the threshold voltage as described above, and at this time, the source voltage Vs = VB−Vth. . Therefore, VB−Vth is output from the sample hold circuit 12b to the subtractor 12d. On the other hand, pixel data constituting a display image is input to the DA converter 12c of the data drive circuit 12, and the DA converter 12c converts this pixel data into an overdrive voltage Vod of the drive transistor 11b, and this overdrive voltage. Vod is output to the subtractor 12d.

そして、減算器12dにおいて、サンプルホールド回路12bから出力された閾値電圧に応じた信号VB−VthからDAコンバータ12cから出力されたオーバードライブ電圧Vodが減算され、下式で表わされるプログラムデータ信号Vprgが出力される。   Then, in the subtracter 12d, the overdrive voltage Vod output from the DA converter 12c is subtracted from the signal VB-Vth corresponding to the threshold voltage output from the sample hold circuit 12b, and the program data signal Vprg expressed by the following equation is obtained. Is output.

Vprg=VB−Vth−Vod=VB−(Vth+Vod)
上記のような動作により、駆動用トランジスタ11bのゲート電圧Vg=VB、ソース電圧Vs=VB−(Vth+Vod)となり、駆動用トランジスタ11bのゲート−ソース間電圧Vgs=Vth+Vodが設定される。
Vprg = VB−Vth−Vod = VB− (Vth + Vod)
By the operation as described above, the gate voltage Vg = VB and the source voltage Vs = VB− (Vth + Vod) of the driving transistor 11b are set, and the gate-source voltage Vgs = Vth + Vod of the driving transistor 11b is set.

これにより、容量素子11cには、ほぼ閾値電圧検出動作で検出した閾値電圧VthにVodを加算した電圧が設定される。   As a result, a voltage obtained by adding Vod to the threshold voltage Vth detected by the threshold voltage detection operation is set in the capacitive element 11c.

そして、次に発光動作が行なわれる(図4のt4以降、図8参照)。具体的には、走査駆動回路13から各走査線15にオフ走査信号が出力される(図4における時刻t4)。そして、図8に示すように、走査駆動回路13から出力されたオフ走査信号に応じて選択用トランジスタ11dおよび閾値電圧検出用トランジスタ11eがOFFし、駆動用トランジスタ11bのゲート端子Gと固定電圧VBを供給する電圧源とが切り離されるとともに、駆動用トランジスタ11bのソース端子S、容量素子11cの一端および有機EL発光素子11aのアノード端子とデータ線14とが切り離される。   Next, a light emission operation is performed (see FIG. 8 after t4 in FIG. 4). Specifically, an off scanning signal is output from the scanning drive circuit 13 to each scanning line 15 (time t4 in FIG. 4). Then, as shown in FIG. 8, the selection transistor 11d and the threshold voltage detection transistor 11e are turned off in response to the off-scan signal output from the scan drive circuit 13, and the gate terminal G of the drive transistor 11b and the fixed voltage VB. Is disconnected from the source terminal S of the driving transistor 11b, one end of the capacitive element 11c, the anode terminal of the organic EL light emitting element 11a, and the data line 14.

そして、駆動用トランジスタ11bのゲート−ソース間電圧VgsがVod+Vthとなり、駆動用トランジスタ11bのドレイン−ソース間には、下式のTFT電流式に従った駆動電流Idvが流れる。   Then, the gate-source voltage Vgs of the driving transistor 11b becomes Vod + Vth, and the driving current Idv according to the following TFT current equation flows between the drain and source of the driving transistor 11b.

Idv=μ×Cox×(W/L)×(Vgs−Vth)
=μ×Cox×(W/L)×Vod
ただし、μは電子移動度、Coxは単位面積あたりのゲート酸化膜容量、Wはゲート幅、Lはゲート長である。
Idv = μ × Cox × (W / L) × (Vgs−Vth) 2
= Μ × Cox × (W / L) × Vod 2
Where μ is the electron mobility, Cox is the gate oxide film capacity per unit area, W is the gate width, and L is the gate length.

この駆動電流Idvにより有機EL発光素子11aの寄生容量51が充電され、駆動用トランジスタ11bのソース電圧Vsが上昇するが、ゲート−ソース間電圧Vgsは、容量素子11cの保持電圧Vod+Vthにより保持されたままなので、やがてソース電圧Vsは有機EL発光素子11aの発光閾値電圧Vf0を超え、有機EL発光素子11aの発光部50において定電流での発光動作が行なわれる。   The drive current Idv charges the parasitic capacitance 51 of the organic EL light emitting element 11a, and the source voltage Vs of the drive transistor 11b rises, but the gate-source voltage Vgs is held by the holding voltage Vod + Vth of the capacitance element 11c. Accordingly, the source voltage Vs eventually exceeds the light emission threshold voltage Vf0 of the organic EL light emitting element 11a, and the light emitting operation of the organic EL light emitting element 11a is performed with a constant current.

なお、Vodの印加完了後、駆動用トランジスタ11bのドレイン−ソース間に流れた駆動電流Idvによって、有機EL発光素子11aの寄生容量51の端子間電圧が上昇してソース電圧Vsが上昇する前に、走査駆動回路13から各走査線15にオフ走査信号を出力し、選択用トランジスタ11dおよび閾値電圧検出用トランジスタ11eをOFFする必要がある。   In addition, after the application of Vod is completed, before the source voltage Vs rises due to the drive voltage Idv flowing between the drain and source of the drive transistor 11b, the voltage between the terminals of the parasitic capacitance 51 of the organic EL light emitting element 11a rises. Therefore, it is necessary to output an off-scan signal from the scanning drive circuit 13 to each scanning line 15 and turn off the selection transistor 11d and the threshold voltage detection transistor 11e.

そして、走査駆動回路13により順次所定の画素回路行が選択され、各画素回路行について上記リセット動作から発光動作までの動作が実施され、所望の表示画像が表示される。   Then, a predetermined pixel circuit row is sequentially selected by the scanning drive circuit 13, and the operations from the reset operation to the light emission operation are performed on each pixel circuit row, and a desired display image is displayed.

また、上記第1の実施形態の有機EL表示装置においては、図9に示すように、各データ線14毎に補正容量素子16を設けるようにしてもよい。この補正容量素子16は、各データ線14に接続される画素回路列毎の有機EL発光素子11aの寄生容量51の偏差を補正するためのものである。たとえば、データ線14に直交する方向にRの有機EL発光素子、Gの有機EL発光素子およびBの有機EL発光素子をこの順で繰り返して配置するような場合には、有機EL発光素子の寄生容量の色(RGB)偏差を補正することができる。各画素回路列における寄生容量51と容量素子61の容量値との和が、同一容量値となるように補正容量素子16の容量値を設定する。   Further, in the organic EL display device according to the first embodiment, as shown in FIG. 9, a correction capacitor element 16 may be provided for each data line 14. The correction capacitance element 16 is for correcting a deviation of the parasitic capacitance 51 of the organic EL light emitting element 11a for each pixel circuit column connected to each data line. For example, when an R organic EL light emitting element, a G organic EL light emitting element, and a B organic EL light emitting element are repeatedly arranged in this order in a direction perpendicular to the data line 14, the parasitic of the organic EL light emitting element is used. Capacitance color (RGB) deviation can be corrected. The capacitance value of the correction capacitance element 16 is set so that the sum of the parasitic capacitance 51 and the capacitance value of the capacitance element 61 in each pixel circuit row becomes the same capacitance value.

なお、補正容量素子16については、アクティブマトリクス基板10における画素回路が配列された範囲以外でデータ線14とグランド線とを交差させることによって簡易に構成することが可能であり、コストアップ、パネル外形を大幅に拡大せずに実現可能である。   Note that the correction capacitor element 16 can be simply configured by crossing the data line 14 and the ground line outside the range where the pixel circuits in the active matrix substrate 10 are arranged. Can be realized without significantly expanding

また、上記のように補正容量素子16を設けるようにした場合には、閾値電圧検出動作時において、閾値電圧検出用トランジスタ11eがONされ、駆動用トランジスタ11bにおいて流れた電流が、有機EL発光素子11aの寄生容量51と補正容量素子16との両方とに電流が流れて充電されることになる。   Further, when the correction capacitive element 16 is provided as described above, the threshold voltage detection transistor 11e is turned on during the threshold voltage detection operation, and the current flowing in the drive transistor 11b is changed to the organic EL light emitting element. The current flows through both the parasitic capacitance 51 of 11a and the correction capacitive element 16 to be charged.

次に、本発明の表示装置の第2の実施形態を適用した有機EL表示装置について説明する。   Next, an organic EL display device to which the second embodiment of the display device of the present invention is applied will be described.

第2の実施形態の有機EL表示装置は、上記第1の実施形態の有機EL表示装置において、さらに駆動用トランジスタ11bに逆バイアス電圧を施すようにしたものである。第2の実施形態の有機EL表示装置の構成は、上記第1の実施形態の有機EL表示装置の構成とデータ駆動回路の構成が異なる。その他の構成は同様であるので、データ駆動回路の構成についてのみ説明する。   The organic EL display device according to the second embodiment is obtained by applying a reverse bias voltage to the driving transistor 11b in the organic EL display device according to the first embodiment. The configuration of the organic EL display device of the second embodiment is different from the configuration of the organic EL display device of the first embodiment to the configuration of the data drive circuit. Since other configurations are the same, only the configuration of the data driving circuit will be described.

第2の実施形態の有機EL表示装置のデータ駆動回路17は、図11に示すように、リセット信号VAを供給するリセット用固定電圧源17aと、駆動用トランジスタ11bの閾値電圧に応じた信号を検出するサンプルホールド回路17bと、表示画像を構成する画素に対応する画素データが入力され、その画素データをアナログ信号に変換してオーバードライブ電圧Vodを出力するDAコンバータ17cと、サンプルホールド回路12bから出力された閾値電圧に応じた信号からDAコンバータ17cから出力されたオーバードライブ電圧を減算して表示画像に応じたプログラムデータ信号Vprgとして出力する第1の減算器17dと、固定電圧VBから第1の減算器17dの出力を減算する第2の減算器17eと、第2の減算器17eの出力に固定電圧VBを加算する加算器17gと、リセット用固定電圧源17aとデータ線14との接続を切り換える第1のスイッチ17hと、第1の減算器17dとデータ線14との接続を切り替える第2のスイッチ17iと、加算器17gとデータ線14との接続を切り替える第3のスイッチ17jとを備えている。   As shown in FIG. 11, the data drive circuit 17 of the organic EL display device of the second embodiment outputs a signal corresponding to the threshold voltage of the reset fixed voltage source 17a for supplying the reset signal VA and the drive transistor 11b. From the sample hold circuit 17b to be detected, the pixel data corresponding to the pixels constituting the display image, the DA converter 17c that converts the pixel data into an analog signal and outputs the overdrive voltage Vod, and the sample hold circuit 12b A first subtracter 17d that subtracts the overdrive voltage output from the DA converter 17c from the signal corresponding to the output threshold voltage and outputs it as a program data signal Vprg corresponding to the display image; A second subtracter 17e for subtracting the output of the subtractor 17d, and a second subtractor 17 The adder 17g for adding the fixed voltage VB to the output of the output, the first switch 17h for switching the connection between the reset fixed voltage source 17a and the data line 14, and the connection between the first subtractor 17d and the data line 14. A second switch 17i for switching and a third switch 17j for switching the connection between the adder 17g and the data line 14 are provided.

次に、第2の実施形態の有機EL表示装置の動作について、図12に示すタイミングチャートを参照しながら説明する。なお、図12には、走査駆動回路13から出力される走査信号Vscan、データ駆動回路17から出力されるデータ信号Vdata、駆動用トランジスタ11bのゲート電圧Vg、ソース電圧Vsおよびゲート−ソース間電圧Vgsの電圧波形が示されている。また、各画素回路の動作については、逆バイアス電圧を印加する期間以外は上記第1の実施形態の有機EL表示装置と同様であるので、画素回路の動作については、図5から図8を参照しながら説明する。   Next, the operation of the organic EL display device of the second embodiment will be described with reference to the timing chart shown in FIG. In FIG. 12, the scanning signal Vscan output from the scanning driving circuit 13, the data signal Vdata output from the data driving circuit 17, the gate voltage Vg, the source voltage Vs, and the gate-source voltage Vgs of the driving transistor 11b are shown. The voltage waveform is shown. The operation of each pixel circuit is the same as that of the organic EL display device according to the first embodiment except for the period in which the reverse bias voltage is applied. For the operation of the pixel circuit, refer to FIGS. While explaining.

第2の実施形態の有機EL表示装置においても、第1の実施形態の有機EL表示装置と同様に、アクティブマトリクス基板10の各走査線15に接続された画素回路行が順次選択され、1行単位でその選択期間内に所定の動作が行なわれる。ここでは、選択された所定の画素回路行において選択期間内に行なわれる動作について説明する。   Also in the organic EL display device of the second embodiment, the pixel circuit rows connected to each scanning line 15 of the active matrix substrate 10 are sequentially selected as in the organic EL display device of the first embodiment. A predetermined operation is performed in the selection period in units. Here, an operation performed in the selected period in the selected predetermined pixel circuit row will be described.

まず、走査駆動回路13により所定の画素回路行が選択され、その画素回路行が接続された走査線15に、図12に示すようなオン走査信号が出力される(図12における時刻t1)。   First, a predetermined pixel circuit row is selected by the scanning drive circuit 13, and an on-scan signal as shown in FIG. 12 is output to the scanning line 15 to which the pixel circuit row is connected (time t1 in FIG. 12).

そして、図5に示すように、走査駆動回路13から出力されたオン走査信号に応じて選択用トランジスタ11dおよび閾値電圧検出用トランジスタ11eがONし、駆動用トランジスタ11bのゲート端子Gと固定電圧VBを供給する電圧源とが接続されるとともに、駆動用トランジスタ11bのソース端子S、容量素子11cの一端および有機EL発光素子11aのアノード端子とデータ線14とが接続される。   Then, as shown in FIG. 5, the selection transistor 11d and the threshold voltage detection transistor 11e are turned on in response to the ON scanning signal output from the scanning driving circuit 13, and the gate terminal G of the driving transistor 11b and the fixed voltage VB are turned on. Are connected to the source terminal S of the driving transistor 11b, one end of the capacitive element 11c, and the anode terminal of the organic EL light emitting element 11a, and the data line 14.

そして、まずリセット動作が行なわれる(図12のt1〜t2、図5参照)。具体的には、データ駆動回路17における第1のスイッチ17hがONとなるとともに、第2および第3のスイッチ17i,17jがOFFとなり、データ駆動回路17のリセット用固定電圧源17aとデータ線14とが接続された状態となり、リセット用固定電圧源17aからデータ線14にリセット信号VAが出力される。リセット用固定電圧源17aから出力されたリセット信号VAは、選択された画素回路行の各画素回路11に入力される。   First, a reset operation is performed (t1 to t2 in FIG. 12, see FIG. 5). Specifically, the first switch 17h in the data driving circuit 17 is turned on, and the second and third switches 17i and 17j are turned off, so that the reset fixed voltage source 17a and the data line 14 of the data driving circuit 17 are turned on. And the reset signal VA is output to the data line 14 from the reset fixed voltage source 17a. The reset signal VA output from the reset fixed voltage source 17a is input to each pixel circuit 11 in the selected pixel circuit row.

そして、上記のような動作により駆動用トランジスタ11bのゲート電圧Vg=VB、ソース電圧Vs=VA、ゲート−ソース間電圧Vgs=VB−VAにリセットされる。   Then, by the operation as described above, the gate voltage Vg = VB, the source voltage Vs = VA, and the gate-source voltage Vgs = VB-VA of the driving transistor 11b are reset.

なお、駆動用トランジスタ11bのゲート端子Gに供給される固定電圧VBについては、第1の実施形態の有機EL表示装置と同様である。   The fixed voltage VB supplied to the gate terminal G of the driving transistor 11b is the same as that of the organic EL display device of the first embodiment.

そして、駆動用トランジスタ11bのゲート−ソース間電圧Vgsは、
Vgs=VB−VA≧Vthmax
となり、駆動用トランジスタ11bには何らかの駆動電流Idがデータ線14に向って流れ、これにより有機EL発光素子11aの寄生容量51と容量素子11cとに残っている電荷もデータ線14に向って掃き出される。
The gate-source voltage Vgs of the driving transistor 11b is
Vgs = VB−VA ≧ Vthmax
As a result, some driving current Id flows through the driving transistor 11b toward the data line 14, so that the charge remaining in the parasitic capacitance 51 and the capacitive element 11c of the organic EL light emitting element 11a is also swept toward the data line 14. Is issued.

そして、次に閾値電圧検出動作が行なわれる(図12のt2〜t3、図6参照)。具体的には、まず、データ駆動回路17の第1のスイッチ17hをオフにし、データ線へのリセット信号VAの供給を遮断する。これによりデータ線14はハイインピーダンス(Hi−Z)の状態となる。   Then, a threshold voltage detection operation is performed (t2 to t3 in FIG. 12, see FIG. 6). Specifically, first, the first switch 17h of the data driving circuit 17 is turned off to cut off the supply of the reset signal VA to the data line. As a result, the data line 14 is in a high impedance (Hi-Z) state.

そして、このとき駆動用トランジスタ11bのソース電圧VsはVAとなっているので、駆動用トランジスタ11bのゲート−ソース間電圧Vgs=Vg−Vs=VB−VA≧Vthmaxとなり、駆動用トランジスタ11bに検出電流Iddが流れる。   At this time, since the source voltage Vs of the driving transistor 11b is VA, the gate-source voltage of the driving transistor 11b is Vgs = Vg−Vs = VB−VA ≧ Vthmax, and the detection current is supplied to the driving transistor 11b. Idd flows.

そして、この検出電流Iddにより有機EL発光素子11aの寄生容量51が充電され、駆動用トランジスタ11bのソース端子Sのソース電圧Vsが上昇する。   Then, the parasitic current 51 of the organic EL light emitting element 11a is charged by the detection current Idd, and the source voltage Vs of the source terminal S of the driving transistor 11b increases.

駆動用トランジスタ11bのゲート端子Gには固定電圧VBが供給されているため、ソース電圧Vsの上昇によりVgsは低下して検出電流Iddは減少する。   Since the fixed voltage VB is supplied to the gate terminal G of the driving transistor 11b, Vgs decreases and the detection current Idd decreases due to the increase of the source voltage Vs.

そして、駆動用トランジスタ11bのソース電圧Vsは、閾値電圧検出用トランジスタ11eおよびデータ線14を介してデータ駆動回路17のサンプルホールド回路17bに入力され、データ駆動回路17のサンプルホールド回路17bは、予め設定された充電時間が経過した時点のソース電圧Vsを駆動用トランジスタ11bの閾値電圧Vthに応じた信号として保持する(図12における時刻t3)。   The source voltage Vs of the drive transistor 11b is input to the sample hold circuit 17b of the data drive circuit 17 via the threshold voltage detection transistor 11e and the data line 14, and the sample hold circuit 17b of the data drive circuit 17 is The source voltage Vs at the time when the set charging time has elapsed is held as a signal corresponding to the threshold voltage Vth of the driving transistor 11b (time t3 in FIG. 12).

なお、このときの固定電圧VBとリセット信号VAとの条件については、上記第1の実施形態の有機EL表示装置と同様である。   Note that the conditions of the fixed voltage VB and the reset signal VA at this time are the same as those of the organic EL display device of the first embodiment.

そして、次に逆バイアス動作が行なわれる(図12のt3〜t4)。具体的には、上述したリセット動作の後、データ駆動回路17における第3のスイッチ17jがONし、加算器17gとデータ線14とが接続され、加算器17gからデータ線14に逆バイアス電圧Vrvが出力される。そして、データ駆動回路17から出力された逆バイアス電圧Vrvは、選択された画素回路行の各画素回路11に入力される。   Then, a reverse bias operation is performed (t3 to t4 in FIG. 12). Specifically, after the above-described reset operation, the third switch 17j in the data driving circuit 17 is turned on, the adder 17g and the data line 14 are connected, and the reverse bias voltage Vrv is connected from the adder 17g to the data line 14. Is output. The reverse bias voltage Vrv output from the data drive circuit 17 is input to each pixel circuit 11 in the selected pixel circuit row.

より具体的には、まず、データ駆動回路17におけるサンプルホールド回路17bは、上述したように駆動用トランジスタ11bのソース電圧Vsを閾値電圧に応じた信号として保持するが、このときのソース電圧Vs=VB−Vthである。したがって、サンプルホールド回路17bから第1の減算器17dへVB−Vthが出力される。一方、データ駆動回路17のDAコンバータ12cには表示画像を構成する画素データが入力され、DAコンバータ12cはこの画素データをアナログ変換して駆動用トランジスタ11bのオーバードライブ電圧Vodとし、このオーバードライブ電圧Vodを第1の減算器17dに出力する。   More specifically, first, the sample hold circuit 17b in the data drive circuit 17 holds the source voltage Vs of the drive transistor 11b as a signal corresponding to the threshold voltage as described above. At this time, the source voltage Vs = VB-Vth. Therefore, VB−Vth is output from the sample hold circuit 17b to the first subtractor 17d. On the other hand, pixel data constituting a display image is input to the DA converter 12c of the data drive circuit 17, and the DA converter 12c converts the pixel data into an analog signal to obtain an overdrive voltage Vod of the driving transistor 11b. Vod is output to the first subtractor 17d.

そして、第1の減算器17dにおいて、サンプルホールド回路17bから出力された閾値電圧に応じた信号VB−VthからDAコンバータ17cから出力されたオーバードライブ電圧Vodが減算され、下式で表わされるプログラムデータ信号Vprgが出力される。   Then, in the first subtracter 17d, the overdrive voltage Vod output from the DA converter 17c is subtracted from the signal VB-Vth corresponding to the threshold voltage output from the sample and hold circuit 17b, and the program data represented by the following equation: A signal Vprg is output.

Vprg=VB−Vth−Vod=VB−(Vth+Vod)
そして、第1の減算器17dから出力されたプログラムデータ信号Vprgは、第2の減算器17eに出力される。一方、第2の減算器17eには、固定電圧VBを供給する電圧源が接続されており、第2の減算器17eは、この固定電圧VBからプログラムデータ信号Vprgを減算し、その減算値に所定のゲイン定数を掛け合わせた信号K×(Vth+Vod)を出力する。なお、ゲイン定数は逆バイアス係数に相当し、予め設定されている。
Vprg = VB−Vth−Vod = VB− (Vth + Vod)
The program data signal Vprg output from the first subtractor 17d is output to the second subtractor 17e. On the other hand, a voltage source that supplies a fixed voltage VB is connected to the second subtractor 17e, and the second subtractor 17e subtracts the program data signal Vprg from the fixed voltage VB and obtains the subtracted value. A signal K × (Vth + Vod) multiplied by a predetermined gain constant is output. The gain constant corresponds to the reverse bias coefficient and is set in advance.

そして、第2の減算器17eから出力された信号K×(Vth+Vod)は加算器17gに入力される。そして、加算器17gは、第2の減算器17eの出力信号K×(Vth+Vod)に固定電圧VBを加算し、下式で表わされる逆バイアス電圧Vrvを生成する。   Then, the signal K × (Vth + Vod) output from the second subtractor 17e is input to the adder 17g. Then, the adder 17g adds the fixed voltage VB to the output signal K × (Vth + Vod) of the second subtractor 17e to generate a reverse bias voltage Vrv represented by the following equation.

Vrv=VB+K×(Vth+Vod)
そして、加算器17gにおいて生成された逆バイアス電圧Vrvが、第3のスイッチ17jを介してデータ線14に出力される。
Vrv = VB + K × (Vth + Vod)
Then, the reverse bias voltage Vrv generated in the adder 17g is output to the data line 14 via the third switch 17j.

データ線14に出力された逆バイアス電圧Vrvは、閾値電圧検出用トランジスタ11eを介して駆動用トランジスタ11bのソース端子Sに印加される。したがって、駆動用トランジスタ11bのソース電圧Vs=VB+K×(Vth+Vod)となり、ゲート電圧Vgは固定電圧VBなので、駆動用トランジスタ11bのゲート−ソース間電圧Vgsは、
Vgs=−K×(Vth+Vod)
となる。
The reverse bias voltage Vrv output to the data line 14 is applied to the source terminal S of the driving transistor 11b via the threshold voltage detecting transistor 11e. Therefore, since the source voltage Vs of the driving transistor 11b is Vs = VB + K × (Vth + Vod) and the gate voltage Vg is the fixed voltage VB, the gate-source voltage Vgs of the driving transistor 11b is
Vgs = −K × (Vth + Vod)
It becomes.

したがって、後述するプログラム動作で駆動用トランジスタ11bに設定されるゲート−ソース間電圧Vgs、すなわちVth+Vodに対応した逆バイアス電圧を駆動用トランジスタ11bに印加することになり、各画素回路毎に表示動作で発生する電圧ストレスに対応する逆バイアス電圧を設定することが可能となり、駆動用トランジスタ11bの閾値のシフトを適切に抑制することができる。   Therefore, a reverse bias voltage corresponding to the gate-source voltage Vgs set to the driving transistor 11b, that is, Vth + Vod, is set to the driving transistor 11b in the program operation described later, and the display operation is performed for each pixel circuit. The reverse bias voltage corresponding to the generated voltage stress can be set, and the threshold shift of the driving transistor 11b can be appropriately suppressed.

そして、次にプログラム動作が行なわれる(図12のt4〜t5、図7参照)。具体的には、データ駆動回路17における第3のスイッチ17jがOFFするとともに、第2のスイッチ17iがONし、加算器17gとデータ線14とが切り離されるとともに、第1の減算器17dとデータ線14とが接続され、第1の減算器17dからデータ線14にプログラムデータ信号Vprgが出力される。そして、データ駆動回路12から出力されたプログラムデータ信号Vprgは、選択された画素回路行の各画素回路11に入力される。なお、第1の減算器17dから出力されるプログラムデータ信号Vprgについては、上述した逆バイアス動作と同様である。   Next, a program operation is performed (see t4 to t5 in FIG. 12, see FIG. 7). Specifically, the third switch 17j in the data driving circuit 17 is turned off, the second switch 17i is turned on, the adder 17g and the data line 14 are disconnected, and the first subtractor 17d and the data The line 14 is connected, and the program data signal Vprg is output from the first subtractor 17 d to the data line 14. The program data signal Vprg output from the data driving circuit 12 is input to each pixel circuit 11 in the selected pixel circuit row. The program data signal Vprg output from the first subtractor 17d is the same as the reverse bias operation described above.

そして、駆動用トランジスタ11bのゲート電圧Vg=VB、ソース電圧Vs=VB−(Vth+Vod)となり、駆動用トランジスタ11bのゲート−ソース間電圧Vgs=Vth+Vodが設定される。   Then, the gate voltage Vg = VB and the source voltage Vs = VB− (Vth + Vod) of the driving transistor 11b are set, and the gate-source voltage Vgs = Vth + Vod of the driving transistor 11b is set.

これにより、容量素子11cには、ほぼ閾値電圧検出動作で検出した閾値電圧VthにVodを加算した電圧が設定される。   As a result, a voltage obtained by adding Vod to the threshold voltage Vth detected by the threshold voltage detection operation is set in the capacitive element 11c.

そして、次に発光動作が行なわれる(図12のt5以降、図8参照)。具体的には、走査駆動回路13から各走査線15にオフ走査信号が出力される(図12における時刻t5)。そして、図8に示すように、走査駆動回路13から出力されたオフ走査信号に応じて選択用トランジスタ11dおよび閾値電圧検出用トランジスタ11eがOFFし、駆動用トランジスタ11bのゲート端子Gと固定電圧VBを供給する電圧源とが切り離されるとともに、駆動用トランジスタ11bのソース端子S、容量素子11cの一端および有機EL発光素子11aのアノード端子とデータ線14とが切り離される。   Then, a light emission operation is performed (see FIG. 8 after t5 in FIG. 12). Specifically, an off scanning signal is output from the scanning drive circuit 13 to each scanning line 15 (time t5 in FIG. 12). Then, as shown in FIG. 8, the selection transistor 11d and the threshold voltage detection transistor 11e are turned off in response to the off-scan signal output from the scan drive circuit 13, and the gate terminal G of the drive transistor 11b and the fixed voltage VB. Is disconnected from the source terminal S of the driving transistor 11b, one end of the capacitive element 11c, the anode terminal of the organic EL light emitting element 11a, and the data line 14.

そして、駆動用トランジスタ11bのゲート−ソース間電圧VgsがVod+Vthとなり、駆動用トランジスタ11bのドレイン−ソース間には、下式のTFT電流式に従った駆動電流Idvが流れる。   Then, the gate-source voltage Vgs of the driving transistor 11b becomes Vod + Vth, and the driving current Idv according to the following TFT current equation flows between the drain and source of the driving transistor 11b.

Idv=μ×Cox×(W/L)×(Vgs−Vth)
=μ×Cox×(W/L)×Vod
ただし、μは電子移動度、Coxは単位面積あたりのゲート酸化膜容量、Wはゲート幅、Lはゲート長である。
Idv = μ × Cox × (W / L) × (Vgs−Vth) 2
= Μ × Cox × (W / L) × Vod 2
Where μ is the electron mobility, Cox is the gate oxide film capacity per unit area, W is the gate width, and L is the gate length.

この駆動電流Idvにより有機EL発光素子11aの寄生容量51が充電され、駆動用トランジスタ11bのソース電圧Vsが上昇するが、ゲート−ソース間電圧Vgsは、容量素子11cの保持電圧Vod+Vthにより保持されたままなので、やがてソース電圧Vsは有機EL発光素子11aの発光閾値電圧Vf0を超え、有機EL発光素子11aの発光部50において定電流での発光動作が行なわれる。   The drive current Idv charges the parasitic capacitance 51 of the organic EL light emitting element 11a, and the source voltage Vs of the drive transistor 11b rises, but the gate-source voltage Vgs is held by the holding voltage Vod + Vth of the capacitance element 11c. Accordingly, the source voltage Vs eventually exceeds the light emission threshold voltage Vf0 of the organic EL light emitting element 11a, and the light emitting operation of the organic EL light emitting element 11a is performed with a constant current.

そして、走査駆動回路13により順次所定の画素回路行が選択され、各画素回路行について上記リセット動作から発光動作までの動作が実施され、所望の表示画像が表示される。   Then, a predetermined pixel circuit row is sequentially selected by the scanning drive circuit 13, and the operations from the reset operation to the light emission operation are performed on each pixel circuit row, and a desired display image is displayed.

また、上記第2の実施形態の有機EL表示装置においても、図9に示すように、各データ線14毎に補正容量素子16を設けるようにしてもよい。   In the organic EL display device according to the second embodiment, a correction capacitor element 16 may be provided for each data line 14 as shown in FIG.

ここで、上記第2の実施形態の有機EL表示装置における逆バイアス電圧について検討する。   Here, the reverse bias voltage in the organic EL display device of the second embodiment will be considered.

第2の実施形態の有機EL表示装置において、表示動作による駆動用トランジスタ11bの電圧ストレスは、Vgs×Tdspとなる。なお、Tdspは表示期間である。そして、逆バイアス電圧を印加する期間をTrvとすると、必要な逆バイアス電圧Vrvは、
Vrv=Vgs×Tdsp/Trv
となる。この逆バイアス電圧を印加することで1フレーム平均の電圧ストレスは正負均等化されてゼロになる。
In the organic EL display device of the second embodiment, the voltage stress of the driving transistor 11b due to the display operation is Vgs × Tdsp. Tdsp is a display period. When the reverse bias voltage application period is Trv, the necessary reverse bias voltage Vrv is
Vrv = Vgs × Tdsp / Trv
It becomes. By applying this reverse bias voltage, the voltage stress on the average of one frame is equalized between positive and negative and becomes zero.

すなわち、第2の実施形態の有機EL表示装置における逆バイアス係数Kは、
K=Tdsp/Trv
となるが、逆バイアス期間Trvは、プログラム期間Tprgの一部であり、当然ながら表示期間Tdspよりも遥かに短くなる。したがって、逆バイアス係数Kは大きくなり、逆バイアス電圧Vrvも高電圧となる。
That is, the reverse bias coefficient K in the organic EL display device of the second embodiment is
K = Tdsp / Trv
However, the reverse bias period Trv is a part of the program period Tprg and is naturally much shorter than the display period Tdsp. Therefore, the reverse bias coefficient K increases and the reverse bias voltage Vrv also becomes a high voltage.

一方、上記第2の実施形態の有機EL表示装置においては、逆バイアス動作期間中に有機EL発光素子11aを発光させないようにする必要があり、駆動用トランジスタ11bのソース端子Sに印加される逆バイアス電圧Vrvは、有機EL発光素子11aの発光閾値電圧Vf0以下である必要がある。   On the other hand, in the organic EL display device of the second embodiment, it is necessary to prevent the organic EL light emitting element 11a from emitting light during the reverse bias operation period, and the reverse applied to the source terminal S of the driving transistor 11b. The bias voltage Vrv needs to be equal to or lower than the light emission threshold voltage Vf0 of the organic EL light emitting element 11a.

たとえば、固定電圧VB=0とした場合には、Vrv≦Vf0であり、固定電圧VBとして負電圧を設定したとしても、逆バイアス電圧Vrvには限界値が存在することになる。   For example, when the fixed voltage VB = 0, Vrv ≦ Vf0, and even if a negative voltage is set as the fixed voltage VB, there is a limit value for the reverse bias voltage Vrv.

そこで、図13に示すように、加算器17gの出力端にリミッター回路17kを設けるようにしてもよい。なお、リミッター回路17kとしては、たとえば、カソード端子に逆バイアス電圧の限界値Vrvmaxが供給されるダイオード素子を利用することができる。   Therefore, as shown in FIG. 13, a limiter circuit 17k may be provided at the output terminal of the adder 17g. As the limiter circuit 17k, for example, a diode element whose limit value Vrvmax of the reverse bias voltage is supplied to the cathode terminal can be used.

しかしながら、図13に示すようにリミッター回路17kを設けるようにした場合には、たとえば、高輝度表示した時の電圧ストレスを逆バイアス電圧で相殺されず、逆バイアス電圧不足が発生するおそれがある。   However, when the limiter circuit 17k is provided as shown in FIG. 13, for example, the voltage stress at the time of high luminance display is not offset by the reverse bias voltage, and there is a possibility that the reverse bias voltage is insufficient.

そこで、この問題を解決するために、駆動用トランジスタ11bを閾値電圧Vth<0の電流特性を有する薄膜トランジスタにより構成するようにしてもよい。図14に、閾値電圧Vth<0の駆動用トランジスタの電流特性の一例を示す。   Therefore, in order to solve this problem, the driving transistor 11b may be formed of a thin film transistor having a current characteristic of the threshold voltage Vth <0. FIG. 14 shows an example of current characteristics of a driving transistor with a threshold voltage Vth <0.

駆動用トランジスタ11bの閾値電圧Vthを負電圧化した場合には、表示動作でのVgsとして正と負の両極性の電圧が印加されるため、逆バイアス電圧も正と負の両極性を持つこととなり、逆バイアス電圧の限界値による逆バイアス不足を低減することができる。   When the threshold voltage Vth of the driving transistor 11b is set to a negative voltage, a positive and negative voltage is applied as Vgs in the display operation, so that the reverse bias voltage also has both a positive and negative polarity. Thus, the shortage of reverse bias due to the limit value of the reverse bias voltage can be reduced.

また、上記第2の実施形態の有機EL表示装置においては、駆動用トランジスタ11bの閾値電圧は正負を問わず、閾値電圧検出動作およびプログラム動作を行うことができるため、Vgsの使用範囲を負電圧化することで、逆バイアス電圧設定範囲を拡大し、長期安定性を向上することができる。   In the organic EL display device according to the second embodiment, the threshold voltage of the driving transistor 11b can be detected regardless of whether the threshold voltage is positive or negative. As a result, the reverse bias voltage setting range can be expanded and long-term stability can be improved.

また、上記第1および第2の実施形態の有機EL表示装置においては、上述したようにアモルファスシリコンや無機酸化膜からなるN型の薄膜トランジスタを駆動用トランジスタとして用いることができるが、特に、IGZOからなるN型の薄膜トランジスタを駆動用トランジスタとして用いることが望ましい。   In the organic EL display devices of the first and second embodiments, an N-type thin film transistor made of amorphous silicon or an inorganic oxide film can be used as a driving transistor as described above. It is desirable to use an N-type thin film transistor as a driving transistor.

IGZOからなる薄膜トランジスタの可逆性閾値電圧シフト特性を利用することによって、たとえば、真っ黒の画面を表示している期間や電源オフ時などの非表示期間に閾値電圧を初期値に戻すことができるので、閾値電圧のシフトをさらに抑制することができる。また、駆動用トランジスタ11bの閾値電圧の負電圧化も容易に実現することができる。   By utilizing the reversible threshold voltage shift characteristic of a thin film transistor made of IGZO, for example, the threshold voltage can be returned to the initial value during a non-display period such as a period when a black screen is displayed or when the power is turned off. The shift of the threshold voltage can be further suppressed. Also, the negative voltage of the threshold voltage of the driving transistor 11b can be easily realized.

また、上記第1および第2の実施形態の有機EL表示装置における画素回路の構成は、図2に示した構成に限らず、たとえば、図15に示すような、アノードコモン型の有機EL発光素子21aを用いた構成としてもよい。具体的には、画素回路21は、図15に示すように、発光部52と発光部52の寄生容量53を有する有機EL発光素子21aと、有機EL発光素子21aのカソード端子にソース端子Sが接続され、有機EL発光素子21aに駆動電流を流す駆動用トランジスタ21bと、駆動用トランジスタ21bのゲート端子Gとドレイン端子Dとの間に接続された容量素子21cと、容量素子21cの一端および駆動用トランジスタ21bのゲート端子Gとデータ線14との間に接続された選択用トランジスタ21eと、駆動用トランジスタ21bのドレイン端子Dとデータ線14との間に接続された閾値電圧検出用トランジスタ21dと、駆動用トランジスタ21bのドレイン端子Dに接続された発光動作用トランジスタ21fとを備えている。なお、駆動用トランジスタ11bはP型の薄膜トランジスタから構成されている。   Further, the configuration of the pixel circuit in the organic EL display devices of the first and second embodiments is not limited to the configuration shown in FIG. 2, but for example, an anode common type organic EL light emitting element as shown in FIG. It is good also as a structure using 21a. Specifically, as shown in FIG. 15, the pixel circuit 21 includes an organic EL light emitting element 21a having a light emitting part 52 and a parasitic capacitance 53 of the light emitting part 52, and a source terminal S at the cathode terminal of the organic EL light emitting element 21a. A driving transistor 21b connected to flow a driving current to the organic EL light emitting element 21a, a capacitive element 21c connected between the gate terminal G and the drain terminal D of the driving transistor 21b, one end of the capacitive element 21c, and driving A selection transistor 21e connected between the gate terminal G of the transistor 21b and the data line 14, and a threshold voltage detection transistor 21d connected between the drain terminal D of the drive transistor 21b and the data line 14. And a light emitting operation transistor 21f connected to the drain terminal D of the driving transistor 21b. The driving transistor 11b is composed of a P-type thin film transistor.

また、図15に示すように、有機EL発光素子21aのアノード端子は所定の固定電圧Vddが供給されている。また、選択用トランジスタ21eの駆動用トランジスタ21bのゲート端子Gに接続されていない方の端子には固定電圧VBが供給されている。   Further, as shown in FIG. 15, a predetermined fixed voltage Vdd is supplied to the anode terminal of the organic EL light emitting element 21a. The fixed voltage VB is supplied to the terminal not connected to the gate terminal G of the driving transistor 21b of the selection transistor 21e.

また、上記のような構成の画素回路21を用いる場合には、各データ線14に閾値電圧検出用容量素子22を設ける必要がある。また、閾値電圧検出動作時には発光動作用トランジスタ21fをOFFし、発光動作時には発光動作用トランジスタ21fをONするスイッチ制御信号を供給するスイッチ制御線18をさらに設ける必要がある。   Further, when the pixel circuit 21 having the above-described configuration is used, it is necessary to provide a threshold voltage detection capacitive element 22 in each data line 14. Further, it is necessary to further provide a switch control line 18 for supplying a switch control signal for turning off the light emission operation transistor 21f during the threshold voltage detection operation and turning on the light emission operation transistor 21f during the light emission operation.

そして、閾値電圧検出動作時には、発光動作用トランジスタ21fをOFFすることによって、駆動用トランジスタ21bにより流れた検出電流により閾値電圧検出用容量素子22を充電することによって駆動用トランジスタ21bの閾値電圧を検出し、発光動作時には、発光動作用トランジスタ21fをONすることによって、駆動用トランジスタ21bにおいて駆動電流を流すことによって有機EL発光素子21aを発光動作させる。   In the threshold voltage detection operation, the threshold voltage of the driving transistor 21b is detected by turning off the light emitting operation transistor 21f and charging the threshold voltage detection capacitor element 22 with the detection current flowing through the driving transistor 21b. During the light emission operation, the organic EL light emitting element 21a is caused to emit light by turning on the light emission operation transistor 21f and causing a driving current to flow in the driving transistor 21b.

また、画素回路の構成としては、図2に示す画素回路11のように、駆動用トランジスタ11bのゲート端子Gに所定の電圧を供給し、その電圧の供給によって駆動用トランジスタ11bに流れた電流により駆動用トランジスタ11bのソース端子Sに接続された容量性負荷(寄生容量)55を充電することによって、容量素子11cに駆動用トランジスタ11bの閾値電圧を保持させるものであればその他の構成の画素回路を用いるようにしてもよい。   Further, the pixel circuit is configured such that, as in the pixel circuit 11 shown in FIG. 2, a predetermined voltage is supplied to the gate terminal G of the driving transistor 11b, and current supplied to the driving transistor 11b by the supply of the voltage is used. Any other pixel circuit may be used as long as the capacitive element (parasitic capacitance) 55 connected to the source terminal S of the driving transistor 11b is charged to cause the capacitive element 11c to hold the threshold voltage of the driving transistor 11b. May be used.

たとえば、図16に示すような画素回路31を用いるようにしてもよい。図16に示す画素回路31は、具体的には、発光部54と発光部54の寄生容量55を有する有機EL発光素子31aと、有機EL発光素子31aのアノード端子にソース端子Sが接続され、有機EL発光素子31aに駆動電流および検出電流を流す駆動用トランジスタ31bと、駆動用トランジスタ31bのゲート端子Gとソース端子Sとの間に接続された容量素子31cと、容量素子31cの一端および駆動用トランジスタ31bのゲート端子Gとデータ線14との間に接続された選択用トランジスタ31eと、駆動用トランジスタ31bのソース端子Sとデータ線14との間に接続された閾値電圧検出用トランジスタ31dと、駆動用トランジスタ31bのソース端子Sに接続されたリセット用トランジスタ31fとを備えている。   For example, a pixel circuit 31 as shown in FIG. 16 may be used. Specifically, the pixel circuit 31 illustrated in FIG. 16 includes an organic EL light emitting element 31a having a light emitting unit 54 and a parasitic capacitance 55 of the light emitting unit 54, and a source terminal S connected to an anode terminal of the organic EL light emitting element 31a. A driving transistor 31b for passing a driving current and a detection current to the organic EL light emitting element 31a, a capacitive element 31c connected between the gate terminal G and the source terminal S of the driving transistor 31b, one end of the capacitive element 31c, and driving A selection transistor 31e connected between the gate terminal G of the transistor 31b and the data line 14, and a threshold voltage detection transistor 31d connected between the source terminal S of the drive transistor 31b and the data line 14. And a resetting transistor 31f connected to the source terminal S of the driving transistor 31b.

そして、画素回路31においては、リセット動作時に、リセット制御線により供給されたリセット制御信号に応じてリセット用トランジスタ31fがONし、リセット用トランジスタ31fを介して容量素子31cおよび寄生容量55に残った電荷が放電される。   In the pixel circuit 31, during the reset operation, the reset transistor 31f is turned on in response to the reset control signal supplied from the reset control line, and remains in the capacitive element 31c and the parasitic capacitance 55 via the reset transistor 31f. The charge is discharged.

また、たとえば、図17に示すような画素回路41を用いるようにしてもよい。図17に示す画素回路41は、具体的には、発光部56と発光部56の寄生容量57を有する有機EL発光素子41aと、有機EL発光素子41aのアノード端子にソース端子Sが接続され、有機EL発光素子41aに駆動電流および検出電流を流す駆動用トランジスタ41bと、駆動用トランジスタ41bのゲート端子Gとソース端子Sとの間に接続された容量素子41cと、容量素子41cの一端および駆動用トランジスタ41bのゲート端子Gとデータ線14との間に接続された選択用トランジスタ41eと、駆動用トランジスタ41bのソース端子Sとデータ線14との間に接続された閾値電圧検出用トランジスタ41dとを備えている。そして、図17の画素回路41の選択用トランジスタ41eは、第1の走査線15に供給される第1の走査信号に応じてON/OFFするものであり、閾値電圧検出用トランジスタ41dは、第2の走査線20に供給される第2の走査信号に応じてON/OFFするものである。   Further, for example, a pixel circuit 41 as shown in FIG. 17 may be used. Specifically, the pixel circuit 41 shown in FIG. 17 includes an organic EL light emitting element 41a having a light emitting part 56 and a parasitic capacitance 57 of the light emitting part 56, and a source terminal S connected to the anode terminal of the organic EL light emitting element 41a. A driving transistor 41b for supplying a driving current and a detection current to the organic EL light emitting element 41a, a capacitive element 41c connected between the gate terminal G and the source terminal S of the driving transistor 41b, one end of the capacitive element 41c, and driving A selection transistor 41e connected between the gate terminal G of the transistor 41b and the data line 14, and a threshold voltage detection transistor 41d connected between the source terminal S of the drive transistor 41b and the data line 14. It has. The selection transistor 41e of the pixel circuit 41 of FIG. 17 is turned on / off in response to the first scanning signal supplied to the first scanning line 15, and the threshold voltage detection transistor 41d is This is turned ON / OFF according to the second scanning signal supplied to the second scanning line 20.

上記のように選択用トランジスタ41eと閾値電圧検出用トランジスタ41dとを独立制御とし、選択用トランジスタ41eの開放タイミングを閾値電圧検出用トランジスタ41dの開放タイミングよりも遅らせることで、特開2007−310311号公報に記載に相当する移動度μの補正も可能である。   As described above, the selection transistor 41e and the threshold voltage detection transistor 41d are independently controlled, and the opening timing of the selection transistor 41e is delayed from the opening timing of the threshold voltage detection transistor 41d. It is also possible to correct the mobility μ corresponding to that described in the publication.

また、上記本発明の実施形態は、本発明の表示装置を有機EL表示装置に適用したものであるが、発光素子としては、有機EL発光素子に限らず、たとえば、無機EL素子などを用いるようにしてもよい。   In the embodiment of the present invention, the display device of the present invention is applied to an organic EL display device. However, the light emitting element is not limited to the organic EL light emitting element, and for example, an inorganic EL element is used. It may be.

また、本発明の表示装置は、様々な用途がある。たとえば、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話など)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビなどが挙げられる。   The display device of the present invention has various uses. For example, a portable information terminal (electronic notebook, mobile computer, mobile phone, etc.), a video camera, a digital camera, a personal computer, a television, etc. are mentioned.

本発明の表示装置の第1の実施形態を適用した有機EL表示装置の概略構成図1 is a schematic configuration diagram of an organic EL display device to which a first embodiment of a display device of the present invention is applied. 本発明の表示装置の第1の実施形態を適用した有機EL表示装置の画素回路の構成を示す図The figure which shows the structure of the pixel circuit of the organic electroluminescence display to which 1st Embodiment of the display apparatus of this invention is applied. 本発明の表示装置の第1の実施形態を適用した有機EL表示装置のデータ駆動回路の構成を示す図The figure which shows the structure of the data drive circuit of the organic electroluminescent display apparatus to which 1st Embodiment of the display apparatus of this invention is applied. 本発明の表示装置の第1の実施形態を適用した有機EL表示装置の作用を説明するためのタイミングチャートThe timing chart for demonstrating the effect | action of the organic electroluminescence display to which 1st Embodiment of the display apparatus of this invention is applied. 本発明の第1の実施形態の有機EL表示装置のリセット動作の作用を説明するための図The figure for demonstrating the effect | action of the reset operation | movement of the organic electroluminescence display of the 1st Embodiment of this invention. 本発明の第1の実施形態の有機EL表示装置の閾値電圧検出動作の作用を説明するための図The figure for demonstrating the effect | action of the threshold voltage detection operation | movement of the organic electroluminescence display of the 1st Embodiment of this invention. 本発明の第1の実施形態の有機EL表示装置のプログラム動作の作用を説明するための図The figure for demonstrating the effect | action of the program operation | movement of the organic electroluminescence display of the 1st Embodiment of this invention. 本発明の第1の実施形態の有機EL表示装置の発光動作を説明するための図The figure for demonstrating the light emission operation | movement of the organic electroluminescence display of the 1st Embodiment of this invention. 本発明の第1の実施形態の有機EL表示装置の変形例を示す図The figure which shows the modification of the organic electroluminescence display of the 1st Embodiment of this invention. 図9に示す有機EL表示装置の閾値電圧検出動作を説明するための図The figure for demonstrating the threshold voltage detection operation | movement of the organic electroluminescence display shown in FIG. 本発明の表示装置の第2の実施形態を適用した有機EL表示装置のデータ駆動回路の構成を示す図The figure which shows the structure of the data drive circuit of the organic electroluminescence display to which 2nd Embodiment of the display apparatus of this invention is applied. 本発明の表示装置の第2の実施形態を適用した有機EL表示装置の作用を説明するためのタイミングチャートTiming chart for explaining the operation of the organic EL display device to which the second embodiment of the display device of the present invention is applied 本発明の第2の実施形態の有機EL表示装置のデータ駆動回路の変形例を示す図The figure which shows the modification of the data drive circuit of the organic electroluminescence display of the 2nd Embodiment of this invention. 閾値電圧Vthが負電圧の駆動用トランジスタの電流特性の一例を示す図The figure which shows an example of the current characteristic of the drive transistor whose threshold voltage Vth is a negative voltage アノードコモン型の有機EL発光素子を有する画素回路を備えた有機EL表示装置の概略構成を示す図The figure which shows schematic structure of the organic electroluminescent display apparatus provided with the pixel circuit which has an organic electroluminescent element of an anode common type 画素回路のその他の構成を示す図The figure which shows the other structure of a pixel circuit 画素回路のその他の構成を示す図The figure which shows the other structure of a pixel circuit 従来の画素回路の構成を示す図The figure which shows the structure of the conventional pixel circuit 従来の有機EL表示装置の作用を説明するためのタイミングチャートTiming chart for explaining the operation of a conventional organic EL display device 従来の有機EL表示装置のリセット動作の作用を説明するための図The figure for demonstrating the effect | action of the reset operation | movement of the conventional organic electroluminescence display. 従来の有機EL表示装置の閾値電圧検出動作の作用を説明するための図The figure for demonstrating the effect | action of the threshold voltage detection operation | movement of the conventional organic electroluminescence display. 従来の有機EL表示装置のプログラム動作の作用を説明するための図The figure for demonstrating the effect | action of the program operation | movement of the conventional organic electroluminescence display. 従来の有機EL表示装置の発光動作を説明するための図The figure for demonstrating the light emission operation | movement of the conventional organic electroluminescence display. サブスレッシュ領域電流の小さい薄膜トランジスタと大きいトランジスタの駆動電流Idとゲート−ソース間電圧Vgsとの関係を示す図The figure which shows the relationship between the drive current Id and gate-source voltage Vgs of a thin film transistor with a small subthreshold area | region current and a large transistor サブスレッシュ領域電流の小さい薄膜トランジスタと大きいトランジスタの駆動電流√Idとゲート−ソース間電圧Vgsとの関係を示す図The figure which shows the relationship between the drive current (root) Id of a thin-film transistor with a small subthreshold area | region current, and a large transistor, and gate-source voltage Vgs. サブスレッシュ領域電流の小さい薄膜トランジスタを駆動用トランジスタとして用いた画素回路において、有機EL発光素子の寄生容量の容量値Cdを2pFと4pFに設定した場合における駆動用トランジスタのVgsの特性をシミュレーションした結果を示す図In a pixel circuit using a thin film transistor having a small sub-threshold region current as a driving transistor, the result of simulating the characteristics of Vgs of the driving transistor when the capacitance value Cd of the parasitic capacitance of the organic EL light emitting element is set to 2 pF and 4 pF. Illustration サブスレッシュ領域電流の大きい薄膜トランジスタを駆動用トランジスタとして用いた画素回路において、有機EL発光素子の寄生容量の容量値Cdを2pFと4pFに設定した場合における駆動用トランジスタのVgsの特性をシミュレーションした結果を示す図In a pixel circuit using a thin film transistor having a large sub-threshold region current as a driving transistor, the result of simulating the characteristics of Vgs of the driving transistor when the capacitance value Cd of the parasitic capacitance of the organic EL light emitting element is set to 2 pF and 4 pF. Illustration 画素回路に補正容量素子を設けた構成を示す図The figure which shows the structure which provided the correction capacity | capacitance element in the pixel circuit 閾値電圧検出動作の際の駆動用トランジスタのソース電圧Vsと有機EL発光素子の発光閾値電圧との関係を示す図The figure which shows the relationship between the source voltage Vs of the transistor for a drive in the case of threshold voltage detection operation, and the light emission threshold voltage of an organic electroluminescent light emitting element.

符号の説明Explanation of symbols

10 アクティブマトリクス基板
11 画素回路
11a 有機EL発光素子
11b 駆動用トランジスタ
11c 容量素子
11d 選択用トランジスタ
11e 閾値電圧検出用トランジスタ
12 データ駆動回路
12a リセット用固定電圧源
12b サンプルホールド回路
12c コンバータ
12d 減算器
12e 第1のスイッチ
12f 第2のスイッチ
13 走査駆動回路
14 データ線
15 走査線
16 補正容量素子
17 データ駆動回路
17a リセット用固定電圧源
17b サンプルホールド回路
17c コンバータ
17d 第1の減算器
17e 第2の減算器
17g 加算器
17h 第1のスイッチ
17i 第2のスイッチ
17k リミッター回路
18 スイッチ制御線
20 第2の走査線
21 画素回路
21 駆動用トランジスタ
21a 有機EL発光素子
21b 駆動用トランジスタ
21c 容量素子
21d 閾値電圧検出用トランジスタ
21e 選択用トランジスタ
21f 発光動作用トランジスタ
22 閾値電圧検出用容量素子
31 画素回路
31a 有機EL発光素子
31b 駆動用トランジスタ
31c 容量素子
31d 閾値電圧検出用トランジスタ
31e 選択用トランジスタ
31f リセット用トランジスタ
41 画素回路
41a 有機EL発光素子
41b 駆動用トランジスタ
41c 容量素子
41d 閾値電圧検出用トランジスタ
41e 選択用トランジスタ
50 発光部
51 寄生容量
52 発光部
53 寄生容量
54 発光部
55 寄生容量
56 発光部
57 寄生容量
61 容量素子
10 active matrix substrate 11 pixel circuit 11a organic EL light emitting element 11b driving transistor 11c capacitive element 11d selection transistor 11e threshold voltage detection transistor 12 data driving circuit 12a reset fixed voltage source 12b sample hold circuit 12c converter 12d subtractor 12e first 1 switch 12f second switch 13 scan drive circuit 14 data line 15 scan line 16 correction capacitive element 17 data drive circuit 17a fixed voltage source for reset 17b sample hold circuit 17c converter 17d first subtractor 17e second subtractor 17g adder 17h first switch 17i second switch 17k limiter circuit 18 switch control line 20 second scanning line 21 pixel circuit 21 driving transistor 21a organic EL light emitting element 21b driving Transistor 21c Capacitance element 21d Threshold voltage detection transistor 21e Selection transistor 21f Light emission operation transistor 22 Threshold voltage detection capacitance element 31 Pixel circuit 31a Organic EL light emission element 31b Drive transistor 31c Capacitance element 31d Threshold voltage detection transistor 31e Selection Transistor 31f Reset transistor 41 Pixel circuit 41a Organic EL light emitting element 41b Driving transistor 41c Capacitance element 41d Threshold voltage detection transistor 41e Selection transistor 50 Light emitting part 51 Parasitic capacitance 52 Light emitting part 53 Parasitic capacitance 54 Light emitting part 55 Parasitic capacitance 56 Light emission Part 57 parasitic capacitance 61 capacitive element

Claims (7)

発光素子、該発光素子のアノード端子にソース端子が接続され、前記発光素子に駆動電流を流す駆動用トランジスタ、該駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、前記駆動用トランジスタのゲート端子と所定の電圧を供給する電圧源との間に接続された選択用スイッチ、および前記駆動用トランジスタのソース端子と所定の信号を供給するデータ線との間に接続された閾値電圧検出用スイッチを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置の駆動制御方法であって、
前記所定の電圧の供給により前記駆動用トランジスタに流れた電流によって前記発光素子の寄生容量を充電したときの前記駆動用トランジスタのソース端子の電圧を検出することによって前記駆動用トランジスタの閾値電圧に応じた信号を検出し、
該検出した前記閾値電圧に応じた信号と前記発光素子の発光量に応じた前記駆動用トランジスタの駆動電圧とに基づくデータ信号を前記データ線および前記閾値電圧検出用スイッチを介して前記駆動用トランジスタのソース端子に出力することを特徴とする表示装置の駆動制御方法。
A light emitting element, a driving transistor in which a source terminal is connected to an anode terminal of the light emitting element, and a driving current flows to the light emitting element, a capacitive element connected between a gate terminal and a source terminal of the driving transistor, and the driving A selection switch connected between the gate terminal of the transistor for driving and a voltage source for supplying a predetermined voltage, and a threshold connected between the source terminal of the driving transistor and a data line for supplying a predetermined signal A drive control method for a display device comprising an active matrix substrate in which a number of pixel circuits having voltage detection switches are arranged,
According to the threshold voltage of the driving transistor by detecting the voltage of the source terminal of the driving transistor when the parasitic capacitance of the light emitting element is charged by the current flowing through the driving transistor by supplying the predetermined voltage. Detected signal,
A data signal based on the detected signal corresponding to the threshold voltage and the driving voltage of the driving transistor corresponding to the light emission amount of the light emitting element is transmitted to the driving transistor via the data line and the threshold voltage detecting switch. A drive control method for a display device, wherein the output is output to a source terminal of the display device.
発光素子、該発光素子のアノード端子にソース端子が接続され、前記発光素子に駆動電流を流す駆動用トランジスタ、該駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、前記駆動用トランジスタのゲート端子と所定の電圧を供給する電圧源との間に接続された選択用スイッチ、および前記駆動用トランジスタのソース端子と所定の信号を供給するデータ線との間に接続された閾値電圧検出用スイッチを有する画素回路が多数配列され、該画素回路の列毎に設けられたデータ線を有するアクティブマトリクス基板と、
前記所定の電圧の供給により前記駆動用トランジスタに流れた電流によって前記発光素子の寄生容量を充電したときの前記駆動用トランジスタのソース端子の電圧を検出することによって前記駆動用トランジスタの閾値電圧に応じた信号を検出する閾値検出部および前記閾値電圧に応じた信号と前記発光素子の発光量に応じた前記駆動用トランジスタの駆動電圧とに基づくデータ信号を前記データ線および前記閾値電圧検出用スイッチを介して前記駆動用トランジスタのソース端子に出力するデータ信号出力部を有するデータ駆動回路とを備えたことを特徴とする表示装置。
A light emitting element, a driving transistor in which a source terminal is connected to an anode terminal of the light emitting element, and a driving current flows to the light emitting element, a capacitive element connected between a gate terminal and a source terminal of the driving transistor, and the driving A selection switch connected between the gate terminal of the transistor for driving and a voltage source for supplying a predetermined voltage, and a threshold connected between the source terminal of the driving transistor and a data line for supplying a predetermined signal An active matrix substrate having a plurality of pixel circuits having voltage detection switches and data lines provided for each column of the pixel circuits;
According to the threshold voltage of the driving transistor by detecting the voltage of the source terminal of the driving transistor when the parasitic capacitance of the light emitting element is charged by the current flowing through the driving transistor by supplying the predetermined voltage. A threshold value detection unit for detecting the received signal, a data signal based on the signal corresponding to the threshold voltage and the driving voltage of the driving transistor corresponding to the light emission amount of the light emitting element, the data line and the threshold voltage detecting switch. And a data driving circuit having a data signal output section for outputting to the source terminal of the driving transistor.
前記閾値検出部が、前記発光素子の寄生容量への充電によって前記駆動用トランジスタのソース電圧の上昇が飽和する前の前記駆動用トランジスタのソース電圧を検出するものであることを特徴とする請求項2記載の表示装置。   The threshold detection unit detects a source voltage of the driving transistor before a rise in the source voltage of the driving transistor is saturated by charging of the parasitic capacitance of the light emitting element. 2. The display device according to 2. 前記データ線毎に前記発光素子の寄生容量の偏差を補正するための補正容量素子が設けられていることを特徴とする請求項2または3記載の表示装置。   The display device according to claim 2, wherein a correction capacitor element for correcting a deviation in parasitic capacitance of the light emitting element is provided for each data line. 前記データ駆動回路が、前記駆動用トランジスタの駆動電圧に対応する大きさの逆バイアス電圧を前記駆動用トランジスタのゲート端子に供給する逆バイアス電圧出力部をさらに備えたことを特徴とする請求項2から4いずれか1項記載の表示装置。   3. The data drive circuit further includes a reverse bias voltage output unit that supplies a reverse bias voltage having a magnitude corresponding to a drive voltage of the drive transistor to a gate terminal of the drive transistor. 5. The display device according to any one of 4 to 4. 前記駆動用トランジスタが、閾値電圧が負電圧の電流特性を有する薄膜トランジスタにより構成されたものであることを特徴とする請求項5記載の表示装置。   6. The display device according to claim 5, wherein the driving transistor is a thin film transistor having a current characteristic with a negative threshold voltage. 前記駆動用トランジスタが、IGZO(InGaZnO)からなる薄膜トランジスタにより構成されたものであることを特徴とする請求項2から6いずれか1項記載の表示装置。   The display device according to claim 2, wherein the driving transistor is a thin film transistor made of IGZO (InGaZnO).
JP2008186908A 2008-07-18 2008-07-18 Display device Withdrawn JP2010026209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008186908A JP2010026209A (en) 2008-07-18 2008-07-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008186908A JP2010026209A (en) 2008-07-18 2008-07-18 Display device

Publications (1)

Publication Number Publication Date
JP2010026209A true JP2010026209A (en) 2010-02-04

Family

ID=41732106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008186908A Withdrawn JP2010026209A (en) 2008-07-18 2008-07-18 Display device

Country Status (1)

Country Link
JP (1) JP2010026209A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206659A (en) * 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 Display device, electronic device, and method for driving display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206659A (en) * 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 Display device, electronic device, and method for driving display device

Similar Documents

Publication Publication Date Title
US20220139321A1 (en) Pixel circuit and method of driving the same, display device
JP5183336B2 (en) Display device
US10733933B2 (en) Pixel driving circuit and driving method thereof, display panel and display device
US9852687B2 (en) Display device and driving method
US9390652B2 (en) Organic light emitting display device and driving method thereof
US20210327347A1 (en) Pixel circuit and driving method thereof, and display panel
US8941309B2 (en) Voltage-driven pixel circuit, driving method thereof and display panel
Wu et al. A new voltage-programmed pixel circuit for enhancing the uniformity of AMOLED displays
US9548024B2 (en) Pixel driving circuit, driving method thereof and display apparatus
US20160267843A1 (en) Pixel driving circuit, driving method, array substrate and display apparatus
US11380246B2 (en) Electroluminescent display device having pixel driving
US20170116919A1 (en) Pixel circuit and driving method thereof, display device
US11127342B2 (en) Pixel circuit for driving light emitting diode to emit light and method of controlling the pixel circuit
US8933920B2 (en) Display device and method of driving the same
JP5738270B2 (en) Display device
JP2012516456A (en) Display device and drive control method thereof
JP2010066331A (en) Display apparatus
JP2018105917A (en) Display panel and display device
WO2019047701A1 (en) Pixel circuit, driving method therefor, and display device
KR20170122432A (en) Organic light emitting diode display device and driving method the same
JP2009237006A (en) Pixel circuit, display apparatus, and pixel circuit drive control method
US20200302867A1 (en) Pixel driving circuit and driving method therefor, and display panel
KR101474023B1 (en) Organic light emitting diode display device
JP2016048300A (en) Method for driving display device and display device
KR101938001B1 (en) Organic Light Emitting Display And Method of Modulating Gate Signal Voltage Thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111004