JP2010015560A - システム・オン・チップ内でデータ要求を経路指定する方法、装置及びコンピュータ・プログラム - Google Patents
システム・オン・チップ内でデータ要求を経路指定する方法、装置及びコンピュータ・プログラム Download PDFInfo
- Publication number
- JP2010015560A JP2010015560A JP2009148910A JP2009148910A JP2010015560A JP 2010015560 A JP2010015560 A JP 2010015560A JP 2009148910 A JP2009148910 A JP 2009148910A JP 2009148910 A JP2009148910 A JP 2009148910A JP 2010015560 A JP2010015560 A JP 2010015560A
- Authority
- JP
- Japan
- Prior art keywords
- caching
- access table
- bridge
- routing
- data request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】
システム・オン・チップのクロスバー内で、クロスバー・セグメント経路指定機能及びアクセス・テーブル・アドレス再マッピング機能が組み合わされる。このようにすると、セグメント経路指定に先行して、アドレス再マッピングを行うことができる。マスタ・ポートごとに、1つ以上のアクセス・テーブル用キャッシング・レジスタが設けられる。これらのキャッシング・レジスタは、各マスタに関連する1つ以上のアクセス・テーブル・エントリの迅速な検索を可能にするとともに、アクセス・テーブルにポートを追加することなく、複数のマスタによる同時的な検索を可能にする。セグメント識別子をこれらのキャッシング・レジスタ内に格納すると、一致する要求を適切なスレーブ・セグメントへ経路指定する方法を指示することができる。
【選択図】 図4
Description
301・・・・・・・セキュア・ブリッジ
302・・・・・・・組み合わせ式クロスバー兼アクセス・テーブル・ユニット
304・・・・・・・クロスバー・アドレス経路指定ユニット
306・・・・・・・アクセス・テーブル
307・・・・・・・アービタ
308、310・・・マスタ
312、314・・・キャッシング・レジスタ
316、318・・・セグメント・アービタ
320〜326・・・スレーブ
500・・・・・・・システム・オン・チップ(SOC)
510・・・・・・・マスタ
520・・・・・・・スレーブ
540・・・・・・・バス兼アクセス制御ユニット
550・・・・・・・クロスバー兼アクセス・テーブル・ユニット
560・・・・・・・アクセス・パラメータ
570・・・・・・・暗号化/暗号化解除ユニット
Claims (20)
- システム・オン・チップ内でデータ要求を経路指定する方法であって、
経路指定情報を含むキャッシング・レジスタを有するブリッジにおいて、データ要求を受け取るステップと、
前記データ要求を前記キャッシング・レジスタ内の前記経路指定情報と突き合わせるステップと、
前記キャッシング・レジスタ内の前記経路指定情報を使用して、前記データ要求を経路指定するステップとを含む、方法。 - アクセス・テーブル・ヒットを反映するように、前記キャッシング・レジスタを更新するステップをさらに含む、請求項1記載の方法。
- 前記データ要求を経路指定する前に、前記キャッシング・レジスタを使用して、前記データ要求アドレスを置換アドレスに置き換えるステップをさらに含む、請求項1記載の方法。
- 前記ブリッジの他のキャッシング・レジスタを使用して、他のデータ要求を他の経路指定情報と同時に突き合わせるステップをさらに含む、請求項1記載の方法。
- 前記キャッシング・レジスタを前記ブリッジのクロスバー・スイッチ内に配置するステップをさらに含む、請求項1記載の方法。
- アクセス・テーブルを前記ブリッジのクロスバー・スイッチ内に配置するステップをさらに含む、請求項1記載の方法。
- 前記ブリッジのポートごとに少なくとも1つのキャッシング・レジスタを含むように、前記ブリッジを構成するステップをさらに含む、請求項1記載の方法。
- 前記経路指定を促進するために、前記キャッシング・レジスタ内にセグメント識別子を格納するステップをさらに含む、請求項1記載の方法。
- 前記キャッシング・レジスタ内のマスタによって最近に使用されたアクセス・テーブルのデータを格納するステップをさらに含む、請求項1記載の方法。
- 前記キャッシング・レジスタ内に一致が存在しない場合は、アクセス・テーブル検索を使用して、他のデータ要求を突き合わせるステップをさらに含む、請求項1記載の方法。
- 前記経路指定するステップが、データ要求中に1度だけクロスバーを経路指定するステップをさらに含む、請求項1記載の方法。
- 前記データ要求に関連するセキュリティ権限を決定するステップをさらに含む、請求項1記載の方法。
- 前記キャッシング・レジスタ内のタグを使用して、前記データ要求を突き合わせるステップをさらに含む、請求項1記載の方法。
- 機能的なマスタ・コンポーネントと、
機能的なスレーブ・セグメント・コンポーネントと、
キャッシング・レジスタを有し且つ前記機能的なマスタ・コンポーネント及びスレーブ・セグメント・コンポーネントの両方と通信関係にあるブリッジとを備え、
前記ブリッジが、前記機能的なマスタ・コンポーネントからデータ要求を受け取り、前記キャッシング・レジスタを使用して前記データ要求を前記機能的なスレーブ・セグメント・コンポーネントに関連する経路指定情報と突き合わせ、前記キャッシング・レジスタ内の経路指定情報を使用して前記データ要求を前記機能的なスレーブ・セグメント・コンポーネントへ経路指定するように構成される、装置。 - 前記キャッシング・レジスタが、アクセス・テーブル・ヒットを反映するように更新される、請求項14記載の装置。
- 前記データ要求を経路指定する前に、前記データ要求アドレスが、置換アドレスに置き換えられる、請求項14記載の装置。
- 前記キャッシング・レジスタを含むクロスバー・スイッチをさらに備える、請求項14記載の装置。
- 前記ブリッジが、アクセス・テーブル及びクロスバー・ルータの少なくとも1つをさらに含む、請求項14記載の装置。
- 前記ブリッジが、前記キャッシング・レジスタにおけるミスに応答して、前記アクセス・テーブルを使用する、請求項18記載の装置。
- 請求項1ないし請求項13の何れか1項に記載の方法の各ステップをコンピュータに実行させるためのコンピュータ・プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/166,571 US7934046B2 (en) | 2008-07-02 | 2008-07-02 | Access table lookup for bus bridge |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010015560A true JP2010015560A (ja) | 2010-01-21 |
Family
ID=41465212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009148910A Pending JP2010015560A (ja) | 2008-07-02 | 2009-06-23 | システム・オン・チップ内でデータ要求を経路指定する方法、装置及びコンピュータ・プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7934046B2 (ja) |
JP (1) | JP2010015560A (ja) |
KR (1) | KR20100004048A (ja) |
TW (1) | TW201015337A (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7797476B2 (en) * | 2008-09-19 | 2010-09-14 | Texas Instruments Incorporated | Flexible connection scheme between multiple masters and slaves |
US9444757B2 (en) | 2009-04-27 | 2016-09-13 | Intel Corporation | Dynamic configuration of processing modules in a network communications processor architecture |
US9461930B2 (en) | 2009-04-27 | 2016-10-04 | Intel Corporation | Modifying data streams without reordering in a multi-thread, multi-flow network processor |
US8489791B2 (en) * | 2010-03-12 | 2013-07-16 | Lsi Corporation | Processor bus bridge security feature for network processors or the like |
US8949500B2 (en) | 2011-08-08 | 2015-02-03 | Lsi Corporation | Non-blocking processor bus bridge for network processors or the like |
US8380904B2 (en) * | 2010-03-09 | 2013-02-19 | Qualcomm Incorporated | Interconnect coupled to master device via at least two different bidirectional connections |
KR101781617B1 (ko) * | 2010-04-28 | 2017-09-25 | 삼성전자주식회사 | 통합 입출력 메모리 관리 유닛을 포함하는 시스템 온 칩 |
KR20120037785A (ko) * | 2010-10-12 | 2012-04-20 | 삼성전자주식회사 | 부하 균형을 유지하는 시스템 온 칩 및 그것의 부하 균형 유지 방법 |
US8527684B2 (en) * | 2010-11-12 | 2013-09-03 | Lsi Corporation | Closed loop dynamic interconnect bus allocation method and architecture for a multi layer SoC |
KR101841173B1 (ko) * | 2010-12-17 | 2018-03-23 | 삼성전자주식회사 | 리오더 버퍼를 이용한 메모리 인터리빙 장치 및 그 메모리 인터리빙 방법 |
US8595366B2 (en) | 2011-05-05 | 2013-11-26 | Qualcomm Incorporated | Method and system for dynamically creating and servicing master-slave pairs within and across switch fabrics of a portable computing device |
GB2511975B (en) * | 2011-12-21 | 2021-02-03 | Intel Corp | Incorporating access control functionality into a system on a chip (SoC) |
CA2892512A1 (en) | 2012-11-28 | 2014-06-05 | Renewable Edge, Llc | Custom wireless retrofitted solar powered public telephone |
CN104899175A (zh) * | 2014-03-04 | 2015-09-09 | 深圳市中兴微电子技术有限公司 | 一种基于片内总线协议的安全访问控制方法和装置 |
EP2983088A1 (en) * | 2014-08-06 | 2016-02-10 | Airbus Defence and Space GmbH | Memory protection unit |
US10180908B2 (en) * | 2015-05-13 | 2019-01-15 | Qualcomm Incorporated | Method and apparatus for virtualized control of a shared system cache |
DE102016222691A1 (de) * | 2015-12-15 | 2017-06-22 | Continental Teves Ag & Co. Ohg | Mikrocontrollersystem und Verfahren zur Kontrolle von Speicherzugriffen in einem Mikrocontrollersystem |
CN113495860B (zh) * | 2020-03-20 | 2024-04-19 | 合肥杰发科技有限公司 | Soc设备的数据传输方法、soc设备及具有存储功能的装置 |
EP4092556A1 (en) * | 2021-05-20 | 2022-11-23 | Nordic Semiconductor ASA | Bus decoder |
CN115314438B (zh) * | 2022-10-09 | 2023-01-13 | 中科声龙科技发展(北京)有限公司 | 芯片的地址重构方法、装置以及电子设备、存储介质 |
CN115344515B (zh) * | 2022-10-17 | 2022-12-27 | 中科声龙科技发展(北京)有限公司 | 实现访问控制的方法、片上计算系统及芯片 |
CN116521095B (zh) * | 2023-07-03 | 2023-09-08 | 摩尔线程智能科技(北京)有限责任公司 | 响应输出系统、方法、电子设备、存储介质及程序产品 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11296473A (ja) * | 1998-04-15 | 1999-10-29 | Nec Corp | データ幅可変型クロスバスイッチ装置及びその接続方法並びにその制御プログラムを記録した記録媒体 |
US6230241B1 (en) * | 1998-09-09 | 2001-05-08 | Cisco Technology, Inc. | Apparatus and method for transferring data in a data communications device |
JP2005523519A (ja) * | 2002-04-18 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4490782A (en) * | 1981-06-05 | 1984-12-25 | International Business Machines Corporation | I/O Storage controller cache system with prefetch determined by requested record's position within data block |
US6601126B1 (en) * | 2000-01-20 | 2003-07-29 | Palmchip Corporation | Chip-core framework for systems-on-a-chip |
US6769046B2 (en) * | 2000-02-14 | 2004-07-27 | Palmchip Corporation | System-resource router |
EP1358563A1 (en) * | 2001-01-31 | 2003-11-05 | International Business Machines Corporation | Method and apparatus for controlling flow of data between data processing systems via a memory |
US7076595B1 (en) * | 2001-05-18 | 2006-07-11 | Xilinx, Inc. | Programmable logic device including programmable interface core and central processing unit |
US7145903B2 (en) * | 2001-09-06 | 2006-12-05 | Meshnetworks, Inc. | Multi-master bus architecture for system-on-chip designs |
US7089419B2 (en) * | 2002-04-18 | 2006-08-08 | International Business Machines Corporation | Control function with multiple security states for facilitating secure operation of an integrated system |
US7107365B1 (en) * | 2002-06-25 | 2006-09-12 | Cypress Semiconductor Corp. | Early detection and grant, an arbitration scheme for single transfers on AMBA advanced high-performance bus |
US7139860B2 (en) * | 2002-07-29 | 2006-11-21 | Freescale Semiconductor Inc. | On chip network with independent logical and physical layers |
US7380018B2 (en) * | 2003-05-15 | 2008-05-27 | Broadcom Corporation | Peripheral bus transaction routing using primary and node ID routing information |
US6981074B2 (en) * | 2003-10-14 | 2005-12-27 | Broadcom Corporation | Descriptor-based load balancing |
US7240141B2 (en) * | 2004-04-09 | 2007-07-03 | Broadcom Corporation | Programmable inter-virtual channel and intra-virtual channel instructions issuing rules for an I/O bus of a system-on-a-chip processor |
-
2008
- 2008-07-02 US US12/166,571 patent/US7934046B2/en not_active Expired - Fee Related
-
2009
- 2009-06-11 KR KR1020090052055A patent/KR20100004048A/ko not_active Application Discontinuation
- 2009-06-23 JP JP2009148910A patent/JP2010015560A/ja active Pending
- 2009-07-02 TW TW098122474A patent/TW201015337A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11296473A (ja) * | 1998-04-15 | 1999-10-29 | Nec Corp | データ幅可変型クロスバスイッチ装置及びその接続方法並びにその制御プログラムを記録した記録媒体 |
US6230241B1 (en) * | 1998-09-09 | 2001-05-08 | Cisco Technology, Inc. | Apparatus and method for transferring data in a data communications device |
JP2005523519A (ja) * | 2002-04-18 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 |
Also Published As
Publication number | Publication date |
---|---|
KR20100004048A (ko) | 2010-01-12 |
US20100005213A1 (en) | 2010-01-07 |
US7934046B2 (en) | 2011-04-26 |
TW201015337A (en) | 2010-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010015560A (ja) | システム・オン・チップ内でデータ要求を経路指定する方法、装置及びコンピュータ・プログラム | |
JP6916751B2 (ja) | ハイブリッドメモリーモジュール及びその動作方法 | |
US7958298B2 (en) | System and method for providing address decode and virtual function (VF) migration support in a peripheral component interconnect express (PCIE) multi-root input/output virtualization (IOV) environment | |
JP6381541B2 (ja) | データ処理システム中で命令を処理する方法、回路構成、集積回路デバイス、プログラム製品(リモート処理ノード中のアドレス変換データ構造を更新するための変換管理命令) | |
US7093079B2 (en) | Snoop filter bypass | |
KR101403233B1 (ko) | 정보 처리 장치 및 부정 액세스 방지 방법 | |
US9239791B2 (en) | Cache swizzle with inline transposition | |
US20070050641A1 (en) | Cryptography methods and apparatus | |
JP2008009982A (ja) | メモリ・アドレスの変換およびピン止めのための方法およびシステム | |
WO2010035425A1 (ja) | キャッシュメモリ、メモリシステム及びその制御方法 | |
JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
JP2006331426A (ja) | データ処理装置用相互接続論理 | |
KR20230150804A (ko) | 메모리 타일을 갖는 데이터 처리 엔진 어레이 아키텍처 | |
US7916720B2 (en) | Slave network interface circuit for improving parallelism of on-chip network and system thereof | |
US11693777B2 (en) | Network interface device supporting multiple interface instances to a common bus | |
US20050165783A1 (en) | Secure direct memory access through system controllers and similar hardware devices | |
US20190384725A1 (en) | Method, apparatus, and system for storing memory encryption realm key ids | |
GB2493340A (en) | Address mapping of boot transactions between dies in a system in package | |
US9804959B2 (en) | In-flight packet processing | |
US20010037426A1 (en) | Interrupt handling via a proxy processor | |
US7181575B2 (en) | Instruction cache using single-ported memories | |
US8010802B2 (en) | Cryptographic device having session memory bus | |
US11681642B2 (en) | Processing device comprising control bus | |
US8327070B2 (en) | Method for optimizing sequential data fetches in a computer system | |
JP2008102759A (ja) | メモリアクセス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |