JP2010015471A - Regulator apparatus, and electronic apparatus provided with the same - Google Patents
Regulator apparatus, and electronic apparatus provided with the same Download PDFInfo
- Publication number
- JP2010015471A JP2010015471A JP2008176383A JP2008176383A JP2010015471A JP 2010015471 A JP2010015471 A JP 2010015471A JP 2008176383 A JP2008176383 A JP 2008176383A JP 2008176383 A JP2008176383 A JP 2008176383A JP 2010015471 A JP2010015471 A JP 2010015471A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- regulator device
- output
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、電源起動時、電源変動時、または負荷変動時などで、出力される電圧のオーバーシュートが抑制されたレギュレータ装置およびそれを備える電子機器に関する。 The present invention relates to a regulator device in which overshooting of an output voltage is suppressed when a power source is started, when a power source fluctuates, or when a load fluctuates, and an electronic device including the same.
図1は、従来の技術のレギュレータ装置1を示す回路図である。レギュレータ装置1は、シリーズレギュレータであって、基準電圧生成部2と、出力トランジスタ3と、エラーアンプ4と、分圧用の抵抗素子R1,R2と、出力用のコンデンサCとを備えている。
FIG. 1 is a circuit diagram showing a
基準電圧生成部2は、入力される電圧に基づいて予め定める基準電圧VREFを生成する。出力トランジスタ3は、バイポーラトランジスタによって形成され、レギュレータ装置1の入力部5と出力部6との間に設けられる。出力トランジスタ3のエミッタは入力部5に接続され、コレクタは出力部6に接続されている。また出力トランジスタ3のベースは、エラーアンプ4の出力端子に接続されている。
The
エラーアンプ4は、基準電圧が与えられる基準入力端子と、分圧用の抵抗素子R1,R2によって分圧された電圧が与えられるフィードバック端子とを備える。ここでは、基準入力端子は非反転入力端子であり、フィードバック端子は反転入力端子としている。
The
分圧用の抵抗素子R1,R2は、出力部6とグランドとの間で直列に接続されている。分圧用の抵抗素子R1,R2の接続部分が、前記フィードバック端子に接続されている。出力用のコンデンサCは、出力部6とグランドとの間に接続されて、出力部6から出力される電圧の急激な変動を抑制する。 The resistive elements R1 and R2 for voltage division are connected in series between the output unit 6 and the ground. A connection portion between the voltage dividing resistance elements R1 and R2 is connected to the feedback terminal. The output capacitor C is connected between the output unit 6 and the ground, and suppresses a rapid fluctuation in the voltage output from the output unit 6.
レギュレータ装置1は、さらに、電源から所定の電圧が入力される電源起動時、電源の電圧が変動する電源変動時、または負荷の抵抗値が変動する負荷変動時などで、出力される電圧が所望の電圧よりも高くなってしまう、いわゆるオーバーシュートが発生してしまうことを抑制するために、オーバーシュート抑制用のRCフィルタ回路部7を備えている。RCフィルタ回路部7は、遅延回路であって、抵抗素子Rfと、コンデンサCfとを備えている。抵抗素子Rfの一方の接続端子は、基準電圧生成部2に接続され、他方の接続端子は基準入力端子およびコンデンサCfの一方の接続端子に接続されている。コンデンサCfの他方の接続端子は、グランドに接続されている。
Further, the
図2は、レギュレータ装置1の入力部5に入力される電圧(VIN)と、基準電圧生成部2が生成する基準電圧(VREF)と、エラーアンプ4の基準入力端子に与えられる電圧(VR)と、出力部6から出力される電圧(VOUT)とのそれぞれの波形を示す図である。図2において、横軸は時間を示し、縦軸はそれぞれの電圧についての電圧値を示している。VINが時刻t1で0Vから予め定める電圧値に立ち上がると、VREFは、これに伴って速やかに立ち上がるが、VRは、RCフィルタ回路部7の時定数によって緩やかに立ち上がる。このためVOUTについても時刻t1からの立ち上がりが緩やかになり、VOUTが予め定める電圧値に上昇するまでに図2に参照符8で指し示すような急激な電圧が上昇しても、VOUTが予め定める電圧値を超えてしまうことが抑制される。
2 shows a voltage (VIN) input to the input unit 5 of the
また従来の技術の電力制御装置では、複数の通電対象の一部がオン状態で、別の通電対象をオン状態にする場合、およびオン状態にある複数の通電対象の一部をオフ状態にする場合などで、電流の急激な増減を抑制するために、複数の通電対象に電力を供給する電力供給手段と通電対象との間が接続あるいは遮断に切り換えられる前に、電力供給手段の出力電圧を所定の立ち下がり定数で所定値以下に降下させる電圧降下手段を備えている(たとえば特許文献1参照)。 In the conventional power control apparatus, when a part of the plurality of energization targets is in the on state and another energization target is in the on state, and a part of the plurality of energization targets in the on state is in the off state. In some cases, the output voltage of the power supply means is changed before the connection between the power supply means for supplying power to a plurality of energization targets and the energization target is switched to connection or disconnection in order to suppress a sudden increase / decrease in current. Voltage drop means for dropping below a predetermined value with a predetermined falling constant is provided (for example, see Patent Document 1).
図1に示すレギュレータ装置1では、VINが立ち上がるときのオーバーシュートの発生を抑制することができるが、レギュレータ装置1の出力が過電流状態であったり、出力部6が地絡した状態から予め定める電圧値の電圧を出力する正常な状態に復帰したりする場合には、オーバーシュートが発生して、VOUTが予め定める電圧値を超えてしまうおそれがある。
In the
また特許文献1に記載される技術では、予め定められて通電対象への電力の供給の切換に応じて生じる電流の急激な増減を抑制することはできるが、通電対象への電力の供給の切換とは無関係に過電流状態となったり、通電対象が地絡した状態となったりする場合では、同様にオーバーシュートが発生してしまうおそれがある。
Moreover, in the technique described in
したがって本発明の目的は、入力電圧が立ち上がるときだけではなく、過電流または地絡によって出力電圧が低下した状態から、正常な状態に復帰するときにも、オーバーシュートの発生を抑制することができるレギュレータ装置およびそれを備える電子機器を提供することである。 Therefore, the object of the present invention is to suppress the occurrence of overshoot not only when the input voltage rises but also when the output voltage is reduced from a state where the output voltage is reduced due to overcurrent or ground fault. A regulator device and an electronic device including the regulator device are provided.
本発明(1)は、入力部と出力部とを有し、前記入力部から入力される電圧の電圧値を変換して、前記出力部から出力するレギュレータ装置であって、
前記入力部から入力される電圧に基づいて基準電圧を生成する基準電圧生成部と、
前記出力部の電圧を分圧した分圧電圧を生成する分圧電圧生成部と、
前記基準電圧生成部によって生成された基準電圧、および分圧電圧生成部によって生成された分圧電圧を比較する比較部を備え、該比較部の比較結果に応じて、前記入力部から入力される電圧を予め定める電圧値を有する電圧に変換して、出力部に与える電圧変換部と、
抵抗素子およびコンデンサを備え、前記基準電圧を前記比較部に遅延して与えるRCフィルタ回路部と、
前記出力部の電圧が低下したときに、前記RCフィルタ回路部の前記コンデンサの電圧を低下させる電圧調整部とを備えていることを特徴とするレギュレータ装置である。
また本発明(9)は、前記レギュレータ装置を備える電子機器である。
The present invention (1) is a regulator device that includes an input unit and an output unit, converts a voltage value of a voltage input from the input unit, and outputs the voltage value from the output unit,
A reference voltage generation unit that generates a reference voltage based on a voltage input from the input unit;
A divided voltage generation unit that generates a divided voltage obtained by dividing the voltage of the output unit;
A comparison unit that compares the reference voltage generated by the reference voltage generation unit and the divided voltage generated by the divided voltage generation unit, and is input from the input unit according to a comparison result of the comparison unit; A voltage converter that converts the voltage into a voltage having a predetermined voltage value and gives the voltage to the output unit;
An RC filter circuit unit including a resistance element and a capacitor, and delaying and supplying the reference voltage to the comparison unit;
A regulator device comprising: a voltage adjusting unit that reduces a voltage of the capacitor of the RC filter circuit unit when a voltage of the output unit decreases.
Moreover, this invention (9) is an electronic device provided with the said regulator apparatus.
本発明(1)によれば、RCフィルタ回路部は、基準電圧生成部によって生成された基準電圧を遅延して比較部に与えることができる。これによって、入力部から入力される電圧が急激に立ち上がったとしても、比較部で比較に用いられる基準電圧の急激な立ち上がりを抑制することができ、入力される電圧の立ち上がりに起因するオーバーシュートを抑制することができる。 According to the present invention (1), the RC filter circuit unit can delay and supply the reference voltage generated by the reference voltage generation unit to the comparison unit. As a result, even if the voltage input from the input unit suddenly rises, it is possible to suppress the sudden rise of the reference voltage used for comparison in the comparison unit, and overshoot caused by the rise of the input voltage is suppressed. Can be suppressed.
また出力部の電圧が予め定める電圧値となっている定常状態では、コンデンサの電圧は基準電圧生成部によって生成される基準電圧に等しく保たれているが、出力部の電圧が低下すると、電圧調整部が、RCフィルタ回路部のコンデンサの電圧を低下させることによって、比較部で比較に用いられる電圧の電圧値を低下させることができる。出力部の電圧が低下すると、分圧電圧生成部によって生成された電圧が低下してしまうが、これとともにRCフィルタ回路部の前記コンデンサの電圧も低下し、定常状態に復帰すると、前記コンデンサの電圧が緩やかに上昇することによって、出力部からの出力が過電流となる状態、または地絡した状態から、定常状態に復帰するときであっても、オーバーシュートが発生してしまうことを抑制することができる。 In the steady state where the voltage of the output unit is a predetermined voltage value, the voltage of the capacitor is kept equal to the reference voltage generated by the reference voltage generation unit. The unit can reduce the voltage value of the voltage used for comparison in the comparison unit by reducing the voltage of the capacitor of the RC filter circuit unit. When the voltage of the output unit decreases, the voltage generated by the divided voltage generation unit decreases. At the same time, the voltage of the capacitor of the RC filter circuit unit also decreases and returns to the steady state. Slowly rises so that overshooting can be suppressed even when the output from the output section becomes an overcurrent or when a ground fault returns to a steady state. Can do.
また本発明(9)によれば、前述したレギュレータ装置を備えることによって、レギュレータ装置から出力される電圧のオーバーシュートが抑制されるので、レギュレータ装置から出力される電圧が供給される電子機器の各部において、安定した動作が確保され、信頼性の向上された電子機器を実現することができる。 According to the present invention (9), since the overshoot of the voltage output from the regulator device is suppressed by including the regulator device described above, each part of the electronic device to which the voltage output from the regulator device is supplied Therefore, it is possible to realize an electronic device with stable operation and improved reliability.
図3は、本発明の実施の一形態のレギュレータ装置10の構成を示す回路図である。レギュレータ装置10は、シリーズレギュレータであって、入力部11および出力部12と、基準電圧生成部13と、分圧電圧生成部14と、RCフィルタ回路部15と、電圧変換部16と、電圧調整部17と、出力用のコンデンサ18とを備えている。
FIG. 3 is a circuit diagram showing a configuration of the
レギュレータ装置10は、入力部11から入力される電圧の電圧値を変換して、出力部12から出力する。入力部11は、バッテリなどの直流電源19に接続される。本発明の各実施の形態における接続は、直接接続されてもよく、または導電性を有する配線部材を介して電気的に接続されてもよい。入力部11には、直流電源19が入力される。以後、入力部11に入力される電圧を入力電圧という。出力部12には、出力部12から出力される電圧が印加されて動作する負荷回路が接続される。以後、出力部12から出力される電圧を出力電圧という。
The
基準電圧生成部13は、入力部11とグランドとに接続され、入力電圧に基づいて予め定める基準電圧VREFを生成する。基準電圧生成部13は、たとえば複数の抵抗素子を備え、入力される電圧を分圧することによって予め定める基準電圧VREFを生成する。
The reference
分圧電圧生成部14は、出力部12に接続され、出力部12の電圧を分圧した分圧電圧を生成する。分圧電圧生成部14は、2つの抵抗素子R1,R2を備えている。抵抗素子R1,R2は、出力部12とグランドとの間で直列に接続されている。抵抗素子R1の一方の端子が出力部12に接続され、他方の端子が抵抗素子R2の一方の端子に接続される。また抵抗素子R2の他方の端子がグランドに接続されている。抵抗素子R1,R2の抵抗値は、予め定める基準電圧VREFの電圧値と、レギュレータ装置10が出力すべき出力電圧の電圧値に応じて設定されている。
The divided
RCフィルタ回路部15は、遅延回路であって、抵抗素子Rfと、コンデンサCfとを備えている。抵抗素子Rfの一方の接続端子は、基準電圧生成部13に接続され、他方の接続端子はコンデンサCfの一方の接続端子に接続されている。コンデンサCfの他方の接続端子は、グランドに接続されている。
The RC
電圧変換部16は、出力トランジスタであるPNP型のバイポーラトランジスタ21と、誤差増幅器(以下、エラーアンプという)22とを備えている。バイポーラトランジスタ21のエミッタは入力部11に接続され、コレクタは出力部12に接続され、ベースはエラーアンプ22に接続されている。
The
エラーアンプ22は、2つの入力端子を有し、2つの入力端子のうちの一方は、予め定める基準電圧が与えられる基準入力端子23であり、他方は、分圧電圧生成部14からの分圧電圧が与えられるフィードバック端子24である。ここでは基準入力端子23は、反転入力端子であり、フィードバック端子24は、非反転入力端子である。エラーアンプ22の出力端子25は、バイポーラトランジスタ21のベースに接続されている。基準入力端子23は、コンデンサCfの一方の端子および抵抗素子Rfの一方の端子にそれぞれ接続されている。したがって基準入力端子23には、コンデンサCfの両端子間に生じる電圧が印加される。
The error amplifier 22 has two input terminals, and one of the two input terminals is a
フィードバック端子24は、抵抗素子R1,R2の接続部位に接続されている。出力電圧をVOUTとし、フィードバック端子24に入力される分圧電圧をFBとすると、定常状態では、FBは、式(1)を満たす。
FB=VOUT×R2/(R1+R2) …(1)
The
FB = VOUT × R2 / (R1 + R2) (1)
電圧調整部17は、出力部12の電圧が低下したときに、RCフィルタ回路部15のコンデンサCfの電圧を低下させる。具体的には電圧調整部17は、PNP型のバイポーラトランジスタQ1によって形成されている。バイポーラトランジスタQ1のエミッタは、エラーアンプ22の基準入力端子23に接続され、コレクタはグランドに接続され、ベースは、エラーアンプ22のフィードバック端子24に接続されている。
The
出力用のコンデンサ18は、出力部12とグランドとの間に接続されて、出力部12から出力される電圧の急激な変動を抑制する。
The
図4は、レギュレータ装置10の出力部12の出力電圧(VOUT)と、エラーアンプ22のフィードバック端子24に与えられる電圧(VR)と、エラーアンプ22の基準入力端子23に与えられる電圧(VR)とのそれぞれの波形を示す図である。ここでは、定常状態で動作しているときに、出力部12が所定の時間T1の間、地絡した状態となり、再び定常状態で動作する場合について示している。ここでレギュレータ装置10の出力電圧の電圧値は、定常状態でVaであるとする。
4 shows the output voltage (VOUT) of the
時刻t0では、定常状態であって、VOUT=Vaとなり、FB=Va×R2/(R1+R2)となり、VR=VREFとなっている。時刻t1において、出力部12が地絡するとVOUTがグランド(GND)レベルに低下し、またFBについてもグランドレベルに低下する。またバイポーラトランジスタQ1のベースの電圧がグランド(GND)レベルに低下するので、コンデンサCfに蓄積されている電荷が放出されて、VRの電圧値は、グランドレベルからバイポーラトランジスタQ1のベースエミッタ間の電圧の電圧値であるVBEとなる。
At time t0, the state is steady, VOUT = Va, FB = Va × R2 / (R1 + R2), and VR = VREF. At time t1, when the
時刻t0から時間T1が経過して、時刻t2で地絡した状態が解消されると、コンデンサCfに電荷が蓄積され始め、コンデンサCfの両端子間の電圧が、抵抗素子Rfの抵抗値とコンデンサCfの容量によって定められる時定数に応じて、緩やかに上昇する。このためにFBおよびVOUTについても、グランドレベルから緩やか上昇し、VOUT=Vaに復帰するまでの間で、図4の参照符26で示すように、VOUTが瞬間的に上昇する。抵抗素子Rfの抵抗値とコンデンサCfの容量とは、VOUTの電圧値がグランドレベルからVaに復帰する途中で、瞬間的に上昇したとしても、この瞬間的に上昇したVOUTの電圧値がVa以下となるように選ばれる。これによってVOUTが瞬間的に上昇しても、VOUT<Vaとなるので、VOUTがVaを超えて大きくなってしまうことが抑制され、すなわちオーバーシュートを抑制することができる。
When time T1 elapses from time t0 and the ground fault state is resolved at time t2, charge starts to be accumulated in the capacitor Cf, and the voltage between both terminals of the capacitor Cf becomes the resistance value of the resistance element Rf and the capacitor It rises slowly according to the time constant determined by the capacity of Cf. For this reason, FB and VOUT also gradually rise from the ground level, and VOUT rises momentarily as indicated by
またレギュレータ装置10では、入力電圧が立ち上がるときには、図1および2に示すレギュレータ装置1と同様に動作するので、入力電圧が立ち上がるときのオーバーシュートを抑制することができる。
Since the
図5は、本発明の実施のさらに他の形態のレギュレータ装置30の構成を示す回路図である。レギュレータ装置30は、スイッチングレギュレータであって、レギュレータ装置10とは基本的に電圧変換部16の構成のみが異なり、その他の構成は、レギュレータ装置10と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。
FIG. 5 is a circuit diagram showing a configuration of a
レギュレータ装置30は、入力部11および出力部12と、基準電圧生成部13と、分圧電圧生成部14と、RCフィルタ回路部15と、電圧変換部16aと、電圧調整部17と、出力用のコンデンサ18とを備えている。
The
電圧変換部16aは、出力トランジスタであるPチャネルの電界効果型トランジスタ31と、エラーアンプ22と、スイッチング制御部32と、ダイオードD1と、コイルL1とを備えている。電界効果型トランジスタ31は、MOS(Metal Oxide Semiconductor
)トランジスタによって実現されている。電界効果型トランジスタ31のソースは、入力部11に接続され、ドレインは、ダイオードD1のカソードと、コイルL1の一方の端子とに接続されている。ダイオードD1のアノードは、グランドに接続されている。コイルL1の他方の端子は、出力部12に接続されている。
The
) Realized by a transistor. The source of the
エラーアンプ22の出力端子25は、スイッチング制御部32に接続されている。スイッチング制御部32は、エラーアンプ22の出力端子25から与えられる信号に応じて、電界効果型トランジスタ31のゲートにスイッチング信号を与え、電界効果型トランジスタ31をオンオフ制御する。これによって、入力電圧を、予め定める電圧値の出力電圧に変換することができる。
The
以上のようなレギュレータ装置30は、レギュレータ装置10とは電圧変換部16の構成が異なるのみであって、前述した実施の形態と同様の効果を達成することができる。
The
図6は、本発明の実施のさらに他の形態のレギュレータ装置40の構成を示す回路図である。レギュレータ装置40は、シリーズレギュレータであって、図3に示すレギュレータ装置10とは電圧調整部17の構成のみが異なり、その他の構成はレギュレータ装置10と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置40の電圧調整部17aは、PチャネルのMOSトランジスタQ2によって形成されている。MOSトランジスタQ2のソースは、基準入力端子23に接続され、ドレインはグランドに接続され、ゲートは、フィードバック端子24に接続されている。このような構成であっても、出力部12が地絡した状態となって、VOUTが低下したときには、コンデンサCfに蓄積された電荷が放出されて、前述したレギュレータ装置10と同様に動作し、同様の効果を達成することができる。
FIG. 6 is a circuit diagram showing a configuration of a
本発明の実施のさらに他の形態のレギュレータ装置では、図5に示すレギュレータ装置30において、このレギュレータ装置30の電圧調整部17に代えて、図6に示すレギュレータ装置40の電圧調整部17aを備える構成としてもよい。このような構成であっても、出力部12が地絡した状態となって、VOUTが低下したときには、コンデンサCfに蓄積された電荷が放出されて、前述したレギュレータ装置30と同様に動作し、同様の効果を達成することができる。
In the regulator device according to still another embodiment of the present invention, the
図7は、本発明の実施のさらに他の形態のレギュレータ装置50の構成を示す回路図である。レギュレータ装置50は、シリーズレギュレータであって、図3に示すレギュレータ装置10とは電圧調整部17の構成のみが異なり、その他の構成はレギュレータ装置10と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置50の電圧調整部17bは、ダイオードD2によって形成されている。ダイオードD2のアノードは、基準入力端子23に接続され、カソードは、フィードバック端子24に接続されている。ただし、レギュレータ装置60では、VOUTがグランドレベルになった場合でも、VRは以下の式(2)で定められる電圧までしか低下しない。
VR=(VREF・(R1//R2)+Rf・VF)/(Rf+R1//R2) …(2)
ただし、VOUT=0のとき
FIG. 7 is a circuit diagram showing a configuration of a
VR = (VREF · (R1 // R2) + Rf · VF) / (Rf + R1 // R2) (2)
However, when VOUT = 0
式(2)において、VREFは、予め定める基準電圧であり、R1は抵抗素子R1の抵抗値であり、R2は抵抗素子R2の抵抗値であり、Rfは抵抗素子Rfの抵抗値であり、VFはダイオードD2の立ち上がり電圧であり、R1//R2は、抵抗素子R1,R2によって形成される並列回路の合成抵抗を示す。ここで、抵抗素子R1,R2の抵抗値が抵抗素子Rfの抵抗値と比較して大きいと、VRが十分ににくくならず、オーバーシュートの抑制効果が低下するので、抵抗素子Rfの抵抗値は、抵抗素子R1,R2の抵抗値よりも十分に大きな値とし、好ましくは10倍以上大きな値とする。これによって、出力部12が地絡した状態となってVOUTが低下したときには、レギュレータ装置60においても、コンデンサCfに蓄積された電荷が放出されて、前述したレギュレータ装置10と同様に動作し、同様の効果を達成することができる。ダイオードD2の順方向の降下電圧は、前述したバイポーラトランジスタQ1のエミッタベース間の電圧VBEとほぼ等しいので、VRは、図4に示す波形とほぼ等しくなる。
In Expression (2), VREF is a predetermined reference voltage, R1 is a resistance value of the resistance element R1, R2 is a resistance value of the resistance element R2, Rf is a resistance value of the resistance element Rf, and VF Is a rising voltage of the diode D2, and R1 // R2 indicates a combined resistance of the parallel circuit formed by the resistance elements R1 and R2. Here, if the resistance values of the resistance elements R1 and R2 are larger than the resistance value of the resistance element Rf, VR is not sufficiently difficult and the effect of suppressing overshooting is reduced, so that the resistance value of the resistance element Rf is The resistance value is sufficiently larger than the resistance values of the resistance elements R1 and R2, and preferably 10 times or more. As a result, when the
本発明の実施のさらに他の形態のレギュレータ装置では、図5に示すレギュレータ装置30において、このレギュレータ装置30の電圧調整部17に代えて、図7に示すレギュレータ装置50の電圧調整部17bを備える構成としてもよい。このような構成であっても、出力部12が地絡した状態となって、VOUTが低下したときには、コンデンサCfに蓄積された電荷が放出されて、前述したレギュレータ装置30と同様に動作し、同様の効果を達成することができる。
In a regulator device according to still another embodiment of the present invention, the
図8は、本発明の実施のさらに他の形態のレギュレータ装置60の構成を示す回路図である。レギュレータ装置60は、シリーズレギュレータであって、図3に示すレギュレータ装置10とは分圧電圧生成部14の構成のみが異なり、その他の構成はレギュレータ装置10と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置60の分圧電圧生成部14aは、第1の抵抗素子群である前述した抵抗素子R1,R2に加えて、第2の抵抗素子群である抵抗素子R3,R4を備えている。抵抗素子R3,R4は、出力部12とグランドとの間で直列に接続されている。抵抗素子R3の一方の端子が出力部12に接続され、他方の端子が抵抗素子R4の一方の端子に接続される。また抵抗素子R4の他方の端子がグランドに接続されている。抵抗素子R3,R4が出力電圧を分圧する分圧比は、分圧電圧生成部14の抵抗素子R1,R2が出力電圧を分圧する分圧比とほぼ等しく、抵抗素子R1,R2,R3,R4の抵抗値をそれぞれR1,R2,R3,R4とすると、R3/R4≒R1/R2に設定されている。より好ましくは、R3/R4=R1/R2に設定する。
FIG. 8 is a circuit diagram showing a configuration of a
フィードバック端子24は、抵抗素子R1,R2の接続部位に接続されているが、バイポーラトランジスタQ1のベースは、フィードバック端子24および抵抗素子R1,R2の接続部位には接続されず、抵抗素子R3,R4の接続部位に接続されている。このような構成であっても、出力部12が地絡した状態となって、VOUTが低下したときには、コンデンサCfに蓄積された電荷が放出されて、前述したレギュレータ装置10と同様に動作し、同様の効果を達成することができる。
The
またレギュレータ装置10では、抵抗素子R1,R2が、エラーアンプ22に適切な帰還電流を流すための抵抗値に選ばれているので、これらの抵抗値を、バイポーラトランジスタQ1を駆動するための電流を流すために適切な抵抗値に設定することができない場合があるが、レギュレータ装置60では、抵抗素子R1,R2とは別に抵抗素子R3,R4を設けることによって、抵抗素子R3,R4の抵抗値を、バイポーラトランジスタQ1を駆動するための電流を流すために適切な抵抗値に設定することができるようになり、より最適な設計を実現することができる。
In the
本発明の実施のさらに他の形態のレギュレータ装置では、図5に示すレギュレータ装置30において、このレギュレータ装置30の分圧電圧生成部14に代えて、図8に示すレギュレータ装置50の分圧電圧生成部14aを備える構成としてもよい。ここでフィードバック端子24は、抵抗素子R1,R2の接続部位に接続されているが、バイポーラトランジスタQ1のベースは、フィードバック端子24および抵抗素子R1,R2の接続部位には接続されず、抵抗素子R3,R4の接続部位に接続されている。このような構成であっても、出力部12が地絡した状態となって、VOUTが低下したときには、コンデンサCfに蓄積された電荷が放出されて、前述したレギュレータ装置30と同様に動作し、同様の効果を達成することができ、またレギュレータ装置60のように、抵抗素子R3,R4の抵抗値を、バイポーラトランジスタQ1を駆動するための電流を流すために適切な抵抗値に設定することができるようになり、より最適な設計を実現することができる。
In the regulator device according to still another embodiment of the present invention, in the
本発明の実施のさらに他の形態のレギュレータ装置では、前述した分圧電圧生成部14aを備えるレギュレータ装置において、バイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代えて構成してもよく、ダイオードD2に代えて構成してもよい。バイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代える場合には、MOSトランジスタQ2のソースは、基準入力端子23に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子R3,R4の接続部位に接続される。また電圧調整部17cのバイポーラトランジスタQ1を、ダイオードD2に代える場合には、ダイオードD2のアノードは、基準入力端子23に接続され、カソードは、抵抗素子R3,R4の接続部位に接続される。このような構成であっても、バイポーラトランジスタQ1を用いる場合と同様の効果を達成することができる。
In a regulator device according to still another embodiment of the present invention, in the regulator device including the above-described divided
図9は、本発明の実施のさらに他の形態のレギュレータ装置70の構成を示す回路図である。レギュレータ装置70は、シリーズレギュレータであって、図8に示すレギュレータ装置60とは電圧調整部17の構成のみが異なり、その他の構成はレギュレータ装置60と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置60の電圧調整部17cは、図8に示すレギュレータ装置60の電圧調整部17の構成に付加して、コンデンサC1を備えている。すなわち電圧調整部17dは、バイポーラトランジスタQ1と、コンデンサC1とを備えている。
FIG. 9 is a circuit diagram showing a configuration of a
コンデンサC1の一方の端子は出力部12に接続され、他方の端子はバイポーラトランジスタQ1のベースに接続されている。すなわちコンデンサC1は、抵抗素子R3に並列に接続されている。
One terminal of the capacitor C1 is connected to the
過電流またはハーフショートによって、出力電圧VOUTが瞬時に低下するとバイポーラトランジスタQ1のベースの電圧VBは、コンデンサC1によって急激に引き下げられ、同時にエラーアンプの基準入力端子23に与えられる電圧VRも引き下げられる。
When the output voltage VOUT decreases instantaneously due to an overcurrent or a half short, the base voltage VB of the bipolar transistor Q1 is rapidly decreased by the capacitor C1, and at the same time, the voltage VR applied to the
図10は、レギュレータ装置70の出力部12の出力電圧(VOUT)と、バイポーラトランジスタQ1のベースに与えられる電圧(VB)と、エラーアンプ22の基準入力端子23に与えられる電圧(VR)とのそれぞれの波形を示す図である。ここでは、定常状態で動作しているときに、出力部12が所定の時間T2の間、ハーフショートした状態となり、再び定常状態で動作する場合について示している。ここでレギュレータ装置70の出力電圧の電圧値は、定常状態で5ボルト(V)であるとする。また定常状態におけるVB(≒VREF)が1.25Vであり、バイポーラトランジスタQ1のベースエミッタ電圧VBEを0.7Vとする。
10 shows the output voltage (VOUT) of the
時刻t0では、定常状態であって、VOUT=5Vとなり、VB=VR=1.25Vとなっている。時刻t1において、出力部12がハーフショートするとVOUTが5Vとグランド(GND)レベルとの間の半分まで低下し、すなわちVOUT=2.5Vまで低下したとする。このときVBが−1.25Vまで低下し、これに伴って、VRが−1.25+0.7=−0.55Vまで低下して、VBとVRとは、グランドレベル以下まで引き下げられる。
At time t0, the state is steady, VOUT = 5V, and VB = VR = 1.25V. It is assumed that when the
時刻t0から時間T2が経過して、時刻t2でハーフショートが解消されると、VRはRCフィルタ回路部15の時定数に応じて緩やかに上昇する。RCフィルタ回路部15の時定数は、抵抗素子Rfの抵抗値をRfとし、コンデンサCfの容量をCfとするとRf×Cfである。またVBについても、抵抗素子R3,R4およびコンデンサC1から成る回路の時定数に応じて、時刻t2から緩やかに上昇する。抵抗素子R3,R4およびコンデンサC1から成る回路の時定数は、抵抗素子R2の抵抗値をR2とし、抵抗素子R3の抵抗値をR3とし、コンデンサC1の容量をC1とすると、(R3//R4)×C1で表される。ここで、R3//R4は、抵抗素子R3,R4によって形成される並列回路の合成抵抗を示す。以上のような動作によって、時刻t2からのVOUTの上昇も緩やかになり、これによってVOUTが定常状態の電圧に戻るまでに、図10の参照符71で示すように、VOUTが瞬間的に上昇しても、VOUT<5Vとなるので、VOUTが5Vを超えて大きくなってしまうことが抑制され、すなわちオーバーシュートを抑制することができる。
When the time T2 elapses from the time t0 and the half short-circuit is eliminated at the time t2, VR gradually increases according to the time constant of the RC
前述した各実施の形態では、過電流または地絡の状態となることによって、出力電圧がグランドレベルまで低下した場合には、有効であるが、ハーフショートまたは瞬時の低下などによって、出力電圧がグランドレベルまで低下しない場合、たとえば定常状態における出力電圧の1/2程度しか低下しない場合には、有効であるとは言えないが、レギュレータ装置70では、ハーフショートまたは瞬時の低下などによって、出力電圧がグランドレベルまで低下しない場合であっても、オーバーシュートを抑制することができる。
In each of the above-described embodiments, it is effective when the output voltage drops to the ground level due to an overcurrent or ground fault, but the output voltage is grounded due to a half short circuit or an instantaneous drop. If the voltage does not decrease to the level, for example, if it decreases only about ½ of the output voltage in the steady state, it cannot be said that it is effective. However, in the
本発明の実施のさらに他の形態のレギュレータ装置では、図5に示すレギュレータ装置30において、このレギュレータ装置30の電圧調整部17に代えて、図10に示すレギュレータ装置70の電圧調整部17cを備え、レギュレータ装置30の分圧電圧生成部14に代えて、図10に示すレギュレータ装置70の分圧電圧生成部14aを備える構成としてもよい。このような構成であっても、出力部12が地絡した状態となって、VOUTが低下したときには、コンデンサCfに蓄積された電荷が放出されて、前述したレギュレータ装置30と同様に動作し、同様の効果を達成することができ、さらに図10に示すレギュレータ装置10と同様に、ハーフショートまたは瞬時の低下などによって、出力電圧がグランドレベルまで低下しない場合であっても、オーバーシュートを抑制することができる。
In the regulator device according to still another embodiment of the present invention, the
本発明の実施のさらに他の形態のレギュレータ装置では、前述の各実施の形態における電圧調整部17dのバイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代えて構成してもよく、ダイオードD2に代えて構成してもよい。電圧調整部17cのバイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代える場合には、MOSトランジスタQ2のソースは、基準入力端子23に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子R3,R4の接続部位に接続される。また電圧調整部17cのバイポーラトランジスタQ1を、ダイオードD2に代える場合には、ダイオードD2のアノードは、基準入力端子23に接続され、カソードは、抵抗素子R3,R4の接続部位に接続される。このような構成であっても、電圧調整部17cと同様に動作して、同様の効果を達成することができる。
In the regulator device according to still another embodiment of the present invention, the bipolar transistor Q1 of the
図11は、本発明の実施のさらに他の形態のレギュレータ装置80の構成を示す回路図である。レギュレータ装置80は、シリーズレギュレータであって、図3に示すレギュレータ装置10とは電圧調整部17の構成のみが異なり、その他の構成はレギュレータ装置10と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置80の電圧調整部17dは、図3に示す電圧調整部17の構成に加えて、位相補償用のコンデンサC2を備える構成である。
FIG. 11 is a circuit diagram showing a configuration of a
コンデンサC2の一方の端子は、出力部12に接続され、他方の端子はフィードバック端子24およびバイポーラトランジスタQ1のベースに接続されている。またレギュレータ装置80は、レギュレータ装置70において、抵抗素子R3を抵抗素子R1と兼用し、抵抗素子R4を抵抗素子R2と兼用する構成である。したがって、基本的にレギュレータ装置80は、抵抗素子R1,R2と、抵抗素子R3,R4とを別々に設けることによって生じる効果を除いて、レギュレータ装置70と同様の効果を達成することができる。
One terminal of the capacitor C2 is connected to the
本発明の実施のさらに他の形態のレギュレータ装置では、図5に示すレギュレータ装置30において、このレギュレータ装置30の電圧調整部17に代えて、図11に示すレギュレータ装置80の電圧調整部17dを備える構成としてもよい。このような構成であっても、前述したレギュレータ装置70と同様の効果を達成することができる。
In the regulator device according to still another embodiment of the present invention, the
本発明の実施のさらに他の形態のレギュレータ装置では、前述の各実施の形態における電圧調整部17dのバイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代えて構成してもよい。電圧調整部17dのバイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代える場合には、MOSトランジスタQ2のソースは、基準入力端子23に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子R3,R4の接続部位に接続される。このような構成であっても、電圧調整部17cと同様に動作して、同様の効果を達成することができる。
In a regulator device according to still another embodiment of the present invention, the bipolar transistor Q1 of the
図12は、本発明の実施のさらに他の形態のレギュレータ装置90の構成を示す回路図である。レギュレータ装置90は、シリーズレギュレータであって、図9に示すレギュレータ装置70とは電圧調整部17cの構成のみが異なり、その他の構成はレギュレータ装置70と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置90の電圧調整部17eは、図9に示すレギュレータ装置70の電圧調整部17cの構成に付加して、ダイオードD3を備えている。すなわち電圧調整部17eは、抵抗素子R3,R4と、バイポーラトランジスタQ1と、コンデンサC1と、ダイオードD3とを備えている。
FIG. 12 is a circuit diagram showing a configuration of a
ダイオードD3のアノードは、グランドに接続され、カソードは、バイポーラトランジスタQ1のベースに接続されている。すなわちダイオードD3は、抵抗素子R4に並列に接続されている。前述した図9に示すレギュレータ装置70では、コンデンサC1を備えているので、エラーアンプ22の基準入力端子23に与えられる電圧(VR)がグランドレベル以下に引き下げられる。基準入力端子23に負電圧が入力されることが好ましくないエラーアンプ22が用いられる場合には、電圧調整部17eのようにダイオードD3を備える構成とする。これによって、過電流またはハーフショートによってVOUTが瞬時に低下し、バイポーラトランジスタQ1のベースの電圧VBが、コンデンサC1によって急激に引き下げられたときに、ダイオードD3によってバイポーラトランジスタQ1のベースの電圧VBが、ダイオードD3の立ち上がり電圧(−VF)にクランプされる。これによってエラーアンプ22の基準入力端子23は0V程度にクランプされ、エラーアンプ22に負電圧が入力されてしまうことが抑制され、エラーアンプ22の誤動作を抑制することができる。したがって、信頼性の向上されたレギュレータ装置が実現される。
The anode of the diode D3 is connected to the ground, and the cathode is connected to the base of the bipolar transistor Q1. That is, the diode D3 is connected in parallel to the resistance element R4. Since the
本発明の実施のさらに他の形態のレギュレータ装置では、図5に示すレギュレータ装置30において、このレギュレータ装置30の電圧調整部17に代えて、図12に示すレギュレータ装置90の電圧調整部17fを備え、レギュレータ装置30の分圧電圧生成部14に代えて、図12に示すレギュレータ装置90の分圧電圧生成部14aを備える構成としてもよい。このような構成であっても、前述したレギュレータ装置30,90と同様の効果を達成することができる。
In the regulator device according to still another embodiment of the present invention, the
本発明の実施のさらに他の形態のレギュレータ装置では、前述の各実施の形態における電圧調整部17eのバイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代えて構成してもよい。電圧調整部17eのバイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代える場合には、MOSトランジスタQ2のソースは、基準入力端子23に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子R3,R4の接続部位に接続される。このような構成であっても、電圧調整部17eと同様に動作して、同様の効果を達成することができる。
In a regulator device according to still another embodiment of the present invention, the bipolar transistor Q1 of the voltage adjustment unit 17e in each of the above embodiments may be configured in place of the P-channel MOS transistor Q2. When the bipolar transistor Q1 of the voltage adjusting unit 17e is replaced with a P-channel MOS transistor Q2, the source of the MOS transistor Q2 is connected to the
図13は、本発明の実施のさらに他の形態のレギュレータ装置100の構成を示す回路図である。レギュレータ装置100は、シリーズレギュレータであって、図11に示すレギュレータ装置80とは電圧調整部17fの構成のみが異なり、その他の構成はレギュレータ装置80と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置100の電圧調整部17fは、図11に示す電圧調整部17dの構成に加えて、ダイオードD3を備える構成である。ダイオードD3のアノードは、グランドに接続され、カソードは、バイポーラトランジスタQ1のベースに接続されている。すなわちダイオードD3は、抵抗素子R2に並列に接続されている。またレギュレータ装置100は、レギュレータ装置90において、抵抗素子R3を抵抗素子R1と兼用し、抵抗素子R4を抵抗素子R2と兼用する構成である。したがって、基本的にレギュレータ装置100は、抵抗素子R1,R2と、抵抗素子R3,R4とを別々に設けることによって生じる効果を除いて、レギュレータ装置90と同様の効果を達成することができる。
FIG. 13 is a circuit diagram showing a configuration of a
本発明の実施のさらに他の形態のレギュレータ装置では、図5に示すレギュレータ装置30において、このレギュレータ装置30の電圧調整部17に代えて、図13に示すレギュレータ装置100の電圧調整部17fを備える構成としてもよい。このような構成であっても、前述したレギュレータ装置100と同様の効果を達成することができる。
In the regulator device according to still another embodiment of the present invention, the
本発明の実施のさらに他の形態のレギュレータ装置では、前述の各実施の形態における電圧調整部17fのバイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代えて構成してもよい。電圧調整部17fのバイポーラトランジスタQ1を、PチャネルのMOSトランジスタQ2に代える場合には、MOSトランジスタQ2のソースは、基準入力端子23に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子R3,R4の接続部位に接続される。このような構成であっても、電圧調整部17fと同様に動作して、同様の効果を達成することができる。
In the regulator device according to still another embodiment of the present invention, the bipolar transistor Q1 of the
図14は、本発明の実施のさらに他の形態のレギュレータ装置110の構成を示す回路図である。レギュレータ装置110は、図3に示すレギュレータ装置10と同様の回路構成であるが、基準電圧生成部13と、分圧電圧生成部14と、RCフィルタ回路部15の抵抗素子Rfと、電圧変換部16と、電圧調整部17とが集積回路によって形成されている。このように集積化することによって、レギュレータ装置を小形化することができ、汎用性を向上させることができる。
FIG. 14 is a circuit diagram showing a configuration of a
図15は、本発明の実施のさらに他の形態のレギュレータ装置120の構成を示す回路図である。レギュレータ装置120は、基本的には、図13に示すレギュレータ装置100に類似し、レギュレータ装置100においてコンデンサC2の他方の端子と、エラーアンプ22のフィードバック端子24との間に抵抗素子R5が接続される構成である。抵抗素子R5によって、抵抗素子R1とは独立して、コンデンサC1の両端子間の電圧を調整することができ、またレギュレータ装置100と同様の効果を達成することができる。
FIG. 15 is a circuit diagram showing a configuration of a
またレギュレータ装置120では、基準電圧生成部13と、電圧変換部16の電界効果型トランジスタ31、スイッチング制御部32およびエラーアンプ22と、電圧調整部のバイポーラトランジスタQ1およびダイオードD3とが集積回路によって形成されている。このように集積化することによって、レギュレータ装置を小形化することができ、汎用性を向上させることができる。
In the
また本発明の実施のさらに他の形態では、前述した各実施の形態のレギュレータ装置において、基準電圧生成部13と、分圧電圧生成部14と、RCフィルタ回路部15と、電圧変換部16と、電圧調整部17との少なくとも一部が集積回路によって形成される構成としてもよい。
In still another embodiment of the present invention, in the regulator device of each embodiment described above, the reference
図16は、本発明に実施の一形態の電子機器130を示すブロック図である。電子機器130は、レギュレータ装置131と、レギュレータ装置131の出力電圧が印加されて動作する回路部132を含んで構成される。回路部132は、たとえばマイクロコンピュータなどである。レギュレータ装置311は、前述した各実施の形態のうちのいずれか1つによって構成されている。このような電子機器130では、レギュレータ装置131から出力される電圧のオーバーシュートが抑制されるので、レギュレータ装置131から出力される電圧が供給される回路部132において、安定した動作が確保され、信頼性が向上される。
FIG. 16 is a block diagram showing an
10,30,40,50,60,70,80,90,100,110,120,131 レギュレータ装置
11 入力部
12 出力部
13 基準電圧生成部
14 分圧電圧生成部
15 RCフィルタ回路部
16 電圧変換部
17 電圧調整部
21 バイポーラトランジスタ
22 誤差増幅器
23 基準入力端子
24 フィードバック端子
31 電界効果型トランジスタ
32 スイッチング制御部
130 電子機器
C,C1,C2,Cf コンデンサ
D1,D2,D3,Df コンデンサ
Q1 バイポーラトランジスタ
Q2 MOSトランジスタ
R1,R2,R3,R4,R5,Rf 抵抗素子
10, 30, 40, 50, 60, 70, 80, 90, 100, 110, 120, 131
Claims (9)
前記入力部から入力される電圧に基づいて基準電圧を生成する基準電圧生成部と、
前記出力部の電圧を分圧した分圧電圧を生成する分圧電圧生成部と、
抵抗素子およびコンデンサを備え、前記基準電圧が前記コンデンサに与えられるRCフィルタ回路部と、
前記RCフィルタ回路部の前記コンデンサの電圧、および分圧電圧生成部によって生成された分圧電圧が入力される誤差増幅器を備え、該誤差増幅器の出力に応じて、前記入力部から入力される電圧を予め定める電圧値を有する電圧に変換して、出力部に与える電圧変換部と、
前記出力部の電圧が低下したときに、前記RCフィルタ回路部の前記コンデンサの電圧を低下させる電圧調整部とを備えていることを特徴とするレギュレータ装置。 A regulator device that includes an input unit and an output unit, converts a voltage value of a voltage input from the input unit, and outputs the voltage value from the output unit,
A reference voltage generation unit that generates a reference voltage based on a voltage input from the input unit;
A divided voltage generation unit that generates a divided voltage obtained by dividing the voltage of the output unit;
An RC filter circuit unit comprising a resistance element and a capacitor, wherein the reference voltage is applied to the capacitor;
An error amplifier to which the voltage of the capacitor of the RC filter circuit unit and the divided voltage generated by the divided voltage generation unit are input; and a voltage input from the input unit according to the output of the error amplifier Is converted into a voltage having a predetermined voltage value and given to the output unit, and
A regulator device comprising: a voltage adjusting unit that reduces the voltage of the capacitor of the RC filter circuit unit when the voltage of the output unit decreases.
前記電圧調整部は、前記出力部の電圧の低下に伴って前記分圧電圧が低下したときに、前記基準入力端子とグランドとを導通させるスイッチング素子によって形成されることを特徴とする請求項1に記載のレギュレータ装置。 The error amplifier includes a reference input terminal to which the predetermined reference voltage is applied, and a feedback terminal to which the divided voltage is applied,
2. The voltage adjusting unit is formed by a switching element that conducts the reference input terminal and a ground when the divided voltage decreases as the voltage of the output unit decreases. Regulator device according to 1.
前記誤差増幅器に与えられる分圧電圧と、前記スイッチング素子に与えられる分圧電圧とは、異なる抵抗素子群によって生成されることを特徴とする請求項2に記載のレギュレータ装置。 The divided voltage generation unit includes a first resistance element group in which a plurality of resistance elements are connected in series, and a second resistance element in which a plurality of resistance elements are connected in series and connected in parallel with the first resistance element group. A resistance element group,
3. The regulator device according to claim 2, wherein the divided voltage applied to the error amplifier and the divided voltage applied to the switching element are generated by different resistance element groups.
前記電圧調整部は、前記基準入力端子にアノードが接続され、カソードに前記分圧電圧が与えられるダイオードによって形成されていることを特徴とする請求項1に記載のレギュレータ装置。 The error amplifier includes a reference input terminal to which the predetermined reference voltage is applied, and a feedback terminal to which the divided voltage is applied,
The regulator device according to claim 1, wherein the voltage adjusting unit is formed by a diode having an anode connected to the reference input terminal and a divided voltage applied to a cathode.
前記誤差増幅器に与えられる分圧電圧と、前記ダイオードのカソードに与えられる分圧電圧とは、異なる抵抗素子群によって生成されることを特徴とする請求項4に記載のレギュレータ装置。 The divided voltage generation unit includes a first resistance element group in which a plurality of resistance elements are connected in series, and a second resistance element in which a plurality of resistance elements are connected in series and connected in parallel with the first resistance element group. A resistance element group,
5. The regulator device according to claim 4, wherein the divided voltage applied to the error amplifier and the divided voltage applied to the cathode of the diode are generated by different resistance element groups.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176383A JP2010015471A (en) | 2008-07-04 | 2008-07-04 | Regulator apparatus, and electronic apparatus provided with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176383A JP2010015471A (en) | 2008-07-04 | 2008-07-04 | Regulator apparatus, and electronic apparatus provided with the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010015471A true JP2010015471A (en) | 2010-01-21 |
Family
ID=41701524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008176383A Withdrawn JP2010015471A (en) | 2008-07-04 | 2008-07-04 | Regulator apparatus, and electronic apparatus provided with the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010015471A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012010332A (en) * | 2010-06-25 | 2012-01-12 | Micrel Inc | Load switch |
JP2012059050A (en) * | 2010-09-09 | 2012-03-22 | Mitsumi Electric Co Ltd | Regulator and dc/dc converter |
KR101127760B1 (en) | 2011-11-03 | 2012-03-27 | 부흥시스템(주) | A test device for correcting the voltage of a circuit breaker in the distribution line, the method of correcting using a test device |
JP2013050748A (en) * | 2011-08-30 | 2013-03-14 | Hitachi Automotive Systems Ltd | On-vehicle power supply |
JP7421037B2 (en) | 2018-06-21 | 2024-01-24 | テキサス インスツルメンツ インコーポレイテッド | Driver and slew rate control circuit |
-
2008
- 2008-07-04 JP JP2008176383A patent/JP2010015471A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012010332A (en) * | 2010-06-25 | 2012-01-12 | Micrel Inc | Load switch |
JP2012059050A (en) * | 2010-09-09 | 2012-03-22 | Mitsumi Electric Co Ltd | Regulator and dc/dc converter |
CN102403887A (en) * | 2010-09-09 | 2012-04-04 | 三美电机株式会社 | Regulator and dc/dc converter |
US8872491B2 (en) | 2010-09-09 | 2014-10-28 | Mitsumi Electric Co., Ltd | Regulator and DC/DC converter |
CN102403887B (en) * | 2010-09-09 | 2016-04-20 | 三美电机株式会社 | Pressurizer and DC/DC converter |
JP2013050748A (en) * | 2011-08-30 | 2013-03-14 | Hitachi Automotive Systems Ltd | On-vehicle power supply |
KR101127760B1 (en) | 2011-11-03 | 2012-03-27 | 부흥시스템(주) | A test device for correcting the voltage of a circuit breaker in the distribution line, the method of correcting using a test device |
JP7421037B2 (en) | 2018-06-21 | 2024-01-24 | テキサス インスツルメンツ インコーポレイテッド | Driver and slew rate control circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109586565B (en) | COT controlled multiphase direct current converter, control circuit and current sharing method | |
JP6097830B2 (en) | Power supply system and method | |
KR102007630B1 (en) | Voltage regulator | |
KR102145165B1 (en) | Switching regulator and electronic apparatus | |
US7193871B2 (en) | DC-DC converter circuit | |
JP2008197892A (en) | Series regulator | |
TWI435522B (en) | Charge pump controller and method therefor | |
JP2007049845A (en) | Switching regulator | |
JP2007328680A (en) | Power supply circuit | |
US20120043951A1 (en) | Switching Regulator and Constant On-time Module | |
KR20160011604A (en) | Step-down circuit | |
US9467044B2 (en) | Timing generator and timing signal generation method for power converter | |
CN111953202A (en) | Switching capacitor type power conversion device and operation method thereof | |
JP2010015471A (en) | Regulator apparatus, and electronic apparatus provided with the same | |
JP2019056982A (en) | Constant voltage power supply circuit | |
CN111474974B (en) | Method for improving transient response of LDO (low dropout regulator) during sudden change from heavy load to light load or no load | |
CN103365332A (en) | Overcurrent protection circuit and power supply device | |
US9276464B2 (en) | Voltage generation circuit using single and double regulation modes | |
JP5642349B2 (en) | Pulse width modulation circuit, pulse width modulation method and regulator | |
US11476752B2 (en) | Power supply apparatus | |
TWI439030B (en) | Soft start circuit and driving method thereof | |
JP5380772B2 (en) | Control circuit for controlling DC / DC converter, electric device, and device having power supply circuit | |
JP6964585B2 (en) | Switching regulator | |
JP2010246294A (en) | Power supply circuit and electronic apparatus | |
JP2015012694A (en) | Power-supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110621 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20121023 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |