JP2010011702A - Power conversion apparatus - Google Patents
Power conversion apparatus Download PDFInfo
- Publication number
- JP2010011702A JP2010011702A JP2008171320A JP2008171320A JP2010011702A JP 2010011702 A JP2010011702 A JP 2010011702A JP 2008171320 A JP2008171320 A JP 2008171320A JP 2008171320 A JP2008171320 A JP 2008171320A JP 2010011702 A JP2010011702 A JP 2010011702A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- dead time
- output
- power source
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、直流電力を交流電力に変換して出力する電力変換装置に関するものである。 The present invention relates to a power converter that converts DC power into AC power and outputs the power.
従来技術にかかる一般的な電力変換装置においては、その内部にインバータ回路を有しており、電力変換装置の出力を制御する際には、インバータ回路に具備される各スイッチング素子を制御することが行われる。この制御の際、インバータ回路の上下一対に直列接続されるスイッチング素子(上下アームのスイッチング素子)が同時にオンとならないように、デッドタイムと呼ばれる期間が設けられている。すなわち、このデッドタイムの期間内では、上アームのスイッチング素子と下アームのスイッチング素子とが同時にオンすることはなく、両者のスイッチング素子が同時オンすることによって引き起こされる貫通電流の発生が防止される。なお、上下アームのスイッチング素子を制御するスイッチング信号にデッドタイムを設けた場合には、出力電流の波形には歪み成分が含まれることも知られている。 A general power conversion device according to the prior art has an inverter circuit therein, and when controlling the output of the power conversion device, each switching element included in the inverter circuit can be controlled. Done. During this control, a period called dead time is provided so that switching elements connected in series in the upper and lower pairs of the inverter circuit (switching elements of the upper and lower arms) do not turn on at the same time. That is, within this dead time period, the switching element of the upper arm and the switching element of the lower arm are not turned on at the same time, and the occurrence of a through current caused by the turning on of both switching elements is prevented. . It is also known that when the switching signal for controlling the switching elements of the upper and lower arms is provided with a dead time, the waveform of the output current includes a distortion component.
また、近年、直流電力を交流電力に変換して出力する単相インバータを複数台直列に接続するように構成した電力変換装置が知られている(例えば、特許文献1)。 In recent years, a power converter configured to connect a plurality of single-phase inverters that convert DC power into AC power and output the power is known (for example, Patent Document 1).
この特許文献1に示された電力変換装置では、太陽光電圧を昇圧チョッパ回路で昇圧した直流電圧(V3B)を直流電源とする最大単相インバータ(3B-INV)が中央に配置され、この最大直流電源(V3B)から電力供給される直流電源(V1B,V2B)を入力とする単相インバータ(1B-INV,2B-INV)が最大単相インバータ(3B-INV)の両側に配置され、各単相インバータ(1B-INV,2B-INV,3B-INV)の交流側は直列に接続され、最大直流電源(V3B)と直流電源(V1B,V2B)との間にDC/DCコンバータが配置され、各単相インバータ(1B-INV,2B-INV,3B-INV)の発生電圧の総和にて出力電圧を得るように構成されている。なお、直流電源(V1B,V2B)による電源電圧は、最大直流電源(V3B)から各単相インバータ(1B-INV,2B-INV,3B-INV)内の各スイッチング素子を介して供給される。 In the power converter shown in Patent Document 1, a maximum single-phase inverter (3B-INV) using a DC voltage (V 3B ) obtained by boosting a solar voltage by a boost chopper circuit as a DC power source is disposed in the center. Single-phase inverters (1B-INV, 2B-INV) with DC power supplies (V 1B , V 2B ) supplied from the maximum DC power supply (V 3B ) on both sides of the maximum single-phase inverter (3B-INV) The AC side of each single-phase inverter (1B-INV, 2B-INV, 3B-INV) is connected in series, and between the maximum DC power supply ( V3B ) and DC power supply ( V1B , V2B ) A DC / DC converter is arranged and configured to obtain an output voltage by the sum of the voltages generated by the single-phase inverters (1B-INV, 2B-INV, 3B-INV). Incidentally, the DC power source (V 1B, V 2B) supply voltage due to the supply via the respective switching elements in each single-phase inverter from the maximum DC power source (V 3B) (1B-INV , 2B-INV, 3B-INV) Is done.
なお、並列接続された複数台のインバータにおけるデッドタイム補償を1台のデッドタイム補償回路で済むようにしたデッドタイム補償装置がある(例えば、特許文献2)。 In addition, there is a dead time compensator in which dead time compensation in a plurality of inverters connected in parallel is completed with one dead time compensation circuit (for example, Patent Document 2).
ところで、デッドタイムを設定したことに起因して発生する出力電流の歪みを改善する技術については、種々のものが存在する。しかしながら、これらの技術は、上記特許文献1に示されるような単相インバータを複数台直列に接続して構成した電力変換装置を念頭においたものではない。実際、本願発明者らは、従来のデッドタイム補正技術を特許文献1の電力変換装置に適用した場合に、出力電流の歪みが改善されないことを確認している。 By the way, there are various techniques for improving the distortion of the output current caused by setting the dead time. However, these technologies are not intended for a power conversion device configured by connecting a plurality of single-phase inverters in series as disclosed in Patent Document 1. In fact, the inventors of the present application have confirmed that the distortion of the output current is not improved when the conventional dead time correction technique is applied to the power conversion device of Patent Document 1.
本発明は、上記に鑑みてなされたものであって、単相インバータを複数台直列に接続するように構成した電力変換装置において、デッドタイムの設定に起因して発生する出力電流の歪みを改善することが可能な電力変換装置を提供することを目的とする。 The present invention has been made in view of the above, and in a power converter configured to connect a plurality of single-phase inverters in series, improves distortion of output current caused by the setting of dead time. It is an object of the present invention to provide a power conversion device that can do this.
上述した課題を解決し、目的を達成するため、本発明にかかる電力変換装置は、直流電圧を交流電圧に変換して出力する複数の単相インバータを有し、交流側端子が直列に接続された当該複数の単相インバータの各発生電圧による総和電圧を出力するインバータユニットと、外部直流電源による直流電圧を昇圧または降圧し、前記インバータユニットを構成する単相インバータのうちの最大電圧を出力する第1のインバータに対する直流電源として動作する第1の直流電源を生成するコンバータと、前記第1の直流電源を直流入力とし、前記第1のインバータ以外の1または複数の単相インバータを構成する第2のインバータに対する各直流電源として動作する第2の直流電源を生成するDC/DCコンバータと、前記インバータユニット内のスイッチング素子にデッドタイムが設定されたゲートパルスを印加して制御する制御回路と、を備え、前記制御回路は、前記インバータユニットが出力する出力電流に関係する電流情報と、前記インバータユニット内のスイッチング素子を制御するPWM信号とに基づいて生成されたデッドタイム補正信号を用いて前記デッドタイムを補正することを特徴とする。 In order to solve the above-described problems and achieve the object, a power converter according to the present invention has a plurality of single-phase inverters that convert a DC voltage into an AC voltage and output the AC voltage, and an AC side terminal is connected in series. In addition, an inverter unit that outputs a summed voltage generated by each of the generated voltages of the plurality of single-phase inverters, and a DC voltage from an external DC power source is boosted or lowered to output the maximum voltage of the single-phase inverters that constitute the inverter unit. A converter that generates a first DC power source that operates as a DC power source for the first inverter, and a first input that uses the first DC power source as a DC input to form one or more single-phase inverters other than the first inverter. A DC / DC converter that generates a second DC power source that operates as each DC power source for the two inverters, and the inverter unit And a control circuit that controls the switching element by applying a gate pulse in which a dead time is set. The control circuit includes current information related to an output current output from the inverter unit, and switching in the inverter unit. The dead time is corrected using a dead time correction signal generated based on a PWM signal for controlling the element.
本発明にかかる電力変換装置によれば、インバータユニットが出力する出力電流に関係する電流情報と、インバータユニット内のスイッチング素子を制御するPWM信号とに基づいて生成されたデッドタイム補正信号を用いてデッドタイムを補正するようにしているので、デッドタイムの設定に起因して発生する出力電流の歪みを改善することができるという効果を奏する。 According to the power conversion device of the present invention, the dead time correction signal generated based on the current information related to the output current output from the inverter unit and the PWM signal for controlling the switching element in the inverter unit is used. Since the dead time is corrected, there is an effect that the distortion of the output current caused by the setting of the dead time can be improved.
以下に添付図面を参照して、本発明に好適な電力変換装置にかかる実施の形態を詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。 Exemplary embodiments of a power conversion device suitable for the present invention will be described below in detail with reference to the accompanying drawings. In addition, this invention is not limited by embodiment shown below.
(電力変換装置の構成)
図1は、本発明の実施の形態にかかる電力変換装置の構成を示す図であり、より詳細には、実施の形態にかかる電力変換装置を商用系統と連系する発電システムに適用した場合の一例を示す図である。
(Configuration of power converter)
FIG. 1 is a diagram illustrating a configuration of a power conversion device according to an embodiment of the present invention. More specifically, FIG. 1 illustrates a case where the power conversion device according to the embodiment is applied to a power generation system linked to a commercial system. It is a figure which shows an example.
図1において、電力変換装置2の直流入力端である入力端20には、外部直流電源である太陽電池モジュール11が接続され、交流出力端である出力端22には、50Hzあるいは60Hzの周波数の交流電力を供給する商用系統(以下単に「系統」という)3が接続されている。このように構成された電力変換装置2では、太陽電池モジュール11から供給された直流電力が交流電力に変換され、系統3との連系により、余剰電力は系統3側に回生され、不足電力は系統3側から供給される。
In FIG. 1, a solar cell module 11 that is an external DC power source is connected to an
上述した機能を含み、後述する機能を具現するための構成として、本実施の形態にかかる電力変換装置2は、コンバータ4、インバータユニット6、出力フィルタ回路7、制御回路8、DC/DCコンバータ12などを具備している。
As a configuration for realizing the functions described later including the functions described above, the power conversion device 2 according to the present embodiment includes a converter 4, an
コンバータ4は、太陽電池モジュール11による直流電圧を昇圧または降圧して所定の直流電圧に変換する。なお、コンバータ4に入力される直流電圧が、コンバータ4が出力する直流電圧よりも常時小さいことが想定される場合には、昇圧のみの機能を有することでも充分である。 The converter 4 boosts or steps down the DC voltage from the solar cell module 11 and converts it to a predetermined DC voltage. Note that when it is assumed that the DC voltage input to the converter 4 is always smaller than the DC voltage output from the converter 4, it is sufficient to have the function of boosting only.
インバータユニット6は、複数台(図1では3台を例示)の単相インバータであるインバータ6−1〜6−3を備えている。
The
インバータ6−1の直流側端子(コンバータ4側の端子)では、第1の直流電源として機能する母線コンデンサ5−1がコンバータ4の出力端子とインバータ6−1の直流側端子とを結ぶ直流母線間に接続され、母線コンデンサ5−1には、コンバータ4を介し太陽電池モジュール11からの直流電力が平滑化されて蓄積される。 At the DC side terminal of the inverter 6-1 (terminal on the converter 4 side), the bus capacitor 5-1 that functions as the first DC power source connects the output terminal of the converter 4 and the DC side terminal of the inverter 6-1. The DC power from the solar cell module 11 is smoothed and stored in the bus capacitor 5-1 via the converter 4.
インバータ6−2,6−3の各直流側端子(DC/DCコンバータ12側の端子)では、第2の直流電源として機能する母線コンデンサ5−2,5−3が、各単相インバータの直流側端子に繋がる直流母線間にそれぞれ接続されており、母線コンデンサ5−2,5−3には、母線コンデンサ5−1に蓄積された直流電力を直流入力として動作するDC/DCコンバータ12からの直流電力が平滑化されてそれぞれ蓄積される。
At each DC terminal of the inverters 6-2 and 6-3 (terminal on the DC /
インバータ6−1の交流側端子(系統3側の端子)では、交流側端子の一方にインバータ6−2が接続され、交流側端子の他方にインバータ6−3が接続されている。 In the AC side terminal (terminal on the system 3 side) of the inverter 6-1, the inverter 6-2 is connected to one of the AC side terminals, and the inverter 6-3 is connected to the other side of the AC side terminal.
インバータ6−2の交流側端子では、交流側端子の一方にインバータ6−1が接続され、交流側端子の他方に出力フィルタ回路7の入力側端子の一方が接続され、インバータ6−3の交流側端子では、交流側端子の一方にインバータ6−1が接続され、交流側端子の他方に出力フィルタ回路7の入力側端子の他方が接続されている。
In the AC side terminal of the inverter 6-2, the inverter 6-1 is connected to one of the AC side terminals, and one of the input side terminals of the
制御回路8は、コンバータ4、インバータユニット6を構成する各インバータ6−1〜6−3、およびDC/DCコンバータ12の制御および駆動に必要な信号を生成して出力する。
The
(電力変換装置の詳細構成)
図2は、本実施の形態にかかる電力変換装置の主要構成部であるインバータユニット6および制御回路8のより詳細な構成を示す図であり、図1に示した構成において、母線コンデンサ5−1〜5−3から出力フィルタ回路7までの回路構成および制御回路8の詳細構成を示した図である。
(Detailed configuration of power converter)
FIG. 2 is a diagram showing a more detailed configuration of the
図2において、インバータユニット6を構成するインバータ6−1〜6−3は、ダイオードを逆並列に接続した複数個の、例えばIGBTである自己消弧型半導体スイッチング素子を備えている。
In FIG. 2, inverters 6-1 to 6-3 constituting the
また、インバータユニット6には、インバータ6−1の交流側端子24a,24b間を短絡させる短絡用スイッチとして、ダイオードを逆並列に接続した2個の、例えばIGBTである自己消弧型半導体スイッチング素子が互いに逆極性に直列接続されたスイッチ回路13が、インバータ6−1に並列に接続されるように設けられている。
The
また、スイッチ回路13において、スイッチ回路13の一方側の端子であり、インバータ6−1の交流側端子24aに接続されている端子30aは、インバータ6−2の交流側端子26bに接続されるとともに、スイッチ回路13の他方側の端子であり、インバータ6−1の交流側端子24bに接続されている端子30bは、インバータ6−3の交流側端子28aに接続されている。
In the
なお、インバータユニット6は、スイッチ回路13の作用により、出力電圧として、非零または零の電圧を出力することができる。
The
また、制御回路8は、Td(デッドタイム)補正値判定部9、第1のゲートパルス発生回路10−1、第2のゲートパルス発生回路10−2、および加算処理部14を備えている。Td補正値判定部9は、PWM信号および目標電流値に基づき、デッドタイム補正値(デッドタイム補正信号)を生成する。加算処理部14には、Td補正値判定部9が生成したデッドタイム補正値とPWM信号とが入力される。第1のゲートパルス発生回路10−1は、PWM信号に基づき、インバータ6−1およびスイッチ回路13を制御するためのゲートパルスを生成して出力する。第2のゲートパルス発生回路10−2は、加算処理部14の出力、すなわちデッドタイム補正値とPWM信号との加算出力に基づき、インバータ6−2およびインバータ6−3を制御するためのゲートパルスを生成して出力する。
The
ここで、母線コンデンサ5−1〜5−3の各電圧について言及しておく。インバータ6−1の直流入力源となる母線コンデンサ5−1の電圧は、他のインバータであるインバータ6−2,6−3の各直流入力源となる母線コンデンサ5−2,5−3の電圧よりも通常大きい。一方、母線コンデンサ5−2の電圧と、母線コンデンサ5−3の電圧とについては、何れが大きくてもよいし、両者の電圧が等しくてもよい。つまり、インバータユニット6が動作しているときの母線コンデンサ5−1〜5−3の各電圧(各インバータにおける母線電圧に等しい)をV1,V2,V3とすると、これらの電圧間には、V1>V2およびV1>V3の関係がある。
Here, the voltages of the bus capacitors 5-1 to 5-3 will be described. The voltage of the bus capacitor 5-1 that is the DC input source of the inverter 6-1 is the voltage of the bus capacitor 5-2 and 5-3 that is the DC input source of the inverters 6-2 and 6-3 that are other inverters. Usually bigger than. On the other hand, as for the voltage of the bus capacitor 5-2 and the voltage of the bus capacitor 5-3, either may be large, or both voltages may be equal. That is, assuming that the voltages (equal to the bus voltage in each inverter) of the bus capacitors 5-1 to 5-3 when the
これらのインバータ6−1〜6−3は、出力として正、負および零の電圧を発生することができ、インバータユニット6は、これらの発生電圧を組み合わせた総和としての電圧を階調制御により出力する。この出力電圧は、例えばリアクトルおよびコンデンサを組み合わせた出力フィルタ回路7によって平滑され、所望の交流電圧が系統3に供給される。なお、これより詳細な動作については、上記した特許文献1の公報に適切に開示されているので、ここでのさらに詳細な説明は省略する。
These inverters 6-1 to 6-3 can generate positive, negative, and zero voltages as outputs, and the
(電力変換装置の要部動作)
つぎに、本実施の形態にかかる電力変換装置の要部動作について、図3の図面を参照して説明する。ここで、図3は、本実施の形態にかかる電力変換装置のデッドタイム補正の様子を示す波形図である。なお、同図(a)〜(j)に示される各波形と、図2の構成図との対応関係は、以下のとおりである。
(Main operation of power converter)
Next, the operation of the main part of the power conversion device according to the present embodiment will be described with reference to the drawing of FIG. Here, FIG. 3 is a waveform diagram showing a state of dead time correction of the power conversion device according to the present embodiment. The correspondence relationship between the waveforms shown in FIGS. 2A to 2J and the configuration diagram of FIG. 2 is as follows.
(a)インバータ6−1の出力電圧(交流側端子24a,24b間の出力電圧に対応)
(b)インバータ6−2,6−3の出力電圧(インバータ6−2,6−3が生成した電圧に対応)
(c)インバータ6−2,6−3の出力電圧を平滑化した波形
(d)インバータ6−1〜6−3の出力電圧を足し合わせた波形(出力フィルタ回路7への入力波形に対応)
(e)目標電流値(Td補正値判定部9への入力)
(f)目標電流値の極性
(g)インバータ6−2,6−3の出力電圧の極性
(h)デッドタイム補正値(Td補正値判定部9の出力に対応)
(i)出力フィルタ回路通過後の出力電流(デッドタイム補正を行わない場合の出力フィルタ回路7の出力に対応)
(j)出力フィルタ回路通過後の出力電流(デッドタイム補正を行った場合の出力フィルタ回路7の出力に対応)
(A) Output voltage of inverter 6-1 (corresponding to output voltage between
(B) Output voltage of inverters 6-2 and 6-3 (corresponding to voltages generated by inverters 6-2 and 6-3)
(C) Waveform obtained by smoothing output voltages of inverters 6-2 and 6-3 (d) Waveform obtained by adding output voltages of inverters 6-1 to 6-3 (corresponding to input waveform to output filter circuit 7)
(E) Target current value (input to Td correction value determination unit 9)
(F) Polarity of target current value (g) Polarity of output voltage of inverters 6-2 and 6-3 (h) Dead time correction value (corresponding to output of Td correction value determination unit 9)
(I) Output current after passing through the output filter circuit (corresponding to the output of the
(J) Output current after passing through the output filter circuit (corresponding to the output of the
図3(a),(b)に示す波形は、図2の電力変換装置を動作させ、系統3に正弦波の電流を供給する際の典型的な出力電圧波形である。なお、図3(a)に示す波形から理解できるように、インバータ6−1に対しては、低周波のスイッチング制御が行われるため、インバータ6−1の出力電圧はデッドタイムの影響をほとんど受けない。一方、図3(b)に示す波形から理解できるように、インバータ6−2,6−3に対しては、高周波のスイッチング制御が行われるため、デッドタイムの影響を受けることになる。なお、図3(b)に示す波形を平滑化した波形で表すと、図3(c)に示す波形となり、図3(a)と図3(b)とが足し合わされた図3(d)に示す波形が出力フィルタ回路7に入力される波形となる。
The waveforms shown in FIGS. 3A and 3B are typical output voltage waveforms when the power converter of FIG. 2 is operated and a sine wave current is supplied to the system 3. As can be understood from the waveform shown in FIG. 3 (a), since the inverter 6-1 is subjected to low-frequency switching control, the output voltage of the inverter 6-1 is almost affected by the dead time. Absent. On the other hand, as can be understood from the waveform shown in FIG. 3B, the inverters 6-2 and 6-3 are affected by dead time because high-frequency switching control is performed. When the waveform shown in FIG. 3 (b) is expressed by a smoothed waveform, the waveform shown in FIG. 3 (c) is obtained, and FIG. 3 (d) is obtained by adding FIG. 3 (a) and FIG. 3 (b). Is a waveform input to the
Td補正値判定部9には、目標電流値(図3(e))とインバータ6−2,6−3を制御する際に用いられたPWM信号が入力される。Td補正値判定部9は、入力された目標電流値およびPWM信号の各極性を判定する(図3(f)および図3(g))。なお、インバータ6−2,6−3を制御するPWM信号の極性とインバータ6−2,6−3の出力電圧の極性とは同一または同等である。Td補正値判定部9は、得られた極性判定データよりデッドタイム補正値に関する判定処理を行う。
The Td correction
ここで、目標電流値の極性とPWM信号の極性が同一の場合には正のデッドタイム補正値を出力し、目標電流値の極性とPWM信号の極性が異なる場合には負のデッドタイム補正値を出力する(図3(h))。 Here, when the polarity of the target current value and the polarity of the PWM signal are the same, a positive dead time correction value is output. When the polarity of the target current value and the polarity of the PWM signal are different, a negative dead time correction value is output. Is output (FIG. 3 (h)).
デッドタイム補正値は、加算処理部14に入力され、PWM信号と加算されて第2のゲートパルス発生回路10−2に入力される。なお、デッドタイム補正値は、第2のゲートパルス発生回路10−2のみに入力され、第2のゲートパルス発生回路10−1には入力されない。この理由は、インバータ6−1に対しては低周波のスイッチング制御が行われるため、インバータ6−1の出力電圧はデッドタイムの影響をほとんど受けないからである。 The dead time correction value is input to the addition processing unit 14, added to the PWM signal, and input to the second gate pulse generation circuit 10-2. The dead time correction value is input only to the second gate pulse generation circuit 10-2 and is not input to the second gate pulse generation circuit 10-1. This is because the output voltage of the inverter 6-1 is hardly affected by the dead time because low-frequency switching control is performed on the inverter 6-1.
第1のゲートパルス発生回路10−1からのゲートパルスによりインバータ6−1が制御され、第2のゲートパルス発生回路10−2からのゲートパルスによりインバータ6−2,6−3が制御され、インバータユニット6は、交流電圧を発生する。インバータユニット6の出力は出力フィルタ回路7を通過して平滑化され、系統3に電力が供給される。
The inverter 6-1 is controlled by the gate pulse from the first gate pulse generating circuit 10-1, the inverters 6-2 and 6-3 are controlled by the gate pulse from the second gate pulse generating circuit 10-2, The
Td補正値判定部9を設けていない場合、すなわちデッドタイム補正を行わない場合、図3(i)に示すように、出力フィルタ回路7を通過した後の出力電流波形には歪みがある。一方、デッドタイム補正を行った場合、図3(j)に示すように、出力フィルタ回路7を通過した後の出力電流波形の歪みは解消もしくは低減されており、電力変換装置2からは歪みが解消または低減された出力電流波形(正弦波)が得られる。
When the Td correction
なお、本実施の形態にかかる制御回路8では、Td補正値判定部9に目標電流値およびPWM信号を入力する構成について例示したが、この構成に限定されるものではない。例えば、目標電流値に代えて、系統3への出力電流(出力フィルタ回路7の出力電流)に関する情報を用いることも可能である。この場合、当該出力電流の電流値の情報を用いてもよいし、当該出力電流の位相情報を用いてもよい。なお、インバータユニット6から出力される電流を出力フィルタ回路7とは異なるフィルタ回路で平滑化することを考慮すれば、Td補正値判定部9に入力される情報は、インバータユニット6から出力される電流に関係する情報であれば、どのような情報であっても構わない。
In the
また、本実施の形態の制御回路8では、Td補正値判定部9が生成したデッドタイム補正値は、インバータ6−2およびインバータ6−3を制御するためのゲートパルスを補正する補正信号としてのみ用いているが、インバータ6−1を制御するためのゲートパルスを補正する補正信号として用いることも無論可能である。
In the
以上説明したように、本実施の形態にかかる電力変換装置によれば、インバータユニット6が出力する出力電流に関係する電流情報と、インバータユニット6内のスイッチング素子を制御するPWM信号とに基づいて生成されたデッドタイム補正信号を用いてデッドタイムを補正するようにしているので、デッドタイムの設定に起因して発生する出力電流の歪みを改善することができる。
As described above, according to the power conversion device according to the present embodiment, based on the current information related to the output current output from the
以上のように、本発明にかかる電力変換装置は、デッドタイムの設定に起因して発生する出力電流の歪みの改善を可能とする発明として有用である。 As described above, the power conversion device according to the present invention is useful as an invention that can improve the distortion of the output current caused by the setting of the dead time.
2 電力変換装置
3 系統
4 コンバータ
5 母線コンデンサ
6 インバータユニット
6−1〜6−3 インバータ
7 出力フィルタ回路
8 制御回路
9 Td補正値判定部
10−1 第1のゲートパルス発生回路
10−2 第2のゲートパルス発生回路
11 太陽電池モジュール
12 DC/DCコンバータ
13 スイッチ回路
14 加算処理部
20 入力端
22 出力端
24a,24b,26a,26b,28a,28b 交流側端子
30a,30b 端子
2 Power Converter 3 System 4 Converter 5
Claims (3)
外部直流電源による直流電圧を昇圧または降圧し、前記インバータユニットを構成する単相インバータのうちの最大電圧を出力する第1のインバータに対する直流電源として動作する第1の直流電源を生成するコンバータと、
前記第1の直流電源を直流入力とし、前記第1のインバータ以外の1または複数の単相インバータを構成する第2のインバータに対する各直流電源として動作する第2の直流電源を生成するDC/DCコンバータと、
前記インバータユニット内のスイッチング素子にデッドタイムが設定されたゲートパルスを印加して制御する制御回路と、
を備え、
前記制御回路は、前記インバータユニットが出力する出力電流に関係する電流情報と、前記インバータユニット内のスイッチング素子を制御するPWM信号とに基づいて生成されたデッドタイム補正信号を用いて前記デッドタイムを補正することを特徴とする電力変換装置。 An inverter unit that has a plurality of single-phase inverters that convert a DC voltage into an AC voltage and outputs the same, and that outputs a summed voltage generated by each of the plurality of single-phase inverters connected in series with each other;
A converter that generates a first DC power source that operates as a DC power source for a first inverter that boosts or lowers a DC voltage generated by an external DC power source and outputs a maximum voltage among the single-phase inverters constituting the inverter unit;
DC / DC for generating a second DC power source that operates as each DC power source for a second inverter that constitutes one or more single-phase inverters other than the first inverter, with the first DC power source as a DC input A converter,
A control circuit for applying and controlling a gate pulse in which a dead time is set to the switching element in the inverter unit;
With
The control circuit calculates the dead time using a dead time correction signal generated based on current information related to an output current output from the inverter unit and a PWM signal for controlling a switching element in the inverter unit. The power converter characterized by correcting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008171320A JP2010011702A (en) | 2008-06-30 | 2008-06-30 | Power conversion apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008171320A JP2010011702A (en) | 2008-06-30 | 2008-06-30 | Power conversion apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010011702A true JP2010011702A (en) | 2010-01-14 |
Family
ID=41591493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008171320A Pending JP2010011702A (en) | 2008-06-30 | 2008-06-30 | Power conversion apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010011702A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012035808A1 (en) * | 2010-09-13 | 2012-03-22 | オムロン株式会社 | Power conditioner |
EP2367017A3 (en) * | 2010-03-11 | 2012-09-12 | Omron Corporation | Method for detecting capacity leakage of capacitor in power conditioner, power conditioner performing the same, and photovoltaic power system provided with the same |
WO2013080469A1 (en) * | 2011-11-29 | 2013-06-06 | パナソニック 株式会社 | Power conversion device |
US8570781B2 (en) | 2010-09-13 | 2013-10-29 | Omron Corporation | Power conditioner |
KR101364243B1 (en) * | 2012-09-27 | 2014-02-17 | 삼성중공업 주식회사 | Power converter for wind power generator |
JP2015509355A (en) * | 2012-01-17 | 2015-03-26 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | Power conversion circuit, power supply system and method |
JP2015077009A (en) * | 2013-10-09 | 2015-04-20 | 株式会社東芝 | Power converter |
US9621039B2 (en) | 2014-07-14 | 2017-04-11 | Kabushiki Kaisha Toshiba | Power supply circuit |
-
2008
- 2008-06-30 JP JP2008171320A patent/JP2010011702A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2367017A3 (en) * | 2010-03-11 | 2012-09-12 | Omron Corporation | Method for detecting capacity leakage of capacitor in power conditioner, power conditioner performing the same, and photovoltaic power system provided with the same |
WO2012035808A1 (en) * | 2010-09-13 | 2012-03-22 | オムロン株式会社 | Power conditioner |
JP2012060857A (en) * | 2010-09-13 | 2012-03-22 | Omron Corp | Power conditioner |
US8570781B2 (en) | 2010-09-13 | 2013-10-29 | Omron Corporation | Power conditioner |
US8902620B2 (en) | 2010-09-13 | 2014-12-02 | Omron Corporation | Power conditioner |
WO2013080469A1 (en) * | 2011-11-29 | 2013-06-06 | パナソニック 株式会社 | Power conversion device |
JP2015509355A (en) * | 2012-01-17 | 2015-03-26 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | Power conversion circuit, power supply system and method |
KR101364243B1 (en) * | 2012-09-27 | 2014-02-17 | 삼성중공업 주식회사 | Power converter for wind power generator |
JP2015077009A (en) * | 2013-10-09 | 2015-04-20 | 株式会社東芝 | Power converter |
US9621039B2 (en) | 2014-07-14 | 2017-04-11 | Kabushiki Kaisha Toshiba | Power supply circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010011702A (en) | Power conversion apparatus | |
US9407165B2 (en) | Cascade bridge-type DC-AC power conversion method and converter device thereof | |
JP4898898B2 (en) | Three-phase power converter | |
US9419542B2 (en) | Inverter device | |
JP6671017B2 (en) | Power conversion system and power conversion device | |
WO2013069326A1 (en) | Electrical power conversion device | |
JP2013255426A (en) | System interconnection inverter system | |
JP2011036045A5 (en) | ||
JP4172235B2 (en) | Grid-connected inverter device | |
Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
TW201838301A (en) | Power converting apparatus | |
US7821802B2 (en) | Control method for direct power converter | |
JP4825034B2 (en) | Power converter | |
JP6131360B1 (en) | Power converter | |
JP2001037246A (en) | System incorporated inverter | |
JP5410551B2 (en) | Power converter | |
JP4626259B2 (en) | Power converter control method | |
JP5364303B2 (en) | Current control type power converter and method for improving output current waveform of current control type power converter | |
JP3796881B2 (en) | 3-level inverter control method and apparatus | |
JP4876600B2 (en) | Control method of AC direct converter | |
US9438132B2 (en) | Multilevel AC/DC power converting method and converter device thereof | |
JP5511529B2 (en) | Power circuit | |
JP4768535B2 (en) | Power converter | |
JP5428744B2 (en) | Power converter control method | |
JP2009303380A (en) | Power conversion device |