JP2010010402A - Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device - Google Patents
Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device Download PDFInfo
- Publication number
- JP2010010402A JP2010010402A JP2008168089A JP2008168089A JP2010010402A JP 2010010402 A JP2010010402 A JP 2010010402A JP 2008168089 A JP2008168089 A JP 2008168089A JP 2008168089 A JP2008168089 A JP 2008168089A JP 2010010402 A JP2010010402 A JP 2010010402A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- silicide layer
- contact hole
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、コンタクト部に金属シリサイド層を有する半導体装置の製造方法および固体撮像装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device having a metal silicide layer in a contact portion and a method for manufacturing a solid-state imaging device.
従来の半導体装置として、MOSトランジスタを図12の模式的断面図によって説明する。
図12に示すように、MOSトランジスタ301では、例えば、シリコン基板311上にゲート絶縁膜312を介してゲート電極313が形成されている。そのゲート電極313の両側のシリコン基板311には低濃度拡散層321、322を介してソース・ドレイン領域323、324が形成されている。また、ゲート電極313の両側にはサイドウォール314,315が形成されている。各ソース・ドレイン領域323、324上には金属シリサイド層325、326が形成されている。さらに上記シリコン基板311上には、上記構成のMOSトランジスタ301を被覆する層間絶縁膜331が形成されている。この層間絶縁膜331には、上記ソース・ドレイン領域323、324等に通じるコンタクトホール332、333等が形成されている。図示はしていないが、ゲート電極313等に通じるコンタクトホールも形成されている。これらのコンタクトホール332、333には配線341、342が形成されている。
As a conventional semiconductor device, a MOS transistor will be described with reference to a schematic sectional view of FIG.
As shown in FIG. 12, in the
上記MOSトランジスタ301では、ソース・ドレイン領域323、324上に金属シリサイド層325、326が形成されているため、金属シリサイド層を形成しない場合よりコンタクト抵抗が低減される。
しかしながら、コンタクトホール332、333の微細化にともなって、コンタクト抵抗の安定性が不十分なことがあり、コンタクト抵抗にばらつきを生じることがあった。
In the
However, with the miniaturization of the
また、従来の固体撮像装置として、例えばCMOSセンサのロジック部では、コンタクトの低抵抗化のために、コンタクトが形成されるシリコン領域上に金属シリサイド層が形成されていた。例えば、ロジック部のMOSトランジスタでは、上記図12によって説明したのと同様に、MOSトランジスタのソース・ドレイン領域上に金属シリサイド層が形成されていた(例えば、特許文献1参照。)。
しかしながら、コンタクトホールの微細化にともなって、コンタクト抵抗の安定性が不十分なことがあり、コンタクト抵抗にばらつきを生じることがあった。
As a conventional solid-state imaging device, for example, in a logic part of a CMOS sensor, a metal silicide layer is formed on a silicon region where a contact is formed in order to reduce the contact resistance. For example, in the MOS transistor in the logic portion, a metal silicide layer is formed on the source / drain region of the MOS transistor as described with reference to FIG. 12 (see, for example, Patent Document 1).
However, with the miniaturization of the contact hole, the stability of the contact resistance may be insufficient and the contact resistance may vary.
また、上記固体撮像装置の画素部のコンタクト部に金属シリサイド層を形成した場合、画素部の光電変換部に対する汚染(コンタミネーション)が懸念され、その汚染による撮像特性の悪化が懸念されていた。 Further, when a metal silicide layer is formed in the contact portion of the pixel portion of the solid-state imaging device, there is a concern about contamination (contamination) with respect to the photoelectric conversion portion of the pixel portion, and there is a concern about deterioration of imaging characteristics due to the contamination.
また、従来のCMOSセンサでは、その画素部におけるシ領域に対するコンタクトは、コンタクト形成時にコンタクトホール内面に形成されるチタンバリア膜を用いて、低抵抗化を行っていた。
しかし、チタンバリア膜を用いる方法では、コンタクトホールの微細化にともなって、シリコン領域に対する低抵抗化に限界があり、その結果、転送レートも悪化してきていた。
Further, in the conventional CMOS sensor, the contact with the shi region in the pixel portion is reduced in resistance by using a titanium barrier film formed on the inner surface of the contact hole when the contact is formed.
However, in the method using the titanium barrier film, there is a limit to the reduction in resistance with respect to the silicon region as the contact hole is miniaturized. As a result, the transfer rate is also deteriorated.
解決しようとする問題点は、コンタクトホールの微細化にともなって、コンタクト抵抗の安定性が不十分なことがあり、コンタクト抵抗にばらつきを生じる点である。 The problem to be solved is that, as the contact hole is miniaturized, the stability of the contact resistance may be insufficient and the contact resistance varies.
本発明は、コンタクト抵抗の安定性を確保して、コンタクト抵抗にばらつきを抑えることを可能にする。 The present invention makes it possible to ensure the stability of contact resistance and suppress variations in contact resistance.
本発明の半導体装置は、基板のシリコン領域上に第1金属シリサイド層を形成する工程と、前記基板上に前記第1金属シリサイド層を被覆する絶縁膜を形成する工程と、前記絶縁膜に前記第1金属シリサイド層に通じるコンタクトホールを形成する工程と、前記コンタクトホールの内面および前記絶縁膜上にシリサイド化される金属層を形成する工程と、前記金属層と前記コンタクトホールの底部のシリコンとを反応させて前記第1金属シリサイド層上に第2金属シリサイド層を形成する工程とを有する。 The semiconductor device of the present invention includes a step of forming a first metal silicide layer on a silicon region of a substrate, a step of forming an insulating film covering the first metal silicide layer on the substrate, and the step of forming the insulating film on the insulating film. Forming a contact hole leading to the first metal silicide layer; forming a metal layer to be silicided on the inner surface of the contact hole and on the insulating film; and silicon at the bottom of the metal layer and the contact hole; And a step of forming a second metal silicide layer on the first metal silicide layer.
本発明の半導体装置では、コンタクトホールの底部に第1金属シリサイド層と第2金属シリサイド層の2層の金属シリサイド層が形成されることで、トランジスタ特性を変動させることなく、安定した金属シリサイド層が形成される。 In the semiconductor device of the present invention, the two metal silicide layers of the first metal silicide layer and the second metal silicide layer are formed at the bottom of the contact hole, so that the stable metal silicide layer can be obtained without changing the transistor characteristics. Is formed.
本発明の、固体撮像装置は、シリコン基板に光電変換部を有する画素部と、前記画素部から出力された信号電荷を処理するロジック部を形成する工程と、前記ロジック部のシリコン領域上に第1金属シリサイド層を形成する工程と、前記シリコン基板上に前記第1金属シリサイド層を被覆する絶縁膜を形成する工程と、前記絶縁膜に前記第1金属シリサイド層に通じる第1コンタクトホールと、前記画素部のコンタクト領域に通じる第2コンタクトホールを形成する工程と、前記第1コンタクトホールの内面、前記第2コンタクトホールの内面および前記絶縁膜上にシリサイド化される金属層を形成する工程と、前記金属層と、前記第1コンタクトホールの底部のシリコンおよび前記第2コンタクトホールの底部のシリコンとを反応させて前記第1金属シリサイド層上に第2金属シリサイド層を形成するとともに前記第2コンタクトホールの底部に第3金属シリサイド層を形成する工程とを有する。 The solid-state imaging device according to the present invention includes a step of forming a pixel portion having a photoelectric conversion portion on a silicon substrate, a logic portion that processes signal charges output from the pixel portion, and a silicon region on the logic portion. Forming a first metal silicide layer; forming an insulating film covering the first metal silicide layer on the silicon substrate; and a first contact hole communicating with the first metal silicide layer in the insulating film; Forming a second contact hole that communicates with the contact region of the pixel portion; and forming a silicided metal layer on the inner surface of the first contact hole, the inner surface of the second contact hole, and the insulating film; And reacting the metal layer with silicon at the bottom of the first contact hole and silicon at the bottom of the second contact hole. And a step of forming a third metal silicide layer on the bottom of the second contact hole to form a second metal silicide layer on the first metal silicide layer.
本発明の固体撮像装置では、第1コンタクトホールの底部に第1金属シリサイド層と第2金属シリサイド層の2層の金属シリサイド層が形成される。これによって、トランジスタ特性を変動させることなく、安定した金属シリサイド層が形成され、コンタクト抵抗のばらつきが抑制される。また、画素部では、第2コンタクトホールの底部にのみ第3金属シリサイド層が形成されるので、画素部のコンタクト抵抗の低抵抗化が図れる。また、第3金属シリサイド層が形成される工程では、シリコン基板上に形成された絶縁膜によって、シリコン基板に形成された光電変換部は被覆されているので、第3金属シリサイド層を形成する工程によって光電変換部を汚染することがない。 In the solid-state imaging device of the present invention, two metal silicide layers of the first metal silicide layer and the second metal silicide layer are formed at the bottom of the first contact hole. As a result, a stable metal silicide layer is formed without changing transistor characteristics, and variations in contact resistance are suppressed. In the pixel portion, since the third metal silicide layer is formed only at the bottom of the second contact hole, the contact resistance of the pixel portion can be reduced. In the step of forming the third metal silicide layer, since the photoelectric conversion portion formed on the silicon substrate is covered with the insulating film formed on the silicon substrate, the step of forming the third metal silicide layer. Therefore, the photoelectric conversion part is not contaminated.
本発明の半導体装置は、トランジスタ特性を変動させることなく、安定した金属シリサイド層が形成されるので、コンタクト抵抗のばらつきを抑制することができるという利点がある。 The semiconductor device of the present invention has an advantage that variation in contact resistance can be suppressed because a stable metal silicide layer is formed without changing transistor characteristics.
本発明の固体撮像装置は、ロジック部において、トランジスタ特性を変動させることなく、安定した金属シリサイド層が形成されるので、コンタクト抵抗のばらつきを抑制することができるという利点がある。また画素部において、コンタクト抵抗の低抵抗化が図れるので、画素部からの画像情報(光電変換した信号電荷)の転送レートを高速化することができるという利点がある。また、コンタクト抵抗を低減できるので、素子の微細化が図れる。さらに画素部の第2コンタクトホールの底部のみに第3金属シリサイド層を形成するときに、光電変換部への汚染を防止することができるので、光電変換特性を損なうことがなく、高品質に画素部を形成することができる。 The solid-state imaging device of the present invention has an advantage that variations in contact resistance can be suppressed because a stable metal silicide layer is formed in the logic portion without changing transistor characteristics. Further, since the contact resistance can be reduced in the pixel portion, there is an advantage that the transfer rate of image information (photoelectrically converted signal charge) from the pixel portion can be increased. In addition, since the contact resistance can be reduced, the element can be miniaturized. Furthermore, when the third metal silicide layer is formed only at the bottom of the second contact hole of the pixel portion, it is possible to prevent contamination of the photoelectric conversion portion, so that the high-quality pixel without impairing the photoelectric conversion characteristics. The part can be formed.
本発明の半導体装置の製造方法に係る一実施の形態(実施例)を、図1の製造工程断面図および図2、3のフローチャートによって説明する。 An embodiment (example) according to the method for manufacturing a semiconductor device of the present invention will be described with reference to the manufacturing process sectional view of FIG. 1 and the flowcharts of FIGS.
図1(1)に示すように、基板11のシリコン領域12上に第1金属シリサイド層13を形成する。例えば、基板11にシリコン基板を用いる。そのシリコン基板に形成された例えば活性領域が上記シリコン領域12となる。もしくは、図示はしないが、基板11にSOI(Silicon on insulator)基板を用いる。このSOI基板のシリコン層が上記シリコン領域12となる。もしくは、図示はしないが、基板11上にゲート絶縁膜を介して形成されたポリシリコンからなるゲート電極を上記シリコン領域12とすることもできる。
以下、一例として、シリコン基板からなる基板11に活性領域からなるシリコン領域12を有する場合について説明する。
As shown in FIG. 1A, a first
Hereinafter, as an example, the case where the substrate 11 made of a silicon substrate has the
ついで、通常のシリサイド化工程により、上記シリコン領域12表面にシリサイド化するための第1金属層(図示せず)を形成した後、熱処理を行って、上記第1金属層の金属と上記シリコン領域12のシリコンとを反応させて、第1金属シリサイド層13を形成する。
上記第1金属層には、例えばコバルトもしくはニッケルを用いる。また、金属シリサイドを形成することができる上記他の金属を用いることもできる。例えば、ハフニウム、チタン、モリブデン、タングステン等のいわゆる高融点金属や、白金等を用いることができる。
Next, a first metal layer (not shown) for silicidation is formed on the surface of the
For example, cobalt or nickel is used for the first metal layer. Moreover, the said other metal which can form metal silicide can also be used. For example, a so-called refractory metal such as hafnium, titanium, molybdenum, or tungsten, platinum, or the like can be used.
一例として、上記第1金属層を、スパッタリングによってコバルトで形成する。例えばコバルトを8nmの膜厚に形成する。次いで、スパッタリングによって、窒化チタン膜(図示せず)を、例えば20nmの膜厚に形成する。
次いで、急速加熱処理(RTA:Rapid Thermal Annealing)によって、上記第1金属層と下地のシリコンとを反応させて、コバルトシリサイドからなる第1金属シリサイド層13を形成する。この急速加熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、500℃、30秒である。
その後、上記窒化チタン膜(図示せず)、第1金属層(図示せず)を除去する。
さらに、急速加熱処理(RTA:Rapid Thermal Annealing)によって、コバルトシリサイドを安定化させる。この急速加熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、850℃、30秒である。
上記熱処理条件は、シリサイド化される第1金属層の材質、膜厚等によって、適宜、変更される。また、ランプアニールに限定されず、他の熱処理方法を用いることもできる。
なお、窒化チタン膜を形成せずに、第1金属層をシリサイド化することもできる。
As an example, the first metal layer is formed of cobalt by sputtering. For example, cobalt is formed to a thickness of 8 nm. Next, a titanium nitride film (not shown) is formed to a thickness of, for example, 20 nm by sputtering.
Next, the first metal layer is made to react with the underlying silicon by rapid thermal annealing (RTA) to form the first
Thereafter, the titanium nitride film (not shown) and the first metal layer (not shown) are removed.
Furthermore, cobalt silicide is stabilized by rapid thermal processing (RTA: Rapid Thermal Annealing). This rapid heating process is performed by lamp annealing, for example. The heating conditions are, for example, 850 ° C. and 30 seconds.
The heat treatment conditions are appropriately changed depending on the material, film thickness, etc. of the first metal layer to be silicided. Further, the present invention is not limited to lamp annealing, and other heat treatment methods can be used.
Note that the first metal layer can be silicided without forming the titanium nitride film.
上記第1金属シリサイド層13を形成した後、シリサイド反応しなかった上記第1金属層を除去する。
After the first
次に、上記基板11上に、上記第1金属シリサイド層13を被覆する絶縁膜14を形成する。この絶縁膜14は、例えば、窒化シリコン膜と酸化シリコン膜で形成される。
Next, an insulating
例えば、図2のフローチャートに示すように、「第1金属シリサイド層の形成」S11後、「第1絶縁膜の形成」S12を行う。この「第1絶縁膜の形成」S12は、上記基板11上に、上記第1金属シリサイド層13を被覆する第1絶縁膜を形成する。この第1絶縁膜は、例えば窒化シリコン膜で形成され、例えば50nmの膜厚に形成される。成膜方法にはCVD法を用い、成膜温度は例えば400℃に設定される。
For example, as shown in the flowchart of FIG. 2, “Formation of the first insulating film” S12 is performed after “Formation of the first metal silicide layer” S11. In the “formation of the first insulating film”
次いで、「第2絶縁膜の形成」S13を行う。この「第2絶縁膜の形成」S13は、上記第1絶縁膜上に第2絶縁膜を形成する。この第2絶縁膜は、例えば酸化シリコン膜で形成され、例えば650nmの膜厚に形成される。成膜方法にはCVD法を用い、成膜温度は例えば480℃に設定される。 Next, “formation of the second insulating film” S13 is performed. In the “formation of second insulating film” S13, a second insulating film is formed on the first insulating film. This second insulating film is formed of, for example, a silicon oxide film and has a thickness of, for example, 650 nm. A CVD method is used as the film forming method, and the film forming temperature is set to 480 ° C., for example.
次いで、「平坦化」S14で上記第2絶縁膜の表面の平坦化を行う。この平坦化には、例えば化学的機械研磨(CMP)を用いる。 Next, the surface of the second insulating film is planarized in “planarization” S14. For this planarization, for example, chemical mechanical polishing (CMP) is used.
次いで、「第1熱処理」S15で、第1熱処理を行う。この第1熱処理は、例えば急速加熱処理(RTA:Rapid Thermal Annealing)により行い、例えば450℃の窒素雰囲気で熱処理を行う。 Next, in the “first heat treatment” S15, the first heat treatment is performed. The first heat treatment is performed by, for example, rapid thermal annealing (RTA), and is performed in a nitrogen atmosphere at 450 ° C., for example.
次いで、「第3絶縁膜の形成」S16を行う。この「第3絶縁膜の形成」S16では、上記第2絶縁膜上に第3絶縁膜を形成する。この第3絶縁膜は、例えば酸化シリコン膜で形成され、例えば250nmの膜厚に形成される。成膜方法にはCVD法を用い、成膜温度は例えば400℃に設定される。
このようにして、上記絶縁膜14を形成する。
Next, “formation of a third insulating film” S16 is performed. In this “formation of the third insulating film” S16, a third insulating film is formed on the second insulating film. This third insulating film is formed of, for example, a silicon oxide film, and has a thickness of, for example, 250 nm. A CVD method is used as the film forming method, and the film forming temperature is set to 400 ° C., for example.
In this way, the insulating
次に、「コンタクトホールの形成」S17を行う。この「コンタクトホールの形成」S17では、レジスト塗布、リソグラフィ技術によりコンタクトホールを形成するためのレジストマスク(図示せず)を形成する。
次いで、そのレジストマスクを用いて上記絶縁膜14をエッチングし、上記第1金属シリサイド層13に通じるコンタクトホール15を形成する。
なお、上記絶縁膜14は一部を有機絶縁膜で形成することも可能である。絶縁膜14の最上層が有機絶縁膜で形成されている場合には、上記マスクは酸化シリコン、窒化シリコン等の無機材料、もしくは有機絶縁膜に対してエッチング選択性を有する有機膜で形成される。
また、上記エッチングでは、初めに酸化シリコンからなる第3絶縁膜、第2絶縁膜をエッチングし、窒化シリコンからなる第1絶縁膜上でエッチングを一旦停止させる。このエッチングでは、エッチングガスに例えばフッ化炭素系ガスを用いることができる。その後、第3絶縁膜、第2絶縁膜に対して第1絶縁膜を選択的にエッチング除去して、コンタクトホール15を完成させる。このエッチングでは、エッチングガスに例えばフッ化炭素系ガスを用いることができる。このようにエッチングすることで、コンタクトホール15の下地へのエッチングダメージを最小限にすることができる。
上記コンタクトホール15を形成した後、上記レジストマスクを除去する。
その後、「第2金属シリサイド層の形成」S18を行う。この「第2金属シリサイド層の形成」S18を、図1および図3のフローチャートによって以下に説明する。
Next, “contact hole formation” S17 is performed. In “contact hole formation” S17, a resist mask (not shown) for forming a contact hole is formed by resist coating and lithography.
Next, the insulating
Note that a part of the insulating
In the etching, first, the third insulating film and the second insulating film made of silicon oxide are etched, and the etching is temporarily stopped on the first insulating film made of silicon nitride. In this etching, for example, a fluorocarbon gas can be used as an etching gas. Thereafter, the first insulating film is selectively etched away with respect to the third insulating film and the second insulating film to complete the
After the
Thereafter, “formation of second metal silicide layer” S18 is performed. This “formation of the second metal silicide layer” S18 will be described below with reference to the flowcharts of FIGS.
次に、図1(2)および図3に示すように、「前処理」S21を行う。この「前処理」S21は、例えば、次に第2金属層が形成されるコンタクトホール15底面の自然酸化膜、有機物等を除去する。例えば上記リソグラフィ工程後の後洗浄工程で代用することもできる。
Next, as shown in FIGS. 1 (2) and 3, “preprocessing” S21 is performed. In the “pretreatment” S21, for example, a natural oxide film, organic matter, and the like on the bottom surface of the
次に、「第2金属層の形成」S22を行う。この「第2金属層の形成」S22では、上記コンタクトホール15の内面および上記絶縁膜14上にシリサイド化される第2金属層16を形成する。この第2金属層16は、例えば、上記第1金属シリサイド層13を形成するために用いた第1金属層と同様なものを用いる。
例えば、上記第2金属層16には、コバルトもしくはニッケルを用いる。また、金属シリサイドを形成することができる上記記載した金属を用いることもできる。
Next, “formation of second metal layer” S22 is performed. In the “formation of the second metal layer” S22, the
For example, cobalt or nickel is used for the
一例として、上記第2金属層16を、スパッタリングによってコバルトで形成する。例えばコバルトを8nmの膜厚に形成する。次いで、スパッタリングによって、窒化チタン膜(図示せず)を、例えば20nmの膜厚に形成する。
As an example, the
次に、図1(3)および図3に示すように、「第1熱処理」S23を行う。この「第1熱処理」S23では、上記第2金属層16(前記図1(2)参照)と上記コンタクトホール15の底部のシリコンとを反応させて上記第1金属シリサイド層13上に第2金属シリサイド層17を形成する。
例えば、急速加熱処理(RTA:Rapid Thermal Annealing)によって、上記第2金属層16と下地のシリコンとを反応させて、コバルトシリサイドからなる第2金属シリサイド層17を形成する。この急速加熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、500℃、30秒である。
Next, as shown in FIGS. 1 (3) and 3, "first heat treatment" S23 is performed. In the “first heat treatment” S23, the second metal layer 16 (see FIG. 1B) and the bottom silicon of the
For example, the
その後、「未反応第2金属層の除去」S24を行う。この「未反応第2金属層の除去」S24では、上記窒化チタン膜(図示せず)、シリサイド化していない未反応な第2金属層16(前記図1(2)参照)を除去する。 Thereafter, “removal of unreacted second metal layer” S24 is performed. In this “removal of the unreacted second metal layer” S24, the titanium nitride film (not shown) and the unreacted second metal layer 16 (see FIG. 1B) which is not silicided are removed.
さらに、「第2熱処理」S25を行う。この「第2熱処理」S25では、急速加熱処理(RTA:Rapid Thermal Annealing)によって、コバルトシリサイド(CoSi)を安定化させて、CoSi2を形成する。この急速加熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、850℃、30秒である。
上記熱処理条件は、シリサイド化される第2金属層16(前記図1(2)参照)の材質、膜厚等によって、適宜、変更される。また、ランプアニールに限定されず、他の熱処理方法を用いることもできる。
なお、窒化チタン膜を形成せずに、第2金属層16をシリサイド化することもできる。
Further, “second heat treatment” S25 is performed. In this “second heat treatment” S25, cobalt silicide (CoSi) is stabilized by rapid thermal processing (RTA: Rapid Thermal Annealing) to form CoSi 2 . This rapid heating process is performed by lamp annealing, for example. The heating conditions are, for example, 850 ° C. and 30 seconds.
The heat treatment conditions are appropriately changed depending on the material, film thickness, etc. of the second metal layer 16 (see FIG. 1B) to be silicided. Further, the present invention is not limited to lamp annealing, and other heat treatment methods can be used.
Note that the
また、上記第2金属シリサイド層17の形成工程は、上記第1金属シリサイド層13の形成工程にも、適用できる。
The formation process of the second
次に、図1(4)に示すように、上記コンタクトホール15の内面および上記絶縁膜14上に、バリア膜18を形成する。さらにコンタクトホール15の内部を埋め込むように導電膜19を形成する。上記バリア膜18は、例えば、チタン膜と、窒化チタン膜もしくは窒化タンタル膜との積層膜で形成される。上記導電膜19は、例えばタングステンで形成される。
Next, as shown in FIG. 1 (4), a
その後、図示はしないが、上記絶縁膜14上の余剰な導電膜19、バリア膜18等を除去して、コンタクトホール15の内部にバリア膜18を介して導電膜19からなるプラグを形成する。
そして、熱処理を行うことによって、第2金属シリサイド層17(第1金属シリサイド層13も含む)とバリア膜18であるチタンとの間で自然酸化還元反応が起こり、低抵抗なコンタクトを得ることができる。
Thereafter, although not shown in the drawing, the excess
Then, by performing a heat treatment, a natural oxidation-reduction reaction occurs between the second metal silicide layer 17 (including the first metal silicide layer 13) and titanium which is the
上記実施例におけるシリサイド化のメカニズムについて、図4の模式的断面図によって説明する。 The mechanism of silicidation in the above embodiment will be described with reference to the schematic sectional view of FIG.
図4(1)に示すように、コンタクトホール15の底部および絶縁膜14の表面に第2金属層16(図面ではコンタクトホール15の底部のみ記載した。)を形成する。
その後、図4(2)に示すように、熱処理を行う。この熱処理は、例えば、500℃、30秒である。この熱処理では、第1金属シリサイド層13中のシリコンを上記第2金属層16中に供給する。それとともに、シリコン領域12中のシリコンが第1金属シリサイド層13中に供給される。
上記第1金属シリサイド層13のシリコンの第2金属層16への供給と、上記シリコン領域12のシリコンの第1金属シリサイド層13への供給は、段階的に進行する。
しかしながら、上記反応は、極わずかであるため、第2金属層16の第1金属シリサイド層13側の層が金属シリサイド化されるだけであり、図4(3)に示すように、上記第2金属層16がシリサイド化された第2金属シリサイド層17の部分を含めても第1金属シリサイド層13の膜厚にほとんど影響しない。
As shown in FIG. 4A, a second metal layer 16 (only the bottom of the
Thereafter, heat treatment is performed as shown in FIG. This heat treatment is, for example, 500 ° C. for 30 seconds. In this heat treatment, silicon in the first
The supply of silicon from the first
However, since the above reaction is very slight, the layer on the first
次に、上記半導体装置の製造方法によるシリサイド化技術を、絶縁ゲート型電界効果トランジスタのソース・ドレイン領域に適用した。そして、オン電流としきい値電圧との関係を調べた。その結果を図5に示す。図5では、白抜きの丸印は、本発明の製造方法によってコバルトシリサイド層で第1金属シリサイド層13と第2金属シリサイド層17を形成したトランジスタ(以下本発明のトランジスタという)である。黒塗りの丸印は、本発明の製造方法によってコバルトシリサイド層で第1金属シリサイド層13と第2金属シリサイド層17を形成したが、第2金属シリサイド層17を形成した後の第2熱処理を行わなかったトランジスタ(以下第1比較例のトランジスタという)である。白抜きの三角印は、従来の製造方法によってコバルトシリサイド層で第1金属シリサイド層13のみを形成したトランジスタ(以下第2比較例のトランジスタという)である。
Next, the silicidation technique based on the semiconductor device manufacturing method was applied to the source / drain regions of the insulated gate field effect transistor. Then, the relationship between the on-current and the threshold voltage was examined. The result is shown in FIG. In FIG. 5, open circles are transistors in which the first
図5に示すように、本発明のトランジスタも、第1、第2比較例のトランジスタも、オン電流−しきい値電圧特性に差は認められなかった。すなわち、本発明の半導体装置の製造方法を絶縁ゲート型電界効果トランジスタのソース・ドレイン領域に適用しても、ソース・ドレイン領域に対する第2金属シリサイド層17の付き抜けは生じておらず、リーク電流等の問題が生じないことが判った。
As shown in FIG. 5, there was no difference in on-current-threshold voltage characteristics between the transistor of the present invention and the transistors of the first and second comparative examples. That is, even when the method for manufacturing a semiconductor device of the present invention is applied to the source / drain region of an insulated gate field effect transistor, the second
次に、上記本発明のトランジスタ、第1、第2比較例のトランジスタについて、コンタクト抵抗のばらつきσとコンタクト抵抗値との関係を調べた。その結果を図6によって説明する。図6では、白抜きの四角印は、本発明の製造方法によってコバルトシリサイド層で第1金属シリサイド層13と第2金属シリサイド層17を形成したトランジスタ(以下本発明のトランジスタという)である。白抜きの丸印は、本発明の製造方法によってコバルトシリサイド層で第1金属シリサイド層13と第2金属シリサイド層17を形成したが、第2金属シリサイド層17を形成した後の第2熱処理を行わなかったトランジスタ(以下第1比較例のトランジスタという)である。三角印は、従来の製造方法によってコバルトシリサイド層で第1金属シリサイド層13のみを形成したトランジスタ(以下第2比較例のトランジスタという)である。
Next, for the transistor of the present invention and the transistors of the first and second comparative examples, the relationship between the contact resistance variation σ and the contact resistance value was examined. The result will be described with reference to FIG. In FIG. 6, white square marks are transistors (hereinafter referred to as transistors of the present invention) in which the first
図6に示すように、コンタクト抵抗のばらつき状態が同一の場合、本発明のトランジスタが最もコンタクト抵抗の低減効果が最も大きいことが判った。
また、第1比較例に示したように第2熱処理を行わなくても2回のシリサイド化工程を行うことによって、第2比較例のようにシリサイド化工程が1回の場合より、コンタクト抵抗のばらつき状態が同一の場合、コンタクト抵抗の低減効果が大きくなっていた。
As shown in FIG. 6, when the contact resistance variation state is the same, it was found that the transistor of the present invention has the greatest contact resistance reduction effect.
Further, by performing the silicidation process twice without performing the second heat treatment as shown in the first comparative example, the contact resistance is improved compared to the case of the single silicidation process as in the second comparative example. When the variation state is the same, the effect of reducing the contact resistance is large.
よって、本発明の半導体装置の製造方法のごとく、第1金属シリサイド層13と第2金属シリサイド層17を形成することで、1回のシリサイド化工程のみの場合より、コンタクト抵抗を大幅に低減できる。したがって、トランジスタの動作速度の向上が図れる。また、コンタクト抵抗を低減できるので、コンタクト抵抗を維持した状態でコンタクト面積の縮小化が図れる。これによって、トランジスタの縮小化が図れる。
Therefore, by forming the first
上記半導体装置の製造方法では、上記第1金属シリサイド層13および上記第2金属シリサイド層17をコバルトシリサイドで形成したが、ニッケルシリサイドで形成することもできる。
In the method for manufacturing the semiconductor device, the first
上記第1金属シリサイド層13および上記第2金属シリサイド層17をニッケルシリサイドで形成する場合には、以下のようにする。
When the first
上記第1金属層、第2金属層をコバルト層で形成する代わりにニッケル層で形成する。 The first metal layer and the second metal layer are formed of a nickel layer instead of a cobalt layer.
例えば、前記図1(2)および図7のフローチャートに示すように、「前処理」S31を行う。この「前処理」S31は、例えば、次に形成する第2金属層が形成されるシリコン領域12表面の自然酸化膜、有機物等を除去する。例えば上記リソグラフィ工程後の後洗浄工程で代用することもできる。
For example, as shown in the flowcharts of FIGS. 1B and 7, “preprocessing” S31 is performed. This “pretreatment” S31, for example, removes a natural oxide film, organic matter, etc. on the surface of the
次に、「第2金属層の形成」S32を行う。この「第2金属層の形成」S32では、上記コンタクトホール15の内面および上記絶縁膜14上にシリサイド化される第2金属層16を形成する。この第2金属層16は、例えば、上記第1金属シリサイド層13を形成するために用いた第1金属層と同様なものを用いる。
例えば、上記第2金属層16には、ニッケルを用いる。例えば、スパッタリングによってニッケルを例えば10nmの膜厚に形成する。次いで、スパッタリングによって、窒化チタン膜(図示せず)を、例えば20nmの膜厚に形成する。
Next, “formation of second metal layer” S32 is performed. In this “formation of the second metal layer” S 32, the
For example, nickel is used for the
次に、前記図1(3)および図7に示すように、「第1熱処理」S33を行う。この「第1熱処理」S33では、上記第2金属層16(前記図1(2)参照)と上記コンタクトホール15の底部のシリコンとを反応させて上記第1金属シリサイド層13上に第2金属シリサイド層17を形成する。
例えば、急速加熱処理(RTA:Rapid Thermal Annealing)によって、上記第2金属層16と下地のシリコンとを反応させて、ニッケルシリサイドからなる第2金属シリサイド層17を形成する。この急速加熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、350℃、30秒である。
Next, as shown in FIGS. 1 (3) and 7, "first heat treatment" S33 is performed. In the “first heat treatment” S33, the second metal layer 16 (see FIG. 1B) and the bottom silicon of the
For example, the
その後、「未反応第2金属層の除去」S34を行う。この「未反応第2金属層の除去」S34では、上記窒化チタン膜(図示せず)、シリサイド化していない未反応な第2金属層16(前記図1(2)参照)を除去する。 Thereafter, “removal of unreacted second metal layer” S34 is performed. In this “removal of the unreacted second metal layer” S34, the titanium nitride film (not shown) and the unreacted second metal layer 16 (see FIG. 1B) that has not been silicided are removed.
さらに、「第2熱処理」S35を行う。この「第2熱処理」S35では、急速加熱処理(RTA:Rapid Thermal Annealing)によって、ニッケルシリサイド(NiSi)を安定化させて、NiSi2を形成する。この急速加熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、500℃、30秒である。
上記熱処理条件は、シリサイド化される第2金属層16の膜厚等によって、適宜、変更される。また、ランプアニールに限定されず、他の熱処理方法を用いることもできる。
なお、窒化チタン膜を形成せずに、第2金属層16をシリサイド化することもできる。
Further, “second heat treatment” S35 is performed. In this “second heat treatment” S35, NiSi 2 is formed by stabilizing nickel silicide (NiSi) by rapid thermal annealing (RTA). This rapid heating process is performed by lamp annealing, for example. The heating conditions are, for example, 500 ° C. and 30 seconds.
The heat treatment conditions are appropriately changed depending on the film thickness of the
Note that the
また、上記ニッケルシリサイド層の形成工程は、上記第1金属シリサイド層13の形成工程にも、適用できる。
The nickel silicide layer forming step can also be applied to the first
次に、本発明の固体撮像装置の製造方法に係る一実施の形態(実施例)を、図8の模式的断面図および図9〜図10の製造工程断面図によって説明する。 Next, an embodiment (example) according to the method for manufacturing a solid-state imaging device of the present invention will be described with reference to the schematic cross-sectional view of FIG. 8 and the cross-sectional views of the manufacturing steps of FIGS.
まず、図8に示すように、シリコン基板111に、光電変換部121、転送部122、画素内トランジスタ123等を有する画素部112と、この画素部112から出力された信号電荷を処理する複数のトランジスタ131、132等で構成されるロジック部113を形成する。
First, as shown in FIG. 8, a pixel portion 112 having a
そのとき、上記ロジック部113の各トランジスタ131、132等のソース・ドレイン領域133〜136のそれぞれに、第1金属シリサイド層141〜144を形成する。
At that time, first
次いで、上記画素部112、ロジック部113を被覆する絶縁膜151を形成する。
さらに、上記絶縁膜151に、ロジック部113のトランジスタ131のソース・ドレイン領域134、トランジスタ132のゲート電極138等に通じる第1コンタクトホール152、153を形成する。また、画素部112のコンタクト領域である、転送部122のゲート電極124、画素内トランジスタ123のソース・ドレイン領域126等に通じる第2コンタクトホール154、155を形成する。上記第1コンタクトホール152、153、第2コンタクトホール154、155は、例えば同時に形成される。
Next, an insulating
Further, first contact holes 152 and 153 communicating with the source /
その後、上記ロジック部113に形成された第1コンタクトホール152、153等の各底部に第2金属シリサイド層161、162を形成する。それと同時に、上記画素部112に形成される第2コンタクトホール154、155等の各底部に第3金属シリサイド層165、166を形成する。
Thereafter, second
なお、上記絶縁膜151には、コンタクトホールが図示されていないソース・ドレイン領域、ゲート電極等にも、そのソース・ドレイン領域、ゲート電極等に通じるコンタクトホールが形成される。また、それらのコンタクトホールの底部に、上記同様に第2金属シリサイド層が形成される。
In the insulating
以下、上記第2金属シリサイド層161、162、第3金属シリサイド層165、166の詳しい形成方法を、図9〜図10によって説明する。図面では、各図面の左側に、代表して画素内トランジスタのソース・ドレイン領域126を示し、各図面の右側に、代表してロジック部のトランジスタのソース・ドレイン領域134を示した。
Hereinafter, a detailed method for forming the second
まず、図9(1)に示すように、通常のシリサイド化工程により、ロジック部のシリコン領域であるトランジスタのソース・ドレイン領域134上に、シリサイド化するための第1金属層(図示せず)を形成した後、熱処理を行って、上記第1金属層の金属と上記ソース・ドレイン領域134のシリコンとを反応させて、第1金属シリサイド層142を形成する。
上記第1金属層には、例えばコバルトもしくはニッケルを用いる。また、金属シリサイドを形成することができる上記他の金属を用いることもできる。例えば、ハフニウム、チタン、モリブデン、タングステン等のいわゆる高融点金属や、白金等を用いることができる。
First, as shown in FIG. 9A, a first metal layer (not shown) for silicidation is formed on the source /
For example, cobalt or nickel is used for the first metal layer. Moreover, the said other metal which can form metal silicide can also be used. For example, a so-called refractory metal such as hafnium, titanium, molybdenum, or tungsten, platinum, or the like can be used.
一例として、上記第1金属層を、スパッタリングによってコバルトで形成する。例えばコバルトを8nmの膜厚に形成する。次いで、スパッタリングによって、窒化チタン膜(図示せず)を、例えば20nmの膜厚に形成する。
次いで、急速加熱処理(RTA:Rapid Thermal Annealing)によって、上記第1金属層と下地のシリコンとを反応させて、コバルトシリサイドからなる第1金属シリサイド層142を形成する。この急速加熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、500℃、30秒である。
その後、上記窒化チタン膜(図示せず)、第1金属層(図示せず)を除去する。
さらに、急速加熱処理(RTA:Rapid Thermal Annealing)によって、コバルトシリサイドをCoSi2に改質して安定化させる。この急速加熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、850℃、30秒である。
上記熱処理条件は、シリサイド化される第1金属層の材質、膜厚等によって、適宜、変更される。また、ランプアニールに限定されず、他の熱処理方法を用いることもできる。
なお、窒化チタン膜を形成せずに、第1金属層をシリサイド化することもできる。
As an example, the first metal layer is formed of cobalt by sputtering. For example, cobalt is formed to a thickness of 8 nm. Next, a titanium nitride film (not shown) is formed to a thickness of, for example, 20 nm by sputtering.
Next, the first metal layer and the underlying silicon are reacted by rapid thermal processing (RTA: Rapid Thermal Annealing) to form a first
Thereafter, the titanium nitride film (not shown) and the first metal layer (not shown) are removed.
Further, cobalt silicide is modified to CoSi 2 and stabilized by rapid thermal annealing (RTA). This rapid heating process is performed by lamp annealing, for example. The heating conditions are, for example, 850 ° C. and 30 seconds.
The heat treatment conditions are appropriately changed depending on the material, film thickness, etc. of the first metal layer to be silicided. Further, the present invention is not limited to lamp annealing, and other heat treatment methods can be used.
Note that the first metal layer can be silicided without forming the titanium nitride film.
上記第1金属シリサイド層142を形成した後、シリサイド反応しなかった上記第1金属層を除去する。
After the first
次に、上記シリコン基板111上に、上記第1金属シリサイド層142を被覆する絶縁膜151を形成する。この絶縁膜151は、例えば、窒化シリコン膜と酸化シリコン膜で形成される。
例えば、上記シリコン基板111上に、上記第1金属シリサイド層142を被覆する第1絶縁膜を形成する。この第1絶縁膜は、例えば窒化シリコン膜で形成され、例えば50nmの膜厚に形成される。成膜方法にはCVD法を用い、成膜温度は例えば400℃に設定される。
次いで、上記第1絶縁膜上に第2絶縁膜を形成する。この第2絶縁膜は、例えば酸化シリコン膜で形成され、例えば650nmの膜厚に形成される。成膜方法にはCVD法を用い、成膜温度は例えば480℃に設定される。
次いで、上記第2絶縁膜の表面の平坦化を行う。この平坦化には、例えば化学的機械研磨(CMP)を用いる。
次いで、熱処理を行う。この熱処理は、例えば急速加熱処理(RTA)により行い、例えば450℃の窒素雰囲気で熱処理を行う。
次いで、上記第2絶縁膜上に第3絶縁膜を形成する。この第3絶縁膜は、例えば酸化シリコン膜で形成され、例えば250nmの膜厚に形成される。成膜方法にはCVD法を用い、成膜温度は例えば400℃に設定される。
このようにして、上記絶縁膜151を形成する。
Next, an insulating
For example, a first insulating film that covers the first
Next, a second insulating film is formed on the first insulating film. This second insulating film is formed of, for example, a silicon oxide film and has a thickness of, for example, 650 nm. A CVD method is used as the film forming method, and the film forming temperature is set to 480 ° C., for example.
Next, the surface of the second insulating film is planarized. For this planarization, for example, chemical mechanical polishing (CMP) is used.
Next, heat treatment is performed. This heat treatment is performed by, for example, rapid heat treatment (RTA), for example, in a nitrogen atmosphere at 450 ° C.
Next, a third insulating film is formed on the second insulating film. This third insulating film is formed of, for example, a silicon oxide film, and has a thickness of, for example, 250 nm. A CVD method is used as the film forming method, and the film forming temperature is set to 400 ° C., for example.
In this way, the insulating
次に、レジスト塗布、リソグラフィ技術によりコンタクトホールを形成するためのレジストマスク(図示せず)を形成する。次いで、そのレジストマスクを用いて、上記絶縁膜151をエッチングし、上記ソース・ドレイン領域126に通じる第2コンタクトホール155を形成する。同時に、上記第1金属シリサイド層142に通じる第1コンタクトホール152を形成する。
なお、上記絶縁膜151は一部を有機絶縁膜で形成することも可能である。絶縁膜151の最上層が有機絶縁膜で形成されている場合には、上記マスクは酸化シリコン、窒化シリコン等の無機材料、もしくは有機絶縁膜に対してエッチング選択性を有する有機膜で形成される。
また、上記エッチングでは、初めに酸化シリコンからなる第3絶縁膜、第2絶縁膜をエッチングし、窒化シリコンからなる第1絶縁膜上でエッチングを一旦停止させる。このエッチングでは、エッチングガスに例えばフッ化炭素系ガスを用いることができる。その後、第3絶縁膜、第2絶縁膜に対して第1絶縁膜を選択的にエッチング除去して、第1コンタクトホール152、第2コンタクトホール155を完成させる。このエッチングでは、エッチングガスに例えばフッ化炭素系ガスを用いることができる。このようにエッチングすることで、第1コンタクトホール152、第2コンタクトホール155の下地へのエッチングダメージを最小限にすることができる。
上記第1コンタクトホール152、第2コンタクトホール155を形成した後、上記レジストマスクを除去する。
Next, a resist mask (not shown) for forming contact holes is formed by resist coating and lithography techniques. Next, using the resist mask, the insulating
Note that part of the insulating
In the etching, first, the third insulating film and the second insulating film made of silicon oxide are etched, and the etching is temporarily stopped on the first insulating film made of silicon nitride. In this etching, for example, a fluorocarbon gas can be used as an etching gas. Thereafter, the first insulating film is selectively removed by etching with respect to the third insulating film and the second insulating film, whereby the
After forming the
次に、図9(2)に示すように、上記第1コンタクトホール152、第2コンタクトホール155の内面および上記絶縁膜151上にシリサイド化される第2金属層16を形成する。この第2金属層16は、例えば、上記第1金属シリサイド層142を形成するために用いた第1金属層と同様なものを用いる。
一例として、上記第2金属層16を、スパッタリングによってコバルトで形成する。例えばコバルトを8nmの膜厚に形成する。次いで、スパッタリングによって、窒化チタン膜(図示せず)を、例えば20nmの膜厚に形成する。
Next, as shown in FIG. 9B, the
As an example, the
次に、図10(3)に示すように、次いで、第1熱処理(例えばRTA:Rapid Thermal Annealing)によって、上記第2金属層16(前記図9(2)参照)と上記第1コンタクトホール152、第2コンタクトホール155の底部のシリコンとを反応させて上記第1金属シリサイド層142上に第2金属シリサイド層161を形成する。同時に、上記ソース・ドレイン領域126上に第3金属シリサイド層166を形成する。
この第1熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、500℃、30秒である。
その後、上記窒化チタン膜(図示せず)、上記第2金属層16を除去する。この除去加工には、例えばウエットエッチングを用いる。
さらに、第2熱処理(例えばRTA:Rapid Thermal Annealing)によって、コバルトシリサイドを安定化させる。この第2熱処理は、例えばランプアニールにより行う。その加熱条件は、一例として、850℃、30秒である。
上記熱処理条件は、シリサイド化される上記第2金属層16の材質、膜厚等によって、適宜、変更される。また、ランプアニールに限定されず、他の熱処理方法を用いることもできる。
なお、窒化チタン膜を形成せずに、上記第2金属層16をシリサイド化することもできる。
Next, as shown in FIG. 10 (3), the second metal layer 16 (see FIG. 9 (2)) and the
This first heat treatment is performed by lamp annealing, for example. The heating conditions are, for example, 500 ° C. and 30 seconds.
Thereafter, the titanium nitride film (not shown) and the
Further, the cobalt silicide is stabilized by a second heat treatment (for example, RTA: Rapid Thermal Annealing). This second heat treatment is performed by lamp annealing, for example. The heating conditions are, for example, 850 ° C. and 30 seconds.
The heat treatment conditions are appropriately changed depending on the material, film thickness, etc. of the
The
次に、図10(4)に示すように、上記第1コンタクトホール152、第2コンタクトホール155の内面および上記絶縁膜151上に、バリア膜18を形成する。さらに上記第1コンタクトホール152、第2コンタクトホール155の内部を埋め込むように導電膜19を形成する。上記バリア膜18は、例えば、チタン膜と、窒化チタン膜もしくは窒化タンタル膜との積層膜で形成される。上記導電膜19は、例えばタングステンで形成される。
Next, as shown in FIG. 10 (4), a
その後、図示はしないが、上記絶縁膜151上の余剰な導電膜19、バリア膜18等を除去して、上記第1コンタクトホール152、第2コンタクトホール155の内部にバリア膜18を介して導電膜19からなるプラグを形成する。
そして、熱処理を行うことによって、第2金属シリサイド層161、第3金属シリサイド層166とバリア膜18であるチタンとの間で自然酸化還元反応が起こり、低抵抗なコンタクトを得ることができる。
Thereafter, although not shown in the drawing, the excess
Then, by performing heat treatment, a natural oxidation-reduction reaction occurs between the second
上記固体撮像装置の製造方法では、画素部112の第1コンタクトホール152の底部のみのシリサイド化が可能となる。このとき、第1コンタクトホール152以外の画素部112は、絶縁膜151に被覆されているので、例えば、光電変換部121が汚染されることがない。また、ロジック部113では、第2金属シリサイド層161が第1金属シリサイド層142上に形成されても、前記半導体装置の製造方法で説明したように、接合リーク(ジャンクションリーク)やオン電流(Ion)などのトランジスタ特性に影響を与えることはない。また、画素部では形成されたシリサイドとバリアメタルであるチタン(Ti)との間で自然酸化還元反応が起こり、低抵抗なコンタクトを得ることができる。
In the method for manufacturing the solid-state imaging device, only the bottom of the
上記説明では、ロジック部113に形成されているトランジスタは、MOSトランジスタである。このMOSトランジスタの代わりに、例えばバイポーラトランジスタ、縦型MOSトランジスタであっても、それらのトランジスタのシリコン領域もしくはシリコンを含む領域にコンタクトを形成する場合に、本発明の半導体装置の製造方法を適用することができる。 In the above description, the transistor formed in the logic unit 113 is a MOS transistor. For example, even if a bipolar transistor or a vertical MOS transistor is used instead of this MOS transistor, the method for manufacturing a semiconductor device of the present invention is applied when a contact is formed in a silicon region or a region containing silicon of these transistors. be able to.
ここで、CMOS型固体撮像装置の一例にして、画素部とロジック部の一例を、図11の回路構成図によって説明する。 Here, as an example of a CMOS solid-state imaging device, an example of a pixel portion and a logic portion will be described with reference to a circuit configuration diagram of FIG.
図11に示すように、固体撮像装置(CMOS型イメージセンサ)201は、光電変換素子を含む画素211が行列状に2次元配置されてなる画素部210と、その周辺回路として、制御信号線を独立に制御する駆動回路221、画素用垂直走査回路223、タイミング発生回路225、水平走査回路227等のロジック部220を有する構成となっている。
As shown in FIG. 11, a solid-state imaging device (CMOS type image sensor) 201 includes a
画素211の行列状配列に対して、列毎に出力信号線241が配線され、画素211の各行毎に制御信号線が配線されている。これらの制御信号線は、例えば、転送制御線242、リセット制御線243および選択制御線244が配線されている。さらに、画素211の各々に、リセット電圧を供給するリセット線245が配線されている。
An
画素211の回路構成の一例が示されている。本回路例に係る単位画素は、受光部231に光電変換素子として例えばフォトダイオードを備え、例えば転送トランジスタ232、リセットトランジスタ233、増幅トランジスタ234および選択トランジスタ235の4つのトランジスタを有する画素回路となっている。ここでは、転送トランジスタ232、リセットトランジスタ233、増幅トランジスタ234および選択トランジスタ235として、例えばNチャネルのMOSトランジスタを用いている。これらのトランジスタを前記説明では画素内トランジスタ123〔例えば、前記図8参照〕と称している。
An example of the circuit configuration of the
転送トランジスタ232は、受光部231のフォトダイオードのカソード電極と電荷電圧変換部であるフローティングディフュージョン部236との間に接続され、受光部231で光電変換され、ここに蓄積された信号電荷(ここでは、電子)を、ゲート電極(制御電極)に転送パルスが与えられることによってフローティングディフュージョン部236に転送する。
The
リセットトランジスタ233は、リセット線245にドレイン電極が、フローティングディフュージョン部236にソース電極がそれぞれ接続され、受光部231からフローティングディフュージョン部236への信号電荷の転送に先立って、ゲート電極にリセットパルスRSTが与えられることによってフローティングディフュージョン部236の電位をリセット電圧Vrstにリセットする。
The
増幅トランジスタ234は、フローティングディフュージョン部236にゲート電極が、画素電源Vddにドレイン電極がそれぞれ接続され、リセットトランジスタ233によってリセットされた後のフローティングディフュージョン部236の電位をリセットレベルとして出力し、さらに転送トランジスタ232によって信号電荷が転送された後のフローティングディフュージョン部236の電位を信号レベルとして出力する。
The
選択トランジスタ235は、例えば、ドレイン電極が増幅トランジスタ234のソース電極に接続され、ソース電極が出力信号線241に接続されている。そしてゲート電極に選択パルスSELが与えられることによってオン状態となり、画素211を選択状態として増幅トランジスタ234から出力される信号を出力信号線241に出力する。なお、選択トランジスタ235については、画素電源Vddと増幅トランジスタ234のドレイン電極との間に接続した構成を採ることも可能である。
For example, the
駆動回路221は、画素部210の読み出し行の各画素211の信号を読み出す読み出し動作を行う構成となっている。
The
画素用垂直走査回路223は、シフトレジスタもしくはアドレスデコーダ等によって構成され、リセットパルス、転送パルスおよび選択パルス等を適宜発生することで、画素部210の各画素211を電子シャッタ行と読み出し行それぞれについて行単位で垂直方向(上下方向)に走査しつつ、電子シャッタ行に対してはその行の画素211の信号掃き捨てを行うための電子シャッタ動作を行う。そして、駆動回路221による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行(電子シャッタ行)に対して電子シャッタ動作を行う。
The pixel
水平走査回路227は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素部210の画素列ごとに順に水平走査する。
タイミング発生回路225は、駆動回路221、画素用垂直走査回路223等の動作の基準となるタイミング信号や制御信号が生成される。
The
The
上記固体撮像装置(CMOS型イメージセンサ)201の構成は一例であって、上記構成に限定されるものではない。画素部210とロジック部220とを有する構成で、画素部210とロジック部220とにトランジスタを有する固体撮像装置であればいかなる構成の固体撮像装置にも本発明を適用することができる。
The configuration of the solid-state imaging device (CMOS type image sensor) 201 is an example, and is not limited to the above configuration. The present invention can be applied to a solid-state imaging device having any configuration as long as the solid-state imaging device includes a
11…基板、12…シリコン領域、13…第1金属シリサイド層、14…絶縁膜、15…コンタクトホール、16…第2金属層、17…第2金属シリサイド層 DESCRIPTION OF SYMBOLS 11 ... Substrate, 12 ... Silicon region, 13 ... First metal silicide layer, 14 ... Insulating film, 15 ... Contact hole, 16 ... Second metal layer, 17 ... Second metal silicide layer
Claims (6)
前記基板上に前記第1金属シリサイド層を被覆する絶縁膜を形成する工程と、
前記絶縁膜に前記第1金属シリサイド層に通じるコンタクトホールを形成する工程と、
前記コンタクトホールの内面および前記絶縁膜上にシリサイド化される金属層を形成する工程と、
前記金属層と前記コンタクトホールの底部のシリコンとを反応させて前記第1金属シリサイド層上に第2金属シリサイド層を形成する工程とを有する
半導体装置の製造方法。 Forming a first metal silicide layer on a silicon region of the substrate;
Forming an insulating film covering the first metal silicide layer on the substrate;
Forming a contact hole leading to the first metal silicide layer in the insulating film;
Forming a metal layer to be silicided on the inner surface of the contact hole and the insulating film;
A method of forming a second metal silicide layer on the first metal silicide layer by reacting the metal layer with silicon at the bottom of the contact hole.
請求項1記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the first metal silicide layer and the second metal silicide layer are made of cobalt silicide or nickel silicide.
前記コンタクトホールの内部にチタン膜を介して導電膜を形成する工程と、
熱処理によって、前記第1金属シリサイド層および前記第2金属シリサイド層と前記チタン膜とを酸化還元反応させる工程とを有する
請求項1記載の半導体装置の製造方法。 Removing the unreacted portion of the metal layer after forming the second metal silicide layer;
Forming a conductive film through the titanium film inside the contact hole;
The method for manufacturing a semiconductor device according to claim 1, further comprising an oxidation-reduction reaction between the first metal silicide layer and the second metal silicide layer and the titanium film by heat treatment.
前記ロジック部のシリコン領域上に第1金属シリサイド層を形成する工程と、
前記シリコン基板上に前記第1金属シリサイド層を被覆する絶縁膜を形成する工程と、
前記絶縁膜に前記第1金属シリサイド層に通じる第1コンタクトホールと、前記画素部のコンタクト領域に通じる第2コンタクトホールを形成する工程と、
前記第1コンタクトホールの内面、前記第2コンタクトホールの内面および前記絶縁膜上にシリサイド化される金属層を形成する工程と、
前記金属層と、前記第1コンタクトホールの底部のシリコンおよび前記第2コンタクトホールの底部のシリコンとを反応させて前記第1金属シリサイド層上に第2金属シリサイド層を形成するとともに前記第2コンタクトホールの底部に第3金属シリサイド層を形成する工程とを有する
固体撮像装置の製造方法。 Forming a pixel portion having a photoelectric conversion portion on a silicon substrate, and a logic portion for processing a signal charge output from the pixel portion;
Forming a first metal silicide layer on the silicon region of the logic portion;
Forming an insulating film covering the first metal silicide layer on the silicon substrate;
Forming a first contact hole communicating with the first metal silicide layer and a second contact hole communicating with a contact region of the pixel portion in the insulating film;
Forming a metal layer to be silicided on the inner surface of the first contact hole, the inner surface of the second contact hole, and the insulating film;
The metal layer is reacted with silicon at the bottom of the first contact hole and silicon at the bottom of the second contact hole to form a second metal silicide layer on the first metal silicide layer and the second contact And a step of forming a third metal silicide layer at the bottom of the hole.
請求項4記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to claim 4, wherein the first metal silicide layer, the second metal silicide layer, and the third metal silicide layer are made of cobalt silicide or nickel silicide.
前記第1コンタクトホールおよび前記第2コンタクトホールのそれぞれの内部に前記チタン膜を介して導電膜を形成する工程と、
熱処理によって、前記第1コンタクトホールの底部で前記第1金属シリサイド層および前記第2金属シリサイド層と前記チタン膜とを酸化還元反応させ、前記第2コンタクトホールの底部で前記第3金属シリサイド層と前記チタン膜とを酸化還元反応させる工程とを有する
請求項4記載の固体撮像装置の製造方法。 Removing the unreacted portion of the metal layer after forming the second metal silicide layer and the third metal silicide layer;
Forming a conductive film through the titanium film inside each of the first contact hole and the second contact hole;
By heat treatment, the first metal silicide layer, the second metal silicide layer, and the titanium film are oxidized and reduced at the bottom of the first contact hole, and the third metal silicide layer is formed at the bottom of the second contact hole. The method for manufacturing a solid-state imaging device according to claim 4, further comprising an oxidation-reduction reaction between the titanium film and the titanium film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168089A JP2010010402A (en) | 2008-06-27 | 2008-06-27 | Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168089A JP2010010402A (en) | 2008-06-27 | 2008-06-27 | Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010402A true JP2010010402A (en) | 2010-01-14 |
Family
ID=41590537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168089A Pending JP2010010402A (en) | 2008-06-27 | 2008-06-27 | Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010402A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077072A (en) * | 2009-09-29 | 2011-04-14 | Panasonic Corp | Solid-state image sensing device and method for producing the same |
WO2019130702A1 (en) * | 2017-12-27 | 2019-07-04 | ソニーセミコンダクタソリューションズ株式会社 | Image pickup device |
US10411058B2 (en) | 2016-12-27 | 2019-09-10 | Canon Kabushiki Kaisha | Semiconductor apparatus, system, and method of producing semiconductor apparatus |
-
2008
- 2008-06-27 JP JP2008168089A patent/JP2010010402A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077072A (en) * | 2009-09-29 | 2011-04-14 | Panasonic Corp | Solid-state image sensing device and method for producing the same |
US10411058B2 (en) | 2016-12-27 | 2019-09-10 | Canon Kabushiki Kaisha | Semiconductor apparatus, system, and method of producing semiconductor apparatus |
WO2019130702A1 (en) * | 2017-12-27 | 2019-07-04 | ソニーセミコンダクタソリューションズ株式会社 | Image pickup device |
WO2019131965A1 (en) * | 2017-12-27 | 2019-07-04 | ソニーセミコンダクタソリューションズ株式会社 | Imaging element |
JPWO2019131965A1 (en) * | 2017-12-27 | 2021-01-14 | ソニーセミコンダクタソリューションズ株式会社 | Image sensor |
US11600651B2 (en) | 2017-12-27 | 2023-03-07 | Sony Semiconductor Solutions Corporation | Imaging element |
US11798972B2 (en) | 2017-12-27 | 2023-10-24 | Sony Semiconductor Solutions Corporation | Imaging element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3729826B2 (en) | Method for manufacturing solid-state imaging device | |
US7345330B2 (en) | Local interconnect structure and method for a CMOS image sensor | |
US8907375B2 (en) | Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus | |
JP4490407B2 (en) | CMOS image sensor and manufacturing method thereof | |
JP4793402B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
JP2006216615A (en) | Cmos solid-state image pickup device and manufacturing method thereof | |
JP6808481B2 (en) | Semiconductor devices, systems, and methods for manufacturing semiconductor devices | |
JP2011155168A (en) | Semiconductor device, method for manufacturing the same, and solid-state imaging device | |
JP2006191054A (en) | Process for fabricating cmos image sensor | |
JP2010010402A (en) | Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device | |
EP1691416B1 (en) | Salicide process for image sensor | |
JP2016092203A (en) | Solid-state imaging apparatus and method for manufacturing solid-state imaging apparatus | |
EP1691417B1 (en) | Salicide process using CMP for image sensor | |
JP2008108916A (en) | Solid-state imaging apparatus, and electronic equipment | |
JP2008124310A (en) | Solid-state imaging device and its manufacturing method | |
JP2008016723A (en) | Solid-state imaging apparatus and manufacturing method therefor | |
JP6700655B2 (en) | Photoelectric conversion device and method for manufacturing photoelectric conversion device | |
JP2006210583A (en) | Solid state imaging device and its fabrication process | |
JP2005353874A (en) | Semiconductor device | |
JP2011077072A (en) | Solid-state image sensing device and method for producing the same | |
JP2009123865A (en) | Solid-state imaging device and its manufacturing method | |
JP2009158753A (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2019083279A (en) | Semiconductor device and manufacturing method thereof | |
JP2008060581A (en) | Cmos image sensor and method for manufacturing same | |
KR20070049778A (en) | Method for manufacturing of cmos image sensor |