JP2010010318A - Light-emitting device, optical print head and image forming device - Google Patents

Light-emitting device, optical print head and image forming device Download PDF

Info

Publication number
JP2010010318A
JP2010010318A JP2008166787A JP2008166787A JP2010010318A JP 2010010318 A JP2010010318 A JP 2010010318A JP 2008166787 A JP2008166787 A JP 2008166787A JP 2008166787 A JP2008166787 A JP 2008166787A JP 2010010318 A JP2010010318 A JP 2010010318A
Authority
JP
Japan
Prior art keywords
light emitting
light
electrode
bond
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008166787A
Other languages
Japanese (ja)
Inventor
Chikage Domoto
千景 堂本
Yuji Kishida
裕司 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008166787A priority Critical patent/JP2010010318A/en
Publication of JP2010010318A publication Critical patent/JP2010010318A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light-emitting device of favorable mass productivity achieving reduction of reflection on a bonding wire and further chip size reduction while maintaining favorable optical characteristics, and to provide an optical print head using this light-emitting device. <P>SOLUTION: The device includes a circuit board 1, a first electrode pad 2 provided on the circuit board 1, a light-emitting element chip 3 disposed on the circuit board 1 and having a light-emitting part 4, a second square electrode pad 5 provided on the light-emitting element chip 3 and the bonding wire 6 whose first bond 6a is connected to the first electrode pad 2 and second bond 6b is connected to the second electrode pad 5. The bonding wire 6 is provided such that a straight line connecting together the first bond 6a and the second bond 6b is oriented in the diagonal direction of the second electrode pad 5. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、発光部を備えた発光装置とこれを用いた光プリントヘッドおよび画像形成装置に関する。   The present invention relates to a light emitting device including a light emitting unit, an optical print head using the light emitting device, and an image forming apparatus.

画像形成装置である電子写真プリンタ用などの光プリントヘッドとして用いられている発光装置として、多数の発光素子（発光ダイオード；Light Emitting Diode：略称ＬＥＤ）を配列して形成されるＬＥＤアレイ（発光素子アレイ）が知られている。このようなＬＥＤアレイは、多数のボンディングパッドを有し、発光ダイオードと駆動回路とが個別に金線のボールボンドを用いたワイヤボンドにより接続され、光プリントヘッドを構成する。   As a light emitting device used as an optical print head for an electrophotographic printer as an image forming apparatus, an LED array (light emitting element) formed by arranging a large number of light emitting elements (light emitting diodes: abbreviated as LEDs) Array) is known. Such an LED array has a large number of bonding pads, and the light emitting diode and the drive circuit are individually connected by wire bonding using a gold wire ball bond to constitute an optical print head.

近年、光プリントヘッドに対する小型化への要求がさらに高まっており、それに伴い以下のような技術が開発されてきている。   In recent years, the demand for miniaturization of optical print heads has further increased, and the following technologies have been developed accordingly.

例えば、特許文献１には、ダイナミック（時分割）駆動方式のＬＥＤアレイが開示されている。ダイナミック駆動では、配線に与える駆動信号を時分割で切り換えて各ＬＥＤを発光させる。この駆動方式のＬＥＤアレイを用いると、各ＬＥＤと駆動回路とを個別に接続する方式（スタティック方式）のＬＥＤアレイと比較して、ボンディングパッドの数を１／４程度に減少させることができる。   For example, Patent Document 1 discloses a dynamic (time division) driving LED array. In the dynamic drive, each LED is caused to emit light by switching the drive signal applied to the wiring in a time division manner. When this drive type LED array is used, the number of bonding pads can be reduced to about [1/4] as compared with an LED array in which each LED and a drive circuit are individually connected (static type).

また、小型化に伴い、ＬＥＤアレイとボンディング部との距離が近づけると、アレイからの光がボンディング部により反射されることによる画質への悪影響が懸念される。この問題に対して、特許文献２には、駆動回路側のボンディングパッドにファーストボンドを行いて接続し、その後ＬＥＤアレイ側のボンディングパッドにセカンドボンドを行って接続することにより、ボンディングワイヤの傾斜角度を調整し、発光ダイオードからの反射光を低減する構成が記載されている。
特開平１１−２６８３３３号公報 特開２００６−２６９５４４号公報 In addition, when the distance between the LED array and the bonding portion is reduced as the size is reduced, there is a concern that the image quality is adversely affected by the light reflected from the array being reflected by the bonding portion. In order to solve this problem, Patent Document 2 discloses that the first bonding is performed on the bonding pad on the driving circuit side and then the second bonding is performed on the bonding pad on the LED array side. A configuration for reducing the reflected light from the light emitting diode is described.
JP 11-268333 A JP 2006-269544 A

現在、小型化および低コスト化への要求が大きく、アレイチップの短辺方向のサイズを小さくすることにより、さらにシュリンク（縮小化）して量産性を向上させることが必要となってきている。しかしながら、従来の構成のまま、ボンディングパッドの面積を小さくすると、ワイヤボンディングの際にボンディングの位置ずれにより、ボンディングパッドと発光素子とを接続する引出電極を破損する恐れがあった。また、ボンディングパッドの面積を小さくすると、セカンドボンドのボンディング部の領域が小さくなり、十分な接合力が得られなくなる恐れもあった。   At present, there is a great demand for downsizing and cost reduction, and it is necessary to further reduce the size of the array chip in the short side direction to further shrink and reduce the mass productivity. However, if the area of the bonding pad is reduced in the conventional configuration, there is a possibility that the lead electrode connecting the bonding pad and the light emitting element may be damaged due to the positional deviation of the bonding at the time of wire bonding. Further, when the area of the bonding pad is reduced, the area of the bonding portion of the second bond is reduced, and there is a possibility that a sufficient bonding force cannot be obtained.

上述の課題に鑑み、本発明の目的は、ボンディングワイヤでの反射が少なく、良好な光学特性を有しつつチップのサイズをより縮小化することのできる良好な量産性を有する発光装置と、この発光装置を用いた光プリントヘッドを提供することにある。   In view of the above-described problems, an object of the present invention is to provide a light-emitting device having good mass productivity that can reduce the size of a chip while having good optical characteristics and less reflection on a bonding wire. An object of the present invention is to provide an optical print head using a light emitting device.

（１）本発明の発光装置は、
回路基板と、
前記回路基板上に設けられた第一電極パッドと、
前記回路基板上に配置され、発光部を備えた発光素子チップと、
前記発光素子チップ上に設けられた四角形状の第二電極パッドと、
前記第一電極パッドに対してファーストボンドが接続され、前記第二電極パッドに対してセカンドボンドが接続されたボンディングワイヤであって、前記ファーストボンドと前記セカンドボンドとを結ぶ直線が前記第二電極パッドの対角方向に沿うように設けられたボンディングワイヤと、を具備する。 (1) The light emitting device of the present invention is
A circuit board;
A first electrode pad provided on the circuit board;
A light emitting device chip disposed on the circuit board and provided with a light emitting unit;
A quadrangular second electrode pad provided on the light emitting element chip;
A bonding wire in which a first bond is connected to the first electrode pad and a second bond is connected to the second electrode pad, and a straight line connecting the first bond and the second bond is the second electrode Bonding wires provided along the diagonal direction of the pad.

（２）本発明の発光装置は、上記（１）の構成において、前記発光素子チップ上に設けられ、前記発光部と前記第二電極パッドとを電気的に接続するとともに、前記第二電極パッドの１つの頂点部寄りに接続された引出電極をさらに具備し、前記ボンディングワイヤが、前記第二電極パッドの前記１つの頂点部を含まない対角方向にボンディングされる。   (2) The light-emitting device of the present invention is configured on the light-emitting element chip in the configuration of (1), and electrically connects the light-emitting portion and the second electrode pad, and the second electrode pad. A lead electrode connected to one apex portion of the second electrode pad, and the bonding wire is bonded in a diagonal direction not including the one apex portion of the second electrode pad.

（３）本発明の発光装置は、上記（２）の構成において、前記引出電極は、前記第二電極パッドとの接続箇所が前記対角方向に沿う方向に引き出される。   (3) In the light emitting device of the present invention, in the configuration of (2), the extraction electrode is extracted in a direction along the diagonal direction at the connection point with the second electrode pad.

（４）本発明の発光装置は、上記（１）〜（３）のいずれかの構成において、前記発光部は、所定間隔で配列された複数の発光素子であり、前記第二電極パッドは、前記複数の発光素子の配列方向に沿って複数個配列されている。   (4) In the light emitting device of the present invention, in any one of the configurations (1) to (3), the light emitting unit is a plurality of light emitting elements arranged at a predetermined interval, and the second electrode pad is A plurality of light emitting elements are arranged along the arrangement direction of the light emitting elements.

（５）本発明の発光装置は、上記（４）の構成において、前記発光素子は、アノード電極、カソード電極およびゲート電極を有する発光サイリスタであり、
隣接する２つの前記第二電極パッド間に設けられるとともに前記ゲート電極に接続され、前記発光サイリスタと同じ層構成を有するスイッチング素子をさらに具備する。 (5) In the configuration of (4), the light emitting device of the present invention is a light emitting thyristor in which the light emitting element includes an anode electrode, a cathode electrode, and a gate electrode.
It further includes a switching element provided between two adjacent second electrode pads and connected to the gate electrode and having the same layer configuration as the light emitting thyristor.

（６）本発明の光プリントヘッドは、上記（４）または（５）の構成を有する発光装置と、
前記発光素子からの光を外部に結像させる集光手段と、を具備する。 (6) An optical print head according to the present invention includes a light emitting device having the above configuration (4) or (5),
Condensing means for imaging light from the light emitting element to the outside.

（７）本発明の画像形成装置は、上記（６）の構成を有する光プリントヘッドと、
前記集光手段によって結像した前記発光素子からの光により露光される感光体と、
前記感光体に現像剤を供給する現像剤供給手段と、
前記感光体上に前記現像剤によって形成された画像を記録シートに転写する転写手段と、
前記記録シートに転写された現像剤を定着させる定着手段と、を具備する。 (7) An image forming apparatus of the present invention includes an optical print head having the configuration of (6) above,
A photoconductor exposed by light from the light emitting element imaged by the light collecting means;
Developer supply means for supplying a developer to the photoreceptor;
Transfer means for transferring an image formed by the developer on the photoreceptor to a recording sheet;
Fixing means for fixing the developer transferred to the recording sheet.

なお、本明細書においては、２箇所をワイヤボンディングで接続する際に、最初に設けられるボンディング部をファーストボンド、次に設けられるボンディング部をセカンドボンドと呼ぶ。   In this specification, when two locations are connected by wire bonding, the bonding portion provided first is called a first bond, and the bonding portion provided next is called a second bond.

本発明の発光装置は、（１）の構成を備えているので、第二電極パッドの対角方向に沿ってセカンドボンドのボンディングの長軸方向の接合部が形成される。そのため、ボンディングの接合部のマージンを広く取ることができるから、安定した接合力を有するものとなる。したがって、第二電極パッドのサイズを縮小することが可能となるので、発光素子チップのサイズの縮小化に寄与するものとなる。
また、ワイヤにより接続される第一電極パッドと第二電極パッドとが上面視したときに斜めの位置に配置されているので、ボンディングワイヤのストロークを長くすることができる。その結果、ボンディング時にワイヤのループの高さが低くなるように調整してもボンディング部に対して無理なストレスがかからないので、信頼性を損なうことなく発光素子からの反射を抑えることができる。
以上の構成により、サイズを縮小した発光素子チップであっても、その近傍の第二電極パッドにセカンドボンドを安定して打つことができ、ワイヤのループ高さを低くできるので、ワイヤによる反射が少なく、高画質で信頼性と量産性に優れた発光装置となる。さらに、ワイヤボンディングの信頼性が高く高密度とすることができるので、面積当たりのＩ／Ｏ数を増やすことができ、高精細化や高速化などの高機能化を図る上で有利である。 Since the light-emitting device of the present invention has the configuration (1), the long-axis joint of the second bond is formed along the diagonal direction of the second electrode pad. For this reason, the margin of the bonding portion of the bonding can be widened, so that a stable bonding force is obtained. Accordingly, the size of the second electrode pad can be reduced, which contributes to the reduction in the size of the light emitting element chip.
Further, since the first electrode pad and the second electrode pad connected by the wire are arranged at an oblique position when viewed from the top, the stroke of the bonding wire can be lengthened. As a result, even if the height of the wire loop is adjusted to be low during bonding, excessive stress is not applied to the bonding portion, so that reflection from the light emitting element can be suppressed without impairing reliability.
With the above configuration, even with a light-emitting element chip with a reduced size, a second bond can be stably applied to the second electrode pad in the vicinity thereof, and the loop height of the wire can be lowered, so that reflection by the wire is prevented. It is a light emitting device that is low in image quality, excellent in reliability and mass productivity. Furthermore, since the reliability of wire bonding can be increased and the density can be increased, the number of I / Os per area can be increased, which is advantageous in achieving higher functions such as higher definition and higher speed.

本発明の発光装置において、（２）の構成を備えている場合には、第二電極パッドにおいて、セカンドボンドが接続されている対角方向とは異なる頂点部寄り（近傍）から引出電極が引き出されている。ボンディング時の位置ズレなどにより、ボンディング部の位置がパッドからずれることがあるが、セカンドボンドを設ける方向から引出電極が離間した位置に存在するので、引出電極が傷つけられにくく、安定してセカンドボンドを設けることができる。   In the light emitting device of the present invention, when the configuration of (2) is provided, the extraction electrode is extracted from the apex portion (near) different from the diagonal direction to which the second bond is connected in the second electrode pad. It is. The position of the bonding part may deviate from the pad due to misalignment during bonding, etc., but the extraction electrode is located at a position away from the direction in which the second bond is provided. Can be provided.

本発明の発光装置において、（３）の構成を備えている場合には、第二電極パッドと引出電極とのインターフェース部分（引き出し部分）以外の配置は、従来のものを用いることができるので、設計にかかる手間を省くことが可能となる。   In the light emitting device of the present invention, when the configuration of (3) is provided, since the arrangement other than the interface portion (leading portion) between the second electrode pad and the lead electrode can be a conventional one, It is possible to save the design effort.

本発明の発光装置において、（４）の構成を備えている場合には、上述した利点を兼ね備えた光プリントヘッド用の発光装置とすることができる。すなわち、短手方向に縮小された発光素子アレイチップを用いることができ、高画質で信頼性と量産性に優れた発光装置を得ることができる。   When the light emitting device of the present invention has the configuration (4), the light emitting device for an optical print head having the above-described advantages can be obtained. That is, a light emitting element array chip reduced in the lateral direction can be used, and a light emitting device with high image quality and excellent reliability and mass productivity can be obtained.

本発明の発光装置において、（５）の構成を備えている場合には、ゲート電極をスイッチング駆動するので、大電流を流す必要がなく、発光装置を小型化できる。さらに、発光サイリスタとスイッチング素子を同じ層構成としたことから、同じ製造プロセスで形成することができる。また、発光素子を駆動させたときにスイッチング素子からも光が漏洩するが、この漏洩光に対しセカンドボンドのボンディング部やボンディングワイヤによる反射が少ないため、良好な画像が得られる発光装置となる。   In the light emitting device of the present invention, when the configuration of (5) is provided, the gate electrode is driven to switch, so that it is not necessary to flow a large current and the light emitting device can be downsized. Furthermore, since the light emitting thyristor and the switching element have the same layer structure, they can be formed by the same manufacturing process. Further, light is also leaked from the switching element when the light emitting element is driven. However, since the reflected light is less reflected by the bonding portion of the second bond and the bonding wire, the light emitting device can obtain a good image.

本発明の光プリントヘッドおよび本発明の画像形成装置は、（１）から（６）のいずれかの構成を備えた本発明の発光装置を用いているので、小型で良好な画質性能を有するものとなる。また、例えば発光素子の高密度化などの高機能化にも対応しやすいものであるので高精細化や高速化に有利な光プリントヘッドもしくは画像形成装置となる。   Since the optical print head of the present invention and the image forming apparatus of the present invention use the light emitting device of the present invention having any one of the constitutions (1) to (6), it is small and has good image quality performance. It becomes. Further, since it is easy to cope with higher functions such as higher density of light emitting elements, for example, an optical print head or an image forming apparatus advantageous for higher definition and higher speed is obtained.

以下、図面を参照しつつ本発明について詳細に説明する。なお、以下の図面に記載される構成は本発明の実施形態の一例示であり、この構成のみに限定されるものではない。   Hereinafter, the present invention will be described in detail with reference to the drawings. In addition, the structure described in the following drawings is an example of embodiment of this invention, and is not limited only to this structure.

［発光装置］
最初に本発明の発光装置の要部について説明する。図１は、本発明の発光装置の実施形態の一例を示す平面模式図である。１は回路基板、２は第一ボンディングパッド（第一電極パッド）、３は発光素子チップ、４は発光部、５は第二ボンディングパッド（第二電極パッド）、６はボンディングワイヤ、６ａはファーストボンド、６ｂはセカンドボンド、７は引出電極、８は発光素子、１０は発光装置である。 [Light emitting device]
First, the main part of the light emitting device of the present invention will be described. FIG. 1 is a schematic plan view showing an example of an embodiment of a light emitting device of the present invention. 1 is a circuit board, 2 is a first bonding pad (first electrode pad), 3 is a light emitting element chip, 4 is a light emitting part, 5 is a second bonding pad (second electrode pad), 6 is a bonding wire, and 6a is a first. Bond, 6b is a second bond, 7 is an extraction electrode, 8 is a light emitting element, and 10 is a light emitting device.

回路基板１としては、例えば、プリント基板が用いられ、この回路基板１上には、第一ボンディングパッド２が配置されるとともに、発光素子チップ３として、例えば、ＬＥＤアレイチップやサイリスタアレイチップが配置されている。図では省略したが、回路基板１には、発光素子チップ３の駆動を制御する各種信号を供給するための回路が形成されており、１ライン分の画像データを順次処理できるようになっている。   For example, a printed circuit board is used as the circuit board 1, and the first bonding pad 2 is disposed on the circuit board 1, and an LED array chip or a thyristor array chip is disposed as the light emitting element chip 3, for example. Has been. Although not shown in the figure, the circuit board 1 is provided with a circuit for supplying various signals for controlling the driving of the light emitting element chip 3 so that image data for one line can be processed sequentially. .

発光素子チップ３は、回路基板１の長手方向（図１の左右方向）に沿って１次元に配列された複数個の発光部４としての発光素子８を有している。この発光素子８は、解像度に応じた画素数の密度で設けられている。そして、発光素子チップ３の表面上には発光素子８に発光信号を印加するための電極として、第二ボンディングパッド５が配置されている。第二ボンディングパッド５は、例えば、Ａｌをスパッタリングなどにより薄膜形成したものであり、膜厚は２〜３μｍである。   The light emitting element chip 3 has a plurality of light emitting elements 8 as light emitting portions 4 arranged one-dimensionally along the longitudinal direction of the circuit board 1 (left and right direction in FIG. 1). The light emitting elements 8 are provided with a density of the number of pixels corresponding to the resolution. A second bonding pad 5 is disposed on the surface of the light emitting element chip 3 as an electrode for applying a light emission signal to the light emitting element 8. The second bonding pad 5 is, for example, a thin film formed of Al by sputtering or the like, and has a film thickness of 2 to 3 μm.

本実施形態の例では、発光素子８の配列方向に沿って複数個の第二ボンディングパッド５が配置され、複数の発光素子８は、引出電極７により第二ボンディングパッド５と接続されている。なお、実際の発光素子チップ３には、発光素子８に信号を供給するための横配線や接地配線などが設けられ、必要に応じて第二ボンディングパッド５と接続されているが、本図では省略した。   In the example of this embodiment, a plurality of second bonding pads 5 are arranged along the arrangement direction of the light emitting elements 8, and the plurality of light emitting elements 8 are connected to the second bonding pads 5 by the extraction electrodes 7. The actual light emitting element chip 3 is provided with a horizontal wiring or a ground wiring for supplying a signal to the light emitting element 8, and is connected to the second bonding pad 5 as necessary. Omitted.

第一ボンディングパッド２と第二ボンディングパッド５とは、例えば、金線からなるボンディングワイヤ６によって接続される。ボンディングは、回路基板１や発光素子チップ３を加熱した後にボンディングワイヤ６に荷重を加えることにより行う。なお、加熱接合とあわせて超音波を併用しても良い。   The first bonding pad 2 and the second bonding pad 5 are connected by a bonding wire 6 made of, for example, a gold wire. Bonding is performed by applying a load to the bonding wire 6 after heating the circuit board 1 and the light emitting element chip 3. Note that ultrasonic waves may be used in combination with heat bonding.

本発明の構成では、ボンディングワイヤ６を第一ボンディングパッド２に接合して、ファーストボンド６ａを形成した後に、第二ボンディングパッド５に接合して、セカンドボンド６ｂを形成する。このとき、ファーストボンド６ａとセカンドボンド６ｂとを結ぶ直線（図１の例ではボンディングワイヤ６を平面視した形状）が第二ボンディングパッド５の対角方向に沿うように、第一ボンディングパッド２と第二ボンディングパッド５は互いに斜めの配置となる位置関係とされている。   In the configuration of the present invention, the bonding wire 6 is bonded to the first bonding pad 2 to form the first bond 6a, and then bonded to the second bonding pad 5 to form the second bond 6b. At this time, the straight line connecting the first bond 6a and the second bond 6b (the shape of the bonding wire 6 in plan view in the example of FIG. 1) is along the diagonal direction of the second bonding pad 5 and the first bonding pad 2 The 2nd bonding pad 5 is made into the positional relationship used as a diagonal arrangement | positioning mutually.

このような本発明の構成によれば、ボンディングワイヤ６を第一ボンディングパッド２にボンディング（ファーストボンド）した後に、第二ボンディングパッド５にボンディング（セカンドボンド）しているため、第二ボンディングパッド５上のセカンドボンド６ｂにはボンディングのボール部ができない。そのため、ボール部で反射される光の影響が少なくなる。   According to such a configuration of the present invention, since the bonding wire 6 is bonded (first bond) to the first bonding pad 2 and then bonded to the second bonding pad 5 (second bond), the second bonding pad 5 The upper second bond 6b cannot have a bonding ball portion. Therefore, the influence of the light reflected by the ball part is reduced.

また、ボンディングワイヤ６により接続される第一ボンディングパッド２と第二ボンディングパッド５とが上面視したときに斜めの位置に配置されているので、ボンディングワイヤ６のストロークを長くすることができる。この場合、ボンディング時にボンディングワイヤ６のループの高さが低くなるように調整してもボンディング部に対して無理なストレスがかからないので、信頼性を損なうことなく反射光を抑えることができる。   Further, since the first bonding pad 2 and the second bonding pad 5 connected by the bonding wire 6 are disposed at an oblique position when viewed from the top, the stroke of the bonding wire 6 can be lengthened. In this case, even if the height of the loop of the bonding wire 6 is adjusted to be low at the time of bonding, an excessive stress is not applied to the bonding portion, so that the reflected light can be suppressed without impairing the reliability.

また、本発明の構成によれば、第二ボンディングパッド５の対角方向に沿ってセカンドボンド６ｂのボンディングの長軸方向の接合部が形成される。そのため、ボンディングの接合部のマージンを広く取ることができるから、安定した接合力を有するものとなる。このように、第二ボンディングパッド５のサイズを短手方向に縮小することが可能となるので、発光素子チップのサイズの縮小化が可能となる。   Further, according to the configuration of the present invention, the bonding portion in the major axis direction of the bonding of the second bond 6 b is formed along the diagonal direction of the second bonding pad 5. For this reason, the margin of the bonding portion of the bonding can be widened, so that a stable bonding force is obtained. As described above, since the size of the second bonding pad 5 can be reduced in the short direction, the size of the light emitting element chip can be reduced.

また、ワイヤボンダーのキャピラリがボンディングパッドと接触したときの検知のタイミングの微小なずれにより、ボンディングパッド上でキャピラリが何度か接触を繰り返してから静止することがある。このような場合でもパッドの対角方向に向けてボンディングすることにより、キャピラリがパッド上で留まる可能性が向上し、周囲の構造にダメージを与えることが少なくなる。   In addition, due to a slight deviation in detection timing when the capillary of the wire bonder comes into contact with the bonding pad, the capillary may come to rest after being repeatedly contacted on the bonding pad. Even in such a case, by bonding in the diagonal direction of the pad, the possibility that the capillary stays on the pad is improved, and damage to the surrounding structure is reduced.

以上説明した、第二ボンディングパッド５の対角方向に沿ってセカンドボンド６ｂを設けた構成を得るためには、ボンディングワイヤ６により接続される第一ボンディングパッド２と第二ボンディングパッド５とを上面視したときに斜めの位置となるように回路基板１と発光素子チップ３のパターンを設計すればよい。これにより第一ボンディングパッド２上にファーストボンド６ａを形成してから、第二ボンディングパッド５に向かって、ワイヤボンダーのキャピラリが移動するので、この移動の向きとセカンドボンド６ｂを設ける方向とが一致し、本発明の構成を得ることができる。   In order to obtain the above-described configuration in which the second bond 6b is provided along the diagonal direction of the second bonding pad 5, the first bonding pad 2 and the second bonding pad 5 connected by the bonding wire 6 are placed on the upper surface. What is necessary is just to design the pattern of the circuit board 1 and the light emitting element chip 3 so that it may become a diagonal position when it sees. As a result, after the first bond 6a is formed on the first bonding pad 2, the capillary of the wire bonder moves toward the second bonding pad 5, so that the direction of this movement and the direction in which the second bond 6b is provided are the same. Thus, the configuration of the present invention can be obtained.

なお、「第二電極パッドの対角方向に沿う方向」とは、厳密に第二電極パッドの対角同士を結ぶ方向を意味するものではなく、対角方向に向かって±３０°以内の範囲内の角度であればよい。   The “direction along the diagonal direction of the second electrode pad” does not mean a direction strictly connecting the diagonals of the second electrode pad, and is within a range of ± 30 ° toward the diagonal direction. Any angle within the range may be used.

また、図１に示す本実施形態の構成では、発光部４と第二ボンディングパッド５とを電気的に接続する引出電極７が、第二ボンディングパッド５の１つの頂点部寄りに接続され、この頂点部は、ボンディングワイヤ６がボンディングされる対角方向を含まないように選ばれている。言い換えれば、第二ボンディングパッド５において、セカンドボンド６ｂが接続されている対角方向とは異なる頂点部寄り（近傍）から引出電極７が引き出されている。ボンディング時の位置ズレなどにより、ボンディング部の位置がパッドからずれることがあるが、この構成では、セカンドボンド６ｂを設ける方向から引出電極７が離間した位置に存在するので、引出電極７が傷つけられにくく、安定してセカンドボンド６ｂを設けることができる。   Further, in the configuration of the present embodiment shown in FIG. 1, the extraction electrode 7 that electrically connects the light emitting portion 4 and the second bonding pad 5 is connected to one apex portion of the second bonding pad 5. The apex portion is selected so as not to include the diagonal direction to which the bonding wire 6 is bonded. In other words, in the second bonding pad 5, the extraction electrode 7 is extracted from the apex (near) different from the diagonal direction to which the second bond 6 b is connected. Although the position of the bonding portion may be displaced from the pad due to misalignment during bonding, in this configuration, the extraction electrode 7 exists at a position away from the direction in which the second bond 6b is provided, and thus the extraction electrode 7 is damaged. It is difficult and can provide the second bond 6b stably.

その他の引出電極７の変形例について図２に示す。図２（ａ）は、引出電極７を第二ボンディングパッド５の中央部から引き出した例である。図１に示した例と比べると、セカンドボンド６ｂと引出電極７との距離が近づくが、ワイヤボンダーの精度が高い場合には、このような構成であっても構わない。また、図２（ｂ）に示す例では、引出電極７が第二ボンディングパッド５から引き出されるときに、このボンディングワイヤ６の方向（第二ボンディングパッド５の対角方向）に沿う方向に設けられた接続箇所７ａを介している。この例によれば、図１の構成と同様の作用効果を得られ、さらに第二ボンディングパッド５と引出電極７とのインターフェース部分（引き出し部分）以外の配置は、本発明を適用する以前の従来構成を用いることができるので、設計にかかる手間を省くことが可能となる。   Other modified examples of the extraction electrode 7 are shown in FIG. FIG. 2A shows an example in which the extraction electrode 7 is extracted from the central portion of the second bonding pad 5. Compared to the example shown in FIG. 1, the distance between the second bond 6b and the extraction electrode 7 is closer, but such a configuration may be used when the accuracy of the wire bonder is high. In the example shown in FIG. 2B, when the extraction electrode 7 is extracted from the second bonding pad 5, it is provided in a direction along the direction of the bonding wire 6 (diagonal direction of the second bonding pad 5). Via the connection point 7a. According to this example, the same effect as the configuration of FIG. 1 can be obtained, and the arrangement other than the interface part (extracting part) between the second bonding pad 5 and the extracting electrode 7 is the conventional structure before applying the present invention. Since the configuration can be used, it is possible to save the design effort.

［発光装置の適用例：発光サイリスタアレイ］
次に、上述した本発明の構成を有する発光装置の適用例として、発光サイリスタアレイチップについて詳細な構成を説明する。 [Application example of light emitting device: light emitting thyristor array]
Next, a detailed configuration of the light-emitting thyristor array chip will be described as an application example of the light-emitting device having the above-described configuration of the present invention.

図３は、本発明の構成を有する各発光用サイリスタＴの光の出射方向を紙面に垂直手前側として配置された発光サイリスタアレイチップの平面図を示す。ゲート横配線ＧＨ１〜ＧＨ４、電源ライン１１、セレクト信号伝送路１４、電源用ボンディングパッドＶｓ、セレクト信号入力端子ＣＳ、発光用サイリスタＴ、スイッチ用サイリスタＳ、プルアップ抵抗ＲＰ、およびＣＳ抵抗ＲＣＳは、図解を容易にするため斜線を付して示されている。   FIG. 3 is a plan view of a light-emitting thyristor array chip arranged with the light emission direction of each light-emitting thyristor T having the configuration of the present invention as a front side perpendicular to the paper surface. The gate horizontal wirings GH1 to GH4, the power supply line 11, the select signal transmission path 14, the power supply bonding pad Vs, the select signal input terminal CS, the light emitting thyristor T, the switch thyristor S, the pull-up resistor RP, and the CS resistor RCS are: It is shown with diagonal lines for ease of illustration.

図１と対比すると、発光素子チップ３が発光サイリスタアレイチップ、発光素子８は発光用サイリスタＴ（図示しない発光部を含む）、第二ボンディングパッド５としては、例えば、Ａ１〜Ａｍであらわされる発光信号入力端子、Ｇ１〜Ｇ４であらわされるゲート信号入力端子、電源用ボンディングパッドＶｓおよびセレクト信号入力端子ＣＳが該当する。   Compared with FIG. 1, the light emitting element chip 3 is a light emitting thyristor array chip, the light emitting element 8 is a light emitting thyristor T (including a light emitting portion not shown), and the second bonding pad 5 is, for example, light emission represented by A1 to Am. A signal input terminal, a gate signal input terminal represented by G1 to G4, a power supply bonding pad Vs, and a select signal input terminal CS are applicable.

本実施形態に係る発光サイリスタＴ１〜Ｔｋは、アノードａ１〜ａｋ、Ｎゲート電極ｂ１〜ｂｋを有しており、さらに、図示しないが各発光用サイリスタＴのカソードは共通の電極として接地されている。ここで、各発光用サイリスタＴのカソードの動作を制御するための電極としては、アノードａ１〜ａｋおよびＮゲート電極ｂ１〜ｂｋが用いられる。   The light emitting thyristors T1 to Tk according to the present embodiment have anodes a1 to ak and N gate electrodes b1 to bk. Further, although not shown, the cathodes of the light emitting thyristors T are grounded as a common electrode. . Here, anodes a1 to ak and N gate electrodes b1 to bk are used as electrodes for controlling the operation of the cathode of each light emitting thyristor T.

また、本実施形態に係るスイッチング素子を構成するスイッチ用サイリスタＳ１〜Ｓ４も発光用サイリスタＴと同じ層構成のサイリスタ構造を有する。また、このスイッチングの動作を制御するための電極として、アノードｃ１〜ｃ４およびＮゲート電極ｄ１〜ｄ４を用いる。また、スイッチ用サイリスタＳのカソードは共通の電極として接地されている。   Further, the switch thyristors S1 to S4 constituting the switching element according to the present embodiment also have a thyristor structure having the same layer configuration as the light emitting thyristor T. Further, anodes c1 to c4 and N gate electrodes d1 to d4 are used as electrodes for controlling the switching operation. The cathode of the switch thyristor S is grounded as a common electrode.

スイッチ用サイリスタＳ１〜Ｓ４のＮゲート電極ｄ１〜ｄ４は、ＣＳ抵抗ＲＣＳ１〜ＲＣＳ４の一端、プルアップ抵抗ＲＰ１〜ＲＰ４の一端およびゲート横配線ＧＨ１〜ＧＨ４と接続される（以下、相互に接続される素子の参照符号は同じ番号で表すものとする）。さらに、ＣＳ抵抗ＲＣＳの他端は共通のセレクト信号が入力されるセレクト信号入力端子ＣＳに接続されて相互に電気的に接続される。プルアップ抵抗ＲＰの他端は、共通の電源電圧が入力される電源電圧入力端子Ｖｃｃに接続される。ゲート横配線ＧＨは、スイッチ用サイリスタＳのＮゲート電極ｄから出力された制御信号を伝送する。各スイッチ用サイリスタＳのアノードｃ１〜ｃ４は、各ゲート信号入力端子Ｇ１〜Ｇ４にそれぞれ接続される。   The N gate electrodes d1 to d4 of the switch thyristors S1 to S4 are connected to one end of the CS resistors RCS1 to RCS4, one end of the pull-up resistors RP1 to RP4, and the gate lateral wirings GH1 to GH4 (hereinafter, connected to each other). The reference numerals of the elements are represented by the same numbers). Furthermore, the other end of the CS resistor RCS is connected to a select signal input terminal CS to which a common select signal is input and is electrically connected to each other. The other end of the pull-up resistor RP is connected to a power supply voltage input terminal Vcc to which a common power supply voltage is input. The lateral gate wiring GH transmits a control signal output from the N gate electrode d of the switch thyristor S. The anodes c1 to c4 of each switch thyristor S are connected to the gate signal input terminals G1 to G4, respectively.

発光素子として用いられる発光用サイリスタＴは、ｍ個の発光素子ブロックＢ１〜Ｂｍから構成され、１つの発光素子ブロックは、ｎ個以下の発光用サイリスタＴの群からなる。なお、本実施形態では発光素子ブロックを構成する発光用サイリスタＴの数をｎ（＝４）に設定している。   The light emitting thyristor T used as the light emitting element is composed of m light emitting element blocks B1 to Bm, and one light emitting element block is composed of a group of n or less light emitting thyristors T. In the present embodiment, the number of light emitting thyristors T constituting the light emitting element block is set to n (= 4).

各発光素子ブロックＢ１〜Ｂｍに、個別に発光信号入力端子Ａ１〜Ａｍが設けられる。各発光素子ブロックＢを構成する発光用サイリスタＴは、アノードａが発光素子ブロックＢごとに共通の発光信号入力端子Ａに接続されることで相互に電気的に接続される。また、各発光素子ブロックＢを構成する発光用サイリスタＴのＮゲート電極ｂはそれぞれ、異なるゲート横配線ＧＨに接続される。   The light emitting signal input terminals A1 to Am are individually provided in the light emitting element blocks B1 to Bm. The light emitting thyristors T constituting each light emitting element block B are electrically connected to each other by connecting the anode a to the common light emitting signal input terminal A for each light emitting element block B. Further, the N gate electrodes b of the light emitting thyristors T constituting each light emitting element block B are respectively connected to different gate lateral wirings GH.

次に、発光サイリスタアレイチップに用いられる発光用サイリスタＴとスイッチ用サイリスタＳの構成と動作について説明する。   Next, the configuration and operation of the light emitting thyristor T and the switch thyristor S used in the light emitting thyristor array chip will be described.

一般に、発光サイリスタは、直接遷移形のＰ型半導体とＮ型半導体とを交互に積層したＰＮＰＮ構造を有する半導体素子であり、逆阻止３端子サイリスタと同様な負性抵抗特性を有する。各半導体層をカソード側からアノード側へ順に第一半導体層（Ｎ型）、第二半導体層（Ｐ型）、第三半導体層（Ｎ型）、第四半導体層（Ｐ型）とすれば、Ｎゲート電極とは第三半導体層（Ｎ型）に設けられる制御用の電極のことであり、Ｐゲート電極とは第二半導体層（Ｐ型）に設けられる制御用の電極のことである。   In general, a light emitting thyristor is a semiconductor element having a PNPN structure in which direct transition type P-type semiconductors and N-type semiconductors are alternately stacked, and has negative resistance characteristics similar to those of a reverse blocking three-terminal thyristor. If each semiconductor layer is a first semiconductor layer (N type), a second semiconductor layer (P type), a third semiconductor layer (N type), and a fourth semiconductor layer (P type) in order from the cathode side to the anode side, The N gate electrode is a control electrode provided in the third semiconductor layer (N type), and the P gate electrode is a control electrode provided in the second semiconductor layer (P type).

カソードを共通の電極として接地する場合はＮゲート電極を用い、アノードを接地する場合はＰゲート電極を用いる。いずれの導電型のゲート電極を用いるかは、アノードまたはカソードのどちらを共通の電極とするかによって決まるので、共通の電極が決まっている場合には、単にゲート電極ｂと記載する。   An N gate electrode is used when the cathode is grounded as a common electrode, and a P gate electrode is used when the anode is grounded. Which type of gate electrode is used depends on whether the anode or the cathode is used as a common electrode. When a common electrode is determined, it is simply referred to as a gate electrode b.

ここで、発光信号の電圧とは、発光信号がアノードａに与えられることによって、発光用サイリスタＴのアノードａおよびカソード間に印加される電圧を意味し、発光信号の電流とは、発光信号が与えられることによって発光用サイリスタＴのアノードａに流入する電流を意味する。また、制御信号の電圧とは、制御信号がＮゲート電極ｂに与えられることによって、発光用サイリスタＴのＮゲート電極ｂおよびカソード間に印加される電圧を意味し、制御信号の電流とは、制御信号が与えられることによって、Ｎゲート電極ｂに流入する電流を意味する。   Here, the voltage of the light emission signal means a voltage applied between the anode a and the cathode of the light emitting thyristor T when the light emission signal is applied to the anode a, and the current of the light emission signal means that the light emission signal is It means a current flowing into the anode a of the light emitting thyristor T when given. The voltage of the control signal means a voltage applied between the N gate electrode b and the cathode of the light emitting thyristor T when the control signal is applied to the N gate electrode b, and the current of the control signal is It means a current flowing into the N gate electrode b when a control signal is given.

図４は、発光用サイリスタＴのアノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。アノード電圧は、カソードの電位を０（零）ボルト（Ｖ）としたときのアノードの電位を表し、アノード電流は、アノードに流入する電流を表す。   FIG. 4 is a graph showing a forward voltage-current characteristic that is a relationship between the anode voltage and the anode current of the light emitting thyristor T. The anode voltage represents the anode potential when the cathode potential is 0 (zero) volts (V), and the anode current represents the current flowing into the anode.

図４は、横軸をアノード電圧とし、縦軸をアノード電流としている。また、図４には負荷線７０も示されている。発光用サイリスタＴは、ゲート電極ｂに制御信号を与えることによってしきい電圧が低下するので、動作点が、順方向電圧−電流特性を表す特性曲線７１と、負荷線７０とが交わるオフ状態のｑ２点から、特性曲線７１と負荷線７０とが交わるオン状態のｑ１点へと遷移することで発光する。オン状態のｑ１点では、アノードとカソードとの間に主電流が流れる。   In FIG. 4, the horizontal axis represents the anode voltage, and the vertical axis represents the anode current. FIG. 4 also shows a load line 70. Since the threshold voltage of the light-emitting thyristor T is lowered by giving a control signal to the gate electrode b, the operating point is in an off state where the characteristic curve 71 representing the forward voltage-current characteristic and the load line 70 intersect. Light is emitted by transition from the point q2 to the point q1 in the on state where the characteristic curve 71 and the load line 70 intersect. A main current flows between the anode and the cathode at the point q1 in the on state.

具体的に数値を使って、発光用サイリスタＴの動作を説明する。ここでは、カソードの電位を０ボルト（Ｖ）として、発光信号がハイ（Ｈ）レベルのとき、アノードａに５Ｖの電位を与え、発光信号がロー（Ｌ）レベルのとき、アノードａに０Ｖの電位を与えるものとする。また制御信号がハイ（Ｈ）レベルのとき、ゲート電極ｂに５Ｖの電位を与え、制御信号がロー（Ｌ）レベルのとき、ゲート電極ｇに０Ｖの電位を与えるものとする。   The operation of the light emitting thyristor T will be described specifically using numerical values. Here, when the cathode potential is 0 volt (V), when the light emission signal is at a high (H) level, a potential of 5 V is applied to the anode a, and when the light emission signal is at a low (L) level, 0 V is applied to the anode a. A potential shall be applied. When the control signal is high (H) level, a potential of 5V is applied to the gate electrode b, and when the control signal is low (L) level, a potential of 0V is applied to the gate electrode g.

まず、ゲート信号がハイ（Ｈ）レベルのとき、ゲート電極ｂの電位は５Ｖとなるので、アノード電流を流すためには、ゲート電極ｂの電位５Ｖよりも、第三半導体層（Ｎ型）および第四半導体層（Ｐ型）によって形成されるダイオードの順方向降下電圧分だけ高い電位をアノードａに与える必要がある。順方向降下電圧は、発光サイリスタがＧａＡｓまたはＡｌＧａＡｓで作製される場合には約１．５Ｖである。したがって、発光信号をハイ（Ｈ）レベルにしても、発光用サイリスタＴは、ｑ２点のオフ状態となり発光しない。   First, when the gate signal is at a high (H) level, the potential of the gate electrode b becomes 5 V. Therefore, in order to pass the anode current, the third semiconductor layer (N-type) and the potential of the gate electrode b are more than 5 V. It is necessary to apply a potential higher to the anode a by the forward drop voltage of the diode formed by the fourth semiconductor layer (P type). The forward drop voltage is about 1.5V when the light emitting thyristor is made of GaAs or AlGaAs. Therefore, even if the light emission signal is set to the high (H) level, the light emitting thyristor T is turned off at the point q2 and does not emit light.

次に、ゲート信号がロー（Ｌ）レベルのとき、ゲート電極ｂの電位は０Ｖとなるので、アノード電流を流すためには、ゲート電極ｇの電位０Ｖよりも、第三半導体層（Ｎ型）および第四半導体層（Ｐ型）によって形成されるダイオードの順方向降下電圧分だけ高い電位をアノードａに与える必要がある。したがって、発光信号をハイ（Ｈ）レベルにすれば、発光用サイリスタＴは、ｑ１点のオン状態となりアノード電流が流れ発光する。   Next, when the gate signal is at a low (L) level, the potential of the gate electrode b is 0 V. Therefore, in order to flow the anode current, the third semiconductor layer (N-type) is more than the potential 0 V of the gate electrode g. Further, it is necessary to apply a potential higher to the anode a by the forward drop voltage of the diode formed by the fourth semiconductor layer (P type). Therefore, when the light emission signal is set to the high (H) level, the light emitting thyristor T is turned on at the point q1, and the anode current flows to emit light.

なお、スイッチ用サイリスタＳの構成およびその動作も、発光用サイリスタＴの場合と同様に説明することができる。   The configuration and operation of the switch thyristor S can be described in the same manner as in the case of the light emitting thyristor T.

スイッチング素子であるスイッチ用サイリスタＳの動作の詳細説明は省略するが、スイッチ用サイリスタＳは、ゲート横配線ＧＨ１〜ＧＨ４に対応して設けられており、セレクト信号、ゲート信号が与えられたとき、スイッチ用サイリスタＳがＯＮに移行して、対応するゲート横配線ＧＨにゲート信号を入力する。このとき、このゲート横配線ＧＨが接続された対応する発光用サイリスタＴに発光信号が与えられている場合に、その発光用サイリスタＴが発光する。   Although detailed description of the operation of the switching thyristor S that is a switching element is omitted, the switching thyristor S is provided corresponding to the gate horizontal wirings GH1 to GH4, and when a select signal and a gate signal are given, The switch thyristor S is turned ON, and a gate signal is input to the corresponding gate horizontal wiring GH. At this time, when a light emission signal is given to the corresponding light emitting thyristor T to which the gate lateral wiring GH is connected, the light emitting thyristor T emits light.

本実施形態では、発光用サイリスタＴおよびスイッチ用サイリスタＳを、いずれも同じく第一半導体層（Ｎ型）、第二半導体層（Ｐ型）、第三半導体層（Ｎ型）、第四半導体層（Ｐ型）の層構成としている。これらは基板表面に分子線エピタキシャル成長および化学気相成長（ＣＶＤ）法などのエピタキシャル成長法を用いて順次積層して形成することができる。その後、フォトリソグラフィを用いたパターニングとエッチングとを用いて、各発光用サイリスタＴおよびスイッチ用サイリスタＳが形成される。したがって、一連の製造プロセスにおいて、発光用サイリスタＴおよびスイッチ用サイリスタＳを同時に形成することになるので、スイッチ用サイリスタＳおよび発光用サイリスタＴを構成する各半導体層の層構成が同一になる。結果として、スイッチ用サイリスタＳおよび発光用サイリスタＴはいずれも発光機能およびスイッチ機能の両方を兼ね備えたものになるが、スイッチ用サイリスタＳはそのうちスイッチ機能のみを用いる。このようにすれば同じ構造で特性が安定したものを一度に簡単に作製することができ、製造コストを低減することができる。   In the present embodiment, the light-emitting thyristor T and the switch thyristor S are all the same as the first semiconductor layer (N-type), the second semiconductor layer (P-type), the third semiconductor layer (N-type), and the fourth semiconductor layer. (P-type) layer structure. These can be sequentially stacked on the surface of the substrate using an epitaxial growth method such as molecular beam epitaxial growth and chemical vapor deposition (CVD). Thereafter, the light emitting thyristors T and the switch thyristors S are formed by patterning and etching using photolithography. Therefore, since the light emitting thyristor T and the switch thyristor S are formed simultaneously in a series of manufacturing processes, the semiconductor layers constituting the switch thyristor S and the light emitting thyristor T have the same layer configuration. As a result, both the switch thyristor S and the light emitting thyristor T have both the light emitting function and the switch function, but the switch thyristor S uses only the switch function. In this way, the same structure and stable characteristics can be easily manufactured at a time, and the manufacturing cost can be reduced.

本実施形態では、スイッチ用サイリスタＳは発光信号用ボンディングパッドＡ間に生じたスペースに配置される。複数の発光用サイリスタＴからなる１つの発光素子ブロックＢに対して、発光信号を供給するためのボンディングパッドを１つ備えることとなるので、発光信号用ボンディングパッドＡ間にスペースを生じ、そのスペースを有効に活用してスイッチ素子などを配置することができる。各スイッチ用サイリスタＳのアノードｃにゲート信号を供給するためのゲート信号入力端子Ｇとしてのボンディングパッドも、ボンディングパッド間に生じたスペースを活用して配置される。   In this embodiment, the switch thyristor S is disposed in a space generated between the light emitting signal bonding pads A. Since one light-emitting element block B composed of a plurality of light-emitting thyristors T is provided with one bonding pad for supplying a light-emitting signal, a space is generated between the light-emitting signal bonding pads A, and the space It is possible to arrange switch elements and the like by effectively utilizing the above. Bonding pads as gate signal input terminals G for supplying a gate signal to the anode c of each switch thyristor S are also arranged utilizing the space generated between the bonding pads.

ここで、スイッチ用サイリスタＳは、発光用サイリスタＴと同様にスイッチングの際に発光するが、その発光は不要であり、発光による光が発光用サイリスタＴに入射して発光用サイリスタＴのしきい値を変動させてしまう恐れがある。図３に示す本発明の実施形態では、これを防止するために、遮光膜１２を用いた例を示している。この遮光膜１２としては、その発光に対して不透明な材質から成る部材で表面を覆ったものとすればよい。適当な層間絶縁膜を施した場合には、ゲート横配線ＧＨに用いる金（Ａｕ）薄膜などが好適に用いられる。また、スイッチ用サイリスタＳと発光用サイリスタＴとをできるだけ遠ざけて配置することも有効であり、図６の平面図で示すように、ゲート横配線ＧＨを跨いで一方側に発光用サイリスタＴ、他方側にスイッチ用サイリスタＳを配置するようにしてもよい。さらに、本発明の構成によれば、発光素子を駆動させたときのスイッチ用サイリスタからの漏洩光に対しセカンドボンドのボンディング部やボンディングワイヤによる反射が少ないため、良好な画像が得られる発光装置となる。   Here, the switching thyristor S emits light at the time of switching in the same manner as the light emitting thyristor T. However, the light emission is unnecessary, and the light generated by the light emission enters the light emitting thyristor T and the threshold of the light emitting thyristor T is reached. There is a risk of changing the value. In the embodiment of the present invention shown in FIG. 3, an example using the light shielding film 12 is shown to prevent this. The light shielding film 12 may have a surface covered with a member made of a material opaque to the light emission. When an appropriate interlayer insulating film is provided, a gold (Au) thin film used for the gate lateral wiring GH is preferably used. It is also effective to dispose the switch thyristor S and the light-emitting thyristor T as far as possible. As shown in the plan view of FIG. 6, the light-emitting thyristor T and the other light-emitting thyristor T are arranged on one side across the gate horizontal wiring GH. A switch thyristor S may be arranged on the side. Furthermore, according to the configuration of the present invention, a light-emitting device capable of obtaining a good image because there is little reflection by a second bond bonding portion or a bonding wire with respect to leakage light from the switch thyristor when the light-emitting element is driven. Become.

［光プリントヘッド・画像形成装置］
図５は、本実施形態の発光装置を使用した光プリントヘッドおよび画像形成装置の基本的な構成を示す側面図である。 [Optical print head / image forming device]
FIG. 5 is a side view showing a basic configuration of an optical print head and an image forming apparatus using the light emitting device of the present embodiment.

本実施形態に示す本発明の光プリントヘッドは、本発明に係る発光装置１０が、各駆動ＩＣ（発光信号駆動ＩＣ、ゲート信号駆動ＩＣ、セレクト信号駆動部など）が設けられる回路基板に実装され、集光手段であるレンズアレイ８８と、レンズアレイ８８を保持する第一ホルダ８９と組み合わせられて構成される。   In the optical print head of the present invention shown in this embodiment, the light emitting device 10 according to the present invention is mounted on a circuit board provided with each drive IC (light emission signal drive IC, gate signal drive IC, select signal drive unit, etc.). The lens array 88, which is a condensing means, and a first holder 89 that holds the lens array 88 are combined.

レンズアレイ８８は、例えば発光素子の光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。また、発光装置１０が実装される回路基板およびレンズアレイ８８は、発光用サイリスタＴの光照射方向と、レンズアレイ８８のレンズの光軸方向とがほぼ一致するようにして位置合わせされて第一ホルダ８９により保持される。   The lens array 88 includes, for example, a plurality of lenses respectively disposed on the optical axis of the light emitting element, and is configured by integrally forming these lenses. The circuit board on which the light emitting device 10 is mounted and the lens array 88 are aligned and aligned so that the light irradiation direction of the light emitting thyristor T and the optical axis direction of the lenses of the lens array 88 substantially coincide. It is held by the holder 89.

本実施形態に示す画像形成装置８７は、Ｙ（イエロ）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の４色のカラー画像を形成するタンデム方式を採用した電子写真方式の画像形成装置であり、発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋを、感光体である感光体ドラム９０への露光装置に使用している。発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋは、各駆動ＩＣによって各色のカラー画像情報に基づいて駆動される。発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋの配列方向の長さは、紙などの記録シートの大きさに応じて、例えば２００ｍｍ〜４００ｍｍに選ばれる。   The image forming apparatus 87 shown in the present embodiment is an electrophotographic image forming system that employs a tandem system that forms four color images of Y (yellow), M (magenta), C (cyan), and K (black). The light emitting devices 10Y, 10M, 10C, and 10K are used as an exposure device for the photosensitive drum 90 that is a photosensitive member. The light emitting devices 10Y, 10M, 10C, and 10K are driven based on the color image information of each color by each driving IC. The length of the light emitting devices 10Y, 10M, 10C, and 10K in the arrangement direction is selected from 200 mm to 400 mm, for example, depending on the size of the recording sheet such as paper.

画像形成装置８７は、この発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋのほか、大略的に、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋと、４つの現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋと、転写手段である転写ベルト９２と、４つのクリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋと、４つの帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋと、定着手段９５と、制御手段９６とを含んで構成される。   In addition to the light emitting devices 10Y, 10M, 10C, and 10K, the image forming apparatus 87 generally includes four photosensitive drums 90Y, 90M, 90C, and 90K, and four developer supply units 91Y, 91M, 91C, and 91K. A transfer belt 92 as transfer means, four cleaners 93Y, 93M, 93C, 93K, four chargers 94Y, 94M, 94C, 94K, a fixing means 95, and a control means 96. The

各発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋの発光用サイリスタＴからの光は、レンズアレイ８８を介して各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに集光して照射される。   Light from the light emitting thyristors T of the light emitting devices 10Y, 10M, 10C, and 10K is condensed and irradiated onto the photosensitive drums 90Y, 90M, 90C, and 90K via the lens array 88.

各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、例えば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。   Each of the photoconductive drums 90Y, 90M, 90C, and 90K is formed by, for example, attaching a photoconductive layer to the surface of a cylindrical substrate, and the outer peripheral surface thereof receives light from the light emitting devices 10Y, 10M, 10C, and 10K. Then, an electrostatic latent image forming position where the electrostatic latent image is formed is set.

各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに現像剤を供給する現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写ベルト９２、クリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋ、および帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋがそれぞれ配置される。感光体ドラム９０に現像剤によって形成された画像を記録シートに転写する転写ベルト９２は、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに対して共通に設けられる。   The exposed photosensitive drums 90Y, 90M, 90C, and 90K are sequentially exposed at the periphery of the photosensitive drums 90Y, 90M, 90C, and 90K toward the downstream side in the rotational direction with respect to the electrostatic latent image forming positions. Developer supplying means 91Y, 91M, 91C, 91K for supplying developer to the transfer belt 92, cleaners 93Y, 93M, 93C, 93K, and chargers 94Y, 94M, 94C, 94K are arranged, respectively. A transfer belt 92 that transfers an image formed on the photosensitive drum 90 with a developer onto a recording sheet is provided in common to the four photosensitive drums 90Y, 90M, 90C, and 90K.

感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、第二ホルダによって保持され、この第二ホルダと第一ホルダ８９とは、相対的に固定される。各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの回転軸方向と、各発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋの配列方向Ｘとがほぼ一致するようにして位置合わせされる。   The photosensitive drums 90Y, 90M, 90C, and 90K are held by a second holder, and the second holder and the first holder 89 are relatively fixed. The photoconductor drums 90Y, 90M, 90C, and 90K are aligned so that the rotational axis directions of the photoconductor drums 90Y, 90M, 90C, and 90K substantially coincide with the arrangement direction X of the light emitting devices 10Y, 10M, 10C, and 10K.

転写ベルト９２によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段９５に搬送される。定着手段９５は、記録シートに転写された現像剤を定着させる。感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、回転駆動手段によって回転される。   The recording sheet is conveyed by the transfer belt 92, and the recording sheet on which an image is formed by the developer is conveyed to the fixing unit 95. The fixing unit 95 fixes the developer transferred to the recording sheet. The photosensitive drums 90Y, 90M, 90C, and 90K are rotated by a rotation driving unit.

制御手段９６は、光プリントヘッドの各駆動ＩＣにクロック信号および画像情報を与えるとともに、感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋを回転駆動する回転駆動手段、現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写ベルト９２、帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋおよび定着手段９５の各部を制御する。   The control unit 96 supplies a clock signal and image information to each drive IC of the optical print head, and also rotates and drives the photosensitive drums 90Y, 90M, 90C, and 90K, and developer supply units 91Y, 91M, 91C, 91K, the transfer belt 92, the chargers 94Y, 94M, 94C, 94K and the fixing unit 95 are controlled.

本発明の光プリントヘッドおよび本発明の画像形成装置は、小型で良好な画質性能を有するものとなる。また、例えば発光素子の高密度化などの高機能化にも対応しやすいものであるので高精細化や高速化に有利な光プリントヘッドもしくは画像形成装置となる。   The optical print head of the present invention and the image forming apparatus of the present invention are small and have good image quality performance. Further, since it is easy to cope with higher functions such as higher density of light emitting elements, for example, an optical print head or an image forming apparatus advantageous for higher definition and higher speed is obtained.

なお、本発明は前述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。   The present invention is not limited to the above-described embodiment, and various changes and improvements can be made without departing from the gist of the present invention.

本発明の発光装置の実施形態の一例を示す平面模式図である。It is a plane schematic diagram which shows an example of embodiment of the light-emitting device of this invention. （ａ），（ｂ）は引出電極の変形例を示す模式図である。(A), (b) is a schematic diagram which shows the modification of an extraction electrode. 本発明の発光装置の実施形態の一例である発光サイリスタアレイチップの平面図である。It is a top view of the light emitting thyristor array chip which is an example of embodiment of the light-emitting device of this invention. 発光用サイリスタＴのアノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。It is a graph which shows the forward voltage-current characteristic which is the relationship between the anode voltage of the thyristor T for light emission, and an anode current. 本発明の実施形態の一例である光プリントヘッドおよび画像形成装置の基本的な構成を示す側面図である。1 is a side view showing a basic configuration of an optical print head and an image forming apparatus which are an example of an embodiment of the present invention.

符号の説明Explanation of symbols

１：回路基板
２：第一ボンディングパッド（第一電極パッド）
３：発光素子チップ
４：発光部
５：第二ボンディングパッド（第二電極パッド）
６：ボンディングワイヤ
６ａ：ファーストボンド
６ｂ：セカンドボンド
７：引出電極
７ａ：接続箇所
８：発光素子
１０：発光装置 1: Circuit board 2: First bonding pad (first electrode pad)
3: Light emitting element chip 4: Light emitting part 5: Second bonding pad (second electrode pad)
6: Bonding wire 6a: First bond 6b: Second bond 7: Lead electrode 7a: Connection location 8: Light emitting element 10: Light emitting device

Claims (7)

回路基板と、
前記回路基板上に設けられた第一電極パッドと、
前記回路基板上に配置され、発光部を備えた発光素子チップと、
前記発光素子チップ上に設けられた四角形状の第二電極パッドと、
前記第一電極パッドに対してファーストボンドが接続され、前記第二電極パッドに対してセカンドボンドが接続されたボンディングワイヤであって、前記ファーストボンドと前記セカンドボンドとを結ぶ直線が前記第二電極パッドの対角方向に沿うように設けられたボンディングワイヤと、を具備する発光装置。 A circuit board;
A first electrode pad provided on the circuit board;
A light emitting device chip disposed on the circuit board and provided with a light emitting unit;
A quadrangular second electrode pad provided on the light emitting element chip;
A bonding wire in which a first bond is connected to the first electrode pad and a second bond is connected to the second electrode pad, and a straight line connecting the first bond and the second bond is the second electrode And a bonding wire provided along the diagonal direction of the pad. 前記発光素子チップ上に設けられ、前記発光部と前記第二電極パッドとを電気的に接続するとともに、前記第二電極パッドの１つの頂点部寄りに接続された引出電極をさらに具備し、
前記ボンディングワイヤが、前記第二電極パッドの前記１つの頂点部を含まない対角方向にボンディングされる請求項１に記載の発光装置。 Provided on the light emitting element chip, electrically connecting the light emitting portion and the second electrode pad, and further comprising an extraction electrode connected to one apex portion of the second electrode pad;
The light emitting device according to claim 1, wherein the bonding wire is bonded in a diagonal direction not including the one apex portion of the second electrode pad. 前記引出電極は、前記第二電極パッドとの接続箇所が前記対角方向に沿う方向に引き出されている請求項２に記載の発光装置。   3. The light emitting device according to claim 2, wherein a connection portion of the extraction electrode with the second electrode pad is extracted in a direction along the diagonal direction. 前記発光部は、所定間隔で配列された複数の発光素子であり、
前記第二電極パッドは、前記複数の発光素子の配列方向に沿って複数個配列されている請求項１乃至請求項３のいずれか一項に記載の発光装置。 The light emitting unit is a plurality of light emitting elements arranged at a predetermined interval,
4. The light emitting device according to claim 1, wherein a plurality of the second electrode pads are arranged along an arrangement direction of the plurality of light emitting elements. 5. 前記発光素子は、アノード電極、カソード電極およびゲート電極を有する発光サイリスタであり、
隣接する２つの前記第二電極パッド間に設けられるとともに前記ゲート電極に接続され、前記発光サイリスタと同じ層構成を有するスイッチング素子をさらに具備する請求項４に記載の発光装置。 The light emitting element is a light emitting thyristor having an anode electrode, a cathode electrode and a gate electrode,
5. The light emitting device according to claim 4, further comprising a switching element provided between two adjacent second electrode pads and connected to the gate electrode and having the same layer configuration as the light emitting thyristor. 請求項４または請求項５に記載の発光装置と、
前記発光素子からの光を外部に結像させる集光手段と、を具備する光プリントヘッド。 A light emitting device according to claim 4 or 5,
A light condensing means for focusing light from the light emitting element on the outside; 請求項６に記載の光プリントヘッドと、
前記集光手段によって結像した前記発光素子からの光により露光される感光体と、
前記感光体に現像剤を供給する現像剤供給手段と、
前記感光体上に前記現像剤によって形成された画像を記録シートに転写する転写手段と、
前記記録シートに転写された現像剤を定着させる定着手段と、を具備する画像形成装置。 An optical print head according to claim 6;
A photoconductor exposed by light from the light emitting element imaged by the light collecting means;
Developer supply means for supplying a developer to the photoreceptor;
Transfer means for transferring an image formed by the developer on the photoreceptor to a recording sheet;
An image forming apparatus comprising: a fixing unit that fixes the developer transferred to the recording sheet.
JP2008166787A 2008-06-26 2008-06-26 Light-emitting device, optical print head and image forming device Pending JP2010010318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008166787A JP2010010318A (en) 2008-06-26 2008-06-26 Light-emitting device, optical print head and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008166787A JP2010010318A (en) 2008-06-26 2008-06-26 Light-emitting device, optical print head and image forming device

Publications (1)

Publication Number Publication Date
JP2010010318A true JP2010010318A (en) 2010-01-14

Family

ID=41590469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008166787A Pending JP2010010318A (en) 2008-06-26 2008-06-26 Light-emitting device, optical print head and image forming device

Country Status (1)

Country Link
JP (1) JP2010010318A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283965A (en) * 2009-07-23 2009-12-03 Suzuka Fuji Xerox Co Ltd Semiconductor device and wire bonding method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283965A (en) * 2009-07-23 2009-12-03 Suzuka Fuji Xerox Co Ltd Semiconductor device and wire bonding method

Similar Documents

Publication Publication Date Title
EP2272677B1 (en) Semiconductor device, optical print head and image forming apparatus
JP5625778B2 (en) Light emitting chip, light emitting device, print head, and image forming apparatus
JP4279304B2 (en) Semiconductor device, LED print head, and image forming apparatus
JP5724520B2 (en) Light emitting chip, print head, and image forming apparatus
US11275322B2 (en) Semiconductor light emitting device having a shift thyrister with a laminated structure, exposure head, and image forming apparatus
JP2008166610A (en) Light emitting element array, light emitting device and image forming apparatus
US8022418B2 (en) Composite semiconductor device, LED print head that employs the composite semiconductor device, and image forming apparatus that employs the LED print head
JP4607696B2 (en) Light emitting device and image recording device
US8729569B2 (en) Light-emitting chip, print head and image forming apparatus
JP2010010318A (en) Light-emitting device, optical print head and image forming device
JPWO2008155940A1 (en) LIGHT EMITTING DEVICE, ITS MANUFACTURING METHOD, AND IMAGE FORMING DEVICE
US20200319573A1 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
JP2007157761A (en) Connection structure of signal transmission line, light-emitting device, and image-forming device
US8587628B2 (en) Driver apparatus, print head, and image forming apparatus
JP4574006B2 (en) Image forming apparatus
JP5664012B2 (en) Light emitting element array chip, light emitting element head, and image forming apparatus
JP2009262419A (en) Light emitting device and image forming apparatus
JP4732786B2 (en) Light emitting device and image forming apparatus
JP7245101B2 (en) Semiconductor light emitting device, exposure head and image forming device
JP5546315B2 (en) Electronic device, optical print head, and image forming apparatus
US20120212566A1 (en) Light emitting component, print head, and image forming apparatus
JP2022127399A (en) Light emitting component, optical writer using the same, and image forming apparatus
JP5000569B2 (en) Light emitting element array and image forming apparatus having the same
JP4786314B2 (en) Light emitting device and image forming apparatus
JP4710936B2 (en) Exposure equipment