JP2010009929A

JP2010009929A - Connection state detecting device, connection state detecting method, and disk changer device

Info

Publication number: JP2010009929A
Application number: JP2008167753A
Authority: JP
Inventors: Takashi Shimazu; 貴志島津
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-06-26
Filing date: 2008-06-26
Publication date: 2010-01-14

Abstract

<P>PROBLEM TO BE SOLVED: To provide a connected state detecting device, a connected state detecting method, and a disc changer device capable of detecting a connected state of a substrate at a low cost. <P>SOLUTION: A CPU11 of a host substrate 1 has an A/D converter 3 connected to respective connectors 12-1 to 12-M, a pull-up resistor 13, and a power supply Vcc. The substrates 2-1 to 2-N have the connectors 21-1 to 21-N, and pull-down resistors 22-1 to 22-N respectively. A theoretical value of a voltage measured value of the A/D converter 3 corresponding to the connected state of the host substrate 1 and the substrates 2-1 to 2-N is memorized in a memory 14 of the CPU11 in advance. In the case of detecting the connected state of the host substrate 1 and the substrates 2-1 to 2-N, the CPU11 can extract the theoretical value of the voltage measured value which coincides with an actual measured value of the voltage measured by the A/D converter 3 and memorized in the memory 14 in advance, and can estimate that the connected state corresponding to the coincided theoretical value is the current connected state. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、１つのホスト基板に複数の基板が接続されて構成される電子機器における接続状態検出装置、接続状態検出方法及びディスクチェンジャ装置に関する。 The present invention relates to a connection state detection device, a connection state detection method, and a disk changer device in an electronic apparatus configured by connecting a plurality of substrates to one host substrate.

電子回路が実装された基板等が複数個接続されて構成される電子機器がある。
このような電子機器においては、それぞれ別個の機能を有する基板間において、信号をやり取りすることにより、電子機器全体の機能を実現している。
このような電子機器には、基板にコネクタを設け、基板間の接続をコネクタ同士でハーネスにより接続することで、基板間の接続或いは取り外しを容易に行うことができるように設計されているものがある。このような電子機器においては、ハーネスがコネクタから外れている等の理由による接続不良を速やかに検出することが必要である。 There is an electronic device configured by connecting a plurality of substrates on which electronic circuits are mounted.
In such an electronic device, the functions of the entire electronic device are realized by exchanging signals between substrates having different functions.
Such electronic devices are designed so that connections between substrates can be easily connected or detached by providing connectors on the substrates and connecting the connectors between the connectors with a harness. is there. In such an electronic device, it is necessary to quickly detect a connection failure due to a reason that the harness is disconnected from the connector.

接続不良が生じた場合、電子機器の機能に不具合が生じる。このような場合、複数の基板間の接続状態を目視等によって確認する場合は、手間と時間が多くかかってしまう、という不利益があった。
このため、複数の基板間の接続状態を電気的に常時監視する技術が、例えば特許文献１に開示されている。
特開２００７−０５９３４５号広報 When a connection failure occurs, a malfunction occurs in the function of the electronic device. In such a case, when the connection state between the plurality of substrates is confirmed by visual observation or the like, there is a disadvantage that it takes a lot of labor and time.
For this reason, for example, Patent Literature 1 discloses a technique for electrically monitoring the connection state between a plurality of substrates.
Japanese Laid-Open Patent Publication No. 2007-059345

しかし、特許文献１に開示された技術では、基板と、基板の接続状態を監視するＣＰＵそれぞれにポート（入出力端子）が１つずつ必要であるため、多くのポートを有するＣＰＵが必要となる。このため、ＣＰＵのコストが上昇する、或いは配線が難しくなる、といった不利益が生じる。 However, since the technology disclosed in Patent Document 1 requires one port (input / output terminal) for each of the board and the CPU that monitors the connection state of the board, a CPU having many ports is required. . For this reason, there is a disadvantage that the cost of the CPU increases or wiring becomes difficult.

本発明は上述した不利益を解消するためになされたものであり、低コストで基板の接続状態を検出できる接続状態検出装置、接続状態検出方法及びディスクチェンジャ装置を提供することを目的とする。 The present invention has been made to solve the above disadvantages, and an object thereof is to provide a connection state detection device, a connection state detection method, and a disk changer device that can detect the connection state of a substrate at a low cost.

上記した不利益を解消するために、第１の発明の接続状態検出方法は、第１のコネクタと、前記第１のコネクタに接続される第１の抵抗と、を有する複数の基板と、Ａ／Ｄコンバータを有する制御部と、複数の第２のコネクタと、前記Ａ／Ｄコンバータ及び前記複数の第２のコネクタに接続される電源部及び第２の抵抗と、メモリとを有するホスト基板と、を有し、前記複数の第２のコネクタのいずれかは、前記基板の第１のコネクタと信号線を介して接続され、前記制御部は、前記メモリに予め記憶された、前記複数の第２のコネクタのいずれかと前記基板の第１のコネクタとの接続状態に応じて、前記基板ごとに異なる前記第１の抵抗の抵抗値と、前記第２の抵抗の抵抗値と、前記電源部の電圧とを基に算出される電圧の理論値を参照して、前記Ａ／Ｄコンバータが測定する電圧の実測値と一致する前記複数の第２のコネクタのいずれかと前記基板の第１のコネクタとの接続状態を検出する。 In order to eliminate the disadvantages described above, a connection state detection method according to a first aspect of the present invention includes a plurality of substrates having a first connector and a first resistor connected to the first connector; A control unit having a / D converter, a plurality of second connectors, a power supply unit and a second resistor connected to the A / D converter and the plurality of second connectors, and a host substrate having a memory Any one of the plurality of second connectors is connected to the first connector of the board via a signal line, and the control unit is stored in the memory in advance. A resistance value of the first resistor, a resistance value of the second resistor, and a resistance value of the second resistor, which are different for each substrate, depending on a connection state between any one of the two connectors and the first connector of the substrate. Refer to the theoretical value of the voltage calculated based on the voltage. To detect a connection state between the first connector of the substrate and one of the plurality of second connectors, wherein the A / D converter matches the measured value of the voltage to be measured.

第２の発明の接続状態検出方法は、第１のコネクタと、前記第１のコネクタに接続される第１の抵抗と、を有する複数の基板と、Ａ／Ｄコンバータと、複数の第２のコネクタと、前記Ａ／Ｄコンバータ及び前記複数の第２のコネクタに接続される電源部及び第２の抵抗と、メモリとを有するホスト基板とが、前記複数の第２のコネクタのいずれかと、前記基板の第１のコネクタとが信号線を介して接続されている場合に、前記メモリに予め記憶された、前記複数の第２のコネクタのいずれかと前記基板の第１のコネクタとの接続状態に応じて、前記基板ごとに異なる前記第１の抵抗の抵抗値と、前記第２の抵抗の抵抗値と、前記電源部の電圧とを基に算出される電圧の理論値を参照して、前記Ａ／Ｄコンバータが測定する電圧の実測値と一致する前記複数の第２のコネクタのいずれかと前記基板の第１のコネクタとの接続状態を検出する。 According to a second aspect of the present invention, there is provided a connection state detection method comprising: a plurality of substrates having a first connector; a first resistor connected to the first connector; an A / D converter; A host board having a connector, a power source connected to the A / D converter and the plurality of second connectors, a second resistor, and a memory, and any of the plurality of second connectors, When the first connector of the board is connected via the signal line, the connection state between any one of the plurality of second connectors and the first connector of the board stored in advance in the memory Accordingly, referring to the theoretical value of the voltage calculated on the basis of the resistance value of the first resistor, the resistance value of the second resistor, and the voltage of the power supply unit that are different for each substrate, Matches the actual voltage measured by the A / D converter One of said plurality of second connector to detect a connection state between the first connector of the substrate that.

第３の発明のディスクチェンジャ装置は、ディスクを投入可能なディスク投入口と、前記ディスク投入口に投入された複数のディスクを格納可能な複数の格納箇所を有する格納部と、前記ディスク投入口に投入されたディスクを前記格納部のいずれかの格納箇所に搬送する搬送機構と、を有するディスクチェンジャ機構と、複数の操作キーを有する操作部と、前記操作部に対する操作に応じて、前記搬送機構により投入されたディスクを前記格納部のいずれかの格納箇所に格納させるディスクチェンジャ機構と、Ａ／Ｄコンバータを有する制御部と、ホスト基板と、を有し、前記格納部の複数の格納箇所及び前記搬送機構は、第１のコネクタと、前記第１のコネクタに接続される第１の抵抗と、を有する複数の基板により構成され、前記ホスト基板は、複数の第２のコネクタと、前記Ａ／Ｄコンバータ及び前記複数の第２のコネクタに接続される電源部及び第２の抵抗と、メモリとを有し、前記複数の第２のコネクタのいずれかは、前記基板の第１のコネクタと信号線を介して接続され、前記制御部は、前記メモリに予め記憶された、前記複数の第２のコネクタのいずれかと前記基板の第１のコネクタとの接続状態に応じて、前記基板ごとに異なる前記第１の抵抗の抵抗値と、前記第２の抵抗の抵抗値と、前記電源部の電圧とを基に算出される電圧の理論値を参照して、前記Ａ／Ｄコンバータが測定する電圧の実測値と一致する前記複数の第２のコネクタのいずれかと前記基板の第１のコネクタとの接続状態を検出する。 According to a third aspect of the present invention, there is provided a disk changer device comprising: a disk slot capable of loading a disk; a storage unit having a plurality of storage locations capable of storing a plurality of disks loaded in the disk slot; and the disk slot. A transport mechanism that transports a loaded disc to any storage location of the storage unit; a disk changer mechanism having a plurality of operation keys; and the transport mechanism according to an operation on the operation unit. A disk changer mechanism for storing the disk loaded in any one of the storage locations of the storage unit, a control unit having an A / D converter, and a host board, and a plurality of storage locations of the storage unit, The transport mechanism includes a plurality of substrates having a first connector and a first resistor connected to the first connector, and the host The board includes a plurality of second connectors, a power supply unit and a second resistor connected to the A / D converter and the plurality of second connectors, and a memory, and the plurality of second connectors. Is connected to the first connector of the board via a signal line, and the control unit stores one of the plurality of second connectors stored in advance in the memory and the first of the board. The theoretical value of the voltage calculated based on the resistance value of the first resistor, the resistance value of the second resistor, and the voltage of the power supply unit, which differ depending on the connection state with the connector. Referring to FIG. 5, the connection state between any one of the plurality of second connectors that matches the actual measured value of the voltage measured by the A / D converter and the first connector of the board is detected.

以下、本発明の実施形態の接続状態検出装置１００について説明する。
接続状態検出装置１００は、ホスト基板１（本発明のホスト基板に対応）に対して複数の基板２−１〜２−Ｎ（Ｎは正の整数）（本発明の基板に対応）が接続される構成を有する。
接続状態検出装置１００の構成の一例を図１に示す。
図１に示すように、ホスト基板１はＣＰＵ１１（本発明の制御部に対応）、複数のコネクタ１２−１〜１２−Ｍ（Ｍは正の整数）（本発明の第２のコネクタに対応）、プルアップ抵抗１３（本発明の第２の抵抗に対応）、メモリ１４（本発明のメモリに対応）、電源Ｖｃｃ（本発明の電源部に対応）を有する。
ＣＰＵ１１は、Ａ／Ｄコンバータ３（本発明のＡ／Ｄコンバータに対応）を有する。ＣＰＵ１１は、Ａ／Ｄコンバータ３のポート（Ａ／Ｄポート）を１つ有し、ＣＰＵ１１のＡ／Ｄポートはコネクタ１２−１〜１２−Ｍのそれぞれに接続されている。
電源Ｖｃｃおよびプルアップ抵抗１３は、Ａ／Ｄポートおよびコネクタ１２−１〜１２−Ｎに接続されている。以下では、プルアップ抵抗１３の抵抗値をＲｕｐと記載する。
メモリ１４は、例えば不揮発性メモリ、例えばＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）で構成された記憶デバイスである。 Hereinafter, the connection state detection apparatus 100 according to the embodiment of the present invention will be described.
In the connection state detection apparatus 100, a plurality of substrates 2-1 to 2-N (N is a positive integer) (corresponding to the substrate of the present invention) are connected to the host substrate 1 (corresponding to the host substrate of the present invention). Has a configuration.
An example of the configuration of the connection state detection apparatus 100 is shown in FIG.
As shown in FIG. 1, the host board 1 includes a CPU 11 (corresponding to the control unit of the present invention), a plurality of connectors 12-1 to 12-M (M is a positive integer) (corresponding to the second connector of the present invention). , A pull-up resistor 13 (corresponding to the second resistor of the present invention), a memory 14 (corresponding to the memory of the present invention), and a power supply Vcc (corresponding to the power supply unit of the present invention).
The CPU 11 has an A / D converter 3 (corresponding to the A / D converter of the present invention). The CPU 11 has one port (A / D port) of the A / D converter 3, and the A / D port of the CPU 11 is connected to each of the connectors 12-1 to 12-M.
The power supply Vcc and the pull-up resistor 13 are connected to the A / D port and the connectors 12-1 to 12-N. Hereinafter, the resistance value of the pull-up resistor 13 is referred to as Rup.
The memory 14 is a storage device configured by, for example, a nonvolatile memory, for example, an EEPROM (Electrically Erasable and Programmable Read Only Memory).

ホスト基板１のコネクタ１２−１〜１２−Ｍには、複数の基板２−１〜２−Ｎがそれぞれ接続される。従って、Ｍ≧Ｎである。ホスト基板１と複数の基板２−１〜２−Ｎとの間の接続は、例えばフレキシブルケーブルやハーネス等の信号線４によって行われる。 A plurality of substrates 2-1 to 2-N are connected to the connectors 12-1 to 12-M of the host substrate 1, respectively. Therefore, M ≧ N. The connection between the host substrate 1 and the plurality of substrates 2-1 to 2-N is performed by a signal line 4 such as a flexible cable or a harness.

基板２−１〜２−Ｎは、それぞれ固有の機能を実現する基板モジュールである。
基板２−１〜２−Ｎは、それぞれ１つのコネクタ２１−１〜２１−Ｎ（本発明の第１のコネクタに対応）を有する。すなわち、ホスト基板１のコネクタ１２−１〜１２−Ｍと、基板２−１〜２−Ｎのコネクタ２１−１〜２１−Ｎとが互いに信号線４により電気的に接続される。
また、基板２−１〜２−Ｎは、コネクタ２１−１〜２１−Ｎに接続された、基板ごとに異なる抵抗値を有するプルダウン抵抗２２−１〜２２−Ｎ（本発明の第１の抵抗に対応）を有する。プルダウン抵抗２２−１〜２２−Ｎは、それぞれコネクタ２１−１〜２１−Ｎと基準電位部ＧＮＤに接続されている。以下では、プルダウン抵抗２２−１〜２２−Ｎそれぞれの抵抗値を、Ｒ−１〜Ｒ−Ｎと記載する。 The boards 2-1 to 2-N are board modules that realize unique functions.
Each of the substrates 2-1 to 2-N has one connector 21-1 to 21-N (corresponding to the first connector of the present invention). That is, the connectors 12-1 to 12 -M of the host board 1 and the connectors 21-1 to 21 -N of the boards 2-1 to 2-N are electrically connected to each other by the signal line 4.
The boards 2-1 to 2-N are connected to the connectors 21-1 to 21-N, and have pull-down resistors 22-1 to 22-N (first resistors of the present invention) having different resistance values for each board. Corresponding). The pull-down resistors 22-1 to 22-N are connected to the connectors 21-1 to 21-N and the reference potential portion GND, respectively. Hereinafter, the resistance values of the pull-down resistors 22-1 to 22-N are described as R-1 to RN.

本実施形態の接続状態検出装置１００は、ホスト基板１に対する基板２−１〜２−Ｎの接続状態を監視するために、以上説明した構成を有する。勿論、各基板２−１〜２−Ｎはそれぞれ何らかの機能を実現するための電子部品類を他に有し、これらはコネクタ２１−１〜２１−Ｎを介してホスト基板１に電気的に接続されている。しかし、本実施形態ではこれらの電子部品類についての説明は省略し、ホスト基板１に対する基板２−１〜２−Ｎの接続状態接続状態を監視するための構成についてのみ説明する。 The connection state detection apparatus 100 of the present embodiment has the configuration described above in order to monitor the connection state of the substrates 2-1 to 2-N with respect to the host substrate 1. Of course, each of the boards 2-1 to 2-N has other electronic components for realizing some functions, and these are electrically connected to the host board 1 via the connectors 21-1 to 21-N. Has been. However, in the present embodiment, description of these electronic components is omitted, and only the configuration for monitoring the connection state of the boards 2-1 to 2-N with respect to the host board 1 will be described.

本実施形態の接続状態検出装置１００では、ホスト基板１のＣＰＵ１１のＡ／Ｄコンバータ３により測定される電圧値により、基板２−１〜２−Ｎの接続状態を監視している。
以下、ＣＰＵ１１のＡ／Ｄコンバータ３により測定される電圧値による基板２−１〜２−Ｎの接続状態の監視方法について詳細に説明する。
ホスト基板１にＮ個の基板２−１〜２−Ｎが接続されているとき、ＣＰＵ１１のＡ／Ｄコンバータ３により測定される電圧値Ｖは、以下の数式１により与えられる。 In the connection state detection apparatus 100 of this embodiment, the connection state of the boards 2-1 to 2-N is monitored based on the voltage value measured by the A / D converter 3 of the CPU 11 of the host board 1.
Hereinafter, a method for monitoring the connection state of the substrates 2-1 to 2-N based on the voltage value measured by the A / D converter 3 of the CPU 11 will be described in detail.
When N substrates 2-1 to 2-N are connected to the host substrate 1, the voltage value V measured by the A / D converter 3 of the CPU 11 is given by Equation 1 below.

ただし、Ｒｅｑは基板２−１〜２−Ｎまでのプルダウン抵抗２２−１〜２２−Ｎの合成抵抗であり、すなわち、
１／Ｒｅｑ＝１／Ｒ−１＋１／Ｒ−２＋…＋１／Ｒ−Ｎ
で与えられる。

However, Req is a combined resistance of pull-down resistors 22-1 to 22-N to the substrates 2-1 to 2-N, that is,
1 / Req = 1 / R−1 + 1 / R−2 +... + 1 / R−N
Given in.

本実施形態の接続状態検出装置１００では、上述した数式１により、ＣＰＵ１１のＡ／Ｄコンバータ３が測定する電圧値を基に、基板２−１〜２−Ｎのうち、接続されている基板と接続されていない基板とを検出する。
以下、基板２−１〜２−Ｎの接続の検出について、具体例を示して説明する。
例えば、図２に示すように、４個の基板２−１〜２−４がホスト基板１に接続される場合について考える。
図２に示すように、基板２−１は、抵抗値Ｒ−１＝１．０ｋΩのプルダウン抵抗を有する。
図２に示すように、基板２−２は、抵抗値Ｒ−２＝２．２ｋΩのプルダウン抵抗を有する。
図２に示すように、基板２−３は、抵抗値Ｒ−３＝４．７ｋΩのプルダウン抵抗を有する。
図２に示すように、基板２−４は、抵抗値Ｒ−４＝８．２ｋΩのプルダウン抵抗を有する。
また、ホスト基板１のプルアップ抵抗は抵抗値Ｒｕｐ＝１．０ｋΩであるとする。
なお、図２においては、基板２−１〜２−４のコネクタ２１−１〜２１−４と接続されていないホスト基板１側のコネクタについては図示を省略している。 In the connection state detection apparatus 100 according to the present embodiment, based on the voltage value measured by the A / D converter 3 of the CPU 11 according to Equation 1 described above, the connected board among the boards 2-1 to 2-N Detects a board that is not connected.
Hereinafter, detection of the connection of the substrates 2-1 to 2-N will be described with a specific example.
For example, consider the case where four substrates 2-1 to 2-4 are connected to the host substrate 1 as shown in FIG.
As shown in FIG. 2, the substrate 2-1 has a pull-down resistor having a resistance value R-1 = 1.0 kΩ.
As shown in FIG. 2, the substrate 2-2 has a pull-down resistor having a resistance value R-2 = 2.2 kΩ.
As shown in FIG. 2, the substrate 2-3 has a pull-down resistor having a resistance value R−3 = 4.7 kΩ.
As shown in FIG. 2, the substrate 2-4 has a pull-down resistor having a resistance value R-4 = 8.2 kΩ.
The pull-up resistance of the host substrate 1 is assumed to have a resistance value Rup = 1.0 kΩ.
In FIG. 2, the illustration of the connectors on the host board 1 side that are not connected to the connectors 21-1 to 21-4 of the boards 2-1 to 2-4 is omitted.

本実施形態の接続状態検出装置１００では、ホスト基板１と基板２−１〜２−４の接続状態に応じて、ＣＰＵ１１のＡ／Ｄコンバータ３による電圧の測定値が異なる。ホスト基板１と基板２−１〜２−４との様々な接続状態におけるＡ／Ｄコンバータ３による測定値の理論値（上記数式１により算出した値）を図３に示す。
図３は、ホスト基板１と基板２−１〜２−４の接続状態に応じたＡ／Ｄコンバータ３の測定する電圧値の理論値を示した図である。 In the connection state detection device 100 of the present embodiment, the measured value of the voltage by the A / D converter 3 of the CPU 11 varies depending on the connection state between the host substrate 1 and the substrates 2-1 to 2-4. FIG. 3 shows theoretical values (values calculated by the above mathematical formula 1) of measured values by the A / D converter 3 in various connection states between the host substrate 1 and the substrates 2-1 to 2-4.
FIG. 3 is a diagram illustrating theoretical values of voltage values measured by the A / D converter 3 in accordance with the connection state between the host substrate 1 and the substrates 2-1 to 2-4.

図３には、ホスト基板１と４個の基板２−１〜２−４との全ての接続状態においてＡ／Ｄコンバータ３が測定する電圧値の理論値が示されている。
図３に示した全ての接続状態におけるＡ／Ｄコンバータ３が測定する電圧値の理論値は例えばＣＰＵ１１が有するメモリ１４に予め記憶される。
そして、ホスト基板１と基板２−１〜２−４との接続状態を確認する場合には、ＣＰＵ１１は、Ａ／Ｄコンバータ３により測定された電圧値の実測値と、メモリ１４に記憶された理論値とを比較する。そして、実測値に最も近い理論値を抽出する。従って、抽出した理論値に対応する接続状態が実際の接続状態であると推定することができる。 FIG. 3 shows theoretical values of voltage values measured by the A / D converter 3 in all connection states between the host substrate 1 and the four substrates 2-1 to 2-4.
The theoretical value of the voltage value measured by the A / D converter 3 in all the connection states shown in FIG. 3 is stored in advance in the memory 14 of the CPU 11, for example.
When confirming the connection state between the host board 1 and the boards 2-1 to 2-4, the CPU 11 stores the measured value of the voltage value measured by the A / D converter 3 and the memory 14. Compare with theoretical values. Then, the theoretical value closest to the actually measured value is extracted. Therefore, it can be estimated that the connection state corresponding to the extracted theoretical value is the actual connection state.

上述した具体例では、基板２−２のみ接続が遮断され、他の基板はホスト基板１と接続されている場合には、図３に示すように、Ａ／Ｄコンバータ３が測定する電圧値は１．４１Ｖであることがわかっている。従って、ＣＰＵ１１が基板２−１〜２−４の接続状態を検出する時には、Ａ／Ｄコンバータ３が測定した電圧値の実測値が１．４１Ｖ付近の値であるとき、基板２−２のみが接続不良となっており、他の基板に関しては確実に接続されている、ということがわかる。 In the specific example described above, when only the board 2-2 is disconnected and the other board is connected to the host board 1, the voltage value measured by the A / D converter 3 is as shown in FIG. It is known to be 1.41V. Therefore, when the CPU 11 detects the connection state of the substrates 2-1 to 2-4, when the actual measurement value of the voltage value measured by the A / D converter 3 is a value near 1.41 V, only the substrate 2-2 is present. It can be seen that the connection is poor and that other substrates are securely connected.

すなわち、本実施形態の接続状態検出装置１００では、ホスト基板１に対して複数の基板２−１〜２−Ｎが接続されている。
ホスト基板１のＣＰＵ１１は、各コネクタ１２−１〜１２−Ｍ及びプルアップ抵抗１３及び電源Ｖｃｃに接続されたＡ／Ｄコンバータ３を有する。
基板２−１〜２−Ｎは、それぞれコネクタ２１−１〜２１−Ｎと、プルダウン抵抗２２−１〜２２−Ｎを有する。ホスト基板１のコネクタ１２−１〜１２−Ｍと、基板２のコネクタ２１−１〜２１−Ｎとが信号線で接続されることにより、ホスト基板１と基板２−１〜２−Ｎとが接続される。
ＣＰＵ１１のメモリ１４には、ホスト基板１と基板２−１〜２〜Ｎとの接続状況に応じたＡ／Ｄコンバータ３の電圧測定値の理論値が予め記憶されている。ＣＰＵ１１は、ホスト基板１と基板２−１〜２−Ｎとの接続状況を検出する場合には、Ａ／Ｄコンバータ３が測定した電圧の実測値と一致するメモリ１４に予め記憶された電圧測定値の理論値を抽出し、一致する理論値に対応した接続状況を現在の接続状況と推測することができる。 That is, in the connection state detection device 100 of the present embodiment, a plurality of substrates 2-1 to 2-N are connected to the host substrate 1.
The CPU 11 of the host board 1 has an A / D converter 3 connected to each connector 12-1 to 12-M, a pull-up resistor 13 and a power source Vcc.
The boards 2-1 to 2-N have connectors 21-1 to 21-N and pull-down resistors 22-1 to 22-N, respectively. By connecting the connectors 12-1 to 12-M of the host board 1 and the connectors 21-1 to 21-N of the board 2 with signal lines, the host board 1 and the boards 2-1 to 2-N are connected. Connected.
The theoretical value of the voltage measurement value of the A / D converter 3 corresponding to the connection status between the host substrate 1 and the substrates 2-1 to 2 to N is stored in the memory 14 of the CPU 11 in advance. When the CPU 11 detects the connection status between the host board 1 and the boards 2-1 to 2-N, the voltage measurement stored in advance in the memory 14 that matches the actual measurement value of the voltage measured by the A / D converter 3 is used. The theoretical value of the value is extracted, and the connection status corresponding to the matching theoretical value can be estimated as the current connection status.

なお、上述した本実施形態の接続状態検出装置１００では、Ａ／Ｄコンバータ３が測定した電圧の実測値と一致する予め算出したＡ／Ｄコンバータ３の測定する電圧値の理論値を抽出することにより、接続状態を推測していた。しかし、Ａ／Ｄコンバータ３が測定する電圧の実測値の精度が低い場合、実際の接続状態と電圧の実測値との間に乖離が生じ、接続状態を精度よく検出することができない場合がある。このため、ホスト基板１及び基板２に配設された各抵抗の抵抗値の精度向上や、ホスト基板１のコネクタ１２−１〜１２−Ｍと基板２のコネクタ２１−１〜２１−Ｎとの間の信号の伝送において生じるノイズの低減等の対策を図る必要がある。
ホスト基板１のコネクタ１２−１〜１２−Ｍと基板２のコネクタ２１−１〜２１−Ｎとの間の信号の伝送において生じるノイズの低減の具体例について以下説明する。 In the connection state detection apparatus 100 of the present embodiment described above, the theoretical value of the voltage value measured by the A / D converter 3 calculated in advance that matches the actual measurement value of the voltage measured by the A / D converter 3 is extracted. As a result, the connection state was estimated. However, when the accuracy of the actual measurement value of the voltage measured by the A / D converter 3 is low, there may be a difference between the actual connection state and the actual measurement value of the voltage, and the connection state may not be detected accurately. . Therefore, the accuracy of the resistance values of the resistors arranged on the host board 1 and the board 2 is improved, and the connectors 12-1 to 12-M of the host board 1 and the connectors 21-1 to 21-N of the board 2 are connected. It is necessary to take measures such as reduction of noise generated in signal transmission between them.
A specific example of reducing noise generated in signal transmission between the connectors 12-1 to 12-M of the host board 1 and the connectors 21-1 to 21-N of the board 2 will be described below.

ホスト基板１のコネクタ１２−１〜１２−Ｍと基板２−１〜２−Ｎのコネクタ２１−１〜２１−Ｎとは、上述したように信号線４によって接続されている。この信号線４には、接続状態検出用の信号だけではなく、ホスト基板に接続される基板それぞれに固有の機能を実現するための信号も通過している。この様子を模式的に示したものが図４（ａ）である。図４は、信号線４の構成の一例を示した図であり、例えば、信号線４は複数の信号線からなり、そのうちの１つが接続状態検出用の信号線である。 The connectors 12-1 to 12-M of the host substrate 1 and the connectors 21-1 to 21-N of the substrates 2-1 to 2-N are connected by the signal line 4 as described above. The signal line 4 passes not only a signal for detecting the connection state but also a signal for realizing a function specific to each substrate connected to the host substrate. FIG. 4A schematically shows this state. FIG. 4 is a diagram illustrating an example of the configuration of the signal line 4. For example, the signal line 4 includes a plurality of signal lines, one of which is a connection state detection signal line.

このような場合、接続状態検出用の信号線の周囲の信号線がローレベルではない場合、接続状態検出用の信号線を通る信号にクロストークノイズが加わることがある。このような事態が生じると、Ａ／Ｄコンバータ３が測定する電圧の実測値に悪影響が及ぼされ、実際の接続状態に対応しない実測値となってしまう。
このような事態を防ぐために、ＣＰＵ１１は、ホスト基板１に対する基板２の接続状態を検出する時には、信号線４を構成する複数の信号線のうち、接続状態検出用の信号線の周囲（或いは隣接する）の信号線の信号の伝送を一時停止する。この状態を模式的に示したものが図４（ｂ）である。ホスト基板１に対する基板２の接続状態を検出した後には、接続状態検出用の信号線の周囲（或いは隣接する）の信号線の信号の伝送を再開する。
これにより、接続状態を検出する時には、信号線４の接続状態検出用以外の信号線を通る信号に起因するノイズの影響を受けずに済むため、より精度が高い接続状態検出を行うことができるようになる。 In such a case, if the signal line around the connection state detection signal line is not at a low level, crosstalk noise may be added to the signal passing through the connection state detection signal line. When such a situation occurs, the actual measurement value of the voltage measured by the A / D converter 3 is adversely affected, and the actual measurement value does not correspond to the actual connection state.
In order to prevent such a situation, when the CPU 11 detects the connection state of the substrate 2 to the host substrate 1, the CPU 11 surrounds (or is adjacent to) the connection state detection signal line among the plurality of signal lines constituting the signal line 4. The transmission of the signal line signal is temporarily stopped. FIG. 4B schematically shows this state. After the connection state of the substrate 2 to the host substrate 1 is detected, transmission of signals on signal lines around (or adjacent to) the connection state detection signal line is resumed.
As a result, when detecting the connection state, it is not necessary to be affected by noise caused by a signal passing through a signal line other than that for detecting the connection state of the signal line 4, so that the connection state can be detected with higher accuracy. It becomes like this.

以上説明したように、本実施形態の接続状態検出装置１００では、ホスト基板１に対して複数の基板２−１〜２−Ｎが接続されている。ホスト基板１のＣＰＵ１１は、各コネクタ１２−１〜１２−Ｍ及びプルアップ抵抗１３及び電源Ｖｃｃに接続されたＡ／Ｄコンバータ３を有する。基板２−１〜２−Ｎは、それぞれコネクタ２１−１〜２１−Ｎと、プルダウン抵抗２２−１〜２２−Ｎを有する。ホスト基板１のコネクタ１２−１〜１２−Ｍと、基板２のコネクタ２１−１〜２１−Ｎとがケーブル類で接続されることにより、ホスト基板１と基板２−１〜２−Ｎとが接続される。ＣＰＵ１１のメモリ１４には、ホスト基板１と基板２−１〜２〜Ｎとの接続状況に応じたＡ／Ｄコンバータ３の電圧測定値の理論値が予め記憶されている。ＣＰＵ１１は、ホスト基板１と基板２−１〜２−Ｎとの接続状況を検出する場合には、Ａ／Ｄコンバータ３が測定した電圧の実測値と一致するメモリ１４に予め記憶された電圧測定値の理論値を抽出し、一致する理論値に対応した接続状況を現在の接続状況と推測することができる。 As described above, in the connection state detection apparatus 100 according to the present embodiment, the plurality of substrates 2-1 to 2-N are connected to the host substrate 1. The CPU 11 of the host board 1 has the A / D converter 3 connected to the connectors 12-1 to 12-M, the pull-up resistor 13, and the power source Vcc. The boards 2-1 to 2-N have connectors 21-1 to 21-N and pull-down resistors 22-1 to 22-N, respectively. By connecting the connectors 12-1 to 12-M of the host board 1 and the connectors 21-1 to 21-N of the board 2 with cables, the host board 1 and the boards 2-1 to 2-N are connected. Connected. The theoretical value of the voltage measurement value of the A / D converter 3 corresponding to the connection status between the host substrate 1 and the substrates 2-1 to 2 to N is stored in the memory 14 of the CPU 11 in advance. When the CPU 11 detects the connection state between the host substrate 1 and the substrates 2-1 to 2-N, the voltage measurement stored in advance in the memory 14 that matches the actual measurement value of the voltage measured by the A / D converter 3 is used. The theoretical value of the value is extracted, and the connection status corresponding to the matching theoretical value can be estimated as the current connection status.

これにより、本実施形態の接続状態検出装置１００では、ＣＰＵ１１のＡ／Ｄコンバータ３のポートの数が１つで済むため、安価なＣＰＵを利用することができる。
また、ＣＰＵ１１のＡ／Ｄコンバータ３のポートの数が１つで済むため、Ａ／Ｄコンバータ３のポートと、各コネクタ１２−１〜１２−Ｎとの接続も容易となる。そして、本発明の実施のために必要である構成は抵抗のみであるため、安価に接続検出を行うことができる。
また、例えばＣＰＵ１１に定期的に接続検出を行うように設定することにより、自動的に接続状態検出装置１００におけるホスト基板１と基板２−１〜２−Ｎの接続検出を行うことができ、効率的な接続検出を行うことができるようになる。 Thereby, in the connection state detection apparatus 100 of this embodiment, since the number of ports of the A / D converter 3 of the CPU 11 is one, an inexpensive CPU can be used.
Further, since only one port of the A / D converter 3 of the CPU 11 is required, the connection of the port of the A / D converter 3 and each of the connectors 12-1 to 12-N is facilitated. In addition, since only a resistor is necessary for implementing the present invention, connection detection can be performed at low cost.
Further, for example, by setting the CPU 11 to periodically detect connection, it is possible to automatically detect the connection between the host board 1 and the boards 2-1 to 2-N in the connection state detection apparatus 100, and the efficiency. Connection detection can be performed.

本発明の実施形態の接続状態検出装置１００は、例えば、大量のディスクを格納可能なディスクチェンジャ装置に適用が可能である。
以下、上述した実施形態の接続状態検出装置１００の適用の一例としてのディスクチェンジャ装置２００について説明する。 The connection state detection apparatus 100 according to the embodiment of the present invention can be applied to, for example, a disk changer apparatus that can store a large number of disks.
Hereinafter, a disk changer apparatus 200 as an example of application of the connection state detection apparatus 100 of the above-described embodiment will be described.

図５は、ディスクチェンジャ装置２００の構成の一例を示すブロック図である。
図５に示すように、ディスクチェンジャ装置２００は、ディスクチェンジャ機構２０１、操作部２０２、主制御部２０３、メモリ２０４、表示部２０５、チェンジャ機構制御部２０６を有する。
ディスクチェンジャ機構２０１は、複数のディスク、例えばＣＤ、ＤＶＤ、ＢＤ等を格納し、そのうち選択された１つのディスクを抽出して利用可能な機構であり、ドライブ３０１、格納部３０２、ディスク投入口３０３、搬送機構３０４を有する。 FIG. 5 is a block diagram illustrating an example of the configuration of the disk changer device 200.
As shown in FIG. 5, the disk changer device 200 includes a disk changer mechanism 201, an operation unit 202, a main control unit 203, a memory 204, a display unit 205, and a changer mechanism control unit 206.
The disk changer mechanism 201 is a mechanism that stores a plurality of disks, for example, CD, DVD, BD, etc., and that can be used by extracting one selected disk, and includes a drive 301, a storage unit 302, and a disk slot 303. And a transport mechanism 304.

ドライブ３０１は、ディスク内のデータを読み出し再生を行ったり、ディスクに対してデータを書き込んだりする駆動装置である。
格納部３０２は、例えばディスクを格納するための格納箇所を有した複数の円盤部材である。格納部３０２には、ディスクを大量に、例えば２００〜３００枚程度格納することを想定している。
ディスク投入口３０３は、ディスクチェンジャ機構２０１に対してディスクを投入するための部位である。
搬送機構３０４は、ディスクの搬送を行う機構である。 The drive 301 is a drive device that reads and reproduces data in a disk and writes data to the disk.
The storage unit 302 is a plurality of disk members having storage locations for storing disks, for example. It is assumed that the storage unit 302 stores a large number of disks, for example, about 200 to 300 disks.
The disk insertion port 303 is a part for inserting a disk into the disk changer mechanism 201.
The transport mechanism 304 is a mechanism that transports a disk.

ディスクチェンジャ機構２０１の動作例について簡単に説明する。
まず、ディスク投入口３０３にディスクが投入されると、搬送機構３０４がディスク投入口３０３に投入されたディスクを格納部３０２まで搬送して格納させる。格納部３０２は、例えばディスクを格納するための格納箇所を有した複数の円盤部材により構成されており、搬送機構３０４は格納部３０２の複数の格納箇所に格納されたディスクのうちの任意の１枚を選択的に取り出し、ディスク投入口３０３或いはドライブ３０１に搬送することができる。ドライブ３０１は、搬送機構３０４により搬送されてきたディスクからデータを読み出し、或いは当該ディスクにデータを書き込む。これらのディスクチェンジャ機構２０１の動作は、後述するチェンジャ機構制御部２０６によって制御される。 An operation example of the disk changer mechanism 201 will be briefly described.
First, when a disk is loaded into the disk slot 303, the transport mechanism 304 transports the disk loaded into the disk slot 303 to the storage unit 302 for storage. The storage unit 302 is configured by a plurality of disk members having storage locations for storing disks, for example, and the transport mechanism 304 is an arbitrary one of the disks stored in the plurality of storage locations of the storage unit 302. A sheet can be selectively taken out and conveyed to the disk slot 303 or the drive 301. The drive 301 reads data from the disk transported by the transport mechanism 304 or writes data to the disk. The operations of these disk changer mechanisms 201 are controlled by a changer mechanism control unit 206 described later.

操作部２０２は、ディスクチェンジャ装置２００に対するユーザの操作を受け付ける。
主制御部２０３は、ディスクチェンジャ装置２００の動作を統括的に制御する制御部分である。すなわち、主制御部２０３は、例えば操作部２０２に対するユーザの操作等に応じて、ディスクチェンジャ装置２００の各種動作を実行する。特に、主制御部２０３は、操作部２０２に対するユーザの操作等に応じて、ディスクチェンジャ機構２０１の動作をチェンジャ機構制御部２０６に制御させる指示を行う。 The operation unit 202 receives user operations on the disc changer device 200.
The main control unit 203 is a control part that comprehensively controls the operation of the disk changer device 200. That is, the main control unit 203 executes various operations of the disc changer apparatus 200 in accordance with, for example, a user operation on the operation unit 202. In particular, the main control unit 203 instructs the changer mechanism control unit 206 to control the operation of the disk changer mechanism 201 in accordance with a user operation on the operation unit 202 or the like.

メモリ２０４は、例えば主制御部２０３に接続され、ディスクチェンジャ装置２００の各種動作に関する各種情報を記憶する。メモリ２０４は、不揮発性メモリ、例えばＥＥＰＲＯＭ、或いはＨＤＤ（Hard Disk Drive）等により構成される。
表示部２０５は、液晶ディスプレイ（ＬＣＤ：Liquid Crystal display）や有機ＥＬ（Electro Luminescence）ディスプレイデバイス等により構成される表示デバイスであり、主制御部２０３の制御に従って、各種表示動作を行う。例えば、ディスクチェンジャ機構２０１の格納部３０２に格納された複数枚のディスクの中からユーザに所望のディスクを選択させるためのガイド的な表示を行うことができる。
チェンジャ機構制御部２０６は、主制御部２０３の指示に応じて、ディスクチェンジャ機構２０１の動作を制御する。 The memory 204 is connected to the main control unit 203, for example, and stores various information related to various operations of the disk changer device 200. The memory 204 is configured by a non-volatile memory such as an EEPROM or an HDD (Hard Disk Drive).
The display unit 205 is a display device configured by a liquid crystal display (LCD), an organic EL (Electro Luminescence) display device, or the like, and performs various display operations under the control of the main control unit 203. For example, a guide-like display for allowing the user to select a desired disk from a plurality of disks stored in the storage unit 302 of the disk changer mechanism 201 can be performed.
The changer mechanism control unit 206 controls the operation of the disk changer mechanism 201 in accordance with an instruction from the main control unit 203.

上述したようなディスクチェンジャ装置２００において、主制御部２０３が例えば上述した実施形態のＣＰＵ１１に相当し、基板２−１〜２−Ｎが例えば格納部３０２を構成する各円盤部材、ディスク投入口３０３、搬送機構３０４等に相当する。そして、主制御部２０３は、格納部３０２を構成する各円盤部材、ディスク投入口３０３、搬送機構３０４等の接続状態を、上述した実施形態において説明した方法により検出することができるように構成されている。ディスクチェンジャ装置２００の格納部３０２を構成する各円盤部材、ディスク投入口３０３、搬送機構３０４は、外部に露出しない構成であるため、確実に接続されているか否かが外部からはわからなかったが、本発明を適用することにより、容易に接続状態を検出することができる。
なお、上述した例では本発明の実施形態の接続状態検出装置の適用例として、ディスクチェンジャ装置２００に適用した例について説明したが、本発明はこれには限定されない。例えば、ディスクチェンジャ装置以外の電子機器全般に対して適用が可能である。 In the disk changer device 200 as described above, the main control unit 203 corresponds to, for example, the CPU 11 of the above-described embodiment, and the substrates 2-1 to 2-N include, for example, each disk member and the disk insertion port 303 that configure the storage unit 302. Corresponds to the transport mechanism 304 and the like. The main control unit 203 is configured to be able to detect the connection state of each disk member, the disk insertion port 303, the transport mechanism 304, and the like constituting the storage unit 302 by the method described in the above-described embodiment. ing. Each disk member, disk slot 303, and transport mechanism 304 constituting the storage unit 302 of the disk changer device 200 are configured not to be exposed to the outside, so it is not known from the outside whether or not they are securely connected. By applying the present invention, the connection state can be easily detected.
In the above-described example, the example applied to the disk changer device 200 has been described as an application example of the connection state detection device of the embodiment of the present invention, but the present invention is not limited to this. For example, the present invention can be applied to all electronic devices other than the disk changer device.

本発明は上述した実施形態には限定されない。
すなわち、本発明の実施に際しては、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し様々な変更並びに代替を行ってもよい。 The present invention is not limited to the embodiment described above.
That is, when implementing the present invention, various modifications and alternatives may be made to the components of the above-described embodiments within the technical scope of the present invention or an equivalent scope thereof.

図１は、本発明の実施形態の接続状態検出装置の構成の一例を示した図である。FIG. 1 is a diagram illustrating an example of a configuration of a connection state detection device according to an embodiment of the present invention. 図２は、４個の基板がホスト基板に接続される具体例を示した図である。FIG. 2 is a diagram showing a specific example in which four substrates are connected to a host substrate. 図３は、ホスト基板と基板の接続状態に応じたＡ／Ｄコンバータの測定する電圧値の理論値を示した図である。FIG. 3 is a diagram illustrating theoretical values of voltage values measured by the A / D converter according to the connection state between the host substrate and the substrate. 図４は、信号線の構成の一例を示した図である。FIG. 4 is a diagram showing an example of the configuration of signal lines. 図５は、本発明の実施形態の接続状態検出装置の適用例としてのディスクチェンジャ装置の構成の一例を示すブロック図である。FIG. 5 is a block diagram showing an example of the configuration of a disk changer device as an application example of the connection state detection device according to the embodiment of the present invention.

Explanation of symbols

１００…接続状態検出装置、１…ホスト基板、１１…ＣＰＵ、１２…コネクタ、１３…プルアップ抵抗、１４…メモリ、２…基板、２１…コネクタ、２２…プルダウン抵抗、３…Ａ／Ｄコンバータ、４…信号線、２００…ディスクチェンジャ装置、２０１…ディスクチェンジャ機構、３０１…ドライブ、３０２…格納部、３０３…ディスク投入口、３０４…搬送機構、２０２…操作部、２０３…主制御部、２０４…メモリ、２０５…表示部、２０６…チェンジャ機構制御部、ＧＮＤ…基準電位部 DESCRIPTION OF SYMBOLS 100 ... Connection state detection apparatus, 1 ... Host board | substrate, 11 ... CPU, 12 ... Connector, 13 ... Pull-up resistor, 14 ... Memory, 2 ... Board | substrate, 21 ... Connector, 22 ... Pull-down resistor, 3 ... A / D converter, DESCRIPTION OF SYMBOLS 4 ... Signal line 200 ... Disc changer apparatus 201 ... Disc changer mechanism 301 ... Drive, 302 ... Storage part, 303 ... Disc insertion port, 304 ... Conveyance mechanism, 202 ... Operation part, 203 ... Main control part, 204 ... Memory 205 ... Display unit 206 ... Changer mechanism control unit GND ... Reference potential unit

Claims

A plurality of substrates having a first connector and a first resistor connected to the first connector;
A host board having a control unit having an A / D converter, a plurality of second connectors, a power supply unit and a second resistor connected to the A / D converters and the plurality of second connectors, and a memory When,
Have
One of the plurality of second connectors is connected to the first connector of the substrate via a signal line,
The control unit has a resistance of the first resistor that is different for each board according to a connection state between any one of the plurality of second connectors and the first connector of the board, which is stored in the memory in advance. With reference to the theoretical value of the voltage calculated based on the value, the resistance value of the second resistor, and the voltage of the power supply unit, the value agrees with the actual measured value of the voltage measured by the A / D converter. A connection state detection device that detects a connection state between any one of a plurality of second connectors and the first connector of the board.

The signal line has a plurality of signal lines for transmitting signals other than signals used by the A / D converter for measurement of actual measured values of voltage,
The control unit of the host board uses the A / D converter to measure an actual measured value of the voltage when detecting a connection state between any of the plurality of second connectors and the first connector of the board. The transmission of a signal is temporarily stopped on a signal line around a signal line for transmitting a signal, or on a signal line adjacent to a signal line for transmitting a signal used by the A / D converter to measure an actual measurement value of a voltage. The connection state detection apparatus according to 1.

A plurality of boards having a first connector and a first resistor connected to the first connector; an A / D converter; a plurality of second connectors; the A / D converter; A power supply unit connected to the second connector, a second resistor, and a host board having a memory, and one of the plurality of second connectors and the first connector of the board connect a signal line. Connected through
The resistance value of the first resistor that differs for each board according to the connection state between any one of the plurality of second connectors and the first connector of the board, which is stored in advance in the memory, and the first Referring to the theoretical value of the voltage calculated based on the resistance value of the resistor 2 and the voltage of the power supply unit, the plurality of second values that match the actual measured value of the voltage measured by the A / D converter A connection state detection method for detecting a connection state between any one of the connectors and the first connector of the board.

Any one of the storage section having a plurality of storage locations capable of storing a plurality of disks inserted into the disk insertion slot, and the disk inserted into the disk insertion slot. A disc changer mechanism having a transport mechanism for transporting to the storage location;
An operation unit having a plurality of operation keys;
A disk changer mechanism for storing a disk loaded by the transport mechanism in any storage location of the storage unit in response to an operation on the operation unit;
A control unit having an A / D converter;
A host substrate;
Have
The plurality of storage locations of the storage unit and the transport mechanism are configured by a plurality of substrates having a first connector and a first resistor connected to the first connector,
The host substrate includes a plurality of second connectors, a power supply unit and a second resistor connected to the A / D converter and the plurality of second connectors, and a memory.
One of the plurality of second connectors is connected to the first connector of the substrate via a signal line,
The control unit has a resistance of the first resistor that is different for each board according to a connection state between any one of the plurality of second connectors and the first connector of the board, which is stored in the memory in advance. With reference to the theoretical value of the voltage calculated based on the value, the resistance value of the second resistor, and the voltage of the power supply unit, the value agrees with the actual measured value of the voltage measured by the A / D converter. A disk changer device for detecting a connection state between any one of a plurality of second connectors and the first connector of the board.