JP2010009352A - データ転送装置、情報処理装置、データ転送方法 - Google Patents
データ転送装置、情報処理装置、データ転送方法 Download PDFInfo
- Publication number
- JP2010009352A JP2010009352A JP2008168469A JP2008168469A JP2010009352A JP 2010009352 A JP2010009352 A JP 2010009352A JP 2008168469 A JP2008168469 A JP 2008168469A JP 2008168469 A JP2008168469 A JP 2008168469A JP 2010009352 A JP2010009352 A JP 2010009352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- buffer
- transmission
- history
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】 MC51に接続されるシステムバスインタフェース20と、高速I/Oバススイッチ54に接続される高速I/Oバスインタフェースと、MC51と高速I/Oバススイッチ54の間において転送される送受信データの一部を選択する履歴選択制御部10と、履歴選択制御部10に接続され、履歴選択制御部10が選択した前記送受信データの一部を保持する緩衝バッファ11と、緩衝バッファ11が保持した送受信データの一部を観測機200に出力する低速バスインタフェースを有することを特徴とするデータ転送装置を提供する。
【選択図】図1
Description
・高速バスに特化したロジックアナライザは、「サンプリング周波数が高い」、「シグナルインテグリティー向上のためのそれぞれのプロトコルに依存した信号復元を行う必要がある」等の理由から必然的に価格が高価なものとなってしまう。
・システムボード上の高速バスに直接プローブを接続するため、信号の反射等の影響により、シグナルインテグリティが劣化する。よって、シグナルインテグリティを確保するための実装がシステムボードに必要となる。
第2の制御装置に接続される第2のポートと、
前記第1の制御装置と前記第2の制御装置の間において転送される送受信データの一部を選択するデータ選択制御部と、
前記データ選択制御部に接続され、前記データ選択制御部が選択した前記送受信データの一部を保持する履歴記憶部と、
前記履歴記憶部が保持した前記送受信データの一部を解析装置に出力する第3のポートを有することを特徴とするデータ転送装置。
(付記2) 前記データ転送装置はさらに、
前記第1の制御装置と前記第1のポートの間を接続する第1のバス上の第1のバス信号と、前記第2の制御装置と前記第2のポートの間を接続する第2のバス上の第2のバス信号を相互に変換するバス信号変換部を有することを特徴とする付記1記載のデータ転送装置。
(付記3) 前記データ転送装置はさらに、
前記データ転送装置の制御を行うシステム制御装置に接続されるともに、前記送受信データの選択についての設定情報が格納される設定情報記憶部と、
前記データ選択制御部と前記システム制御装置を接続する第4のポートを有し、
前記設定情報は、前記システム制御装置から前記第4のポートを介して設定されることを特徴とする付記1又は2に記載のデータ転送装置。
(付記4) 前記データの一部は、前記データのヘッダ情報であることを特徴とする付記1乃至3のいずれか1項に記載のデータ転送装置。
(付記5) 前記データ転送装置が有する前記第3のポートに接続される第3のバスは、前記第1及び第2のバスのデータ転送速度よりも低速であることを特徴とする付記1乃至4のいずれか1項に記載のデータ転送装置。
(付記6) 第1の制御装置と、第2の制御装置と、前記第1及び第2の制御装置を接続するデータ転送装置を有する情報処理装置であって、
前記データ転送装置は、
前記第1の制御装置に接続される第1のポートと、
前記第2の制御装置に接続される第2のポートと、
前記第1の制御装置と前記第2の制御装置の間において転送される送受信データの一部を選択するデータ選択制御部と、
前記データ選択制御部に接続され、前記データ選択制御部が選択した前記送受信データの一部を保持する履歴記憶部と、
前記履歴記憶部が保持した前記送受信データの一部を解析装置に出力する第3のポートを有することを特徴とする情報処理装置。
(付記7) 前記データ転送装置はさらに、
前記第1の制御装置と前記第1のポートの間を接続する第1のバス上の第1のバス信号と、前記第2の制御装置と前記第2のポートの間を接続する第2のバス上の第2のバス信号を相互に変換するバス信号変換部を有することを特徴とする付記6記載の情報処理装置。
(付記8) 前記データ転送装置はさらに、
前記データ転送装置の制御を行うシステム制御装置に接続されるともに、前記送受信データの選択についての設定情報が格納される設定情報記憶部と、
前記データ選択制御部と前記システム制御装置を接続する第4のポートを有し、
前記設定情報は、前記システム制御装置から前記第4のポートを介して設定されることを特徴とする付記6又は7に記載の情報処理装置。
(付記9) 前記データの一部は、前記データのヘッダ情報であることを特徴とする付記6乃至8のいずれか1項に記載の情報処理装置。
(付記10) 前記データ転送装置が有する前記第3のポートに接続される第3のバスは、前記第1及び第2のバスのデータ転送速度よりも低速であることを特徴とする付記6乃至9のいずれか1項に記載の情報処理装置。
(付記11) 第1の制御装置に接続される第1のポートと、第2の制御装置に接続される第2のポートとの間において転送される送受信データの一部を選択するデータ選択制御ステップと、
前記データ選択制御ステップによって選択された前記送受信データの一部を保持する履歴記憶ステップと、
前記履歴記憶ステップによって保持された前記送受信データの一部を、解析装置に接続される第3のポートに出力する出力ステップと、
を実行する情報処理装置のデータ転送方法。
(付記12) 前記データ転送方法はさらに、
前記第1の制御装置と前記第1のポートの間を接続する第1のバス上の第1のバス信号と、前記第2の制御装置と前記第2のポートの間を接続する第2のバス上の第2のバス信号を相互に変換するバス信号変換ステップを実行することを特徴とする付記11記載のデータ転送方法。
(付記13) 前記データ転送方法はさらに、
前記送受信データの選択についての設定情報を格納する設定情報記憶ステップを実行し、
前記データ選択制御ステップは、前記設定情報記憶ステップに記憶された設定情報に基づき前記送受信データの一部を選択することを特徴とする付記11又は12に記載のデータ転送方法。
(付記14) 前記データの一部は、前記データのヘッダ情報であることを特徴とする付記11乃至13のいずれか1項に記載のデータ転送方法。
(付記15) 前記解析装置と前記第3のポートの間を接続する第3のバスは、前記第1及び第2のバスのデータ転送速度よりも低速であることを特徴とする付記11乃至14のいずれか1項に記載のデータ転送方法。
58 LANポート、100 サーバ、200 観測機。
Claims (7)
- 第1の制御装置に接続される第1のポートと、
第2の制御装置に接続される第2のポートと、
前記第1の制御装置と前記第2の制御装置の間において転送される送受信データの一部を選択するデータ選択制御部と、
前記データ選択制御部に接続され、前記データ選択制御部が選択した前記送受信データの一部を保持する履歴記憶部と、
前記履歴記憶部が保持した前記送受信データの一部を解析装置に出力する第3のポートを有することを特徴とするデータ転送装置。 - 前記データ転送装置はさらに、
前記第1の制御装置と前記第1のポートの間を接続する第1のバス上の第1のバス信号と、前記第2の制御装置と前記第2のポートの間を接続する第2のバス上の第2のバス信号を相互に変換するバス信号変換部を有することを特徴とする請求項1記載のデータ転送装置。 - 前記データ転送装置はさらに、
前記データ転送装置の制御を行うシステム制御装置に接続されるともに、前記送受信データの選択についての設定情報が格納される設定情報記憶部と、
前記データ選択制御部と前記システム制御装置を接続する第4のポートを有し、
前記設定情報は、前記システム制御装置から前記第4のポートを介して設定されることを特徴とする請求項1又は2に記載のデータ転送装置。 - 前記データの一部は、前記データのヘッダ情報であることを特徴とする請求項1乃至3のいずれか1項に記載のデータ転送装置。
- 前記データ転送装置が有する前記第3のポートに接続される第3のバスは、前記第1及び第2のバスのデータ転送速度よりも低速であることを特徴とする請求項1乃至4のいずれか1項に記載のデータ転送装置。
- 第1の制御装置と、第2の制御装置と、前記第1及び第2の制御装置を接続するデータ転送装置を有する情報処理装置であって、
前記データ転送装置は、
前記第1の制御装置に接続される第1のポートと、
前記第2の制御装置に接続される第2のポートと、
前記第1の制御装置と前記第2の制御装置の間において転送される送受信データの一部を選択するデータ選択制御部と、
前記データ選択制御部に接続され、前記データ選択制御部が選択した前記送受信データの一部を保持する履歴記憶部と、
前記履歴記憶部が保持した前記送受信データの一部を解析装置に出力する第3のポートを有することを特徴とする情報処理装置。 - 第1の制御装置に接続される第1のポートと、第2の制御装置に接続される第2のポートとの間において転送される送受信データの一部を選択するデータ選択制御ステップと、
前記データ選択制御ステップによって選択された前記送受信データの一部を保持する履歴記憶ステップと、
前記履歴記憶ステップによって保持された前記送受信データの一部を、解析装置に接続される第3のポートに出力する出力ステップと、
を実行する情報処理装置のデータ転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168469A JP5401846B2 (ja) | 2008-06-27 | 2008-06-27 | データ転送装置、情報処理装置、データ転送方法 |
US12/405,301 US7913026B2 (en) | 2008-06-27 | 2009-03-17 | Data transfer apparatus, information processing apparatus, and data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168469A JP5401846B2 (ja) | 2008-06-27 | 2008-06-27 | データ転送装置、情報処理装置、データ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010009352A true JP2010009352A (ja) | 2010-01-14 |
JP5401846B2 JP5401846B2 (ja) | 2014-01-29 |
Family
ID=41448892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168469A Expired - Fee Related JP5401846B2 (ja) | 2008-06-27 | 2008-06-27 | データ転送装置、情報処理装置、データ転送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7913026B2 (ja) |
JP (1) | JP5401846B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100332768A1 (en) * | 2009-06-26 | 2010-12-30 | Microsoft Corporation | Flexible read- and write-monitored and buffered memory blocks |
US8812796B2 (en) * | 2009-06-26 | 2014-08-19 | Microsoft Corporation | Private memory regions and coherence optimizations |
US8402218B2 (en) | 2009-12-15 | 2013-03-19 | Microsoft Corporation | Efficient garbage collection and exception handling in a hardware accelerated transactional memory system |
US9092253B2 (en) * | 2009-12-15 | 2015-07-28 | Microsoft Technology Licensing, Llc | Instrumentation of hardware assisted transactional memory system |
TWI492048B (zh) * | 2012-03-30 | 2015-07-11 | Zeroplus Technology Co Ltd | Data display method |
CN103377019B (zh) * | 2012-04-19 | 2016-05-11 | 孕龙科技股份有限公司 | 数据显示方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07191955A (ja) * | 1993-12-27 | 1995-07-28 | Sharp Corp | データ駆動型情報処理装置 |
JPH11261649A (ja) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | データ処理装置及びそれを適用したルータ・ブリッジ |
WO2001003380A1 (fr) * | 1999-07-02 | 2001-01-11 | Fujitsu Limited | Dispositif d'attribution de services |
JP2001111620A (ja) * | 1999-10-13 | 2001-04-20 | Nec Shizuoka Ltd | Adslルータ |
JP2004178500A (ja) * | 2002-11-29 | 2004-06-24 | Yaskawa Electric Corp | 通信データトレース装置 |
US20080013569A1 (en) * | 2006-07-14 | 2008-01-17 | Boren Gary W | Universal controller and signal monitor |
JP2008041089A (ja) * | 2006-08-01 | 2008-02-21 | Internatl Business Mach Corp <Ibm> | パフォーマンス・モニタリングを提供するメモリ・システム・方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000293441A (ja) | 1999-04-05 | 2000-10-20 | Seiko Epson Corp | 画像出力装置用のコントローラ、画像出力装置、及び、画像出力装置用コントローラの信号観測方法 |
-
2008
- 2008-06-27 JP JP2008168469A patent/JP5401846B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-17 US US12/405,301 patent/US7913026B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07191955A (ja) * | 1993-12-27 | 1995-07-28 | Sharp Corp | データ駆動型情報処理装置 |
JPH11261649A (ja) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | データ処理装置及びそれを適用したルータ・ブリッジ |
US6560233B1 (en) * | 1998-03-12 | 2003-05-06 | Hitachi, Ltd. | Data processing apparatus and network relaying apparatus |
WO2001003380A1 (fr) * | 1999-07-02 | 2001-01-11 | Fujitsu Limited | Dispositif d'attribution de services |
JP2001111620A (ja) * | 1999-10-13 | 2001-04-20 | Nec Shizuoka Ltd | Adslルータ |
JP2004178500A (ja) * | 2002-11-29 | 2004-06-24 | Yaskawa Electric Corp | 通信データトレース装置 |
US20080013569A1 (en) * | 2006-07-14 | 2008-01-17 | Boren Gary W | Universal controller and signal monitor |
US7715433B2 (en) * | 2006-07-14 | 2010-05-11 | Boren Gary W | Universal controller and signal monitor |
JP2008041089A (ja) * | 2006-08-01 | 2008-02-21 | Internatl Business Mach Corp <Ibm> | パフォーマンス・モニタリングを提供するメモリ・システム・方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090327538A1 (en) | 2009-12-31 |
US7913026B2 (en) | 2011-03-22 |
JP5401846B2 (ja) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5401846B2 (ja) | データ転送装置、情報処理装置、データ転送方法 | |
JP4560646B2 (ja) | ハブベースのメモリシステムにおけるダイレクトメモリアクセス用の装置および方法 | |
US8713370B2 (en) | Non-intrusive processor tracing | |
US8074131B2 (en) | Generic debug external connection (GDXC) for high integration integrated circuits | |
JP5278441B2 (ja) | 記憶装置および故障診断方法 | |
US20050210185A1 (en) | System and method for organizing data transfers with memory hub memory modules | |
US20110296129A1 (en) | Data transfer device and method of controlling the same | |
US9959236B2 (en) | Observing an internal link via an existing port for system on chip devices | |
US20080016408A1 (en) | System and Method for Streaming High Frequency Trace Data Off-Chip | |
US9152524B2 (en) | Bus monitor circuit and bus monitor method | |
US9612934B2 (en) | Network processor with distributed trace buffers | |
US20080016407A1 (en) | System and Method for Selectively Engaging Optional Data Reduction Mechanisms for Capturing Trace Data | |
US20100125685A1 (en) | Storage apparatus and output signal generation circuit | |
US7302616B2 (en) | Method and apparatus for performing bus tracing with scalable bandwidth in a data processing system having a distributed memory | |
JP5316502B2 (ja) | I/oブリッジ装置、応答通知方法、及びプログラム | |
US10581555B2 (en) | Information processing device and burst error reproducing method | |
US7757016B2 (en) | Data transfer device, semiconductor integrated circuit, and processing status notification method | |
JP2004310749A (ja) | 分散型メモリを有するデータ処理システムにおいてバストレーシングを行うための方法および装置 | |
JP2011065587A (ja) | 処理システムおよび試験装置 | |
US10348605B2 (en) | Embedding analyzer functionality in storage devices | |
JP5811544B2 (ja) | 集積装置、情報処理システム、および、処理方法 | |
JP2004271282A (ja) | 高速シリアルコントローラ | |
CN117688769A (zh) | 一种用于电力系统硬件在环仿真的多协议适配方法及系统 | |
JP6049564B2 (ja) | データトレース回路、集積回路およびデータトレース方法 | |
CN115617722A (zh) | 实现多pcie设备共享dma链表的系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131014 |
|
LAPS | Cancellation because of no payment of annual fees |