JP2010005784A - 少なくとも１つの機械的補強ピラーを含む電気機械構造を製造する方法 - Google Patents

Abstract

【課題】犠牲層内に任意の幅寸法で機械的補強ピラーを容易に形成することが可能な電気機械構造の製造方法を提供する。
【解決手段】単結晶材料層１’上に形成された犠牲層２を部分的にエッチングすることによって、当該犠牲層２内に、少なくとも１つの前記機械的補強ピラーを画定するウェル領域５_１を形成する工程と、第１の材料からなる第１機能付与層４により少なくとも前記ウェル領域及び周囲の犠牲層の自由表面を覆う工程と、前記ウェル領域を含む第１機能付与層４の上に、前記第１の材料とは異なる第２の材料からなる充填材層６を形成した後、充填材層６を第１機能付与層４表面に達するまで研磨して前記ウェル領域にのみ充填材層６を残す工程と、前記単結晶材料層１’に形成された開口１０を通して犠牲層２を少なくとも部分的にエッチング除去することによって前記電気機械構造を解放する工程、とからなる電気機械構造の製造方法。
【選択図】図１−１

Description

本発明は、（特にシリコン、ゲルマニウム、ペロブスカイトまたは石英でできた）単結晶層型の基板を犠牲層上に提示する、特にマイクロシステム、あるいはマイクロエレクトロメカニカルシステム（ＭＥＭＳ）またはナノエレクトロメカニカルシステム（ＮＥＭＳ）用の電気機械構造(electromechanical structure)を製造する方法に関し、前記基板は、少なくとも１つの機械的補強領域（すなわち「ピラー」）を提示する。

（バルク技術と対照をなす）いわゆる表面技術は、シリコン上に形成された電気機械構造（ＭＥＭＳおよび／またはＮＥＭＳ）のサイズを低減することを可能にする。これらの技術は、少なくとも３つの層、すなわち機械層（一般に厚さ０．１マイクロメートル（μｍ）から１００μｍ）、犠牲層（一般に厚さ０．１μｍから数μｍ）および支持体（一般に厚さ１０μｍから１０００μｍ）からなるスタックを使用することに依存する。犠牲層の選択化学エッチングは、機械層内に、支持体から局所的に独立した機能構造を形成することを可能にする。

犠牲層のエッチングされなかったゾーンは、機械構造を支持体に接続する役目を果たすいわゆる「アンカー（ａｎｃｈｏｒ）」ゾーンないし機械的補強ゾーン（すなわち「ピラー」）を形成することを可能にする。

このようなピラーを組み込むことを可能にする知られている方法、例えば国際出願第ＷＯ２００６／０３５０３１号に記載されている方法では、分子結合によって酸化物層の上面にシリコン基板が組み付けられ、この酸化層は次いで、ＭＥＭＳの最終製造工程中に犠牲層の役目を果たす。最終製造工程中に、分子結合によって組み付けられたこのシリコン基板を貫通するトレンチが形成され、犠牲層が除去される。ピラーは、マイクロシステムを支持する役目を果たす。この工程の間に、追加された基板と構造の残りの部分との間の界面ゾーンは（一般にＨＦ酸による）化学エッチングを受け、界面が不完全な場合には、エッチング速度が変化しやすく、結合界面を露出させる危険があるために、それによって不十分に制御された形状につながる。犠牲層が除去され、ＭＥＭＳ構造が解放された後の機械的完全性は良くない。

この欠点を反映した他の知られている方法が、特に米国特許第６ ９１６ ７２８号（図９および１０；第６列の２０から４７行）および米国特許第６ ９５２ ０４１号（図４ａから４ｆ；第８列の２８行から第９列の４９行）に記載されている。

Ｔ．Ｙａｍａｍｏｔｏ他の論文「Ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｒｏｍｅｔｅｒ ｗｉｔｈ ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｔｈｅ ＳＯＩ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｉｑｕｅ」、ＭＥＭＳ ２０００，ｔｈｅ ｔｈｉｒｔｅｅｎｔｈ Ａｎｎｕａｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページはこの欠点を提示しない。とはいえ、ピラーは厚いポリＳｉでできており、ピラーの水平サイズはその技術によって限定される。ピラーは、ポリＳｉの堆積による充填によって犠牲層に形成される。充填は、空洞の側面を介して実施され、そのため、充填の厚さはピラーの幅の半分よりも大きい。ポリＳｉ層の堆積があまりに厚くなる（一般に最大３μｍ）ことを防ぐため、ピラーの水平サイズは一般に５μｍに制限される。

充填が空洞の底面を介して実施される場合、層を平坦化することを可能にするために、堆積される厚さは、犠牲層の厚さの約３倍から５倍である。

Ｇ．Ｊ．Ｏ’ＢｒｉｅｎおよびＤ．Ｊ．Ｍｏｎｋの論文「ＭＥＭＳ ｐｒｏｃｅｓｓ ｆｌｏｗ ｉｎｓｅｎｓｉｔｉｖｅ ｔｏ ｔｉｍｅｄ ｅｔｃｈ ｉｎｄｕｃｅｄ ａｎｃｈｏｒ ｐｅｒｉｍｅｔｅｒ ｖａｒｉａｔｉｏｎ ｏｎ ＳＯＩ ａｎｄ ｂｕｌｋ ｓｉｌｉｃｏｎ ｗａｆｅｒ ｓｕｂｓｔｒａｔｅｓ」、ＩＥＥＥ２０００、４８１〜４８４ページ、および米国特許第６ ９１３ ９４１号、特にその図２７および２８は、犠牲層と機械層の両方を貫通するピラーを示している。この構成ではさらに、側面を介して空洞に充填され、それによりピラーの水平サイズを限定する。微細な窒化物層を堆積させてピラーの外側を絶縁することによって、ポリＳｉによる充填を先行させることができる。

したがって、知られている方法は、ピラーを充填するために使用されるポリＳｉ層の厚さに限定された幅のピラーに限定される。技術および費用上の理由から、使用される厚さは一般に数μｍ程度であり、それによりピラーの水平寸法を数μｍに限定する。

その方法が第２のシリコン基板を接着するステップを含むとき、知られている方法が、ポリＳｉを使用して充填されるピラーの水平寸法を限定する理由は他にもある（上記のＴ．Ｙａｍａｍｏｔｏの論文）。

（異なる応力または膨張率を有する）シリコン以外の材料の厚い層（一般に厚さ数μｍ）を含む第１のシリコン基板を第２のシリコンの基板に接着することをより容易にするために、知られている方法は、前記材料とシリコンとの間の差異によって引き起こされる変形を補償し、接着の間に２つの基板を接触させることをより容易にするために、第１の基板のもう一方の面に、第１の層と同じ厚さを有する第２の材料の第２の層を形成することを含む。このような１つの方法がＹａｍａｍｏｔｏによって記載されており、第１の基板は、その厚い層として、少なくとも犠牲ＳｉＯ_２層を含む。犠牲層にピラーを形成する知られている方法では、充填のために使用される材料が厚いポリＳｉである。（堆積時または加熱中の）多結晶Ｓｉの応力状態はＳｉＯ_２のそれとは異なるため、ピラーの水平寸法を限定することは、犠牲層の不均一性を限定するのに役立つ。

国際出願第ＷＯ２００６／０３５０３１号 米国特許第６ ９１６ ７２８号 米国特許第６ ９５２ ０４１号

Ｔ．Ｙａｍａｍｏｔｏ、「Ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｒｏｍｅｔｅｒ ｗｉｔｈ ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｔｈｅ ＳＯＩ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｉｑｕｅ」、ＭＥＭＳ ２０００，ｔｈｅ ｔｈｉｒｔｅｅｎｔｈ Ａｎｎｕａｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページ Ｇ．Ｊ．Ｏ’ＢｒｉｅｎおよびＤ．Ｊ．Ｍｏｎｋ、「ＭＥＭＳ ｐｒｏｃｅｓｓ ｆｌｏｗ ｉｎｓｅｎｓｉｔｉｖｅ ｔｏ ｔｉｍｅｄ ｅｔｃｈ ｉｎｄｕｃｅｄ ａｎｃｈｏｒ ｐｅｒｉｍｅｔｅｒ ｖａｒｉａｔｉｏｎ ｏｎ ＳＯＩ ａｎｄ ｂｕｌｋ ｓｉｌｉｃｏｎ ｗａｆｅｒ ｓｕｂｓｔｒａｔｅｓ」、ＩＥＥＥ２０００、４８１〜４８４ページ 米国特許第６ ９１３ ９４１号 フランス特許出願第ＦＲ２ ８５９ ２０１号 ＳｃｈｉｌｔｚおよびＰｏｎｓ、「Ｔｗｏ−ｌａｙｅｒ ｐｌａｎａｒｉｚａｔｉｏｎ ｐｒｏｃｅｓｓ」、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．、１３３巻、１７８〜１８１ページ（１９８６年） Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページ、２００４応用物理学会 「Ｓｅｌｅｃｔｉｖｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｅｔｃｈｉｎｇ ｏｆ Ｓｉ１−ｘＧｅｘ ｖｅｒｓｕｓ Ｓｉ ｗｉｔｈ ｇａｓｅｏｕｓ ＨＣｌ」、Ｙ．Ｂｏｇｕｍｉｌｏｗｉｃｚ、Ｈ．Ｍ．Ｈａｒｔｍａｎｎ、Ｊ．Ｍ．ＦａｂｒｉおよびＴ．Ｂｉｌｏｎ、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．、２１巻、１２号（２００６年１２月）、１６６８〜１６７４ページ

本発明は、融通の利くやり方で、すなわちピラーの幅に限界を設けることなく機械的補強ピラーを製造することを可能にする製造方法を提案する。これにより、意図された用途に応じてピラーの幅を決定することができ、特にコンタクトを形成することを可能にするため、絶縁性または導電性となるようにピラーを随意に選択することができる。同時に、基板の接着界面を犠牲層上に露出させる危険があるという欠点を回避することができる。この方法の一変形は、ピラーを製造することによって生じるトポロジーを限定することを可能にする。

したがって、本発明は、自由表面を提示する犠牲層に覆われた少なくとも１つの単結晶材料層を含む第１の基板と、前記犠牲層内に受け取られた少なくとも１つの機械的補強ピラーとを提示する電気機械構造を製造する方法において、
ａ）少なくとも前記犠牲層の全厚をエッチングすることによって、前記犠牲層内に、少なくとも１つの前記機械的ピラーを画定する少なくとも１つのウェル領域を形成するステップと、
ｂ）第１の材料の第１の機能付与層を付着させるステップであり、前記犠牲層が、前記第１の材料と比較して、選択的にエッチングするのに適しており、前記機能付与層が、少なくとも１つのウェル領域を少なくとも部分的に埋め、少なくとも前記ウェル領域（１つまたは複数）の周囲の前記犠牲層の前記自由表面を覆うステップと、
ｂ’）前記ウェル領域（１つまたは複数）の前記充填を終了させるために、少なくとも前記ウェル領域（１つまたは複数）の周囲の部分の前記第１の機能付与層を覆う、前記第１の材料とは異なる第２の材料の充填材層を付着させ、前記充填材層を平坦化するステップであり、前記ウェル領域（１つまたは複数）内の少なくとも前記第１の材料と前記第２の材料の重なりによって、前記ピラー（１つまたは複数）が形成されるステップと、
前記犠牲層を除去することによって前記電気機械構造を解放するステップと
を含むことを特徴とする方法を提供する。

前記ピラーが前記犠牲層だけを貫通するとき、前記第２の材料を充填することは、前記犠牲層の厚さに実質的に等しい厚さだけを含み、その結果、幅の広い（例えば数十μｍ、より正確には例えば約５０μｍ）ピラーを形成することに限界がないことを認識するべきである。

前記単結晶材料は、特にＳｉ、Ｇｅ、石英または実際にペロブスカイトから選択することができる。

前記基板は厚いＳｉ基板とすることができ、または特にＳＯＩ型の基板とすることができ、あるいは実際にストップ層（ＳｉＧｅ、多孔質Ｓｉ）を有する基板とすることができる。少なくとも１つのウェルを形成する前記犠牲層の前記エッチングは、前記犠牲層上に付着させたマスクの少なくとも１つの開口を通して実行することができる。

特に前記第２の層が前記ウェル領域に残らないことを保証するため、前記第２の層の前記平坦化は、前記第１の機能付与層に到達するまで続けることができる。

この方法は必要に応じて、
ｃ）前記第１の基板の組付け面を介して前記第１の基板の反対側に第２の基板を組み付けるステップ
を含むことができる。有利には、前記第２の基板が、前記第１の基板の前記単結晶層と同じ種類である。

有利には、前記第２の基板が、例えば酸化シリコンの接着層に覆われた組付け面を提示する。

ステップｃ）の前に、本発明は、前記第１の基板および／または第２の基板上に接着層を付着させ、これらの２つの基板間に界面を形成するステップを実現することができる。接着の前に、前記第１の基板上に前記第２の材料の接着層を形成することができる。

前記第１の材料は、例えば窒化シリコンまたは多結晶Ｓｉとすることができる。前記第２の材料は、酸化シリコンもしくは必要に応じてドープされた多結晶Ｓｉ、金属またはポリマーとすることができる。

この方法は続いて、前記電気機械構造を解放するために、前記第１の基板の少なくとも１つの貫通開口を通して前記犠牲層をエッチングするステップｄ）を提示することができる。有利には、ステップｄ）を実行する前に、前記第１の基板が、１つまたは複数の充填技法（化学機械研磨（ＣＭＰ）、矯正、ドライエッチング、ウェットエッチング、．．．）によって薄層化される。

充填材層を付着させ、前記充填材層を平坦化するステップｂ’）の前または後に、この方法は、前記第１の機能付与層が絶縁層であり、必要に応じて前記充填材層内にあるときに、少なくとも前記犠牲層まで延びる少なくとも１つのウェルを前記第１の機能付与層に形成し、少なくとも１つの電極を形成するために、少なくとも前記ウェル（１つまたは複数）内に導電材料を付着させるステップｂ”）を含むことができる。

特に前記第２の層の前記平坦化を前記第１の層に到達するまで続けるときには、ステップｂ’）とｂ”）の間に、絶縁性の前記第１の層を厚くするようなやり方で前記第１の材料の追加の層を付着させると有利な場合がある。

ステップｂ”）の後に、少なくとも１つの導電領域、例えば接地面を形成する平面領域を含む層を付着させるステップを実施することができる。

コンタクト、特に相互接続を形成することを可能にする前記導電ピラーを形成するため、前記第１の層を、導電材料、特にドープされた多結晶Ｓｉ、金属または金属と半導体の合金から作製することができる。

第１の変形では、この方法は、それが、前記第１の機能付与層および第２の機能付与層を含み、前記機能付与層の一方が導電性、他方が絶縁性であり、ステップｂ）とｂ’）の間に、前記第２の機能付与層を付着させるステップｂ_０）を含み、導電性である方の前記機能付与層が第１の相互接続レベルを形成することを特徴とすることができる。

前記第２の機能付与層は、窒化シリコン、ドープされたまたは絶縁性のポリシリコンＳｉおよび金属の中から選択された第３の材料から形成することができる。

この方法は、前記第１の機能付与層が前記ウェル領域（１つまたは複数）の一部分だけを覆い、前記ウェル領域の残りの部分が前記第２の機能付与層によって覆われ、それにより導電ピラーおよび絶縁ピラーを形成することを可能にすることを特徴とすることができる。

前記犠牲層は、前記第１の機能付与層と前記第２の機能付与層の両方によって覆うことができる。

あるいは、前記第２の機能付与層が、前記犠牲層および前記第３の機能付与層の表面全体を覆うことができる。

前記充填材層の前記第２の材料は、前記犠牲層の材料と同一であるように選択することができる。

前記第１の機能付与層が絶縁性であり、したがって前記第２の機能付与層が導電性である一変形では、この方法が、ステップｂ_０）の後に、第３の機能付与層を形成する絶縁層を付着させるステップｂ’_１）を含むことができる。

次いで、前記充填材層を平坦化する前記ステップを、前記第３の機能付与層に到達するまで続けることができる。

この方法は、ステップｂ’_１）の後に、前記第３の機能付与層に少なくとも１つのビアを形成し、少なくとも前記ビアに導体を付着させるステップｂ’_２）を含み、前記付着物が、第２の相互接続レベルを形成するように、導電性の前記第２の機能付与層上にコンタクトを形成することを特徴とすることができる。

この方法は、導電材料の追加の機能付与層と絶縁材料の追加の機能付与層を交互に逐次的に付着させ、前記導電層から追加の相互接続レベルを形成するようにビアを形成するステップを含むことを特徴とすることができる。

前記相互接続レベルの最後のレベルは、接地面を形成するように表面全体を覆うことができる。

あるいは、最後の相互接続レベルが平面であり、最後の相互接続レベルが、前記第２の基板を組み付ける間に前記第２の基板の素子を前記電気機械構造に接続することを可能にする相互接続領域を含む。

本発明はさらに、少なくとも１つの単結晶層と、犠牲層と、前記犠牲層内に受け取られた少なくとも１つの機械的補強（支持）ピラーとを提示する第１の基板を提示する、上で定義された１つの方法によって製造するのに適した電気機械構造において、少なくとも１つの機械的支持領域が、少なくとも前記犠牲層の全厚内に受け取られたウェル領域であり、少なくとも１つの前記ウェル領域が、第１の機械的支持材料の第１の層に覆われ、第２の機械的支持材料の第２の層によって埋められ、前記ピラー（１つまたは複数）が、前記ウェル領域（１つまたは複数）内に少なくとも前記第１および第２の材料を重ねることによって形成されることを特徴とする電気機械構造を提供する。

添付図面を参照して以下の説明を読むと、本発明をよりいっそう理解することができる。

図１ａから１ｆは、２材料補強材ないしピラーを好ましいやり方で形成するのに役立つ本発明の一方法を示す図であり、図１ｄ’は該方法の有利な一変形を示す。 図２ａから２ｄは、いわゆる導電または絶縁ピラーが形成される本発明の方法の一変形を示す図であり、図２ｃ１、２ｃ２および２ｄ’は、第２の相互接続レベルを有する一実施態様を示す。 図３ａから３ｄは、プレーナ技術を使用して相互接続レベルを形成することを可能にする本発明の方法の一変形を示す図であり、図３ｃ１から３ｃ８は、複数の相互接続レベルを有する一実施態様を構成する。 図１ａから１ｆの方法によって形成された圧力センサの一例を示す図である。

図１ａから１ｆは、幅の広い（例えば数十μｍ、より正確には例えば５０μｍ）トレンチから絶縁ピラーを形成することを可能にするのに役立つ本発明の方法の好ましい一実施態様を示す。この方法は、犠牲層２（例えばＳｉＯ_２）に覆われた少なくとも１つの単結晶（例えば単結晶Ｓｉ）層１’を提示する基板１から始まる。層１’は、基板（厚いＳｉ基板）の全体を占め、または基板の一部分（例えばＳＯＩ基板の最上位層またはエッチングストップ層を提示する他のタイプの基板の最上位層）だけを占めることができる。この初期基板は、単結晶ＳｉＧｅストップ層（この図には示されていない）と単結晶シリコン層１’とを含むシリコン基板であることが好ましい。層２は、低圧化学蒸着（ＬＰＣＶＤ）またはプラズマエンハンストＣＶＤ（ＰＥＣＶＤ）によって付着させた酸化物とすることができ、あるいは層１’を熱酸化することによって形成することができる。層２の厚さは、２００ナノメートル（ｎｍ）から５μｍ（一般に２μｍから３μｍ）の範囲とすることができる。

５_１などの１つまたは複数のゾーンを層２に形成する（図１ａ）ことを可能にするため、感光性樹脂層３を露光する。これらのゾーンは、補強領域（１つまたは複数）を形成するための凹みを提供する。補強領域は開いたゾーンとすることができ、あるいは圧力センサに適用される例えば環形または多角形の閉じたゾーンとすることができる。

樹脂３を除去した後、例えば１０ｎｍから５００ｎｍの範囲の厚さを有する機能付与層４、例えば窒化シリコン層を層２上に付着させ、それにより、ゾーン（１つまたは複数）５_１の側壁に層４_１を形成し、露出した基板１の表面に層４_２を形成する（図１ｂ）（注：４_１および４_２は図１ｂおよび１ｅに示されている）。この窒化物層は、化学蒸着、特にＬＰＣＶＤまたはＰＥＣＶＤによって、あるいは原子層ＣＶＤ（ＡＬＣＶＤ）を使用することによって付着させることができる。必要に応じて、層４を、ドープされたポリシリコンまたは金属、あるいは金属と半導体の合金から形成することもできる。層４は、犠牲層と比較してエッチング選択性を提示する必要がある。この層が、犠牲層の表面全体を覆う必要は必ずしもない（この層を局所的にエッチングすることができる）。それは、機能付与層４を構成する材料の性質に応じて絶縁または導電ピラーを形成するのを可能にし、これらピラーは、犠牲層のエッチングストップの役目を果たし、ピラーが導電性であるときには機械層１’につながる電気コンタクトの役目を果たす。

あるいは、フランス特許出願第ＦＲ２ ８５９ ２０１号に記載されている技法を使用することによって、層４の領域４_２を層１’内に延入させることもできる。この技法は、後に、ピラーが前記層１’を貫通することなしに、前記層１’の浅い深さ（例えば１００ｎｍから５００ｎｍ）に領域４_２によってピラーを延入させることができるように、Ｓｉ基板内においてゾーン５_１のエッチングを継続することを含む。犠牲層にエッチングされたこのゾーンは、支持体から局所的に独立した機能構造を機械層に形成することを可能にする。

犠牲層のエッチングされなかったゾーンは、いわゆるアンカーゾーンないし機械的補強ゾーン（すなわち「ピラー」）を形成することを可能にする。層４を「機能付与」層と呼ぶのは、この層が、犠牲層に次のような機能を追加することを可能にするためである：エッチングストップを有するように形成されたピラー、犠牲層の下の電極、機械層と前記電極の間の電気接続または機械層の相互接続されていない部分間の電気接続。

次いで、ゾーン（１つまたは複数）５_１を埋め、層２を覆う層４の全体または一部を覆うように、層４とは異なる材料、例えばＳｉＯ_２でできた充填材（ｆｉｌｌｅｒ）層と呼ぶ別の絶縁または非絶縁層６を（例えばＬＰＣＶＤまたはＰＥＣＶＤによって）形成する（図１ｃ）。特に、図１ｃに示されているように全体を覆った後、領域（１つまたは複数）５_１の周囲に部分６’だけが残るように、層６を局所的にエッチングすることが可能である（ＳｃｈｉｌｔｚおよびＰｏｎｓ、「Ｔｗｏ−ｌａｙｅｒ ｐｌａｎａｒｉｚａｔｉｏｎ ｐｒｏｃｅｓｓ」、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．、１３３巻、１７８〜１８１ページ（１９８６年）参照）。示された例のように充填材層が犠牲層と同じ材料でできている場合には、層２が表面全体を覆わなければならない。

その後、図１ｃの構成から出発し、充填材層６または６’を平坦化して、領域４_１、４_２、６_１によって構成された機械的補強ゾーン（１つまたは複数）すなわちピラー９を終了させる（図１ｄおよび１ｄ’）。この目的に使用される方法は例えば化学機械研磨（ＣＭＰ）である。この平坦化は、層６の厚さの一部だけを除去するように実施することができ（図１ｄ’）、または、図１ｄに示されているように、平坦化を継続し、窒化シリコン層４で終わらせて、ピラー（４_１、４_２、６_１）のところに実質的に平らな面が現れることを可能にすることもできる。その後、薄い接着層７、例えば酸化物層を付着させ（必要に応じて続いてＣＭＰを実施し）、それにより、その後に、分子結合（ＳｉとＳｉＯ_２の間の分子結合）によって単結晶Ｓｉ基板８を追加することを可能にする（図１ｅ）。必要に応じて、層７と接触する単結晶Ｓｉ基板８の表面が酸化される（ＳｉＯ_２とＳｉＯ_２の分子結合）。層６の厚さの一部だけを除去するとき（図１ｄ’）、この付着は任意である。図１ｄの構成から層７を省くこともできるが、そうすると不均質な界面を介した結合となり、それにより、他の条件が同じなら、結合エネルギーがより小さくなる。

充填材としてＳｉＯ_２を選択する重要な理由は、窒化シリコン、ポリシリコンなどの他の材料に比べてごくわずかな機械的応力で厚い層として付着させることができるためであり、また、完全に確立されたＣＭＰ技法によって平坦化するのに適しているためである。さらに、犠牲層もＳｉＯ_２から形成されているとき、このことは、機能付与後の犠牲層の不均一性を限定することを可能にし、この層は、その大部分が単一の材料からなる。したがって、充填材層は、犠牲層と同じ材料から形成されることが好ましい。

ＭＥＭＳを製作するのに適した厚さ（例えば５μｍから５０μｍ）のシリコン基板１を得るためには、単一の層１’よりも厚い出発基板から始めるのが一般的であり、その後、基板８を分子結合した後でこの基板を所望の厚さまで薄くする。このような薄層化は、矯正(rectification)およびそれに続くＣＭＰによって実行することができる。

層１’が、ＳｉＧｅストップ層上に成長させた単結晶シリコンでできているときには、この初期基板のシリコン部分を厚さ約１０μｍに矯正する。この厚さは、この矯正ステップに対して利用可能な正確さによって決定され、さらに層１’が、矯正ステップ中に形成されるワーク硬化ゾーンを含まないように決定される。したがって、この厚さは特に所望の矯正速度によって決まる。

続いて、初期基板の残りのＳｉの厚さを、ＳｉＧｅストップ層で止まる化学エッチングによって除去する。Ｓｉをエッチングし、ＳｉＧｅの表面で止まるさまざまな方法が知られている。ウェットエッチング法（水酸化テトラメチルアンモニウム（ＴＭＡＨ）の混合物またはＫＯＨ型の混合物。選択エッチングに関する参考文献を参照されたい）、またはドライエッチング（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページ、２００４応用物理学会）を挙げることができる。続いて、このストップ層を、層１のＳｉで止まる化学エッチングによって除去する。

ＳｉＧｅをエッチングし、Ｓｉの表面で止まるさまざまな知られている方法が存在する。高温ＨＣｌエッチング法（「Ｓｅｌｅｃｔｉｖｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｅｔｃｈｉｎｇ ｏｆ Ｓｉ_１−ｘＧｅ_ｘ ｖｅｒｓｕｓ Ｓｉ ｗｉｔｈ ｇａｓｅｏｕｓ ＨＣｌ」、Ｙ．Ｂｏｇｕｍｉｌｏｗｉｃｚ、Ｈ．Ｍ．Ｈａｒｔｍａｎｎ、Ｊ．Ｍ．ＦａｂｒｉおよびＴ．Ｂｉｌｏｎ、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．、２１巻、１２号（２００６年１２月）、１６６８〜１６７４ページ）、フッ化水素酸／硝酸／酢酸（ＨＮＡ）型の混合物に基づく化学エッチング法、およびドライエッチング法（上記のＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓの論文を参照されたい）を挙げることができる。このように厚いシリコン上のＳｉＧｅ層からなる出発基板を使用すると、層１の最終的な厚さの制御がより良好になる。

層７の付着は任意であり、国際特許出願第ＷＯ２００６／０３５０３１号に記載されている技法によって基板８を追加することが可能である。この技法は、異なる２種類の材料からなる表面と基板８との間、特に窒化シリコンおよびＳｉＯ_２からなる表面と基板８との間に分子結合を確立することを可能にする。

本明細書の説明の導入で説明した従来技術の方法と同様に、この方法は、裏返された位置で継続する（図１ｅ）。

次いで、本発明に基づくこの方法はさらに、犠牲層２を少なくとも部分的に除去することによって、電気機械構造を解放するステップを含む。犠牲層の除去は、開口１０をエッチングすることによって実行することができるが、他の手段によって実行することもできる。

Ｓｉ層１’をエッチングして１つまたは複数の開口１０を形成する（図１ｆ）。これらの開口１０は、層１’内にＭＥＭＳ構造を画定する役目を果たすこともでき、開口１０は、液相または気相のフッ化水素酸の助けを借りてＳｉＯ_２層をエッチングするときに、図１のアクティブ構造がピラー（１つまたは複数）（４_１、４_２、６_１）によって保持されるように、１つまたは複数の空洞２_１を形成することによって犠牲層２を除去するために使用される。ピラー材料は、犠牲層をエッチングするために使用される溶液に対して選択的であるように選択される。したがって機械構造は層１’に形成され、層１’を機械層と呼ぶことができる。

開口（１つまたは複数）１０を形成するとき、およびＨＦ酸を使用して犠牲層２を除去することによってＭＥＭＳ構造を解放するときには、分子結合によって固定された基板８と層７との間の界面ゾーン８’が化学エッチングから保護されることが分かる。

図２ａから２ｄ’は、ピラーが、ここでは多結晶Ｓｉでできた導電層を含み、したがってコンタクトを形成することを可能にし、実際に、導電ピラーと絶縁ピラーとを組み合わせることによって複数の相互接続レベルを形成することを可能にする一変形実施形態を示す。

図１ａと同様に、図２ａは、特に例えば単結晶Ｓｉでできた層１’を含む基板１上の例えばＳｉＯ_２でできた犠牲層２内に形成されたウェル３５を示す。

図２ｂは、特に絶縁ピラーを形成するウェルゾーン上に局所的に付着させた（表面全体に付着させ、次いで局所的にエッチングした）窒化シリコンでできた絶縁性の第１の機能付与層３１を示す。この窒化物層は、絶縁ピラーを提供し、犠牲層と同じ材料でできているときに、多結晶Ｓｉ層（下記参照）を機械層１および充填材層の犠牲層２から化学的に分離する役目を果たす。

図２ｃは、特に層１（機械層）と接触するために、導電機能も実行するピラーを形成することが望ましいウェル領域３５_１内に局所的に付着させた（具体的には表面全体に付着させ、続いて局所的にエッチングした）、例えばドープされた多結晶Ｓｉなどの導電性の第２の機能付与層３０を示す。この層はさらに、ウェル領域の外側で、第１の相互接続レベルまたは電極を形成する役目を果たすことができる。絶縁ピラーでの容量結合を制限するため、残りのウェル３５_２は多結晶Ｓｉの付着を含まないことができる。トポロジー上の理由から、ウェル３５_１に示されているように、絶縁ピラーに電気接続を通す必要がある場合には、これはあてはまらない。導電性の機能付与層３０の後に絶縁性の機能付与層３１を付着させることができることを認識すべきである。しかしながら、層１および層３０の材料を選択的にエッチングすることができない場合には、ウェル内の機能付与層のエッチングを２段階で実行する必要がある。すなわち、ウェル３５_１内の機能付与層をエッチングし、次いで層３０を形成した後に、ウェル３５_２内の機能付与層をエッチングする。

図２ｄは、ウェル３５を埋める例えばＳｉＯ_２の充填材層３２の付着を示す。続いてこの付着を、薄層化技法、例えばＣＭＰ法を使用して平坦化する。

したがって、ピラーは、ピラーのコアを構成する例えばＳｉＯ_２の層３２のところに、多結晶Ｓｉでできた外部導電層３１または絶縁層３０を有する。したがってこれらのピラーは、状況に応じ、２種または３種の材料からなる。

図２ｃ１、２ｃ２および２ｄ’は、ここでは多結晶Ｓｉによって形成された第２の相互接続層レベルを含む一実施形態を示す。

この第２の相互接続層レベルは、トポロジー上の理由から第１のレベルによって相互接続されていない多結晶Ｓｉの２つの導電ゾーン３０（導電ピラーまたは電極）を電気的に相互接続するトラック（ｔｒａｃｋ）を形成することを可能にする。

図２ｃ１は、相互接続層を絶縁する目的で付着させた絶縁層３４（窒化物または酸化物）を示す。この層を、層３０で止まるエッチングで局所的にエッチングし、それにより、ゾーン３０上に接続用の電気的アクセス（ａａ）を形成することを可能にする。

図２ｃ２は、この相互接続スキームの応用において電気アクセス（ａａ）を相互接続する役目を果たす局所化された第２の導電層を示す。したがって、第１の相互接続レベルと第２の相互接続レベルの間にビアが形成される。

追加の導電性および絶縁性機能付与層を使用して複数の相互接続レベルを形成するために、これらの操作（開口を有する絶縁層を付着させ、多結晶Ｓｉを局所的に付着させる）を繰り返すことができる。

特に、最後の層を、コンポーネント全体を覆う層として形成することができ、この層は、必要に応じて、下層の１つまたは複数のトラックに接続され、ＭＥＭＳシステムの接地面の役目を果たす。

状況によっては、最後のトラックと同じレベルに接地面を形成することもでき、その場合、最後の層は、表面の一部だけを覆う。

最後に、図２ｄ’は、図２ｃ２で得られた構造上に付着させた例えば酸化シリコンでできた充填材／接着層４０を示す。

図３ａから３ｄは、付着させたさまざまな層によるトポロジーを限定することを可能にするこの方法の他の変形を示し、局所化されたそれぞれの付着は、犠牲層に５_１などのゾーンを形成することによって最初に形成された最終スタックのトポロジーを増大させる。

図３ａは、図２ａから２ｃを参照して説明した方法などの方法を使用して窒化物層３１および多結晶Ｓｉ層３０を逐次的に付着させた後の基板を示す。平らな基準面を得るため、多結晶Ｓｉピラーのゾーン（層３０）を除く基板全体を覆ってＳｉＮ層３１が形成される。同様に、層２の表面全体を覆う多結晶Ｓｉ層が形成され、絶縁する必要があるゾーンを絶縁する役目を果たすゾーンだけが除去される。

図３ｂは、充填材層を矯正する基準の役目を果たすＳｉＮでできた付着させた追加の層３５を示す。

図３ｃは、ＳｉＮ層３５で止まる化学機械研磨（ＣＭＰ）後のＳｉＯ_２でできた充填材層３６の付着を示す。

図３ｄは、接着を達成する役目を果たす例えばＳｉＯ_２でできた第２の接着層３７の付着および平坦化を示す。

いわゆる「２重ダマシン(double damascene)」原理を使用して複数の相互接続レベルを形成することも可能である。図３ｃのステップの後、絶縁層として使用する追加の酸化物層を形成する（図３ｃ１）。この層を局所的にエッチングして、相互接続トラック間の電気接続に対応する開口を形成する（図３ｃ２）。基板全体に多結晶Ｓｉ層を付着させ、続いて酸化物層で止まるＣＭＰを実施し、それにより開口３９の中の多結晶Ｓｉ３９’だけを残す（図３ｃ３）。

図３ｃ４は、逐次的に付着させた窒化物層および酸化物層５０および５１を示す。逐次的に酸化物層５１をエッチングし（窒化物層の表面で止まる）、次いで窒化物層５０をエッチングする（酸化物層の表面で止まる）することによって、相互接続トラックに対応する開口５２を形成する（図３ｃ５）。ドープされた多結晶Ｓｉを付着させ、層５１を構成する酸化物の表面で止まるＣＭＰを実施することによって、トラック５３を形成する（図３ｃ６）。

追加の相互接続レベルが必要な場合には、同じ原理を繰り返すことができる。すなわち、酸化物層５４を形成し、酸化物層５４に、電気接続のための（トラック５３の多結晶Ｓｉで止まる）開口５５を形成する（図３ｃ７）。ウェーハ全体に付着させ、続いて層５４の酸化物で止まるＣＭＰを実施することによって、これらの開口にドープされた多結晶Ｓｉ５６を充填する。図３ｃ４から３ｃ６に示されたステップを繰り返す。

図３ｃ３のステップから出発して、多結晶Ｓｉを例えば銅などの金属に置き換えることが可能である。

このような状況では、基板８を、ＣＭＯＳ回路を有し、ＳｉＯ_２マトリックス中のＣｕ領域層によって終端された基板に置き換えることが可能である。この変形では、酸化物とＣｕの混合層が接着層の役目を果たすため、図３ｄの接着層が追加されない。この接着は、ＭＥＭＳ基板と関連ＣＭＯＳ回路基板との間の電気接続を提供する役目を果たす。金属領域の一部だけが、ＭＥＭＳとＣＭＯＳ回路の間の電気接続として機能する必要があり、残りの部分は、有効接着面積を増大させるために形成される。このような状況では、ＭＥＭＳ／ＣＭＯＳ回路アセンブリとの電気接続が、ＭＥＭＳの表面に形成されたコンタクトを介して実施される。

たとえ相互接続を実施するために使用される方法が平面でないとしても、金属領域のアレイからＣＭＯＳ回路を接着する原理を実現することができることを認識すべきである。例えば、説明した図３ｃ４からの方法を使用して窒化物層および酸化物層を追加し、次いで領域のアレイを形成することによって、図２ｄ’の基板から出発して、コンタクト領域の平面を形成することが可能である。

限られた数のＭＥＭＳ接続トラックに接続され、支持体とＭＥＭＳ面との間に電気的接触を確立することを可能にする連続する金属平面によって、コンタクト領域の平面を置き換えることができる。

一例として、図４は、図１ａから１ｆの方法に従って形成された圧力センサを示す。環形のピラー９（４_１、４_１、６_１）の周界の内側に、基板１を貫通する開口１０が形成されており、この開口は、この周界の内側の犠牲層２を除去して空洞２１を形成するために使用される。開口１０は次いで、従来のやり方で、例えば多結晶シリコンリンケイ酸塩ガラス（ＰＳＧ）によって埋め戻される。ピラー９の周界内に位置する基板１の領域２２は圧力センサのダイアフラムを形成し、領域２２はピラーによって機械的に支持される。

もちろん、例えば１つまたは複数の固定梁(fixed-end beam)を含むより複雑な構造のＭＥＭＳを製作するために、１つまたは複数の開口１０を画定することが可能である。

以上の例は本質的に、単結晶層が、ＳｉＯ_２でできた犠牲層に結合されたシリコンである基板を形成することを示すが、本発明は、変形基板を形成すること、特に、ＳｉＯ_２の犠牲層に結合させた単結晶ゲルマニウム層を有する基板、または実際に多結晶ＳｉまたはＳｉＯ_２の犠牲層に結合させた単結晶ペロブスカイト層を有する基板を形成することを可能にする。

１ 基板
１’ 単結晶層
２ 犠牲層
２_１ 空洞
３ 感光性樹脂層
４ 機能付与層
４_１ 層、領域
４_２ 層、領域
５_１ ウェル
６ 充填材層
７ 接着層
８ 基板
８’ 界面ゾーン
９ ピラー
１０ 開口
３０ 導電性の機能付与層
３１ 絶縁性の機能付与層
３２ 充填材層
３４ 絶縁層
３５ ウェル、ＳｉＮ層
３５_１ ウェル
３５_２ ウェル
３６ 充填材層
３９ 開口
４０ 充填材／接着層
５０ 窒化物層
５１ 酸化物層
５２ 開口
５４ 酸化物層
５５ 開口

Claims (24)

1. 自由表面を提示する犠牲層（２）に覆われた少なくとも１つの単結晶材料層（１’）を含む第１の基板（１）と、前記犠牲層内に受け取られた少なくとも１つの機械的補強ピラーとを提示する電気機械構造を製造する方法において、
   ａ）少なくとも前記犠牲層（２）の全厚をエッチングすることによって、前記犠牲層（２）内に、少なくとも１つの前記機械的ピラーを画定する少なくとも１つのウェル領域（５_１、５_２）を形成するステップと、
   ｂ）第１の材料の第１の機能付与層（４、３１）を付着させるステップであって、前記犠牲層が、前記第１の材料と比較して、選択的にエッチングするのに適しており、前記機能付与層（４）が、少なくとも１つのウェル領域（５_１）を少なくとも部分的に埋め、少なくとも前記ウェル領域（１つまたは複数）の周囲の前記犠牲層（２）の前記自由表面を覆うステップと、
   ｂ’）前記ウェル領域（１つまたは複数）（５_１）の前記充填を終了させるために、少なくとも前記ウェル領域（１つまたは複数）（５_１）の周囲の部分の前記第１の機能付与層（４）を覆う、前記第１の材料とは異なる第２の材料の充填材層（６、３２）を付着させ、前記充填材層（６、３２）を平坦化するステップであり、前記ウェル領域（１つまたは複数）内の少なくとも前記第１の材料と前記第２の材料の重なりによって、前記ピラー（１つまたは複数）が形成されるステップと、
   前記犠牲層（２）を少なくとも部分的に除去することによって前記電気機械構造を解放するステップと
   を含むことを特徴とする方法。
2. 前記単結晶材料がＳｉ、Ｇｅ、石英またはペロブスカイトから選択されることを特徴とする、請求項１に記載の方法。
3. 前記第１の機能付与層（４）に到達するまで前記充填材層（６）が平坦化されることを特徴とする、請求項１または２に記載の方法。
4. ｃ）前記第１の基板（１）の組付け面（４、６）を介して前記第１の基板（１）の反対側に第２の基板（８）を組み付けるステップ
   をさらに含むことを特徴とする、請求項１から３のいずれか一項に記載の方法。
5. 前記第２の基板（８）が、接着層に覆われた組付け面を提示することを特徴とする、請求項４に記載の方法。
6. ステップｃ）の前に、前記第１の基板の前記組付け面および／または前記第２の基板の表面に、前記２つの基板間の界面を形成する接着層を付着させるステップを実施することを特徴とする、請求項１から４のいずれか一項に記載の方法。
7. 接着の前に、前記第１の基板上に前記第２の材料の接着層が形成されることを特徴とする、請求項３および６に記載の方法。
8. 前記第１の材料が、窒化シリコン、ドープされたまたは絶縁性の多結晶Ｓｉ、金属およびポリマーの中から選択されることを特徴とする、請求項１から７のいずれか一項に記載の方法。
9. 前記第２の材料が、酸化シリコン、ドープされたまたは絶縁性の多結晶Ｓｉおよびポリマーの中から選択されることを特徴とする、請求項１から８のいずれか一項に記載の方法。
10. 前記電気機械構造を解放するために、前記第１の基板に形成された少なくとも１つの貫通開口（１０）を通して前記犠牲層（２）をエッチングするステップｄ）を含むことを特徴とする、請求項１から９のいずれか一項に記載の方法。
11. ステップｂ’）の前または後に、少なくとも前記犠牲層（２）まで延びる少なくとも１つのウェル（１５）を前記第１の絶縁層（４）に形成し、少なくとも１つの電極を形成するために、少なくとも前記ウェル（１つまたは複数）（１５）内に導電材料（１６）を付着させるステップｂ”）を含むことを特徴とする、請求項１から１０のいずれか一項に記載の方法。
12. それが、前記第１の機能付与層（３１）および第２の機能付与層（３０）を含み、前記機能付与層の一方が導電性、他方が絶縁性であり、ステップｂ）とｂ’）の間に、前記第２の機能付与層を付着させるステップｂ_０）を含み、導電性である方の前記機能付与層が第１の相互接続レベルを形成することを特徴とする、請求項１から１１のいずれか一項に記載の方法。
13. 前記第２の機能付与層（３０）が、窒化シリコン、ドープされたまたは絶縁性のポリシリコンＳｉおよび金属の中から選択された第３の材料から作製されることを特徴とする、請求項１２に記載の方法。
14. 前記第１の機能付与層が前記ウェル領域（１つまたは複数）の一部分（５_２）だけを覆い、前記ウェル領域の残りの部分（５_１）が前記第２の機能付与層（３０）によって覆われ、それにより導電ピラーおよび絶縁ピラーを形成することを可能にすることを特徴とする、請求項１３に記載の方法。
15. 前記犠牲層が、前記第１の機能付与層（３１）と前記第２の機能付与層（３０）の両方によって覆われることを特徴とする、請求項１２から１４のいずれか一項に記載の方法。
16. 前記第２の機能付与層（３０）が、前記犠牲層および前記第３の機能付与層（３１）の表面全体を覆うことを特徴とする、請求項１２から１４のいずれか一項に記載の方法。
17. 前記充填材層の前記第２の材料が、前記犠牲層の材料と同一であるように選択されることを特徴とする、請求項１から１６のいずれか一項に記載の方法。
18. 前記第１の機能付与層（３１）が絶縁性、前記第２の機能付与層（３０）が導電性であり、ステップｂ_０）の後に、第３の機能付与層を構成する絶縁層を付着させるステップｂ’１）を含むことを特徴とする、請求項１２から１７のいずれか一項に記載の方法。
19. 前記充填材層（６）を平坦化する前記ステップが、前記第３の機能付与層に到達するまで続くことを特徴とする、請求項１８に記載の方法。
20. ステップｂ’_１）の後に、前記第３の機能付与層に少なくとも１つのビア（４１）を形成し、少なくとも前記ビアに導体を付着させるステップｂ’_２）を含み、前記付着物が、第２の相互接続レベル（４０）を形成するように、導電性の前記第２の機能付与層（３０）上にコンタクトを形成することを特徴とする、請求項１８に記載の方法。
21. 導電材料の追加の機能付与層と絶縁材料の追加の機能付与層を交互に逐次的に付着させ、前記導電層から追加の相互接続レベルを形成するようにビアを形成するステップを含むことを特徴とする、請求項１９に記載の方法。
22. 最後の相互接続レベルが、接地面を形成するように表面全体を覆うことを特徴とする、請求項２０または２１に記載の方法。
23. 最後の相互接続レベルが平面であり、最後の相互接続レベルが、前記第２の基板を組み付ける間に前記第２の基板の素子を前記電気機械構造に接続することを可能にする相互接続領域を含むことを特徴とする、請求項１９から２１のいずれか一項に記載の方法。
24. 少なくとも１つの単結晶層（１’）と、犠牲層と、前記犠牲層内に受け取られた少なくとも１つの機械的補強ピラーとを提示する第１の基板を提示する、請求項１から２３のいずれか一項に記載の方法によって製造するのに適した電気機械構造において、少なくとも１つの機械的支持領域が、少なくとも前記犠牲層（２）の全厚内に受け取られたウェル領域（５_１）であり、少なくとも１つの前記ウェル領域（５_１）が、第１の機械的支持材料の第１の層に覆われ、第２の機械的支持材料の第２の層（６_１）によって埋められ、前記ピラー（１つまたは複数）が、前記ウェル領域（１つまたは複数）内に少なくとも前記第１および第２の材料を重ねることによって形成されることを特徴とする電気機械構造。

Images