JP2010004658A - スイッチング電源回路及びその制御方法 - Google Patents

Abstract

【課題】トランスの２次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路及びその制御方法を提供する。
【解決手段】スイッチング電源のトランスの２次側のスリープ状態をトランスの１次側回路から検出して２次側電圧を所望の電圧に低下させることができるので、トランスの２次側回路で複雑な回路を設けなくても２次側回路の消費電力を低減することが出来る。この結果、２次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチ電源回路及びその制御方法の提供を実現することができる。
【選択図】図１

Description

本発明は、スイッチング電源回路及びその制御方法に関する。

スイッチング電源に関連する発明が特許文献１に開示されている。
特許文献１に記載の発明は、「電源装置」に関する発明である。特許文献１に記載の発明は、「交流電力を入力し直流電力に変換して第１の負荷およびＤＣＤＣ（Direct Current Direct Current：直流直流）コンバータに供給するＡＣＤＣ（Alternating Current Direct Current：交流直流）コンバータと、ＡＣＤＣコンバータの出力電圧を制御する第１の制御手段と、ＡＣＤＣコンバータの出力を入力し、その電圧を低減して第２の負荷に供給するＤＣＤＣコンバータと、ＡＣＤＣコンバータの出力端とＤＣＤＣコンバータの出力端との間を、ＤＣＤＣコンバータが動作する最低電圧を確保するダイオードを介して開閉するスイッチ手段と、ＡＣＤＣコンバータ、ＤＣＤＣコンバータおよびスイッチ手段の動作を制御する第２の制御手段と、を備えた電源装置であって、第１の制御手段は、ＡＣＤＣコンバータの出力電圧を基準電圧になるように制御し、第２の制御手段は、スリープモード時に、基準電圧を低減し、スイッチ手段を閉じ、ＤＣＤＣコンバータの動作を停止するように制御する」構成である。

特許文献１に記載の発明によれば、１つのＡＣＤＣコンバータとその後段にＤＣＤＣコンバータを設けた電源構成において、待機中の消費電力をさらに低減することができるとしている。
特開２００８−６７４９４号公報

上述した特許文献１に記載の技術では、スリープモード時のＡＣＤＣコンバータ自身の消費電力を低減することを目的としており、負荷の消費電力低減が実現できていない。

微細プロセスによるＬＳＩ（Large Scale Integrated circuit：大規模集積回路）を搭載した２次側回路は、スリープモードでもリーク電流が大きいため大きな消費電力が残ってしまうという問題があった。微細プロセスによるＬＳＩの消費電力を無くすには、供給電圧をゼロにする必要がある。

たとえばネットワークに接続して使用するレーザープリンタでは、プリント待ち受け状態でコントローラ回路はスリープ状態でも動作しており、消費電力が１０Ｗ前後必要とされる。この消費電力を低減したくても、コントローラ回路のＬＳＩの特性で決定されるため困難であった。
このため、コントローラ回路のＬＳＩの特性で決まってしまう消費電力を、供給電圧を制御することで低減する必要がある。

そこで本発明は、トランスの２次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路及びその制御方法を提供することを目的とする。

上記課題を解決するため、請求項１に記載の発明は、トランスの１次側コイルに流れる電流のスイッチングを行い、該トランスの２次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路において、前記トランスの１次側電圧の波形と所定の電圧波形との比較を行いスリープモードであると判定した場合に前記トランスの２次側の電圧を所定の電圧に変更する制御回路を備えたことを特徴とする。

請求項２に記載の発明は、請求項１に記載の発明において、前記制御回路は、前記トランスの１次側コイルに流れる電流をセンス電圧に変換する電流検出回路部と、所定の電圧波形を参照データとして格納する参照データ回路と、前記参照データの電圧と前記センス電圧との比較を行い所定の期間の比較結果を保持する記憶回路と、前記記憶回路の内容と前記所定の参照データとを比較する比較回路と、前記比較回路の判定結果が一致した場合に前記２次側コイルの出力の電圧値を所定の電圧に変更する加算回路と、を備えたことを特徴とする。

請求項３に記載の発明は、請求項２に記載の発明において、前記記憶回路は、前記トランスの１次側の電圧が基準電圧より低下したか否かを判定する判定回路を備えたことを特徴とする。

請求項４に記載の発明は、トランスの１次側コイルに流れる電流のスイッチングを行い、該トランスの２次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の制御方法において、前記トランスの１次側電圧の波形と所定の電圧波形との比較を行い、比較の結果スリープモードであると判定した場合に前記トランスの２次側の電圧を所定の電圧に変更することを特徴とする。

請求項５に記載の発明は、請求項４に記載の発明において、前記トランスの１次側コイルに流れる電流をセンス電圧に変換し、所定の電圧波形を参照データとして参照データ回路が格納し、前記参照データの電圧と前記センス電圧との比較を行い所定の期間の比較結果を記憶回路が保持し、比較回路が前記記憶回路の内容と前記所定の参照データとを比較し、前記比較回路の判定結果が一致した場合に前記２次側コイルの出力の電圧値を所定の電圧に変更することを特徴とする。

請求項６に記載の発明は、請求項５に記載の発明において、前記トランスの１次側の電圧が基準電圧より低下したか否かを判定することを特徴とする。

本発明によれば、スイッチング電源のトランスの２次側のスリープ状態をトランスの１次側回路から検出して２次側電圧を所望の電圧に低下させることができるので、トランスの２次側回路で複雑な回路を設けなくても２次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスの二次側に設けるとコストアップとなるが、本発明では、トランスの１次側の１箇所で済むため経済的であり、確実な対策となる。この結果、２次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路及びその制御方法の提供を実現することができる。

本発明に係るスイッチング電源回路の一実施の形態は、トランスの１次側コイルに流れる電流のスイッチングを行い、トランスの２次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路において、トランスの１次側電圧の波形と所定の電圧波形との比較を行いスリープモードであると判定した場合にトランスの２次側の電圧を所定の電圧に変更する制御回路を備えたことを特徴とする。

整流回路としては、単相半波整流回路、単相全波整流回路、もしくはブリッジ整流回路のいずれであってもよい。
平滑回路としてはコンデンサ入力型であってもチョーク入力型であってもよい。
平滑回路と負荷との間にＲＣフィルタもしくはＬＣフィルタを挿入してもよい。
コンデンサとしては、アルミ電解コンデンサもしくはタンタル電解コンデンサが用いられる。

上記構成によれば、スイッチング電源のトランスの２次側のスリープ状態を１次側回路から検出して２次側電圧を所望の電圧に低下させることができるので、トランスの２次側回路で複雑な回路を設けなくても２次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスの二次側に設けるとコストアップとなるが、本実施形態では、トランスの１次側の１箇所で済むため経済的であり、確実な対策となる。この結果、トランスの２次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路の提供を実現することができる。

本発明に係るスイッチング電源回路の他の実施の形態は、上記構成に加え、制御回路は、トランスの１次側コイルに流れる電流をセンス電圧に変換する電流検出回路部と、所定の電圧波形を参照データとして格納する参照データ回路と、参照データの電圧とセンス電圧との比較を行い所定の期間の比較結果を保持する記憶回路と、記憶回路の内容と所定の参照データとを比較する比較回路と、比較回路の判定結果が一致した場合に２次側コイルの出力の電圧値を所定の電圧に変更する加算回路と、を備えたことを特徴とする。
参照データ回路及び記憶回路としては、例えば、ＲＡＭ（Random Access Memory：書換可能なメモリ）が挙げられる。
比較回路としては、複数のオペアンプからなるコンパレータが用いられる。

本発明に係るスイッチング電源回路の他の実施の形態は、上記構成に加え、記憶回路は、トランスの１次側の電圧が基準電圧より低下したか否かを判定する判定回路を備えたことを特徴とする。

本発明に係るスイッチング電源回路の制御方法の一実施の形態は、トランスの１次側コイルに流れる電流のスイッチングを行い、トランスの２次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の制御方法において、トランスの１次側電圧の波形と所定の電圧波形との比較を行い、比較の結果スリープモードであると判定した場合にトランスの２次側の電圧を所定の電圧に変更することを特徴とする。

上記構成によれば、スイッチング電源のトランスの２次側のスリープ状態を１次側回路から検出して２次側電圧を所望の電圧に低下させることができるので、トランスの２次側回路で複雑な回路を設けなくても２次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスの二次側に設けるとコストアップとなるが、本発明では、トランスの１次側の１箇所で済むため経済的であり、確実な対策となる。この結果、トランスの２次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路の制御方法の提供を実現することができる。

本発明に係るスイッチング電源回路の制御方法の他の実施の形態は、上記構成に加え、トランスの１次側コイルに流れる電流をセンス電圧に変換し、所定の電圧波形を参照データとして参照データ回路が格納し、参照データの電圧とセンス電圧との比較を行い所定の期間の比較結果を記憶回路が保持し、比較回路が記憶回路の内容と所定の参照データとを比較し、比較回路の判定結果が一致した場合に２次側コイルの出力の電圧値を所定の電圧に変更することを特徴とする。

本発明に係るスイッチング電源回路の制御方法の他の実施の形態は、上記構成に加え、トランスの１次側の電圧が基準電圧より低下したか否かを判定することを特徴とする。

なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。

図１は、本発明に係るスイッチング電源の制御方法を適用したスイッチング電源の一実施例を示す回路図である。
＜構 成＞
ＲＳＮＳはトランスＴの１次側の電流を検出するセンス抵抗、Ｑ１はトランスＴの１次側コイルをスイッチングするトランジスタ、トランスＴは電力を変換するトランスを示す。ｎ１はトランスＴの一次側コイルを示し、ｎ２はトランスＴの二次側コイルを示す。
トランスＴの一次側コイルｎ１の一端（図の上側）には陰極が接地され、電圧ＶＩＮの直流電源（例えば、バッテリー）１０の陽極が接続されている。トランスＴの一次側コイルｎ１の他端（この場合、下側）にはＦＥＴ（Field Effect Transistor：電界効果トランジスタ、以下トランジスタと表記する。）Ｑ１のドレインが接続されている。トランジスタＱ１のソースには一端が接地された抵抗ＲＳＮＳの他端と抵抗Ｒ１の一端に接続されている。

抵抗Ｒ１の他端は一端が接地されたコンデンサＣ２の他端とコンパレータ１６の非反転入力端子に接続されている。コンパレータ１６の反転入力端子は陰極が接地された基準電圧ＶＲＥＦ１の陽極に接続されている。コンパレータ１６の出力端子は記憶回路１４の一方の入力端子に接続されている。記憶回路１４のＮ本の出力端子は比較回路１２に接続されている。比較回路１２の出力は加算器１５の一方の入力端子に接続されている。

一方、トランスＴの二次側コイルｎ２の一端はダイオードＤ１のアノードに接続され、他端は平滑用のコンデンサＣ１の一端と負荷の一端に接続されている。ダイオードＤ１のカソードはコンデンサＣ１の他端に接続されると共に負荷の他端に接続されている。また、ダイオードＤ１のカソードは誤差アンプ１８の入力端に接続されており、誤差アンプの出力端はフォトカプラ１７の発光ダイオードのアノードに接続されている。フォトカプラ１７の出力端子は加算器１５の他方の入力端子に接続されている。加算器１５の出力はＰＷＭ回路１１の入力端子に接続されている。ＰＷＭ回路１１の出力端子は、比較回路１２、参照データ回路１３、記憶回路１４、及びバッファ回路ＢＵＦの入力端子に接続されている。バッファ回路ＢＵＦの出力端子はトランジスタＱ１のゲートに接続されている。

ＩＣ１はトランジスタＱ１を制御してトランスＴの２次側コイルｎ２に安定した電圧あるいは電流を供給するための制御用ＩＣである。トランスＴの２次側コイルｎ２の電圧をフォトカプラでＩＣ１にフィードバックし、ＰＷＭ（Pulse Width Modulation：パルス幅変調）信号発生回路（以下、ＰＷＭ回路と表記）からトランジスタＱ１にＰＷＭ制御された信号を与えることでトランスＴの２次側コイルｎ２の電圧を一定に保つ電圧制御型ＰＷＭ方式などが知られている。

図２に公知のＰＷＭ回路の一例を示す。
ＤＴはデューティー比の最大値を決める信号、ＳＳはソフトスタート動作をさせる信号、ＦＢはフィードバック信号、ＯＳＣは三角波などの発振信号、をそれぞれ示す。ＦＢ信号が高くなると、デューティー比を絞り、トランスＴの２次側電圧を低下させる動作をする。

＜動 作＞
図３に図１に示したスイッチング電源回路の波形の一例を示す。図４に図１に示したスイッチング電源回路の動作フローの一例を示す。
ＧＡＴＥはＰＷＭ制御するための信号である。ＳＬＥＥＰはトランスＴの２次側コイルｎ２に接続された回路がスリープモードに入ることを指示する信号である。信号ＳＬＥＥＰがローレベルで通常モード、ハイレベルでスリープモードとなる。

電圧ＶＳＮＳがＶＲＥＦ１より大きいか否かを判断し（ステップＳ１）、信号ＳＬＥＥＰがローレベルからハイレベルになることで、トランスＴの２次側コイルｎ２に接続された回路がスリープモードに入り、２次側コイルｎ２に接続された回路の消費電流ＩＬは減少する。
消費電流ＩＬが減少すると、電圧ＶＳＮＳがＶＳＮＳ１からＶＳＮＳ２に減少する。基準電圧ＶＲＥＦ１は電圧ＶＳＮＳ１と電圧ＶＳＮＳ２との間に設定されているため、電圧ＶＣＭＰ１がローレベルからハイレベルになる（ステップＳ１）。
ここで、電圧ＶＳＮＳがＶＲＥＦ１より大きい場合（ステップＳ１／ＹＥＳ）は通常動作をする（ステップＳ２）。
ＰＷＭ信号の各サイクル毎に電圧ＶＣＭＰ１の状態（波形）を記憶回路１４に取り込む（例えば数十パルス分：ステップＳ３）。

Ｎビット分のデータ（上記数十パルス分のデータ）が記憶回路１４に取り込まれる。
Ｎビットの取り込まれたデータが、あらかじめ設定された予想データ（参照データ）と一致するか否かを比較回路１２で比較し（ステップＳ４）、比較回路１２の出力が真であることを受けた場合、すなわちＮビットすべての状態が一致すれば（ステップＳ４／ＹＥＳ）、電圧Ｖ１をフォトカプラ１７から受けた信号に加算して、フィードバック信号ＦＢとする（ステップＳ５）。ステップＳ４で記憶回路のデータと参照データとが一致しない場合（ステップＳ４／ＮＯ）、ステップＳ３に戻る。

電圧Ｖ１の加算が行われると、トランスＴの出力（二次側コイルｎ２の電圧）を絞る方向にＰＷＭ制御がされることになり、電圧ＶＯＵＴが低下する。
電圧Ｖ１の加算量はあらかじめ設定されており、それにより電圧ＶＯＵＴの低下量が決定される。電圧ＶＯＵＴの低下が発生してからの状態が、本発明の意図するスリープ状態である（ステップＳ６）。
信号ＳＬＥＥＰがハイレベルになってからこの状態までは、移行期間となる。

以上のように、トランスＴの２次側コイルｎ２に接続された回路がスリープ状態に入り消費電流ＩＬが減少したことを制御ＩＣ１で検知し、電圧ＶＯＵＴを減少させる動作を行う。トランスＴの２次側コイルｎ２に接続された回路から見ると、より低消費電力のモードに自動的に移行するように見える。電圧ＶＯＵＴの低下量は、トランスＴの２次側コイルｎ２に接続された回路の特性から、あらかじめ最適な値に設定しておくことができる。

スリープ状態から通常状態に戻る際は次の動作となる。
まず電圧ＶＳＮＳがＶＲＥＦ１より大きいか否かを判断する（ステップＳ７）。電圧ＶＳＮＳがＶＲＥＦ１より大きくない場合（ステップＳ７／ＮＯ）、スリーブ動作をする（ステップＳ８）。
スリープ状態から通常状態に戻る際は信号ＳＬＥＥＰがローレベルになる。低レベル（ローレベル）の電圧ＶＯＵＴに応じた値で消費電流ＩＬが上昇する。電圧ＶＳＮＳが基準電圧ＶＲＥＦ１を超える（ステップＳ７／ＹＥＳ）。
ＶＣＭＰ１＝Ｌを記憶回路に格納する（ステップＳ９）。
Ｖ１をＦＢに加算することを停止する（ステップＳ１０）。
電圧ＶＣＭＰ１がローレベルになる。移行期間を経て電圧ＶＯＵＴが上昇する（ステップＳ１１）。通常動作の電圧ＶＯＵＴに応じた消費電流ＩＬが流れる。

＜作用効果＞
以上において、スイッチング電源のトランスＴの２次側コイルｎ２に接続された回路のスリープ状態をトランスＴの１次側コイルｎ１に接続された回路から検出して２次側コイルｎ２の電圧を所望の電圧に低下させることができるので、トランスＴの２次側コイルｎ２に接続された回路で複雑な回路を設けなくても２次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスＴの二次側に設けるとコストアップとなるが、本発明では、トランスＴの１次側コイルｎ１の１箇所で済むため経済的であり、確実な対策となる。

＜その他＞
なお、上述した実施例は、本発明の好適な実施例の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。例えば、上述した実施例ではトランジスタとしてＦＥＴを用いたが、本発明はこれに限定されるものではなく、バイポーラトランジスタを用いてもよい。また、上述した実施例ではフォトカプラを用いたが、フォトカプラの代わりにリレーを用いてもよい。

本発明は、スイッチング電源回路、スイッチング電源を用いた電子機器に利用できる。

本発明に係るスイッチング電源の制御方法を適用したスイッチング電源の一実施例を示す回路図である。 公知のＰＷＭ回路の一例である。 図１に示したスイッチング電源回路の波形の一例を示す図である。 図１に示したスイッチング電源回路の動作フローの一例を示す図である。

符号の説明

１０ 直流電源（バッテリー）
１１ ＰＷＭ回路
１２ 比較回路
１３ 参照データ回路
１４ 記憶回路
１５ 加算器
１６ コンパレータ
１７ フォトカプラ
１８ 誤差アンプ

Claims (6)

1. トランスの１次側コイルに流れる電流のスイッチングを行い、該トランスの２次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路において、
   前記トランスの１次側電圧の波形と所定の電圧波形との比較を行いスリープモードであると判定した場合に前記トランスの２次側の電圧を所定の電圧に変更する制御回路を備えたことを特徴とするスイッチング電源回路。
2. 前記制御回路は、
   前記トランスの１次側コイルに流れる電流をセンス電圧に変換する電流検出回路部と、
   所定の電圧波形を参照データとして格納する参照データ回路と、
   前記参照データの電圧と前記センス電圧との比較を行い所定の期間の比較結果を保持する記憶回路と、
   前記記憶回路の内容と前記所定の参照データとを比較する比較回路と、
   前記比較回路の判定結果が一致した場合に前記２次側コイルの出力の電圧値を所定の電圧に変更する加算回路と、を備えたことを特徴とする請求項１記載のスイッチング電源回路。
3. 前記記憶回路は、前記トランスの１次側の電圧が基準電圧より低下したか否かを判定する判定回路を備えたことを特徴とする請求項２記載のスイッチング電源回路。
4. トランスの１次側コイルに流れる電流のスイッチングを行い、該トランスの２次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の制御方法において、
   前記トランスの１次側電圧の波形と所定の電圧波形との比較を行い、比較の結果スリープモードであると判定した場合に前記トランスの２次側の電圧を所定の電圧に変更することを特徴とするスイッチング電源回路の制御方法。
5. 前記トランスの１次側コイルに流れる電流をセンス電圧に変換し、
   所定の電圧波形を参照データとして参照データ回路が格納し、
   前記参照データの電圧と前記センス電圧との比較を行い所定の期間の比較結果を記憶回路が保持し、
   比較回路が前記記憶回路の内容と前記所定の参照データとを比較し、
   前記比較回路の判定結果が一致した場合に前記２次側コイルの出力の電圧値を所定の電圧に変更することを特徴とする請求項４記載のスイッチング電源回路の制御方法。
6. 前記トランスの１次側の電圧が基準電圧より低下したか否かを判定することを特徴とする請求項５記載のスイッチング電源回路の制御方法。

Images