JP2010004658A - スイッチング電源回路及びその制御方法 - Google Patents

スイッチング電源回路及びその制御方法 Download PDF

Info

Publication number
JP2010004658A
JP2010004658A JP2008161601A JP2008161601A JP2010004658A JP 2010004658 A JP2010004658 A JP 2010004658A JP 2008161601 A JP2008161601 A JP 2008161601A JP 2008161601 A JP2008161601 A JP 2008161601A JP 2010004658 A JP2010004658 A JP 2010004658A
Authority
JP
Japan
Prior art keywords
voltage
circuit
transformer
power supply
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008161601A
Other languages
English (en)
Other versions
JP5359051B2 (ja
Inventor
Keiji Fukumura
慶二 福村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008161601A priority Critical patent/JP5359051B2/ja
Publication of JP2010004658A publication Critical patent/JP2010004658A/ja
Application granted granted Critical
Publication of JP5359051B2 publication Critical patent/JP5359051B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】トランスの2次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路及びその制御方法を提供する。
【解決手段】スイッチング電源のトランスの2次側のスリープ状態をトランスの1次側回路から検出して2次側電圧を所望の電圧に低下させることができるので、トランスの2次側回路で複雑な回路を設けなくても2次側回路の消費電力を低減することが出来る。この結果、2次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチ電源回路及びその制御方法の提供を実現することができる。
【選択図】図1

Description

本発明は、スイッチング電源回路及びその制御方法に関する。
スイッチング電源に関連する発明が特許文献1に開示されている。
特許文献1に記載の発明は、「電源装置」に関する発明である。特許文献1に記載の発明は、「交流電力を入力し直流電力に変換して第1の負荷およびDCDC(Direct Current Direct Current:直流直流)コンバータに供給するACDC(Alternating Current Direct Current:交流直流)コンバータと、ACDCコンバータの出力電圧を制御する第1の制御手段と、ACDCコンバータの出力を入力し、その電圧を低減して第2の負荷に供給するDCDCコンバータと、ACDCコンバータの出力端とDCDCコンバータの出力端との間を、DCDCコンバータが動作する最低電圧を確保するダイオードを介して開閉するスイッチ手段と、ACDCコンバータ、DCDCコンバータおよびスイッチ手段の動作を制御する第2の制御手段と、を備えた電源装置であって、第1の制御手段は、ACDCコンバータの出力電圧を基準電圧になるように制御し、第2の制御手段は、スリープモード時に、基準電圧を低減し、スイッチ手段を閉じ、DCDCコンバータの動作を停止するように制御する」構成である。
特許文献1に記載の発明によれば、1つのACDCコンバータとその後段にDCDCコンバータを設けた電源構成において、待機中の消費電力をさらに低減することができるとしている。
特開2008−67494号公報
上述した特許文献1に記載の技術では、スリープモード時のACDCコンバータ自身の消費電力を低減することを目的としており、負荷の消費電力低減が実現できていない。
微細プロセスによるLSI(Large Scale Integrated circuit:大規模集積回路)を搭載した2次側回路は、スリープモードでもリーク電流が大きいため大きな消費電力が残ってしまうという問題があった。微細プロセスによるLSIの消費電力を無くすには、供給電圧をゼロにする必要がある。
たとえばネットワークに接続して使用するレーザープリンタでは、プリント待ち受け状態でコントローラ回路はスリープ状態でも動作しており、消費電力が10W前後必要とされる。この消費電力を低減したくても、コントローラ回路のLSIの特性で決定されるため困難であった。
このため、コントローラ回路のLSIの特性で決まってしまう消費電力を、供給電圧を制御することで低減する必要がある。
そこで本発明は、トランスの2次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路及びその制御方法を提供することを目的とする。
上記課題を解決するため、請求項1に記載の発明は、トランスの1次側コイルに流れる電流のスイッチングを行い、該トランスの2次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路において、前記トランスの1次側電圧の波形と所定の電圧波形との比較を行いスリープモードであると判定した場合に前記トランスの2次側の電圧を所定の電圧に変更する制御回路を備えたことを特徴とする。
請求項2に記載の発明は、請求項1に記載の発明において、前記制御回路は、前記トランスの1次側コイルに流れる電流をセンス電圧に変換する電流検出回路部と、所定の電圧波形を参照データとして格納する参照データ回路と、前記参照データの電圧と前記センス電圧との比較を行い所定の期間の比較結果を保持する記憶回路と、前記記憶回路の内容と前記所定の参照データとを比較する比較回路と、前記比較回路の判定結果が一致した場合に前記2次側コイルの出力の電圧値を所定の電圧に変更する加算回路と、を備えたことを特徴とする。
請求項3に記載の発明は、請求項2に記載の発明において、前記記憶回路は、前記トランスの1次側の電圧が基準電圧より低下したか否かを判定する判定回路を備えたことを特徴とする。
請求項4に記載の発明は、トランスの1次側コイルに流れる電流のスイッチングを行い、該トランスの2次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の制御方法において、前記トランスの1次側電圧の波形と所定の電圧波形との比較を行い、比較の結果スリープモードであると判定した場合に前記トランスの2次側の電圧を所定の電圧に変更することを特徴とする。
請求項5に記載の発明は、請求項4に記載の発明において、前記トランスの1次側コイルに流れる電流をセンス電圧に変換し、所定の電圧波形を参照データとして参照データ回路が格納し、前記参照データの電圧と前記センス電圧との比較を行い所定の期間の比較結果を記憶回路が保持し、比較回路が前記記憶回路の内容と前記所定の参照データとを比較し、前記比較回路の判定結果が一致した場合に前記2次側コイルの出力の電圧値を所定の電圧に変更することを特徴とする。
請求項6に記載の発明は、請求項5に記載の発明において、前記トランスの1次側の電圧が基準電圧より低下したか否かを判定することを特徴とする。
本発明によれば、スイッチング電源のトランスの2次側のスリープ状態をトランスの1次側回路から検出して2次側電圧を所望の電圧に低下させることができるので、トランスの2次側回路で複雑な回路を設けなくても2次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスの二次側に設けるとコストアップとなるが、本発明では、トランスの1次側の1箇所で済むため経済的であり、確実な対策となる。この結果、2次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路及びその制御方法の提供を実現することができる。
本発明に係るスイッチング電源回路の一実施の形態は、トランスの1次側コイルに流れる電流のスイッチングを行い、トランスの2次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路において、トランスの1次側電圧の波形と所定の電圧波形との比較を行いスリープモードであると判定した場合にトランスの2次側の電圧を所定の電圧に変更する制御回路を備えたことを特徴とする。
整流回路としては、単相半波整流回路、単相全波整流回路、もしくはブリッジ整流回路のいずれであってもよい。
平滑回路としてはコンデンサ入力型であってもチョーク入力型であってもよい。
平滑回路と負荷との間にRCフィルタもしくはLCフィルタを挿入してもよい。
コンデンサとしては、アルミ電解コンデンサもしくはタンタル電解コンデンサが用いられる。
上記構成によれば、スイッチング電源のトランスの2次側のスリープ状態を1次側回路から検出して2次側電圧を所望の電圧に低下させることができるので、トランスの2次側回路で複雑な回路を設けなくても2次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスの二次側に設けるとコストアップとなるが、本実施形態では、トランスの1次側の1箇所で済むため経済的であり、確実な対策となる。この結果、トランスの2次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路の提供を実現することができる。
本発明に係るスイッチング電源回路の他の実施の形態は、上記構成に加え、制御回路は、トランスの1次側コイルに流れる電流をセンス電圧に変換する電流検出回路部と、所定の電圧波形を参照データとして格納する参照データ回路と、参照データの電圧とセンス電圧との比較を行い所定の期間の比較結果を保持する記憶回路と、記憶回路の内容と所定の参照データとを比較する比較回路と、比較回路の判定結果が一致した場合に2次側コイルの出力の電圧値を所定の電圧に変更する加算回路と、を備えたことを特徴とする。
参照データ回路及び記憶回路としては、例えば、RAM(Random Access Memory:書換可能なメモリ)が挙げられる。
比較回路としては、複数のオペアンプからなるコンパレータが用いられる。
本発明に係るスイッチング電源回路の他の実施の形態は、上記構成に加え、記憶回路は、トランスの1次側の電圧が基準電圧より低下したか否かを判定する判定回路を備えたことを特徴とする。
本発明に係るスイッチング電源回路の制御方法の一実施の形態は、トランスの1次側コイルに流れる電流のスイッチングを行い、トランスの2次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の制御方法において、トランスの1次側電圧の波形と所定の電圧波形との比較を行い、比較の結果スリープモードであると判定した場合にトランスの2次側の電圧を所定の電圧に変更することを特徴とする。
上記構成によれば、スイッチング電源のトランスの2次側のスリープ状態を1次側回路から検出して2次側電圧を所望の電圧に低下させることができるので、トランスの2次側回路で複雑な回路を設けなくても2次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスの二次側に設けるとコストアップとなるが、本発明では、トランスの1次側の1箇所で済むため経済的であり、確実な対策となる。この結果、トランスの2次側回路をスリープ状態にした際の消費電力を大幅に減少したスイッチング電源回路の制御方法の提供を実現することができる。
本発明に係るスイッチング電源回路の制御方法の他の実施の形態は、上記構成に加え、トランスの1次側コイルに流れる電流をセンス電圧に変換し、所定の電圧波形を参照データとして参照データ回路が格納し、参照データの電圧とセンス電圧との比較を行い所定の期間の比較結果を記憶回路が保持し、比較回路が記憶回路の内容と所定の参照データとを比較し、比較回路の判定結果が一致した場合に2次側コイルの出力の電圧値を所定の電圧に変更することを特徴とする。
本発明に係るスイッチング電源回路の制御方法の他の実施の形態は、上記構成に加え、トランスの1次側の電圧が基準電圧より低下したか否かを判定することを特徴とする。
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
図1は、本発明に係るスイッチング電源の制御方法を適用したスイッチング電源の一実施例を示す回路図である。
<構 成>
RSNSはトランスTの1次側の電流を検出するセンス抵抗、Q1はトランスTの1次側コイルをスイッチングするトランジスタ、トランスTは電力を変換するトランスを示す。n1はトランスTの一次側コイルを示し、n2はトランスTの二次側コイルを示す。
トランスTの一次側コイルn1の一端(図の上側)には陰極が接地され、電圧VINの直流電源(例えば、バッテリー)10の陽極が接続されている。トランスTの一次側コイルn1の他端(この場合、下側)にはFET(Field Effect Transistor:電界効果トランジスタ、以下トランジスタと表記する。)Q1のドレインが接続されている。トランジスタQ1のソースには一端が接地された抵抗RSNSの他端と抵抗R1の一端に接続されている。
抵抗R1の他端は一端が接地されたコンデンサC2の他端とコンパレータ16の非反転入力端子に接続されている。コンパレータ16の反転入力端子は陰極が接地された基準電圧VREF1の陽極に接続されている。コンパレータ16の出力端子は記憶回路14の一方の入力端子に接続されている。記憶回路14のN本の出力端子は比較回路12に接続されている。比較回路12の出力は加算器15の一方の入力端子に接続されている。
一方、トランスTの二次側コイルn2の一端はダイオードD1のアノードに接続され、他端は平滑用のコンデンサC1の一端と負荷の一端に接続されている。ダイオードD1のカソードはコンデンサC1の他端に接続されると共に負荷の他端に接続されている。また、ダイオードD1のカソードは誤差アンプ18の入力端に接続されており、誤差アンプの出力端はフォトカプラ17の発光ダイオードのアノードに接続されている。フォトカプラ17の出力端子は加算器15の他方の入力端子に接続されている。加算器15の出力はPWM回路11の入力端子に接続されている。PWM回路11の出力端子は、比較回路12、参照データ回路13、記憶回路14、及びバッファ回路BUFの入力端子に接続されている。バッファ回路BUFの出力端子はトランジスタQ1のゲートに接続されている。
IC1はトランジスタQ1を制御してトランスTの2次側コイルn2に安定した電圧あるいは電流を供給するための制御用ICである。トランスTの2次側コイルn2の電圧をフォトカプラでIC1にフィードバックし、PWM(Pulse Width Modulation:パルス幅変調)信号発生回路(以下、PWM回路と表記)からトランジスタQ1にPWM制御された信号を与えることでトランスTの2次側コイルn2の電圧を一定に保つ電圧制御型PWM方式などが知られている。
図2に公知のPWM回路の一例を示す。
DTはデューティー比の最大値を決める信号、SSはソフトスタート動作をさせる信号、FBはフィードバック信号、OSCは三角波などの発振信号、をそれぞれ示す。FB信号が高くなると、デューティー比を絞り、トランスTの2次側電圧を低下させる動作をする。
<動 作>
図3に図1に示したスイッチング電源回路の波形の一例を示す。図4に図1に示したスイッチング電源回路の動作フローの一例を示す。
GATEはPWM制御するための信号である。SLEEPはトランスTの2次側コイルn2に接続された回路がスリープモードに入ることを指示する信号である。信号SLEEPがローレベルで通常モード、ハイレベルでスリープモードとなる。
電圧VSNSがVREF1より大きいか否かを判断し(ステップS1)、信号SLEEPがローレベルからハイレベルになることで、トランスTの2次側コイルn2に接続された回路がスリープモードに入り、2次側コイルn2に接続された回路の消費電流ILは減少する。
消費電流ILが減少すると、電圧VSNSがVSNS1からVSNS2に減少する。基準電圧VREF1は電圧VSNS1と電圧VSNS2との間に設定されているため、電圧VCMP1がローレベルからハイレベルになる(ステップS1)。
ここで、電圧VSNSがVREF1より大きい場合(ステップS1/YES)は通常動作をする(ステップS2)。
PWM信号の各サイクル毎に電圧VCMP1の状態(波形)を記憶回路14に取り込む(例えば数十パルス分:ステップS3)。
Nビット分のデータ(上記数十パルス分のデータ)が記憶回路14に取り込まれる。
Nビットの取り込まれたデータが、あらかじめ設定された予想データ(参照データ)と一致するか否かを比較回路12で比較し(ステップS4)、比較回路12の出力が真であることを受けた場合、すなわちNビットすべての状態が一致すれば(ステップS4/YES)、電圧V1をフォトカプラ17から受けた信号に加算して、フィードバック信号FBとする(ステップS5)。ステップS4で記憶回路のデータと参照データとが一致しない場合(ステップS4/NO)、ステップS3に戻る。
電圧V1の加算が行われると、トランスTの出力(二次側コイルn2の電圧)を絞る方向にPWM制御がされることになり、電圧VOUTが低下する。
電圧V1の加算量はあらかじめ設定されており、それにより電圧VOUTの低下量が決定される。電圧VOUTの低下が発生してからの状態が、本発明の意図するスリープ状態である(ステップS6)。
信号SLEEPがハイレベルになってからこの状態までは、移行期間となる。
以上のように、トランスTの2次側コイルn2に接続された回路がスリープ状態に入り消費電流ILが減少したことを制御IC1で検知し、電圧VOUTを減少させる動作を行う。トランスTの2次側コイルn2に接続された回路から見ると、より低消費電力のモードに自動的に移行するように見える。電圧VOUTの低下量は、トランスTの2次側コイルn2に接続された回路の特性から、あらかじめ最適な値に設定しておくことができる。
スリープ状態から通常状態に戻る際は次の動作となる。
まず電圧VSNSがVREF1より大きいか否かを判断する(ステップS7)。電圧VSNSがVREF1より大きくない場合(ステップS7/NO)、スリーブ動作をする(ステップS8)。
スリープ状態から通常状態に戻る際は信号SLEEPがローレベルになる。低レベル(ローレベル)の電圧VOUTに応じた値で消費電流ILが上昇する。電圧VSNSが基準電圧VREF1を超える(ステップS7/YES)。
VCMP1=Lを記憶回路に格納する(ステップS9)。
V1をFBに加算することを停止する(ステップS10)。
電圧VCMP1がローレベルになる。移行期間を経て電圧VOUTが上昇する(ステップS11)。通常動作の電圧VOUTに応じた消費電流ILが流れる。
<作用効果>
以上において、スイッチング電源のトランスTの2次側コイルn2に接続された回路のスリープ状態をトランスTの1次側コイルn1に接続された回路から検出して2次側コイルn2の電圧を所望の電圧に低下させることができるので、トランスTの2次側コイルn2に接続された回路で複雑な回路を設けなくても2次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスTの二次側に設けるとコストアップとなるが、本発明では、トランスTの1次側コイルn1の1箇所で済むため経済的であり、確実な対策となる。
<その他>
なお、上述した実施例は、本発明の好適な実施例の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。例えば、上述した実施例ではトランジスタとしてFETを用いたが、本発明はこれに限定されるものではなく、バイポーラトランジスタを用いてもよい。また、上述した実施例ではフォトカプラを用いたが、フォトカプラの代わりにリレーを用いてもよい。
本発明は、スイッチング電源回路、スイッチング電源を用いた電子機器に利用できる。
本発明に係るスイッチング電源の制御方法を適用したスイッチング電源の一実施例を示す回路図である。 公知のPWM回路の一例である。 図1に示したスイッチング電源回路の波形の一例を示す図である。 図1に示したスイッチング電源回路の動作フローの一例を示す図である。
符号の説明
10 直流電源(バッテリー)
11 PWM回路
12 比較回路
13 参照データ回路
14 記憶回路
15 加算器
16 コンパレータ
17 フォトカプラ
18 誤差アンプ

Claims (6)

  1. トランスの1次側コイルに流れる電流のスイッチングを行い、該トランスの2次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路において、
    前記トランスの1次側電圧の波形と所定の電圧波形との比較を行いスリープモードであると判定した場合に前記トランスの2次側の電圧を所定の電圧に変更する制御回路を備えたことを特徴とするスイッチング電源回路。
  2. 前記制御回路は、
    前記トランスの1次側コイルに流れる電流をセンス電圧に変換する電流検出回路部と、
    所定の電圧波形を参照データとして格納する参照データ回路と、
    前記参照データの電圧と前記センス電圧との比較を行い所定の期間の比較結果を保持する記憶回路と、
    前記記憶回路の内容と前記所定の参照データとを比較する比較回路と、
    前記比較回路の判定結果が一致した場合に前記2次側コイルの出力の電圧値を所定の電圧に変更する加算回路と、を備えたことを特徴とする請求項1記載のスイッチング電源回路。
  3. 前記記憶回路は、前記トランスの1次側の電圧が基準電圧より低下したか否かを判定する判定回路を備えたことを特徴とする請求項2記載のスイッチング電源回路。
  4. トランスの1次側コイルに流れる電流のスイッチングを行い、該トランスの2次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の制御方法において、
    前記トランスの1次側電圧の波形と所定の電圧波形との比較を行い、比較の結果スリープモードであると判定した場合に前記トランスの2次側の電圧を所定の電圧に変更することを特徴とするスイッチング電源回路の制御方法。
  5. 前記トランスの1次側コイルに流れる電流をセンス電圧に変換し、
    所定の電圧波形を参照データとして参照データ回路が格納し、
    前記参照データの電圧と前記センス電圧との比較を行い所定の期間の比較結果を記憶回路が保持し、
    比較回路が前記記憶回路の内容と前記所定の参照データとを比較し、
    前記比較回路の判定結果が一致した場合に前記2次側コイルの出力の電圧値を所定の電圧に変更することを特徴とする請求項4記載のスイッチング電源回路の制御方法。
  6. 前記トランスの1次側の電圧が基準電圧より低下したか否かを判定することを特徴とする請求項5記載のスイッチング電源回路の制御方法。
JP2008161601A 2008-06-20 2008-06-20 スイッチング電源回路及びその制御方法 Expired - Fee Related JP5359051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008161601A JP5359051B2 (ja) 2008-06-20 2008-06-20 スイッチング電源回路及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161601A JP5359051B2 (ja) 2008-06-20 2008-06-20 スイッチング電源回路及びその制御方法

Publications (2)

Publication Number Publication Date
JP2010004658A true JP2010004658A (ja) 2010-01-07
JP5359051B2 JP5359051B2 (ja) 2013-12-04

Family

ID=41585887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161601A Expired - Fee Related JP5359051B2 (ja) 2008-06-20 2008-06-20 スイッチング電源回路及びその制御方法

Country Status (1)

Country Link
JP (1) JP5359051B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812959B2 (en) 2013-08-23 2017-11-07 Ricoh Electronic Devices Co., Ltd. Step up/down switching regulator
US10826390B2 (en) 2017-12-25 2020-11-03 Ricoh Company, Ltd. Power supply and image forming apparatus incorporating same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208365A (ja) * 2002-12-24 2004-07-22 Ricoh Co Ltd スイッチング電源
JP2007049854A (ja) * 2005-08-11 2007-02-22 Sharp Corp 電源用半導体集積回路、電源用半導体集積回路システム、電源回路の開発支援システム、並びに、そのプログラムおよび記録媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208365A (ja) * 2002-12-24 2004-07-22 Ricoh Co Ltd スイッチング電源
JP2007049854A (ja) * 2005-08-11 2007-02-22 Sharp Corp 電源用半導体集積回路、電源用半導体集積回路システム、電源回路の開発支援システム、並びに、そのプログラムおよび記録媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812959B2 (en) 2013-08-23 2017-11-07 Ricoh Electronic Devices Co., Ltd. Step up/down switching regulator
US10826390B2 (en) 2017-12-25 2020-11-03 Ricoh Company, Ltd. Power supply and image forming apparatus incorporating same

Also Published As

Publication number Publication date
JP5359051B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5489502B2 (ja) 電源装置
JP4193755B2 (ja) スイッチング電源装置及び力率改善回路
US8295062B2 (en) Switching power supply apparatus and semiconductor device
JP5056395B2 (ja) スイッチング電源装置
JP2006094696A (ja) 力率補正回路及びその出力電圧制御方法
US9564813B2 (en) Switching power-supply device
JP2012065545A (ja) スイッチング電源における出力電力を制限する方法および装置
JP2008533960A (ja) スイッチトモード電力変換装置及びその動作方法
EP2672620B1 (en) Power factor improvement circuit
JPH07322602A (ja) 電源装置
TWI462450B (zh) 功率轉換器之控制電路以及離線功率轉換器之控制電路
CN110401347B (zh) 直流电源装置
JP4400426B2 (ja) スイッチング電源装置
JP5359051B2 (ja) スイッチング電源回路及びその制御方法
TWI469478B (zh) 用於控制功率轉換器的方法及其裝置
JP2022036422A (ja) 電力変換装置
JP2011130631A (ja) 電源装置
JP6484529B2 (ja) スイッチング電源装置
JP2009240112A (ja) 電源装置および半導体集積回路装置
JP2013021756A (ja) 電源装置
US8619440B2 (en) Over current protection method used in a switched-mode power supply and related controller
JP2010115030A (ja) Dc−dcコンバータ
JP2000341937A (ja) 電源回路
JP2005086886A (ja) 電源装置
JP2005019266A (ja) 高調波電流抑制回路を備えた放電ランプ用電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

LAPS Cancellation because of no payment of annual fees