JP2010004328A - 表示制御回路、それを備えた液晶表示装置、および表示制御方法 - Google Patents

Abstract

【課題】画像データを可変長部分を含むコードに圧縮してメモリに書き込む場合にオーバーフロー状態を回避することができる表示制御回路を提供する。
【解決手段】本表示制御回路に備えられるオーバーシュート補償部２３の書込階調決定部１０は、液晶表示装置をオーバーシュート駆動する書込階調データＷＤを出力する。画像圧縮部１１は、この書込階調データＷＤをＢＴＣ方式で高圧縮のＨＢＴＣと低圧縮のＬＢＴＣとに圧縮する。可変長部分マスク決定部１３は、これらのデータを画像メモリ２２に書き込むと未読のデータを上書きする追い越し状態となる場合、ＬＢＴＣに含まれる可変長部分コードをマスクしてメモリ書き込み部１２から書き込む。この追い越し状態の場合に圧縮率を制御する閾値は変更されないので、オーバーフロー状態を回避して簡単で高速に画像圧縮およびデータ書き込みを行うことができる。
【選択図】図４

Description

本発明は、外部から与えられる入力画像データを表示するための表示制御回路、それを備えた液晶表示装置、および表示制御方法に関し、より詳しくは１フレーム前のデータを使用することにより与えられる入力画像データを補正する表示制御回路、それを備えた液晶表示装置、および表示制御方法に関する。

液晶表示装置に使用される液晶分子の光学的な応答時間は様々であるが、直ちに応答できるものはなく、一般的には数十ミリ秒の時間を要することが多い。このため、例えばこの液晶表示装置における表示階調を０から２５５までとするとき、例えば１００の表示階調で表示を行うとする場合には、一垂直表示期間（以下、「１フレーム」という）前の表示階調が０であった場合であっても、１フレームの間にその表示階調が１００へ変化することが起こることが好ましい。

しかし、前述したように表示階調が直ちに１００に変化するよう液晶分子が応答することはできないので、実際には数十ミリ秒の時間を経た後に１００の表示階調へ到達することになる。したがって、１００の表示階調へ到達するまでの間、液晶表示装置は本来表示すべき階調とは異なる表示階調（ノーマリブラック型の表示装置では１００より低い階調）を表示し続けることになり、表示品質が悪化する。

このように表示品質を悪化させる液晶表示装置の階調変化に対する応答速度の問題を解決するため、従来より様々な対策が行われてきた。例えば、特開平４−２８８５８９号公報には、入力画像信号を１フレーム分保持する画像メモリを備え、このメモリに保持された１フレーム前の画像信号と現在の入力画像信号とのレベル変動を検知する構成が開示されている。このレベル変動の検知は、例えば前述した０から１００への階調変化を検知することに相当する。このようなレベル変動が検知された場合に、入力画像に対して高域強調フィルタをかけることにより、液晶表示装置の応答速度を改善することができる。このような従来の構成を以下では第１の従来例という。

また、国際公開第０３／０９８５８８号パンフレットには、さらに応答性能が悪い液晶表示装置についても応答速度の改善を行うことができる構成が開示されている。この構成は、上記第１の従来例の構成とは異なり、入力画像を画像メモリに保持するのではなく、１フレーム前の入力画像データに基づき、当該液晶表示装置上に１フレーム期間経過後に実際に表示されるであろう表示階調の予測値を求め、当該値を画像メモリに保持するものである。このような従来の構成を以下では第２の従来例という。この構成では応答速度を改善するため、上記予測値よりもさらに大きく変化する値に対応する電圧が液晶分子に与えられることになるので、このような駆動方式はオーバーシュート駆動方式とも呼ばれる。

上記第１および第２の従来例では、入力画像信号の補正のために使用される１フレーム前の画像データの内容に違いはあるが、ともに１フレーム分の画像データを保持する画像メモリを有する点では同じ構成である。このような構成では、表示サイズがＷＸＧＡ（１３６６×７６８）であって表示階調がＲＧＢ各々８ビットの表示パネルを備える液晶表示装置において、画像メモリに保存されるべき画像データのサイズは、約２５００万（＝１３６６×７６８×８×３）ビットもの大きさとなる。

そこで、米国特許出願公開第２００５／０２００６３１号明細書には、この画像データをブロック切り詰め符号化方式により適宜に圧縮してそのデータサイズを小さくし、画像メモリに記憶する構成が記載されている。この符号化方式を以下ＢＴＣ（Ｂｌｏｃｋ Ｔｒｕｎｃａｔｉｏｎ Ｃｏｄｉｎｇ）方式という。この明細書に記載されている圧縮方法については詳述しないが、基本的には、（１）ビット数の削減、（２）色空間変換およびダウンサンプリング、（３）空間冗長性の削減、という３つの手法を用いることにより、非可逆な圧縮が行われる構成となっている。これらのうちＢＴＣ方式による圧縮は、上記（３）に対応する圧縮方式である。このような構成により、画像メモリを小さくすることができ、製造コストを削減することができる。このような従来の構成を以下では第３の従来例という。
特開平４−２８８５８９号公報 国際公開第０３／０９８５８８号パンフレット 米国特許出願公開第２００５／０２００６３１号明細書

しかし、上記第３の従来例では、ＢＴＣ方式により得られる２種類のコードである、可変長部分を含む低圧縮コード、以下ＬＢＴＣ（Ｌｏｗ−ｃｏｍｐｒｅｓｓｉｏｎ−ｒａｔｉｏ ＢＴＣ）という、および固定長部分である高圧縮コード、以下ＨＢＴＣ（Ｈｉｇｈ−ｃｏｍｐｒｅｓｓｉｏｎ−ｒａｔｉｏ ＢＴＣ）という、をそれぞれ異なるメモリ領域に書き込む構成が採用されている。そのため、画像メモリへの書き込みアドレスおよび読み出しアドレスをそれぞれＬＢＴＣ用とＨＢＴＣ用とで別々に管理する必要がある。

さらに、この構成では、画像メモリとして使用される大容量メモリを大規模集積回路（ＬＳＩ）により実現する場合、ＬＢＴＣ用とＨＢＴＣ用とで別々のメモリ構成とすることはＬＳＩの面積を増加させ、コスト高を招く。そのため、単一の大容量メモリを用意し、連続するアドレスに画像データを圧縮したＬＢＴＣおよびＨＢＴＣをビットパッキングして格納することが好ましい。

そして、このように単一の大容量メモリ内の連続するアドレスに画像データを格納する場合、読み出すための直前のフレームの画像データと、次に読み出すべき現在のフレームの画像データとを異なる領域に別々に書き込む必要はなく、直前に読み出されて不要になった画像データが占有していたメモリ領域に現在のフレームの画像データを順に書き込んでいけばよい。しかし、直前のフレームおよび現在のフレームのＬＢＴＣはそれぞれ可変量のコードを含むので、直前のフレームにおいて読み出されたＬＢＴＣの量が現在のフレームの書き込まれるべきＬＢＴＣの量よりも少ない場合、書き込み量が読み出し量を上回るオーバフロー状態が発生する。このことは、ＢＴＣ方式とは異なる方式で可変長部分を含むコードを生成する圧縮方式を使用する場合であっても同様である。

そこで本発明は、画像データを可変長部分を含むコードに圧縮してメモリに書き込む場合、既に読み出された直前のフレームの画像データが占有していた領域に現在のフレームの画像データを書き込むことができなくなるオーバーフロー状態を回避することができる表示制御回路、それを備えた液晶表示装置、および表示制御方法を提供することを目的とする。

第１の発明は、外部から入力画像データを受け取り、画像を表示する表示パネルに与えるべき書込階調データを生成する表示制御回路であって、
現時点から１フレーム期間前の入力画像データに基づき生成される前フレーム画像データにより示される階調から、現時点に受け取った前記入力画像データにより示される階調への遷移量に応じて受け取った前記入力画像データを補正することにより、書込階調データを生成する書込階調決定部と、
現時点から１フレーム期間後に前記書込階調決定部に与えられる前フレーム画像データとなるべきデータを、複数の画素データからなるブロック毎に、常に発生する固定長部分コードと所定の閾値を超える場合にのみ発生する可変長部分コードとを含む可変長コードにデータ圧縮する画像圧縮部と、
先入れ先出し方式のデータ記憶部と、
前記書込階調決定部に与えるため読み出されるべき１ブロック以上の前記前フレーム画像データの読み出し開始位置を、前記画像圧縮部によりデータ圧縮された１ブロック以上の可変長コードの書き込み終了位置が超えてデータ上書きが発生すべき場合、前記１ブロック以上の可変長コードに含まれる可変長部分コードの一部または全部を前記データ記憶部に書き込まないよう決定する決定部と、
前記１ブロック以上の可変長コードの全部、または前記決定部により前記データ記憶部に書き込まないよう決定された可変長部分コードの一部または全部を除く１ブロック以上の可変長コードを前記データ記憶部に書き込むデータ書き込み部と、
前記書込階調決定部に与えられるべき前フレーム画像データを１ブロック以上読み出すデータ読み出し部と、
前記データ読み出し部により読み出された可変長コードを復号し、前記書込階調決定部に与える復号部と
を備えることを特徴とする。

第２の発明は、第１の発明において、
前記画像圧縮部は、現時点から１フレーム期間後に前記書込階調決定部に与えられるべき前フレーム画像データとなるべきデータとして、前記書込階調決定部により生成された書込階調データを前記可変長コードにデータ圧縮することを特徴とする。

第３の発明は、第１の発明において、
前記書込階調データを与えられる前記表示パネルにおいて１フレーム期間後に表示されると推定される到達階調データを前記遷移量に応じて生成する到達階調決定部をさらに備え、
前記画像圧縮部は、現時点から１フレーム期間後に前記書込階調決定部に与えられるべき前フレーム画像データとなるべきデータとして、前記到達階調決定部により生成された到達階調データを前記可変長コードにデータ圧縮することを特徴とする。

第４の発明は、第１から第３までのいずれか１つの発明において、
前記画像圧縮部は、前記データ記憶部においてオーバーフロー状態であるか否かを判定し、前記データ上書きが発生すべき場合であったか否かにかかわらず前記判定の結果のみに基づき前記閾値を変更することを特徴とする。

第５の発明は、第１から第４までのいずれか１つの発明において、
前記決定部は、２ブロック以上からなる複数ブロック単位の前記前フレーム画像データの読み出し開始位置を、前記画像圧縮部によりデータ圧縮された前記複数ブロック単位の可変長コードの書き込み終了位置が超えてデータ上書きが発生すべき場合、前記複数ブロック単位の可変長コードに含まれる可変長部分コードの一部または全部を前記データ記憶部に書き込まないよう決定し、
データ書き込み部は、前記複数ブロック単位の可変長コードの全部、または前記決定部により前記データ記憶部に書き込まないよう決定された可変長部分コードの一部または全部を除く前記複数ブロック単位の可変長コードを前記データ記憶部に書き込み、
データ読み出し部は、前記書込階調決定部に与えられるべき前フレーム画像データを前記複数ブロック単位で読み出すことを特徴とする。

第６の発明は、第１から第４までのいずれか１つの発明において、
前記画像圧縮部は、ＢＴＣ（Ｂｌｏｃｋ Ｔｒｕｎｃａｔｉｏｎ Ｃｏｄｉｎｇ）方式を使用したデータ圧縮を行うことを特徴とする。

第７の発明は、第１から第６までのいずれか１つの発明に記載の表示制御回路と、
前記表示制御回路から与えられる書込階調データにより表示を行う液晶表示パネルであって、前記書込階調データに対応する複数の映像信号を伝達するための複数の映像信号線を駆動する映像信号線駆動回路と、前記複数の映像信号線と交差する複数の走査信号線を駆動する走査信号線駆動回路と、前記複数の映像信号線と前記複数の走査信号線とに沿ってマトリクス状に配置される複数の画素形成部と、前記複数の画素形成部に共通的な電位を与える共通電極とを含む液晶表示パネルと
を備える、液晶表示装置である。

第８の発明は、外部から入力画像データを受け取り、画像を表示する表示パネルに与えるべき書込階調データを生成する表示制御方法であって、
現時点から１フレーム期間前の入力画像データに基づき生成される前フレーム画像データにより示される階調から、現時点に受け取った前記入力画像データにより示される階調への遷移量に応じて受け取った前記入力画像データを補正することにより、書込階調データを生成する書込階調決定ステップと、
現時点から１フレーム期間後に前記書込階調決定ステップで与えられる前フレーム画像データとなるべきデータを、複数の画素データからなるブロック毎に、常に発生する固定長部分コードと所定の閾値を超える場合にのみ発生する可変長部分コードとを含む可変長コードにデータ圧縮する画像圧縮ステップと、
前記書込階調決定ステップで与えるため読み出されるべき１ブロック以上の前記前フレーム画像データの読み出し開始位置を、前記画像圧縮ステップにおいてデータ圧縮された１ブロック以上の可変長コードの書き込み終了位置が超えてデータ上書きが発生すべき場合、前記１ブロック以上の可変長コードに含まれる可変長部分コードの一部または全部を先入れ先出し方式のデータ記憶部に書き込まないよう決定する決定ステップと、
前記１ブロック以上の可変長コードの全部、または前記決定ステップにおいて前記データ記憶部に書き込まないよう決定された可変長部分コードの一部または全部を除く１ブロック以上の可変長コードを前記データ記憶部に書き込むデータ書き込みステップと、
前記書込階調決定ステップで与えられるべき前フレーム画像データを１ブロック以上読み出すデータ読み出しステップと、
前記データ読み出しステップにより読み出された可変長コードを復号し、前記書込階調決定ステップで与える復号ステップと
を備えることを特徴とする。

上記第１の発明によれば、前フレーム画像データの読み出し開始位置を、画像圧縮部によりデータ圧縮された可変長コードの書き込み終了位置が超えてデータ上書きが発生すべき場合、すなわち追い越し状態となる場合、可変長コードに含まれる可変長部分コードの一部または全部をデータ記憶部に書き込まない。このような構成により、データ記憶部のオーバーフローを回避してデータに不整合が生じず、少ない記憶容量でも例えば液晶の応答性能改善のための補正などを行うことが可能となる。また、上記追い越し状態の場合にもデータの圧縮率を適切な値になるよう制御する場合に必要となる計算を画像圧縮毎に行う必要がなく再圧縮も不要であるため、簡単で高速に画像圧縮およびデータ書き込みを行うことできる。

上記第２の発明によれば、書込階調データを可変長コードにデータ圧縮するので、簡単な構成でデータ記憶部のオーバーフローを回避してデータに不整合が生じず、少ない記憶容量で補正を行うことが可能となる。

上記第３の発明によれば、到達階調データを可変長コードにデータ圧縮するので、データ記憶部のオーバーフローを回避してデータに不整合が生じず、少ない記憶容量で実際の階調に即した正確な到達階調データに基づく補正を行うことが可能となる。

上記第４の発明によれば、データ上書き（追い越し）が発生すべき場合であったか否かにかかわらずデータ記憶部においてオーバーフロー状態であるか否かの判定結果のみに基づき圧縮率を定める閾値を変更する。このように閾値を追い越し状態とは無関係に定める構成により、データ記憶部において記憶される（高圧縮の）固定長部分のデータを偏りなく配置することが可能となる。すなわち、例えば一般的な圧縮方式では、閾値を超えない限り（低圧縮の）可変長部分のデータが発生し続けることになるので、データ記憶部にはその最後の方の書き込み位置に近づくほど（高圧縮の）固定長部分のデータが書き込まれている、という結果になりやすい。この場合には表示される画像の画質が画像の下方に近づくほど低下することになる。しかし、上記の構成では途中で追い越し状態が発生すれば閾値にかかわらず（高圧縮の）固定長部分のデータが書き込まれるので、このデータがデータ記憶部（の後方位置）に偏在することを防止することができる。したがって、表示される画像の画質を均一なものとすることができる。

上記第５の発明によれば、２ブロック以上からなる複数ブロック単位でデータ書き込みやデータ読み出し、決定が行われるので、１ブロック単位でこれらを行う場合よりも、データ記憶部における最後の方の書き込み位置に近づいても（低圧縮の）可変長部分のデータが少なくとも１つは書き込まれる、という結果になりやすい。その結果、（高圧縮の）固定長部分のデータがデータ記憶部（の後方位置）に偏在することをより確実に防止することができる。したがって、表示される画像の画質をより均一なものとすることができる。

上記第６の発明によれば、一般的なＢＴＣ方式の圧縮方式を採用することにより、画像圧縮部についての製造コストを下げることができる。

上記第７の発明によれば、上記第１の発明における効果と同様の効果を液晶表示装置において奏することができる。

上記第８の発明によれば、上記第１の発明における効果と同様の効果を表示制御方法において奏することができる。

以下、本発明の各実施形態について添付図面を参照しつつ説明する。
＜１． 第１の実施形態＞
＜１．１ 液晶テレビの全体的な構成＞
図１は、本発明の第１の実施形態に係る液晶テレビの全体構成を示すブロック図である。本液晶テレビは、テレビジョン放送を受信するためのアンテナ２と、受信された電波から所望の伝送データを選局するチューナ３と、選局された伝送データから映像データを復号・抽出する映像処理回路４と、映像データに基づき画像表示を行う液晶表示装置５とを備える。本発明は、液晶表示装置５に備えられる表示制御回路に特徴を有するので、以下に図を参照して詳しく説明する。

図２は、液晶表示装置５の詳しい構成を示すブロック図である。この液晶表示装置５は、アクティブマトリクス型の液晶表示装置であって、表示制御回路２００、映像信号線駆動回路（ソースドライバ）３００、および走査信号線駆動回路（ゲートドライバ）４００からなる駆動制御部と、表示部５００と、共通電極駆動回路６００とを備えている。表示部５００は、複数本（Ｍ本）の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と、複数本（Ｎ本）の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）と、それら複数本の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と複数本の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）との交差点にそれぞれ対応して設けられた複数個（Ｍ×Ｎ個）の画素形成部とを含んでいる。この画素形成部は、対応する交差点を通過する走査信号線ＧＬ（ｎ）にゲート端子が接続されるとともに当該交差点を通過する映像信号線ＳＬ（ｍ）にソース端子が接続されたスイッチング素子であるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、ＴＦＴのドレイン端子に接続された画素電極と、各画素形成部に共通的に設けられた共通電極（「対向電極」ともいう）と、各画素電極と共通電極との間に挟持された電気光学素子としての液晶層とによって構成される。このＴＦＴは、走査信号線ＧＬ（ｎ）に印加される走査信号Ｇ（ｎ）がアクティブになると、当該走査信号線が選択されて導通状態となる。そして、画素電極には駆動用映像信号Ｓ（ｍ）が映像信号線ＳＬ（ｍ）を介して印加される。これにより、その印加された駆動用映像信号Ｓ（ｍ）の電圧が、その画素電極を含む画素形成部に表示値として書き込まれる。

表示制御回路２００は、外部から送られる入力画像データＣＤとタイミング制御信号ＴＳとを受け取り、デジタル画像信号である書込階調データＷＤと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫ、および極性反転信号φを出力する。

映像信号線駆動回路３００は、表示制御回路２００から出力された書込階調データＷＤ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、表示部５００内の各画素形成部の液晶容量と補助容量とを充電するために駆動用映像信号（ここでは後述する書込階調データＷＤ）を各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加する。このとき、映像信号線駆動回路３００では、ソースクロック信号ＳＣＫのパルスが発生するタイミングで、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加すべき電圧を示す書込階調データＷＤが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持された書込階調データＷＤがアナログ電圧に変換される。変換されたアナログ電圧は、駆動用映像信号として全ての映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に一斉に印加される。もっとも、液晶の光学応答速度によっては所望の階調に到達しないことがある点については前述したとおりである。なお、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加される映像信号は、表示部５００の交流化駆動のために、表示制御回路２００から受け取った極性反転信号φに応じてその極性が反転する。

走査信号線駆動回路４００は、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）にアクティブな走査信号を順位印加する。

共通電極駆動回路６００は、液晶の共通電極に与えるべき電圧である共通電圧Ｖｃｏｍを生成する。本実施形態では、映像信号線の電圧の振幅を抑えるために、交流化駆動に応じて共通電極の電位をも変化させている。

以上のようにして、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に駆動用映像信号が印加され、各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に走査信号が印加されることにより、表示部５００に画像が表示される。

＜１．２ 表示制御回路の構成および動作＞
図３は、本実施形態における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、タイミング制御を行うタイミング制御回路２１と、書込階調データＷＤを１フレーム分記憶する画像メモリ２２と、装置外部から与えられる入力画像データＣＤに含まれる表示値（表示階調データ）を受けとり、タイミング制御回路２１からの制御信号に基づき、受け取った表示値を画像メモリ２２に記憶されている１フレーム前の書込階調データＷＤを参照して、オーバーシュート駆動を行うための（液晶の光学的応答補償を行う）書込階調データＷＤを生成し出力するオーバーシュート補償部２３とを含む。

タイミング制御回路２１は、外部から送られるタイミング制御信号ＴＳを受け取り、オーバーシュート補償部２３の動作を制御するための制御信号ＣＬと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫ、および極性反転信号φとを出力する。

オーバーシュート補償部２３は、外部から送られてくる入力画像データＣＤに含まれる１つの画素に対応する表示値と、タイミング制御回路２１から受け取った制御信号ＣＬと、画像メモリ２２から読み出された対応する画素の１フレーム前における過去の書込階調データＷＤに相当するデータ（以下「前フレーム画像データＰＤ」という）とに基づき、表示部５００においてオーバーシュート駆動が実現される書込階調データＷＤを生成し出力する。このオーバーシュート補償部２３の詳しい構成について、さらに図４を参照して説明する。

＜１．３ オーバーシュート補償部の構成および動作＞
図４は、本実施形態におけるオーバーシュート補償部の構成を示すブロック図である。図４に示されるように、オーバーシュート補償部２３は、外部から入力される（現在のフレームにおける）入力画像データＣＤと前フレーム画像データＰＤとに基づき、本表示制御回路を備える液晶表示装置をオーバーシュート駆動するための書込階調データＷＤを出力する書込階調決定部１０と、書込階調データＷＤを圧縮する画像圧縮部１１と、所定の場合に画像圧縮部１１からの圧縮されたデータの一部をマスクする可変長部分マスク決定部１３と、マスクされまたはマスクされない圧縮されたデータを画像メモリ２２へ書き込むメモリ書き込み部１２と、画像メモリ２２から圧縮されたデータを読み出すメモリ読み出し部１４と、読み出されたデータを前フレーム画像データＰＤとして復号する画像復号部１５とを備える。

書込階調決定部１０は、入力画像データＣＤと前フレーム画像データＰＤに対応する書込階調データＷＤとの関係を示すルックアップテーブル（ＬＵＴ）を有しており、このＬＵＴを参照することにより書込階調データＷＤを出力する。このＬＵＴは、１フレーム前の画像データからの階調遷移量に対応する、当該液晶表示装置の表示特性に応じた最適な書込階調データを予め算出することにより作成されている。このようなＬＵＴは、オーバーシュート駆動を行う一般的な液晶表示装置に使用される周知のものであるので、詳しい説明は省略する。

画像圧縮部１１は、前述したＢＴＣ方式を使用することにより、書込階調データＷＤを圧縮し、固定長コードであるＨＢＴＣまたは可変長部分を含むコードであるＬＢＴＣを出力する。すなわち、前述したように、ＬＢＴＣは固定長部分コードと可変長部分コードとにより構成されており、ＨＢＴＣは固定長部分コードのみからなる。また、これらＨＢＴＣおよびＬＢＴＣを総称して、以下では可変長コードと呼ぶ。なお本明細書ではＢＴＣをさらに分けた圧縮方式の呼称としてはＨＢＴＣまたはＬＢＴＣという用語を使用しないものとする。

ここでＢＴＣについて簡単に説明する。このＢＴＣは広く知られる圧縮方法であって、この圧縮方法では圧縮率を決定する閾値がパラメータとして与えられる。この圧縮方式では、まず入力画像を縦２ピクセルで横２ピクセルのブロックに分割し、ブロック毎に平均値を求める。この平均値がＨＢＴＣ（Ｈｉｇｈ−ｃｏｍｐｒｅｓｓｉｏｎ−ｒａｔｉｏ ＢＴＣ）となる。さらに、ピクセル毎に平均値との差分をとり、差分が閾値０を超えたブロックについてのみ、平均値とのピクセル毎の差分を示すデータを求める。この差分値は可変長（可変長部分コード）となり、固定長（固定長部分コード）である平均値と合わせたコードデータがＬＢＴＣ（Ｌｏｗ−ｃｏｍｐｒｅｓｓｉｏｎ−ｒａｔｉｏ ＢＴＣとなる。このような処理を入力画像全体に対して行うことにより、入力画像データの空間冗長性を利用した圧縮が可能になる。ここで上記閾値が小さい値であるほど、平均値との差分が閾値を超えるブロックが多くなるためＬＢＴＣの発生頻度が高くなり、画像メモリへ書き込まれるデータ量が増える。すなわち圧縮率が低い状態となる。逆に閾値が大きい値であるほど、ＬＢＴＣの発生頻度が低くなり、結果として圧縮率が高い状態となる。このように閾値の設定によって圧縮率の制御が可能になる。なお、従来より復号した後の前フレーム画像の画像品位は圧縮率が高いほど低下するため、画像メモリに収まる範囲で閾値を制御し、画像品位をその範囲で保つことが多く、本実施形態においても、この閾値の制御態様は従来と同様である。

可変長部分マスク決定部１３は、１フレーム期間中に画像圧縮部１１により生成された可変長コードのデータ量を積算したデータ総量を算出し、当該総量が画像メモリ２２の容量を超える場合には、画像圧縮部１１により生成された可変長コードがＬＢＴＣであるときの可変長部分コードをマスクし、固定長部分コードのみ、すなわちＨＢＴＣを画像メモリ２２に書き込むべきデータとしてメモリ書き込み部１２に与える。

また可変長部分マスク決定部１３は、画像圧縮部１１により生成された可変長コードがＬＢＴＣである場合であって、当該ＬＢＴＣを画像メモリ２２に書き込めば、次回読み出されるべき（未だ読み出されていない）画像メモリ２２に記憶されるデータを上書きしてしまう場合にも同様に、画像圧縮部１１により生成されたＬＢＴＣの可変長部分コードをマスクし、固定長部分コードのみ、すなわちＨＢＴＣを画像メモリ２２に書き込むべきデータとしてメモリ書き込み部１２に与える。

メモリ書き込み部１２は、画像メモリ２２へのデータ書き込み位置（アドレス）を管理し、画像圧縮部１１または可変長部分マスク決定部１２から与えられるＨＢＴＣまたはＬＢＴＣのデータを画像メモリ２２の上記書き込み位置に書き込む。

メモリ読み出し部１４は、画像メモリ２２からのデータ読み出し位置（アドレス）を管理し、前フレーム画像データＰＤに相当するＨＢＴＣまたはＬＢＴＣのデータを画像メモリ２２の上記読み出し位置から読み出す。なお、図６において詳述するように、画像メモリ２２に書き込まれまたは読み出されるＨＢＴＣまたはＬＢＴＣは、２ブロック単位であるが、１ブロック単位であっても３ブロック単位以上であってもよい。

画像復号部１５は、メモリ読み出し部１４から読み出されたデータを前フレーム画像データＰＤに復号し、復号された前フレーム画像データＰＤを書込階調決定部１０に与える。以上のような、オーバーシュート補償部２３の各構成要素の動作のうち画像圧縮に関連する処理の流れについて図５を参照して詳しく説明する。

＜１．４ オーバーシュート補償部における処理の流れ＞
図５は、オーバーシュート補償部２３における画像圧縮に関連する処理の流れを示すフローチャートである。図５に示されるステップＳ１０１において、新しいフレームの処理が開始されると、オーバーシュート補償部２３の各構成要素において必要な初期化動作が行われる。

次にステップＳ１０２において、画像圧縮部１１は、ブロック毎にＢＴＣ方式による書込階調データＷＤの圧縮を行う。前述したようにＬＢＴＣはＨＢＴＣである固定長部分コードを含み、さらに復号精度を上げるための可変長部分コードを含んでいる。よって、発生コード量（データサイズ）はＬＢＴＣの方がＨＢＴＣよりも多くなる。なお、画像圧縮部１１によりＬＢＴＣコードが発生されるか、ＨＢＴＣコードのみが発生されるかは、画像メモリ２２の使用状態などによって決定される圧縮率を定める閾値により制御されている。

続いてステップＳ１０３において、可変長部分マスク決定部１３は、画像圧縮部１１において発生されたデータブロックにＬＢＴＣが含まれているか否かを判定する。データが含まれていない場合（ステップＳ１０３においてＮｏの場合）、マスクの可能性がないので処理はステップＳ１０７へ進む。データが含まれている場合（ステップＳ１０３においてＹｅｓの場合）、マスクの可能性があるので処理はステップＳ１０４へ進む。

ステップＳ１０４において、可変長部分マスク決定部１３は、１フレーム期間中に画像圧縮部１１により生成された可変長コードの量を積算したデータ総量を画像圧縮部１１から受け取り、当該総量が画像メモリ２２の容量を超えるメモリオーバーフロー状態であるか否かを判定する。メモリオーバーフローでないと判定された場合（ステップＳ１０４においてＮｏの場合）、処理はステップＳ１０５へ進む。メモリオーバーフローであると判定された場合（ステップＳ１０４においてＹｅｓの場合）、処理はステップＳ１０６のマスク処理へ進む。このマスク処理については後述する。

ステップＳ１０５において、可変長部分マスク決定部１３は、画像圧縮部１１により生成された可変長コードを画像メモリ２２に書き込めば、次回読み出されるべき（未だ読み出されていない）画像メモリ２２に記憶されるデータを上書きしてしまうことになるか否かを判定する。具体的には、可変長部分マスク決定部１３は、メモリ書き込み部１２により管理されている画像メモリ２２へのデータ書き込み位置（アドレス）と、メモリ読み出し部１４により管理されている画像メモリ２２からのデータ読み出し位置（アドレス）を受け取り、順に書き込まれるべき今回のデータ書き込み終了位置が順に読み出されるべき次回のデータ読み込み開始位置を追い越す状態が（もし実際に書き込みを行えば）発生すべき場合にはデータ上書きが発生することになると判定する。なお、上記データ書き込み終了位置は、次回のデータ書き込み開始位置に相当するので、この位置をメモリ書き込み部１２により管理してもよいし、可変長部分マスク決定部１３が上記データ書き込み終了位置から算出してもよい。このようにして、可変長部分マスク決定部１３において、上記追い越し状態が発生しえないと判定される場合（ステップＳ１０５においてＮｏの場合）、処理はステップＳ１０７へ進む。上記追い越し状態が発生すべき場合であると判定された場合（ステップＳ１０５においてＹｅｓの場合）、処理はステップＳ１０６のマスク処理へ進む。

ステップＳ１０６において、可変長部分マスク決定部１３は、画像圧縮部１１により生成された可変長コードがＬＢＴＣを含む場合に、画像圧縮部１１により生成されたＬＢＴＣの可変長部分コードの全部または一部をマスクし、固定長部分コードのみのＨＢＴＣを含むデータを画像メモリ２２に書き込むべきデータとしてメモリ書き込み部１２に与える。

次にステップＳ１０７において、メモリ書き込み部１２は、可変長部分マスク決定部１３により可変長部分コードの全部または一部をマスクされた固定長部分コードのみのＨＢＴＣを含むデータ、または画像圧縮部１１により生成されたＨＢＴＣまたはＬＢＴＣのデータを画像メモリ２２における上述したように管理されているデータ書き込み開始位置に（２ブロック毎に）に書き込む。

続いてステップＳ１０８において、画像圧縮部１１は、１フレーム期間が終了したか否かを判定し、終了していないと判定される場合（ステップＳ１０８においてＮｏの場合）、処理はステップＳ１０２へ戻り、終了するまで処理が繰り返される（Ｓ１０８→Ｓ１０２→Ｓ１０３→…→Ｓ１０８）。また終了したと判定される場合（ステップＳ１０８においてＹｅｓの場合）、処理はステップＳ１０９へ進む。

ステップＳ１０９において、画像圧縮部１１は、１フレーム期間中に生成された可変長コードのデータ量を積算したデータ総量に基づき、圧縮率を定める閾値を制御する。具体的には、上記総量が画像メモリ２２の容量（または当該容量に基づき決定される所定値）を超えている場合には、ＬＢＴＣの発生量を抑制するため上記閾値を上げ、超えない場合には、できるだけＬＢＴＣの発生量を増加させるため上記閾値を下げる。その後処理はステップＳ１０１に戻る。

なお、上記データ総量は、実際に画像メモリ２２に書き込まれたデータ総量とは無関係であるので、ステップＳ１０６において可変長部分マスク決定部１３により可変長部分コードがマスクされたか否かとは無関係である。すなわち、可変長部分コードがマスクされる場合であっても上記閾値は増減されないので、次のフレーム期間においてＬＢＴＣの発生量が極端に減少することがない。よって、不要な圧縮率制御が行われることなく画質の向上を図ることができる。次に、上記マスク処理とマスクが必要となる上記追い越し状態について、図６を参照して具体的に説明する。

＜１．４ 読み込み位置に対する書き込み位置の追い越し状態＞
図６は、今回のデータ書き込み終了位置が次回のデータ読み込み開始位置を追い越す状態が発生すべき場合を説明するための図である。図では、１フレーム期間に対応する時刻ｔ１から時刻ｔ８までの間に画像メモリ２２に記憶されているデータの配置状態が示されており、図中の「Ｈ」はＨＢＴＣを「Ｌ」はＬＢＴＣをそれぞれ表している。また、前フレーム画像データＰＤに相当するＨＢＴＣまたはＬＢＴＣにはそれぞれ斜線が付されている。なお、以下に説明するように、データの読み込みおよび書き込みは２ブロックずつ行われる。

時刻ｔ１において、読み込み位置Ｒ１から２ブロックのデータ（図では２つのＬＢＴＣ）が前フレーム画像データＰＤに相当するデータとして読み込まれる。その後、書込階調決定部１０により生成される書込階調データＷＤに対応する２ブロックのデータ（図では２つのＨＢＴＣ）が書き込み位置Ｗ２から書き込まれる。

そして、その後の時刻ｔ２においては、（上記読み込み位置Ｒ１から上記２つのＬＢＴＣが読み込まれた後の）読み込み位置Ｒ２から２ブロックのデータ（図では２つのＨＢＴＣ）が前フレーム画像データＰＤに相当するデータとして読み込まれる。その後、（書き込み位置Ｗ２から書き込まれた上記２つのＨＢＴＣが書き込まれた後の）書き込み位置Ｗ３から書込階調データＷＤに対応する２ブロックのデータ（図では２つのＨＢＴＣ）が書き込まれる。

こうしてＬＢＴＣが書き込まれる場合には前述したように画像の画質を向上することができるが、データ量が多くなるため全てをＬＢＴＣで画像メモリ２２に書き込むことはできない。すなわち、時刻ｔ３において、読み込み位置Ｒ３から２ブロックのデータ（図では２つのＨＢＴＣ）が読み込まれるが、もしその後の書き込み位置Ｗ４から２つのＬＢＴＣを書き込むとすれば、時刻ｔ４における次の読み込み位置Ｒ４を追い越してしまうことになる。そうすれば読み込み位置Ｒ４から書き込まれている２ブロックのデータ（図では２つのＨＢＴＣ）の一部が上書きされてしまい、オーバーシュート駆動（液晶の光学的補償のための）前フレーム画像データＰＤが得られなくなる。このような追い越し状態が生じるべき場合、前述したように可変長部分マスク決定部１３は、追い越し状態が生じないよう画像メモリ２２に書き込まれるべきＬＢＴＣに含まれる可変長部分コードをマスクする。その、結果として画像メモリ２２にはＨＢＴＣが書き込まれる。図６では、時刻ｔ４における書き込み位置Ｗ５から（時刻ｔ５における書き込み位置Ｗ６まで）１つのＬＢＴＣの後に１つのＨＢＴＣが書き込まれていることがわかる。すなわち、２つのブロックのうちの後者のデータに含まれていた可変長部分コードがマスクされてＨＢＴＣが書き込まれている。

その後、図６では、時刻ｔ６における書き込み位置Ｗ７から（時刻ｔ７における書き込み位置Ｗ８まで）２つのＨＢＴＣが書き込まれている。これらも可変長部分コードがマスクされた結果、ＨＢＴＣとして書き込まれているものである。また、時刻ｔ７における書き込み位置Ｗ８から（時刻ｔ８における書き込み位置Ｗ９まで）に書き込まれている２つのＨＢＴＣも同様である。

＜１．５ 第１の実施形態の効果＞
このように、本実施形態における可変長コードによる圧縮を行う表示制御回路は、液晶表示装置における応答性能改善のためのオーバーシュート駆動に必要な１フレーム前の画像データを、できる限り低圧縮の（高画質となるような）画像データで比較的容量の小さい画像メモリ２２にオーバーフローすることなく記憶するよう、１フレーム前のデータ読み込み位置に対する新しいデータ書き込み位置の追い越し状態が発生した場合に高圧縮の画像データで画像メモリ２２に記憶する。このような構成により、オーバーフローを回避してデータに不整合が生じず、少ない画像メモリ量で液晶の応答性能改善を行うことが可能となる。また、本実施形態では、メモリオーバーフローの場合にデータの圧縮率を適切な値になるよう制御する場合に必要となる計算を画像圧縮毎に行う必要がなく再圧縮も不要であるため、簡単で高速に画像圧縮およびデータ書き込みを行うことできる。

さらに、このように追い越し状態が発生した場合に高圧縮の画像データで画像メモリ２２に記憶しつつ、ＢＴＣ方式の圧縮を行う際の閾値（に対応する圧縮率）は追い越し状態とは無関係に定める構成により、画像メモリ２２に記憶される高圧縮の画像データを偏りなく配置することが可能となる。すなわち、一般的なＢＴＣ方式の圧縮を行う場合には閾値を超えない限りＬＢＴＣが発生し続けるので、画像メモリ２２には、その最初の方の書き込み位置ほどＬＢＴＣが多く書き込まれ、その最後の方の書き込み位置に近づくほどＨＴＢＣだけが書き込まれている、という結果になりやすい。この場合には表示される画像の画質が画像の下方に近づくほど低下することになる。しかし、本実施形態では、途中で追い越し状態が発生すれば閾値にかかわらずＨＢＴＣが書き込まれるので、最後の方の書き込み位置に近づいてもＨＴＢＣだけが書き込まれている、という結果にはならず、ＨＢＴＣが画像メモリ２２（の後方位置）に偏在することを防止することができる。したがって、表示される画像の画質を均一なものとすることができる。

なお、このように画質を均一にする効果は、典型的には本実施形態のように２つ、または３つ以上の複数のブロック単位で読み書きを行う場合、１つずつ行う場合よりもＬＢＴＣがより書き込まれやすくなることから、より得られやすくなる。すなわち２ブロック以上からなる複数ブロック単位でデータ書き込みやデータ読み出し、決定が行われる場合には、１ブロック単位でこれらを行う場合よりも、画像メモリ２２における最後の方の書き込み位置に近づいてもＬＢＴＣが少なくとも１つは書き込まれる、という結果になりやすい。例えば図６において、書き込み位置Ｗ４からＬＢＴＣが１つ書き込まれる結果となっている。その結果、ＨＢＴＣが画像メモリ２２（の後方位置）に偏在することをより確実に防止することができる。したがって、表示される画像の画質をより均一なものとすることができる。

＜２． 第２の実施形態＞
＜２．１ オーバーシュート補償部の構成および動作＞
本実施形態における液晶テレビの全体的な構成や、その液晶表示装置に備えられる表示制御回路の構成および動作は、オーバーシュート補償部の構成および動作の一部を除くほか、第１の実施形態における場合と同様であるので、同様の構成要素については同一の符号を付してその説明を省略する。以下、図７を参照して本実施形態におけるオーバーシュート補償部の構成および動作について説明する。

図７は、第２の実施形態におけるオーバーシュート補償部の構成を示すブロック図である。図７に示されるオーバーシュート補償部２３は、到達階調決定部３６を除くほか、図４に示される構成要素と同様の機能を有する書込階調決定部３０と、画像圧縮部３１と、可変長部分マスク決定部３３と、メモリ書き込み部３２と、メモリ読み出し部３４と、画像復号部３５とを備える。したがって、これらの構成要素の詳しい説明は省略するが、第１の実施形態の場合とは異なり、書込階調決定部３０は、書込階調データＷＤを画像圧縮部３１には与えず、画像圧縮部３１は到達階調決定部３６から与えられる到達階調データをデータ圧縮する。

到達階調決定部３６は、外部から入力される入力画像データＣＤと前フレーム画像データＰＤとに基づき、液晶表示装置において１フレーム期間経過後に到達する階調を示す到達階調データを出力する。前述したように、液晶の光学応答速度が比較的遅い場合には液晶表示装置に与えられる書込階調データＷＤに示される階調に到達するまでに１フレーム期間以上の時間がかかる場合がある。そこで、オーバーシュート駆動を行う場合に参照される前フレーム画像データＰＤを１フレーム期間経過後に実際に到達する到達階調データとすることにより、より正確な駆動を行うことが可能となる。到達階調決定部３６は、入力画像データＣＤとこの前フレーム画像データＰＤに対応する到達階調データとの関係を示すルックアップテーブル（ＬＵＴ）を有しており、このＬＵＴを参照することにより到達階調データを出力する。このＬＵＴは、１フレーム前の画像データからの階調遷移量に対応する、当該液晶表示装置の表示特性に応じて実際に到達すると予測される到達階調データを予め算出することにより作成されている。このようなＬＵＴは、オーバーシュート駆動を行う液晶表示装置に使用される周知のものであるので、詳しい説明は省略する。

画像圧縮部１１は、前述したＢＴＣ方式を使用することにより、到達階調データを圧縮し、固定長コードであるＨＢＴＣまたは可変長部分を含むコードであるＬＢＴＣを出力する。その他の構成要素の動作は、画像復号部３５により復号される前フレーム画像データＰＤが上記到達階調決定部３６に与えられるほかは第１の実施形態の場合と同様であり、液晶表示装置における応答性能改善のためのオーバーシュート駆動に必要な１フレーム前の画像データを、できる限り低圧縮の（高画質となるような）画像データで比較的容量の小さい画像メモリ２２にオーバーフローすることなく記憶するよう、１フレーム前のデータ読み込み位置に対する新しいデータ書き込み位置の追い越し状態が発生した場合に高圧縮の画像データで画像メモリ２２に記憶する構成である。

＜２．２ 第２の実施形態の効果＞
以上のように、本実施形態における可変長コードによる圧縮を行う表示制御回路は、第１の実施形態の場合と同様、データに不整合が生じず、少ない画像メモリ量で液晶の応答性能改善を行うことが可能となり、簡単で高速に画像圧縮およびデータ書き込みを行うことできる。また、第１の実施形態の場合とは異なり、到達階調データが使用されることにより正確なオーバーシュート駆動を行うことができるので、より正確な応答性能改善を行うことができる。さらに、第１の実施形態の場合と同様、閾値（に対応する圧縮率）を追い越し状態とは無関係に定める構成により、画像メモリ２２に記憶される高圧縮の画像データを偏りなく配置することが可能となる。

＜３. 変形例＞
上記各実施形態では、図５に示されるステップＳ１０４において、可変長部分マスク決定部１３によりメモリオーバーフロー状態であるか否かを判定される構成であるが、ステップＳ１０５において上述した追い越し状態の発生が判定される限り、条件によってはこのステップの処理を省略してもよい。

上記各実施形態では液晶の光学応答特性を改善するためのオーバーシュート駆動を行うために、１フレーム前の前フレーム画像データＰＤに対応する書込階調データＷＤまたは到達階調データをデータ圧縮して保存する構成であるが、このようにデータ圧縮して保存された１フレーム前の前フレーム画像データＰＤに対応する画像データに基づき入力画像データＣＤを補正または変換する構成であれば、オーバーシュート駆動を行う目的である必要はなく、どのような目的で変換または補正される構成であってもよい。またしたがって、本表示制御回路は必ずしも液晶表示装置を制御するものである必要はない。

上記各実施形態では画像圧縮にＢＴＣ方式が使用されるが、ＨＢＴＣに対応する高圧縮のデータと、ＬＢＴＣに対応する低圧縮のデータとに分けて（またはそれ以上の区分のデータに分けて）画像圧縮する方式であれば、１フレーム前のデータ読み込み位置に対する新しいデータ書き込み位置の追い越し状態が発生した場合に高圧縮の画像データで画像メモリ２２に記憶する構成とする限り、ＢＴＣ方式以外の画像圧縮方式が使用されてもよい。

本発明の第１の実施形態に係る液晶テレビの全体構成を示すブロック図である。 上記実施形態における液晶表示装置の全体構成を示すブロック図である。 上記実施形態における表示制御回路の構成を示すブロック図である。 上記実施形態におけるオーバーシュート補償部の構成を示すブロック図である。 上記実施形態におけるオーバーシュート補償部の画像圧縮に関連する処理の流れを示すフローチャートである。 上記実施形態において、今回のデータ書き込み終了位置が次回のデータ読み込み開始位置を追い越す状態が発生すべき場合を説明するための図である。 本発明の第１の実施形態におけるオーバーシュート補償部の構成を示すブロック図である。

符号の説明

５ …液晶表示装置
１０，３０ …書込階調決定部
１１，３１ …画像圧縮部
１２，３２ …メモリ書き込み部
１３，３３ …可変長部分マスク決定部
１４，３４ …メモリ読み込み部
１５，３５ …画像復号部
２１ …タイミング制御回路
２２ …画像メモリ
２３ …オーバーシュート補償部
３６ …到達階調決定部
２００ …表示制御回路
３００ …映像信号線駆動回路（ソースドライバ）
４００ …走査信号線駆動回路（ゲートドライバ）
５００ …表示部
６００ …共通電極駆動回路
ＣＤ …入力画像データ
ＷＤ …書込階調データ
ＰＤ …前フレーム画像データ
Ｌ …低圧縮ＢＴＣ（ＬＢＴＣ）
Ｈ …高圧縮ＢＴＣ（ＨＢＴＣ）

Claims (8)

1. 外部から入力画像データを受け取り、画像を表示する表示パネルに与えるべき書込階調データを生成する表示制御回路であって、
   現時点から１フレーム期間前の入力画像データに基づき生成される前フレーム画像データにより示される階調から、現時点に受け取った前記入力画像データにより示される階調への遷移量に応じて受け取った前記入力画像データを補正することにより、書込階調データを生成する書込階調決定部と、
   現時点から１フレーム期間後に前記書込階調決定部に与えられる前フレーム画像データとなるべきデータを、複数の画素データからなるブロック毎に、常に発生する固定長部分コードと所定の閾値を超える場合にのみ発生する可変長部分コードとを含む可変長コードにデータ圧縮する画像圧縮部と、
   先入れ先出し方式のデータ記憶部と、
   前記書込階調決定部に与えるため読み出されるべき１ブロック以上の前記前フレーム画像データの読み出し開始位置を、前記画像圧縮部によりデータ圧縮された１ブロック以上の可変長コードの書き込み終了位置が超えてデータ上書きが発生すべき場合、前記１ブロック以上の可変長コードに含まれる可変長部分コードの一部または全部を前記データ記憶部に書き込まないよう決定する決定部と、
   前記１ブロック以上の可変長コードの全部、または前記決定部により前記データ記憶部に書き込まないよう決定された可変長部分コードの一部または全部を除く１ブロック以上の可変長コードを前記データ記憶部に書き込むデータ書き込み部と、
   前記書込階調決定部に与えられるべき前フレーム画像データを１ブロック以上読み出すデータ読み出し部と、
   前記データ読み出し部により読み出された可変長コードを復号し、前記書込階調決定部に与える復号部と
   を備えることを特徴とする、表示制御回路。
2. 前記画像圧縮部は、現時点から１フレーム期間後に前記書込階調決定部に与えられるべき前フレーム画像データとなるべきデータとして、前記書込階調決定部により生成された書込階調データを前記可変長コードにデータ圧縮することを特徴とする、請求項１に記載の表示制御回路。
3. 前記書込階調データを与えられる前記表示パネルにおいて１フレーム期間後に表示されると推定される到達階調データを前記遷移量に応じて生成する到達階調決定部をさらに備え、
   前記画像圧縮部は、現時点から１フレーム期間後に前記書込階調決定部に与えられるべき前フレーム画像データとなるべきデータとして、前記到達階調決定部により生成された到達階調データを前記可変長コードにデータ圧縮することを特徴とする、請求項１に記載の表示制御回路。
4. 前記画像圧縮部は、前記データ記憶部においてオーバーフロー状態であるか否かを判定し、前記データ上書きが発生すべき場合であったか否かにかかわらず前記判定の結果のみに基づき前記閾値を変更することを特徴とする、請求項１から請求項３までのいずれか１項に記載の表示制御回路。
5. 前記決定部は、２ブロック以上からなる複数ブロック単位の前記前フレーム画像データの読み出し開始位置を、前記画像圧縮部によりデータ圧縮された前記複数ブロック単位の可変長コードの書き込み終了位置が超えてデータ上書きが発生すべき場合、前記複数ブロック単位の可変長コードに含まれる可変長部分コードの一部または全部を前記データ記憶部に書き込まないよう決定し、
   データ書き込み部は、前記複数ブロック単位の可変長コードの全部、または前記決定部により前記データ記憶部に書き込まないよう決定された可変長部分コードの一部または全部を除く前記複数ブロック単位の可変長コードを前記データ記憶部に書き込み、
   データ読み出し部は、前記書込階調決定部に与えられるべき前フレーム画像データを前記複数ブロック単位で読み出すことを特徴とする、請求項１から請求項４までのいずれか１項に記載の表示制御回路。
6. 前記画像圧縮部は、ＢＴＣ（Ｂｌｏｃｋ Ｔｒｕｎｃａｔｉｏｎ Ｃｏｄｉｎｇ）方式を使用したデータ圧縮を行うことを特徴とする、請求項１から請求項５までのいずれか１項に記載の表示制御回路。
7. 請求項１から請求項６までのいずれか１項に記載の表示制御回路と、
   前記表示制御回路から与えられる書込階調データにより表示を行う液晶表示パネルであって、前記書込階調データに対応する複数の映像信号を伝達するための複数の映像信号線を駆動する映像信号線駆動回路と、前記複数の映像信号線と交差する複数の走査信号線を駆動する走査信号線駆動回路と、前記複数の映像信号線と前記複数の走査信号線とに沿ってマトリクス状に配置される複数の画素形成部と、前記複数の画素形成部に共通的な電位を与える共通電極とを含む液晶表示パネルと
   を備える、液晶表示装置。
8. 外部から入力画像データを受け取り、画像を表示する表示パネルに与えるべき書込階調データを生成する表示制御方法であって、
   現時点から１フレーム期間前の入力画像データに基づき生成される前フレーム画像データにより示される階調から、現時点に受け取った前記入力画像データにより示される階調への遷移量に応じて受け取った前記入力画像データを補正することにより、書込階調データを生成する書込階調決定ステップと、
   現時点から１フレーム期間後に前記書込階調決定ステップで与えられる前フレーム画像データとなるべきデータを、複数の画素データからなるブロック毎に、常に発生する固定長部分コードと所定の閾値を超える場合にのみ発生する可変長部分コードとを含む可変長コードにデータ圧縮する画像圧縮ステップと、
   前記書込階調決定ステップで与えるため読み出されるべき１ブロック以上の前記前フレーム画像データの読み出し開始位置を、前記画像圧縮ステップにおいてデータ圧縮された１ブロック以上の可変長コードの書き込み終了位置が超えてデータ上書きが発生すべき場合、前記１ブロック以上の可変長コードに含まれる可変長部分コードの一部または全部を先入れ先出し方式のデータ記憶部に書き込まないよう決定する決定ステップと、
   前記１ブロック以上の可変長コードの全部、または前記決定ステップにおいて前記データ記憶部に書き込まないよう決定された可変長部分コードの一部または全部を除く１ブロック以上の可変長コードを前記データ記憶部に書き込むデータ書き込みステップと、
   前記書込階調決定ステップで与えられるべき前フレーム画像データを１ブロック以上読み出すデータ読み出しステップと、
   前記データ読み出しステップにより読み出された可変長コードを復号し、前記書込階調決定ステップで与える復号ステップと
   を備えることを特徴とする、表示制御方法。

Images