JP2009545260A - 低電力オンチップヘッドセットスイッチの検出 - Google Patents

Abstract

携帯電話機内の集積回路はウェイクモード及びスリープモードを有する。ウェイクモードにおいて、電圧調整器は調整された電圧をＭＩＣ ＢＩＡＳ端子へ供給する。この電圧は携帯電話機へ結合されたヘッドセット／マイクロホン・アクセサリのマイクロホンをバイアスする。ユーザがアクセサリ上のスイッチを押下すると、ＭＩＣ ＢＩＡＳ端子から大きな電流が引き出される。このスイッチ押下状態は集積回路内のＡＤＣによって検出される。スリープモードにおいて、調整器及びＡＤＣは電力を節約するために動作不能にされる。新規なスイッチ検出回路はＭＩＣ ＢＩＡＳ端子からの電流を調整されない電圧で供給する。ユーザがスイッチを押下すると、ＭＩＣ ＢＩＡＳ端子から供給された電流は増加する。このスイッチ押下状態はスイッチ検出回路内の特別のインバータにより、温度、電圧、及びプロセス状態にわたって検出される。
【選択図】 図１

Description

開示された実施形態は、ヘッドセットのスイッチ（headset switch）の押下検出に関する。

携帯電話機は、しばしばヘッドセット／マイクロホン・アクセサリ（headset/microphone accessory）を有する。ヘッドセット／マイクロホン・アクセサリは、典型的には、左耳用と右耳用の２つのスピーカ（speaker）を伴う。スピーカは、携帯電話機から出力される音声（audio）を聴くために使用可能である。また、ヘッドセット／マイクロホン・アクセサリは、マイクロホンを有する。ユーザは、携帯電話機本体のマイクロホンに向かって話すのではなく、アクセサリ上のマイクロホンに向かって話すことができる。したがって、アクセサリは携帯電話機のハンズフリー（hands free）動作に有用である。

ユーザがアクセサリ上のマイクロホンに向かって話すとき、マイクロホンの実効抵抗値が変動する。固定抵抗の抵抗器がマイクロホンと直列に設けられて分圧器を形成し、この変化するマイクロホン抵抗は、大地電位（ground potential）と分圧器の中央タップ（tap）上の電圧との間の変化電圧へ変換される。変化電圧は、携帯電話機内の集積回路によって検出されるオーディオ入力信号である。集積回路は、調整された電圧を、集積回路のマイクロホン・バイアス（ＭＩＣ ＢＩＡＳ）端子と呼ばれる端子へ供給する電圧調整器を含む。分圧器は、ＭＩＣ ＢＩＡＳ端子へ結合され、調整されたＭＩＣ ＢＩＡＳ電圧は分圧器を適切にバイアス（bias）する。

ヘッドセット／マイクロホン・アクセサリは、音をオーディオ入力信号へ変換するために使用できることに加えて、押しボタンスイッチ（pushbutton switch）を含んでいてもよい。携帯電話機のユーザは押しボタンスイッチを押下して、制御信号を携帯電話機へ送ることができる。制御信号の機能は、典型的には、携帯電話機の動作モードに依存する。例えば、携帯電話機が鳴ったとき、ある携帯電話機は、ユーザが押しボタンスイッチを押下することによって呼をピックアップ（pick up）することを許可する。押しボタンスイッチが押下されると、スイッチはマイクロホンを有効にショートアウト（short out）する。スイッチ押下状態の間、ユーザからの音声は有用なオーディオ入力信号へ変換されないが、ヘッドセット／マイクロホン・アクセサリは制御信号を携帯電話機へ通信するために使用されているため、これは許容される（acceptable）。スイッチが押下されると、非常に大量の電流が、非常に長い時間、ＭＩＣ ＢＩＡＳ端子から引き出される。この高電流状態は、集積回路によりスイッチ押下状態として検出される。この高電流状態は高電圧状態へ変換され、高電圧状態はオンチップアナログ／ディジタルコンバータ（ＡＤＣ）によって検出される。携帯電話機は、例えば、スイッチ押下状態を、呼をピックアップする希望と解釈し、それに従って応答する。

携帯電話機が呼のために使用されていないとき、集積回路は低電力スリープ状態へ電力を落とされる。この低電力スリープ状態は、携帯電話機の電力消費を低減するために大部分の時間の間維持される。携帯電話機は、周期的により高い電力状態へ一時的にウェイクアップし、着信する呼があるかどうかを確認する。呼がないと見なすと、携帯電話機はスリープ状態へ戻る。このようにして、電圧調整器及びＡＤＣを含む集積回路は、着信する呼を確認するために周期的に電力を上げられるが、それ以外のときは低電力スリープモードに保たれる。

しかしながら、携帯電話機がスイッチ押下状態を検出するためには、ＭＩＣ ＢＩＡＳ電圧調整器及びＡＤＣは電力を与えられて機能していなければならない。しかしながら、携帯電話機が低電力スリープモードにあるときは、電圧調整器及びＡＤＣ回路は電力を与えられず機能していない。したがって、スイッチ検出動作が実行されるべきである場合、現在のスリープモードサイクル（cycle）の終わりまでの待機期間がなければならないか、又は、集積回路はスイッチ検出動作を行うためだけに一時的且つ周期的に電力を上げられなければならない。

例えば、図２は携帯電話機本体上のジャック２０３へ差し込まれたヘッドセット／マイクロホン・アクセサリ２０２を有する携帯電話機２０１の簡略図である。アナログ集積回路２０５内の電圧調整器２０４はＭＩＣ ＢＩＡＳ電圧をＭＩＣ ＢＩＡＳ端子２０６に供給する。この電圧はヘッドセット／マイクロホン・アクセサリ２０２のマイクロホンをバイアスする。押しボタン２０７が押下されると、非常に大きな電流がＭＩＣ ＢＩＡＳ端子２０６から引き出される。この状態は、カレントミラー（current mirror）２０８、抵抗器２０９、及びアナログ／ディジタルコンバータ（ＡＤＣ）２１０を用いて検出される。電圧調整器、カレントミラー、及びＡＤＣが集積回路２０５の低電力スリープモードにおいて電力を与えられないときは、図２の回路はスイッチ押下状態を検出することができない。

携帯電話機及び集積回路が低電力スリープ状態にあるときでも、スイッチ検出動作を実行することができる代案が望まれている。

携帯電話機内の集積回路は、ウェイクモード（wake mode）及びスリープモード（sleep mode）で動作することができる。ウェイクモードにおいて、電圧調整器は調整された電圧をＭＩＣ ＢＩＡＳ端子へ供給する。この電圧は携帯電話機へ結合されたヘッドセット／マイクロホン・アクセサリのマイクロホンをバイアスする。ユーザがヘッドセット／マイクロホン・アクセサリ上の手動スイッチを閉じると（例えば、押しボタンを押下すると）、非常に大きな電流が、非常に長い時間、ＭＩＣ ＢＩＡＳ端子から引き出される。この大きな電流状態はスイッチ押下状態として検出される。

スリープモードでは、電圧調整器は電力を節約するため動作不能にされる。ウェイクモードの間にスイッチ押下状態を検出するために、従来も使用される他の回路（カレントミラー及びハウスキーパー（housekeeper）アナログ／ディジタルコンバータなど）もまた、電力を節約するため動作不能にされる。新規な低電力スイッチ検出回路は、ＭＩＣ ＢＩＡＳ端子から電流を供給する。スリープモードにおいては、ＭＩＣ ＢＩＡＳ端子上の電圧は調整された電圧ではない。所与の動作状態セットにおいて、ヘッドセット／マイクロホン・アクセサリ上のスイッチが押下されないと第１の電流量がＭＩＣ ＢＩＡＳ端子から供給され、一方、ユーザがヘッドセット／マイクロホン・アクセサリ上のスイッチを押下すると、より大きな電流量がＭＩＣ ＢＩＡＳ端子から供給される。

ＭＩＣ ＢＩＡＳ端子から供給された電流は、低電力スイッチ検出回路内で鏡映（mirror）され、鏡映された電流はオンチップ抵抗器を流れる。したがって、ＭＩＣ ＢＩＡＳ端子から供給された電流は、対応する電圧へ変換される。スイッチが押下されない場合、オンチップ抵抗器を通って降下された電圧は第１の電圧量を有する。スイッチが押下された場合、オンチップ抵抗器を通って降下された電圧は、より高い第２の電圧量を有する。低電力スイッチ検出回路内の特殊インバータ（special inverter）は、第１及び第２の電圧量の間の入力切替え閾値電圧を有する。オンチップ抵抗器を通って降下された電圧が特殊インバータの入力切替え閾値電圧を超過する場合、特殊インバータはスイッチ押下状態を表すディジタル値を有するディジタル信号を出力する。低電力スイッチ検出回路の特殊インバータは、あらゆる所望の温度、電圧、及びプロセス（process）状態にわたって、第１及び第２の電圧量の間で、適切にある入力切替え閾値電圧を有するような構成である。

一実施形態において、ディジタル信号は低域フィルタを通過され、少なくとも或る持続時間のスイッチ押下状態だけが、スイッチ押下状態を表すディジタル値を有するディジタル信号を生じる結果となる。低域フィルタは、携帯電話機のプリント回路基板上に配置され、スリープモードでは使用されないディスクリート・コンデンサを含む。低電力スイッチ検出回路のアナログ・マルチプレクサは、スリープモードにおいてこのディスクリート・コンデンサを低域フィルタへ結合し、ディスクリート・コンデンサが低域フィルタの一部分として機能できるようにする。

したがって、新規な低電力スイッチ検出回路は、集積回路がスリープモードにある間、及びウェイクモードでスイッチ押下状態を検出するために従来使用される回路（電圧調整器、カレントミラー、及びハウスキーパーＡＤＣ）が動作不能にされている間に、スイッチ押下状態を検出する。

上記は概要であり、したがって、必要に応じて細部の簡約化、一般化、及び省略を含む。結果として、概要は例証に過ぎず、決して限定を意図したものではないことは当業者に理解されるであろう。ここで説明される装置及び／又はプロセスの他の態様、発明の特徴、及び利点は、特許請求の範囲のみによって定義されるように、ここに記載される非限定的な詳細な説明の中で明らかになるであろう。

図１は、新規な一態様に係る移動通信装置（例えば、携帯電話機）の簡単な概略図である。 図２（先行技術）は、携帯電話機の簡略図である。 図３は、図１の低電力スイッチ検出回路１２２のフィルタ１５０を示す図である。 図４は、図１の低電力スイッチ検出回路１２２のインバータ１４９を示す図である。 図５は、押しボタン１１５が押下されたときのＶ_ＯＵＴ電圧と、押しボタンが押下されないときのＶ_ＯＵＴ電圧との間で、インバータ１４９の入力切替え閾値電圧がどのように十分特定されるかを説明する表である。 図６は、新規な一態様に係る方法を説明する簡単なフローチャートである。

発明の詳細な説明

図１は、新規な一態様に係る移動通信装置１００の簡単な概略線図である。プリント回路基板１０１は、移動通信装置１００の本体内に配置されている。集積回路パッケージ１０２並びにディスクリート抵抗器１０３、２つのディスクリート・コンデンサ１０４及び１０５、及びアクセサリ・コネクタ（accessory connector）１０６は、プリント回路基板１０１上に配置されている。コネクタ１０６は、ヘッドセット／マイクロホン・アクセサリ１０７のような付属品（accessory）が、移動通信装置１００へ取り外し可能に結合され得るように設けられる。

図１の例において、移動通信装置１００は携帯電話機であり、コネクタ１０６はジャックである。ヘッドセット／マイクロホン・アクセサリ１０７のコード（cord）１０９の端部のプラグ１０８をジャック１０６へ差し込むことによって、携帯電話機は「ハンズフリー」で使用されることができる。携帯電話機１００は、コード１０９内の２つのコネクタ（図示されず）上でヘッドセット／マイクロホン・アクセサリ１０７の対応するスピーカ（図示されず）から音声が放出されるように信号を駆動することができる。スピーカは音声を携帯電話機のユーザへ放出して、ユーザは携帯電話機での会話における他方の通話音声を聴くことができ、又は携帯電話機から出力された音楽又は他の音声を聴くことができる。

ユーザは、ヘッドセット／マイクロホン・アクセサリ１０７のマイクロホン１１０に向かって話すこともできる。ユーザがマイクロホン１１０に向かって話すと、コード１０９のマイクロホン導体１１１とコード１０９の共通接地導体１１２との間の実効抵抗値が変化する。１つの例において、マイクロホンは容量性ダイアフラム（capacitive diaphragm）を伴う型である。ユーザが話すと、ユーザの声における空気圧力波が容量性ダイアフラムを押下し、マイクロホンの２つの板の間の距離を変化させる。板の上の所与の電荷量のために、ノード（node）１１３への電圧出力が変化する。この電圧は電界効果トランジスタ（ＦＥＴ）素子１１４のゲートへ供給され、これにより容量性ダイアフラムが受けた空気圧力に対してＦＥＴのソース・ドレイン間の導電率を変化させる。ＦＥＴ素子１１４のドレインはマイクロホン導体１１１へ結合され、ＦＥＴ素子１１４のソースは接地導体１１２へ結合され、したがってプラグ１０８がジャック１０６へ差し込まれると、ジャック１０６の２つの接点間に、変化するソース・ドレイン間ＦＥＴ導電率が存在する。

ヘッドセット／マイクロホン・アクセサリ１０７は、また、ユーザが操作できる手動スイッチ１１５を含む。本例において、スイッチは押しボタンである。スイッチが押下された状態にないとき、スイッチは開状態である。しかしながら、ユーザがスイッチを押下すると、スイッチは閉じられる。スイッチはＦＥＴ素子１１４と並列に接続されているため、スイッチ１１５が押下されると、マイクロホン導体１１１と接地導体１１２との間の抵抗はゼロオーム（zero ohm）であるか、ゼロオームに非常に近い。スイッチ１１５が押下されない場合、マイクロホン導体１１１と接地導体１１２との間の抵抗は、マイクロホンのＦＥＴ素子１１４の、より高いソース・ドレイン抵抗である。

本例において、集積回路パッケージ１０２は、ある量のアナログ信号調整回路並びにディジタルベースバンドプロセッサ（digital baseband processor）を含む。アナログ信号調整回路は、アナログ集積回路１１６に集積される。ディジタルベースバンドプロセッサ回路は、ディジタルベースバンドプロセッサ集積回路１１７に集積される。図１に示すように、集積回路１１６及び１１７は共に同じ集積回路パッケージ１０２内に配置され、併せて移動局モデム（Mobile Station Modem：ＭＳＭ）と呼んでもよい。

携帯電話機１００は、高電力モード（ここでは「ウェイクモード」という）又は低電力モード（ここでは「スリープモード」という）で動作することができる。スリープモードは、「待ち受けモード」と呼ばれることもある。携帯電話機がウェイクモードにあるとき、「低電力モード」ディジタル信号（ＬＰＭ）はディジタル低値（digital low value）を有する。しかしながら、携帯電話機がスリープモードにある場合、ＬＰＭ信号はディジタル高値（digital high value）を有する。携帯電話機内の他の回路（図示されず）はＬＰＭ信号をアサート（assert）して、アナログ集積回路１１６を適切なモード（即ち、ウェイクモード又はスリープモードのいずれか）にする。

ウェイクモード動作
ウェイクモードでは、ユーザは携帯電話呼において通信するために携帯電話機を使用することができる。アナログ集積回路１１６内の回路は電力を与えられる。集積回路１１６内の回路は、電圧調整器１１８、電流源回路１１９、抵抗器１２０、及びハウスキーパーアナログ／ディジタルコンバータ（ＡＤＣ）１２１を含む。また、集積回路１１６は、新規な低電力スイッチ検出回路１２２を含み、新規なアナログ・マルチプレクサ１２３を含む。

ウェイクモードでは、ＬＰＭが低いため電流源回路１１９が動作可能にされる。したがって、インバータ１２４はＬＰＭＢ（low power mode “bar”（低電力モード「バー」））を強制的にディジタル高値にする。したがって、Ｐチャネルトランジスタ１２５は導通しない。したがって、カレントミラーのノード１２６はＶ_ＤＤ供給導体１２７へショートされず、カレントミラーの２つの主なＰチャネルトランジスタ１２８及び１２９がカレントミラーとして動作することができる。

差動増幅器１３０及びＮチャネルトランジスタ１３１は、共同で電圧調整器１１８を形成する。信号ＬＰＭＢは差動増幅器の動作可能入力リード線（lead）１３２へ供給される。ＬＰＭＢはディジタル高であるため、差動増幅器は動作可能にされる。電圧調整器１１８は、調整された１．８ボルト（V）の電圧をパッケージ１０２の端子１３３へ供給する。この電圧は、しばしば「マイクロホン・バイアス電圧」又はＭＩＣ ＢＩＡＳ電圧と呼ばれる。ＭＩＣ ＢＩＡＳ電圧は、ヘッドセット／マイクロホン・アクセサリ１０７のマイクロホンを適切にバイアスするために必要なバイアス電圧である。端子１３３は、「ＭＩＣ ＢＩＡＳ」端子と呼ばれることもある。ディスクリート抵抗器１０３及びコード１０９の導体１１１と１１２との間のヘッドセット／マイクロホン・アクセサリ１０７の抵抗は、共同で抵抗分圧器を形成する。ヘッドセット／マイクロホン・アクセサリ１０７の抵抗の変化に伴って導体１１１と１１２との間の抵抗が変化し、分圧器の中央ノード１３４の電圧が変化する。

ウェイクモードにおいて、低電力モード（ＬＰＭ）信号はディジタル低（digital low）である。したがって、アナログ・マルチプレクサ１２３の選択入力リード線へ供給されるＬＰＭＢ信号は、ディジタル高（digital high）である。したがって、ＭＩＣ２Ｎ端子１３５は、アナログ・マルチプレクサ１２３を介して差動増幅器（図示されず）の一方の入力リード線へ結合される。差動増幅器は、マイクロホンからのオーディオ入力信号を増幅及びバッファリング（buffer）する。ＭＩＣ２Ｐ端子１３６は、差動増幅器の他方の入力リード線へ結合される。ユーザがマイクロホンに向かって話すと、ＭＩＣ２Ｎ端子１３５及びＭＩＣ２Ｐ端子１３６の間に存在する電圧は、差動増幅器によって受信され、アナログ集積回路１１６に供給されるオーディオ入力信号である。

携帯電話機がウェイクモードでハンズフリーで使用されているとき、ユーザは電話呼の相手と通信するためにマイクロホンに向かって話してもよい。Ｖ_ＤＤ供給電圧が２．７ボルトで、ディスクリート抵抗器１０３の抵抗が２．２（ｋΩ）である１つの例において、ＭＩＣ ＢＩＡＳ端子１３３から流れる電流１３７は、温度にわたって３６０マイクロアンペア（μA）の最大ＤＣ量を有する。

携帯電話機がウェイクモードでハンズフリーで使用されているときに、ユーザが押しボタン１１５を押下したいこともある。押しボタン１１５の押下は携帯電話機によって検出され、所定の機能を実行するコマンドとして解釈される。一般的に、機能は、スイッチ押下事象が起こるときの携帯電話機の動作モードに依存する。例えば、ユーザが呼に参加しており、ユーザが押しボタン１１５を押下した場合、携帯電話機は、スイッチ押下を、呼を終了するコマンドとして解釈する。例えば、携帯電話機が鳴っており、ユーザが押しボタン１１５を押下した場合、携帯電話機は、スイッチ押下を、呼をピックアップするコマンドとして解釈する。図１の例において、押しボタン１１５が押下されると、押しボタン１１５はマイクロホンを有効にショートアウトし、コード１０９の導体１１１と１１２との間の抵抗は約ゼロオームへ降下する。ＭＩＣ ＢＩＡＳ端子１３３と大地電位との間の総抵抗は２．２ｋオーム（ｋΩ）へ降下する。スイッチ押下事象中のＭＩＣ ＢＩＡＳ端子１３３から流れる電流１３７は、非スイッチ押下状態における電流フロー（flow）の約２倍である。

非スイッチ押下状態の電流とスイッチ押下状態の電流との間の差は次のように検出される。カレントミラー１１９は２つの脚（leg）を有する。第１の脚はＰチャネルトランジスタ１２８のドレインである。第２の脚はＰチャネルトランジスタ１２９のドレインである。トランジスタ１２８は、トランジスタ１２９の約４倍のサイズ（size）にされる。電流１３７は、カレントミラー１１９の第１の脚を介して鏡映される。カレントミラー１１９の動作に起因して、電流１３７の約１／４の大きさである鏡映された電流１３８がカレントミラーの第２の脚から供給される。この電流１３８は抵抗器１２０に導通され、ノード１３９上の対応する電圧に変換される。したがって、スイッチ押下状態の間のノード１３９上の電圧は、非スイッチ押下状態におけるノード１３９上の電圧のほぼ２倍である。ハウスキーパーＡＤＣ１２１は、秒当たり約８回のＡ／Ｄ変換を実行し、ノード１３９上の電圧に大きな変化があるかどうかを判定する。大きな変化が検出された場合、ハウスキーパーＡＤＣ１２１はスイッチ押下状態の表示をディジタルベースバンドプロセッサ集積回路１１７へ送る。スイッチ押下状態の表示はディジタル符号の形態で送られる。このディジタル符号は、端子１４０を介し、特定並列インタフェース（special parallel interface）１４１を通り、ディジタルベースバンドプロセッサ集積回路１１７の端子１４２へ伝達される。ディジタルベースバンドプロセッサ集積回路１１７がスイッチ押下情報をどのように使用するかは、実装によって特定される。上述したように、スイッチ押下情報は呼をピックアップする、又は呼を終了するコマンドとして解釈されてもよい。

上述したウェイクモードにおいて、新規な低電力スイッチ検出回路１２２は動作不能にされる。低電力モード信号ＬＰＭはディジタル低である。したがって、Ｐチャネルトランジスタ１４３は導通し、カレントミラーのＰチャネルトランジスタ１４４及び１４５のゲートは、Ｖ_ＤＤ供給電圧導体１２７へ結合される。Ｐチャネルトランジスタ１４４及び１４５及び抵抗器１４６は、カレントミラーを形成する。このカレントミラーは、トランジスタ１４４及び１４５のゲートがＶ_ＤＤ供給電圧導体１２７へ結合されているため、動作不能にされる。トランジスタ１４５は導通せず、電流は抵抗器１４７を流れず、ノード１４８上の出力電圧Ｖ_ＯＵＴはディジタル低である。インバータ１４９はディジタル高を出力する。このディジタル高信号は非インバータ低域フィルタ１５０を通過し、端子１５１上にディジタル高信号（押しボタン「バー」（push button “bar”）又はＰＢＢ）が存在する。このディジタル高信号は、導体１５２を通ってディジタルベースバンドプロセッサ集積回路１１７の端子１５３へ伝達される。ディジタルベースバンドプロセッサ集積回路１１７は、ウェイクモードの間、低電力スイッチ検出回路が動作不能にされているため、端子１５３上の信号を無視する。

スリープモード動作
スリープモードにおいて、電圧調整器１１８、カレントミラー１１９、及びハウスキーパーＡＤＣ１２１は、電流消費を低減するため動作不能にされる。スリープモードの間、ＭＩＣ ＢＩＡＳ端子１３３上の電圧は調整された電圧ではない。新規な一態様において、アナログ集積回路１１６はスリープモードでスイッチ押下状態を検出することができる。図１の例において、電圧調整器１１８、カレントミラー１１９、及びハウスキーパーＡＤＣ１２１が動作不能にされているという事実にも拘わらず、スイッチ押下状態が検出される。図２の従来の回路では、携帯電話機２０１が能動的に使用されていないときに押しボタンスイッチ２０７の状態を監視することができるようにするためだけに、アナログ集積回路２０５の全体が周期的間隔でスリープモード動作を中断されなければならないのに対し、図１のアナログ集積回路１１６は、スリープモードの間に、電圧調整器１１８、カレントミラー１１９、及びハウスキーパーＡＤＣ１２１の電力を上げることなく、押しボタン押下状態を検出することができる。

スリープモードにおいて、ＬＰＭ信号はディジタル高であり、ＬＰＭＢ信号はディジタル低である。ＬＰＭＢ信号はカレントミラー１１９のＰチャネルトランジスタ１２５へ供給される。Ｐチャネルトランジスタ１２５は導通し、これによってノード１２６をＶ_ＤＤ供給導体１２７へ結合し、カレントミラー１１９を動作不能にする。Ｐチャネルトランジスタ１２９は導通せず、抵抗器１２０に電流は流れない。信号ＬＰＭＢは、ハウスキーパーＡＤＣ１２１の動作可能入力リード線へ供給される。したがって、ハウスキーパーＡＤＣ１２１は同様に動作不能にされる。ＬＰＭＢ信号は、電圧調整器１１８の差動増幅器１３２の動作可能入力リード線へ供給される。したがって、電圧調整器１１８は動作不能にされる。電圧調整器１１８のトランジスタ１３１は導通しない。

しかしながら、低電力スイッチ検出回路１２２は、信号ＬＰＭがディジタル高であるため、動作可能にされる。Ｐチャネルトランジスタ１４３は導通せず、トランジスタ１４４及び１４５のゲートをＶ_ＤＤ供給導体１２７へ結合していない。カレントミラー（トランジスタ１４４及び１４５及び抵抗器１４６を含む）は動作可能にされる。カレントミラーは２つの脚を有する。第１の脚はトランジスタ１４４のドレインである。第２の脚はトランジスタ１４５のドレインである。ＭＩＣ ＢＩＡＳ端子１３３から流れる電流１３７は、今度は低電力スイッチ検出回路１２２内のカレントミラーの第１の脚から供給される。スリープモードにおけるこの電流１３７のこの量は、更に詳細に後述するように、温度、供給電圧、プロセスに依存して変動する。電流１３７は、抵抗器１０３を通り、ヘッドセット／マイクロホン・アクセサリ１０７を介して、大地電位へ流れる。温度、供給電圧、及びプロセスの状態の所与のセットにおいて、押しボタン１１５が押下されると、電流１３７は増加する。低電力スイッチ検出回路１２２のカレントミラーの第１の脚から流れる電流１３７は鏡映され、鏡映された電流１５４はカレントミラーの第２の脚から抵抗器１４７を通って大地電位へ流れる。電流１５４は、抵抗器１４７によってノード１４８上の対応する電圧Ｖ_ＯＵＴへ変換される。したがって、温度、供給電圧、及びプロセス状態の所与のセットにおいて、押しボタン１１５が押下されると電圧Ｖ_ＯＵＴは増加する。インバータ１４９の入力切替え閾値電圧は、押しボタン１１５が押下されないときの状態におけるノード１４８上の電圧と押しボタン１１５が押下されたときのノード１４８上の電圧との間である。したがって、インバータ１４９の出力は、押しボタン１１５が押下された場合ディジタル低であり、押しボタン１１５が押下されない場合ディジタル高である。インバータ１４９からのディジタル信号出力は、非反転低域フィルタ１５０を通過して端子１５１に達する。

図３は、非反転低域フィルタ１５０の回路図である。トランジスタ３００〜３０３は弱プルアップ（weak pullup）回路３０４を形成し、Ｎチャネルトランジスタ３０７が導通せず、アナログ・マルチプレクサ１２３が低電力スリープモードでＭＩＣ２Ｎ端子１３５をノード３０５へ結合すると仮定すると、弱プルアップ回路３０４は数百ミリ秒(msec)以内でノード３０５を大地電位からインバータ３０６の閾値電圧へ充電することができる。フィルタのキャパシタンスは０．１マイクロファラッド（μF）の外部コンデンサ１０５によって提供される。コンデンサ１０５は２つの阻止コンデンサ１０５及び１０４の１つである。これらのコンデンサは、ヘッドセット／マイクロホン・アクセサリ１０７の導体１１１及び１１２を入力端子ＭＩＣ２Ｐ及びＭＩＣ２Ｎへ結合するために使用され、マイクロホン・オーディオ信号がアナログ集積回路１１６内へ通ることができるようにする。図２の従来の回路において、阻止コンデンサ(blocking capacitor)２１１及び２１２はスリープモードでは使用されない。しかしながら、図１の回路において、信号ＬＰＭＢはディジタル低であり、アナログ・マルチプレクサ１２３の選択入力リード線へ供給される。したがって、アナログ・マルチプレクサ１２３はＭＩＣ２Ｎ端子１３５をＲＣフィルタ１５０の残りへ結合し、コンデンサ１０５がフィルタ１５０のコンデンサとして機能する。

押しボタン１１５が押下されると、ノード１４８上の電圧Ｖ_ＯＵＴは、前に説明したように、非常に長い時間、非常に大きな電圧へ上昇する。この例における非常に長い時間とは、約２百ミリ秒よりも長い。インバータ１４９（図１を参照）はディジタル低値を出力する。ＣＭＯＳインバータ３０８内のトランジスタは、インバータ３０８が約０．９ボルトの低い入力切替え閾値電圧を有するようなサイズである。インバータ３０８はディジタル高を出力し、インバータ３０９はディジタル低を出力する。したがって、ディジタル論理低（digital logic low）は、Ｎチャネルトランジスタ３０７のゲート上にあり、Ｎチャネルトランジスタ３０７は導通しない。この状態が持続する場合、弱プルアップ回路３０４はノード３０５を大地電位からインバータ３０６の入力切替え閾値電圧まで充電する。インバータ３０６の入力切替え閾値電圧はおよそ１．８ボルトである。インバータ３０６はディジタル論理低を端子１５１へ出力する。端子１５１上のフィルタリング（filter）されたディジタル低論理レベル（level）信号は、導体１５２上を通ってディジタルベースバンドプロセッサ集積回路１１７の端子１５３へ供給される。したがって、押しボタンの押下がスリープモードで起こった場合、端子１５１上に存在する「押しボタンバー」信号（ＰＢＢ）はディジタル低値を有し、そうでなければ、スリープモードにおいて、端子１５１上のＰＢＢディジタル信号はディジタル高値を有する。１つの例において、ディジタルベースバンドプロセッサ集積回路１１７の端子１５３は、エッジ感知（edge sensitive）割込み入力端子である。

押しボタン１１５が十分長い時間の間押下されない場合、Ｎチャネルプルダウン（pulldown）トランジスタ３０７は、インバータ３０６の入力リード線上の電圧がインバータ３０６の入力切替え閾値電圧に達する前に再び導通する。Ｎチャネルトランジスタ３０７は弱プルアップ回路３０４に打ち勝ってコンデンサ１０５を放電し、ノード３０５が再び接地される。Ｎチャネルトランジスタ３０７は、ノード３０５がインバータ３０６の閾値電圧まで充電できるほど十分長く導通していたわけではないので、インバータ３０６は切り替わらず、端子１５０はディジタル論理低信号で駆動されることはない。端子１５１がディジタルベースバンドプロセッサ集積回路１１７のエッジ感知割込み入力端子へ結合される場合、割込み状態は生成されない。

インバータ１４９
低電力スイッチ検出回路１２２の上述した説明において、温度、供給電圧、及びプロセス状態の所与のセットを仮定し、インバータ１４９が、押しボタン１１５が押下されないときの状態におけるノード１４８上の電圧と押しボタン１１５が押下されたときのノード１４８上の電圧との間の入力切替え閾値を有することを述べた。しかしながら、図１の回路は、温度、供給電圧、及びプロセス状態の１つのセットのみにおいて適切に動作するわけではない。この回路は、セ氏マイナス２０度からセ氏プラス４０度の温度範囲、２．５ボルトから２．７ボルトのＶ_ＤＤ供給電圧範囲、及び低速（SLOW）から高速（FAST）までの通常の半導体製造プロセス変動にわたって適切に動作するものである。押下及び非押下状態で抵抗器１４７を通って生じる電圧は、通常の論理インバータの閾値電圧があらゆる動作状態において適切に押下電圧と非押下電圧との間にあるわけではないような温度、電圧、及びプロセスにわたって変動するため、インバータ１４９を通常の相補型金属酸化膜半導体（ＣＭＯＳ）論理インバータとして実現すると、これらの温度、供給電圧、及びプロセス変動範囲でうまく働かない虞がある。温度、電圧、及びプロセスにわたる押下及び非押下電圧の変動は、多数の要因に起因する。このような要因の中には、トランジスタ１４４及び１４５の閾値電圧の変動が含まれ、抵抗器１４７の抵抗の変化が含まれる。抵抗器１４７は、１０ｋオームの公称抵抗のオンチップ多結晶シリコン抵抗器であるが、抵抗器１４７の実際の抵抗は、プロセスにわたって、約７．６ｋオームから約１２．６ｋオームまでの範囲で大幅に変動する。適切なインバータ１４９を設計するために、抵抗器１４７を通って生じる電圧が導き出される。

カレントミラー内でダイオード接続（diode−connected）トランジスタとして接続されたＰＭＯＳ素子において、ＰＭＯＳ素子のドレインがオフチップ（off−chip）抵抗器Ｒを介して接地されたときの飽和電流の式は、次のとおりである。

（式１）
Ｖ_ＳＧはソース・ゲート間電圧である。Ｖ_ＴＰはＰチャネルトランジスタの閾値電圧である。Ｋは（Ｗμ_ｐＣ_ｏｘ）／２Ｌである。式の右辺を求めると、次式を生じる。

Ｉ＝Ｋ（Ｉ^２Ｒ^２−２ＩＲＶ_ＥＦＦ＋Ｖ_ＥＦＦ ^２） （式２）
両辺をＫで除算し、両辺からＩ／Ｋを減算すると、次式を生じる。

（式３）
ａ＝Ｒ^２、ｂ＝−（２ＲＶ_ＥＦＦ＋１／Ｋ）、ｃ＝（Ｖ_ＥＦＦ）^２であるときの二次式を使用すると、次式を生じる（シミュレーション観察（simulation observation）結果に基づいて、＋／−からマイナス符号が選ばれる）。

（式４）
Ｐチャネルトランジスタ１４５が、幅対長さ（即ち、Ｗ／Ｌ）の十分大きな比を有する場合、項１／Ｋは無視することができる。いくつかの台数計算段階（algebraic step）を省略すると、次式を生じる。

（式５）
この動作に使用される前の式におけるＲがオフチップであり、電流ＩがＲ_{ＯＮＣＨＩＰ}を通って、比較に使用されるオンチップ電圧Ｖ_ＯＵＴを生じるとすると、ノード１４８上の電圧Ｖ_ＯＵＴは次式のようになる。

（式６）
Ｒ_{ＯＮＣＨＩＰ}は抵抗器１４７の抵抗である。Ｒ_{ＯＦＦＣＨＩＰ}は抵抗器１０３の抵抗である。式６から、電圧Ｖ_ＯＵＴ（ノード１４８上の電圧）とＭＯＳプロセスコーナー（process corner）、温度、及び抵抗器１４７の抵抗（Ｒ_{ＯＮＣＨＩＰ}）における変動との間のはっきりとした依存性が明白である。動作の第１の極値（−４０℃、高速抵抗器、低速ＭＯＳプロセス）において、ノード１４８上の電圧Ｖ_ＯＵＴは、押しボタン１１５が押下されていないとき約０．６〜０．７ボルトであり、押しボタン１１５が押下されたとき約１．３ボルトである。動作の第２の極値（２０℃、低速抵抗器、高速ＭＯＳプロセス）において、ノード１４８上の電圧Ｖ_ＯＵＴは、押しボタン１１５が押下されていないとき約１．０〜１．４ボルトであり、押しボタン１１５が押下されたとき約２．３ボルトである。１．４ボルトが第２の極値における非押下電圧に使用された場合、２つの押下／非押下電圧範囲は重複しない。式６におけるＶ_ＯＵＴの変動の大部分がオンチップ抵抗器１４７の抵抗の変動に起因し、通常のＣＭＯＳインバータの閾値がオンチップ抵抗器の抵抗変化をトラッキングしないと仮定すれば、通常のＣＭＯＳ論理インバータは、プロセスコーナーにわたってＦＥＴ１１４の低抵抗状態から押しボタン押下状態を弁別できない可能性が高い（例えば、マイクロホンへ受信される高振幅圧力波に起因して）。

図４は、図１のインバータ１４９の１つの例の概略図である。ノード４００はインバータ１４９の入力リード線である。ノード４０１はインバータ１４９の出力リード線である。第１の段４０２は、Ｐチャネルプルアップトランジスタ４０３、多結晶シリコン抵抗器４０４、及びＮチャネルプルダウントランジスタ４０５を含む。第２の段４０６及び第３の段４０７は、切替え閾値電圧がＶ_ＤＤ/２に設定された通常のＣＭＯＳ論理インバータである。第２及び第３の段は、インバータ１４９全体の切替え特性を強化するために設けられる。インバータ１４９の第１の段４０２は、図１の抵抗器１４７の抵抗の増加に伴って増加する入力切替え閾値電圧Ｖ_Ｔを有する。入力切替え閾値電圧Ｖ_Ｔは、次のようにして導出される。

インバータ１４９の閾値電圧は、抵抗器１４７を通る電圧となるように設定される。この電圧は、図４の第１の段４０２によって出力される電圧Ｖ_ＭをＶ_ＤＤ／２に等しくする。この電圧の導出は、
Ｖ_Ｍ＝Ｉ_ＰＭＯＳＲ_{ＯＮＣＨＩＰ} （式７）
Ｖ_Ｍは、Ｖ_ＤＤ／２になるように設定される。

（式８）
Ｖ_Ｔ（図１のインバータ１４９の入力切替え閾値電圧）について解くと、次式を生じる。

（式９）
式９は、Ｒ_{ＯＮＣＨＩＰ}（抵抗器１４７の抵抗）の変動によるＶ_Ｔの変動が約１５０ミリボルト（ｍV）であることを示す。この変動は、１．４ボルトの公称Ｖ_Ｔに関する変動である。他の公称ＴＶＰ状態においては、Ｒ_{ＯＮＣＨＩＰ}が１０ｋオームの公称値から１２．６ｋオームの抵抗まで増加すると、インバータ１４９の入力切替え閾値電圧Ｖ_Ｔは約１．５５ボルトの公称Ｖ_Ｔから約１．６１ボルトのＶ_Ｔまで僅かに増加する。式９から、入力切替え閾値電圧Ｖ_Ｔは、或る程度、Ｖ_ＴＰ及びＫをトラッキングすることも分かる。Ｖ_ＴＰが増加するとＶ_Ｔは減少する。Ｋが増加するとＶ_Ｔは増加する。さらに、Ｖ_ＤＤが増加するとＶ_Ｔ及びＶ_ＯＵＴは相互を全く密接にトラッキングする。しかしながら、式９の関係は簡略化されたものである。温度、電圧、及びプロセスに対するＶ_Ｔの変化のより正確な特徴付けは、回路シミュレーションプログラム（例えば、ＳＰＩＣＥ）を使用することによって、及び／又は回路を製造し、異なる動作状態で回路の性能をテストすることによって行われる。

図５は、ＴＶＰ状態の一方の極値、公称ＴＶＰ状態の１つのセット、及びＴＶＰ状態の他方の極値におけるインバータ１４９の入力切替え閾値電圧Ｖ_Ｔを示す表である。最適閾値電圧は、極値状態１におけるよりも極値状態２において０．４７ボルト高い（１．７１ボルト−１．２４ボルト）。実際の入力切替え閾値電圧Ｖ_Ｔは、極値状態１におけるよりも極値状態２において０．１４ボルト高い（１．５２ボルト−１．３８ボルト）。

図１の特定の実施形態におけるコンポーネントのサイズ決定は、以下の項目１から９のように実行されてもよい。

（１）押しボタンが押下されていないときのマイクロホンを通る最大電流は、実験によって決定される。この値は、図１の実施形態で３６０マイクロアンペアであった。

（２）次に、押しボタン１１５が押下されたときの電流１３７の最大可能量が決定される。押しボタン１１５の抵抗はゼロオームであるとする。押しボタンが押下されたときの最大可能電流１３７は、抵抗器１０３の抵抗によって分圧された最大Ｖ_ＤＤ供給電圧へ近似されてもよい。Ｖ_ＤＤが２．５ボルトから２．７ボルトへ変動し、外部のディスクリート抵抗器１０３の抵抗が２．２ｋオームである場合、押しボタン１１５が押下されたときの最大電流１３７は約１．１３６ミリアンペアである。

（３）しかしながら、項目２の簡略化は、完全に正確というわけではない。なぜなら、Ｖ_ＤＤ供給導体１２７と抵抗器１０３の間の電流通路には、ダイオード接続Ｐチャネルトランジスタ１４４が存在するからである。また、実装の細部によっては、ダイオード接続Ｐチャネルトランジスタ１４４と抵抗器１０３との間に追加のオンチップスイッチ及び経路抵抗があってもよい。ダイオード接続Ｐチャネルトランジスタ１４４は、典型的には、Ｖ_ＧＳ＝Ｖ_ＴＰ＋１００ｍＶの電圧降下を有する。ここで、Ｖ_ＧＳはゲート・ソース間電圧であり、Ｖ_ＴＰはＰチャネルトランジスタ１４４の閾値電圧である。得られる最大電流１３７（押しボタン１１５が押下されたとき）は、（Ｖ_ＤＤ−Ｖ_ＧＳ）／２．５ｋオームで与えられる。２．５ｋオームは、抵抗器１０３の２．２ｋオームと追加のオンチップ抵抗分として計算に含められる追加の３００オームとを合わせたものである。したがって、押しボタン１１５が押下されたときの最大電流１３７は、２．７ボルトのＶ_ＤＤ供給電圧について約８４０マイクロアンペアである。この電流は項目１の実験によって決定された押しボタン１１５が押下されないときの最大電流のおよそ２倍である。

（４）次に、ダイオード接続Ｐチャネルトランジスタ１４４は、過電圧Ｖ_ＧＳ−Ｖ_Ｔを最小にするように、できるだけ大きいサイズにされる。鏡映Ｐチャネルトランジスタ１４５は、トランジスタ１４４の１／４のサイズにされる。これは、電流消費を低減し、同時にトランジスタ１４４との良好なマッチング特性を維持するためである。

（５）抵抗器１４７は、押しボタン１１５が押下されたときのノード１４８上の電圧が、プロセスコーナー及び温度にわたって高々Ｖ_ＤＤ−０．１ボルトであるようなサイズにされる。これにより、押しボタンが押下されたときの状態と押しボタンが押下されないときの状態との間のノード１４８上の電圧の間隔が最大になる。押しボタンが押下されたときの最大電流は、押しボタンが押下されないときの電流の約２倍であることを想起されたい。このように、２つのレベル間の絶対差は、押しボタンが押下されたときの最大電流が最大のとき最大となる。

（６）Ｐチャネルトランジスタ１４４及び１４５がサイズを決定された後、及び抵抗器１４７がサイズを決定された後、回路は典型的な（公称）温度、電圧、及びプロセス状態でシミュレートされる。ノード１４８上の電圧は、押しボタン１１５が押下されたとき及び押下されないときのシミュレーションによって決定される。２つの電圧間の中間電圧が、公称コーナーについてインバータ１４９の最適入力切替え閾値電圧として決定される。

（７）抵抗器４０４は、幾分高い抵抗を有するように、及びこの抵抗が抵抗器１４７の抵抗の整数倍であるようにサイズを決められる。これにより、２つの抵抗器４０４及び１４７間の良好なマッチング特性が保証される。図４の例において、抵抗器１４７は約１００ｋオームの抵抗を有する。

（８）Ｎチャネルトランジスタ４０５の幅及び長さの寸法は、Ｎチャネルトランジスタ４０５を通る漏れ電流が抑制され、且つＮチャネルトランジスタ４０５の特性がインバータ１４９の閾値電圧に影響を与えないように選ばれる。図４の例において、Ｎチャネルトランジスタ４０５は幅６ミクロン及び長さ０．４ミクロンである。

（９）Ｐチャネルトランジスタ４０３の幅対長さの比は、上記の項目６で決定された入力切替え閾値電圧が、典型的な温度、電圧、及びプロセス状態のもとで得られるように決定される。Ｐチャネルトランジスタ４０３の長さは、トランジスタがリソグラフィ誤差によって受ける絶対変動が最小となるように長くなるように選択される。図４の例において、Ｐチャネルトランジスタ４０３は、幅２５ミクロン及び長さ１０ミクロンである。

図６は、新規な一態様に係る方法を示す簡単なフローチャートである。菱形５００は、アナログ集積回路１１６を低電力スリープモード（第１の動作モード）又は高電力ウェイクモード（第２の動作モード）にする動作を表す。図１の実施形態において、ディジタル信号ＬＰＭはディジタル論理高値へアサートされてアナログ集積回路１１６をスリープモードにし、信号ＬＰＭはディジタル論理低値へデアサート（desassert）されてアナログ集積回路１１６をウェイクモードにする。

ブロック５０１は、ウェイクモード（第２の動作モード）において、集積回路１１６の電圧調整器１１８が動作可能にされ、調整された電圧をＭＩＣ ＢＩＡＳ端子１３３へ供給するために使用されることを示す。スイッチ１１５が閉じられると、ＭＩＣ ＢＩＡＳ端子１３３からの電流フローの量は閾値電流を超過し、ノード１３９上の電圧は対応する閾値電圧を超過する。図１の特定の回路において、このスイッチ閉状態はハウスキーパーＡＤＣ１２１によって検出され、スイッチ閉状態を示すディジタル符号がアナログ集積回路１１６から端子１４０を経由してディジタルベースバンドプロセッサ集積回路１１７へ出力される。

ブロック５０２は、スリープモード（第１の動作モード）において、電圧調整器１１８が動作不能にされることを示す。低電力スイッチ検出回路１２２は動作可能にされ、上述したように、集積回路からＭＩＣ ＢＩＡＳ端子１３３を通る電流通路に電流を供給する。ＭＩＣ ＢＩＡＳ端子１３３上の電圧は調整されていない。スイッチ１１５が閉じられている場合、電流は閾値電流を超過する。低電力スイッチ検出回路１２２はディジタル信号を生成する。このディジタル信号は、電流が閾値電流を超過する場合第１のディジタル値を有し、電流が閾値電流を超過しない場合第２のディジタル値を有する。図１の特定の回路において、「押しボタンバー」ＰＢＢディジタル信号はアナログ集積回路１１６から端子１５１を経由してディジタルベースバンドプロセッサ集積回路１１７へ出力される。したがって、集積回路１１６は、集積回路１１６が低電力スリープモードにある間、スイッチ閉状態を検出及び報告する。集積回路１１６は、電圧調整器１１８、及び／又は電流源１１９、及び／又はハウスキーパーＡＤＣ１２１が動作可能にされることなく、上記の検出及び報告を行う。

或る特定の実施形態が、説明を目的として上述したが、この特許文書の教示内容は一般的適用性を有し、上述した特定の実施形態へ限定されない。したがって、記載された特定の実施形態の様々な変更例、適応例、及び様々な特徴の組み合わせが、以下に記載する特許請求の範囲から逸脱することなく実施され得る。

Claims (22)

1. （ａ）集積回路の第２の動作モードにおいて、電圧調整器を使用して、調整された電圧を、前記集積回路のマイクロホン・バイアス（ＭＩＣ ＢＩＡＳ）端子へ供給することと；
   （ｂ）前記集積回路の第１の動作モードにおいて、前記電圧調整器を動作不能状態に維持し、前記集積回路から前記ＭＩＣ ＢＩＡＳ端子を介して電流通路に第１の電流を供給することと；
   （ｃ）前記集積回路の前記第１の動作モードにおいて、ディジタル信号を生成することと、なお、前記第１の電流が閾値電流を超過する場合は、前記ディジタル信号は第１のディジタル値を有し、前記第１の電流が前記閾値電流を超過しない場合は、前記ディジタル信号は第２のディジタル値を有する；
   を備える方法。
2. 前記第２の動作モードはウェイクモードであり、前記第１の動作モードはスリープモードである、請求項１に記載の方法。
3. 前記集積回路は、第１のカレントミラーと、第１の抵抗器と、インバータとを備え、前記第１のカレントミラーは第１の脚及び第２の脚を有し、前記第１の脚は前記ＭＩＣ ＢＩＡＳ端子へ結合され、前記第２の脚は前記第１の抵抗器及び前記インバータの入力リード線へ結合され、前記第１のカレントミラーは前記第１の脚を介して前記電流通路及び前記ＭＩＣ ＢＩＡＳ端子へ前記第１の電流を供給し、前記カレントミラーは前記第１の電流を鏡映して、第１の鏡映された電流が前記第１の抵抗器を流れて第１の電圧を生成し、前記第１の電圧は前記ＭＩＣ ＢＩＡＳ端子を介して流れる前記第１の電流の量を表し、前記第１の電圧は前記インバータの前記入力リード線の上に存在する、請求項１に記載の方法。
4. 前記電圧調整器は前記第２の動作モードで動作可能にされ、前記第１の動作モードで動作不能にされ、前記第１の電流は（ｂ）において前記第１の動作モードで前記集積回路から供給され、前記第２の動作モードで前記集積回路から供給されない、請求項１に記載の方法。
5. 前記第１の電流が（ｂ）において前記電流通路へ流れるとき前記集積回路の前記マイクロホン・バイアス（ＭＩＣ ＢＩＡＳ）端子の上に電圧が存在し、前記電圧は、調整されていない電圧である、請求項１に記載の方法。
6. 前記第２の動作モードにおいて、前記電圧調整器は動作可能にされたとき前記ＭＩＣ ＢＩＡＳ端子から流れる第２の電流の量を示すマルチビットディジタル値を生成することを更に備え、
   前記マルチビットディジタル値の生成は、
   第２の抵抗器を通る前記第２の電流を鏡映し、第２の鏡映された電流が前記第２の抵抗器を流れて第２の電圧を生成することと；
   アナログ／ディジタルコンバータ（ＡＤＣ）を使用して前記第２の電圧を前記マルチビットディジタル値へ変換することと、なお、前記第２の抵抗器及び前記ＡＤＣは前記集積回路の一部である；
   を備える、請求項１に記載の方法。
7. 前記集積回路は携帯電話機の一部である、請求項１に記載の方法。
8. マイクロホン・アクセサリの第１の導体を、抵抗器を経由して前記集積回路の前記ＭＩＣ ＢＩＡＳ端子へ結合することと、なお、前記マイクロホン・アクセサリは第２の導体及び手動可能なスイッチを更に含む；
   前記マイクロホン・アクセサリの前記第２の導体を前記集積回路の他の端子へ結合することと；
   前記第１の動作モードで前記手動可能なスイッチの押下を検出し、前記検出に応答して（ｃ）で前記ディジタル信号が前記第１のディジタル値を有するように前記ディジタル信号を生成することと；
   を更に備える、請求項１に記載の方法。
9. 前記集積回路は、前記マイクロホン・アクセサリが前記集積回路へ結合されたとき、及び前記集積回路が前記第１の動作モードで動作しているとき、前記マイクロホン・アクセサリ上の手動可能スイッチの押下を検出するように適応される、請求項１に記載の方法。
10. 前記第１の抵抗器は抵抗を有し、前記インバータは前記第１の抵抗器の前記抵抗をトラッキングする入力切替え閾値電圧を有する、請求項３に記載の方法。
11. 前記第２の動作モードにおいて、前記集積回路の一部ではないコンデンサを使用してマイクロホン・アクセサリを前記集積回路の端子へＡＣ結合することと；
    前記第１の動作モードにおいて、前記コンデンサを低域フィルタの一部として使用し、前記低域フィルタは前記第１の動作モードで前記ディジタル信号を低域フィルタリングするように機能することと、
    を更に備える、請求項１に記載の方法。
12. 端子と；
    第１の動作モードで動作不能にされ、第２の動作モードで動作可能にされる電圧調整器と、なお、前記電圧調整器は、動作可能にされたとき、調整された電圧を前記端子に供給する；
    入力リード線及び出力リード線を有する低電力スイッチ検出回路と、なお、前記第１の動作モードにおいて、前記低電力スイッチ検出回路は、前記端子を介して集積回路からの電流を供給し、前記電流が閾値電流を超過するかどうかを検出し、前記電流が前記閾値電流を超過することを検出した場合、第１のディジタル論理値を前記出力リード線上に出力し、前記電流が前記閾値電流を超過しないことを検出した場合、第２のディジタル論理値を前記出力リード線上に出力し、前記電流が前記第１の動作モードで前記集積回路から流れるとき、調整されてない電圧が前記端子上に存在する；
    を備える回路。
13. 前記低電力スイッチ検出回路は、
    抵抗器と；
    第１の脚及び第２の脚を有するカレントミラーと、なお、前記第１の脚は前記カレントミラーが前記第１の動作モードで前記集積回路から前記端子を介して流れる前記電流を供給できるように前記端子へ結合され、前記第２の脚は前記抵抗器を介して鏡映された電流を供給するように結合される；
    を備える、請求項１２に記載の回路。
14. 前記低電力スイッチ検出回路は、
    入力リード線を有する電圧検出回路を更に備え、前記入力リード線は前記抵抗器へ結合される、請求項１３に記載の回路。
15. 前記低電力スイッチ検出回路は、
    入力リード線及び出力リード線を有する低域フィルタを更に備え、前記低域フィルタの前記入力リード線は前記電圧検出回路の出力リード線へ結合される、
    請求項１４に記載の回路。
16. 前記端子、前記電圧調整器、及び前記低電力スイッチ検出回路は、集積回路の一部である、請求項１２に記載の回路。
17. 前記第１の動作モードはスリープモードであり、前記集積回路は通信装置の一部であり、前記通信装置は手動可能なスイッチを含み、前記低電力スイッチ検出回路は前記手動可能なスイッチが前記スリープモードで閉じられたときの状態を検出する、請求項１６に記載の回路。
18. 前記集積回路は他の回路を含み、前記他の回路は、前記手動可能なスイッチが前記第２の動作モードで閉じられたときの状態を検出する、請求項１７に記載の回路。
19. マイクロホンと、手動可能なスイッチと、導体とを含むマイクロホン・アセンブリへ結合するように適応された回路であって、
    前記マイクロホン・アセンブリの前記導体へ取り外し可能に結合できる端子と；
    調整された電圧を第２の動作モードで前記端子へ供給し、前記マイクロホン・アセンブリの前記スイッチが閉じられたときの状態を前記第２の動作モードで検出する手段と；
    第１の動作モードで、前記端子上の電圧が調整されない電圧であるように電流を前記端子に供給する手段と、なお、前記電流を供給する手段は、前記マイクロホン・アセンブリ上の前記スイッチが閉じられたとき、前記第１の動作モードの状態を検出する；
    を備える回路。
20. 前記端子、前記第２の動作モードで前記調整された電圧を供給する前記手段、及び前記第１の動作モードで前記電流を供給する前記手段は、集積回路の一部である、請求項１９に記載の回路。
21. 前記第２の動作モードはウェイクモードであり、前記第１の動作モードはスリープモードである、請求項１９に記載の回路。
22. 前記調整された電圧は、前記マイクロホン・アセンブリの前記マイクロホンをバイアスする電圧である、請求項１９に記載の回路。

Images