JP2009517972A5 - - Google Patents

Download PDF

Info

Publication number
JP2009517972A5
JP2009517972A5 JP2008543264A JP2008543264A JP2009517972A5 JP 2009517972 A5 JP2009517972 A5 JP 2009517972A5 JP 2008543264 A JP2008543264 A JP 2008543264A JP 2008543264 A JP2008543264 A JP 2008543264A JP 2009517972 A5 JP2009517972 A5 JP 2009517972A5
Authority
JP
Japan
Prior art keywords
controller
processing
video signal
instruction
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008543264A
Other languages
English (en)
Other versions
JP2009517972A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2006/024039 external-priority patent/WO2007064359A1/en
Publication of JP2009517972A publication Critical patent/JP2009517972A/ja
Publication of JP2009517972A5 publication Critical patent/JP2009517972A5/ja
Pending legal-status Critical Current

Links

Claims (10)

  1. パワーアップ回路、
    符号化ビデオ信号を受信する入力部、
    前記符号化ビデオ信号を処理し出力信号を発生するための処理指示がストアされたメモリ、
    前記入力部に結合され、受信した前記符号化ビデオ信号を処理するデコーダ、
    前記メモリ及び前記デコーダに結合された第1のコントローラであって、前記処理指示に従い、前記符号化ビデオ信号を処理するように前記デコーダの動作を制御する第1のコントローラ、並びに、
    前記第1のコントローラと前記メモリと前記パワーアップ回路とに結合された第2のコントローラであって、スタートアップ状態の表れに応答して、前記第1のコントローラの動作を抑制し及び前記処理指示を確認し、該指示を確認した時点で前記第1のコントローラを起動させることで、前記第1のコントローラに前記メモリから前記処理指示を読ませる第2のコントローラ
    を備えたことを特徴とするビデオ処理装置。
  2. 前記第1及び第2のコントローラは、共通の集積回路に組み込まれていることを特徴とする請求項1に記載の装置。
  3. 前記第2のコントローラとメモリと第1のコントローラとに結合されたデータバスをさらに備えたことを特徴とする請求項1に記載の装置。
  4. 前記第1のコントローラはリセット入力端子を有し、前記第2のコントローラは前記第1のコントローラの前記リセット入力端子に結合された出力端子を有することを特徴とする請求項1に記載の装置。
  5. 前記第2のコントローラは前記受信したビデオ信号を、ストアされた鍵を用いて復号化することを特徴とする請求項1に記載の装置。
  6. 符号化ビデオ信号を受信するステップ、
    前記符号化ビデオ信号を処理して、コントローラの実行処理指示に応じて出力信号を発生するステップ、
    スタートアップ状態の表れを検知するステップ、
    前記検知に応じて前記処理指示を確認するステップ、及び、
    前記処理指示が確認されるまで、該指示の実行を禁止するステップ
    を有することを特徴とするビデオ処理方法。
  7. 前記確認するステップは、チェックサムを計算するステップを含むことを特徴とする請求項6に記載の方法。
  8. 前記確認するステップは、前記メモリのブートセクタにアクセスするステップを有することを特徴とする請求項6に記載の方法。
  9. 前記維持するステップは、プロセッサのリセット入力端子をアクチベートすることを含むことを特徴とする請求項6に記載の方法。
  10. 前記確認するステップは、公開鍵暗号作成法を用いることと前記処理指示に透かしがあるかどうかをチェックすることのうち、いずれか一つを含むことを特徴とする請求項9に記載の方法。
JP2008543264A 2005-11-29 2006-06-22 デジタルコンテンツを保護する方法及び装置 Pending JP2009517972A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74046305P 2005-11-29 2005-11-29
PCT/US2006/024039 WO2007064359A1 (en) 2005-11-29 2006-06-22 Method and apparatus for securing digital content

Publications (2)

Publication Number Publication Date
JP2009517972A JP2009517972A (ja) 2009-04-30
JP2009517972A5 true JP2009517972A5 (ja) 2009-08-06

Family

ID=37198973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008543264A Pending JP2009517972A (ja) 2005-11-29 2006-06-22 デジタルコンテンツを保護する方法及び装置

Country Status (7)

Country Link
US (1) US20090285280A1 (ja)
EP (1) EP1955542A1 (ja)
JP (1) JP2009517972A (ja)
KR (1) KR101266251B1 (ja)
CN (1) CN101313570A (ja)
BR (1) BRPI0618897A2 (ja)
WO (1) WO2007064359A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652637B2 (en) 2005-05-23 2017-05-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for allowing no code download in a code download scheme
US9177176B2 (en) 2006-02-27 2015-11-03 Broadcom Corporation Method and system for secure system-on-a-chip architecture for multimedia data processing
US9904809B2 (en) * 2006-02-27 2018-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for multi-level security initialization and configuration
US9489318B2 (en) 2006-06-19 2016-11-08 Broadcom Corporation Method and system for accessing protected memory
US20110107395A1 (en) * 2009-11-03 2011-05-05 Nokia Corporation Method and apparatus for providing a fast and secure boot process
DE102010002472A1 (de) * 2010-03-01 2011-09-01 Robert Bosch Gmbh Verfahren zum Verifizieren eines Speicherblocks eines nicht-flüchtigen Speichers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590556A (en) * 1983-01-17 1986-05-20 Tandy Corporation Co-processor combination
JP2560124B2 (ja) * 1990-03-16 1996-12-04 株式会社セガ・エンタープライゼス ビデオゲームシステム及び情報処理装置
US5790834A (en) * 1992-08-31 1998-08-04 Intel Corporation Apparatus and method using an ID instruction to identify a computer microprocessor
EP0946019A1 (en) * 1998-03-25 1999-09-29 CANAL+ Société Anonyme Authentification of data in a digital transmission system
US6401208B2 (en) * 1998-07-17 2002-06-04 Intel Corporation Method for BIOS authentication prior to BIOS execution
US6988250B1 (en) 1999-02-15 2006-01-17 Hewlett-Packard Development Company, L.P. Trusted computing platform using a trusted device assembly
EP1045585A1 (en) * 1999-04-13 2000-10-18 CANAL+ Société Anonyme Method of and apparatus for providing secure communication of digital data between devices
JP4776050B2 (ja) * 1999-07-13 2011-09-21 ソニー株式会社 配信コンテンツ生成方法、コンテンツ配信方法および装置、並びに、コード変換方法
EP1182874A1 (en) * 2000-08-24 2002-02-27 Canal+ Technologies Société Anonyme Digital content protection system
US7036023B2 (en) * 2001-01-19 2006-04-25 Microsoft Corporation Systems and methods for detecting tampering of a computer system by calculating a boot signature
US7392376B2 (en) * 2002-12-30 2008-06-24 International Business Machines Corporation Security module
US6907522B2 (en) 2002-06-07 2005-06-14 Microsoft Corporation Use of hashing in a secure boot loader
US7558958B2 (en) * 2002-06-13 2009-07-07 Microsoft Corporation System and method for securely booting from a network
JP4576100B2 (ja) 2002-07-30 2010-11-04 富士通株式会社 情報再生装置、セキュアモジュールおよび情報再生方法
FR2845493A1 (fr) * 2002-10-04 2004-04-09 Canal Plus Technologies Logiciel embarque et procede d'authentification de celui-ci
JP2004362532A (ja) 2002-10-25 2004-12-24 Matsushita Electric Ind Co Ltd 透かし挿入装置および透かし取出装置
US7322042B2 (en) * 2003-02-07 2008-01-22 Broadon Communications Corp. Secure and backward-compatible processor and secure software execution thereon
JP4501349B2 (ja) * 2003-03-13 2010-07-14 ソニー株式会社 システムモジュール実行装置
US20040193884A1 (en) * 2003-03-26 2004-09-30 Sony Corporation Secure watchdog for embedded systems
JP4335707B2 (ja) 2004-02-06 2009-09-30 Necエレクトロニクス株式会社 プログラム改竄検出装置、及びプログラム改竄検出プログラムおよびプログラム改竄検出方法
US20060227756A1 (en) * 2005-04-06 2006-10-12 Viresh Rustagi Method and system for securing media content in a multimedia processor
US20060272022A1 (en) * 2005-05-31 2006-11-30 Dmitrii Loukianov Securely configuring a system
US7716662B2 (en) * 2005-06-22 2010-05-11 Comcast Cable Holdings, Llc System and method for generating a set top box code download step sequence

Similar Documents

Publication Publication Date Title
JP5382555B2 (ja) システムオンアチップ(SoC)、ディスクプレーヤ、および方法
CN106462509B (zh) 用于保全存取保护方案的设备及方法
US8214632B2 (en) Method of booting electronic device and method of authenticating boot of electronic device
US8769295B2 (en) Computing system feature activation mechanism
JP2009517972A5 (ja)
JP4083200B2 (ja) 検証方法、情報処理装置、記録媒体、検証システム、証明プログラム及び検証プログラム
JP2009544069A5 (ja)
TWI483188B (zh) 能設定開機參數的電子裝置及設定方法
US20100299467A1 (en) Storage devices with secure debugging capability and methods of operating the same
JP2009532783A (ja) 共用不揮発性メモリ・アーキテクチャ
US8621195B2 (en) Disabling communication ports
JP2007035010A (ja) 高速データアクセスメモリよりオペレーションシステムコアプログラムをロードしてコンピュータプログラムをインスタント起動実行する方法
US20070239996A1 (en) Method and apparatus for binding computer memory to motherboard
US9348603B2 (en) Electronic apparatus and booting method
KR101266251B1 (ko) 디지털 콘텐츠의 보안유지 방법 및 장치
US7624442B2 (en) Memory security device for flexible software environment
JP2006209686A (ja) 信号処理回路及びコンテンツ制御装置
TW201508768A (zh) 電子設備
JP2007304774A (ja) 電子機器及びバージョンアップ方法
JP2006209690A (ja) データ処理回路
JP2005122486A (ja) 記録媒体、電子機器、及び情報処理方法。
TWI467412B (zh) High-bandwidth digital content protection key data check and backup method and check and backup module for display device
US20180181727A1 (en) Electronic device, method for controlling thereof and computer-readable recording medium
JP2011054014A (ja) 機器認証システム
TW200732909A (en) Central processing unit capable of recording number of breakdown