JP2006209690A - データ処理回路 - Google Patents
データ処理回路 Download PDFInfo
- Publication number
- JP2006209690A JP2006209690A JP2005024358A JP2005024358A JP2006209690A JP 2006209690 A JP2006209690 A JP 2006209690A JP 2005024358 A JP2005024358 A JP 2005024358A JP 2005024358 A JP2005024358 A JP 2005024358A JP 2006209690 A JP2006209690 A JP 2006209690A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- general
- purpose processor
- written
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】PCI−Localブリッジ8Bが、モジュール外から供給されるプロセッサ起動コマンドに応じて、自身に記憶してある初期設定ファームを汎用プロセッサ8Aの実行開始アドレスに書き込んでから汎用プロセッサ8Aを起動させるようにしたことにより、例えば、不正なファームウェアがこの実行開始アドレスに書き込まれていたとしても、汎用プロセッサ8Aが起動する際には、この不正なファームウェアを初期設定ファームで上書き消去するので、汎用プロセッサ8Aを不正に起動させる不正起動攻撃を確実に防ぐことができ、またこのような初期設定ファームの書き込み及び汎用プロセッサ8Aの起動を、PCI−Localブリッジ8Bが担うようにしたことにより、汎用のプロセッサを用いることができる。
【選択図】図4
Description
図1において、1は全体としてネットワークNTを介して配信される楽曲コンテンツを再生可能なコンテンツ再生装置を示し、ホストCPU(Central Processing Unit)2、ROM(Read Only Memory)3、RAM(Random Access Memory)4、ハードディスクドライブ5、及び操作部6(以下、これらをホスト側とも呼ぶ)が、ホストバスHBに接続されると共に、ネットワークインタフェース部7、及びセキュリティ処理モジュール8(後述する)がPCIバスPBに接続され、さらにホストバスHBとPCIバスPBとがホスト−PCIブリッジ9を介して接続されている。また、セキュリティ処理モジュール8には、音声処理部10を介してスピーカSPが接続されている。
まず、セキュリティ処理モジュール8の内部構成について、図2を用いて説明する。セキュリティ処理モジュール8は、汎用プロセッサ8Aと、汎用プロセッサ8Aの外部メモリ(以下、これをプロセッサ外メモリとも呼ぶ)PMeと、汎用プロセッサ8AのLocalバスLBとモジュール外のPCIバスPBとを中継するPCI−Localブリッジ8Bとを有しており、このうち汎用プロセッサ8A及びプロセッサ外メモリPMeには、既存の汎用DSP(Digital Signal Processor)及び汎用RAMが用いられているのに対し、PCI−Localブリッジ8Bには、コンテンツ再生装置1専用のデバイスが用いられている。
さらにこのセキュリティ処理モジュール8では、PCI−Localブリッジ8Bにより、汎用プロセッサ8Aのアドレス空間の各領域に対して、その領域に格納される情報の用途に応じたアクセス制限がかけられている。
以上の構成においてセキュリティ処理モジュール8では、ホストCPU2からプロセッサ起動コマンドが供給されると、これに応じて、モジュール内のPCI−Localブリッジ8Bが、自身のブリッジ内メモリBMに格納されている初期設定ファームを、汎用プロセッサ8Aが利用するアドレス空間の実行開始アドレスに書き込み、つづいてこのPCI−Localブリッジ8Bが、汎用プロセッサ8Aにプロセッサ起動コマンドを送信して、汎用プロセッサ8Aを起動させ、初期設定ファームを実行させるようにした。
なお上述の実施の形態においては、コンテンツの不正利用を防止するためのセキュリティ処理を実行するセキュリティ処理モジュール8に本発明を適用する場合について述べたが、本発明はこれに限らず、例えば、個人情報、暗号データ、ネットワーク認証データ、及び接続機器認証データなどのような外部から隠蔽したい秘密情報を処理するモジュールに適用することができ、この場合も、コストを抑えてセキュリティを向上させたモジュールを実現することができる。また、このようなモジュールに本発明を適用することができるので、セキュリティ処理モジュール8を有するコンテンツ再生装置1に限らず、例えば、ICカード、携帯電話機、及び防犯装置などのような、種々のセキュリティ処理を行う装置に適用することができる。
Claims (14)
- アクセス可能なメモリに書き込まれるファームウェアを実行する汎用プロセッサと、
第1のファームウェアを記憶すると共に、上記汎用プロセッサと外部とを中継して、外部からの命令に応じて上記汎用プロセッサを制御する中継回路と
を具え、
上記中継回路は、
外部から供給される第1の起動命令に応じて、上記第1のファームウェアを上記メモリの実行開始アドレスから書き込み、続いて上記汎用プロセッサに対して上記第1の起動命令に応じた第2の起動命令を出力し、
上記汎用プロセッサは、
上記第2の起動命令に応じて起動すると共に、上記実行開始アドレスに書き込まれた上記第1のファームウェアを実行する
ことを特徴とするデータ処理回路。 - 上記メモリには、上記汎用プロセッサを初期設定するための初期設定用データが書き込まれ、
上記汎用プロセッサは、
上記第2の起動命令に応じて起動すると共に、上記実行開始アドレスに書き込まれた上記第1のファームウェアを実行することにより、上記初期設定用データに基づいて初期設定を行う
ことを特徴とする請求項1に記載のデータ処理回路。 - 上記メモリには、第2のファームウェアが書き込まれ、
上記中継回路は、
上記第2のファームウェアの正当性を検出して実行するための実行用プログラムを記憶し、外部から供給される第3の起動命令に応じて、上記実行用プログラムを上記メモリの上記第2のファームウェアが書き込まれた位置とは異なる位置に書き込み、続いて上記汎用プロセッサに対して上記第3の起動命令に応じた第4の起動命令を出力し、
上記汎用プロセッサは、
上記第4の起動命令に応じて、上記メモリに書き込まれた上記実行用プログラムを実行することにより、上記メモリに書き込まれた上記第2のファームウェアの正当性を検出し、当該検出結果に応じて、当該第2のファームウェアを実行する
ことを特徴とする請求項2に記載のデータ処理回路。 - 上記中継回路は、
外部のバスと上記汎用プロセッサのバスとをブリッジするブリッジ回路である
ことを特徴とする請求項3に記載のデータ処理回路。 - 上記実行用プログラムは、
暗号化された上記第2のファームウェアを復号する機能を有し、
上記汎用プロセッサは、
上記第4の起動命令に応じて、上記メモリに書き込まれた上記実行用プログラムを実行することにより、上記メモリに書き込まれた暗号化された上記第2のファームウェアの正当性を検出し、当該検出結果に応じて、当該暗号化された第2のファームウェアを復号して実行する
ことを特徴とする請求項3に記載のデータ処理回路。 - 制御部と、
アクセス可能なメモリに書き込まれるファームウェアを実行する汎用プロセッサと、
第1のファームウェアを記憶すると共に、上記汎用プロセッサと外部とを中継して、制御部からの命令に応じて上記汎用プロセッサを制御する中継回路と
を具え、
上記中継回路は、
上記制御部から供給される第1の起動命令に応じて、上記第1のファームウェアを上記メモリの実行開始アドレスから書き込み、続いて上記汎用プロセッサに対して上記第1の起動命令に応じた第2の起動命令を出力し、
上記汎用プロセッサは、
上記第2の起動命令に応じて起動すると共に、上記実行開始アドレスに書き込まれた上記第1のファームウェアを実行する
ことを特徴とするデータ処理装置。 - 外部から供給される第1の起動命令に応じて、汎用プロセッサと外部とを中継する中継回路に記憶された第1のファームウェアを、汎用プロセッサがアクセスするメモリの実行開始アドレスに書き込む第1ファームウェア書込ステップと、
上記第1ファームウェア書込ステップで上記第1のファームウェアが書き込まれた後、上記第1の起動命令に応じた第2の起動命令を上記汎用プロセッサに出力して当該汎用プロセッサを起動させると共に、当該汎用プロセッサに、上記実行開始アドレスに書き込まれた上記第1のファームウェアを実行させる第1ファームウェア実行ステップと
を具えることを特徴とするデータ処理方法。 - 上記メモリに上記汎用プロセッサを初期設定するための初期設定用データを書き込む初期設定用データ書込ステップを具え、
上記第1ファームウェア実行ステップでは、
上記実行開始アドレスに書き込まれた上記第1のファームウェアを、上記汎用プロセッサに実行させることにより、上記初期設定用データに基づいて上記汎用プロセッサの初期設定を行う
ことを特徴とする請求項7に記載のデータ処理方法。 - 上記メモリに第2のファームウェアを書き込む第2ファームウェア書込ステップと、
外部から供給される第3の起動命令に応じて、上記中継回路に記憶された、上記第2のファームウェアの正当性を検出して実行するための実行用プログラムを、上記メモリの上記第2のファームウェアが書き込まれた位置とは異なる位置に書き込む実行用プログラム書込ステップと、
上記実行用プログラム書込ステップで上記実行用プログラムが書き込まれた後、上記第3の起動命令に応じた第4の起動命令を上記汎用プロセッサに出力して、上記メモリに書き込まれた上記実行用プログラムを上記汎用プロセッサに実行させることにより、上記メモリに書き込まれた上記第2のファームウェアの正当性を検出し、当該検出結果に応じて、当該第2のファームウェアを上記汎用プロセッサに実行させる実行用プログラム実行ステップと
を具えることを特徴とする請求項8に記載のデータ処理方法。 - 上記中継回路は、外部のバスと上記汎用プロセッサのバスとをブリッジするブリッジ回路である
ことを特徴とする請求項9に記載のデータ処理方法。 - 上記実行用プログラムは、暗号化された上記第2のファームウェアを復号する機能を有し、
上記実行用プログラム実行ステップでは、
上記メモリに書き込まれた上記実行用プログラムを上記汎用プロセッサに実行させることにより、上記メモリに書き込まれた暗号化された上記第2のファームウェアの正当性を検出し、当該検出結果に応じて、当該暗号化された第2のファームウェアを上記汎用プロセッサに復号させて実行させる
ことを特徴とする請求項9に記載のデータ処理方法。 - アクセス可能なメモリに書き込まれるファームウェアを実行する汎用プロセッサと、第1のファームウェアを記憶すると共に上記汎用プロセッサと外部とを中継して外部からの命令に応じて上記汎用プロセッサを制御する中継回路とを有するデータ処理回路に対し、上記第1のファームウェアを上記中継回路から上記メモリの実行開始アドレスに書き込ませ、続いて上記実行開始アドレスに書き込ませた上記第1のファームウェアを上記汎用プロセッサに実行させるための起動命令を供給する供給ステップ
を具えることを特徴とするデータ処理制御方法。 - データ処理回路に対して、
外部から供給される第1の起動命令に応じて、汎用プロセッサと外部とを中継する中継回路に記憶された第1のファームウェアを、汎用プロセッサがアクセスするメモリの実行開始アドレスに書き込む第1ファームウェア書込ステップと、
上記第1ファームウェア書込ステップで上記第1のファームウェアが書き込まれた後、上記第1の起動命令に応じた第2の起動命令を上記汎用プロセッサに出力して当該汎用プロセッサを起動させると共に、当該汎用プロセッサに、上記実行開始アドレスに書き込まれた上記第1のファームウェアを実行させる第1ファームウェア実行ステップと
を実行させることを特徴とするデータ処理プログラム。 - データ処理装置に対して、
アクセス可能なメモリに書き込まれるファームウェアを実行する汎用プロセッサと、第1のファームウェアを記憶すると共に上記汎用プロセッサと外部とを中継して外部からの命令に応じて上記汎用プロセッサを制御する中継回路とを有するデータ処理回路に対し、上記第1のファームウェアを上記中継回路から上記メモリの実行開始アドレスに書き込ませ、続いて上記実行開始アドレスに書き込ませた上記第1のファームウェアを上記汎用プロセッサに実行させるための起動命令を供給する供給ステップ
を実行させることを特徴とするデータ処理制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024358A JP4600750B2 (ja) | 2005-01-31 | 2005-01-31 | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024358A JP4600750B2 (ja) | 2005-01-31 | 2005-01-31 | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006209690A true JP2006209690A (ja) | 2006-08-10 |
JP4600750B2 JP4600750B2 (ja) | 2010-12-15 |
Family
ID=36966435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005024358A Expired - Fee Related JP4600750B2 (ja) | 2005-01-31 | 2005-01-31 | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4600750B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263577A (ja) * | 2007-04-11 | 2008-10-30 | Cyberlink Corp | 暗号化されたプログラムを実行するシステムおよび方法 |
JP2010217975A (ja) * | 2009-03-13 | 2010-09-30 | Nec System Technologies Ltd | 情報処理装置、アプリケーションプログラム、及びアプリケーションプログラムの実行方法 |
US10796003B2 (en) | 2016-11-17 | 2020-10-06 | Toshiba Memory Corporation | Divided integrity verification using memory segment protection |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04104358A (ja) * | 1990-08-23 | 1992-04-06 | Hitachi Ltd | マイクロコンピュータ装置 |
JPH05265849A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | 立上げrom制御方式 |
JP2003108257A (ja) * | 2001-07-06 | 2003-04-11 | Texas Instruments Inc | デジタルデバイスのセキュリティを守るための、安全なブートローダー |
JP2005018770A (ja) * | 2003-06-23 | 2005-01-20 | Internatl Business Mach Corp <Ibm> | システム・オン・チップのためのセキュリティ・アーキテクチャ |
-
2005
- 2005-01-31 JP JP2005024358A patent/JP4600750B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04104358A (ja) * | 1990-08-23 | 1992-04-06 | Hitachi Ltd | マイクロコンピュータ装置 |
JPH05265849A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | 立上げrom制御方式 |
JP2003108257A (ja) * | 2001-07-06 | 2003-04-11 | Texas Instruments Inc | デジタルデバイスのセキュリティを守るための、安全なブートローダー |
JP2005018770A (ja) * | 2003-06-23 | 2005-01-20 | Internatl Business Mach Corp <Ibm> | システム・オン・チップのためのセキュリティ・アーキテクチャ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263577A (ja) * | 2007-04-11 | 2008-10-30 | Cyberlink Corp | 暗号化されたプログラムを実行するシステムおよび方法 |
JP2010217975A (ja) * | 2009-03-13 | 2010-09-30 | Nec System Technologies Ltd | 情報処理装置、アプリケーションプログラム、及びアプリケーションプログラムの実行方法 |
US10796003B2 (en) | 2016-11-17 | 2020-10-06 | Toshiba Memory Corporation | Divided integrity verification using memory segment protection |
Also Published As
Publication number | Publication date |
---|---|
JP4600750B2 (ja) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3389186B2 (ja) | 半導体メモリカード及び読み出し装置 | |
US7228436B2 (en) | Semiconductor integrated circuit device, program delivery method, and program delivery system | |
US20100217964A1 (en) | Method and apparatus for controlling enablement of jtag interface | |
US20120303974A1 (en) | Secure Removable Media and Method for Managing the Same | |
KR20140046476A (ko) | 인증 장치 | |
US20100293392A1 (en) | Semiconductor device having secure memory controller | |
US20050177823A1 (en) | License management | |
US8738924B2 (en) | Electronic system and digital right management methods thereof | |
US20030145182A1 (en) | Data storage apparatus, data storing method, data verification apparatus, data access permission apparatus, and program and storage medium therefor | |
JP2010020751A (ja) | コンテンツ保護方法、コンピュータシステム、及び記憶媒体 | |
CN107832589A (zh) | 软件版权保护方法及其系统 | |
JP2000330870A (ja) | コンテンツ処理システムおよびコンテンツ保護方法 | |
US9805186B2 (en) | Hardware protection for encrypted strings and protection of security parameters | |
JP4767619B2 (ja) | 外部記憶装置およびsbc制御方法 | |
JP4596247B2 (ja) | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム | |
JP2007310601A (ja) | マイクロコンピュータおよびそのソフトウェア保護方法 | |
JP4600750B2 (ja) | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム | |
JP5005477B2 (ja) | 不揮発性記憶装置 | |
JP4109805B2 (ja) | コンテンツ管理方法及び記憶媒体 | |
KR20080088911A (ko) | 메모리의 배드정보를 암호화키로 사용하는 데이터저장카드, 연결장치 및 그 방법 | |
US20080019506A1 (en) | Encryption/Decryption Apparatus, System and Method | |
JP4388040B2 (ja) | 不正接続防止システム、不正接続防止方法、ユーザ端末、及びユーザ端末用プログラム | |
RU2251752C2 (ru) | Карта полупроводниковой памяти и устройство считывания данных | |
CN116226870B (zh) | 安全增强系统及方法 | |
KR100811157B1 (ko) | 전자음반 장치 및 이를 위한 기록매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |