JP2009516876A - レイアウト後edaアプリケーションを開発するための方法およびシステム - Google Patents
レイアウト後edaアプリケーションを開発するための方法およびシステム Download PDFInfo
- Publication number
- JP2009516876A JP2009516876A JP2008540791A JP2008540791A JP2009516876A JP 2009516876 A JP2009516876 A JP 2009516876A JP 2008540791 A JP2008540791 A JP 2008540791A JP 2008540791 A JP2008540791 A JP 2008540791A JP 2009516876 A JP2009516876 A JP 2009516876A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cell
- representation
- component
- spatial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本願は2005年7月21日に出願されたインド国特許出願番号第975/CHE/2005号「Methodology for post-layout EDA application development toolkit」と関連のある完全な特許出願である。
本発明は電子設計自動化(EDA:Electronic Design Automation)技術に関する。より具体的には、本発明はレイアウト後EDAアプリケーションを開発するための技術に関する。
Claims (23)
- 電子回路を製造するために幾何学的レイアウトデザインデータを処理するための方法であって、
少なくとも1つの入力データフォーマットファイルから前記幾何学的レイアウトデザインデータを抽出するステップと、
前記少なくとも1つの入力データフォーマットファイルから抽出された前記幾何学的レイアウトデザインデータを、構造データ、空間データ、およびRAWジオメトリデータの各データに分離するステップと、
前記構造データ、前記空間データ、および前記RAWジオメトリデータの少なくとも1つのデータに対して、少なくとも1つの所定の演算を実行するステップと
を含んでなる方法。 - 前記幾何学的レイアウトデザインデータを分離するステップは、
データベースの構造コンポーネントに前記構造データを格納し、
前記データベースの空間コンポーネントに前記空間データを格納し、
前記データベースのRAWジオメトリコンポーネントに前記RAWジオメトリデータを格納する、
ことを含むものである請求項1に記載の方法。 - 前記構造データは、階層表現、ハイブリッド型階層表現、フラット表現、およびハイブリッド型フラット表現の少なくとも1つの表現として表されるものである請求項1に記載の方法。
- 前記階層表現、前記ハイブリッド型階層表現、および前記ハイブリッド型フラット表現の各表現はトップセルを含む第1の複数のセルを含み、該トップセルは、前記ハイブリッド型フラット表現および前記ハイブリッド型階層表現の各表現においては前記複数のセルの各セルの親であり、前記階層表現においては前記複数のセルの各セルの親または祖先である請求項3に記載の方法。
- 前記データベースの前記RAWジオメトリコンポーネントは0個以上の幾何学図形を含み、前記階層表現におけるセルは、
前記データベースの前記RAWジオメトリコンポーネントを指し示す第1のポインタと、
0個以上の子供セルと、
各子供セルの各インスタンスのアドレスと
の少なくとも1つを含むものである請求項4に記載の方法。 - 前記データベースの前記RAWジオメトリコンポーネントは0個以上の幾何学図形を含み、前記構造データの前記ハイブリッド型階層表現におけるセルは、
前記データベースの前記RAWジオメトリコンポーネントを指し示す第2のポインタと、
当該セルの各インスタンスのアドレスを生成するために使用される情報を含む列挙型データ構造と
を含むものである請求項4に記載の方法。 - 前記ハイブリッド型階層表現は、前記セルの前記列挙型データ構造に対してイテレーションを実行して当該セルの各インスタンスのアドレスを生成する反復アルゴリズムを含むものである請求項6に記載の方法。
- 前記列挙型データ構造はDAG(有向非巡回グラフ)の部分集合であるPDAG(部分有向非巡回グラフ)であって、前記セルの該PDAGは、当該セルの各祖先と、該DAGにおける祖先同士の各ペア間の各既存リンクと、該DAGにおける当該セルと当該セルの各親との間の各既存リンクとを含むものである請求項6に記載の方法。
- 前記データベースの前記RAWジオメトリコンポーネントは0個以上の幾何学図形を含み、前記構造データの前記ハイブリッド型フラット表現における前記セルは前記データベースの前記RAWジオメトリコンポーネントを指し示す第3のポインタを含むものである請求項4に記載の方法。
- 前記ハイブリッド型フラット表現におけるトップセルはセル集合に属する各セルの各インスタンスに対応する境界ボックスに対応する情報を含み、該セル集合に属する各セルの第3のポインタは当該セルに対応する1以上の幾何学図形のアドレスを含むものである請求項9に記載の方法。
- 前記階層表現は、第1の所定のアルゴリズムを用いて前記ハイブリッド型階層表現へと変換されるものである請求項3に記載の方法。
- 前記データベースの前記RAWジオメトリコンポーネントは0個以上の幾何学図形を含み、前記構造データの前記フラット表現は前記データベースの前記RAWジオメトリコンポーネントを指し示す第4のポインタを含むトップセルを含むものである請求項3に記載の方法。
- 前記ハイブリッド型階層表現は、第2の所定のアルゴリズムを用いて前記ハイブリッド型フラット表現へと変換されるものである請求項3に記載の方法。
- 前記階層表現は、第3の所定のアルゴリズムを用いて前記ハイブリッド型フラット表現へと変換されるものである請求項3に記載の方法。
- 前記空間データは、空間表現の集合からの少なくとも1つの空間表現を用いて表されるものである請求項2に記載の方法。
- 前記RAWジオメトリデータは、複数のプリミティブな幾何学図形、座標表現方法、および複数のユーザ指定プロパティの各々を用いて表される請求項1に記載の方法。
- 少なくとも1つの所定の演算を実行するステップは、
a)(i)前記構造データ、前記空間データ、および前記RAWジオメトリデータの少なくとも1つのデータに対して前記少なくとも1つの所定の演算を実行した少なくとも1つの結果と、(ii)前記構造データ、前記空間データ、および前記RAWジオメトリデータとの少なくともどちらか一方を集約し、
b)少なくとも1つの出力データフォーマットファイルに前記集約された結果を格納する、
ことを含むものである請求項1に記載の方法。 - レイアウト後EDA(電子設計自動化)アプリケーションを開発するためのアプリケーションであって、
a)少なくとも1つの入力データフォーマットファイルから抽出された幾何学的レイアウトデザインデータを、構造データ、空間データ、およびRAWジオメトリデータの各データに分離するための分離モジュールと、
b)前記構造データ、前記空間データ、および前記RAWジオメトリデータの少なくとも1つデータに対して各ライブラリが実行される、少なくとも1つの所定の演算に対応するライブラリ集合と
を含んでなる、レイアウト後EDAアプリケーションを開発するためのアプリケーション。 - a)データベースの構造コンポーネントに前記構造データを格納し、
b)前記データベースの空間コンポーネントに前記空間データを格納し、
c)前記データベースのRAWジオメトリコンポーネントに前記RAWジオメトリデータを格納する、
ためのデータベースモジュールを更に含むものである、請求項18に記載のアプリケーション。 - a)前記構造データの各表現ごとに、前記構造コンポーネントは第1のAPI(アプリケーション・プログラミング・インタフェース)を通じて前記空間コンポーネントおよび前記RAWジオメトリコンポーネントの各コンポーネントと通信し、
b)前記空間データの各表現ごとに、前記空間コンポーネントは第2のAPIを通じて前記構造コンポーネントおよび前記RAWジオメトリコンポーネントの各コンポーネントと通信し、
c)前記RAWジオメトリデータの各表現ごとに、前記RAWジオメトリコンポーネントは第3のAPIを通じて前記構造コンポーネントおよび前記空間コンポーネントの各コンポーネントと通信する、
ことを特徴とする、請求項19に記載のアプリケーション。 - 前記レイアウト後EDAアプリケーションによってロードされたライブラリは、前記レイアウト後EDAアプリケーションが、前記構造データ、前記空間データ、および前記RAWジオメトリデータの少なくとも1つのデータに対して少なくとも1つの演算を実行できるようにするものである、請求項18に記載のアプリケーション。
- a)(i)前記構造データ、前記空間データ、および前記RAWジオメトリデータの少なくとも1つのデータに対して前記少なくとも1つの所定の演算を実行した、少なくとも1つの結果と、(ii)前記構造データ、前記空間データ、および前記RAWジオメトリデータとの少なくともいずれか一方を集約するための集約モジュールと、
b)少なくとも1つの入力データフォーマットファイルから前記幾何学的レイアウトデザインデータを抽出するためのリーダと、
c)少なくとも1つの出力データフォーマットファイルに前記集約された結果を書き込むためのライタと
を更に含むものである、請求項18に記載のアプリケーション。 - 前記ライブラリ集合に属する各ライブラリは、事前にコンパイルされたオブジェクトコードライブラリである、請求項18に記載のアプリケーション。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IN975/CHE/2005 | 2005-11-21 | ||
IN975CH2005 | 2005-11-21 | ||
PCT/IN2006/000445 WO2007057921A2 (en) | 2005-11-21 | 2006-11-10 | A method and system for developing post-layout electronic data automation (eda) applications |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009516876A true JP2009516876A (ja) | 2009-04-23 |
JP5033135B2 JP5033135B2 (ja) | 2012-09-26 |
Family
ID=38049081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008540791A Active JP5033135B2 (ja) | 2005-11-21 | 2006-11-10 | レイアウト後edaアプリケーションを開発するための方法およびシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7818708B2 (ja) |
JP (1) | JP5033135B2 (ja) |
WO (1) | WO2007057921A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110145772A1 (en) * | 2009-05-14 | 2011-06-16 | Pikus Fedor G | Modular Platform For Integrated Circuit Design Analysis And Verification |
CN105989210B (zh) * | 2015-02-27 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 定制化虚拟图案填充方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04115370A (ja) * | 1990-09-05 | 1992-04-16 | Nippon Telegr & Teleph Corp <Ntt> | 図形データ構成法 |
JPH06104161A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | レイヤ自動生成装置およびebカット処理装置 |
JPH06268066A (ja) * | 1993-03-16 | 1994-09-22 | Dainippon Printing Co Ltd | Lsi設計データ管理装置 |
JPH0822115A (ja) * | 1994-07-06 | 1996-01-23 | Dainippon Printing Co Ltd | 描画装置用の描画データの作成方法 |
JPH0950460A (ja) * | 1995-08-09 | 1997-02-18 | Yamaha Corp | Lsi設計データのファイル変換方法及び装置 |
JPH1049562A (ja) * | 1996-08-07 | 1998-02-20 | Mutoh Ind Ltd | 図面ファイルの中間フォーマットへの変換方法 |
JP2000206669A (ja) * | 1999-01-12 | 2000-07-28 | Sony Corp | パタ―ンデ―タ作成装置およびパタ―ンデ―タ作成方法 |
JP2000242686A (ja) * | 1999-02-24 | 2000-09-08 | Sanyo Electric Co Ltd | Cad装置、異機種cad間データ交換装置及びその方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530372A (en) * | 1994-04-15 | 1996-06-25 | Schlumberger Technologies, Inc. | Method of probing a net of an IC at an optimal probe-point |
US5754826A (en) * | 1995-08-04 | 1998-05-19 | Synopsys, Inc. | CAD and simulation system for targeting IC designs to multiple fabrication processes |
US6289412B1 (en) * | 1998-03-13 | 2001-09-11 | Legend Design Technology, Inc. | Layout synopsizing process for efficient layout parasitic extraction and circuit simulation in post-layout verification |
US6249903B1 (en) * | 1998-03-31 | 2001-06-19 | Mcsherry Michael C. | Method and apparatus for generating and maintaining electrical modeling data for a deep sub-micron integrated circuit design |
US6993456B2 (en) * | 1999-09-30 | 2006-01-31 | Rockwell Automation Technologies, Inc. | Mechanical-electrical template based method and apparatus |
US7356374B2 (en) * | 2002-03-15 | 2008-04-08 | Photronics, Inc. | Comprehensive front end method and system for automatically generating and processing photomask orders |
US7080340B2 (en) * | 2003-11-26 | 2006-07-18 | International Business Machines Corporation | Interconnect-aware integrated circuit design |
US7401319B2 (en) * | 2004-12-23 | 2008-07-15 | Invarium, Inc. | Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design |
-
2006
- 2006-11-10 JP JP2008540791A patent/JP5033135B2/ja active Active
- 2006-11-10 WO PCT/IN2006/000445 patent/WO2007057921A2/en active Application Filing
- 2006-11-10 US US11/912,144 patent/US7818708B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04115370A (ja) * | 1990-09-05 | 1992-04-16 | Nippon Telegr & Teleph Corp <Ntt> | 図形データ構成法 |
JPH06104161A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | レイヤ自動生成装置およびebカット処理装置 |
JPH06268066A (ja) * | 1993-03-16 | 1994-09-22 | Dainippon Printing Co Ltd | Lsi設計データ管理装置 |
JPH0822115A (ja) * | 1994-07-06 | 1996-01-23 | Dainippon Printing Co Ltd | 描画装置用の描画データの作成方法 |
JPH0950460A (ja) * | 1995-08-09 | 1997-02-18 | Yamaha Corp | Lsi設計データのファイル変換方法及び装置 |
JPH1049562A (ja) * | 1996-08-07 | 1998-02-20 | Mutoh Ind Ltd | 図面ファイルの中間フォーマットへの変換方法 |
JP2000206669A (ja) * | 1999-01-12 | 2000-07-28 | Sony Corp | パタ―ンデ―タ作成装置およびパタ―ンデ―タ作成方法 |
JP2000242686A (ja) * | 1999-02-24 | 2000-09-08 | Sanyo Electric Co Ltd | Cad装置、異機種cad間データ交換装置及びその方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5033135B2 (ja) | 2012-09-26 |
US7818708B2 (en) | 2010-10-19 |
WO2007057921A3 (en) | 2009-04-23 |
US20080229267A1 (en) | 2008-09-18 |
WO2007057921A2 (en) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7480878B2 (en) | Method and system for layout versus schematic validation of integrated circuit designs | |
US8266571B2 (en) | Methods and devices for independent evaluation of cell integrity, changes and origin in chip design for production workflow | |
CN105426567B (zh) | 增量式布局分析 | |
EP2310967B1 (en) | Method and device for evaluation of similarity of circuit design data and for evualuation of changes to the data | |
US20080168410A1 (en) | Properties In Electronic Design Automation | |
US9881119B1 (en) | Methods, systems, and computer program product for constructing a simulation schematic of an electronic design across multiple design fabrics | |
US20100306720A1 (en) | Programmable Electrical Rule Checking | |
EP1305744A1 (en) | Method and system for hierarchical metal-end, enclosure and exposure checking | |
US20140337810A1 (en) | Modular platform for integrated circuit design analysis and verification | |
US11853680B2 (en) | Incremental routing based pin assignment | |
US20130198703A1 (en) | Virtual Flat Traversal Of A Hierarchical Circuit Design | |
US9262574B2 (en) | Voltage-related analysis of layout design data | |
JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
JP5033135B2 (ja) | レイアウト後edaアプリケーションを開発するための方法およびシステム | |
US20100229133A1 (en) | Property-Based Classification In Electronic Design Automation | |
US20130263074A1 (en) | Analog Rule Check Waiver | |
CN103488044B (zh) | 光罩图案分析装置及光罩图案分析方法 | |
US11861286B2 (en) | Segregating defects based on computer-aided design (CAD) identifiers associated with the defects | |
US20100023897A1 (en) | Property-Based Classification In Electronic Design Automation | |
US9875329B1 (en) | Method and system for import of mask layout data to a target system | |
Tseng et al. | Range pattern matching with layer operations and continuous refinements | |
US11763059B2 (en) | Net-based wafer inspection | |
US20230126888A1 (en) | Computation of weakly connected components in a parallel, scalable and deterministic manner | |
US20120054703A1 (en) | Virtual Flat Traversal Of A Hierarchical Circuit Design | |
He et al. | A General Layout Pattern Clustering Using Geometric Matching-based Clip Relocation and Lower-bound Aided Optimization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5033135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |