JP2009512078A - スレッド間同期通信技術 - Google Patents
スレッド間同期通信技術 Download PDFInfo
- Publication number
- JP2009512078A JP2009512078A JP2008535803A JP2008535803A JP2009512078A JP 2009512078 A JP2009512078 A JP 2009512078A JP 2008535803 A JP2008535803 A JP 2008535803A JP 2008535803 A JP2008535803 A JP 2008535803A JP 2009512078 A JP2009512078 A JP 2009512078A
- Authority
- JP
- Japan
- Prior art keywords
- cache line
- instruction
- thread
- state
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title abstract description 7
- 230000001360 synchronised effect Effects 0.000 title abstract description 5
- 238000005516 engineering process Methods 0.000 title description 3
- 230000015654 memory Effects 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 25
- 230000007704 transition Effects 0.000 claims description 25
- 230000007246 mechanism Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 238000012544 monitoring process Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims 3
- 230000003213 activating effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007727 signaling mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/542—Event management; Broadcasting; Multicasting; Notifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3834—Maintaining memory consistency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/54—Indexing scheme relating to G06F9/54
- G06F2209/543—Local
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
【選択図】図1
Description
Claims (30)
- 一の対応するキャッシュラインが、一のスレッドにより前記キャッシュラインに対応するデータを修正させ得る一のイベントに関してモニタされるべきかどうかを示す1つ以上のモニタビットフィールドを含む一のキャッシュメモリと、
前記1つ以上のビットフィールド内に一のモニタビットが設定されている場合、前記キャッシュラインにデータが書き込まれているかどうかを検出する検出ロジックと、
を含む装置。 - 前記モニタビットを設定する一の第1の命令と、前記モニタビットをクリアする一の第2の命令と、前記検出ロジックをイネーブルにする一の第3の命令とを含む複数の命令を格納する一のメモリをさらに含む、請求項1に記載の装置。
- 前記第1の命令および前記第2の命令は同じ命令である、請求項2に記載の装置。
- 前記イベントは、一の割込み機構、または、一のユーザレベル割込み機構により一の通知を生じる、請求項1に記載の装置。
- 前記ユーザレベル割込み機構は、前記スレッドにより示される、実行されるべき一の命令を生じる、請求項4に記載の装置。
- 前記キャッシュメモリは、前記キャッシュラインに関連するコヒーレンシー情報を格納する一のコヒーレンシー状態フィールドを含む、請求項1に記載の装置。
- 前記検出ロジックは、前記データが前記キャッシュラインに書き込まれるべきことを示す前記コヒーレンシー状態フィールドにおける一の遷移を検出する、請求項6に記載の装置。
- 前記コヒーレンシー状態フィールドにおける前記遷移は、一の共有状態から一の無効状態への一の遷移を含む、請求項7に記載の装置。
- 一の対応するキャッシュラインが、一のスレッドにより前記キャッシュラインに対応するデータを一の送信スレッドごとに修正させ得るイベントに関してモニタされるべきかどうかを示す複数のモニタビットフィールドを含む一のキャッシュメモリと、
前記複数のモニタビットフィールド内に複数のビットを設定する一の第1の命令と、前記データが前記送信スレッドごとに前記キャッシュラインに書き込まれているかどうかを前記検出ロジックに検出させる一の第3の命令とを格納する一の第1のメモリと、
を含むシステム。 - 一のレシーバスレッドを実行する一のプロセッサをさらに含み、前記レシーバスレッドは、前記検出ロジックが、前記キャッシュラインにデータが書き込まれており、前記レシーバスレッドに対応する一のモニタビットが前記複数のモニタビットフィールド内に設定されていることを検出する場合、前記キャッシュラインから前記データを読み出す、請求項9に記載のシステム。
- 前記第1のメモリは、前記複数のモニタビットフィールドの少なくともいくつかをクリアする一の第2の命令を含む、請求項10に記載のシステム。
- 前記第1のメモリは、前記データが前記送信スレッドごとに前記キャッシュラインに書き込まれているかどうかを検出ロジックに検出させる複数の命令を格納し、該複数の命令、および、前記第3の命令のそれぞれは、一の関連する優先レベルを有する、請求項10に記載のシステム。
- 前記検出ロジックは、一のシナリオを検出する情報によりプログラムされる一の状態チャネルを含む、請求項12に記載のシステム。
- 前記キャッシュメモリは、前記キャッシュラインに関連するコヒーレンシー情報を格納する一のコヒーレンシー状態フィールドを含む、請求項9に記載のシステム。
- 前記検出ロジックは、前記データが前記キャッシュラインに書き込まれていることを示す前記コヒーレンシー状態フィールド内の一の遷移を検出する、請求項14に記載のシステム。
- 前記検出ロジックは、前記キャッシュラインに書き込まれたデータに応じ、一の例外、一のフォルト、一のトラップ、一の割込みからなる一のグループのうちの1つを検出する一のロジックを含む、請求項9に記載の装置。
- 一の送信スレッド内の一の命令ごとに一のキャッシュラインに書き込まれるデータに関して前記キャッシュラインがモニタされるようにすることと、
前記キャッシュラインに書き込まれた前記データの検出を可能にすることと、
前記キャッシュラインに対応するデータの修正を他のスレッドにさせ得る一のイベントを検出することと、
前記キャッシュラインに書き込まれた前記データを検出することに応じて一のハンドラを起動させることと、
前記データを一の受信スレッドに送ることと、
を含む方法。 - 前記キャッシュラインがモニタされるようにすることは、前記キャッシュラインに対応する一のモニタリングビットフィールド内の少なくとも1つのモニタリングビットを設定する一の命令を実行することを含む、請求項17に記載の方法。
- 前記キャッシュラインに書き込まれたデータの検出を可能にすることは、前記モニタされるべき前記キャッシュラインに対応する一のシナリオを検出する状態チャネルロジックをプログラムする一の命令を実行することを含む、請求項18に記載の方法。
- 前記キャッシュラインに書き込まれたデータの検出を可能にすることは、一の例外、一のフォルト、一のトラップ、一の割込みからなる一のグループから選ばれる、前記キャッシュラインに書き込まれる前記データに応じてアサートされる一の信号を検出ロジックに検出させることを含む、請求項19に記載の方法。
- 検出することは、前記キャッシュラインの一の第1の状態から一の第2の状態への一のコヒーレンシー状態遷移を検出することを含む、請求項19に記載の方法。
- 前記第1の状態は、共有状態であり、前記第2の状態は、一の無効状態である、請求項21に記載の方法。
- 前記シナリオは、前記キャッシュラインがモニタされるべきかどうかを検出することを含み、もしモニタされるべきであれば、前記キャッシュラインに関して一の第1の状態から一の無効状態への一のコヒーレンシー状態遷移が生じているかどうかを検出することを含む、請求項19に記載の方法。
- 状態チャネルロジックをプログラムする前記命令は、状態チャネルロジックをプログラムする複数の命令の1つであり、前記複数の命令のそれぞれは、前記キャッシュラインがモニタされる1つ以上のスレッド内の一の異なるインスタンスに対応する、請求項23に記載の方法。
- 前記複数の命令のそれぞれは、該複数の命令が実行されるべき順序を制御する一の固有の優先順位を有する、請求項24に記載の方法。
- 一組の命令を格納する機械可読媒体であって、一の機械により実行されると、該機械に一の方法を実行させ、該方法は、
モニタされるべき一のキャッシュラインに対応する一の変数を記述する情報を格納することと、
一の比較法則を用いて前記変数が一の第1の値に設定されているかどうかを決定することと、
前記比較法則が満たされる場合、前記比較法則が満たされたことに応じて、2つ以上のスレッド間で情報が共有されることを可能にする、実行されるべき少なくとも1つの命令に対し一のポインタを特定することと、を含む、機械可読媒体。 - 前記比較法則が満たされたことに応じて、前記少なくとも1つの命令に対し、少なくとも1つの引数が選択的に渡される、請求項26に記載の機械可読媒体。
- 前記比較法則が満たされた後に前記変数をクリアすることをさらに含む、請求項27に記載の機械可読媒体。
- 前記比較法則が満たされているかどうかに関わらず、前記2つ以上のスレッドは実行し続けることになっている、請求項28に記載の機械可読媒体。
- 前記比較法則は、前記変数が前記第1の値に設定されているかどうかを決定するプロセッサロジックを用いる、請求項29に記載の機械可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/254,286 | 2005-10-19 | ||
US11/254,286 US8019947B2 (en) | 2005-10-19 | 2005-10-19 | Technique for thread communication and synchronization |
PCT/US2006/041094 WO2007047959A1 (en) | 2005-10-19 | 2006-10-19 | Technique for thread communication and synchronization |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012164674A Division JP5449472B2 (ja) | 2005-10-19 | 2012-07-25 | スレッド間同期通信のための装置、システム、および、その方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009512078A true JP2009512078A (ja) | 2009-03-19 |
JP5204656B2 JP5204656B2 (ja) | 2013-06-05 |
Family
ID=37757207
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008535803A Expired - Fee Related JP5204656B2 (ja) | 2005-10-19 | 2006-10-19 | スレッド間同期通信のための装置、システム、および、その方法 |
JP2012164674A Expired - Fee Related JP5449472B2 (ja) | 2005-10-19 | 2012-07-25 | スレッド間同期通信のための装置、システム、および、その方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012164674A Expired - Fee Related JP5449472B2 (ja) | 2005-10-19 | 2012-07-25 | スレッド間同期通信のための装置、システム、および、その方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8019947B2 (ja) |
JP (2) | JP5204656B2 (ja) |
KR (1) | KR101126820B1 (ja) |
CN (2) | CN102736956B (ja) |
DE (1) | DE112006002908T5 (ja) |
GB (1) | GB2446089B (ja) |
WO (1) | WO2007047959A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011161774A1 (ja) * | 2010-06-22 | 2011-12-29 | 富士通株式会社 | マルチコアプロセッサシステム、制御プログラム、および制御方法 |
JP2014142956A (ja) * | 2014-03-20 | 2014-08-07 | Fujitsu Ltd | マルチプロセッサシステム、制御プログラム、および制御方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019947B2 (en) | 2005-10-19 | 2011-09-13 | Intel Corporation | Technique for thread communication and synchronization |
US7610448B2 (en) | 2006-12-27 | 2009-10-27 | Intel Corporation | Obscuring memory access patterns |
US9081687B2 (en) | 2007-12-28 | 2015-07-14 | Intel Corporation | Method and apparatus for MONITOR and MWAIT in a distributed cache architecture |
JP5663941B2 (ja) * | 2010-04-30 | 2015-02-04 | 富士ゼロックス株式会社 | 印刷文書変換装置およびプログラム |
US8468531B2 (en) | 2010-05-26 | 2013-06-18 | International Business Machines Corporation | Method and apparatus for efficient inter-thread synchronization for helper threads |
GB2524085B (en) * | 2014-03-14 | 2021-01-20 | Advanced Risc Mach Ltd | Exception handling in microprocessor systems |
US9898351B2 (en) * | 2015-12-24 | 2018-02-20 | Intel Corporation | Method and apparatus for user-level thread synchronization with a monitor and MWAIT architecture |
US10346306B2 (en) * | 2016-04-02 | 2019-07-09 | Intel Corporation | Processor and method for memory performance monitoring utilizing a monitor flag and first and second allocators for allocating virtual memory regions |
US10394678B2 (en) | 2016-12-29 | 2019-08-27 | Intel Corporation | Wait and poll instructions for monitoring a plurality of addresses |
US10649684B2 (en) | 2017-03-16 | 2020-05-12 | Arm Limited | Memory access monitoring |
CN109408248B (zh) * | 2018-09-19 | 2021-12-24 | 福建星网智慧科技有限公司 | 一种Linux下线程间通信系统 |
US11080122B2 (en) * | 2019-09-19 | 2021-08-03 | International Business Machines Corporation | Software-invisible interrupt for a microprocessor |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0573505A (ja) * | 1990-08-31 | 1993-03-26 | Internatl Business Mach Corp <Ibm> | マルチプロセツサ通信インタフエースとその方法 |
US5555398A (en) * | 1994-04-15 | 1996-09-10 | Intel Corporation | Write back cache coherency module for systems with a write through cache supporting bus |
JPH10116192A (ja) * | 1996-10-11 | 1998-05-06 | Nec Corp | キャッシュメモリシステム |
JP2902976B2 (ja) * | 1995-06-19 | 1999-06-07 | 株式会社東芝 | キャッシュフラッシュ装置 |
JP2001051742A (ja) * | 1999-07-13 | 2001-02-23 | Internatl Business Mach Corp <Ibm> | 実行可能モジュールおよび関連する保護サービス・プロバイダ・モジュールの完全性検査方法および装置 |
JP2002342163A (ja) * | 2001-05-15 | 2002-11-29 | Fujitsu Ltd | マルチスレッドプロセッサ用キャッシュ制御方式 |
JP2003030049A (ja) * | 2001-07-12 | 2003-01-31 | Nec Corp | キャッシュメモリ制御方法及びマルチプロセッサシステム |
US20030097529A1 (en) * | 2001-10-16 | 2003-05-22 | International Business Machines Corp. | High performance symmetric multiprocessing systems via super-coherent data mechanisms |
US20030126379A1 (en) * | 2001-12-31 | 2003-07-03 | Shiv Kaushik | Instruction sequences for suspending execution of a thread until a specified memory access occurs |
WO2004046924A1 (en) * | 2002-11-18 | 2004-06-03 | Arm Limited | Processor switching between secure and non-secure modes |
JP2004171565A (ja) * | 2002-11-18 | 2004-06-17 | Arm Ltd | マルチドメインプロセッサのための診断データ捕捉制御 |
US20040162967A1 (en) * | 2003-02-13 | 2004-08-19 | Marc Tremblay | Start transactional execution (STE) instruction to support transactional program execution |
US20050027945A1 (en) * | 2003-07-30 | 2005-02-03 | Desai Kiran R. | Methods and apparatus for maintaining cache coherency |
US20050154838A1 (en) * | 2004-01-14 | 2005-07-14 | International Business Machines Corporation | Method and apparatus for autonomically moving cache entries to dedicated storage when false cache line sharing is detected |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6681318B2 (en) * | 2000-09-08 | 2004-01-20 | Sun Microsystems, Inc. | Method and apparatus for using an assist processor to prefetch instructions for a primary processor |
US7624236B2 (en) * | 2004-12-27 | 2009-11-24 | Intel Corporation | Predictive early write-back of owned cache blocks in a shared memory computer system |
US8019947B2 (en) | 2005-10-19 | 2011-09-13 | Intel Corporation | Technique for thread communication and synchronization |
-
2005
- 2005-10-19 US US11/254,286 patent/US8019947B2/en not_active Expired - Fee Related
-
2006
- 2006-10-19 KR KR1020087009297A patent/KR101126820B1/ko not_active IP Right Cessation
- 2006-10-19 JP JP2008535803A patent/JP5204656B2/ja not_active Expired - Fee Related
- 2006-10-19 GB GB0808945A patent/GB2446089B/en not_active Expired - Fee Related
- 2006-10-19 WO PCT/US2006/041094 patent/WO2007047959A1/en active Application Filing
- 2006-10-19 CN CN201210089433.XA patent/CN102736956B/zh not_active Expired - Fee Related
- 2006-10-19 DE DE112006002908T patent/DE112006002908T5/de not_active Ceased
- 2006-10-19 CN CN2006800385671A patent/CN101292226B/zh not_active Expired - Fee Related
-
2012
- 2012-07-25 JP JP2012164674A patent/JP5449472B2/ja not_active Expired - Fee Related
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0573505A (ja) * | 1990-08-31 | 1993-03-26 | Internatl Business Mach Corp <Ibm> | マルチプロセツサ通信インタフエースとその方法 |
US5202998A (en) * | 1990-08-31 | 1993-04-13 | International Business Machines Corporation | Fast, simultaneous multi-processor system status communication interface |
US5555398A (en) * | 1994-04-15 | 1996-09-10 | Intel Corporation | Write back cache coherency module for systems with a write through cache supporting bus |
JP2902976B2 (ja) * | 1995-06-19 | 1999-06-07 | 株式会社東芝 | キャッシュフラッシュ装置 |
JPH10116192A (ja) * | 1996-10-11 | 1998-05-06 | Nec Corp | キャッシュメモリシステム |
JP2001051742A (ja) * | 1999-07-13 | 2001-02-23 | Internatl Business Mach Corp <Ibm> | 実行可能モジュールおよび関連する保護サービス・プロバイダ・モジュールの完全性検査方法および装置 |
JP2002342163A (ja) * | 2001-05-15 | 2002-11-29 | Fujitsu Ltd | マルチスレッドプロセッサ用キャッシュ制御方式 |
JP2003030049A (ja) * | 2001-07-12 | 2003-01-31 | Nec Corp | キャッシュメモリ制御方法及びマルチプロセッサシステム |
US20030097529A1 (en) * | 2001-10-16 | 2003-05-22 | International Business Machines Corp. | High performance symmetric multiprocessing systems via super-coherent data mechanisms |
US20030126379A1 (en) * | 2001-12-31 | 2003-07-03 | Shiv Kaushik | Instruction sequences for suspending execution of a thread until a specified memory access occurs |
WO2004046924A1 (en) * | 2002-11-18 | 2004-06-03 | Arm Limited | Processor switching between secure and non-secure modes |
JP2004171565A (ja) * | 2002-11-18 | 2004-06-17 | Arm Ltd | マルチドメインプロセッサのための診断データ捕捉制御 |
US20040162967A1 (en) * | 2003-02-13 | 2004-08-19 | Marc Tremblay | Start transactional execution (STE) instruction to support transactional program execution |
US20050027945A1 (en) * | 2003-07-30 | 2005-02-03 | Desai Kiran R. | Methods and apparatus for maintaining cache coherency |
US20050154838A1 (en) * | 2004-01-14 | 2005-07-14 | International Business Machines Corporation | Method and apparatus for autonomically moving cache entries to dedicated storage when false cache line sharing is detected |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011161774A1 (ja) * | 2010-06-22 | 2011-12-29 | 富士通株式会社 | マルチコアプロセッサシステム、制御プログラム、および制御方法 |
JP5505501B2 (ja) * | 2010-06-22 | 2014-05-28 | 富士通株式会社 | マルチコアプロセッサシステム、制御プログラム、および制御方法 |
US9052993B2 (en) | 2010-06-22 | 2015-06-09 | Fujitsu Limited | Multi-core processor system, control program, and control method |
US9442851B2 (en) | 2010-06-22 | 2016-09-13 | Fujitsu Limited | Multi-core processor system, control program, and control method |
JP2014142956A (ja) * | 2014-03-20 | 2014-08-07 | Fujitsu Ltd | マルチプロセッサシステム、制御プログラム、および制御方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20080048543A (ko) | 2008-06-02 |
CN101292226A (zh) | 2008-10-22 |
GB2446089B (en) | 2010-12-01 |
CN101292226B (zh) | 2012-05-30 |
DE112006002908T5 (de) | 2008-09-18 |
JP5204656B2 (ja) | 2013-06-05 |
GB2446089A (en) | 2008-07-30 |
GB0808945D0 (en) | 2008-06-25 |
JP2012234561A (ja) | 2012-11-29 |
KR101126820B1 (ko) | 2012-03-23 |
JP5449472B2 (ja) | 2014-03-19 |
WO2007047959A1 (en) | 2007-04-26 |
CN102736956B (zh) | 2015-09-30 |
US8019947B2 (en) | 2011-09-13 |
CN102736956A (zh) | 2012-10-17 |
US20070088916A1 (en) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5449472B2 (ja) | スレッド間同期通信のための装置、システム、および、その方法 | |
US9767027B2 (en) | Private memory regions and coherency optimization by controlling snoop traffic volume in multi-level cache hierarchy | |
JP4764360B2 (ja) | メモリ属性を用いるための技術 | |
US8539485B2 (en) | Polling using reservation mechanism | |
US6256775B1 (en) | Facilities for detailed software performance analysis in a multithreaded processor | |
US7827391B2 (en) | Method and apparatus for single-stepping coherence events in a multiprocessor system under software control | |
US9575816B2 (en) | Deadlock/livelock resolution using service processor | |
JP4925973B2 (ja) | 装置、システム、方法およびプログラム | |
KR20100112137A (ko) | 프로세서 상에서 실행되는 프로그램 소프트웨어를 프로파일링하는 매커니즘 | |
US8181185B2 (en) | Filtering of performance monitoring information | |
US8171268B2 (en) | Technique for context state management to reduce save and restore operations between a memory and a processor using in-use vectors | |
JP2014075147A (ja) | システム管理モードのためのプロセッサにおける状態記憶の提供 | |
JP2012142021A (ja) | ベクトルマスク設定技術 | |
US10318340B2 (en) | NVRAM-aware data processing system | |
KR20230098610A (ko) | 시스템 온 칩(soc들)을 위한 향상된 내구성 | |
US20060143333A1 (en) | I/O hub resident cache line monitor and device register update | |
US20210173004A1 (en) | Debug state machine triggered extended performance monitor counter | |
WO2006090328A2 (en) | Multiprocessor system, testing device and method for generating cache coherence testing traffic | |
JP2023538241A (ja) | メモリロケーションに記憶されたデータが修正されたかどうかを識別するためのメモリロケーションの監視 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120726 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5204656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |