JP2009302448A - Manufacturing method of solid-state imaging element - Google Patents
Manufacturing method of solid-state imaging element Download PDFInfo
- Publication number
- JP2009302448A JP2009302448A JP2008157751A JP2008157751A JP2009302448A JP 2009302448 A JP2009302448 A JP 2009302448A JP 2008157751 A JP2008157751 A JP 2008157751A JP 2008157751 A JP2008157751 A JP 2008157751A JP 2009302448 A JP2009302448 A JP 2009302448A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion region
- type
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、光電変換効率の高い受光部を有し、外部からの光に対して高い感度で動作する固体撮像素子の製造方法に関する。 The present invention relates to a method for manufacturing a solid-state imaging device having a light receiving portion with high photoelectric conversion efficiency and operating with high sensitivity to light from the outside.
近年、デジタルカメラは普及し、かつ携帯電話にも標準的に搭載されており、さらなる高精細な画質の向上が望まれている。この画質の向上などを目的としてデジタルカメラの心臓部として搭載されている固体撮像素子の多画素化が進められている。 In recent years, digital cameras have become widespread and are also standardly installed in mobile phones, and further improvements in high-definition image quality are desired. For the purpose of improving the image quality, the number of pixels of a solid-state image sensor mounted as a heart of a digital camera is being increased.
この多画素化は、例えば固体撮像素子の単位画素の縮小を行なうことで実現することができるが、単位画素が縮小すると相対的に外部から受光する入力光の光量が減少するために単位画素での感度低下の問題が発生している。 This increase in the number of pixels can be realized, for example, by reducing the unit pixel of the solid-state imaging device. However, when the unit pixel is reduced, the amount of input light received from the outside is relatively reduced. There is a problem of reduced sensitivity.
そこで、単位画素での感度低下を防止するために、高エネルギーのイオン注入装置を用いて、オーバーフローバリアを半導体基板の表面から深い位置に形成する技術が提案されている。このようにオーバーフローバリアを形成することにより生成したキャリアを効率よく閉じ込めることにより、外部からの入力光を構成する可視光領域から近赤外光領域に至るまで、受光感度を向上させることができるので単位画素での感度低下が防止できるとしている。 In order to prevent a decrease in sensitivity in the unit pixel, a technique has been proposed in which an overflow barrier is formed at a deep position from the surface of the semiconductor substrate using a high energy ion implantation apparatus. By efficiently confining the carriers generated by forming the overflow barrier in this way, it is possible to improve the light receiving sensitivity from the visible light region to the near infrared light region constituting the input light from the outside. It is said that it is possible to prevent a decrease in sensitivity at the unit pixel.
このような高エネルギーのイオン注入装置を用いた受光部の感度向上に関する製造方法の一例として、例えばイオン注入における注入イオンのチャネリングの現象を利用した光電変換領域を形成する製造方法が挙げられる(例えば、特許文献1参照)。イオン注入エネルギーを数百から4MeVの高エネルギーにして、例えば半導体基板をイオン注入の方向に所定の角度だけ傾けるなどの半導体基板内で注入イオンが故意にチャネリングが生じる条件下でイオン注入を行なっている。このような方法とすることにより、従来の光電変換領域よりも深い位置、例えば表面から4μmから6μmの位置にオーバーフローバリアを形成し、光電変換領域を拡大することにより単位画素での感度向上ができるとしている。
しかしながら、上記で説明した従来技術においては、半導体基板の表面側から高エネルギーのイオン注入装置を用いて、深さ6μm以上の近赤外光領域にも高感度な固体撮像素子を製造する場合、高エネルギー耐性のある厚膜レジストが必要となるが、レジストを厚くするとアスペクト比の限界から微細化が困難となる。 However, in the conventional technology described above, when a high-sensitivity solid-state imaging device is manufactured even in a near-infrared light region having a depth of 6 μm or more using a high-energy ion implantation device from the surface side of the semiconductor substrate, A thick film resist having high energy resistance is required, but if the resist is thickened, miniaturization becomes difficult due to the limit of the aspect ratio.
本発明は、上記課題を解決するもので、このような厚膜レジストを用いることなく、半導体基板の表面から深い位置にオーバーフローバリアを形成することができる微細化に適した固体撮像素子の製造方法を提供するものである。 SUMMARY OF THE INVENTION The present invention solves the above-described problems, and a method for manufacturing a solid-state imaging device suitable for miniaturization that can form an overflow barrier at a deep position from the surface of a semiconductor substrate without using such a thick film resist. Is to provide.
また、本発明の固体撮像素子の製造方法により、隣接する光電変換領域を電気的に分離するための素子分離領域をオーバーフローバリア近傍の深さまで形成することができるので、光電変換領域を拡大して単位画素での感度向上を実現することができ多画素化されても感度低下がなく良好な固体撮像素子を製造することができる。 In addition, since the element isolation region for electrically separating adjacent photoelectric conversion regions can be formed to a depth near the overflow barrier by the method for manufacturing a solid-state imaging device of the present invention, the photoelectric conversion region can be enlarged. Sensitivity can be improved in unit pixels, and even if the number of pixels is increased, a good solid-state image sensor can be manufactured without a decrease in sensitivity.
上記目的を達成するために本発明の固体撮像素子の製造方法は、第1導電型の半導体基板と、上記半導体基板に隣接したp型半導体ウェル層の上に垂直転送レジスタ部、読み出しゲート部および受光部とを備えた固体撮像素子の製造方法であって、上記受光部に含まれる光電変換領域の少なくとも一部が、上記半導体基板の裏面側からイオン注入法により形成される第1の注入工程と、上記垂直転送レジスタ部に含まれる素子分離領域が、上記半導体基板の裏面側からイオン注入法により形成される第2の注入工程と、上記第1の注入工程および上記第2の注入工程ののちにオーバーフローバリアとして機能する上記p型半導体ウェル層が形成される工程とを備えた方法からなる。 In order to achieve the above object, a method of manufacturing a solid-state imaging device according to the present invention includes a first conductivity type semiconductor substrate, a vertical transfer register portion, a read gate portion, and a p-type semiconductor well layer adjacent to the semiconductor substrate. A solid-state imaging device manufacturing method including a light receiving unit, wherein at least a part of a photoelectric conversion region included in the light receiving unit is formed by ion implantation from the back side of the semiconductor substrate. A second implantation step in which an element isolation region included in the vertical transfer register portion is formed by ion implantation from the back side of the semiconductor substrate, and the first implantation step and the second implantation step. And a step of forming the p-type semiconductor well layer that functions as an overflow barrier later.
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面(おもて面)から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。 By adopting such a method, it is possible to form a photoelectric conversion region and an overflow barrier at a deep position from the surface (front surface) of the semiconductor substrate without using a thick film resist. Can do. As a result, it is possible to efficiently absorb the input light from the outside visible light region to the near infrared light region, so that the light receiving sensitivity of the solid-state imaging device can be improved, and the sensitivity in the unit pixel is lowered. The number of pixels of the solid-state imaging device can be increased without any problem.
また、第1の注入工程および第2の注入工程を行なう前に半導体基板を裏面側から薄膜化する方法としてもよい。 Alternatively, the semiconductor substrate may be thinned from the back side before the first implantation step and the second implantation step.
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面(おもて面)から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。 By adopting such a method, it is possible to form a photoelectric conversion region and an overflow barrier at a deep position from the surface (front surface) of the semiconductor substrate without using a thick film resist. Can do.
また、受光部は、正電荷蓄積領域、電荷蓄積領域および光電変換領域を含んで形成され、光電変換領域は、電荷蓄積領域に隣接した第1のn型光電変換領域とこれに隣接した第2のn型光電変換領域とを含んで形成され、第1のn型光電変換領域のn型不純物濃度が第2のn型光電変換領域のn型不純物濃度よりも高く形成される方法としてもよい。 The light receiving portion is formed to include a positive charge accumulation region, a charge accumulation region, and a photoelectric conversion region. The photoelectric conversion region includes a first n-type photoelectric conversion region adjacent to the charge storage region and a second adjacent to the first n-type photoelectric conversion region. In which the n-type impurity concentration of the first n-type photoelectric conversion region is higher than the n-type impurity concentration of the second n-type photoelectric conversion region. .
このような方法とすることにより、第1のn型光電変換領域のn型不純物濃度が第2のn型光電変換領域のn型不純物濃度よりも高く形成されるので、光電変換領域に蓄積されたキャリアを半導体基板側に吸い出すときのシャッター電圧の低電圧化を実現することができる。 By adopting such a method, the n-type impurity concentration of the first n-type photoelectric conversion region is formed higher than the n-type impurity concentration of the second n-type photoelectric conversion region, so that it is accumulated in the photoelectric conversion region. It is possible to reduce the shutter voltage when sucking out the carriers to the semiconductor substrate side.
また、受光部は、正電荷蓄積領域、電荷蓄積領域および光電変換領域を含んで形成され、光電変換領域は、電荷蓄積領域に隣接した第1のn型光電変換領域とこれに隣接した第2のn型光電変換領域とを含んで形成され、第1のn型光電変換領域のn型不純物濃度が第2のn型光電変換領域のn型不純物濃度よりも低く形成される方法としてもよい。 The light receiving portion is formed to include a positive charge accumulation region, a charge accumulation region, and a photoelectric conversion region. The photoelectric conversion region includes a first n-type photoelectric conversion region adjacent to the charge storage region and a second adjacent to the first n-type photoelectric conversion region. In which the n-type impurity concentration of the first n-type photoelectric conversion region is lower than the n-type impurity concentration of the second n-type photoelectric conversion region. .
このような方法とすることにより、第1のn型光電変換領域のn型不純物濃度が第2のn型光電変換領域のn型不純物濃度よりも低く形成されるので、半導体基板の不純物濃度のばらつきによりオーバーフローバリアの深さ方向の位置が定まらないことを防止することができ、所定の位置に定めることができる。このことにより、感度のばらつきを抑制して感度の向上を実現することができる。 By adopting such a method, the n-type impurity concentration of the first n-type photoelectric conversion region is formed lower than the n-type impurity concentration of the second n-type photoelectric conversion region. It is possible to prevent the position of the overflow barrier in the depth direction from being determined due to the variation, and the position can be determined at a predetermined position. As a result, it is possible to improve sensitivity by suppressing variations in sensitivity.
また、光電変換領域は、半導体基板の表面に近い側から順に第1のn型光電変換領域、第2のn型光電変換領域および第3のn型光電変換領域を含んで形成され、第2のn型光電変換領域のn型不純物濃度が第1のn型光電変換領域および第3のn型光電変換領域のn型不純物濃度よりも低く形成される方法としてもよい。 The photoelectric conversion region is formed including a first n-type photoelectric conversion region, a second n-type photoelectric conversion region, and a third n-type photoelectric conversion region in order from the side closer to the surface of the semiconductor substrate. Alternatively, the n-type impurity concentration in the n-type photoelectric conversion region may be lower than the n-type impurity concentration in the first n-type photoelectric conversion region and the third n-type photoelectric conversion region.
このような方法とすることにより、光電変換領域に蓄積されたキャリアを半導体基板側に吸い出すときのシャッター電圧の低電圧化を実現することができ、かつオーバーフローバリアの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができる。 By adopting such a method, it is possible to reduce the shutter voltage when sucking out the carriers accumulated in the photoelectric conversion region to the semiconductor substrate side, and set the position of the overflow barrier in the depth direction to a predetermined value. By determining the position, it is possible to improve sensitivity by suppressing variation in sensitivity.
また、第2のn型光電変換領域の幅が第1のn型光電変換領域の幅よりも広く形成される方法としてもよい。このような方法とすることにより、第2のn型光電変換領域の幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。 Alternatively, the second n-type photoelectric conversion region may be formed wider than the first n-type photoelectric conversion region. By adopting such a method, the width of the second n-type photoelectric conversion region can be expanded, so that the shutter voltage can be lowered and the sensitivity can be improved.
また、第3のn型光電変換領域の幅が第2のn型光電変換領域の幅よりも広く形成される方法としてもよい。このような方法とすることにより、第3のn型光電変換領域の幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。 Alternatively, the third n-type photoelectric conversion region may be formed wider than the second n-type photoelectric conversion region. By adopting such a method, the width of the third n-type photoelectric conversion region can be increased, so that the shutter voltage can be lowered and the sensitivity can be improved.
また、半導体基板の裏面側からイオン注入法により、n型不純物注入層がp型半導体ウェル層に隣接して半導体基板側に形成される方法としてもよい。 Alternatively, the n-type impurity implantation layer may be formed on the semiconductor substrate side adjacent to the p-type semiconductor well layer by ion implantation from the back side of the semiconductor substrate.
このような方法とすることにより、オーバーフローバリアとして機能するp型半導体ウェル層に隣接して高濃度のn型不純物注入層を形成するので、オーバーフローバリアの位置を所定の位置に精度よく配置することができる。このことにより、半導体基板のシャッター電圧をさらに低電圧化することができる。 By adopting such a method, a high-concentration n-type impurity implantation layer is formed adjacent to the p-type semiconductor well layer functioning as an overflow barrier, so that the overflow barrier position can be accurately placed at a predetermined position. Can do. As a result, the shutter voltage of the semiconductor substrate can be further reduced.
また、本発明の固体撮像素子の製造方法は、第1導電型の半導体基板と、この半導体基板に隣接したp型半導体ウェル層の上に形成されたCMOSトランジスタおよび受光部とを備えたCMOSイメージセンサからなる固体撮像素子の製造方法であって、受光部に含まれる光電変換領域の少なくとも一部が半導体基板の裏面側からイオン注入法により形成される第1の注入工程と、受光部に深さ方向と垂直な方向に隣接した素子分離領域が半導体基板の裏面側からイオン注入法により形成される第2の注入工程と、第1の注入工程および第2の注入工程ののちにオーバーフローバリアとして機能するp型半導体ウェル層が形成される工程とを備えた方法からなる。 According to another aspect of the present invention, there is provided a method for manufacturing a solid-state imaging device, comprising: a first conductivity type semiconductor substrate; a CMOS image comprising a CMOS transistor and a light receiving portion formed on a p-type semiconductor well layer adjacent to the semiconductor substrate. A method for manufacturing a solid-state imaging device including a sensor, wherein a first implantation step in which at least a part of a photoelectric conversion region included in a light receiving portion is formed by ion implantation from the back side of a semiconductor substrate, and a depth in the light receiving portion As an overflow barrier after the second implantation step in which the element isolation region adjacent to the vertical direction is formed by ion implantation from the back surface side of the semiconductor substrate, the first implantation step, and the second implantation step And a step of forming a functioning p-type semiconductor well layer.
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。 By adopting such a method, the photoelectric conversion region and the overflow barrier can be formed at a deep position from the surface of the semiconductor substrate without using a thick film resist, and it is possible to cope with further miniaturization. As a result, it is possible to efficiently absorb the input light from the outside visible light region to the near infrared light region, so that the light receiving sensitivity of the solid-state imaging device can be improved, and the sensitivity in the unit pixel is lowered. The number of pixels of the solid-state imaging device can be increased without any problem.
また、第1の注入工程および第2の注入工程を行なう前に半導体基板を裏面側から薄膜化する方法としてもよい。 Alternatively, the semiconductor substrate may be thinned from the back side before the first implantation step and the second implantation step.
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。 By adopting such a method, the photoelectric conversion region and the overflow barrier can be formed at a deep position from the surface of the semiconductor substrate without using a thick film resist, and it is possible to cope with further miniaturization.
本発明の固体撮像素子の製造方法によると、厚膜レジストを使用することなく半導体基板の表面(おもて面)から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。 According to the method for manufacturing a solid-state imaging device of the present invention, a photoelectric conversion region and an overflow barrier can be formed at a deep position from the surface (front surface) of a semiconductor substrate without using a thick film resist. Can respond. As a result, it is possible to efficiently absorb the input light from the outside visible light region to the near infrared light region, so that the light receiving sensitivity of the solid-state imaging device can be improved, and the sensitivity in the unit pixel is lowered. The number of pixels of the solid-state imaging device can be increased without any problem.
以下、本発明の実施の形態にかかる固体撮像素子の製造方法について、図面を参照しながら説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。 Hereinafter, a method for manufacturing a solid-state imaging device according to an embodiment of the present invention will be described with reference to the drawings. In addition, what attached | subjected the same code | symbol in drawing may abbreviate | omit description.
(実施の形態1)
図1(a)は本発明の実施の形態1にかかる固体撮像素子の製造方法により作製した固体撮像素子10の断面図、図1(b)は本製造方法の主要部のフローチャートを示す。ここでは、固体撮像素子10は、オーバーフロードレイン方式の固体撮像素子を示している。
(Embodiment 1)
FIG. 1A is a cross-sectional view of a solid-
図1(a)に示すように固体撮像素子10は、半導体基板11上に隣接したp型半導体ウェル層12上に受光部13、読み出しゲート部14および垂直転送レジスタ部15が配置されている。
As shown in FIG. 1A, in the solid-
これらの受光部13、読み出しゲート部14および垂直転送レジスタ部15は、ゲート絶縁膜16に覆われており、読み出しゲート部14および垂直転送レジスタ部15におけるゲート絶縁膜16上に転送電極17が形成されている。
The
そして、おもて面(以下、「表面」とする)16aおよび転送電極17を保護する透明な層間絶縁膜18とこの上に形成された遮光膜19の開口から受光部13に外部から入力光20を取り込み、この入力光20を基に生成された電気信号が、転送電極17により転送されている。
Then, the input light from the outside to the
ここで、受光部13は、表面16aに近い側からp+型の正電荷蓄積領域13a、n型の電荷蓄積領域13b、n−型の第1のn型光電変換領域13cおよびn−型の第2のn型光電変換領域13dを含んで形成されている。
Here, the
また、垂直転送レジスタ部15は、表面16aに近い側からn型の転送チャネル領域15a、p型半導体ウェル領域15b、第1のp型素子分離領域15cおよび第2のp型素子分離領域15dを含んで形成されている。なお、受光部13および垂直転送レジスタ部15などの間は半導体基板11上に最初に形成されたエピタキシャル層11aにより分離されている。
The vertical
また、隣接する画素への電荷の流出を防ぐために受光部13の隣接する画素の側であって、ゲート絶縁膜16の下にp+型のチャネルストップ領域11bが形成されている。
Further, a p + -type
このように構成された固体撮像素子10は、図1(b)に示されるフローチャートを用いて製造される。
The solid-
すなわち、本実施の形態1に示す製造方法は、第1導電型の半導体基板11と、この半導体基板11に隣接したp型半導体ウェル層12の上に垂直転送レジスタ部15、読み出しゲート部14および受光部13とを備えた固体撮像素子の製造方法である。
That is, in the manufacturing method shown in the first embodiment, the vertical
本製造方法は、受光部13に含まれる光電変換領域13c、13dの少なくとも一部が、半導体基板11の裏面16b側からイオン注入法により形成される第1の注入工程S103と、垂直転送レジスタ部15に含まれる素子分離領域15c、15dが、半導体基板11の裏面16b側からイオン注入法により形成される第2の注入工程S104とを備えている。
This manufacturing method includes a first implantation step S103 in which at least a part of the
そして、さらに第1の注入工程S103および第2の注入工程S104ののちにオーバーフローバリアとして機能するp型半導体ウェル層12が形成される工程S105とを備えた方法から構成される。
The method further includes a step S105 in which the p-type
このような方法とすることにより、厚膜レジストを使用することなく半導体基板11の表面16aから深い位置に光電変換領域13c、13dおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
By adopting such a method, it is possible to form the
このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光20を効率よく吸収できるので、固体撮像素子10の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像素子10の多画素化を行なうことができる。
As a result, the input light 20 from the outside visible light region to the near infrared light region can be efficiently absorbed, so that the light receiving sensitivity of the solid-
これらの工程を行なう前に本製造方法は、図1(b)に示すように表面16a側に拡散領域を形成し、光学部材を配置する工程S101と裏面16b側から薄膜化する工程S102とを備えている。
Before performing these steps, this manufacturing method includes a step S101 for forming a diffusion region on the
すなわち、第1の注入工程S103および第2の注入工程S104を行なう前に半導体基板11を裏面16b側から薄膜化する方法としてもよい。
That is, the
このような方法とすることにより、裏面16b側から通常のエネルギーのイオン注入装置によりイオン注入を行ない、半導体基板11の表面16aから深い位置に光電変換領域13c、13dおよびオーバーフローバリアを形成することができる。
By adopting such a method, ion implantation is performed from the
したがって、厚膜レジストを使用することなく半導体基板11の表面16aから深い位置に光電変換領域13c、13dおよびオーバーフローバリアを形成することができる。
Therefore, the
次に図2から図4を用いて、本実施の形態1の固体撮像素子の製造方法について詳細に説明する。図2(a)から図2(c)、図3(a)と図3(b)および図4(a)と図4(b)は、本製造方法のフローチャートを示す。 Next, the manufacturing method of the solid-state imaging device according to the first embodiment will be described in detail with reference to FIGS. 2 (a) to 2 (c), FIG. 3 (a) and FIG. 3 (b), and FIG. 4 (a) and FIG. 4 (b) show a flowchart of this manufacturing method.
図2(a)に示すように第1導電型の半導体基板11上に第2導電型半導体領域を有するエピタキシャル層11aを積層した構造を用意する。ここで、半導体基板11は、例えば厚さ800μm、8インチ径のSi基板を使用し、エピタキシャル層11aは4μmから6μmの厚さにSi単結晶をエピタキシャルに積層している。
As shown in FIG. 2A, a structure is prepared in which an
次に、図2(b)に示すように垂直転送レジスタ部15を構成する転送チャネル領域15aおよびp型半導体ウェル領域15bを表面16a側から通常のイオン注入により形成する。
Next, as shown in FIG. 2B, the
また、受光部13を構成する正電荷蓄積領域13aおよび電荷蓄積領域13bならびにチャネルストップ領域11bをそれぞれ通常のイオン注入により形成する。そして、これらを覆うようにゲート絶縁膜16を形成している。
Further, the positive
そして、図2(c)に示すように表面16a側から受光部13を構成する第1のn型光電変換領域13cを通常のエネルギーのイオンビーム11cを注入することにより形成している。このときに受光部13以外の領域はレジスト16cで覆われて保護されている。
Then, as shown in FIG. 2C, the first n-type
続いて、図3(a)に示すように表面16a側から垂直転送レジスタ部15を構成する第1のp型素子分離領域15cを通常のエネルギーのイオンビーム11cを注入することにより形成している。このときに垂直転送レジスタ部15以外の領域はレジスト16dで覆われて保護されている。
Subsequently, as shown in FIG. 3A, the first p-type
次に図3(b)に示すように表面16a側のゲート絶縁膜16の上に、例えばポリシリコン膜よりなる転送電極17が形成されている。
Next, as shown in FIG. 3B, a
そして、ゲート絶縁膜16および転送電極17を覆って形成された層間絶縁膜18の上に、例えばタングステンなどの遮光膜19、オンチップカラーフィルタ21およびオンチップレンズ22を形成したのち、樹脂などの平坦化膜23により平坦化したのち、ガラス基板24を配置している。なお、オンチップカラーフィルタ21の下部は、例えばBPSG膜21aにより平坦化されている。
A
以上、図2および図3に示すように、表面16a側に正電荷蓄積領域13aなどの拡散領域を形成し、遮光膜19、オンチップカラーフィルタ21およびオンチップレンズ22などの光学部材を配置する工程S101が実施される。
2 and 3, the diffusion region such as the positive
次に、図4(a)に示すように裏面16bから薄膜化する工程S102において、半導体基板11の裏面16b側を、例えばCMP技術により削除して半導体基板11の膜厚を1μmから3μm程度にまで薄膜化する。
Next, as shown in FIG. 4A, in the step S102 of thinning from the
そののち、第1の注入工程S103において半導体基板11の裏面16bより、加速エネルギーを2MeV〜5MeV程度でイオン注入が行なわれて次の領域を形成する。
After that, in the first implantation step S103, ion implantation is performed from the
すなわち、図4(a)に示すようにイオンビーム11dをイオン注入することにより、第2のn型光電変換領域13dを形成する。このときに、受光部13以外の領域はレジスト16dで覆われて保護されている。
That is, as shown in FIG. 4A, the
そして、続いて第2の注入工程S104において、図4(b)に示すように垂直転送レジスタ部15を構成する第2のp型素子分離領域15dを形成したのちに裏面16b側からp型半導体ウェル層12が形成される工程S105が実施される。このようにして、光学領域25を含む固体撮像素子30を製造することができる。
Then, in the second implantation step S104, after forming the second p-type
なお、半導体基板11を1μm以下に薄膜化しても、表面16a側に形成されたオンチップレンズ22などの光学部材を含む光学領域25が600μmから1000μm程度の厚さがあり、半導体基板11と一体化しているので一連のフローチャートにおいてこれらを含む8インチ基板を製造工程で扱うことに関して通常の半導体素子の8インチ基板の製造工程と何ら変わることなく扱うことができる。
Even if the thickness of the
また、上述したように厚膜レジストを使用することなく半導体基板11の表面16aから深い位置に光電変換領域13c、13dおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
Further, as described above, the
上述した本実施の形態1の固体撮像素子の製造方法を基本的に用いて製造された固体撮像素子を以下の実施の形態2から6において説明する。 The solid-state imaging device manufactured basically using the manufacturing method of the solid-state imaging device of the first embodiment described above will be described in the following second to sixth embodiments.
(実施の形態2)
図5は本発明の実施の形態2にかかる固体撮像素子35の概略構成を示す図で、図5(a)は断面図、図5(b)は表面16aからの深さ方向の不純物プロファイルと、これに対応したポテンシャルの変化を示す図である。
(Embodiment 2)
FIG. 5 is a diagram showing a schematic configuration of a solid-
図5(a)に示すように受光部13は、正電荷蓄積領域13a、電荷蓄積領域13bおよび光電変換領域13c、13dを含んで形成されている。
As shown in FIG. 5A, the
そして、電荷蓄積領域13bに隣接した第1のn型光電変換領域13cとこれに隣接した第2のn型光電変換領域13dとが形成され、第1のn型光電変換領域13cのn型不純物濃度が第2のn型光電変換領域13dのn型不純物濃度よりも高く形成される方法により形成されている。このn型不純物濃度の大小関係を付加して製造しているところが実施の形態1で示した固体撮像素子10と異なるところである。
Then, a first n-type
図5(a)および図5(b)に示すように本実施の形態2は、従来例の素子構造での光電変換領域が一様な構造に比べて第1のn型光電変換領域13cと第2のn型光電変換領域13dとに分離して、それぞれのn型不純物濃度を異なったものとしている。また、第2のn型光電変換領域13dの半導体基板11側に隣接してp型半導体ウェル層12を設けている。
As shown in FIGS. 5A and 5B, the second embodiment is different from the conventional n-type
このような不純物プロファイル31の設計により製造している結果、従来例のポテンシャルプロファイル32aと比較して、第1のn型光電変換領域13cでのポテンシャルプロファイル32bが深く形成されている。
As a result of manufacturing by designing the
このことにより半導体基板11に電圧を印加した場合、例えば15V程度の電圧を基板に印加すると従来例のポテンシャルプロファイル33aよりも本実施の形態2のポテンシャルプロファイル33bの方が電荷蓄積領域13bから半導体基板11に電荷を逃がすときの電荷蓄積領域13bに隣接した障壁を低く形成することができる。
Thus, when a voltage is applied to the
したがって、本実施の形態2の構成で製造された固体撮像素子35は、従来例の構成よりも半導体基板11に電荷を逃がしやすくなり電子シャッター電圧が低減されることになる。
Therefore, the solid-
すなわち、第1のn型光電変換領域13cのn型不純物濃度が第2のn型光電変換領域13dのn型不純物濃度よりも高く形成されるので、光電変換領域13c、13dなどに蓄積されたキャリアを半導体基板11側に吸い出すときのシャッター電圧の低電圧化を実現することができる。
That is, since the n-type impurity concentration of the first n-type
(実施の形態3)
図6は本発明の実施の形態3にかかる固体撮像素子40の概略構成を示す図で、図6(a)は断面図、図6(b)は表面16aからの深さ方向の不純物プロファイル41と、これに対応したポテンシャルの変化を示す図である。
(Embodiment 3)
6A and 6B are diagrams showing a schematic configuration of the solid-
図6(a)に示すように受光部13は、正電荷蓄積領域13a、電荷蓄積領域13bおよび光電変換領域13c、13dを含んで形成されている。
As shown in FIG. 6A, the
そして、電荷蓄積領域13bに隣接した第1のn型光電変換領域13cとこれに隣接した第2のn型光電変換領域13dとが形成され、第1のn型光電変換領域13cのn型不純物濃度が第2のn型光電変換領域13dのn型不純物濃度よりも低く形成される方法により形成されている。このn型不純物濃度の大小関係を付加して製造しているところが実施の形態1で示した固体撮像素子10と異なるところである。
Then, a first n-type
図6(a)および図6(b)に示すように本実施の形態3は、従来例の素子構造での光電変換領域が一様な構造に比べて第1のn型光電変換領域13cと第2のn型光電変換領域13dとに分離して、それぞれのn型不純物濃度を異なったものとしている。
As shown in FIGS. 6A and 6B, the third embodiment is different from the first n-type
また、第2のn型光電変換領域13dの半導体基板11側に隣接してp型半導体ウェル層12を設けている。このような不純物プロファイル41の設計により製造している結果、従来例のポテンシャルプロファイル41aと比較して、第1のn型光電変換領域13cでのポテンシャルプロファイル41bが深く形成されている。
A p-type
このような構成とすることにより、第2のn型光電変換領域13dとp型半導体ウェル層12との間のpn接合容量が増加することで、半導体基板11のドーパント濃度むらによるオーバーフローバリア41cのポテンシャル変動を制御し、感度のばらつきを抑制することができる。
With such a configuration, the pn junction capacitance between the second n-type
すなわち、第1のn型光電変換領域13cのn型不純物濃度が、第2のn型光電変換領域13dのn型不純物濃度よりも低く形成されるので、半導体基板11の不純物濃度のばらつきによりオーバーフローバリア41cの深さ方向の位置が定まらないことを防止することができ、所定の位置に定めることができる。このことにより、感度のばらつきを抑制して感度の向上を実現することができる。
That is, since the n-type impurity concentration of the first n-type
(実施の形態4)
図7は本発明の実施の形態4にかかる固体撮像素子45の概略構成を示す図で、図7(a)は断面図、図7(b)は表面16aからの深さ方向の不純物プロファイル46と、これに対応したポテンシャルの変化を示す図である。
(Embodiment 4)
7A and 7B are diagrams showing a schematic configuration of a solid-
図7(a)に示すように本実施の形態4に示す固体撮像素子45の受光部13において、実施の形態2および3の固体撮像素子35、40とは、第2のn型光電変換領域13dの幅W2が、第1のn型光電変換領域13cの幅W1よりも広く形成される方法として構成されている。
As shown in FIG. 7A, in the
このような方法とすることにより、第2のn型光電変換領域13dの注入断面積が拡大されることで、近赤外光領域の実質的な光電変換領域がさらに拡大され、感度の向上が可能である。
By adopting such a method, the injection cross-sectional area of the second n-type
また、実施の形態3と同様に、図7(b)に示す第2のn型光電変換領域13dでのポテンシャルプロファイル46bが従来例のポテンシャルプロファイル46aに比べて深く形成されるため、第2のn型光電変換領域13dとp型半導体ウェル層12との間のpn接合容量が増加する。
Similarly to the third embodiment, the
このことにより、半導体基板11のドーパント濃度むらによるオーバーフローバリア46cのポテンシャル変動を制御することができるので、感度のばらつきを低減することが可能である。したがって、第2のn型光電変換領域13dの幅W2を拡大することにより、シャッター電圧の低電圧化と感度の向上を実現することができる。
As a result, the potential fluctuation of the
(実施の形態5)
図8は本発明の実施の形態5にかかる固体撮像素子50の概略構成を示す図で、図8(a)は断面図、図8(b)は表面16aからの深さ方向の不純物プロファイル51と、これに対応したポテンシャルの変化を示す図である。
(Embodiment 5)
FIG. 8 is a diagram showing a schematic configuration of a solid-
図8(a)に示すように固体撮像素子50の受光部13において、光電変換領域13c、13d、13eは、半導体基板11の表面16aに近い側から順に第1のn型光電変換領域13c、第2のn型光電変換領域13dおよび第3のn型光電変換領域13eを含んで形成されている。そして、第2のn型光電変換領域13dのn型不純物濃度が、第1のn型光電変換領域13cおよび第3のn型光電変換領域13eのn型不純物濃度よりも低く形成される方法として実施されている。
As shown in FIG. 8A, in the
図8(b)に示すようにポテンシャルプロファイル51bは、従来例のポテンシャルプロファイル51aに比べて深く形成され、オーバーフローバリア51cのポテンシャル変動を制御できることが示されている。このことにより、実施の形態2および3において示した両方の効果を合わせもつことがわかる。
As shown in FIG. 8B, the
したがって、このような方法とすることにより、光電変換領域13c、13d、13eに蓄積されたキャリアを半導体基板11側に吸い出すときのシャッター電圧の低電圧化を実現することができる。そして、同時にオーバーフローバリア51cの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができる。
Therefore, by adopting such a method, it is possible to realize a reduction in shutter voltage when the carriers accumulated in the
なお、本実施の形態5においても実施の形態4と同様に、第3のn型光電変換領域13eの幅が、第2のn型光電変換領域13dの幅よりも広く形成される方法としてもよい。このような方法とすることにより、第3のn型光電変換領域13eの幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。
In the fifth embodiment, as in the fourth embodiment, the third n-type
(実施の形態6)
図9は本発明の実施の形態6にかかる固体撮像素子55の概略構成を示す図で、図9(a)は断面図、図9(b)は表面16aからの深さ方向の不純物プロファイル56と、これに対応したポテンシャルの変化を示す図である。
(Embodiment 6)
FIG. 9 is a diagram showing a schematic configuration of a solid-state imaging element 55 according to the sixth embodiment of the present invention. FIG. 9A is a cross-sectional view, and FIG. 9B is an
図9(a)の固体撮像素子55は、実施の形態2において示した図5(a)の固体撮像素子35とほぼ同様の構成としているが、p型半導体ウェル層12と半導体基板11との間にn型不純物注入層13fが形成されているところが異なっている。
The solid-state imaging device 55 in FIG. 9A has substantially the same configuration as the solid-
すなわち、本実施の形態6の製造方法は、半導体基板11の裏面16b側からイオン注入法によりn型不純物注入層13fが、p型半導体ウェル層12に隣接して半導体基板11側に形成される方法としている。ここでn型不純物注入層13fは高濃度に不純物を注入したn+型不純物領域として形成している。
That is, in the manufacturing method of the sixth embodiment, the n-type
図9(b)は電圧を印加した場合と印加しない場合の本実施の形態6のポテンシャルプロファイル56b、57bおよび従来例のポテンシャルプロファイル56a、57aを示している。
FIG. 9B shows the
図9(a)および図9(b)に示すようにp型半導体ウェル層12と高濃度のn+型不純物領域として形成しているn型不純物注入層13fとの間のpn接合容量が増加している。このことにより、シャッター電圧の調整が可能となり、シャッター電圧の低減化ができる。また、基板の濃度むらによるオーバーフローバリア56cのポテンシャル変動が抑制され、感度のばらつきを低減することもできる。
As shown in FIGS. 9A and 9B, the pn junction capacitance between the p-type
(実施の形態7)
図10は本発明の実施の形態7にかかる固体撮像素子の製造方法により作製した固体撮像素子60の断面図を示す。ここでは、固体撮像素子60は、CMOSイメージセンサを示している。
(Embodiment 7)
FIG. 10 is a cross-sectional view of a solid-
図10に示すように本実施の形態7の製造方法は、第1導電型の半導体基板11と、この半導体基板11に隣接したp型半導体ウェル層12の上に形成されたCMOSトランジスタ61および受光部62とを備えたCMOSイメージセンサからなる固体撮像素子の製造方法である。
As shown in FIG. 10, the manufacturing method of the seventh embodiment includes a first conductivity
そして、受光部62に含まれる第1のn型光電変換領域62aおよび第2のn型光電変換領域62bの少なくとも一部が、図1(b)に示す第1の注入工程S103、第2の注入工程S104およびp型半導体ウェル層12が形成される工程S105を含んだ製造方法により製作される。なお、図10に示すように受光部62には正電荷蓄積領域62cも含まれている。
In addition, at least a part of the first n-type
ここで、第1の注入工程S103は図10に示されるように半導体基板11の裏面16b側からイオンビーム63を注入するイオン注入法により形成される工程である。
Here, the first implantation step S103 is a step formed by an ion implantation method in which an
そして、第2の注入工程S104は受光部62に深さ方向と垂直な方向に隣接した素子分離領域64が、半導体基板11の裏面16b側からイオン注入法により形成される工程である。第1の注入工程S103および第2の注入工程S104ののちに、p型半導体ウェル層12が形成される工程S105が実施され、オーバーフローバリアとして機能するp型半導体ウェル層が形成される。
The second implantation step S104 is a step in which the
このような方法とすることにより、実施の形態1から6と同様に厚膜レジストを使用することなく半導体基板11の表面16aから深い位置に光電変換領域62a、62bおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
By adopting such a method,
このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像素子60の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像素子60の多画素化を行なうことができる。
As a result, the input light from the outside visible light region to the near infrared light region can be efficiently absorbed, so that the light receiving sensitivity of the solid-
また、第1の注入工程S103および第2の注入工程S104を行なう前に半導体基板11を裏面16b側から薄膜化する方法としてもよい。
Alternatively, the
このような方法とすることにより、厚膜レジストを使用することなく半導体基板11の表面16aから深い位置に光電変換領域62a、62bおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
By adopting such a method, the
さらに、第2のn型光電変換領域62bを半導体基板11の裏面16bからのイオン注入により形成することにより、ゲート電極61aの下の領域も光電変換領域として利用することができ、感度の向上を図ることができる。
Furthermore, by forming the second n-type
なお、実施の形態2から6までに記載した受光部を構成する光電変換領域の構造を形成する製造方法については、本実施の形態7に示すCMOSイメージセンサからなる固体撮像素子についても十分に適用することができる。 It should be noted that the manufacturing method for forming the structure of the photoelectric conversion region constituting the light receiving portion described in the second to sixth embodiments is sufficiently applicable to the solid-state imaging device including the CMOS image sensor shown in the seventh embodiment. can do.
本発明の固体撮像素子の製造方法は、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。 The solid-state imaging device manufacturing method of the present invention can form a photoelectric conversion region and an overflow barrier at a deep position from the surface of a semiconductor substrate without using a thick film resist, and can cope with further miniaturization. it can.
このことにより、固体撮像装置の受光感度を向上させることができ、かつ単位画素での感度が低下することなく多画素化を行なうことができ有用である。 As a result, the light receiving sensitivity of the solid-state imaging device can be improved, and the number of pixels can be increased without lowering the sensitivity of the unit pixels, which is useful.
さらに、イオン注入法による注入プロファイルに特徴をもたせることで、シャッター電圧の低電圧化やオーバーフローバリアの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができ有用である。 Furthermore, by providing a characteristic to the implantation profile by the ion implantation method, by reducing the shutter voltage and setting the position in the depth direction of the overflow barrier to a predetermined position, it is possible to suppress sensitivity variations and improve sensitivity. Can be realized and useful.
10,30,35,40,45,50,55,60 固体撮像素子
11 半導体基板
11a エピタキシャル層
11b チャネルストップ領域
11c,11d,63 イオンビーム
12 p型半導体ウェル層
13,62 受光部
13a,62c 正電荷蓄積領域
13b 電荷蓄積領域
13c,62a 第1のn型光電変換領域
13d,62b 第2のn型光電変換領域
13e 第3のn型光電変換領域
13f n型不純物注入層
14 読み出しゲート部
15 垂直転送レジスタ部
15a 転送チャネル領域
15b p型半導体ウェル領域
15c 第1のp型素子分離領域
15d 第2のp型素子分離領域
16 ゲート絶縁膜
16a おもて面(表面)
16b 裏面
16c,16d レジスト
17 転送電極
18 層間絶縁膜
19 遮光膜
20 入力光
21 オンチップカラーフィルタ
21a BPSG膜
22 オンチップレンズ
23 平坦化膜
24 ガラス基板
25 光学領域
31,41,46,51,56 不純物プロファイル
32a,32b,33a,33b,41a,41b,46a,46b,51a,51b,56a,56b,57a,57b ポテンシャルプロファイル
41c,46c,51c,56c オーバーフローバリア
61 CMOSトランジスタ
61a ゲート電極
64 素子分離領域
10, 30, 35, 40, 45, 50, 55, 60 Solid-
Claims (10)
前記受光部に含まれる光電変換領域の少なくとも一部が、前記半導体基板の裏面側からイオン注入法により形成される第1の注入工程と、
前記垂直転送レジスタ部に含まれる素子分離領域が、前記半導体基板の裏面側からイオン注入法により形成される第2の注入工程と、
前記第1の注入工程および前記第2の注入工程ののちにオーバーフローバリアとして機能する前記p型半導体ウェル層が形成される工程とを備えた固体撮像素子の製造方法。 A method for manufacturing a solid-state imaging device, comprising: a first conductivity type semiconductor substrate; and a vertical transfer register portion, a read gate portion, and a light receiving portion on a p-type semiconductor well layer adjacent to the semiconductor substrate,
A first implantation step in which at least a part of the photoelectric conversion region included in the light receiving unit is formed by ion implantation from the back side of the semiconductor substrate;
A second implantation step in which an element isolation region included in the vertical transfer register portion is formed by ion implantation from the back side of the semiconductor substrate;
And a step of forming the p-type semiconductor well layer functioning as an overflow barrier after the first injection step and the second injection step.
前記受光部に含まれる光電変換領域の少なくとも一部が前記半導体基板の裏面側からイオン注入法により形成される第1の注入工程と、
前記受光部に深さ方向と垂直な方向に隣接した素子分離領域が前記半導体基板の裏面側からイオン注入法により形成される第2の注入工程と、
前記第1の注入工程および前記第2の注入工程ののちにオーバーフローバリアとして機能する前記p型半導体ウェル層が形成される工程とを備えた固体撮像素子の製造方法。 A method for producing a solid-state imaging device comprising a CMOS image sensor comprising a semiconductor substrate of a first conductivity type and a CMOS transistor and a light receiving portion formed on a p-type semiconductor well layer adjacent to the semiconductor substrate,
A first implantation step in which at least a part of the photoelectric conversion region included in the light receiving portion is formed by ion implantation from the back surface side of the semiconductor substrate;
A second implantation step in which an element isolation region adjacent to the light receiving portion in a direction perpendicular to the depth direction is formed from the back side of the semiconductor substrate by an ion implantation method;
And a step of forming the p-type semiconductor well layer functioning as an overflow barrier after the first injection step and the second injection step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157751A JP2009302448A (en) | 2008-06-17 | 2008-06-17 | Manufacturing method of solid-state imaging element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157751A JP2009302448A (en) | 2008-06-17 | 2008-06-17 | Manufacturing method of solid-state imaging element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302448A true JP2009302448A (en) | 2009-12-24 |
Family
ID=41549012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157751A Pending JP2009302448A (en) | 2008-06-17 | 2008-06-17 | Manufacturing method of solid-state imaging element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302448A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321164A (en) * | 2018-02-28 | 2018-07-24 | 德淮半导体有限公司 | Image sensor and forming method thereof |
CN110137191A (en) * | 2019-04-19 | 2019-08-16 | 德淮半导体有限公司 | Imaging sensor and forming method thereof |
CN112786626A (en) * | 2019-11-04 | 2021-05-11 | 爱思开海力士有限公司 | Image sensing device and forming method thereof |
-
2008
- 2008-06-17 JP JP2008157751A patent/JP2009302448A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321164A (en) * | 2018-02-28 | 2018-07-24 | 德淮半导体有限公司 | Image sensor and forming method thereof |
CN110137191A (en) * | 2019-04-19 | 2019-08-16 | 德淮半导体有限公司 | Imaging sensor and forming method thereof |
CN112786626A (en) * | 2019-11-04 | 2021-05-11 | 爱思开海力士有限公司 | Image sensing device and forming method thereof |
US11749704B2 (en) | 2019-11-04 | 2023-09-05 | SK Hynix Inc. | Method for forming photoelectric conversion element of image sensing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102214822B1 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
CN113437105B (en) | Solid-state image sensing device and electronic device | |
TWI225304B (en) | Solid-state image sensing device and camera system using the same | |
KR100846005B1 (en) | Angled pinned photodiode for high quantum efficiency and method of formation | |
US7217961B2 (en) | Solid-state image pickup device and method for producing the same | |
JP6355311B2 (en) | Solid-state imaging device, manufacturing method thereof, and imaging system | |
KR20170008733A (en) | Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic device | |
TW201110336A (en) | CMOS pixel with dual-element transfer gate | |
US9466636B2 (en) | Image sensors including well regions of different concentrations and methods of fabricating the same | |
US20150008482A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20110132517A (en) | Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus | |
KR20190086660A (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging device | |
JP5458135B2 (en) | Manufacturing method of solid-state imaging device | |
JP2009065155A (en) | Image sensor | |
TWI464867B (en) | Solid-state image pickup device and method for manufacturing same, and image pickup apparatus | |
JP2009302448A (en) | Manufacturing method of solid-state imaging element | |
JP2009065156A (en) | Method of manufacturing image sensor | |
JP2017220603A (en) | Solid state imaging device and manufacturing method of solid state imaging device | |
JP4910275B2 (en) | Solid-state imaging device and manufacturing method thereof | |
EP2519973B1 (en) | Image sensor with doped transfer gate | |
US9520436B2 (en) | Solid-state imaging device and manufacturing method thereof | |
KR100853793B1 (en) | CMOS Image Sensor and Method of Manufaturing Thereof | |
JP2011205037A (en) | Solid-state imaging apparatus, and method of manufacturing the same | |
JP2003318383A (en) | Solid-state image sensor and method for manufacturing the same | |
JP2016207791A (en) | Manufacturing method for imaging apparatus |