JP2009302437A - Component built-in printed wiring board and method of manufacturing the same - Google Patents
Component built-in printed wiring board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2009302437A JP2009302437A JP2008157595A JP2008157595A JP2009302437A JP 2009302437 A JP2009302437 A JP 2009302437A JP 2008157595 A JP2008157595 A JP 2008157595A JP 2008157595 A JP2008157595 A JP 2008157595A JP 2009302437 A JP2009302437 A JP 2009302437A
- Authority
- JP
- Japan
- Prior art keywords
- component
- printed wiring
- wiring board
- inner layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
Description
本発明は、多層の配線層と、多層のチップ部品の設置層を有する部品内蔵印刷配線板及びその製造方法に関する。 The present invention relates to a component built-in printed wiring board having a multilayer wiring layer and a multilayer chip component installation layer, and a method for manufacturing the same.
近年、半導体実装技術の発展により半導体装置を実装する印刷配線板においては、高密度、高精度の配線層を有する多層の印刷配線板が要求されている。高密度を実現する一つの方法として、抵抗、コンデンサー等のチップ部品を内蔵した印刷配線板が開発されている。従来技術における部品内蔵印刷配線板の製造方法は、特許文献1のように、はんだペーストによる加熱溶融接続などで電子部品の電極をベースプレートのランドにはんだ付けする。そして、電子部品を設置した第1の部品付き内層基板と、同様に電子部品を設置した第2の部品付き内層基板を、設置した電子部品を互いに向き合わせて、層間絶縁層を介して積層して部品内蔵印刷配線板を製造していた。 2. Description of the Related Art In recent years, a printed wiring board on which a semiconductor device is mounted has been required due to the development of semiconductor mounting technology, and a multilayer printed wiring board having a high-density and high-precision wiring layer is required. As one method for realizing high density, printed wiring boards incorporating chip parts such as resistors and capacitors have been developed. In a conventional method for manufacturing a component-embedded printed wiring board, as disclosed in Patent Document 1, the electrodes of an electronic component are soldered to a land of a base plate by heating and melting connection using a solder paste. Then, the inner layer board with the first component on which the electronic component is installed and the inner layer board with the second component on which the electronic component is similarly installed are stacked via the interlayer insulating layer with the installed electronic components facing each other. Was producing printed wiring boards with built-in components.
以下に公知文献を記す。
この従来技術の部品内蔵印刷配線板は、ベースプレートに電子部品を設置し、積層工法を用いて電子部品を封止する際に、絶縁層間樹脂が電子部品とベースプレートの間の隙間に回り込まず、その隙間に空間が残る積層ボイドが発生する問題があった。この積層ボイドが発生すると、その部品内蔵印刷配線板の外層への部品のはんだ付け工程におけるはんだリフロー処理により、絶縁層間樹脂と絶縁層の接着部分の耐熱性が劣化し、層間剥離不良を引き起こし易くなる問題があった。また、この積層ボイドは、その部品内蔵印刷配線板の外層への部品のはんだ付け工程におけるはんだリフロー処理により、内蔵された電子部品の電極を内層の複数のランドにはんだ付けしていたはんだが再溶融し、内層のランド間の空間に形成された積層ボイドの中に流れ込んで複数のランドのはんだ同士が接触して内層のランド間をはんだで短絡させてしまう問題があった。 In this prior art printed wiring board with built-in components, when an electronic component is installed on a base plate and the electronic component is sealed using a lamination method, the insulating interlayer resin does not enter the gap between the electronic component and the base plate. There was a problem that a laminated void was generated in which a space remained in the gap. When this layered void occurs, the solder reflow process in the soldering process of the component to the outer layer of the printed wiring board with built-in component deteriorates the heat resistance of the bonded portion between the insulating interlayer resin and the insulating layer, and easily causes delamination failure. There was a problem. In addition, this laminated void is re-applied to the solder that soldered the electrodes of the built-in electronic components to the multiple lands on the inner layer by the solder reflow process in the soldering process of the components to the outer layer of the printed wiring board with built-in components. There is a problem that the melted and flowed into the laminated void formed in the space between the lands of the inner layer, the solders of a plurality of lands contacted, and the lands of the inner layer were short-circuited with the solder.
このため、少なくとも内層のランド間をはんだで短絡させないために、電子部品の電極を内層のランドに融点変化型はんだではんだ付けする改善策が考えられるが、その場合は、製造コストが上昇する問題があった。また、電子部品の電極をランドに高温はんだではんだ付けする改善策が考えられるが、その場合は、その高温はんだのはんだ付け温度が高いため、電子部品をはんだ付けしたベースプレートの損傷が大きくなり、部品内蔵印刷配線板の品質を悪化させる問題があった。あるいは、積層ボイドを発生させないために、ベースプレートへの電子部品のはんだ付けの後に、ベースプレートと電子部品の間の隙間にアンダーフィル樹脂を充填すると、製造コストを大幅に上昇させる問題があった。 For this reason, in order not to short-circuit between the lands of the inner layer with solder, an improvement measure for soldering the electrode of the electronic component to the land of the inner layer with a melting point change type solder can be considered, but in that case, the manufacturing cost increases was there. In addition, improvement measures to solder the electrode of the electronic component to the land with high temperature solder can be considered, but in that case, the soldering temperature of the high temperature solder is high, so the damage of the base plate to which the electronic component is soldered becomes large, There was a problem of deteriorating the quality of the printed wiring board with built-in components. Alternatively, in order not to generate laminated voids, if an underfill resin is filled in the gap between the base plate and the electronic component after the electronic component is soldered to the base plate, there is a problem that the manufacturing cost is significantly increased.
本発明は上記問題点に鑑み考案されたもので、製造コストを上昇させずに、チップ部品とベースプレートの間に積層ボイドが発生せず、外層に電子部品をはんだ付けする際にも内層の電気接続不良が発生しない信頼性の高い部品内蔵印刷配線板を得ることを目的とする。 The present invention has been devised in view of the above problems, and does not increase the manufacturing cost, does not generate a laminated void between the chip component and the base plate, and also when the electronic component is soldered to the outer layer, An object of the present invention is to obtain a printed wiring board with a built-in component that does not cause poor connection and has high reliability.
本発明は、この課題を解決するために、絶縁性樹脂板に貫通孔を形成し配線層を形成したベースプレートに、前記ベースプレートの厚さより厚いチップ部品を前記貫通孔を覆っ
て設置し、前記チップ部品の電極を前記配線層にはんだ付けした部品付き内層基板を製造する第1の工程と、前記部品付き内層基板上の前記チップ部品側に該チップ部品をプリプレグ開口部によって避けた開口プリプレグを設置し、前記部品付き内層基板上の前記チップ部品設置面と反対面側にプリプレグを設置して積層し加熱・加圧することで印刷配線板中間体を製造する第2の工程と、前記印刷配線板中間体にスルホール下孔を形成する第3の工程と、銅めっきにより前記スルホール下孔に形成したスルホールめっきと前記印刷配線板中間体の外層の配線層を形成する第4の工程を有することを特徴とする部品内蔵印刷配線板の製造方法である。
In order to solve this problem, the present invention is configured such that a chip component thicker than the thickness of the base plate is placed on a base plate in which a through hole is formed in an insulating resin plate and a wiring layer is formed so as to cover the through hole. A first step of manufacturing an inner layer substrate with components in which component electrodes are soldered to the wiring layer, and an open prepreg in which the chip components are avoided by a prepreg opening on the inner layer substrate with components are installed. A second step of manufacturing a printed wiring board intermediate by installing a prepreg on the surface opposite to the chip component setting surface on the inner layer substrate with components, laminating, heating and pressing, and the printed wiring board; A third step of forming a through-hole prepared hole in the intermediate body, and forming a through-hole plating formed in the through-hole prepared hole by copper plating and an outer wiring layer of the printed wiring board intermediate body It is a manufacturing method of the electronic component embedded printed wiring board and having a fourth step of.
また、本発明は、上記の部品内蔵印刷配線板の製造方法において、上記第1の工程で、上記部品付き内層基板を製造するとともに、第2のベースプレートの配線層にチップ部品又は集積回路チップの電極をはんだ付けした電子部品付き内層基板を製造し、上記第2の工程で、上記部品付き内層基板と前記電子部品付き内層基板を、上記チップ部品と前記電子部品を互いに向かい合わせて配置し、上記部品付き内層基板と前記電子部品付き内層基板の間に前記開口プリプレグを挟んで積層し加熱・加圧することで印刷配線板中間体を製造することを特徴とする部品内蔵印刷配線板の製造方法である。 According to the present invention, in the above-described method for manufacturing a printed wiring board with built-in components, in the first step, the inner substrate with components is manufactured, and a chip component or an integrated circuit chip is formed on the wiring layer of the second base plate. An inner layer substrate with an electronic component to which an electrode is soldered is manufactured, and in the second step, the inner layer substrate with a component and the inner layer substrate with an electronic component are disposed so that the chip component and the electronic component face each other. A method for producing a printed wiring board with built-in components, wherein a printed wiring board intermediate is produced by laminating the opening prepreg between the inner layer board with components and the inner layer board with electronic components, and heating and pressing. It is.
また、本発明は、絶縁性樹脂板に貫通孔を形成し配線層を形成したベースプレートに、前記配線層に電極がはんだ付けされた前記ベースプレートの厚さより厚いチップ部品を前記貫通孔を覆って設置した部品付き内層基板と、前記部品付き内層基板上の前記チップ部品側に該チップ部品をプリプレグ開口部によって避けた開口プリプレグを積層して形成された第1の絶縁性樹脂層と、前記部品付き内層基板上の前記チップ部品設置面と反対面側にプリプレグを積層して形成された第2の絶縁性樹脂層とを備えた印刷配線板中間体を有し、前記印刷配線板中間体の外層に配線層を備え、前記印刷配線板中間体を貫通するスルホールを備えたことを特徴とする部品内蔵印刷配線板である。 In the present invention, a chip component thicker than the thickness of the base plate in which an electrode is soldered to the wiring layer is installed on the base plate in which a through hole is formed in the insulating resin plate and the wiring layer is formed, covering the through hole. An inner layer substrate with components, a first insulating resin layer formed by laminating an opening prepreg avoiding the chip components by a prepreg opening on the chip component side on the inner layer substrate with components, and with the components A printed wiring board intermediate comprising a second insulating resin layer formed by laminating a prepreg on the side opposite to the chip component installation surface on the inner layer substrate, and an outer layer of the printed wiring board intermediate A printed wiring board with a built-in component, comprising a wiring layer and a through hole penetrating the printed wiring board intermediate body.
また、本発明は、上記の部品内蔵印刷配線板において、上記部品付き内層基板とともに、第2のベースプレートの配線層にチップ部品又は集積回路チップの電極をはんだ付けした電子部品付き内層基板を有し、上記部品付き内層基板と前記電子部品付き内層基板が、上記チップ部品と前記電子部品を互いに向かい合わせて配置し、上記部品付き内層基板と前記電子部品付き内層基板の間に上記開口プリプレグを挟んで積層して形成された上記第1の絶縁樹脂層を有することを特徴とする部品内蔵印刷配線板である。 According to the present invention, in the printed wiring board with built-in components, together with the inner layer substrate with components, an inner layer substrate with electronic components in which a chip component or an electrode of an integrated circuit chip is soldered to the wiring layer of the second base plate. The inner layer substrate with components and the inner layer substrate with electronic components are arranged so that the chip component and the electronic component face each other, and the opening prepreg is sandwiched between the inner layer substrate with components and the inner layer substrate with electronic components. A printed wiring board with a built-in component, comprising the first insulating resin layer formed by laminating.
本発明の部品内蔵印刷配線板では、ベースプレートに貫通孔を形成し、そのベースプレートのその貫通孔上にチップ部品を設置した部品付き内層基板を製造し、その部品付き内層基板の両面にプリプレグを設置して積層して部品内蔵印刷配線板を製造するので、プリプレグの樹脂が、ベースプレートの貫通孔からチップ部品とベースプレートの隙間に流れ込みその隙間を充填するので、積層ボイドの無い、信頼性の高い部品内蔵印刷配線板が得られる効果がある。 In the component built-in printed wiring board of the present invention, a through hole is formed in the base plate, a chip-mounted inner layer substrate is manufactured on the through hole of the base plate, and a prepreg is installed on both sides of the component inner layer substrate. Since the printed wiring board with built-in components is manufactured by laminating, the prepreg resin flows into the gap between the chip component and the base plate from the through hole of the base plate and fills the gap, so there is no highly reliable component without laminated voids. There is an effect that a built-in printed wiring board can be obtained.
<第1の実施形態>
以下、本発明の第1の実施の形態を、図1〜図6を用いて説明する。図1〜図6、本発明の部品内蔵印刷配線板の製造方法の工程を模式的に示す断面図である。
<First Embodiment>
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1 to 6 are cross-sectional views schematically showing the steps of the method for producing a component built-in printed wiring board of the present invention.
(工程1)
部品内蔵印刷配線板の製造方法は、先ず、図1(a)のように、複数の配線層11を有する厚さが0.04mmから0.1mmの、好適には厚さが0.03mmから0.1mmの絶縁性樹脂板の外層の配線層11の一部に、後の積層後に内層に埋め込まれるランド1
3のパターンを形成したベースプレート10aを製造する。このベースプレート10aには表裏の配線層11のみならず、内層にも配線層11を有する多層基板を用いることもできる。また、このベースプレート10aには、表裏を導通するスルホールやフィルドビアホールを作り込んでも良い。このベースプレート10aは、その絶縁性樹脂板にガラス繊維を含有し、基板の面方向の熱膨張係数(JIS−C6481で試験した30から120℃における熱膨張係数)が8〜12×10−6/ケルビン程度の小さい値であり、処理条件TMAで試験して得られるガラス転移温度Tg値が160〜170℃程度の高いTgを有する材料を使用する。このベースプレート10aは、この特性の材料を使用することにより内蔵部品をはんだ付けする温度に耐えることができ、また、製造工程での寸法安定性が優れる効果がある。
(Process 1)
First, as shown in FIG. 1A, the method of manufacturing a component-embedded printed wiring board has a thickness of 0.04 mm to 0.1 mm, preferably 0.03 mm, having a plurality of
The
(工程2)
次に、図1(b)のように、ベースプレート10aに、プレス、ドリリング、レーザー等を用いて、所望の位置に所望のサイズの開口部14をくりぬく。そして、チップ部品20の設置予定箇所には、チップ部品領域内貫通孔14aをくりぬく。このチップ部品領域内貫通孔14aは、その上に設置するチップ部品20の寸法より小さく形成し、チップ部品20を設置することでチップ部品20で覆われる寸法に形成する。ここで、チップ部品領域内貫通孔14aは、その上に設置するチップ部品20の領域から一部分がはみ出すように形成しても良い。
(Process 2)
Next, as shown in FIG. 1B, an
(工程3)
次に、図1(c)のように、ベースプレート10aのランド13とチップ部品20の電極21とを以下のようにしてはんだ22ではんだ付けして、チップ部品20を、チップ部品領域内貫通孔14aを覆って設置した部品付き内層基板17を作製する。ここで設置するチップ部品20としては、大きさが0603タイプ(0.6mm×0.3mm×0.23mm)、0402タイプ(0.4m×0.2mm×0.12mm)、更には、0.3mm×0.15mm×0.07mmの微小チップ部品、
あるいは、10005の低背タイプの積層セラミックスチップコンデンサ、抵抗、あるいはその程度の寸法のインダクタ素子等のチップ部品20を設置する。これらのチップ部品20よりもベースプレート10aの厚さが薄く、そのチップ部品領域内貫通孔14aの深さがチップ部品20の高さより浅いため、樹脂により充填し易い効果がある。
(Process 3)
Next, as shown in FIG. 1C, the
Alternatively, a
次に、図2(a)のように、先に説明した工程1により、配線層11にランド13、13bのパターンを形成した厚さが0.03mmから0.1mmの第2のベースプレート10bを製造する。次に、図2(b)のように、工程2により、第2のベースプレート10bの所望の位置に所望のサイズの開口部14bをくりぬく。そして、チップ部品20の設置予定箇所には、チップ部品領域内貫通孔14cをくりぬく。次に、図2(c)のように、工程3により、ベースプレート10bのランド13に、チップ部品20の電極21をはんだ22で接合して、チップ部品20を実装した部品付き内層基板17bを作製する。
Next, as shown in FIG. 2A, the
(工程4)
次に、図3(d)のように、高さが300μm以下の集積回路チップ30で、銅や金などの金属のバンプ電極31を有する集積回路チップ30を用いて、その金属のバンプ電極31の先端にはんだバンプ32を形成し、その集積回路チップ30のはんだバンプ32を赤外線で約200℃に加熱することで、はんだバンプ32を溶かし、この集積回路チップ30をベースプレート10bにバンプ電極31側を向けて(フェイスダウン)、溶けたはんだバンプ32をベースプレート10bのランド13bに接触させる。こうして、図3(e)のように、ベースプレート10bのランド13bに、集積回路チップ30のバンプ電極31をはんだバンプ32ではんだ付けする。
(Process 4)
Next, as shown in FIG. 3D, an
(工程5)
次に、図3(f)のように、ベースプレート10bの集積回路チップ30の下面とベースプレート10bの間の空間のランド13bとバンプ電極31の接続部に、ディスペンサー等で封止樹脂を注入して加熱硬化させて保護樹脂層33を形成した部品付き内層基板17bを作成する。また、先にベースプレート10a上に作成した部品付き内層基板17も、同様に、チップ部品20とランド部13の接続部にディスペンサー等で耐薬品性を有する樹脂を塗布し、加熱硬化させて保護樹脂層33を形成した部品付き内層基板17を作製する。耐薬品性を有する樹脂としては、UV−熱硬化性エポキシ樹脂が好ましい。
(Process 5)
Next, as shown in FIG. 3 (f), a sealing resin is injected into the connecting portion between the
(工程6)
次に、部品付き内層基板17、17b上の配線層11の表面を粗化処理液を用いて粗化処理を行う。この粗化処理は、強アルカリの化学処理で行い、黒化還元処理、硫酸過水系の黒化代替処理(銅粗化処理)等が使用可能である。この粗化処理を行うことにより、配線層11の表面に複雑且つ微細な凹凸を形成し、後記する絶縁樹脂層形成時の樹脂の接着性を向上させ、チップ部品の破損及びチップ部品とランドとの接着部の破損を防止できる。このように配線層11の表面を粗化処理する際に、保護樹脂層33が、はんだ22とはんだバンプ32と集積回路チップ30やチップ部品20の電極21が処理液に汚染されて基板の絶縁性及び耐熱性が劣化するのを防止する。
(Step 6)
Next, the surface of the
(変形例1)
以上の工程5と工程6は、以下の変形工程5−1と変形工程6−1で行うこともできる。
(変形工程5−1)
図3(f)のように、ベースプレート10bの集積回路チップ30の下面とベースプレート10bの間の空間のランド13bとバンプ電極31の接続部に、ディスペンサー等で封止樹脂を注入して加熱硬化させて保護樹脂層33を形成した部品付き内層基板17bを作成する。この際に、先にベースプレート10a上に作成した部品付き内層基板17については、チップ部品20とランド13の接続部には、保護樹脂層33は特に形成しない。(変形工程6−1)
次に、部品付き内層基板17、17b上の銅の配線層11の表面を、脂肪酸カルボン酸1モルに対して2モル以上のアルカノールアミンを含有し銅イオン源とハロゲンイオン源を含有するマイクロエッチング剤で粗化し、次に、配線層11の表面にアゾール化合物と有機酸を含有する水溶液を接触させ配線層11の表面にアゾール化合物の厚い被膜を形成させることで後記する絶縁樹脂層形成時の樹脂の接着性を向上させる処理を行う。この変形工程6−1の処理のマイクロエッチング剤は腐食性が低いため、チップ部品20とランド13の接続部を侵さずに粗化でき、変形工程5−1では、その部分への耐薬品性を有する樹脂の塗布を省略できる。
(Modification 1)
The above steps 5 and 6 can also be performed in the following deformation step 5-1 and deformation step 6-1.
(Deformation step 5-1)
As shown in FIG. 3F, a sealing resin is injected into the connecting portion between the
Next, the surface of the
(工程7)
次に、プリプレグ40の所定位置に、ドリル加工、パンチング、レーザー加工等の孔加工により集積回路チップ30とチップ部品20の大きさのプリプレグ開口部41を形成した開口プリプレグ42を形成する(図4(a)参照)。ここで、プリプレグ開口部41は、集積回路チップ30とチップ部品20の大きさに合わせた孔を加工してあるため、後記する印刷配線板中間体50を形成する際、加熱、加圧成型時の加圧圧力がチップ部品20に集中しないようにでき、チップ部品の位置ずれ、チップ部品破壊、チップ部品20の電極21ととランド13のはんだ22のクラック発生を防止する効果がある。また、プリプレグ40の絶縁材料は、硬化後の基板面方向の熱膨張係数(JIS−C6481で試験した30から120℃における熱膨張係数)が8〜12×10−6/ケルビン程度の小さい値であり、処理条件TMAで試験して得られるガラス転移温度Tg値が160〜170℃程度の高いTgを有する材料を使用する。この特性を有する材料を使用することにより、
ベースプレート10a、10bの絶縁性樹脂板の特性と整合し、以降の製造工程において基板内部にストレスが残留せず基板が反らず製造が安定する効果がある。
(Step 7)
Next, an opening
Matching with the characteristics of the insulating resin plates of the
(工程8)
次に、図4(a)のように、銅箔52の上に厚さが約0.06mmのプリプレグ40と、その上に部品付き内層基板17bと、その上に、チップ部品20を、プリプレグ開口部41によって避けた開口プリプレグ42と、その上に部品付き内層基板17と、その上に厚さが約0.06mmのプリプレグ40と、その上に銅箔51を位置合わせして積層し、加熱、加圧する。この積層工程の条件は、積層開始時点から約30分から60分の間の真空度を4kPa以下に減圧し、その後、大気圧に戻す。基板の加圧は、積層開始時点から10〜30分の間は0.5MPaで加圧し、その後に2〜3MPaに圧力を上げて加圧する。熱盤温度は80℃から130℃まで1.5〜2.5分で昇温し、真空度を大気圧に戻した後に基板温度が170℃以上に達するようにし、その基板温度に達したら加熱保持時間40分以上(例えば45分)保持して積層する。真空度は、基板温度が170℃以上に達する以前に大気圧に戻すが、このタイミングで真空度を大気圧に戻さないと樹脂中に気泡が発生する不具合を生じる。また、基板温度を170℃以上で40分以上保持しないと開口プリプレグ42からの樹脂による印刷配線板中間体50のチップ部品20及び集積回路チップ30と開口プリプレグ42の間の間隙の樹脂による充填性が悪くなる不具合を生じる。
(Process 8)
Next, as shown in FIG. 4 (a), a
この積層工程の際に、プリプレグから溶け出した樹脂が、ベースプレートのチップ部品20の設置面とは反対側の面から、チップ部品領域内貫通孔14a及び14cを通って、チップ部品20とベースプレート10a、10bの間の隙間に充填される。このチップ部品領域内貫通孔14a及び14cの深さは、チップ部品20よりもベースプレート10aおよび10bの厚さが薄いため、チップ部品20の高さより浅い。そのため、これらのチップ部品領域内貫通孔14a及び14cは樹脂により充填し易い効果がある。チップ部品領域内貫通孔14aが、その上に設置するチップ部品20の領域から一部分がはみ出すように形成した場合は、チップ部品領域内貫通孔14aから流入する樹脂が、チップ部品20の領域からはみ出した部分を介してベースプレート10aおよび10bの上下の面間を流通するため、ベースプレート10a又は10bのチップ部品20と反対側の面からチップ部品領域内貫通孔14aを通してチップ部品20を押すことによりチップ部品20がベースプレート10aまたは10bから外される不具合の発生を避けられる効果がある。
In this laminating process, the resin melted from the prepreg passes through the chip component region through
また、平坦なベースプレート10aおよび10bにチップ部品20をはんだ付けして実装し、そのチップ部品20を、プリプレグ開口部41によって避けたベースプレート10aおよび10b上には、開口プリプレグ42が設置されるので、チップ部品20の周囲をチップ部品20と同じ高さの開口プリプレグ42で支え、全空間が充填される効果がある。これにより、チップ部品20とベースプレート10a、10bの間の隙間に積層ボイドを発生させない効果がある。こうして、図4(b)に示すように、部品付き内層基板17と17bがチップ部品20および集積回路チップ30を対向して設置され、その間に開口プリプレグ42が設置され、外側にプリプレグ40による絶縁樹脂層46と47と銅箔51及び52が積層された印刷配線板中間体50を製造する。
Since the
この工程8では、上記の方法以外に、以下のようにして印刷配線板中間体50を製造することもできる。すなわち、第2の製造方法は、銅箔52とその上のプリプレグ40の代わりに樹脂付き銅箔を用い、銅箔51とその下のプリプレグ40の代わりに樹脂付き銅箔を用いて積層して印刷配線板中間体50を製造することもできる。
In this step 8, in addition to the above method, the printed wiring board intermediate 50 can be manufactured as follows. That is, in the second manufacturing method, a copper foil with resin is used instead of the
また、第3の製造方法として、部品付き内層基板17bと、その上の開口プリプレグ42と、その上の部品付き内層基板17のみを積層して、基板温度を170℃以上で40分以上保持する積層工程で基板を積層し、次に、その基板の表裏に樹脂付き銅箔をラミネートして図4(b)に示す印刷配線板中間体50を製造することも可能である。
As a third manufacturing method, only the
(工程9)
次に、印刷配線板中間体50の外層の銅箔51と52をエッチングして除去する。次に、図5(c)のように、印刷配線板中間体50にドリル加工で直径が0.06mmから2mmのスルホール下孔53を形成する。次に、絶縁樹脂層46と47に、高調波YAGレーザやエキシマレーザなどの紫外線レーザ、炭酸ガスレーザなどの赤外線レーザで穴開け加工することで、配線層11のパターン上に直径が0.04mmから0.2mmのビアホール用穴54を形成する。
(Step 9)
Next, the copper foils 51 and 52 on the outer layer of the printed wiring board intermediate 50 are removed by etching. Next, as shown in FIG. 5C, a through-hole
(工程10)
次に、絶縁樹脂層46と47の表面に、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地層(図示せず)を形成する。次に、めっき下地層の外側に、レジストを塗布するか、感光性ドライフィルムを貼着するかの方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターンを形成する。次に、硫酸銅めっき浴中に浸漬し、めっき下地層をカソードにして電解銅めっきを行うことで、図5(d)のように、絶縁樹脂層46と47の表面に配線層56を形成し、配線層56と一体に、ビアホール用穴54を銅めっきで充填したフィルドビアホール55を形成し、スルホール下孔53の側壁面に銅めっきによるスルホールめっき57を形成する。次に、めっきレジストパターンを剥離処理し、めっきレジストパターン下部にあっためっき下地層をフラッシュエッチングで除去し、配線層56のパターンを形成する。
(Process 10)
Next, desmear, plating catalyst application, and electroless copper plating are performed on the surfaces of the insulating resin layers 46 and 47 to form a plating base layer (not shown). Next, a photosensitive layer is formed by applying a resist or a photosensitive dry film on the outside of the plating base layer, and a series of patterning processes such as pattern exposure and development are performed to form a plating resist pattern. Form. Next, the
以上の処理では、配線層56のパターンの形成に、セミアディティブ法を用いたが、これに限定されず、以下のようにして配線総56のパターンを形成することができる。すなわち、先ず、絶縁樹脂層46と47の表面のめっき下地層の外側にめっき下地層をカソードにした電解銅めっきにより、全面形成された配線層56と一体に形成されたフィルドビアホール55とスルホールめっき57を形成し、次に、全面形成された配線層56の外側に、感光性ドライフィルムを貼着して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってエッチングレジストパターンを形成する。そして、そのエッチングレジストパターンを保護膜にして配線層56をエッチングして配線層56のパターンを形成することもできる。
In the above processing, the semi-additive method is used for forming the pattern of the
(工程11)
次に、図5(e)のように、この基板の両面に絶縁樹脂層48を形成する。
(工程12)
次に、図6(f)のように、絶縁樹脂層48の所定位置にスルホール下孔53b、ビアホール用穴54bを形成する。
(工程13)
次に、図6(g)のように、銅めっきにより、ビアホール用穴54bにフィルドビアホール55bを形成し、絶縁樹脂層48の表面に配線層56bを形成し、スルホール下孔53bの側壁面にスルホールめっき57bを形成する。さらに必要であれば、絶縁樹脂層、フィルドビアホール及び配線層56b形成を所定回数繰り返すことにより、所望の層数の配線層56bを形成する。
(Step 11)
Next, as shown in FIG. 5E, insulating resin layers 48 are formed on both surfaces of the substrate.
(Step 12)
Next, as shown in FIG. 6 (f), through-hole
(Step 13)
Next, as shown in FIG. 6 (g), a filled via
(工程14)
次に、この基板にCZ処理を施し、次に、感光性ソルダーレジストをスプレーコート、ロールコート、カーテンコート、スクリーン法で約20μmの厚さに塗布し乾燥させて外層にソルダーレジストを形成する。または感光性ドライフィルム・ソルダーレジストをロールラミネートで基板に貼り付けてソルダーレジストを形成する。次に、ソルダーレジストを露光・現像し外部接続パッド用開口部を開口させ、加熱硬化させる。次に、外部接続パッド用開口部に、無電解Niめっきを3μm以上形成し、その上に無電解Auめっきを0.03μm以上形成する。無電解Auめっきは1μm以上形成することも可能である。更にその上にはんだプリコートすることも可能である。また、無電解めっきでなく、電解Niめっきを3μm以上形成し、その上に電解Auめっきを0.5μm以上形成することも可能である。あるいは、めっき処理以外に、タフエースなどの有機防錆皮膜を形成することも可能である。
(工程15)
出来上がった基板の外形をダイサーなどで加工することで、個々の部品内蔵印刷配線板を得る。
(Step 14)
Next, the substrate is subjected to CZ treatment, and then a photosensitive solder resist is applied to a thickness of about 20 μm by spray coating, roll coating, curtain coating, or screen method and dried to form a solder resist on the outer layer. Alternatively, a photosensitive dry film / solder resist is attached to a substrate by roll lamination to form a solder resist. Next, the solder resist is exposed and developed to open an opening for the external connection pad, and is cured by heating. Next, 3 μm or more of electroless Ni plating is formed in the external connection pad opening, and 0.03 μm or more of electroless Au plating is formed thereon. The electroless Au plating can be formed to 1 μm or more. Further, it is possible to pre-coat with solder. Further, instead of electroless plating, electrolytic Ni plating can be formed to 3 μm or more, and electrolytic Au plating can be formed thereon to 0.5 μm or more. Alternatively, an organic rust preventive film such as tough ace can be formed in addition to the plating treatment.
(Step 15)
The printed circuit board with built-in components is obtained by processing the outer shape of the finished board with a dicer.
また、本実施形態で、図5(d)のスルホールめっき57、及び図6(g)のスルホールめっき57bを、スルホール下孔53及び53bの孔の空間全体を充填する充填型のスルホールめっき57、57bで形成することも可能である。
Further, in this embodiment, the through-
本実施形態では、チップ部品20及び集積回路チップ30をベースプレート10a、10bのランド13及び13bにはんだ22及びはんだバンプ312で接合した部品付き内層基板17a、17bを形成し、工程8の積層工程で、部品付き内層基板17a、17bのチップ部品20及び集積回路チップ30を対向させて、その基板間に開口プリプレグ42を挟んで、積層して印刷配線板中間体50を形成した。そして、その積層の際に、チップ部品20とベースプレート10a、10bとの間の隙間に、チップ部品領域内貫通孔14a、14cを通して十分に樹脂が充填されて積層ボイドの発生を防いだので、完成した部品内蔵印刷配線板に部品をはんだ付けする際の加熱処理によってチップ部品20の電極21とランド13を接合するはんだが再溶融しても、そのはんだは位置を移動せず、内蔵したチップ部品20のランド13間が再溶融はんだで短絡する不具合は発生しない、信頼性の高い部品内蔵印刷配線板が得られる効果がある。そのため、チップ部品20の電極21とランド13を接合するはんだ付けに高温はんだを使わないでも良いため、はんだ付け温度を高温にせずベースプレート10a、10bに与える損傷を少なくできるので品質の良い部品内蔵印刷配線板が得られる効果がある。
In this embodiment, the component-attached
<第2の実施形態>
第2の実施形態として、図7のように、チップ部品領域内貫通孔14cを形成したベースプレート10bに、チップ部品20の表面にディスペンサー等で保護樹脂液を塗布し、その保護樹脂液をベースプレート10bのチップ部品領域内貫通孔14cから流出させることで、チップ部品20とベースプレート10bの間隙を保護樹脂で充填した保護樹脂層33を形成しても良い。一方、集積回路チップ30を、バンプ電極31を上方に向け(フェイスアップ)、背面を接着剤34でベースプレート10bに接着して設置して部品付き内層基板17bを形成し、工程8の積層工程で、図4に示すように、こうして形成した部品付き内層基板17bと開口プリプレグ40等を積層して印刷配線板中間体を形成し、その後のビルドアップ工程を経て、所望の部品内蔵印刷配線板を製造することも可能である。
<Second Embodiment>
As a second embodiment, as shown in FIG. 7, a protective resin liquid is applied to the surface of the
また、本発明は、チップ部品20の厚さより薄い絶縁性樹脂板にチップ部品領域内貫通孔14aを形成し配線層11及びランド13を形成したベースプレート10aに、そのチップ部品領域内貫通孔14a上にチップ部品20を設置し、その電極21を配線層11のランド13にはんだ付けした部品付き内層基板17を製造することに特徴がある。図4に示す工程8の積層工程において、必ずしも、第2の部品付き内層基板17bを対向させずに、部品付き内層基板17のチップ部品20を避けるプリプレグ開口部41を形成した開口プリプレグ42とプリプレグ40と銅箔51および52を積層することで、部品内蔵印刷配線板を得ることができる。その場合においても、積層の際に、チップ部品20とベースプレート10aとの間の隙間に、チップ部品領域内貫通孔14aを通して十分に樹脂が充填されて積層ボイドの発生を防ぎ、完成した部品内蔵印刷配線板に部品をはんだ付けする際の加熱処理によってもチップ部品20の電極21とランド13を接合するはんだが位置を移動せず、内蔵したチップ部品20のランド13間が再溶融はんだで短絡する不具合が発生しない、信頼性の高い部品内蔵印刷配線板が得られる効果がある。
Further, the present invention provides a
なお、本発明のベースプレート10a又は10bの配線層11に、造りこみ素子設置用のランド13を形成し、そのランド13に電気接続する抵抗体ペーストをスクリーン印刷して内部抵抗部品を形成し、そのベースプレート10a又は10bにチップ部品20を設置して部品付き内層基板17又は17bを形成することができる。それに対して、以降の第1の実施形態の工程5から工程15の製造工程により、部品内蔵印刷配線を製造することができる。
In addition, a
10a、10b……ベースプレート
11、56、56b・・・配線層
13、13b・・・ランド
14、14b・・・開口部
14a、14c・・・チップ部品領域内貫通孔
17、17b・・・部品付き内層基板
20・・・チップ部品
21・・・電極
22・・・はんだ
30・・・集積回路チップ
31・・・バンプ電極
32・・・はんだバンプ
33・・・保護樹脂層
34・・・接着剤
40・・・プリプレグ
41・・・プリプレグ開口部
42・・・開口プリプレグ
46、47、48・・・絶縁樹脂層
50・・・印刷配線板中間体
51、52……銅箔
53、53b・・・スルホール下孔
54、54b・・・ビアホール用穴
55、55b・・・フィルドビアホール
57、57b・・・スルホールめっき
10a, 10b ...
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157595A JP2009302437A (en) | 2008-06-17 | 2008-06-17 | Component built-in printed wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157595A JP2009302437A (en) | 2008-06-17 | 2008-06-17 | Component built-in printed wiring board and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302437A true JP2009302437A (en) | 2009-12-24 |
Family
ID=41549003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157595A Pending JP2009302437A (en) | 2008-06-17 | 2008-06-17 | Component built-in printed wiring board and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302437A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113891582A (en) * | 2021-09-26 | 2022-01-04 | 东莞康源电子有限公司 | Novel method for processing embedded chip carrier plate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204167A (en) * | 2001-10-26 | 2003-07-18 | Matsushita Electric Works Ltd | Sheet material for circuit board and manufacturing method thereof, and multilayer board and manufacturing method thereof |
JP2004311736A (en) * | 2003-04-08 | 2004-11-04 | Nec Toppan Circuit Solutions Inc | Method for manufacturing built-up multilayer wiring board incorporating chip comp0nents |
JP2006041000A (en) * | 2004-07-23 | 2006-02-09 | Cmk Corp | Component built-in printed wiring board and its manufacturing method |
JP2007035689A (en) * | 2005-07-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | Method of manufacturing electronic component built-in substrate |
-
2008
- 2008-06-17 JP JP2008157595A patent/JP2009302437A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204167A (en) * | 2001-10-26 | 2003-07-18 | Matsushita Electric Works Ltd | Sheet material for circuit board and manufacturing method thereof, and multilayer board and manufacturing method thereof |
JP2004311736A (en) * | 2003-04-08 | 2004-11-04 | Nec Toppan Circuit Solutions Inc | Method for manufacturing built-up multilayer wiring board incorporating chip comp0nents |
JP2006041000A (en) * | 2004-07-23 | 2006-02-09 | Cmk Corp | Component built-in printed wiring board and its manufacturing method |
JP2007035689A (en) * | 2005-07-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | Method of manufacturing electronic component built-in substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113891582A (en) * | 2021-09-26 | 2022-01-04 | 东莞康源电子有限公司 | Novel method for processing embedded chip carrier plate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4434315B2 (en) | Manufacturing method of multilayer wiring board | |
JP4192657B2 (en) | Manufacturing method of build-up multilayer wiring board with built-in chip parts | |
JP2010251688A (en) | Component built-in printed wiring board and manufacturing method of the same | |
JP2009200389A (en) | Method of manufacturing electronic component built-in board | |
JP2008300636A (en) | Printed wiring board, its manufacturing method, electronic component housing board using the printed wiring board and its manufacturing method | |
WO1998056220A1 (en) | Single-sided circuit board and method for manufacturing the same | |
JP5688162B2 (en) | Method for manufacturing component-embedded substrate and component-embedded substrate manufactured using this method | |
JP5163806B2 (en) | Manufacturing method of component built-in module and component built-in module | |
TWI549582B (en) | A method for manufacturing a part-embedded substrate, and a part-embedded substrate manufactured by using the method | |
JP5555368B1 (en) | Wiring board manufacturing method | |
JP2008124247A (en) | Substrate with built-in component and its manufacturing method | |
JP2015076599A (en) | Electronic component built-in printed circuit board and manufacturing method of the same | |
JP2008300819A (en) | Printed circuit board and method for manufacturing the same | |
JP2009147026A (en) | Circuit board and manufacturing method thereof | |
KR100699237B1 (en) | Manufacturing Method for Embedded Printed Circuit Board | |
KR100704922B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
JP2009302437A (en) | Component built-in printed wiring board and method of manufacturing the same | |
JP2009117753A (en) | Printed circuit board with built-in components and its manufacturing method | |
KR20120019144A (en) | Method for manufacturing a printed circuit board | |
JP5766387B2 (en) | Electronic component built-in type two-layer wiring board and electronic component built-in type two-layer wiring board | |
KR100796981B1 (en) | Method for manufacturing printed circuit board | |
JP6147549B2 (en) | Manufacturing method of printed wiring board with built-in component and printed wiring board with built-in component | |
JP2008235640A (en) | Circuit board and circuit board manufacturing method | |
JP4451238B2 (en) | Manufacturing method of component-embedded substrate and component-embedded substrate | |
KR100888562B1 (en) | Method of fabricating an active device embedded printer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130130 |