JP2009302211A - Substrate, composite substrate, semiconductor package, device with semiconductor package, and method of manufacturing substrate - Google Patents
Substrate, composite substrate, semiconductor package, device with semiconductor package, and method of manufacturing substrate Download PDFInfo
- Publication number
- JP2009302211A JP2009302211A JP2008153514A JP2008153514A JP2009302211A JP 2009302211 A JP2009302211 A JP 2009302211A JP 2008153514 A JP2008153514 A JP 2008153514A JP 2008153514 A JP2008153514 A JP 2008153514A JP 2009302211 A JP2009302211 A JP 2009302211A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- hole
- conductive member
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Description
本発明は、導電部材の凸部、及び弾性を有する開脚部等を有した導電体と、該導電体を保持する貫通孔とを有する、基板、複合基板、半導体パッケージ、半導体パッケージを備えた装置及び基板の製造方法に関するものである。 The present invention includes a substrate, a composite substrate, a semiconductor package, and a semiconductor package, each including a conductor having a convex portion of a conductive member, an elastic leg portion, and the like, and a through-hole that holds the conductor. The present invention relates to an apparatus and a method for manufacturing a substrate.
半導体パッケージの分野において、高密度な配線からなる集積回路から、中間の各種基板を経由して、比較的配線密度の低い、電子機器への接続部品としてのマザーボードへの配線形態を決定する必要がある。実際の配線の物理的な構造においては、様々な技術課題があって、それらに対応しながら実装配線設計が進められており、この実装配線の形態が製品の一層の小型化、工程の簡素化、品質の向上及び生産効率の向上に貢献している。電子機器の中でも、コンピュータ関連機器における実装配線の形態については、マイクロプロセッサのパッケージとしてのピン・グリッド・アレイ(PGA)が、機器のマザーボード上のソケットに結合されて広く使用されている。マザーボードと中間の基板の配線層との接続形態については、応力に対して緩衝性を有する機構に関して、特許文献1に「スプリング状の外部電極を有する配線層」が開示されている。また、集積回路パッケージのプリント基板への着脱については、特許文献2に「基板への着脱を容易に行うことができるリードピン」が開示されている。
従来の基板においては、基板に応力緩衝材としてのスプリングを設ける工程において、スプリングの取り付け、スプリングが定置されるべき基板側の孔とスプリング本体との相対的位置関係の制御、スプリングを取り付ける際のスプリング本体の姿勢位置制御、又は基板との嵌合等について、その実現が困難であった。また、集積回路パッケージにおける接合部のリードピンの取り付けについても、複雑な工程を有していた。 In the conventional substrate, in the step of providing a spring as a stress buffer material on the substrate, the spring is attached, the relative positional relationship between the hole on the substrate side where the spring is to be placed and the spring body, and the spring is attached. It has been difficult to realize the posture position control of the spring body or the fitting with the substrate. In addition, the attachment of the lead pins at the joints in the integrated circuit package has complicated processes.
本発明は、このような課題を解決するためになされたものであって、自走位置決めができ、弾性をもつ導電体を有する、基板、複合基板、半導体パッケージ、半導体パッケージを備えた装置及び基板の製造方法を提供することができる。 The present invention has been made to solve the above-described problems, and is a substrate, a composite substrate, a semiconductor package, an apparatus and a substrate including a semiconductor package, which can perform self-running positioning and have an elastic conductor. The manufacturing method of can be provided.
上記目的を達成するため、本発明の基板は、接続端子を有する基板であって、導電部材の凸部及び導電部材の弾性を有する開脚部を有した導電体と、該導電体を保持する貫通孔を有するように構成することができる。 In order to achieve the above object, a substrate of the present invention is a substrate having a connection terminal, and has a conductor having a convex portion of the conductive member and an open leg portion having elasticity of the conductive member, and holds the conductor. It can be configured to have a through hole.
また、上記目的を達成するため、本発明の基板は、接続端子を有する基板であって、導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、該導電体を保持する貫通孔とを有するように構成することができる。 In order to achieve the above object, the substrate of the present invention is a substrate having connection terminals, a conductor having convex portions of the conductive member, an open leg portion having elasticity of the conductive member, and a position setting rod. And a through hole for holding the conductor.
また、上記目的を達成するため、本発明の製造方法は、導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、該導電体を保持する貫通孔とを有する基板の製造方法であって、該導電体が整列治具により整列される整列工程と、前記整列工程により該整列治具内に整列された該導電体と該貫通孔との相互位置設定を、該整列治具を動かすことにより行う、位置決め工程と、該整列治具の押しつけにより該導電体が該貫通孔に挿入される挿入工程とを有するように構成することができる。 In order to achieve the above object, the manufacturing method of the present invention includes a conductive member having a convex portion of a conductive member, an open leg portion having elasticity of the conductive member, and a position setting rod, and a through hole that holds the conductive member. A method of manufacturing a substrate having a hole, wherein the conductor is aligned by an alignment jig, and the conductor and the through-hole aligned in the alignment jig by the alignment process are mutually connected. The positioning may be performed by moving the alignment jig, and may include a positioning process and an insertion process in which the conductor is inserted into the through hole by pressing the alignment jig.
本発明により、自走位置決めができ、弾性をもつ導電体を有する、基板、複合基板、半導体パッケージ、半導体パッケージを備えた装置及び基板の製造方法を提供することができた。 According to the present invention, it is possible to provide a substrate, a composite substrate, a semiconductor package, an apparatus including the semiconductor package, and a method for manufacturing the substrate, which can perform self-running positioning and have an elastic conductor.
以下、図面を参照して、本発明を実施するための最良の実施の形態を説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
(第1の実施の形態)
本発明の第1の実施の形態は、導電体を有する基板の1形態である。係る基板は、半導体装置等がマザーボードに実装された装置全体の、中間の基板として使用される。
(First embodiment)
The first embodiment of the present invention is a form of a substrate having a conductor. Such a substrate is used as an intermediate substrate of the entire device in which a semiconductor device or the like is mounted on a motherboard.
図1Aは、半導体パッケージを備えた装置10における、実装用基板100とマザーボード90との電気的接続及び機械的接続のための中間の基板10Aを例示している。
FIG. 1A illustrates an
図1Bは、本発明に係る基板及び導電体の構成を例示する図である。絶縁性を有する基板1の本体に設けられた貫通孔2が形成する空間に、凸部4と弾性を有する開脚部6とを有する導電体3が挿入されている。導電体3は、貫通孔表面のめっき層2a及び導電性ペースト7によって接続端子8と導通している。基板1の本体の材質としては、フェノール樹脂、エポキシ樹脂等を使用する。
FIG. 1B is a diagram illustrating the configuration of a substrate and a conductor according to the present invention. A
(基板の形態)
図1Bにおいて基板1の本体は、実装の設計条件に応じて、その配線密度や、積層数を種々に変えて用いる。例えば、複数の配線層及び絶縁層が交互に積層され、配線層同士が電気的に接続されている構造の基板を用いる。また、その基板が、接続すべきマザーボードの電気的接続端子との導通にのみ使用され、配線層の構造や貫通孔の表面にめっきを必要としない場合には、穿孔した基板1の本体に、直接導電体3を装着する構造とする。
(Board form)
In FIG. 1B, the main body of the
図1Cは、穿孔された基板の本体の貫通孔に導電体を装着した構造の基板を例示している。基板11の本体に穿孔された貫通孔12に、導電体13の凸部14が圧入され、導電性ペースト17により固定され、基板11の表面11a側との導通がとられた例である。
FIG. 1C illustrates a substrate having a structure in which a conductor is mounted in a through-hole of a main body of the perforated substrate. In this example, the
図1Dは、上記の図1B又は図1Cと異なり、導電体を、水平に置いた基板の平面の鉛直方向から貫通孔106内に落とし込んで固定する形体の基板を例示している。なお、基板の本体には、樹脂以外にも、配線密度或いは実装の設計条件等により、シリコンやセラミックの材料を用いることができる。寸法を例示すると、基板の厚さは200μm、貫通孔の開口径は200μm以上、導電体の高さは300μmから600μm、導電体の直径は200μmから400μmである。導電体の一例として、高さは300μm、直径は200μmである。
FIG. 1D exemplifies a substrate having a shape in which a conductor is dropped into the through
(導電体の形態1)
本発明に係る導電体は、基板との組合せ時の自走位置決め、マザーボードとの弾性を有する接続及び導通等の機能を発揮するために、その構成要素に、凸部、弾性を有する開脚部及び位置設定用鍔を有している。その形状は、板状体、板状体の集合、又は立体形状等を使用することができる。
(Conductor form 1)
The conductor according to the present invention includes a convex portion and an elastic leg portion in order to exhibit functions such as self-running positioning in combination with the substrate, elastic connection with the motherboard, and conduction. And a position setting hook. As the shape, a plate-like body, a set of plate-like bodies, a three-dimensional shape, or the like can be used.
図2Aは、板状体の集合の導電体のユニットを例示している。導電体ユニット23は、基板の貫通孔(図示せず)へ挿入されるべき凸部24、弾性を有する開脚部26、及び位置設定用鍔25を有している。導電体ユニット23は、基板の貫通孔(図示せず)へ挿入され、位置設定用鍔25が貫通孔の縁辺と接することにより、その貫通孔方向の位置が定められる。ここに、凸部24は、板状の凸状態の部分24−1及び24−2の集合体である。凸部24の傾斜する面22の傾斜角度αについては、概ね30度とするが、基板の貫通孔への挿入時の自走位置決めの状態又は摩擦の状況等に応じて、傾斜角度を増減して変化させたり、或いは面自体を、凹曲面又は凸曲面に形成することができる。
FIG. 2A illustrates a unit of conductors in a set of plate-like bodies. The conductor unit 23 includes a
図2Bは、導電体のユニットの切断線A−A(図2A)による断面図である。導電体ユニット23は、2個の個片20及び21で構成され、各個片の形状は、貫通孔へ挿入される方向(図2Bの紙面垂直方向)から見てその開度βを概ね90度として折り曲げられた形状である。その加工方法としては、ポンチとダイスによる型曲げ、板材のプレス加工等を用いる。板形状に応じて熱加工を行う。個片20及び21の相互の位置設定については、図2Bに示すように背面を突き合わせて接触させて行うほか、図2Cに示すように、個片の各背面に凹凸の溝を形成して嵌合する形態にすれば、より安定した位置を保持することができる。このような弾性を有する導電体の材料としては、りん青銅、ベリリウム銅等を利用する。
FIG. 2B is a cross-sectional view of the conductor unit taken along section line AA (FIG. 2A). The conductor unit 23 is composed of two
また、導電体ユニット23の2個の個片20,21の開度βは、図2Bの例では、概ね90度であるが、βは180度未満であれば、個片の背面同士を突き合わせて集合させることができるので、本基板を応用した半導体パッケージのマザーボードへの実装状況や導電体の生産状況に応じて、適宜βを設定することができる。
In addition, the opening β of the two
図2Dは、βを120度としたときの導電性ユニットの切断線A−A(図2A)による断面図である。 FIG. 2D is a cross-sectional view taken along the cutting line AA (FIG. 2A) of the conductive unit when β is 120 degrees.
図2Eは、βを60度としたときの導電性ユニットの例である。個片の個数は、2個に限定することなく、この例のように3個使用してユニットを形成することもでき、この場合には、挿入方向から見て少なくとも3方向に、各個片が延在している形態となる。 FIG. 2E is an example of the conductive unit when β is 60 degrees. The number of pieces is not limited to two, and a unit can be formed by using three pieces as in this example. In this case, each piece is placed in at least three directions as viewed from the insertion direction. It becomes the extended form.
(導電体の形態2)
本発明の導電体の形態2は、立体形状の材料を基に形成される導電体ユニットの例示である。
(Conductor form 2)
The
図3Aは、鍛造または切削加工により形成された導電体の形状を例示している。導電体ユニット13は、その先端部37の断面積が根元部38の断面積より小となる凸部14、位置設定用鍔15、及び弾性を有する開脚部16によって構成されている。鍛造または切削加工された導電体は、歪み矯正の熱加工等を要する場合もある。
FIG. 3A illustrates the shape of the conductor formed by forging or cutting. The
図3Bは、導電体が基板平面の鉛直方向から落とし込まれて固定される形体の、図1Dの基板に使用される導電体の形状を例示している。図1Dにおける貫通孔106の縁辺107に沿いながら導電体自体が落とし込まれるように、導電体の貫通孔との接触面31がテーパー形状を有している。
FIG. 3B illustrates the shape of the conductor used in the substrate of FIG. 1D in a configuration in which the conductor is dropped and secured from the vertical direction of the substrate plane. The
図3Cは、同様に、導電体の貫通孔への落とし込みを容易にするため、導電体の貫通孔との接触面の下部32が面取りされている導電体の例である。
Similarly, FIG. 3C is an example of a conductor in which the
図3Dは、同様に、導電体の貫通孔への落とし込みを容易にするため、導電体の貫通孔との接触面の下部33が曲面加工されている導電体の例である。
Similarly, FIG. 3D is an example of a conductor in which the
(導電体の基板への装着1)
以下に、上記の基板と導電体との装着の実施の形態を例示する。
(Mounting of conductor to substrate 1)
Hereinafter, embodiments of mounting the above-described substrate and conductor will be exemplified.
図4Aは、整列治具40の上に整列した導電体3が、整列治具40の動きによって、基板1に設けられた貫通孔2に自走位置決めされて、挿入が完了した状態を例示する図である。ここに「自走位置決め」とは、導電体3が、貫通孔2に挿入され固定される際に、導電体の凸部4の有する斜辺部54と貫通孔2の縁辺9との摺動によって、導電体3が移動して、挿入位置に設定されることを示している。
4A illustrates a state in which the
図4Bは、1つの導電体付近の点線範囲(図4A)の拡大図の例示である。導電体の凸部4が、その先端4aが貫通孔2の縁辺9に接して、貫通孔2に挿入される直前の状態を示している。整列治具40における各々の導電体3の受け入れ位置(X方向及びY方向)は、概ね、基板における挿入されるべき貫通孔の位置に、予め合わせてあり、導電体の凸部4の先端4aは、貫通孔2の開口部内の範囲に位置している。
FIG. 4B is an illustration of an enlarged view of a dotted line range (FIG. 4A) near one conductor. The
図4Cは、前図4Bの初期挿入の状態に引き続いて、導電体の凸部4が、整列治具40の貫通孔方向(Z方向)の基板側への押しつけにより、貫通孔2に半ば挿入された状態を示す図である。整列治具40の本体に形成された、導電体3を受け入れる導電体受け入れ部分41の形状の拡がりの寸法は、X方向(基板1の面1aに平行な紙面内の方向)及びY方向(紙面に垂直な方向)において、導電体3の開脚部6の拡がり寸法よりも大きい寸法である。このような寸法の余裕によって、導電体3は、貫通孔2との位置ずれがあったとしても、導電体の凸部4の斜辺部54と貫通孔2の縁辺9との摺動によって、X―Y方向に整列治具40の表面40aに沿って自走することにより、挿入されるべき貫通孔の位置に挿入される。
4C, after the initial insertion state of FIG. 4B, the
図4Dは、各々の導電体3の、基板1の貫通孔2への挿入が完了した状態を示す図である。導電体3の位置設定用鍔5の接触面が、貫通孔2の縁辺9に到達して、貫通孔の挿入方向の位置が定まる。
FIG. 4D is a diagram illustrating a state in which each
図4Eは、基板1において、導電体への導通確保と導電体の固定を目的に、導電体3の基板1に対する反対面側から導電性ペースト7を塗布している状態を示す図である。
FIG. 4E is a diagram illustrating a state in which the
(導電体の基板への装着2)
図4Fは、導電体の凸部が基板の貫通孔へ圧入される基板の例示である。導電体の凸部14が基板の貫通孔12へ圧入される。基板11の機能が、再配線を必要とせず、導電体13の導通のみの機能である場合には、導通のための貫通孔の表面のめっき等は不要であり、基板本体を穿孔し、その貫通孔に導電体を圧入して、当該基板を形成する。このときの貫通孔12と導電体の凸部14との嵌合の度合いは、導電体13の圧入による程度のものである。導電体13の貫通孔12への挿入時の位置合わせについては、導電体13の凸部14の先端部の断面積が根元部の断面積より小さい形状であるので、精密な相互位置合わせを要しない。貫入した導電体13は、貫通孔12を有する基板11の弾性により、保持され、貫通孔12の径方向の位置が固定される。導電体13が自走して貫通孔12に挿入される状態及び位置設定用鍔15による位置設定については、上記(導電体の基板への装着1)の場合と同様である。
(Mounting the conductor on the substrate 2)
FIG. 4F is an illustration of a substrate in which the convex portion of the conductor is press-fitted into the through hole of the substrate. The
図4Gは、導電性ペースト7を基板11に対して導電体13の反対側より貫通孔12に充填していることを示す図である。充填及び塗布に際して真空印刷等真空環境を使用することにより、ボイドの発生を抑制することができ、緻密な充填をすることができるので、品質の優れた基板を製造することができる。
FIG. 4G is a view showing that the through-
貫通孔に導電体を圧入する図4F及び4Gの基板の場合には、基板の材質として、ベークライトやプラスチック等の絶縁材を適宜選択できるので、廉価なパッケージを効果的に製造することができる。 In the case of the substrate of FIGS. 4F and 4G in which a conductor is press-fitted into the through hole, an insulating material such as bakelite or plastic can be appropriately selected as the material of the substrate, so that an inexpensive package can be manufactured effectively.
(第1の実施の形態の効果1)
従来の、基板又は半導体装置への弾性を有する導電体の固定は、次の図5に例示するように、各々の端子ごとに形成しなければならなかった。
(
Conventional fixing of a conductive material to a substrate or a semiconductor device has to be formed for each terminal as illustrated in FIG.
図5は、従来の、応力緩衝のためのスプリング状の外部電極51を有する、半導体パッケージ50を例示する図である。スプリング状の外部電極51が外部電極52に直接接合されて、更に半導体パッケージ50が、スプリング状の外部電極51を介してマザーボード53の電極55に接続される。このように、各々の端子ごとに形成しなければならなかった従来の形態に対し、第1の実施の形態によれば、弾性体の設置を容易に行うことができ、実装用の基板または半導体パッケージを備えた装置等についての品質の向上、生産性の向上に効果を上げることができる。
FIG. 5 is a diagram illustrating a
(第1の実施の形態の効果2)
本発明の導電体を有する基板の他の効果は、従来パッケージに必要であったPGAパッケージやLGAパッケージにおけるソケットを不要にすることによる、半導体パッケージ全体の厚み分の削減効果である。
(
Another effect of the substrate having the conductor according to the present invention is an effect of reducing the thickness of the entire semiconductor package by eliminating the need for the socket in the PGA package or the LGA package that has been necessary for the conventional package.
図6Aは、従来のPGA(ピン・グリッド・アレイ)61がソケット62によりマザーボード63へ実装される形態を例示する図である。
FIG. 6A is a diagram illustrating a configuration in which a conventional PGA (pin grid array) 61 is mounted on a
図6Bは、従来のLGA(ランド・グリッド・アレイ)64がソケット65によりマザーボード66へ実装される形態を例示する図である。このように、従来のコンピュータ関連機器における実装配線の形態については、マイクロプロセッサのパッケージに接続端子ピンを設けたPGAや、マイクロプロセッサのパッケージ側には接続端子ピンを有さず、マザーボード上のソケットにピンが設けられたLGAが、マザーボード上のソケットに結合されて広く使用されている。本発明によれば、図6A又は図6Bのような従来の例に示されるソケットの電気的接続及び機械的固定の機能を確保しつつ、かつソケットの厚さを不要として、小型の形状を特徴とする半導体パッケージを備えた装置を提供することができる。
FIG. 6B is a diagram illustrating a configuration in which a conventional LGA (Land Grid Array) 64 is mounted on a
(第1の実施の形態の応用例)
本発明の第1の実施の形態の応用例は、半導体チップ又は半導体装置を搭載すべき高密度実装基板と本発明に係る基板よりなる複合基板についての1形態である。
(Application example of the first embodiment)
An application example of the first embodiment of the present invention is one form of a composite substrate comprising a high-density mounting substrate on which a semiconductor chip or a semiconductor device is to be mounted and a substrate according to the present invention.
図7Aは、半導体装置を搭載するための実装用基板100が、導電体3を基板1に装着した状態の中間の基板10Aに搭載された複合基板120を例示している。実装用基板100には、ビルドアップ基板等の多層の高密度配線基板が使用される。多層の高密度配線基板が使用される理由は、搭載すべき半導体チップの表面の高密度の配線レベルから、電子機器の構成部品として使用されるマザーボードの配線レベルへの、再配線の機能が必要とされるからである。また、多層基板自体の反りの防止又はたわみの補強等の目的で、銅等の材質のスティフナ74を使用する。実装用基板100の、導電体3が装着された中間の基板10Aとの接続は、電気的接続端子71上の銅コアボール72を介して、中間の基板10A上の電気的接続端子8と接続することにより行われる。銅コアボール72は、銅を材料とする球体とはんだの表面層とで構成され、バンプ接続体としての機能を有する。なお、半導体チップの表面配線レベルとマザーボードの配線レベルに応じて、実装用基板100の積層の数及び各層の配線密度を増減することができる。
FIG. 7A illustrates a
図7Bは、図7Aにおける導電体が装着された中間の基板10Aの代わりに、図1Dに示した形態の基板109を用いた場合の、複合基板130の図を例示している。基板109における電気接続端子のうち、導電体105の端面104について、端面自体が電気接続端子となっている点で、図7Aの場合と異なっている。実装用基板100の形態は、図7Aの場合と同様である。図7Bの銅コアボール72は、導電体105の端面104と当接して接続しているので、はんだを主な接続用部材としている場合と異なり、リフロー等の場合のはんだの熱的疲労や流動等により生じる導電体の位置ずれ等を懸念する必要がない。このようにして接続された実装用基板100と基板109との間隙75は、ほぼ銅コアボールの外形寸法分の距離があり、必要に応じて、当空間に充填樹脂(アンダーフィラー)を注入して複合基板130が形成される。なお、配線密度について、各配線層における接続端子のピッチPを例示すると、銅コアボールにおいてP1=0.4mm、導電体の開脚部においてP2=1.26mmである。また、複合基板120(図7A)又は130(図7B)における実装用基板100の外形寸法は、通常、接続される対象の中間の基板10A又は109の外形寸法より小さくなるように設計され、高密度実装における製造費用の最小化の効果が得られる。
FIG. 7B illustrates a diagram of the
図7Cは、図1Cに示した基板11と実装用基板77との電気的接続からなる、複合基板を例示している。基板11の実装用基板との接続面11aに設けた段差78によって、実装用基板77との間隙が確保され、充填樹脂79が充填される。
FIG. 7C illustrates a composite substrate including the electrical connection between the
(第1の実施の形態の適用例1)
図8Aは、複合基板120(図7A)における実装用基板100に半導体チップ110を搭載した半導体パッケージ80Aの例を示している。
(Application example 1 of the first embodiment)
FIG. 8A shows an example of a
図8Bは、複合基板130(図7B)における実装用基板100に半導体チップ110を搭載した半導体パッケージ80Bの例を示している。図8A及び図8Bにおいて、半導体チップの接続端子ピッチP0は、例えばP0=0.15mmである。また、半導体チップ110の箇所には、接続端子のピッチを適宜選択した他の半導体装置を代わりに搭載してもよい。実装用基板100と基板10A(図8A)との間隙又は実装用基板100と基板109(図8B)との間隙には、充填樹脂81が充填される。
FIG. 8B shows an example of a semiconductor package 80B in which the
(第1の実施の形態の適用例2)
本発明の第1の実施の形態の適用例2は、半導体パッケージのマザーボードへの搭載の形態である。
(Application example 2 of the first embodiment)
Application example 2 of the first embodiment of the present invention is a form of mounting a semiconductor package on a mother board.
図9Aは、マザーボード90への半導体パッケージ80Aの搭載の形態を例示している。半導体パッケージ80Aをマザーボード90に搭載して固定する際には、半導体パッケージ80A側の導電体3の開脚部6が、その弾性により開脚しつつ、マザーボード90の電気的接続端子91の上に圧着される。半導体パッケージ80Aのマザーボード90への固定には、半導体パッケージ80A及びマザーボード90を把持する機械的クランプの手段を使用する。マザーボード90の電気的接続端子のピッチP2は、例えばP2=1.26mmである。
FIG. 9A illustrates a form of mounting the
図9Bは、マザーボード90への半導体パッケージ80Bの搭載の形態を例示している。搭載及び固定の形態については、上記の図9Aの場合と同様である。
FIG. 9B illustrates a form of mounting the semiconductor package 80B on the
(第2の実施の形態)
本発明の第2の実施の形態は、基板の製造方法の形態を例示するものである。本実施の形態は、導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、導電体を保持する貫通孔とを有する基板の製造方法であって、導電体が整列治具により整列される整列工程と、整列工程により整列された導電体と貫通孔との相互位置設定を、整列治具を動かすことにより行う位置決め工程と、整列治具の押しつけにより導電体が貫通孔に挿入される挿入工程とを有する基板の製造方法の形態の例示である。
(Second Embodiment)
The second embodiment of the present invention exemplifies a form of a substrate manufacturing method. The present embodiment is a method of manufacturing a substrate having a conductive member having a convex portion of a conductive member, an open leg portion having elasticity of the conductive member, and a position setting rod, and a through hole for holding the conductive material. An alignment step in which the conductors are aligned by the alignment jig, a positioning step in which the conductors and the through holes aligned in the alignment step are set by moving the alignment jig, and the pressing of the alignment jig It is an illustration of the form of the manufacturing method of a board | substrate which has an insertion process by which a conductor is inserted in a through-hole by this.
図10は、本実施の形態の製造方法のフローを例示する図である。当フローは、準備の工程(工程1から工程3まで)、導電体の位置決めと挿入の工程(工程4から工程7まで)及び複合基板以降の製造工程(工程8から工程13まで)に分けられる。準備の工程においては、工程1は整列治具の準備、工程2は基板の準備、工程3は導電体の準備であり、これらの各工程は、並行して進めることができる。
FIG. 10 is a diagram illustrating a flow of the manufacturing method of the present embodiment. This flow is divided into preparation steps (from
(準備の工程)
工程1は、整列治具の準備に関する工程である。予め整列治具を用意する。その整列治具の表面は、整列のために受け入れられるべき導電体が当治具に沿って滑らかに移動できるような、平面加工が必要である。また、(導電体の基板への装着1)における図4Cの説明に記述したように、整列治具の本体に形成された導電体の受け入れ部分の形状は、導電体の開脚部の拡がり寸法より大きい寸法である。
(Preparation process)
図11Aは、整列治具の全体を例示する図である。 FIG. 11A is a diagram illustrating the entire alignment jig.
図11Bは、図11Aの切断線S−Sによる整列治具の断面であって、整列治具40が導電体3を受け入れた状態の、導電体受け入れ部分44の例示である。図11Bに示す構造の整列治具が、X方向(紙面左右方向)及びY方向(紙面垂直方向)の両方向に自由に動く状態にあり、貫通孔の挿入方向への整列治具の押しつけにより導電体が自走し、導電体が貫通孔へ挿入されるべき位置の位置決めがなされる。導電体3を貫通孔の位置に精度よく導くために、整列治具40の本体を、X方向及びY方向の両方向に抵抗なく自由に滑り移動させることのできる軸受42を使用する。軸受42は、ニードルベアリングを容するリテーナを組合わせて構成される。また、必要に応じて、軸受42と同様な構造のX方向及びY方向の両方向へ移動させうる軸受43を、個々の導電体受け入れ部分44に使用することにより、個々の導電体3のX方向及びY方向の両方向への移動に自由度が増加して、挿入の位置決めの精度を向上させることができる。
FIG. 11B is a cross-sectional view of the alignment jig taken along the cutting line SS of FIG. 11A and shows an example of the conductor receiving portion 44 in a state where the
図10において、工程2は基板の準備に関する工程である。予め基板を用意する。その基板は、(第1の実施の形態)の(基板の形態)に記述したように、フェノール樹脂、エポキシ樹脂その他の材料を用いて積層した基板本体に、機械加工またはレーザ加工により穿孔し、必要に応じて貫通孔の表面にめっき層を形成する(図1A〜図1D)。
In FIG. 10,
工程3は、導電体の準備に関する工程である。予め導電体を用意する。導電体は、(第1の実施の形態)の(導電体の形態1)及び(導電体の形態2)の図2Aから図3Dまでの各図に例示した導電体を使用する。
(導電体の位置決めと挿入の工程)
工程4は、整列治具により導電体を整列させる工程である。前の工程3で形成された導電体を、整列治具の受け入れ部分の空間に整列させる。
(Process for positioning and inserting conductors)
工程5は、導電体の自走位置決めの工程である。(導電体の基板への装着1)の図4Bに示すように、整列治具40と基板1との粗位置決めを行う。その後、整列治具40の貫挿孔2の挿入方向(Z方向)への押しつけにより、導電体の凸部4の斜辺部54と貫通孔2の縁辺9との摺動によって、導電体3が、X―Y方向に整列治具40の表面40a(図4C)に沿って自走することにより、挿入されるべき貫通孔の位置に移動する。
工程6は、導電体の貫通孔への挿入の工程である。整列治具40の、貫挿孔2の挿入方向(Z方向)への押しつけが継続することによって、図4Cの挿入の状態を経て、図4Dの状態に至るまで、導電体の凸部4の貫通孔への挿入が進行していく。なお、(導電体の基板への装着2)における図4Fで示したように、導電体を基板本体の貫通孔に圧入して、基板を形成する場合もある。
工程7は、導電性ペーストの塗布・充填の工程であり、図4Eにその形態が例示されている。
(複合基板以降の製造工程)
工程9は、(第1の実施の形態の応用例)に示された複合基板の形成の工程である。工程8で予め用意された実装用基板と、工程7を完了した基板との接続を例示している。図7Aにおける実装用基板100と基板10A、図7Bにおける実装基板100と基板109及び図7Cにおける実装用基板77と基板11が、各々、接続した形体の例を示している。
(Manufacturing process after composite substrate)
工程11は、実装用基板に半導体チップが搭載される半導体パッケージの形成の工程である。工程10で予め用意された半導体チップが、(第1の実施の形態の適用例1)の図8A及び図8Bに示された実装用基板100に搭載されて、半導体パッケージ80A及び80Bが形成される。
工程13は、半導体パッケージのマザーボードへの搭載の工程である。工程12で予め用意されたマザーボードに、(第1の実施の形態の適用例2)の図9A及び図9Bに示された半導体パッケージ80A及び80Bが搭載される。当工程により、半導体パッケージを備えた基板90A及び90Bが形成される。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。 The preferred embodiment of the present invention has been described in detail above. However, the present invention is not limited to the above-described embodiment, and various modifications can be made to the above-described embodiment without departing from the scope of the present invention. And substitutions can be added.
1,11,109 基板
2,12,106 貫通孔
2a 貫通孔表面のめっき層
3,105 導電体
4,14,24 凸部
4a 先端
5,15,25 位置設定用鍔
6,16,26 開脚部
7,17 導電性ペースト
8,71,91 接続端子
9,107 貫通孔の縁辺
10 半導体パッケージを備えた装置
10A 中間の基板
13,23 導電体ユニット
20,21 個片
22 凸部24の傾斜する面
24−1,24−2 凸状態の部分
37 先端部
38 根元部
40 整列治具
40a 整列治具の表面
41,44 導電体受け入れ部分
42,43 軸受
54 斜辺部
72 銅コアボール
74 スティフナ
77,100 実装用基板
79,81 充填樹脂
80A,80B 半導体パッケージ
90 マザーボード
90A,90B 半導体パッケージを備えた装置
104 端面
110 半導体チップ
120,130 複合基板
α 傾斜角度
β 開度
1, 11, 109
40
Claims (14)
導電部材の凸部及び導電部材の弾性を有する開脚部を有した導電体と、
該導電体を保持する貫通孔を有する基板とを有することを特徴とする接続端子を有する基板。 A substrate having connection terminals,
A conductor having a projecting portion of the conductive member and an open leg portion having elasticity of the conductive member;
And a substrate having a through-hole for holding the conductor.
導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、
該導電体を保持する貫通孔とを有することを特徴とする基板。 A substrate having connection terminals,
A conductive member having a convex portion of the conductive member, an open leg portion having elasticity of the conductive member, and a position setting rod;
A substrate having a through hole for holding the conductor.
該導電体を保持する貫通孔とを有する基板の製造方法であって、
該導電体が整列治具により整列される整列工程と、
前記整列工程により該整列治具内に整列された該導電体と該貫通孔との相互位置設定を、該整列治具を動かすことにより行う、位置決め工程と、
該整列治具の押しつけにより該導電体が該貫通孔に挿入される挿入工程とを有することを特徴とする、該基板の製造方法。 A conductive member having a convex portion of the conductive member, an open leg portion having elasticity of the conductive member, and a position setting rod;
A method of manufacturing a substrate having a through hole for holding the conductor,
An alignment step in which the conductor is aligned by an alignment jig;
A positioning step of performing mutual position setting of the conductor and the through hole aligned in the alignment jig by the alignment step by moving the alignment jig;
And a step of inserting the conductor into the through hole by pressing the alignment jig.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008153514A JP2009302211A (en) | 2008-06-11 | 2008-06-11 | Substrate, composite substrate, semiconductor package, device with semiconductor package, and method of manufacturing substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008153514A JP2009302211A (en) | 2008-06-11 | 2008-06-11 | Substrate, composite substrate, semiconductor package, device with semiconductor package, and method of manufacturing substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302211A true JP2009302211A (en) | 2009-12-24 |
Family
ID=41548827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008153514A Pending JP2009302211A (en) | 2008-06-11 | 2008-06-11 | Substrate, composite substrate, semiconductor package, device with semiconductor package, and method of manufacturing substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302211A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8802751B2 (en) | 2009-07-17 | 2014-08-12 | Arkema Inc. | Impact-modified polycarbonate/polyester or polycarbonate/polyamide compositions |
-
2008
- 2008-06-11 JP JP2008153514A patent/JP2009302211A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8802751B2 (en) | 2009-07-17 | 2014-08-12 | Arkema Inc. | Impact-modified polycarbonate/polyester or polycarbonate/polyamide compositions |
US9527991B2 (en) | 2009-07-17 | 2016-12-27 | Arkema Inc. | Impact-modified polycarbonate/polyester or polycarbonate/polyamide compositions |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5500870B2 (en) | Substrate with connection terminal and socket for electronic parts | |
KR101353650B1 (en) | Composite contact for fine pitch electrical interconnect assembly | |
US8179692B2 (en) | Board having connection terminal | |
JP5478155B2 (en) | Board with connection terminal | |
US7857631B2 (en) | Socket with a housing with contacts with beams of unequal lengths | |
JP5788166B2 (en) | Connection terminal structure, manufacturing method thereof, and socket | |
JPWO2010047141A1 (en) | Female connector, male connector to be assembled to it, and electrical / electronic equipment using them | |
CN101295699A (en) | Substrate with pin, wiring substrate and semiconductor device | |
US8152535B2 (en) | Socket having two relay boards and a frame for holding a terminal to connect an electronic device to a mounting board | |
JP2022029697A (en) | Connector assembly | |
US6791035B2 (en) | Interposer to couple a microelectronic device package to a circuit board | |
US20150264810A1 (en) | Circuit board and manufacturing method of circuit board | |
JP3013807B2 (en) | Method for forming bumps on wiring board | |
JP2009302211A (en) | Substrate, composite substrate, semiconductor package, device with semiconductor package, and method of manufacturing substrate | |
JP4842761B2 (en) | Electrical connection body and manufacturing method thereof | |
JP5794833B2 (en) | Connection terminal, manufacturing method thereof, and socket | |
JP2001284520A (en) | Circuit board for semiconductor chip mounting, manufacturing method for the circuit board, circuit board for relay connecting, semiconductor device and connecting structure between the semiconductor devices | |
JP2011171168A (en) | Socket, connection structure of socket and electronic device, and semiconductor device | |
JP2013197040A (en) | Flat wiring material, and mounting body using the same | |
JP2008177299A (en) | Laminated mounting structure | |
JP2007012961A (en) | Wiring board | |
TW202329545A (en) | High performance interposer and chip socket | |
TWM637322U (en) | Package structure | |
JP2010062306A (en) | Semiconductor device and method of manufacturing the same | |
JP2006332114A (en) | Connection substrate, semiconductor device, and process for producing connection substrate |