JP2009301571A - 半導体装置およびそのブート方法 - Google Patents
半導体装置およびそのブート方法 Download PDFInfo
- Publication number
- JP2009301571A JP2009301571A JP2009191595A JP2009191595A JP2009301571A JP 2009301571 A JP2009301571 A JP 2009301571A JP 2009191595 A JP2009191595 A JP 2009191595A JP 2009191595 A JP2009191595 A JP 2009191595A JP 2009301571 A JP2009301571 A JP 2009301571A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- program
- semiconductor device
- boot
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】セキュアLSI1は、ブートプログラムを記憶するブートROM60を備えている。ブートプログラムは、モードIDが示す現在の動作モードに応じて、そのシーケンスが制御される。モードIDがプログラムを開発するための開発モードを示すときは、外部メモリ100に記憶された任意の外部プログラムの実行が可能である。一方、モードIDが商品としての商品モードを示すときは、正当性が証明された外部プログラムのみを実行する。
【選択図】図1
Description
ブートプログラムを記憶するブートROMと、
商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちのいずれか一つを、現在の動作モードとして示すモードIDを記憶するためのモードID記憶手段と、
外部メモリに記憶された外部プログラムの正当性を検証するためのプログラム検証部とを備え、
前記ブートプログラムは,前記モードID記憶手段に記憶されたモードIDが示す現在の動作モードに応じて、そのシーケンスが制御されるものであり、かつ、
前記モードIDが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムの実行が可能である一方、前記モードIDが前記商品モードを示すときは、前記プログラム検証部によって正当性が証明された外部プログラムのみを実行するものである。
前記半導体装置内のブートROMからブートプログラムを起動するステップと、
前記ブートプログラムの実行によって、前記モードID記憶手段に記憶されたモードIDが示す現在の動作モードを判定するステップと、
前記ブートプログラムの実行によって、外部メモリに記憶された外部プログラムの正当性を検証するステップとを備え、
前記モードIDが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムに処理が遷移する一方、前記モードIDが前記商品モードを示すときは、外部プログラムの正当性が証明された場合のみ、当該外部プログラムへと処理が遷移するものである。
モードIDが「11」のとき、セキュアLSI1は商品動作モードになり、実装モードフラグの値に応じて(SD0)、プログラム実装処理SD1、または通常ブート処理SD2を実行する。商品実装フェーズPD1では、プログラム実装処理SD1が実行される。商品動作フェーズPD2では、通常ブート処理SD2が実行される。
(フラグ“済” かつ 書き込み不可領域)… 書き込み不可
(フラグ“済” かつ 通常領域) … 書き込み可
(フラグ“未” かつ 書き込み不可領域)… 書き込み可
(フラグ“未” かつ 通常領域) … 書き込み可
2 暗号化部
10 セキュアメモリ
11 書き換え不可領域
20 秘密鍵演算処理部(暗号化演算部)
30 鍵生成・更新シーケンサ(暗号化制御部)
31 モードID格納レジスタ
41 モードID格納レジスタ
50 外部インターフェース
60 ブートROM
100 外部メモリ
Claims (19)
- ブートプログラムを記憶するブートROMと、
商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちのいずれか一つを、現在の動作モードとして示すモードIDを記憶するためのモードID記憶手段と、
外部メモリに記憶された外部プログラムの正当性を検証するためのプログラム検証部とを備え、
前記ブートプログラムは,前記モードID記憶手段に記憶されたモードIDが示す現在の動作モードに応じて、そのシーケンスが制御されるものであり、かつ、
前記モードIDが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムの実行が可能である一方、前記モードIDが前記商品モードを示すときは、前記プログラム検証部によって正当性が証明された外部プログラムのみを実行する
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記ブートプログラムは、前記プログラム検証部によって正当性が証明された外部プログラムを、当該半導体装置内部に読み込むものである
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記モードID記憶手段は、前記モードIDを書き換え不可能な状態で記憶する
ことを特徴とする半導体装置。 - 請求項3記載の半導体装置において、
前記モードID記憶手段の書き換えの可否を制御するフラグをさらに備え、
前記モードID記憶手段にモードIDが書き込まれたとき、前記フラグのフラグ値が所定の値に設定され、前記モードID記憶手段が書き換え不可能な状態になる
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
モードID格納レジスタをさらに備え、
前記ブートプログラムは、前記モードID記憶手段に記憶されたモードIDを、前記モードID格納レジスタに設定する
ことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記ブートプログラムは、各動作モードで共通する第1のシーケンスと、動作モード毎に異なる第2のシーケンスとを有しており、
前記第1のシーケンスにおいて、前記モードID格納レジスタにモードIDが設定される
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記商品モードにおいてプログラムまたはデータを復号化するために必要なパラメータを記憶する鍵処理部をさらに備え、
前記ブートプログラムは、前記鍵処理部への前記パラメータの設定を行う
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記プログラム検証部は、外部プログラムのハッシュ値を演算し、予め記憶されているハッシュ値と当該演算されたハッシュ値との比較を行うことにより、当該外部プログラムの正当性を検証する
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記外部メモリは、フラッシュメモリであり、
前記フラッシュメモリからプログラム及びデータを読み込むためのインターフェース部をさらに備えた
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記商品モードにおいて、前記外部プログラムは、前記半導体装置毎に固有の固有鍵によって暗号化された状態で、前記外部メモリに記憶されている
ことを特徴とする半導体装置。 - 商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちいずれか一つを、現在の動作モードとして示すモードIDを記憶するためのモードID記憶手段を有する半導体装置を、ブートする方法であって、
前記半導体装置内のブートROMからブートプログラムを起動するステップと、
前記ブートプログラムの実行によって、前記モードID記憶手段に記憶されたモードIDが示す現在の動作モードを判定するステップと、
前記ブートプログラムの実行によって、外部メモリに記憶された外部プログラムの正当性を検証するステップとを備え、
前記モードIDが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムに処理が遷移する一方、前記モードIDが前記商品モードを示すときは、外部プログラムの正当性が証明された場合のみ、当該外部プログラムへと処理が遷移する
ことを特徴とする半導体装置のブート方法。 - 請求項11記載の半導体装置のブート方法において、
正当性が証明された外部プログラムを、前記半導体装置内部に読み込むステップをさらに備えた
ことを特徴とする半導体装置のブート方法。 - 請求項11記載の半導体装置のブート方法において、
前記モードIDが、前記モードID記憶手段に書き換え不可能な状態で記憶される
ことを特徴とする半導体装置のブート方法。 - 請求項13記載の半導体装置のブート方法において、
前記モードID記憶手段にモードIDが書き込まれたとき、前記モードID記憶手段の書き換えの可否を制御するフラグのフラグ値を所定の値に設定し、前記モードID記憶手段を書き換え不可能な状態にする
ことを特徴とする半導体装置のブート方法。 - 請求項11記載の半導体装置のブート方法において、
前記ブートプログラムの実行によって、前記モードID記憶手段に記憶されたモードIDを、前記半導体装置内部のモードID格納レジスタに設定するステップをさらに備えた
ことを特徴とする半導体装置のブート方法。 - 請求項15記載の半導体装置のブート方法において、
前記ブートプログラムは、各動作モードで共通する第1のシーケンスと、動作モード毎に異なる第2のシーケンスとを有しており、
前記第1のシーケンスにおいて、前記モードID格納レジスタにモードIDを設定する
ことを特徴とする半導体装置のブート方法。 - 請求項11記載の半導体装置のブート方法において、
前記モードIDが前記商品モードを示すとき、前記ブートプログラムの実行によって、プログラムまたはデータを復号化するために必要なパラメータを設定するステップをさらに備えた
ことを特徴とする半導体装置のブート方法。 - 請求項11記載の半導体装置のブート方法において、
外部プログラムの正当性の検証を、前記外部プログラムのハッシュ値を演算し、予め記憶されているハッシュ値と当該演算されたハッシュ値との比較を行うことにより,行う
ことを特徴とする半導体装置のブート方法。 - 請求項11記載の半導体装置のブート方法において、
前記商品モードにおいて、前記外部プログラムは、前記半導体装置毎に固有の固有鍵によって暗号化された状態で、前記外部メモリに記憶されている
ことを特徴とする半導体装置のブート方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191595A JP4676547B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置およびそのブート方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191595A JP4676547B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置およびそのブート方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009112470A Division JP4580024B2 (ja) | 2009-05-07 | 2009-05-07 | コンテンツ再生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009301571A true JP2009301571A (ja) | 2009-12-24 |
JP4676547B2 JP4676547B2 (ja) | 2011-04-27 |
Family
ID=41548343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009191595A Expired - Lifetime JP4676547B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置およびそのブート方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4676547B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016015020A (ja) * | 2014-07-02 | 2016-01-28 | 株式会社デンソー | マイクロコンピュータ及びセキュリティ設定システム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6441947A (en) * | 1987-08-07 | 1989-02-14 | Hitachi Ltd | Semiconductor integrated circuit |
JPH11259330A (ja) * | 1998-03-06 | 1999-09-24 | Hitachi Ltd | 評価用モジュール、評価用マイクロコンピュータチップ、及びデバッグシステム |
JPH11282667A (ja) * | 1998-03-31 | 1999-10-15 | Nakamichi Corp | 多重鍵方式の暗号処理機能を有するマイクロプロセッサ |
JP2000122931A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | デジタル集積回路 |
WO2000057278A1 (en) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Information processing device |
JP2002108477A (ja) * | 2000-09-29 | 2002-04-10 | Glory Ltd | 同型cpuを備えた複数ユニットから成る装置の初期化方法 |
-
2009
- 2009-08-21 JP JP2009191595A patent/JP4676547B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6441947A (en) * | 1987-08-07 | 1989-02-14 | Hitachi Ltd | Semiconductor integrated circuit |
JPH11259330A (ja) * | 1998-03-06 | 1999-09-24 | Hitachi Ltd | 評価用モジュール、評価用マイクロコンピュータチップ、及びデバッグシステム |
JPH11282667A (ja) * | 1998-03-31 | 1999-10-15 | Nakamichi Corp | 多重鍵方式の暗号処理機能を有するマイクロプロセッサ |
JP2000122931A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | デジタル集積回路 |
WO2000057278A1 (en) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Information processing device |
WO2000057290A1 (fr) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Processeur d'informations |
JP2002108477A (ja) * | 2000-09-29 | 2002-04-10 | Glory Ltd | 同型cpuを備えた複数ユニットから成る装置の初期化方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016015020A (ja) * | 2014-07-02 | 2016-01-28 | 株式会社デンソー | マイクロコンピュータ及びセキュリティ設定システム |
Also Published As
Publication number | Publication date |
---|---|
JP4676547B2 (ja) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3881942B2 (ja) | 暗号化部を有する半導体装置 | |
JP4099039B2 (ja) | プログラム更新方法 | |
US8190912B2 (en) | Program development method, program development supporting system, and program installation method | |
KR100792287B1 (ko) | 자체 생성한 암호화키를 이용한 보안방법 및 이를 적용한보안장치 | |
US20070180271A1 (en) | Apparatus and method for providing key security in a secure processor | |
EP2270707B1 (en) | Loading secure code into a memory | |
US10880082B2 (en) | Rekeying keys for encrypted data in nonvolatile memories | |
JP2009025907A (ja) | 半導体集積回路装置及びその信号処理方法 | |
JP4676547B2 (ja) | 半導体装置およびそのブート方法 | |
JP4580024B2 (ja) | コンテンツ再生方法 | |
JP4336690B2 (ja) | 外部インターフェースを有する半導体装置 | |
JP2010033613A (ja) | 情報処理装置 | |
JP2010033603A (ja) | 情報処理装置 | |
JP4580030B2 (ja) | セキュアデバイス | |
JP2007272923A (ja) | サーバ | |
JP2007272923A5 (ja) | ||
JP2007249996A (ja) | プログラム開発支援装置およびプログラム実装方法 | |
JP2009169989A (ja) | プログラム実装方法および情報処理装置 | |
JP2004280678A (ja) | データ処理装置、およびデータ処理方法 | |
JPH11282756A (ja) | 秘密デ−タ管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4676547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |