JP2009300941A - Method for manufacturing magneto-optical spatial light modulator - Google Patents

Method for manufacturing magneto-optical spatial light modulator Download PDF

Info

Publication number
JP2009300941A
JP2009300941A JP2008158084A JP2008158084A JP2009300941A JP 2009300941 A JP2009300941 A JP 2009300941A JP 2008158084 A JP2008158084 A JP 2008158084A JP 2008158084 A JP2008158084 A JP 2008158084A JP 2009300941 A JP2009300941 A JP 2009300941A
Authority
JP
Japan
Prior art keywords
magneto
layer
tft
piezoelectric
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008158084A
Other languages
Japanese (ja)
Inventor
Yoichi Suzuki
洋一 鈴木
Shogo Ishikawa
省吾 石川
Mutsumi Kimura
睦 木村
Hideo Oi
秀夫 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Ryukoku University
Original Assignee
FDK Corp
Ryukoku University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp, Ryukoku University filed Critical FDK Corp
Priority to JP2008158084A priority Critical patent/JP2009300941A/en
Publication of JP2009300941A publication Critical patent/JP2009300941A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To easily perform polarization treatment of a piezoelectric body without damaging a TFT while keeping a temperature process rule after following a fundamental concept that a magneto-optical layer, a piezoelectric layer and a thin film transistor circuit layer are accumulated in this order from a lower side and to improve characteristics of the TFT without deterioration of the characteristics of the piezoelectric body. <P>SOLUTION: Defect repairing treatment by steam annealing is performed in a stage that a MOS structure of the TFT is formed after the magneto-optical layer (YIG 12) and the piezoelectric layer (PZT 16) are formed on a substrate 10. Contact holes 30 are formed in a gate electrode and in a source/drain region, a flat conductive film 36 for collectively connecting them through the contact holes is provided, an electric field is applied between the flat conductive film and a common electrode 14 of the piezoelectric layer to perform polarization and then the flat conductive film is removed. Thereby, the magneto-optical layer, the piezoelectric layer and the thin film transistor circuit layer are layered in this order on the substrate. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、TFT(薄膜トランジスタ)を搭載し逆圧電効果を利用して画素を制御する方式の磁気光学空間光変調器を製造する方法に関し、更に詳しく述べると、磁気光学層と圧電層を積層し、更に薄膜トランジスタ回路層のTFTMOS構造まで作製した後、アニールによる欠陥修復処理を行い、次いでベタ導電膜(ほぼ全面にわたる導電膜)を形成して前記圧電層を一括分極し、その後、残りのプロセスを実施してTFT及びアクティブ・マトリックス式電気配線を完成させるようにした磁気光学空間光変調器の製造方法に関するものである。この技術は、光メモリ、光ストレージ、光ディスプレイ等において、磁気光学効果を利用して入射光をイメージファイルやページデータに高速で変調する空間光変調器に有用である。   The present invention relates to a method of manufacturing a magneto-optic spatial light modulator having a TFT (thin film transistor) and controlling a pixel using an inverse piezoelectric effect, and more specifically, a magneto-optic layer and a piezoelectric layer are laminated. Further, after the TFTMOS structure of the thin film transistor circuit layer is fabricated, defect repair processing by annealing is performed, and then a solid conductive film (conductive film covering almost the entire surface) is formed to collectively polarize the piezoelectric layer, and then the remaining processes are performed. The present invention relates to a method of manufacturing a magneto-optic spatial light modulator which is implemented to complete a TFT and an active matrix electric wiring. This technology is useful for a spatial light modulator that modulates incident light into an image file or page data at high speed using the magneto-optical effect in an optical memory, an optical storage, an optical display, or the like.

空間光変調器は、入射光の振幅、位相あるいは偏光の状態を空間的に変調するデバイスであり、多数の画素決定要素を2次元的に配列した構成となっている。このような2次元アレイ状の画素配列をもつ空間光変調器は、情報を高速で並列処理可能なことから、光学情報処理システム、光コンピューティング、プロジェクターTV、動画ホログラム記録、光体積記録などを実現するキーデバイスとして注目されている。これらの分野では、大量の情報を高速で処理する必要があることから、空間光変調器としては、動作速度が大きいこと、また信頼性が高いことが重要視される。そのため、近年、磁性膜の磁気光学効果(ファラデー効果)を利用する磁気光学方式のデバイスについて鋭意研究開発が進められている。   The spatial light modulator is a device that spatially modulates the amplitude, phase, or polarization state of incident light, and has a configuration in which a large number of pixel determining elements are two-dimensionally arranged. Since the spatial light modulator having such a two-dimensional array of pixels can process information in parallel at high speed, an optical information processing system, optical computing, projector TV, moving image hologram recording, optical volume recording, etc. It is attracting attention as a key device to be realized. In these fields, since it is necessary to process a large amount of information at high speed, it is important for the spatial light modulator to have a high operating speed and high reliability. Therefore, in recent years, diligent research and development has been progressing on magneto-optical devices utilizing the magneto-optical effect (Faraday effect) of magnetic films.

従来の磁気光学空間光変調器は、電流を供給することで画素決定要素に磁界を印加し制御する電流駆動方式であったが、最近、逆圧電効果を利用して各画素決定要素に個別に応力を付与可能とし該画素決定要素の磁化方向を制御するように構成して消費電力及び発熱の低減を図る電圧駆動方式が提案されている(特許文献1参照)。後者の方式では、例えば、多数の画素決定要素を含んでいる磁気光学層と、自ら変形することで各画素決定要素に応力を与える圧電体と、該圧電体を挟み各画素決定要素に対応した位置で交差するように配置した第1及び第2の導体層を備えた構造となる。ここで磁気光学層をLPE法で成膜する場合、故意に膜に対して面内に磁気スピンが向き易いように、組成(格子ミスマッチ)等を設計する。更に育成温度を制御することで、成長誘導異方性により結晶の状態で面に垂直方向に向き易い磁気スピンに変えておく。そこに磁気歪が発生すると誘導異方性は緩和され、従来の面内方向に磁気スピンが向き易い磁気特性に変化していく。または磁気歪により反転磁界が変化するので、追加の外部制御磁界を用いても磁気スピンの方向を制御することもできる。このように磁気光学層の各画素決定要素は、与えられた応力の大きさに応じて磁気特性が変化して磁化方向が設定される。この方式は、電圧駆動式であるため電流が殆ど流れないので、発熱の問題を解消でき、圧電体(PZT:チタン酸ジルコン酸鉛)の高速動作により高フレーム速度が得られる利点がある。   Conventional magneto-optic spatial light modulators were current-driven systems that applied and controlled a magnetic field to pixel decision elements by supplying current, but recently, each pixel decision element has been individually utilized using the inverse piezoelectric effect. There has been proposed a voltage drive system that is configured to be able to apply stress and control the magnetization direction of the pixel determining element to reduce power consumption and heat generation (see Patent Document 1). In the latter method, for example, a magneto-optical layer including a large number of pixel determining elements, a piezoelectric body that applies stress to each pixel determining element by being deformed by itself, and each pixel determining element is sandwiched between the piezoelectric bodies. The first and second conductor layers are arranged so as to intersect at positions. Here, when the magneto-optical layer is formed by the LPE method, the composition (lattice mismatch) or the like is designed so that the magnetic spin is intentionally in-plane with respect to the film. Further, by controlling the growth temperature, it is changed to a magnetic spin that is easily oriented in the direction perpendicular to the plane in the crystalline state due to the growth-induced anisotropy. When magnetostriction occurs there, the induced anisotropy is relaxed, and the magnetic characteristics are changed so that the magnetic spin is easily directed in the conventional in-plane direction. Alternatively, since the reversal magnetic field changes due to magnetostriction, the direction of magnetic spin can be controlled using an additional external control magnetic field. As described above, each pixel determining element of the magneto-optical layer changes its magnetic characteristics in accordance with the applied stress and sets the magnetization direction. Since this method is a voltage drive type, since almost no current flows, the problem of heat generation can be solved, and there is an advantage that a high frame speed can be obtained by high-speed operation of a piezoelectric body (PZT: lead zirconate titanate).

しかし、このような電圧駆動式の磁気光学空間光変調器は、画素決定要素が多くなるとコントラストが低下する問題が生じていた。最近、これらの利点を生かしつつ、画素決定要素数が多くなっても表示のコントラストが低下せず、データ処理の高信頼性を維持できるように、TFTを搭載してアクティブ・マトリックス駆動形式とすることが提案されている。このような構造の場合、磁気光学層と圧電層と薄膜トランジスタ回路層の作製を、どのような手順で実施するかが、デバイス作製上、大きなキーポイントとなる。   However, such a voltage-driven magneto-optic spatial light modulator has a problem in that the contrast decreases as the number of pixel determining elements increases. Recently, taking advantage of these advantages, TFTs are mounted to form an active matrix drive so that display contrast does not decrease even when the number of pixel determining elements increases, and high reliability of data processing can be maintained. It has been proposed. In the case of such a structure, a major key point in device fabrication is how the magneto-optic layer, piezoelectric layer, and thin film transistor circuit layer are fabricated.

デバイスの製造においては、通常、プロセス温度(取り扱い上の温度)が高温な層ほど先行して作製するルールがある。磁気光学空間光変調器の場合、磁気光学層のYIG(イットリウム鉄ガーネット結晶膜)は、融点が約900℃以上であるため、成膜方法を問わずそれに準じた温度に加熱され、更に、磁気特性向上のために通常、アニールにより約1000℃以上に加熱される。次に圧電体(例えばPZT)の成膜は、気相法や液相法が代表的であり、ペロブスカイト構造の結晶性を引き出すためのアニール、もしくは脱水、水酸基の焼成では約600℃に加熱される。他方、TFTは、低温プロセスを駆使すれば、製造温度は約500℃以下であるが、配線にアルミニウムを使用した場合には550℃以上にすると配線問題を招くし、900℃以上ではドーパントの再分布に影響をもたらす。従って、これらの構成素子のプロセス温度を考慮すれば、磁気光学層/圧電層/薄膜トランジスタ回路層の順に積層する構造が妥当である。   In the manufacture of a device, there is usually a rule that a layer having a higher process temperature (handling temperature) precedes. In the case of a magneto-optic spatial light modulator, the YIG (yttrium iron garnet crystal film) of the magneto-optic layer has a melting point of about 900 ° C. or higher, so that it is heated to a temperature corresponding to it regardless of the film formation method. In order to improve the characteristics, it is usually heated to about 1000 ° C. or higher by annealing. Next, film formation of a piezoelectric body (for example, PZT) is typically a vapor phase method or a liquid phase method, and is heated to about 600 ° C. in annealing, dehydration, or hydroxyl group firing for extracting crystallinity of the perovskite structure. The On the other hand, the TFT is manufactured at a temperature of about 500 ° C. or less if a low temperature process is used. However, when aluminum is used for the wiring, if the temperature is 550 ° C. or higher, wiring problems occur. Influence distribution. Therefore, considering the process temperature of these components, a structure in which the magneto-optic layer / piezoelectric layer / thin film transistor circuit layer are laminated in this order is appropriate.

ところが、このような磁気光学層/圧電層/薄膜トランジスタ回路層の積層構造を、下層から順序よく作製すると、次のような弊害が生じる。
(1)圧電体には分極処理が必要であるが、キュリー点に達すると分極が消滅し、通常、キュリー点の半分の温度に達した時点で、その圧電特性は著しく劣化する。例えば、PZTは強誘電体の中でもキュリー点が高い部類に属するが、360℃程度である。従って、PZTを分極処理した後の工程で180℃以上の高温にさらされると、圧電体は機能を果たさなくなる。つまり、薄膜トランジスタ回路層のプロセス温度には耐えられないということになる。
(2)この問題を解決するため、薄膜トランジスタ回路層の形成工程後に分極を行うことが考えられるが、薄膜トランジスタ回路層の形成工程まで終了したデバイスでは、圧電層は薄膜トランジスタ回路層の下方に位置し、一方は共通電極であるものの他方は個別電極であるため、分極するためにはアクティブ・マトリックス化している全てのTFTをONにして、更にソース側に分極のための電圧を印加しなければならない。従って、全てのゲートとソースに個別の電圧を印加しなければならない。通常、画素決定要素の数は膨大なので、走査線+信号線と同数の触針を備えた特別なフィクスチャー(電圧印加用の治具)を用意する必要がある。しかも、圧電体を完全に分極するためには大きな電界強度が必要となるが、そうするとTFTの薄い絶縁層が破壊される恐れが大きい。そこで、破壊を防ぐためには、キュリー点近くの高温下で自発分極を動きやすくして、10V程度の比較的低電圧で行うことになるが、数百℃の環境下でTFTを駆動することは好ましくない。このように、分極作業は極めて困難となる。
However, if such a laminated structure of magneto-optical layer / piezoelectric layer / thin film transistor circuit layer is manufactured in order from the lower layer, the following adverse effects occur.
(1) A polarization process is required for a piezoelectric body, but when the Curie point is reached, the polarization disappears, and usually when the temperature reaches half of the Curie point, the piezoelectric characteristics are significantly deteriorated. For example, PZT belongs to a class having a high Curie point among ferroelectrics, but it is about 360 ° C. Therefore, if the PZT is exposed to a high temperature of 180 ° C. or higher in the process after the polarization treatment, the piezoelectric body does not function. That is, it cannot withstand the process temperature of the thin film transistor circuit layer.
(2) In order to solve this problem, it is conceivable to perform polarization after the thin film transistor circuit layer forming step, but in a device that has been completed up to the thin film transistor circuit layer forming step, the piezoelectric layer is located below the thin film transistor circuit layer, Since one is a common electrode and the other is an individual electrode, in order to polarize, it is necessary to turn on all active matrix TFTs and apply a voltage for polarization to the source side. Therefore, separate voltages must be applied to all gates and sources. Usually, since the number of pixel determining elements is enormous, it is necessary to prepare a special fixture (jig for voltage application) having the same number of styluses as the scanning lines + signal lines. Moreover, in order to completely polarize the piezoelectric body, a large electric field strength is required, but in that case, there is a high possibility that the thin insulating layer of the TFT is destroyed. Therefore, in order to prevent destruction, the spontaneous polarization easily moves at a high temperature near the Curie point and is performed at a relatively low voltage of about 10V. It is not preferable. Thus, the polarization operation becomes extremely difficult.

これらの懸念事項を解消しない限り、TFTを搭載した磁気光学光空間変調器の量産化は困難である。しかしながら、磁気光学層/圧電層/薄膜トランジスタ回路層の積層構造を、下から順番に積み上げていく概念を根底から覆したならば、開発労力や費用が著しく増大してしまう。   Unless these concerns are resolved, mass production of magneto-optic spatial light modulators equipped with TFTs is difficult. However, if the concept of stacking the magneto-optic layer / piezoelectric layer / thin film transistor circuit layer in order from the bottom is overturned, the development effort and cost will be significantly increased.

ところで、液晶や有機ELなどのフラットパネルディスプレイにはTFTが搭載されているが、近年、この種のTFTでは、高圧水蒸気アニールと呼ばれる処理手法が注目されている。これは、高圧の水蒸気雰囲気中で水熱合成反応を起こさせることで、結晶欠陥の修復や界面特性の向上を実現できる技術である。この技術を使えば、特性が劣化したTFTでも欠陥を修復し特性を回復させることができる。TFT搭載・逆圧電効果利用方式の磁気光学空間光変調器でもTFTの特性改善に高圧水蒸気アニールを用いることが有効と考えられるが、高圧水蒸気アニールによってはTFT特性は改善できても圧電体の機能が損なわれてしまう恐れがある。
特開2003−315756号公報
By the way, although TFT is mounted in flat panel displays, such as a liquid crystal and organic EL, in recent years, about this kind of TFT, the processing method called high pressure steam annealing attracts attention. This is a technique that can realize repair of crystal defects and improvement of interface characteristics by causing a hydrothermal synthesis reaction in a high-pressure steam atmosphere. If this technique is used, defects can be repaired and characteristics can be recovered even with TFTs having degraded characteristics. Although it is considered effective to use high-pressure steam annealing to improve TFT characteristics even in magneto-optic spatial light modulators with a TFT-mounted / inverted-piezoelectric effect system, the function of the piezoelectric material can be improved even if TFT characteristics can be improved by high-pressure steam annealing. May be damaged.
JP 2003-315756 A

本発明が解決しようとする課題は、磁気光学層/圧電層/薄膜トランジスタ回路層の順に下から積み上げていく基本概念を踏襲した上で、温度プロセス・ルールを守り、画素決定要素の数が膨大であっても、圧電体の分極処理を、TFTに損傷を与えることなく容易に行うことができ、圧電体の特性劣化が生じず、しかもTFTの特性改善も行えるようにすることである。また、フォトマスク数や工程・工数の増加を抑えてコスト高を防止し、分極のための複雑な治具なども不要にすることである。   The problem to be solved by the present invention follows the basic concept of stacking from the bottom in the order of magneto-optic layer / piezoelectric layer / thin film transistor circuit layer, observes temperature process rules, and has an enormous number of pixel determining elements. Even in this case, the polarization treatment of the piezoelectric body can be easily performed without damaging the TFT, the characteristics of the piezoelectric body are not deteriorated, and the characteristics of the TFT can be improved. In addition, the increase in the number of photomasks, processes and man-hours can be suppressed to prevent an increase in cost, and complicated jigs for polarization can be eliminated.

本発明は、磁気光学効果により入射光に偏光方向の回転あるいは位相差を与える多数の画素決定要素が配列されている磁気光学層と、逆圧電効果で変形することにより前記の各画素決定要素に個別に応力を印加する応力付与要素を備えている圧電層と、前記画素決定要素の選択及び応力付与要素への電圧印加のために各画素決定要素毎にMOS型TFTを配設すると共に各TFTを選択駆動するアクティブ・マトリックス式電気配線を形成した薄膜トランジスタ回路層を具備し、基板上に前記磁気光学層、圧電層、薄膜トランジスタ回路層が、その順序で積層形成されているTFT駆動・逆圧電効果利用方式の磁気光学空間光変調器を製造する方法である。   The present invention provides a magneto-optical layer in which a large number of pixel determining elements that give rotation or phase difference in polarization direction to incident light by a magneto-optical effect are arranged, and each pixel determining element is deformed by an inverse piezoelectric effect. A piezoelectric layer having a stress applying element for individually applying stress, and a MOS type TFT for each pixel determining element for selecting the pixel determining element and applying a voltage to the stress applying element, and each TFT TFT driving / reverse piezoelectric effect, comprising a thin film transistor circuit layer formed with active matrix type electrical wiring for selectively driving, and the magneto-optic layer, piezoelectric layer, and thin film transistor circuit layer being laminated in that order on the substrate This is a method of manufacturing a utilization type magneto-optic spatial light modulator.

ここで本発明では、基板上に磁気光学層及び圧電層を形成後、TFTのMOS構造まで作製した段階で、アニールによる欠陥修復処理を行い、次いでゲート電極及びソース/ドレイン領域更には個別電極までコンタクトホールを形成し、該コンタクトホールを通してそれらゲート電極及びソース/ドレイン領域更には個別電極を一括接続するベタ導電膜を設け、該ベタ導電膜と前記共通電極間に分極のための電圧を印加して圧電体の分極処理を行い、その後、前記ベタ導電膜の不要部を除去する。あるいは、一部順序を変えて、基板上に磁気光学層及び圧電層を形成後、TFTのMOS構造まで作製し、ゲート電極及びソース/ドレイン領域更には個別電極までコンタクトホールを形成した段階で、アニールによる欠陥修復処理を行い、ゲート電極及びソース/ドレイン領域更には個別電極を一括接続するベタ導電膜を設け、該ベタ導電膜と前記共通電極間に分極のための電圧を印加して分極処理を行い、その後、前記ベタ導電膜の不要部を除去してもよい。前記アニールは、例えば酸化膜の特性改善のための酸素アニールと、その後のTFTの特性改善のための水蒸気アニールの組み合わせとする。ベタ導電膜は、後工程で必要な部分を残してもよい。   Here, in the present invention, after the magneto-optic layer and the piezoelectric layer are formed on the substrate, the defect repair process is performed by annealing at the stage where the MOS structure of the TFT is manufactured, and then the gate electrode, the source / drain region, and even the individual electrode A contact hole is formed, a solid conductive film is provided for collectively connecting the gate electrode, the source / drain region, and the individual electrodes through the contact hole, and a voltage for polarization is applied between the solid conductive film and the common electrode. Then, the piezoelectric body is subjected to polarization treatment, and then the unnecessary portion of the solid conductive film is removed. Alternatively, after changing the order in part, forming the magneto-optic layer and the piezoelectric layer on the substrate, producing the TFT MOS structure, and forming the contact hole to the gate electrode and the source / drain region and further to the individual electrode, Defect repair processing by annealing is performed, and a solid conductive film that collectively connects gate electrodes, source / drain regions and individual electrodes is provided, and polarization processing is performed by applying a voltage for polarization between the solid conductive film and the common electrode. Then, unnecessary portions of the solid conductive film may be removed. The annealing is, for example, a combination of oxygen annealing for improving the characteristics of the oxide film and subsequent water vapor annealing for improving the characteristics of the TFT. The solid conductive film may leave a necessary part in a subsequent process.

前記アクティブ・マトリックス式電気配線は、各MOS型TFTのゲートに選択駆動のための電圧を印加し、ソースからドレインに前記応力付与要素への出力電圧を伝達する方式であり、前記圧電層は、各応力付与要素に電界を印加するために、磁気光学層側に共通電極を、薄膜トランジスタ回路層側に各画素決定要素毎に分離された個別電極を対設した構造であって、ソース配線とソース領域、ドレイン配線とドレイン領域と個別電極とがプラグによって電気的に接続されている構造とする。   The active matrix electrical wiring is a system in which a voltage for selective driving is applied to the gate of each MOS type TFT, and an output voltage to the stress applying element is transmitted from the source to the drain. In order to apply an electric field to each stress applying element, a common electrode is provided on the magneto-optic layer side, and an individual electrode separated for each pixel determining element is provided on the thin film transistor circuit layer side. The region, the drain wiring, the drain region, and the individual electrode are electrically connected by a plug.

本発明に係る磁気光学空間光変調器の製造方法は、基板上に前記磁気光学層及び圧電層を形成し薄膜トランジスタ回路層のMOS構造まで作製した後、アニールによる欠陥修復処理を行い、ゲート電極及びソース/ドレイン領域更には個別電極を一括接続するベタ導電膜を設け、該ベタ導電膜と前記共通電極間に分極のための電圧を印加して圧電体の分極処理を行うように構成しているので、製造の過程で特性が劣化したTFTでも欠陥を修復し特性を回復させることができるし、圧電体の分極は下層の共通電極と上部に設けたベタ導電層との2点間で1箇所のみに分極電圧を印加することで実施できるために、全てのTFTの各電極に触針するような特別な治具は不要でありTFTを破損する恐れもなく、それによって容易に且つ安価にTFT搭載・逆圧電効果利用の磁気光学空間光変調器を製造できる。この磁気光学空間光変調器は、アクティブ・マトリックス駆動の有用性を取り入れているため、表示能力に優れ、電圧駆動であるため低電力であり、しかも高速動作が可能である。   In the method of manufacturing a magneto-optic spatial light modulator according to the present invention, the magneto-optical layer and the piezoelectric layer are formed on a substrate to produce a MOS structure of a thin film transistor circuit layer, and then a defect repair process is performed by annealing, In addition, a solid conductive film for connecting individual electrodes at once is provided in the source / drain region, and a voltage for polarization is applied between the solid conductive film and the common electrode to perform polarization processing of the piezoelectric body. Therefore, even TFTs whose characteristics have deteriorated during the manufacturing process can repair defects and restore their characteristics, and the piezoelectric material is polarized at one point between two points, the lower common electrode and the upper solid conductive layer. Since it can be implemented by applying a polarization voltage only to the TFT, a special jig for touching each electrode of all TFTs is not necessary, and there is no fear of damaging the TFTs. Possible to manufacture a magneto-optic spatial light modulator of a T mounted and inverse piezoelectric effect utilized. Since this magneto-optic spatial light modulator incorporates the usefulness of active matrix driving, it has excellent display capability, is voltage driven, has low power, and can operate at high speed.

本発明方法で製造する磁気光学空間光変調器は、磁気光学効果により入射光に偏光方向の回転あるいは位相差を与える多数の画素決定要素が配列されている磁気光学層と、逆圧電効果で変形することにより前記の各画素決定要素に個別に応力を印加する応力付与要素を備えている圧電層と、前記画素決定要素の選択及び応力付与要素への電圧印加のために各画素決定要素毎にMOS型TFTを配設すると共に各TFTを選択駆動するアクティブ・マトリックス式電気配線を形成した薄膜トランジスタ回路層を具備し、基板上に前記磁気光学層、圧電層、薄膜トランジスタ回路層を、その順序で積層した構造である。   The magneto-optic spatial light modulator manufactured by the method of the present invention is deformed by a magneto-optic layer in which a large number of pixel determining elements that give rotation or phase difference of the polarization direction to incident light are arranged by the magneto-optic effect and an inverse piezoelectric effect. A piezoelectric layer having a stress applying element that individually applies stress to each pixel determining element, and for each pixel determining element for selecting the pixel determining element and applying a voltage to the stress applying element. A thin film transistor circuit layer in which an active matrix type electric wiring for selectively driving each TFT is formed and a MOS type TFT is provided, and the magneto-optic layer, the piezoelectric layer, and the thin film transistor circuit layer are stacked in that order on the substrate. This is the structure.

前記アクティブ・マトリックス式電気配線は、各MOS型TFTのゲートに選択駆動のための電圧を印加し、ソースからドレインに前記応力付与要素への出力電圧を伝達する方式である。また前記圧電層は、各応力付与要素に電界を印加するために、磁気光学層側に共通電極を、薄膜トランジスタ回路層側に各画素決定要素毎に分離された個別電極を対設した構造である。これらにおいて、ソース配線とソース領域、ドレイン配線とドレイン領域と個別電極とがプラグによって電気的に接続されている。   The active matrix electrical wiring is a system in which a voltage for selective driving is applied to the gate of each MOS type TFT, and an output voltage to the stress applying element is transmitted from the source to the drain. The piezoelectric layer has a structure in which a common electrode is provided on the magneto-optical layer side and an individual electrode separated for each pixel determining element is provided on the thin film transistor circuit layer side in order to apply an electric field to each stress applying element. . In these, the source wiring and the source region, the drain wiring, the drain region, and the individual electrode are electrically connected by a plug.

本発明では、基板上に前記磁気光学層及び圧電層を形成後、薄膜トランジスタ回路層のTFTMOS構造まで作製した段階で、アニールによる欠陥修復処理を行い、ゲート電極及びソース/ドレイン領域更には個別電極を一括接続するベタ導電膜を設け、該ベタ導電膜と前記共通電極間に分極のための電圧を印加して圧電体を分極処理する。このように、TFTの製造途中で、アニールによる欠陥修復処理を行い、一旦ベタ導電膜を設けて分極処理し、その後に残りのTFT製造工程を再開するようにしており、その点に本発明の特徴がある。   In the present invention, after the magneto-optic layer and the piezoelectric layer are formed on the substrate, the TFT MOS structure of the thin film transistor circuit layer is manufactured, and defect repair processing is performed by annealing, and the gate electrode, the source / drain region, and the individual electrode are formed. A solid conductive film connected in a lump is provided, and a voltage for polarization is applied between the solid conductive film and the common electrode to polarize the piezoelectric body. In this way, during TFT manufacturing, defect repair processing by annealing is performed, once a solid conductive film is provided and polarization processing is performed, and then the remaining TFT manufacturing process is restarted. There are features.

本発明の主要な製造工程を図1に示す。まず、図1のAに示すように、磁気光学層、圧電層、及び薄膜トランジスタ回路層うちのTFTの主要部であるMOS構造までを積層する。ここまでの工程は、基本的に従来方法と同様であってよいので簡単に説明する。ガーネット基板10上にYIG層(磁気光学層)を育成する。磁気光学層は、磁化方向を設定でき磁気光学効果により入射光の偏光方向に回転を与える多数の画素決定要素(YIG)を具備している。ここでは、各画素決定要素は、それぞれ独立に磁化方向を設定できるように、例えばガーネット基板10の画素領域毎にYIG12を埋め込む構造にして互いに区分された状態としている。その上に、ミラーを兼ねる共通電極14、PZT(圧電体)16、画素決定要素毎に対応している個別電極18を形成する。次いで、下地膜20、イオン注入したSiのソース/ドレイン領域22、ゲート絶縁膜24、ゲート電極26を形成し、最後に層間絶縁膜28を形成する。   The main manufacturing process of the present invention is shown in FIG. First, as shown in FIG. 1A, a magneto-optical layer, a piezoelectric layer, and a thin film transistor circuit layer are laminated up to the MOS structure which is the main part of the TFT. The steps up to here are basically the same as those in the conventional method, and will be described briefly. A YIG layer (magneto-optic layer) is grown on the garnet substrate 10. The magneto-optic layer includes a number of pixel determining elements (YIG) that can set the magnetization direction and rotate the polarization direction of incident light by the magneto-optic effect. Here, the pixel determining elements are separated from each other by, for example, a structure in which YIG 12 is embedded in each pixel region of the garnet substrate 10 so that the magnetization directions can be set independently. On top of this, a common electrode 14 also serving as a mirror, a PZT (piezoelectric body) 16, and an individual electrode 18 corresponding to each pixel determining element are formed. Next, a base film 20, ion-implanted Si source / drain regions 22, a gate insulating film 24 and a gate electrode 26 are formed, and finally an interlayer insulating film 28 is formed.

A工程:アニール処理
このように、TFTのMOS構造まで作製した時点(図1のA参照)で、欠陥修復のためのアニールを行う。ここで行うアニールは、酸素アニール及び高圧水蒸気アニールである。酸素アニールは、酸素雰囲気下で行う高温アニール(500℃以下)であり、酸化膜の特性改善のための後処理である。CVD法や反応性スパッタ法による酸化膜の製造では比較的良好な絶縁膜が得られるが、単なるRFスパッタ法ではポーラスな膜が生成され、HF等のウエットエッチング時に異常な溶解が起き、後工程のコンタクトホール形成制御が困難になることがある。酸素アニールによって、膜の密度が凝縮し、HFによるエッチングの制御が容易となる。高圧水蒸気アニールは、高圧の水蒸気雰囲気中(260℃)で水熱合成反応を起こさせることで、結晶欠陥の修復、界面特性の向上を図り、安定な酸素膜を形成する手法である。経験的に、TFTのパターニングにArイオンによるドライエッチングを用いるとTFTの電気的特性が劣化するが、特性劣化したTFTに高圧水蒸気アニールを施すことで電気的特性を回復させることができる。
Step A: Annealing Treatment As described above, annealing for defect repair is performed when the MOS structure of the TFT is manufactured (see A in FIG. 1). The annealing performed here is oxygen annealing and high-pressure steam annealing. The oxygen annealing is high-temperature annealing (500 ° C. or lower) performed in an oxygen atmosphere, and is a post-treatment for improving the characteristics of the oxide film. A relatively good insulating film can be obtained by manufacturing an oxide film by a CVD method or a reactive sputtering method. However, a porous film is formed by a simple RF sputtering method, and abnormal dissolution occurs during wet etching such as HF. It may be difficult to control the formation of contact holes. Oxygen annealing condenses the film density and facilitates the control of etching with HF. High pressure steam annealing is a technique for forming a stable oxygen film by repairing crystal defects and improving interface characteristics by causing a hydrothermal synthesis reaction in a high pressure steam atmosphere (260 ° C.). Empirically, when dry etching using Ar ions is used for patterning the TFT, the electrical characteristics of the TFT deteriorate. However, the electrical characteristics can be recovered by performing high-pressure steam annealing on the TFT having deteriorated characteristics.

B工程:コンタクトホール形成
次に、各TFTのMOS構造について、ゲート電極とソース/ドレイン領域のプラグ形成用のコンタクトホール、更にはドレイン領域から圧電層の個別電極に達するコンタクトホールを形成し(コンタクトホールを符号30で示す)、また圧電層の共通電極に達するようなビア穴32を1箇所形成する(図1のB参照)。これらは、HF(フッ酸)によるウエットエッチングで行う。
Step B: Contact hole formation Next, for the MOS structure of each TFT, a contact hole for forming a plug in the gate electrode and the source / drain region, and further a contact hole reaching the individual electrode of the piezoelectric layer from the drain region (contact) are formed. A hole is indicated by reference numeral 30), and one via hole 32 is formed so as to reach the common electrode of the piezoelectric layer (see B in FIG. 1). These are performed by wet etching with HF (hydrofluoric acid).

C工程:ベタ導電膜形成、分極処理
その後、最上層にゲート電極及びソース/ドレイン領域更には個別電極を一括接続するベタ導電膜34を設け、該ベタ導電膜34と共通電極14間に分極のための電圧Vを印加してPZTを分極処理する(図1のC参照)。なお、ベタ導電膜と雖も少なくともビア穴32の周辺のみはマスキングし導電膜が付着しないようにする。最上層のベタ導電膜34によって、コンタクトホールに導電材料が埋め込まれ、各個別電極、ゲート電極とソース/ドレイン領域などが全て短絡し、そのためベタ導電膜34と共通電極14との2箇所に触針するだけで容易に分極に必要な電圧を印加することができる。その際、TFTのMOS構造は短絡しているので、ゲート絶縁膜24には電圧が印加されず、半導体に電流も流さないので、高温下で分極のための大きな電圧を印加してもMOS構造が破壊される恐れはない。分極操作は、例えば200℃で、6kV/mmの電界強度で行う。
Step C: Solid conductive film formation, polarization treatment Thereafter, a solid conductive film 34 for connecting the gate electrode and the source / drain regions and the individual electrodes at once is provided on the uppermost layer, and polarization is applied between the solid conductive film 34 and the common electrode 14. PZT is polarized by applying a voltage V for the purpose (see C in FIG. 1). It should be noted that both the solid conductive film and the ridge are masked only at least around the via hole 32 so that the conductive film does not adhere. A conductive material is buried in the contact hole by the uppermost solid conductive film 34, and each individual electrode, gate electrode, source / drain region, etc. are all short-circuited, so that the two areas of the solid conductive film 34 and the common electrode 14 are touched. A voltage necessary for polarization can be easily applied by simply needle-making. At that time, since the MOS structure of the TFT is short-circuited, no voltage is applied to the gate insulating film 24, and no current flows through the semiconductor. Therefore, even if a large voltage for polarization is applied at a high temperature, the MOS structure There is no fear of being destroyed. For example, the polarization operation is performed at 200 ° C. and an electric field strength of 6 kV / mm.

D工程:コンタクトプラグ形成
最後に、所定のパターニングを施すために、分極に用いたベタ導電膜の不要部をエッチングにより除去し、コンタクトプラグ36を形成する(図1のD参照)。コンタクトプラグのみならず、配線38も同時に形成することもできる。ベタ導電膜の材料としてアルミニウムを選択し、ベタ導電膜の除去をTFTにやさしい化学的あるいは物理的エッチング(例えばウエットエッチング)で行う。残りの薄膜トランジスタ回路層の製造工程は、従来同様であってよい。なお、熱処理による各種改善処理を行った後、再びミリング等の膜質を劣化させる工程を回避するために金めっきが必要ならば無電解めっきを施す。
Step D: Contact Plug Formation Finally, in order to perform predetermined patterning, unnecessary portions of the solid conductive film used for polarization are removed by etching to form contact plugs 36 (see D in FIG. 1). Not only the contact plug but also the wiring 38 can be formed at the same time. Aluminum is selected as the material for the solid conductive film, and the solid conductive film is removed by chemical or physical etching (for example, wet etching) that is friendly to the TFT. The remaining steps of manufacturing the thin film transistor circuit layer may be the same as in the prior art. In addition, after performing various improvement processes by heat treatment, in order to avoid a step of deteriorating film quality such as milling, electroless plating is performed if gold plating is necessary.

このようにしてTFT搭載の磁気光学空間光変調器を製造することができる。その詳細を図2に示す。ガーネット基板10上に、磁気光学層(YIG)40、圧電層(PZT)42、薄膜トランジスタ回路層44が、その順序で積層されている。なお、薄膜トランジスタ回路層44は、前記画素決定要素の選択及び応力付与要素への電圧印加状態の維持のために各画素決定要素毎にTFTを配設すると共に、各TFTを選択駆動するアクティブ・マトリックス式電気配線を形成した構造である。   In this way, a magneto-optic spatial light modulator with TFT can be manufactured. The details are shown in FIG. On the garnet substrate 10, a magneto-optic layer (YIG) 40, a piezoelectric layer (PZT) 42, and a thin film transistor circuit layer 44 are laminated in that order. The thin film transistor circuit layer 44 has an active matrix for selecting and driving the TFTs for each pixel determining element in order to select the pixel determining element and maintain the voltage application state to the stress applying element. This is a structure in which a type electric wiring is formed.

この空間光変調器は、各画素決定要素の背面側にミラーを設けた反射型である。前記磁気光学層40を構成しているYIGは、膜面垂直な方向に磁化方向をもつ膜であり、前記圧電層42から受ける応力方向の大きさ及び方向により内部磁気スピンを回転させることで磁気光学効果が変化し、前記TFTで圧電層42による歪み状態を必要時間保持する。前記圧電層42は、PZTを2種の電極で挟み込んだ構造であり、その一方の電極(磁気光学層側に位置する下側の電極)は共通電極14でミラーを兼ねており、他方の電極(ここでは上側の電極)は各画素決定要素を投影した形状、配列に準じて分離されている個別電極18であって薄膜トランジスタ回路層側に位置している。   This spatial light modulator is a reflection type in which a mirror is provided on the back side of each pixel determining element. The YIG constituting the magneto-optical layer 40 is a film having a magnetization direction in a direction perpendicular to the film surface, and is magnetized by rotating the internal magnetic spin according to the magnitude and direction of the stress direction received from the piezoelectric layer 42. The optical effect changes, and the TFT maintains the strained state by the piezoelectric layer 42 for a necessary time. The piezoelectric layer 42 has a structure in which PZT is sandwiched between two types of electrodes, and one electrode (a lower electrode located on the magneto-optical layer side) is a common electrode 14 that also serves as a mirror, and the other electrode The upper electrode (here, the upper electrode) is an individual electrode 18 separated according to the projected shape and arrangement of each pixel determining element, and is located on the thin film transistor circuit layer side.

図3は、薄膜トランジスタ回路層の平面を透視的に表したアクティブ・マトリックス式電気配線の説明図である。アクティブ・マトリックス式電気配線50は走査線と信号線、コモン線などからなる。ここでは、それら走査線及び信号線は、画素決定要素と画素決定要素の間隙に形成されており、TFT48は画素決定要素52の中心からオフセットされて配置されている。   FIG. 3 is an explanatory diagram of the active matrix type electrical wiring in which the plane of the thin film transistor circuit layer is shown in perspective. The active matrix type electric wiring 50 includes a scanning line, a signal line, a common line, and the like. Here, the scanning lines and the signal lines are formed in the gap between the pixel determining element and the pixel determining element, and the TFT 48 is arranged offset from the center of the pixel determining element 52.

次に、電圧駆動による磁化方向の制御について図4により簡単に説明する。なお、説明を分かり易くするため、図ではPZTの変形を極端に大きく描いてある。無電圧時にはTFT(スイッチ素子)48はオフなので、YIGには応力は印加されない。磁化方向は膜面垂直なので、YIGの厚み分がファラデー回転に寄与する。信号オン時は、図4に示すように、PZT16の上下両面に電圧が印加され、YIG12に応力が印加される。PZT16が伸長変形すると、YIG12は圧縮応力を受ける。それによって内部磁気スピンの異方性エネルギーは小さくなり磁化方向が回転し易くなる。そこで、外部磁界が印加されていると、PZT16の変形がトリガとなって外部磁界の方向に磁化方向が揃う。磁化方向が180度回転したのならば、ファラデー回転は逆方向になる。信号オフ時は、個別電極で仕切られたPZTには蓄積された電荷が残り、磁界オン状態が維持される。入射光は、ガーネット基板10及びYIG12を透過し、共通電極14で反射した後、YIG12及びガーネット基板10を透過して出射する。光がYIG12を往復する間、偏光面が+方向もしくは−方向に、所定の角度だけ回転する。   Next, control of the magnetization direction by voltage drive will be briefly described with reference to FIG. For easy understanding, the deformation of PZT is drawn extremely large in the figure. Since the TFT (switch element) 48 is off when there is no voltage, no stress is applied to YIG. Since the magnetization direction is perpendicular to the film surface, the thickness of YIG contributes to Faraday rotation. When the signal is turned on, as shown in FIG. 4, a voltage is applied to the upper and lower surfaces of the PZT 16 and a stress is applied to the YIG 12. When the PZT 16 is extended and deformed, the YIG 12 receives a compressive stress. As a result, the anisotropy energy of the internal magnetic spin is reduced and the magnetization direction is easily rotated. Therefore, when an external magnetic field is applied, the deformation of PZT 16 is triggered to align the magnetization direction with the direction of the external magnetic field. If the magnetization direction is rotated 180 degrees, the Faraday rotation is reversed. When the signal is off, the accumulated charges remain in the PZT partitioned by the individual electrodes, and the magnetic field on state is maintained. Incident light is transmitted through the garnet substrate 10 and the YIG 12, reflected by the common electrode 14, and then transmitted through the YIG 12 and the garnet substrate 10 to be emitted. While the light travels back and forth through the YIG 12, the plane of polarization rotates by a predetermined angle in the + direction or the-direction.

このように構成した空間光変調器を使用したページデータの空間的な変調方法を図5に示す。光源60からの光を、レンズ・偏光子62で直線偏光にして空間光変調器64に照射する。空間光変調器64からの反射光は、レンズ・検光子66で偏光面に応じて光のコントラストに変換され、検出器(C−MOS)68に入力することで入射光をページデータに変調することができる。   FIG. 5 shows a spatial modulation method of page data using the spatial light modulator configured as described above. The light from the light source 60 is converted into linearly polarized light by the lens / polarizer 62 and applied to the spatial light modulator 64. Reflected light from the spatial light modulator 64 is converted into light contrast by the lens / analyzer 66 according to the plane of polarization, and input to the detector (C-MOS) 68 to modulate incident light into page data. be able to.

試作した磁気光学空間光変調器について、その作製条件の一例を説明する。GGG基板上にYIG(磁気光学層)を形成した。YIGは、GGG基板上にLPE(液相エピタキシャル)法にて成長させたビスマス置換イットリウム鉄ガーネット単結晶膜である。膜厚は2μmで、シングルパスで偏光面が9度回転する。本発明品は反射型デバイスであるので、ダブルパスで18度のファラデー回転角を有する。ここでは、画素をセル化し、画素間の磁気的干渉を防ぐために、GGG基板内にYIGを画素決定要素毎に埋設するような構造にしている。画素ピッチは16μmであり、画素間ギャップは2μmである。   An example of the production conditions of the prototype magneto-optic spatial light modulator will be described. A YIG (magneto-optic layer) was formed on the GGG substrate. YIG is a bismuth-substituted yttrium iron garnet single crystal film grown on a GGG substrate by the LPE (liquid phase epitaxial) method. The film thickness is 2 μm, and the polarization plane rotates 9 degrees in a single pass. Since the product of the present invention is a reflective device, it has a Faraday rotation angle of 18 degrees in a double pass. Here, in order to make a pixel into a cell and prevent magnetic interference between the pixels, the YGG is embedded in each pixel determining element in the GGG substrate. The pixel pitch is 16 μm and the inter-pixel gap is 2 μm.

ミラーを兼ねる共通電極を介してPZT(圧電体)を積層し、その上に個別電極を形成した。ミラーを兼ねる共通電極はTi/Pt膜(PZTに近い方がTi)であり、RFマグネトロン・スパッタ法で成膜した。膜厚はTi:20nm、Pt:200nmである。ミラーとしての反射率は30%(波長:532nm)であった。PZTはAD法(エアロゾルデポジション法)により作製した。PZTの膜厚は5μmで、成膜後600℃の大気中でアニール処理を施した。アニール処理後、CPMを施し、平坦度10nm程度の仕上がりとなった。   PZT (piezoelectric body) was laminated via a common electrode that also served as a mirror, and individual electrodes were formed thereon. The common electrode also serving as a mirror is a Ti / Pt film (Ti closer to PZT), and was formed by RF magnetron sputtering. The film thicknesses are Ti: 20 nm and Pt: 200 nm. The reflectivity as a mirror was 30% (wavelength: 532 nm). PZT was produced by AD method (aerosol deposition method). The film thickness of PZT was 5 μm, and after the film formation, annealing was performed in the atmosphere at 600 ° C. After the annealing treatment, CPM was applied to obtain a finish with a flatness of about 10 nm.

次に、薄膜トランジスタ回路層の一部(TFTのMOS構造まで)を設けた。個別電極上に、アンダーコート、TFTのソース/ドレイン領域となるSi膜、ゲート絶縁膜(SiO2 膜)、ゲート電極、オーバーコートを、順に設けた。Si及びSiO2 の成膜は、RFマグネトロン・スパッタ法により、RF電力100W、背圧10-7Torr、ガス圧0.5Pa、基板加熱250℃で行った。膜厚は、Si:50nm、ゲート絶縁膜(SiO2 ):150nmである。パターニングはArイオンミリングを使用した。ゲート電極はTi/Ptであり、膜厚はTi:20nm、Pt:200nmである。エキシマレーザ・アニール(ELA)条件は、ガス種KrF、ホモジナイザーのエネルギー分布10%以下、スポット・サイズ□5mm、パルス幅50ns、エネルギー密度120mJ/cm2 、ショット数25回である。イオン注入条件は、SiO2 膜(150nm)越しである。注入元素はP、投入エネルギー110keV、ドーズ量2×10+15 /cm2 であり、活性化アニール500℃、3hr、N2 雰囲気である。 Next, a part of the thin film transistor circuit layer (up to the MOS structure of the TFT) was provided. On the individual electrode, an undercoat, a Si film serving as a source / drain region of the TFT, a gate insulating film (SiO 2 film), a gate electrode, and an overcoat were sequentially provided. The Si and SiO 2 films were formed by RF magnetron sputtering at an RF power of 100 W, a back pressure of 10 −7 Torr, a gas pressure of 0.5 Pa, and a substrate heating of 250 ° C. The film thickness is Si: 50 nm and the gate insulating film (SiO 2 ): 150 nm. Patterning used Ar ion milling. The gate electrode is Ti / Pt, and the film thicknesses are Ti: 20 nm and Pt: 200 nm. Excimer laser annealing (ELA) conditions are gas type KrF, homogenizer energy distribution of 10% or less, spot size □ 5 mm, pulse width 50 ns, energy density 120 mJ / cm 2 , and 25 shots. The ion implantation conditions are through the SiO 2 film (150 nm). The implanted element is P, the input energy is 110 keV, the dose is 2 × 10 +15 / cm 2 , and the activation annealing is 500 ° C., 3 hours, and the N 2 atmosphere.

このようにTFTのMOS構造まで作製した段階で、酸素アニール(温度:500℃)を行い、更に高圧水蒸気アニール(温度:260℃、圧力:1.6MPa、トップ温度保持時間:1時間)を行った。次いで、ゲート電極及びソース/ドレイン領域更には個別電極までコンタクトホールを形成し、共通電極にもビア穴を形成した。これらは、バッファードHFの10倍希釈液によるウェットエッチングで行った。   At the stage where the TFT MOS structure is fabricated in this way, oxygen annealing (temperature: 500 ° C.) is performed, and further high-pressure steam annealing (temperature: 260 ° C., pressure: 1.6 MPa, top temperature holding time: 1 hour) is performed. It was. Next, contact holes were formed up to the gate electrode, source / drain regions and even individual electrodes, and via holes were also formed in the common electrode. These were performed by wet etching with a 10-fold dilution of buffered HF.

最上層に、分極用のベタ導電膜を形成した。ベタ導電膜はアルミニウム膜であり、膜厚200nmである。そして、加熱炉内で、この分極用のベタ導電膜と圧電層の共通電極間に分極のための電圧を印加して圧電体の分極処理を施した。分極作業は200℃で、30Vの電圧を15分間印加することで行った。得られたPZT特性は、比誘電率が800、d31定数(歪の大きさの指標)は80pm/Vであった。その後、分極用のベタ導電膜をエッチングにより除去し、最上部にソース/ドレイン電極をパターニングすることでコンタクトプラグを設けた。なお、ソース/ドレイン電極は、その上に設ける信号線に接続されるようにした。   A solid conductive film for polarization was formed on the uppermost layer. The solid conductive film is an aluminum film and has a thickness of 200 nm. Then, in the heating furnace, a voltage for polarization was applied between the common electrode for the polarization solid conductive film and the piezoelectric layer to perform polarization treatment of the piezoelectric body. The polarization work was performed at 200 ° C. by applying a voltage of 30 V for 15 minutes. As for the obtained PZT characteristics, the relative dielectric constant was 800, and the d31 constant (index of the magnitude of strain) was 80 pm / V. Thereafter, the solid conductive film for polarization was removed by etching, and the source / drain electrode was patterned on the top to provide a contact plug. The source / drain electrode was connected to a signal line provided thereon.

圧電体の評価結果について述べる。分極時の印加電圧をパラメータとする分極−印加電界特性を図6に示す。重要なPZTの歪定数は、前記のように80pm/Vが得られ、磁気空間光変調器用の圧電体として動作に問題がないことが確認できた。   The evaluation results of the piezoelectric body will be described. FIG. 6 shows the polarization-applied electric field characteristics using the applied voltage during polarization as a parameter. As described above, an important PZT strain constant of 80 pm / V was obtained, and it was confirmed that there was no problem in operation as a piezoelectric body for a magnetic spatial light modulator.

次に薄膜トランジスタの評価結果について述べる。駆動条件は、ソース接地の入力Vd=10V、ゲートにはVg=15V印加した。VdsをパラメータとするIds−Vgs特性(対数表示)を図7に示す。TFTとして動作に問題がないことが確認できた。   Next, evaluation results of the thin film transistor will be described. The driving condition was that the source grounded input Vd = 10 V and the gate Vg = 15 V were applied. FIG. 7 shows an Ids-Vgs characteristic (logarithmic display) using Vds as a parameter. It was confirmed that there was no problem in operation as a TFT.

これらの結果から見ても、温度プロセス・ルールは守られていて磁気光学空間光変調器として良好に動作した。上記のように、PZTは、測定数値から見ても良品であった。TFTも、イレギュラーな製造工程を経たにもかかわらず、電気的特性から見て良品であった。   From these results, the temperature process rule was observed and the magneto-optical spatial light modulator operated well. As described above, PZT was a good product even when viewed from the measured numerical values. The TFT was also a non-defective product in terms of electrical characteristics, despite the irregular manufacturing process.

本発明に係る磁気光学空間光変調器の製造工程の説明図。Explanatory drawing of the manufacturing process of the magneto-optic spatial light modulator which concerns on this invention. 得られた磁気光学空間光変調器の構成図。The block diagram of the obtained magneto-optical spatial light modulator. アクティブ・マトリックス式電気配線の説明図。Explanatory drawing of an active matrix type electrical wiring. 電圧駆動による磁化方向の制御の説明図。Explanatory drawing of the control of the magnetization direction by voltage drive. 空間光変調器を使用したページデータの空間的な変調方法の説明図。Explanatory drawing of the spatial modulation method of the page data using a spatial light modulator. 圧電体を評価するための特性線図。The characteristic diagram for evaluating a piezoelectric material. TFTのIds−Vgs特性(対数表示)線図。Ids-Vgs characteristic (logarithm display) diagram of TFT.

符号の説明Explanation of symbols

10 ガーネット基板
12 YIG
14 共通電極
16 PZT
18 個別電極
20 下地膜
22 ソース/ドレイン領域
24 ゲート絶縁膜
26 ゲート電極
28 層間絶縁膜
30 コンタクトホール
32 ビア穴
34 ベタ導電膜
36 コンタクトプラグ
10 Garnet substrate 12 YIG
14 Common electrode 16 PZT
18 Individual Electrode 20 Base Film 22 Source / Drain Region 24 Gate Insulating Film 26 Gate Electrode 28 Interlayer Insulating Film 30 Contact Hole 32 Via Hole 34 Solid Conductive Film 36 Contact Plug

Claims (4)

磁気光学効果により入射光に偏光方向の回転あるいは位相差を与える多数の画素決定要素が配列されている磁気光学層と、逆圧電効果で変形することにより前記の各画素決定要素に個別に応力を印加する応力付与要素を備えている圧電層と、前記画素決定要素の選択及び応力付与要素への電界印加のために各画素決定要素毎にMOS型TFTを配設すると共に各TFTを選択駆動するアクティブ・マトリックス式電気配線を形成した薄膜トランジスタ回路層を具備し、基板上に前記磁気光学層、圧電層、薄膜トランジスタ回路層が、その順序で積層形成されているTFT駆動・逆圧電効果利用方式の磁気光学空間光変調器を製造する方法において、
基板上に磁気光学層及び圧電層を形成し、TFTのMOS構造まで作製した段階で、アニールによる欠陥修復処理を行い、次いでゲート電極及びソース/ドレイン領域更には個別電極までコンタクトホールを形成し、該コンタクトホールを通してそれらゲート電極及びソース/ドレイン領域更には個別電極を一括接続するベタ導電膜を設け、該ベタ導電膜と前記共通電極間に分極のための電圧を印加して圧電体の分極処理を行い、その後、前記ベタ導電膜の不要部を除去することを特徴とする磁気光学空間光変調器の製造方法。
A magneto-optical layer in which a large number of pixel determining elements that give rotation or phase difference in polarization direction to incident light by the magneto-optical effect are arranged, and stress is individually applied to each of the pixel determining elements by deformation by the inverse piezoelectric effect. A piezoelectric layer having a stress applying element to be applied, and a MOS type TFT for each pixel determining element for selecting the pixel determining element and applying an electric field to the stress applying element, and selectively driving each TFT. A TFT-driven / inverted-piezoelectric-effect-type magnetism comprising a thin film transistor circuit layer having active matrix electrical wiring formed thereon, and the magneto-optic layer, piezoelectric layer, and thin film transistor circuit layer being laminated on the substrate in that order. In a method of manufacturing an optical spatial light modulator,
When the magneto-optic layer and the piezoelectric layer are formed on the substrate and the MOS structure of the TFT is fabricated, defect repair processing is performed by annealing, then a contact hole is formed to the gate electrode, the source / drain region, and further to the individual electrode, A solid conductive film that collectively connects the gate electrodes, source / drain regions, and individual electrodes through the contact holes is provided, and a polarization voltage is applied between the solid conductive film and the common electrode to polarize the piezoelectric body. And then removing unnecessary portions of the solid conductive film. A method of manufacturing a magneto-optical spatial light modulator.
磁気光学効果により入射光に偏光方向の回転あるいは位相差を与える多数の画素決定要素が配列されている磁気光学層と、逆圧電効果で変形することにより前記の各画素決定要素に個別に応力を印加する応力付与要素を備えている圧電層と、前記画素決定要素の選択及び応力付与要素への電界印加のために各画素決定要素毎にMOS型TFTを配設すると共に各TFTを選択駆動するアクティブ・マトリックス式電気配線を形成した薄膜トランジスタ回路層を具備し、基板上に前記磁気光学層、圧電層、薄膜トランジスタ回路層が、その順序で積層形成されているTFT駆動逆圧電効果利用方式の磁気光学空間光変調器を製造する方法において、
基板上に磁気光学層及び圧電層を形成後、TFTのMOS構造まで作製し、ゲート電極及びソース/ドレイン領域更には個別電極までコンタクトホールを形成した段階で、アニールによる欠陥修復処理を行い、ゲート電極及びソース/ドレイン領域更には個別電極を一括接続するベタ導電膜を設け、該ベタ導電膜と前記共通電極間に分極のための電圧を印加して圧電体の分極処理を行い、その後、前記ベタ導電膜の不要部を除去することを特徴とする磁気光学空間光変調器の製造方法。
A magneto-optical layer in which a large number of pixel determining elements that give rotation or phase difference in polarization direction to incident light by the magneto-optical effect are arranged, and stress is individually applied to each of the pixel determining elements by deformation by the inverse piezoelectric effect. A piezoelectric layer having a stress applying element to be applied, and a MOS type TFT for each pixel determining element for selecting the pixel determining element and applying an electric field to the stress applying element, and selectively driving each TFT. A TFT-driven reverse piezoelectric effect-based magneto-optical system comprising a thin-film transistor circuit layer on which active matrix electrical wiring is formed, and the magneto-optical layer, piezoelectric layer, and thin-film transistor circuit layer formed in that order on the substrate. In a method of manufacturing a spatial light modulator,
After forming the magneto-optic layer and the piezoelectric layer on the substrate, the MOS structure of the TFT is fabricated, and at the stage where the contact hole is formed to the gate electrode, the source / drain region and even the individual electrode, defect repair processing is performed by annealing, and the gate A solid conductive film for connecting electrodes and source / drain regions as well as individual electrodes is provided, and a voltage for polarization is applied between the solid conductive film and the common electrode to perform polarization treatment of the piezoelectric body. A method of manufacturing a magneto-optic spatial light modulator, wherein an unnecessary portion of the solid conductive film is removed.
前記アニールは、酸化膜の特性改善のための酸素アニールと、その後のTFTの特性改善のための水蒸気アニールの組み合わせである請求項1又は2記載の磁気光学空間光変調器の製造方法。   3. The method of manufacturing a magneto-optic spatial light modulator according to claim 1, wherein the annealing is a combination of oxygen annealing for improving characteristics of an oxide film and subsequent water vapor annealing for improving characteristics of the TFT. 前記アクティブ・マトリックス式電気配線は、各MOS型TFTのゲートに選択駆動のための電界を印加し、ソースからドレインに前記応力付与要素への出力電圧を伝達する方式であり、前記圧電層は、各応力付与要素に電界を印加するために、磁気光学層側に共通電極を、薄膜トランジスタ回路層側に各画素決定要素毎に分離された個別電極を対設した構造であって、ソース配線とソース領域、ドレイン配線とドレイン領域と個別電極とがプラグによって電気的に接続されている構造である請求項1乃至3のいずれかに記載の磁気光学空間光変調器の製造方法。   The active matrix electrical wiring is a system in which an electric field for selective driving is applied to the gate of each MOS type TFT, and an output voltage to the stress applying element is transmitted from the source to the drain. In order to apply an electric field to each stress applying element, a common electrode is provided on the magneto-optic layer side, and an individual electrode separated for each pixel determining element is provided on the thin film transistor circuit layer side. 4. The method of manufacturing a magneto-optic spatial light modulator according to claim 1, wherein the region, the drain wiring, the drain region, and the individual electrode are electrically connected by a plug.
JP2008158084A 2008-06-17 2008-06-17 Method for manufacturing magneto-optical spatial light modulator Pending JP2009300941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008158084A JP2009300941A (en) 2008-06-17 2008-06-17 Method for manufacturing magneto-optical spatial light modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008158084A JP2009300941A (en) 2008-06-17 2008-06-17 Method for manufacturing magneto-optical spatial light modulator

Publications (1)

Publication Number Publication Date
JP2009300941A true JP2009300941A (en) 2009-12-24

Family

ID=41547871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008158084A Pending JP2009300941A (en) 2008-06-17 2008-06-17 Method for manufacturing magneto-optical spatial light modulator

Country Status (1)

Country Link
JP (1) JP2009300941A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238817A (en) * 2011-05-13 2012-12-06 Advantest Corp Manufacturing method, switch device, transmission channel switching device, and testing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238817A (en) * 2011-05-13 2012-12-06 Advantest Corp Manufacturing method, switch device, transmission channel switching device, and testing device

Similar Documents

Publication Publication Date Title
KR102141908B1 (en) Semiconductor device and manufacturing method thereof
KR100490924B1 (en) Thin film transistor and matrix display device
CN102629585B (en) Display device, thin film transistor, array substrate and manufacturing method thereof
KR20190019111A (en) Method for manufacturing semiconductor device
JP2018170324A (en) Display device
TW200300281A (en) Semiconductor device and method of manufacturing the same
JP4967631B2 (en) Display device
TW201135933A (en) Semiconductor device and manufacturing method thereof
TW201415642A (en) Semiconductor device
JPH02260661A (en) Film transistor for active matrix liquid circuit dioplag element
WO1998023995A1 (en) Active matrix liquid crystal display
GB2434687A (en) A thin film transistor array substrate system and a method for manufacturing
TW201510628A (en) Display device
US20190006448A1 (en) Thin film transistor array substrate and preparing method therefor, and oled display device
JP5727118B2 (en) Thin film transistor substrate, manufacturing method thereof, and display panel having the same
US20160005869A1 (en) Oxide thin film transistor, display device, and method for manufacturing array substrate
WO2016173012A1 (en) Film transistor array substrate and method for fabricating same
WO2020048291A1 (en) Wiring structure, display substrate, display apparatus, and method for manufacturing display substrate
US20100001371A1 (en) Semiconductor device having capacitor including a high dielectric film and manufacture method of the same
JP3982685B2 (en) Spatial light modulator
JP2007310177A (en) Spatial light modulator
JP2009300941A (en) Method for manufacturing magneto-optical spatial light modulator
JP2013257437A (en) Method for manufacturing optical modulation element
JP2018205515A (en) Optical modulation element, space optical modulator and space optical modulation system
JP2009134082A (en) Method for manufacturing magneto-optic spatial light modulator