JP2009297128A - Ultrasonic diagnostic apparatus - Google Patents

Ultrasonic diagnostic apparatus Download PDF

Info

Publication number
JP2009297128A
JP2009297128A JP2008152638A JP2008152638A JP2009297128A JP 2009297128 A JP2009297128 A JP 2009297128A JP 2008152638 A JP2008152638 A JP 2008152638A JP 2008152638 A JP2008152638 A JP 2008152638A JP 2009297128 A JP2009297128 A JP 2009297128A
Authority
JP
Japan
Prior art keywords
amplifier
voltage
capacitor
diagnostic apparatus
ultrasonic diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008152638A
Other languages
Japanese (ja)
Other versions
JP5237702B2 (en
Inventor
Kosuke Kanbara
宏介 神原
Kenji Maio
健二 麻殖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP2008152638A priority Critical patent/JP5237702B2/en
Publication of JP2009297128A publication Critical patent/JP2009297128A/en
Application granted granted Critical
Publication of JP5237702B2 publication Critical patent/JP5237702B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an ultrasonic diagnostic apparatus equipped with a transmission circuit for reducing static power consumption without causing a drooping phenomenon. <P>SOLUTION: A transmission signal corresponding to diagnostic application is amplified by a first amplifier 10 and the output of the first amplifier is amplified by a second amplifier 11 to drive an oscillator of an ultrasonic probe. The second amplifier 11 is a mutually complementary source grounded amplifier composed of two sets of metal oxide semiconductor field effect transmitters (MOSFETs) including a P-channel MOSFET 12 and an N-channel MOSFET 13 operated with direct-current power supplies ±HV of positive or negative polarity for the central level of the output voltage. A parallel connector with idling current suppressing resistances 15 and 18 and capacitors 14 and 17 which high-frequencially ground sources S of the two sets of MOSFETs is connected with zener diodes 16 and 19 inversely parallel between the amplifier and the direct-current power supplies ±HV to compose a voltage limiter circuit. The voltage of the capacitors 14 and 17 is limited to a prescribed value or lower by the voltage limiter circuit. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、主に医療用に用いられる超音波診断装置に係り、特に超音波振動子を駆動するための送波回路のドループ現象を防止すると共に消費電力を低減する技術に関する。   The present invention relates to an ultrasonic diagnostic apparatus mainly used for medical purposes, and more particularly to a technique for preventing drooping of a transmission circuit for driving an ultrasonic transducer and reducing power consumption.

医療用の超音波診断装置は、超音波探触子から被検体に超音波を照射し、該超音波探触子を介して受信したエコー信号に基づいて前記被検体の断層像等を再構成し、この再構成した断層像等を表示装置に表示して診断に供するものである。   A medical ultrasonic diagnostic apparatus irradiates a subject with ultrasonic waves from an ultrasonic probe and reconstructs a tomographic image of the subject based on an echo signal received through the ultrasonic probe The reconstructed tomographic image is displayed on a display device for diagnosis.

このような超音波診断装置において、前記探触子の駆動には高電圧パルスが用いられており、その高電圧パルスを発生する回路である送波回路には、任意の送波信号を増幅できるように、PチャンネルとNチャンネルの高耐圧の電界効果トランジスタ(Metal Oxide Semiconductor Field Effect Transistor;MOSFET)を組み合わせた相補型ソース接地増幅器が特許文献1に開示されている。   In such an ultrasonic diagnostic apparatus, a high voltage pulse is used to drive the probe, and an arbitrary transmission signal can be amplified in a transmission circuit that generates the high voltage pulse. As described above, Patent Document 1 discloses a complementary source grounded amplifier in which a P channel and an N channel high breakdown voltage field effect transistor (MOSFET) are combined.

特開2006−122449号公報Japanese Unexamined Patent Publication No. 2006-122449

近年、超音波診断装置においては携帯型の普及に加え、高画質化のためチャンネル数の増加が進んでおり、低消費電力化が重要な課題となっている。
このため、特許文献1の図3に示すように、MOSFETのゲートバイアス電圧V1をON/OFFするスイッチング回路を用いて、第1段の増幅回路の入力が無い状態、いわゆるアイドリング状態ではゲートバイアス電圧V1をOFFにすることやアイドリング電流を抑えるために抵抗17及び18を高抵抗とすることなどの方法がとられている。
In recent years, in the ultrasonic diagnostic apparatus, in addition to the popularization of the portable type, the number of channels has been increasing in order to improve the image quality, and thus low power consumption has become an important issue.
For this reason, as shown in FIG. 3 of Patent Document 1, using a switching circuit that turns on / off the gate bias voltage V1 of the MOSFET, the gate bias voltage in a state where there is no input of the first stage amplifier circuit, so-called idling state Methods such as turning off V1 and increasing the resistances 17 and 18 to suppress idling current are used.

しかし、ゲートバイアス電圧V1をON/OFFする手段は、抵抗21とデカップリングコンデンサ19及び20の時定数により高速に動作させることが難しい。
したがって、パルス波の繰り返し周波数を高くすることには限界がある。
However, the means for turning on / off the gate bias voltage V1 is difficult to operate at high speed due to the time constants of the resistor 21 and the decoupling capacitors 19 and 20.
Therefore, there is a limit to increasing the repetition frequency of the pulse wave.

また、特許文献1の送波回路は、交流信号入力時に前記MOSFETのソース端子を高周波的に接地して高ゲインにするための工夫がなされていない。
このためには、直流のアイドリング電流を抑えるための抵抗17及び18と並列に高周波接地用コンデンサを接続することが考えられる。
In addition, the transmission circuit of Patent Document 1 is not devised to provide a high gain by grounding the source terminal of the MOSFET at a high frequency when an AC signal is input.
For this purpose, it is conceivable to connect a high-frequency grounding capacitor in parallel with the resistors 17 and 18 for suppressing the DC idling current.

しかし、前記高周波接地用コンデンサを設け、アイドリング電流を小さくするために抵抗17及び18を高抵抗にすると、抵抗17、18と前記高周波接地用コンデンサの時定数が大きくなり、高繰り返し周波数にて動作させた場合もしくは連続波で動作させた場合において、出力振幅が減衰するというドループ現象が顕著に生じる。   However, if the high-frequency grounding capacitor is provided and the resistors 17 and 18 are made high in order to reduce the idling current, the time constant of the resistors 17 and 18 and the high-frequency grounding capacitor becomes large, and the circuit operates at a high repetition frequency. When this is performed or when operated with a continuous wave, a droop phenomenon in which the output amplitude is attenuated significantly occurs.

この結果、前記MOSFETのソース電位が過度に上昇するために、該MOSFETはONになりにくい状態となって所望の出力が得られないものとなる。   As a result, since the source potential of the MOSFET rises excessively, the MOSFET is difficult to turn on and a desired output cannot be obtained.

これを解消するためには、前記抵抗17及び18の抵抗値を小さくしなければならないので、アイドリング電流が大きくなり、この結果、消費電力が増大するものとなる。   In order to solve this problem, the resistance values of the resistors 17 and 18 must be reduced, so that the idling current increases, resulting in an increase in power consumption.

そこで、本発明は、ドループ現象を引き起こすことなく、静的な消費電力を低減する送波回路を備えた超音波診断装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide an ultrasonic diagnostic apparatus including a transmission circuit that reduces static power consumption without causing a droop phenomenon.

上記目的は、以下の手段によって達成される。すなわち、操作手段で設定した診断用途に対応する送波信号を増幅して超音波探触子の振動子を駆動するためのパルス波又は連続波を発生する送波回路を備えた超音波診断装置であって、前記送波回路は、前記送波信号を増幅する第1の増幅器と、この第1の増幅器の出力を増幅するための出力信号の中心レベルに対して正の極性と負の極性の直流電源で動作する第2の増幅器とを有し、前記第2の増幅器は、PチャンネルとNチャンネルの2組のMOSFETで構成された相補型ソース接地増幅器と、前記2組のMOSFETの各ソースと前記正の極性及び負の極性の直流電源間に接続された抵抗とコンデンサとの並列接続体と、この並列接続体のコンデンサの電圧が所定値以上に上昇した場合にのみ前記抵抗が低抵抗となる抵抗可変手段とを備えたことを特徴とする。   The above object is achieved by the following means. That is, an ultrasonic diagnostic apparatus including a transmission circuit that generates a pulse wave or a continuous wave for driving a transducer of an ultrasonic probe by amplifying a transmission signal corresponding to a diagnostic application set by an operation unit The transmission circuit includes a first amplifier that amplifies the transmission signal, and a positive polarity and a negative polarity with respect to a center level of an output signal for amplifying the output of the first amplifier. A second amplifier that operates with a direct current power source, and the second amplifier includes a complementary source grounded amplifier composed of two sets of P-channel and N-channel MOSFETs, and each of the two sets of MOSFETs. A parallel connection body of a resistor and a capacitor connected between a source and the DC power supply of positive polarity and negative polarity, and the resistance is reduced only when the voltage of the capacitor of the parallel connection body rises above a predetermined value. It is provided with a resistance variable means that becomes a resistance.

前記抵抗可変手段は、前記並列接続体のコンデンサの電圧を所定値以下に制限する電圧リミッタ手段であって、具体的には以下のとおりである。   The resistance variable means is voltage limiter means for limiting the voltage of the capacitor of the parallel connection body to a predetermined value or less, and is specifically as follows.

(1)前記コンデンサと並列に逆バイアスとなる極性に定電圧ダイオードであるツェナーダイオードを接続し、前記コンデンサの電圧を前記ツェナーダイオードのツェナー電圧以下に制限する。   (1) A Zener diode, which is a constant voltage diode, is connected in parallel with the capacitor to have a reverse bias polarity, and the voltage of the capacitor is limited to be equal to or less than the Zener voltage of the Zener diode.

(2)前記コンデンサの電圧を所定値以下に放電させるための前記コンデンサと並列に接続された放電手段を備え、この放電手段は、前記コンデンサの電圧が所定値になったときに該コンデンサを短絡するスイッチである。このスイッチは、回路が簡単になることからトランジスタが望ましい。   (2) Discharging means connected in parallel with the capacitor for discharging the voltage of the capacitor below a predetermined value, the discharging means short-circuit the capacitor when the voltage of the capacitor reaches a predetermined value It is a switch to do. This switch is preferably a transistor because the circuit is simple.

さらに、出力の直流電圧レベルが0Vから大きくずれないようにするために、前記第2の増幅器の出力端と接地間に、直流信号に対しては低インピーダンスとなり、交流信号に対しては高インピーダンスとなるインピーダンスを接続する。   Furthermore, in order to prevent the output DC voltage level from deviating significantly from 0V, the impedance between the output terminal of the second amplifier and the ground is low impedance for the DC signal and high impedance for the AC signal. Connect the impedance.

さらに、出力電圧の高調波成分を低減するために、前記第2の増幅器の出力電圧を前記第1の増幅器に交流負帰還する交流負帰還手段を設けた。   Furthermore, in order to reduce the harmonic component of the output voltage, AC negative feedback means for AC negative feedback of the output voltage of the second amplifier to the first amplifier is provided.

PチャンネルとNチャンネルの2組のMOSFETで構成された相補型ソース接地増幅器に、前記MOSFETのソース電位の上昇を防止すると共にアイドリング電流の低減を図るための抵抗可変手段を設けることによって、超音波探触子の振動子に印加される送波電圧を時間が経過しても減衰させることなく一定にすることができる。これによって、アイドリング電流の低減とドループ現象の防止の両立が可能となり、高画質化のためチャンネル数を増加しても低消費電力化が可能な超音波診断装置を提供することができる。   By providing resistance variable means for preventing a rise in source potential of the MOSFET and reducing idling current in a complementary source grounded amplifier composed of two sets of MOSFETs of P channel and N channel, ultrasonic waves The transmission voltage applied to the transducer of the probe can be kept constant without being attenuated over time. As a result, it is possible to achieve both reduction of idling current and prevention of droop phenomenon, and an ultrasonic diagnostic apparatus capable of reducing power consumption even when the number of channels is increased for high image quality can be provided.

以下、添付図面に従って本発明の超音波診断装置の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of an ultrasonic diagnostic apparatus of the present invention will be described in detail with reference to the accompanying drawings.

なお、本発明の実施の形態を説明するための全図において、同一機能を有するものは同一符合を付け、その繰り返しの説明は省略する。   Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the present invention, and the repetitive description thereof will be omitted.

図1は、本発明に係る超音波診断装置の全体構成図である。この超音波診断装置1は、診断用途に対応した操作信号を設定するコントロールパネル2と、前記操作信号に応じて装置全体を制御する制御部3と、この制御部3から出力される送波信号を増幅する送波回路4と、この送波回路4の出力電圧が印加されて超音波を発生して被検体に照射し、該被検体からのエコー信号を検出する探触子5と、この探触子5で検出してエコー信号を受信する受波回路6と、この受波回路6で受信したエコー信号を処理して超音波画像を構成する超音波画像構成部7と、この画像構成部7で構成した超音波画像や診断結果等を表示する表示部8と、を備えて構成される。   FIG. 1 is an overall configuration diagram of an ultrasonic diagnostic apparatus according to the present invention. The ultrasonic diagnostic apparatus 1 includes a control panel 2 for setting an operation signal corresponding to a diagnostic application, a control unit 3 for controlling the entire apparatus according to the operation signal, and a transmission signal output from the control unit 3. A transmission circuit 4 for amplifying the signal, a probe 5 for applying an output voltage of the transmission circuit 4 to generate an ultrasonic wave and irradiating the subject, and detecting an echo signal from the subject, A receiving circuit 6 that receives an echo signal detected by the probe 5, an ultrasonic image forming unit 7 that processes an echo signal received by the receiving circuit 6 to form an ultrasonic image, and this image configuration And a display unit 8 for displaying an ultrasound image, a diagnosis result, and the like configured by the unit 7.

このように構成された超音波診断装置の本発明の特徴に係る送波回路の実施形態について詳しく説明する。   An embodiment of the transmission circuit according to the feature of the present invention of the ultrasonic diagnostic apparatus configured as described above will be described in detail.

《第1の実施形態》
図2は、本発明の超音波診断装置に用いる送波回路4の第1の実施形態である。この送波回路4は、図2に示すように、制御部3からの送波信号(a)を増幅する演算増幅器で構成された第1の増幅器10と、正の極性の直流電源+HVと負の極性の直流電源−HVで動作するPチャンネルとNチャンネルのMOSFETとを組み合わせた第2の増幅器である相補型ソース接地増幅器11と、を備えて構成される。
First Embodiment
FIG. 2 is a first embodiment of the transmission circuit 4 used in the ultrasonic diagnostic apparatus of the present invention. As shown in FIG. 2, the transmission circuit 4 includes a first amplifier 10 composed of an operational amplifier that amplifies the transmission signal (a) from the control unit 3, a positive polarity DC power source + HV, and a negative polarity. And a complementary source grounded amplifier 11 that is a second amplifier that combines a P-channel and an N-channel MOSFET that operate with a direct current power source -HV of the same polarity.

前記第2の増幅器11は、前記PチャンネルのPMOSFET12と前記NチャンネルのNMOSFET13のドレインD同士を直列に接続し、前記正の極性の直流電源+HVとPMOSFET12のソースSとの間に、コンデンサ14と抵抗15の並列接続体を接続し、この並列接続体と逆並列に定電圧ダイオードであるツェナーダイオード16を接続する。同様に、前記負の極性の直流電源−HVとNMOSFET13のソースSとの間にコンデンサ17と抵抗18の並列接続体を接続し、この並列接続体と逆並列にツェナーダイオード19を接続する。
なお、前記逆並列とは、前記ツェナーダイオード16のカソードが直流電源+HVに、アノードがPMOSFET12のソースSに接続され、前記ツェナーダイオード19のカソードがPMOSFET12のソースSに、アノードが直流電源−HVに接続されることを意味する。
The second amplifier 11 connects the drains D of the P-channel PMOSFET 12 and the N-channel NMOSFET 13 in series, and a capacitor 14 is connected between the positive polarity DC power source + HV and the source S of the PMOSFET 12. A parallel connection body of resistors 15 is connected, and a Zener diode 16 which is a constant voltage diode is connected in reverse parallel to the parallel connection body. Similarly, a parallel connection body of a capacitor 17 and a resistor 18 is connected between the negative polarity DC power supply -HV and the source S of the NMOSFET 13, and a Zener diode 19 is connected in reverse parallel to this parallel connection body.
The anti-parallel means that the cathode of the Zener diode 16 is connected to the DC power source + HV, the anode is connected to the source S of the PMOSFET 12, the cathode of the Zener diode 19 is connected to the source S of the PMOSFET 12, and the anode is connected to the DC power source -HV. Means to be connected.

そして、前記第1の増幅器10の出力端子に直流電圧分をカットするためのデカップリングコンデンサ20及び21の一端を接続し、これらのデカップリングコンデンサの他端を前記PMOSFET12とNMOSFET13のそれぞれのゲートGに接続する。   Then, one end of decoupling capacitors 20 and 21 for cutting a DC voltage component is connected to the output terminal of the first amplifier 10, and the other ends of these decoupling capacitors are connected to the gates G of the PMOSFET 12 and the NMOSFET 13, respectively. Connect to.

前記PMOSFET12とNMOSFET13のバイアス電圧Vb1及びVb2は、前記PMOSFET12とNMOSFET13のそれぞれのゲートGにバイアス電圧を与えるためのもので、抵抗22及び23を介してゲートGに印加される。   Bias voltages Vb1 and Vb2 of the PMOSFET 12 and NMOSFET 13 are for applying a bias voltage to the respective gates G of the PMOSFET 12 and NMOSFET 13, and are applied to the gate G via resistors 22 and 23.

前記抵抗15と18は、前記第1の増幅器への入力が無い状態、いわゆるアイドリング状態時に、前記バイアス電圧Vb1及びVb2による前記PMOSFET12とNMOSFET13に流れる電流であるアイドリング電流を抑制するためのものである。この直流のアイドリング電流は、前記のように前記第1の増幅器への入力が無い状態においても、常時流れるために静的な消費電流となるので、低消費電力化の観点から前記抵抗15と18は高抵抗にする必要がある。   The resistors 15 and 18 are for suppressing an idling current that is a current that flows through the PMOSFET 12 and the NMOSFET 13 due to the bias voltages Vb1 and Vb2 when there is no input to the first amplifier, that is, in a so-called idling state. . Since the direct current idling current always flows even when there is no input to the first amplifier as described above, it becomes a static current consumption. Therefore, the resistors 15 and 18 are used from the viewpoint of low power consumption. Need to have high resistance.

前記コンデンサ14と17は、前記PMOSFET12とNMOSFET13のゲートGへの交流信号入力時に該PMOSFET12とNMOSFET13のソースSを高周波的に接地して第2の増幅器11を高ゲイン増幅器とするために設けたものである。   The capacitors 14 and 17 are provided for grounding the source S of the PMOSFET 12 and the NMOSFET 13 at a high frequency when an AC signal is input to the gate G of the PMOSFET 12 and the NMOSFET 13 to make the second amplifier 11 a high gain amplifier. It is.

また、一般に前記PMOSFET12とNMOSFET13の最小の導通電圧である閾値電圧は異なり、これによって両MOSFETの前記アイドリング電流に差が生じるので、この差電流を抵抗24に流し、出力の直流電圧レベルが0Vから大きくずれないようにしている。   In general, the threshold voltage which is the minimum conduction voltage of the PMOSFET 12 and the NMOSFET 13 is different, and this causes a difference in the idling current of both MOSFETs. Therefore, the difference current is passed through the resistor 24, and the output DC voltage level is changed from 0V. I try not to make a big difference.

前記ツェナーダイオード16、19は、出力端子から出力される出力電圧(抵抗24の両端電圧)が時間の経過に伴って減衰するドループ現象を防止するためのものである。ここで、前記ツェナーダイオード16、19を設けないで、高繰り返し周波数で動作させた場合に見られるドループ現象について図2及び図3を用いて説明する。   The zener diodes 16 and 19 are for preventing a droop phenomenon in which the output voltage (the voltage across the resistor 24) output from the output terminal attenuates with time. Here, the droop phenomenon seen when operating at a high repetition frequency without providing the Zener diodes 16 and 19 will be described with reference to FIGS.

図2のNMOSFET13側において、該NMOSFET13のソースS―ドレインD間に、前記第1の増幅器10の出力電流に重畳して前記アイドリング電流が流れるのは、前記第1の増幅器10の出力電圧(b)が正の半周期中である。   On the NMOSFET 13 side in FIG. 2, the idling current flows between the source S and the drain D of the NMOSFET 13 in a manner superimposed on the output current of the first amplifier 10 because the output voltage (b ) Is in the positive half cycle.

この半周期の期間に、前記NMOSFET13のソースSを高周波的に接地するためのコンデンサ17には、前記NMOSFET13のソースS―ドレインD間に流れる電流が流れるので電荷が蓄積される。これによって、コンデンサ17の両端電圧が上昇し、ソースSの電位が上昇する。
このようにしてコンデンサ17に蓄積された電荷は、第1の増幅器10への入力信号が負の半周期中若しくは第1の増幅器への入力が無入力の状態時にNMOSFET13のソースSに接続された抵抗18を介して放電される。
During this half cycle period, a current flowing between the source S and the drain D of the NMOSFET 13 flows in the capacitor 17 for grounding the source S of the NMOSFET 13 at a high frequency, so that charges are accumulated. As a result, the voltage across the capacitor 17 rises and the potential of the source S rises.
The charge accumulated in the capacitor 17 in this way is connected to the source S of the NMOSFET 13 when the input signal to the first amplifier 10 is in the negative half cycle or when the input to the first amplifier is not input. It is discharged through the resistor 18.

このように、NMOSFET13のソースSに接続された抵抗18は、上記アイドリング電流を抑制する働きを有する共にコンデンサ17に蓄積された電荷を放電する働きも有する。   As described above, the resistor 18 connected to the source S of the NMOSFET 13 has a function of suppressing the idling current and a function of discharging the charge accumulated in the capacitor 17.

しかしながら、消費電力を低減するために前記抵抗18を高抵抗にすると、前記放電の時定数が長くなるために、繰り返し周波数が高い場合や連続波を送波する場合においては、コンデンサ17に蓄積された電荷は十分に抜けきらない。   However, if the resistor 18 is made high to reduce power consumption, the time constant of the discharge becomes long, so that when the repetition frequency is high or when a continuous wave is transmitted, it is accumulated in the capacitor 17. The charge is not fully removed.

そのため、コンデンサ17の両端電圧は、前記NMOSFET13のソースS―ドレインD間に前記のような電流が流れる度に上昇し続ける。この結果、ソースSの電位が過度に上昇するために、NMOSFET13は導通しにくい状態となって、図3に示すように、出力電圧の振幅が時間の経過に伴って減衰するというドループ現象が生じる。同様のドループ現象は、PMOSFET12側においても生じる。   Therefore, the voltage across the capacitor 17 continues to rise every time such a current flows between the source S and drain D of the NMOSFET 13. As a result, since the potential of the source S rises excessively, the NMOSFET 13 becomes difficult to conduct, and a droop phenomenon occurs in which the amplitude of the output voltage decays with time as shown in FIG. . A similar droop phenomenon also occurs on the PMOSFET 12 side.

このような出力電圧が減衰するドループ現象は、PMOSFET12及びNMOSFET13のソースを高周波的に接地するためのコンデンサ14、17の電圧を所定値以下になるようにすることにより防止することができる。   Such a droop phenomenon in which the output voltage attenuates can be prevented by setting the voltages of the capacitors 14 and 17 for grounding the sources of the PMOSFET 12 and the NMOSFET 13 at a high frequency to a predetermined value or less.

すなわち、上記アイドリング電流を低減するための抵抗15、18は、前記コンデンサ14、17の電圧がある一定の電圧以上に上昇した場合にのみ低抵抗にすれば良い(抵抗可変手段)。前記ツェナーダイオード16、19は、前記コンデンサ14、17の電圧を所定値以下にして(電圧リミッタ手段)、ドループ現象を防止するために設けたもので、以下のように動作してドループ現象は防止される。   That is, the resistors 15 and 18 for reducing the idling current may be set to a low resistance only when the voltage of the capacitors 14 and 17 rises above a certain voltage (resistance variable means). The Zener diodes 16 and 19 are provided to prevent the droop phenomenon by setting the voltage of the capacitors 14 and 17 to a predetermined value or less (voltage limiter means) and prevent the droop phenomenon by operating as follows. Is done.

図2において、ツェナーダイオード16及び19のツェナー電圧は、第1の増幅器10への入力信号が無い状態において、PMOSFET12、NMOSFET13の各ソースSに接続されたコンデンサ14及び17の両端に印加される電圧、すなわちバイアス電圧Vb1及びVb2からPMOSFET12及びNMOSFET13の閾値電圧を差し引いた電圧より僅かに高い値に設定する。   In FIG. 2, the Zener voltages of the Zener diodes 16 and 19 are voltages applied across the capacitors 14 and 17 connected to the sources S of the PMOSFET 12 and the NMOSFET 13 in the absence of an input signal to the first amplifier 10. That is, it is set to a value slightly higher than the voltage obtained by subtracting the threshold voltages of the PMOSFET 12 and the NMOSFET 13 from the bias voltages Vb1 and Vb2.

このように、ツェナーダイオード16、19のツェナー電圧を設定することによって、第1の増幅器10への入力信号が無入力の状態においては前記ツェナーダイオード16、19は高抵抗の状態となる。   Thus, by setting the Zener voltage of the Zener diodes 16 and 19, the Zener diodes 16 and 19 are in a high resistance state when the input signal to the first amplifier 10 is not input.

次に、前記のようにツェナー電圧を設定することによって、ドループ現象を防止することができることについて説明する。   Next, it will be described that the droop phenomenon can be prevented by setting the Zener voltage as described above.

前記のように、図2のNMOSFET13側において、該NMOSFET13のソースS―ドレインD間に、前記第1の増幅器10の出力電流に重畳して前記アイドリング電流が流れるのは、前記第1の増幅器10の出力電圧(b)が正の半周期中である。この半周期の期間に、前記コンデンサ17には電荷が蓄積される。   As described above, on the NMOSFET 13 side in FIG. 2, the idling current flows between the source S and the drain D of the NMOSFET 13 so as to be superimposed on the output current of the first amplifier 10. The output voltage (b) is in the positive half cycle. Charge is accumulated in the capacitor 17 during this half-cycle period.

このようにして蓄積された電荷は、ソースSに接続された抵抗18が高抵抗である場合においては、ほとんど放電されることなく蓄積し続けるが、コンデンサ17の両端電圧がツェナー電圧以上となった場合には、ツェナーダイオード19の動作抵抗が低抵抗となるために、これを介してコンデンサ17内に蓄積された電荷が放電される。したがって、コンデンサ17の両端電圧はツェナー電圧以上に上昇することは無い。そして、コンデンサ17内に蓄積された電荷が放電されてコンデンサ17の両端電圧がツェナー電圧以下となった後には、再びツェナーダイオード19は高抵抗の状態となって、アイドリング電流は抑制される。   The charge accumulated in this way continues to accumulate almost without being discharged when the resistor 18 connected to the source S is high resistance, but the voltage across the capacitor 17 becomes equal to or higher than the zener voltage. In this case, since the operating resistance of the Zener diode 19 is low, the charge accumulated in the capacitor 17 is discharged through this. Therefore, the voltage across the capacitor 17 does not rise above the Zener voltage. Then, after the electric charge accumulated in the capacitor 17 is discharged and the voltage across the capacitor 17 becomes equal to or lower than the Zener voltage, the Zener diode 19 becomes a high resistance state again, and the idling current is suppressed.

上記NMOSFET13側と同様に、PMOSFET12側のツェナーダイオード16が動作して、コンデンサ14の両端電圧はツェナー電圧以上に上昇することは無く、該コンデンサ14の両端電圧がツェナー電圧以下となった後には、再びツェナーダイオード19は高抵抗の状態となってアイドリング電流は抑制される。   Like the NMOSFET 13 side, the Zener diode 16 on the PMOSFET 12 side operates, and the voltage across the capacitor 14 does not rise above the Zener voltage, and after the voltage across the capacitor 14 falls below the Zener voltage, The Zener diode 19 is again in a high resistance state, and the idling current is suppressed.

このように、第1の実施形態による送波回路によれば、適切なツェナー電圧のツェナーダイオード16及び19を選択することでPMOSFET12及びNMOSFET13のソースSの電位の上昇を防ぐことができ、これによってドループ現象を引き起こすことなく、アイドリング電流を抑制する抵抗15及び18を高抵抗化して静的な消費電流であるアイドリング電流を低減することが可能となる。   As described above, according to the transmission circuit according to the first embodiment, by selecting the Zener diodes 16 and 19 having an appropriate Zener voltage, it is possible to prevent the potentials of the sources S of the PMOSFET 12 and the NMOSFET 13 from rising. Without causing the droop phenomenon, the resistances 15 and 18 for suppressing the idling current can be increased to reduce the idling current, which is a static current consumption.

次に、上記図2の送波回路4を用いた本発明の超音波診断装置の動作について説明する。   Next, the operation of the ultrasonic diagnostic apparatus of the present invention using the transmission circuit 4 of FIG. 2 will be described.

(1)図1のコントロールパネル2で設定した操作信号により、制御部3から図2の(a)に示す正弦波の入力信号が第1の増幅器10に入力されると、該第1の増幅器10は前記入力信号が増幅された(b)の交流電圧を出力する。   (1) When the sine wave input signal shown in (a) of FIG. 2 is input from the control unit 3 to the first amplifier 10 by the operation signal set in the control panel 2 of FIG. 1, the first amplifier 10 10 outputs the alternating voltage (b) obtained by amplifying the input signal.

(2)前記(b)の交流電圧がPMOSFET12とNMOSFET13のゲートGに印加されると、これらのPMOSFET12とNMOSFET13は導通、非導通動作する。   (2) When the alternating voltage of (b) is applied to the gates G of the PMOSFET 12 and the NMOSFET 13, the PMOSFET 12 and the NMOSFET 13 are turned on and off.

(3)すなわち、前記(b)の交流電圧の正の半周期の期間は、PMOSFET12は非導通となり、NMOSFET13は導通して電流が流れる。このPMOSFET12の非導通の期間に、前記PMOSFET12のソースSを高周波的に接地するためのコンデンサ14の電圧が所定値以下になるようにツェナーダイオード16が動作して該コンデンサ14の電圧を放電する。   (3) That is, during the period of the positive half cycle of the alternating voltage of (b) above, the PMOSFET 12 becomes non-conductive and the NMOSFET 13 becomes conductive and current flows. During this non-conducting period of the PMOSFET 12, the Zener diode 16 operates so as to discharge the voltage of the capacitor 14 so that the voltage of the capacitor 14 for grounding the source S of the PMOSFET 12 at a high frequency is below a predetermined value.

(4)前記(b)の交流電圧の負の半周期の期間は、PMOSFET12は導通して電流が流れ、NMOSFET13は非導通となって電流は流れない。このNMOSFET13の非導通の期間に、前記NMOSFET13のソースSを高周波的に接地するためのコンデンサ17の電圧が所定値以下になるようにツェナーダイオード19が動作して該コンデンサ17の電圧を放電する。   (4) During the period of the negative half cycle of the alternating voltage of (b) above, the PMOSFET 12 is conductive and current flows, and the NMOSFET 13 is nonconductive and no current flows. During this non-conducting period of the NMOSFET 13, the Zener diode 19 operates so as to discharge the voltage of the capacitor 17 so that the voltage of the capacitor 17 for grounding the source S of the NMOSFET 13 at a high frequency becomes below a predetermined value.

(5)前記第2の増幅器11は、前記(3)と(4)のように動作してPMOSFET12とNMOSFET13のドレイン電流はそれぞれ(c)、(d)のようになり、これらの電流により出力される電圧は、(e)に示すように入力電圧に比例した電圧となる。   (5) The second amplifier 11 operates as in (3) and (4) above, and the drain currents of the PMOSFET 12 and NMOSFET 13 are as shown in (c) and (d), respectively. The voltage to be applied is a voltage proportional to the input voltage as shown in (e).

(6)前記送波回路4の出力電圧は、探触子5の振動子(図示省略)に印加されて該探触子5から超音波を発生して被検体に照射し、該被検体からのエコー信号を検出し、この検出信号を受波回路6で受信する。   (6) The output voltage of the transmission circuit 4 is applied to a transducer (not shown) of the probe 5 to generate an ultrasonic wave from the probe 5 to irradiate the subject, and from the subject The echo signal is detected, and the detection circuit 6 receives this detection signal.

(7)この受波回路6で受信したエコー信号は、超音波画像構成部7で処理されて超音波画像を構成し、この構成した超音波画像及び該画像に関連する情報等を表示部8に表示して診断に供する。   (7) The echo signal received by the receiving circuit 6 is processed by the ultrasonic image construction unit 7 to form an ultrasonic image, and the constructed ultrasonic image and information related to the image are displayed on the display unit 8. Displayed on the screen for diagnosis.

(8)そして、前記コンデンサ14、17の電圧が前記ツェナー電圧以下になって、第1の増幅器10への入力が無いアイドリング状態では、前記抵抗15、18は高抵抗になってアイドリング電流は小さくなる。   (8) In the idling state where the voltage of the capacitors 14 and 17 is equal to or lower than the Zener voltage and there is no input to the first amplifier 10, the resistors 15 and 18 become high resistance and the idling current is small. Become.

上記第1の実施形態による送波回路において、適切なツェナー電圧のツェナーダイオード16及び19を選択することでPMOSFET12及びNMOSFET13のソースSの電位の上昇を防ぐことができ、これによってドループ現象を引き起こすことなく、アイドリング電流を抑制する抵抗15及び18を高抵抗化して静的な消費電流であるアイドリング電流を低減することが可能となる。   In the transmission circuit according to the first embodiment, it is possible to prevent the potential of the source S of the PMOSFET 12 and the NMOSFET 13 from rising by selecting the Zener diodes 16 and 19 having an appropriate Zener voltage, thereby causing a droop phenomenon. In addition, the resistances 15 and 18 for suppressing the idling current can be increased to reduce the idling current, which is a static current consumption.

このように、上記第1の実施形態の送波回路を用いた超音波診断装置は、超音波探触子の振動子に印加される送波電圧を時間が経過しても減衰させることなく一定にすることができるので、アイドリング電流の低減とドループ現象の防止の両立が可能となる。これによって、高画質化のためチャンネル数を増加しても低消費電力化が可能となる。   As described above, the ultrasonic diagnostic apparatus using the transmission circuit according to the first embodiment does not attenuate the transmission voltage applied to the transducer of the ultrasonic probe even if time passes. Therefore, it is possible to achieve both reduction of idling current and prevention of droop phenomenon. This makes it possible to reduce power consumption even if the number of channels is increased for higher image quality.

《第2の実施形態》
図4は、本発明の超音波診断装置に用いる送波回路4の第2の実施形態である。この送波回路4は、図2に示した第2の実施形態のPMOSFET12及びNMOSFET13のソースSを高周波的に接地するためのコンデンサ14、17の電圧を所定値以下に制限する電圧リミッタ回路が異なるのみで、他は同じであるので、ここではリミッタ回路の構成とこれを用いた送波回路の動作について説明する。
<< Second Embodiment >>
FIG. 4 is a second embodiment of the transmission circuit 4 used in the ultrasonic diagnostic apparatus of the present invention. The transmission circuit 4 is different from the voltage limiter circuit for limiting the voltages of the capacitors 14 and 17 for grounding the sources S of the PMOSFET 12 and the NMOSFET 13 of the second embodiment shown in FIG. Since the rest is the same, only the configuration of the limiter circuit and the operation of the transmission circuit using the limiter circuit will be described here.

図4において、正の極性の直流電源+HVとPMOSFET12のソースSとの間に、直列に接続された抵抗31、32とコンデンサ14との並列接続体を接続し、この並列接続体と並列に、図示のように、スイッチング素子であるPNPトランジスタ33を接続する。前記抵抗31は、前記トランジスタ33のエミッタEとベースB間に接続され、もう一方の抵抗32は、前記トランジスタ33のベースBとコレクタC間に接続される。同様に、負の極性の直流電源−HVとNMOSFET13のソースSとの間に、直列に接続された抵抗34、35とコンデンサ17との並列接続体を接続し、この並列接続体と並列に、図示のように、スイッチング素子であるNPNトランジスタ36を接続する。前記抵抗34は、前記トランジスタ36のコレクタCとベースB間に接続され、もう一方の抵抗35は、前記トランジスタ36のベースBとエミッタE間に接続される。   In FIG. 4, a parallel connection of resistors 31 and 32 and a capacitor 14 connected in series is connected between a positive polarity DC power source + HV and the source S of the PMOSFET 12, and in parallel with this parallel connection, As shown in the figure, a PNP transistor 33 which is a switching element is connected. The resistor 31 is connected between the emitter E and the base B of the transistor 33, and the other resistor 32 is connected between the base B and the collector C of the transistor 33. Similarly, a parallel connection body of resistors 34 and 35 and a capacitor 17 connected in series is connected between the negative polarity DC power supply -HV and the source S of the NMOSFET 13, and in parallel with this parallel connection body, As illustrated, an NPN transistor 36, which is a switching element, is connected. The resistor 34 is connected between the collector C and the base B of the transistor 36, and the other resistor 35 is connected between the base B and the emitter E of the transistor 36.

このように構成された電圧リミッタ回路において、直列に接続された抵抗31と抵抗32は、図2の第1の実施形態の抵抗15に相当し、直列に接続された抵抗34と抵抗35は、図2の第1の実施形態の抵抗18に相当する。   In the voltage limiter circuit configured as described above, the resistor 31 and the resistor 32 connected in series correspond to the resistor 15 of the first embodiment of FIG. 2, and the resistor 34 and the resistor 35 connected in series are: This corresponds to the resistor 18 of the first embodiment of FIG.

前記抵抗31と32の比、及び抵抗34と35の比は、第1の増幅器10への入力信号が無い状態において、前記トランジスタ33及び36を非導通、すなわちベースBとエミッタE間の電圧が閾値電圧Vbe以下になる値に設定する。   The ratio of the resistors 31 and 32 and the ratio of the resistors 34 and 35 are determined so that the transistors 33 and 36 are non-conductive in the absence of an input signal to the first amplifier 10, that is, the voltage between the base B and the emitter E is Set to a value that is less than or equal to the threshold voltage Vbe.

次に、前記のように、抵抗31,32、34、35の抵抗値を設定することによって、ドループ現象を防止する動作について説明する。   Next, an operation for preventing the droop phenomenon by setting the resistance values of the resistors 31, 32, 34, and 35 as described above will be described.

図2のNMOSFET13側において、該NMOSFET13のソースSとドレインD間に前記第1の増幅器10の出力電流に重畳して前記アイドリング電流が流れるのは、前記第1の増幅器10の出力電圧(b)が正の半周期中である。この半周期の期間に、前記コンデンサ17には電荷が蓄積される。   On the NMOSFET 13 side in FIG. 2, the idling current flows between the source S and the drain D of the NMOSFET 13 in a manner superimposed on the output current of the first amplifier 10 because the output voltage (b) of the first amplifier 10 Is in the positive half cycle. Charge is accumulated in the capacitor 17 during this half-cycle period.

このようにして蓄積された電荷は、ソースSに接続された抵抗34、35が高抵抗のままである状態においては、ほとんど放電されることなく蓄積し続けるが、抵抗35に印加される電圧が前記トランジスタ36の閾値電圧Vbeを超えると、該トランジスタ36が導通して低抵抗となるために、前記トランジスタ36を介してコンデンサ17に蓄積された電荷は放電される(放電手段)。   The charges accumulated in this way continue to accumulate with almost no discharge in the state where the resistors 34 and 35 connected to the source S remain high resistance, but the voltage applied to the resistor 35 When the threshold voltage Vbe of the transistor 36 is exceeded, the transistor 36 becomes conductive and has a low resistance, so that the charge accumulated in the capacitor 17 is discharged via the transistor 36 (discharge means).

したがって、コンデンサ17の両端電圧は、トランジスタ36の閾値電圧Vbe及び抵抗34と35の比により決まるある一定値以上に上昇することは無い。そして、コンデンサ17に蓄積された電荷が放電されて、コンデンサ17の両端電圧がトランジスタ36の閾値電圧Vbe及び抵抗34と35の比により決まるある一定値以下になった後には、再びトランジスタ36は高抵抗の状態となりアイドリング電流は抑制される。   Therefore, the voltage across the capacitor 17 does not rise above a certain value determined by the threshold voltage Vbe of the transistor 36 and the ratio of the resistors 34 and 35. After the charge accumulated in the capacitor 17 is discharged and the voltage across the capacitor 17 falls below a certain value determined by the threshold voltage Vbe of the transistor 36 and the ratio of the resistors 34 and 35, the transistor 36 again becomes high. It becomes a state of resistance and the idling current is suppressed.

上記NMOSFET13側と同様に、PMOSFET12側のトランジスタ33が動作して、コンデンサ14の両端電圧はトランジスタ33の閾値電圧Vbe及び抵抗31と32の比により決まる一定値以上に上昇することは無く、該コンデンサ14の両端電圧がトランジスタ33の閾値電圧Vbe及び抵抗31と32の比により決まるある一定値以下になった後には、再びトランジスタ33は高抵抗の状態となってアイドリング電流は抑制される。   Similarly to the NMOSFET 13 side, the transistor 33 on the PMOSFET 12 side operates, and the voltage across the capacitor 14 does not rise above a certain value determined by the threshold voltage Vbe of the transistor 33 and the ratio of the resistors 31 and 32. After the voltage between both ends of 14 becomes equal to or less than a certain value determined by the threshold voltage Vbe of the transistor 33 and the ratio of the resistors 31 and 32, the transistor 33 becomes a high resistance state again, and the idling current is suppressed.

このように、第2の実施形態による送波回路によれば、放電手段としてのトランジスタを動作させることで、PMOSFET12及びNMOSFET13のソースSの電位の上昇を防ぐことができ、これによってドループ現象を引き起こすことなく、抵抗31、32及び34、35を高抵抗化して静的な消費電流であるアイドリング電流を低減することが可能となる。   As described above, according to the transmission circuit according to the second embodiment, by operating the transistor as the discharge unit, it is possible to prevent the potential of the source S of the PMOSFET 12 and the NMOSFET 13 from rising, thereby causing the droop phenomenon. Without increasing the resistances of the resistors 31, 32, 34, and 35, it is possible to reduce the idling current, which is a static current consumption.

上記第2の実施形態の送波回路を用いた超音波診断装置は、超音波探触子の振動子に印加される送波電圧を時間が経過しても減衰させることなく一定にすることができるので、アイドリング電流の低減とドループ現象の防止の両立が可能となる。これによって、高画質化のためチャンネル数を増加しても低消費電力化が可能となる第1の実施形態と同様の効果を得ることができる。   In the ultrasonic diagnostic apparatus using the transmission circuit according to the second embodiment, the transmission voltage applied to the transducer of the ultrasonic probe can be made constant without being attenuated over time. Therefore, it is possible to reduce the idling current and prevent the droop phenomenon. As a result, it is possible to obtain the same effect as that of the first embodiment, which can reduce the power consumption even when the number of channels is increased to improve the image quality.

《第3の実施形態》
上記第1の実施形態及び第2の実施形態は、第1の増幅器と第2の増幅器を単に多段に接続した回路の例であるが、本発明は、前記第2の増幅器の出力電圧を前記第1の増幅器に負帰還する回路にも適用することができる。
<< Third Embodiment >>
The first embodiment and the second embodiment are examples of circuits in which the first amplifier and the second amplifier are simply connected in multiple stages, but the present invention uses the output voltage of the second amplifier as the output voltage. The present invention can also be applied to a circuit that performs negative feedback to the first amplifier.

図5は、前記第1の実施形態における第2の増幅器の出力電圧を第1の増幅器に交流負帰還を施した第3の実施形態の送波回路である。この送波回路4は、交流負帰還を施した第1の増幅器10'以外は前記第1の実施形態と同じ構成の回路である。   FIG. 5 shows a transmission circuit according to a third embodiment in which the output voltage of the second amplifier in the first embodiment is subjected to AC negative feedback to the first amplifier. The transmission circuit 4 is a circuit having the same configuration as that of the first embodiment except for the first amplifier 10 ′ subjected to AC negative feedback.

図5において、第1の増幅器10'は、演算増幅器40と、この演算増幅器40の−入力端子と接地間に接続された抵抗41と、前記演算増幅器40の出力端子と該演算増幅器40の−入力端子間に接続された抵抗42とにより構成され、前記抵抗41と42で前記演算増幅器40にローカル負帰還をかけて広帯域化する。   In FIG. 5, the first amplifier 10 ′ includes an operational amplifier 40, a resistor 41 connected between the input terminal of the operational amplifier 40 and the ground, an output terminal of the operational amplifier 40, and − The resistor 42 is connected between the input terminals. The resistors 41 and 42 apply a local negative feedback to the operational amplifier 40 to increase the bandwidth.

さらに、前記演算増幅器40の+入力端子に抵抗43を接続し、第2の増幅器11の出力端子と前記演算増幅器40の+入力端子との間に直列に接続された抵抗44とコンデンサ45とを接続して、前記抵抗44とコンデンサ45で前記第2の増幅器11の出力電圧を前記演算増幅器40に交流負帰還する。   Further, a resistor 43 is connected to the + input terminal of the operational amplifier 40, and a resistor 44 and a capacitor 45 connected in series between the output terminal of the second amplifier 11 and the + input terminal of the operational amplifier 40 are provided. Then, the resistor 44 and the capacitor 45 are used to negatively feed back the output voltage of the second amplifier 11 to the operational amplifier 40.

なお、+LV、−LVは演算増幅器40の直流電源である。   Note that + LV and −LV are DC power supplies of the operational amplifier 40.

このように構成することによって、ドループ現象は、前記第1の実施形態と同様に電圧リミッタ回路が動作して防止され、歪を発生しやすい第2の増幅器であるソース接地増幅回路を歪が発生しないように第1の広帯域・高ゲイン増幅器10'で補償することができる。これによって、ドループ現象を生じることなく低消費電力化が可能で、かつ出力電圧に含まれる高調波成分を低減できる送波回路とすることができる。   With this configuration, the droop phenomenon is prevented by the operation of the voltage limiter circuit in the same manner as in the first embodiment, and distortion is generated in the source-grounded amplifier circuit that is the second amplifier that easily generates distortion. The first wideband / high gain amplifier 10 ′ can compensate for this. As a result, a power transmission circuit that can reduce power consumption without causing a droop phenomenon and reduce harmonic components contained in the output voltage can be provided.

《第4の実施形態》
図6は、前記第2の実施形態における第2の増幅器の出力電圧を第1の増幅器に交流負帰還を施した第4の実施形態の送波回路である。
<< Fourth Embodiment >>
FIG. 6 shows a transmission circuit according to the fourth embodiment in which the output voltage of the second amplifier in the second embodiment is subjected to AC negative feedback to the first amplifier.

この送波回路4は、交流負帰還を施した第1の増幅器10'以外は前記第2の実施形態と同じ構成の回路である。   The transmission circuit 4 is a circuit having the same configuration as that of the second embodiment except for the first amplifier 10 ′ subjected to AC negative feedback.

図6において、第1の増幅器10'は、前記第3の実施形態における第1の増幅器と同じ回路構成のローカル負帰還をかけて広帯域化した増幅器で、この増幅器に第2の増幅器11'の出力電圧を交流負帰還することによって、全体として低歪増幅器となる。   In FIG. 6, a first amplifier 10 ′ is an amplifier that has a wide band by applying local negative feedback having the same circuit configuration as that of the first amplifier in the third embodiment. As a result, the output voltage is negatively AC fed back, resulting in a low distortion amplifier as a whole.

このように構成することによって、ドループ現象は前記第2の実施形態と同様に電圧リミッタ回路が動作して防止され、前記第3の実施形態と同様に、歪を発生しやすい第2の増幅器であるソース接地増幅回路を歪が発生しないように第1の広帯域・高ゲイン増幅器10'で補償することができる。これによって、ドループ現象を生じることなく低消費電力化が可能で、かつ出力電圧に含まれる高調波成分を低減できる送波回路とすることができる。   With this configuration, the droop phenomenon is prevented by operating the voltage limiter circuit in the same manner as in the second embodiment, and in the second amplifier that is likely to generate distortion, as in the third embodiment. A certain common-source amplifier circuit can be compensated by the first broadband / high gain amplifier 10 'so that distortion does not occur. As a result, a power transmission circuit that can reduce power consumption without causing a droop phenomenon and reduce harmonic components contained in the output voltage can be provided.

以上、本発明について種々の実施形態について述べたが、本発明はこれらの実施形態に限定するものではなく、本発明の要旨を逸脱しない範囲で以下のように種々変更可能である。   As mentioned above, although various embodiment was described about this invention, this invention is not limited to these embodiment, In the range which does not deviate from the summary of this invention, it can change variously as follows.

(1)ドループ現象を防止するリミッタ回路は、上記実施形態に限定するものではなく、PMOSFET12及びNMOSFET13のソースSを高周波的に接地するためのコンデンサ14、17の電圧を所定値以下に制限するものであれば、どのようなリミッタ回路でも構わない。   (1) The limiter circuit for preventing the droop phenomenon is not limited to the above embodiment, but limits the voltages of the capacitors 14 and 17 for grounding the sources S of the PMOSFET 12 and the NMOSFET 13 to a predetermined value or less. Any limiter circuit may be used.

(2)第2の増幅器にソース接地のMOSFETを用いたが、これにに限定するものではなく、トランジスタや他の半導体を用いた相補型増幅器でも良い。   (2) Although the source grounded MOSFET is used for the second amplifier, the present invention is not limited to this, and a complementary amplifier using a transistor or another semiconductor may be used.

(3)さらに、上記実施形態の直流電源+HV、−HVは、正負の電圧が同じである必要はなく、第2の増幅器の出力電圧の中心レベルに対して正の極性と負の極性を有する直流電源でも良い。   (3) Furthermore, the DC power supplies + HV and -HV of the above embodiment do not have to have the same positive and negative voltages, and have a positive polarity and a negative polarity with respect to the center level of the output voltage of the second amplifier. A DC power supply may be used.

(4)上記実施形態の送波回路を用いることによって、ドループ現象を防止することができるので、同一の回路構成にて連続波の送波も可能となる。したがって、本発明は、パルス波、連続波の両方の送波回路に適用できる。   (4) Since the droop phenomenon can be prevented by using the transmission circuit of the above embodiment, continuous waves can be transmitted with the same circuit configuration. Therefore, the present invention can be applied to both pulse wave and continuous wave transmission circuits.

本発明に係る超音波診断装置の全体構成図。1 is an overall configuration diagram of an ultrasonic diagnostic apparatus according to the present invention. 本発明に係る超音波診断装置に用いる第1の実施形態の送波回路図。1 is a transmission circuit diagram of a first embodiment used in an ultrasonic diagnostic apparatus according to the present invention. ドループ現象を説明するための図。The figure for demonstrating the droop phenomenon. 本発明に係る超音波診断装置に用いる第2の実施形態の送波回路図。FIG. 6 is a transmission circuit diagram of a second embodiment used in the ultrasonic diagnostic apparatus according to the present invention. 本発明に係る超音波診断装置に用いる第3の実施形態の送波回路図。FIG. 6 is a transmission circuit diagram of a third embodiment used in the ultrasonic diagnostic apparatus according to the present invention. 本発明に係る超音波診断装置に用いる第4の実施形態の送波回路図。FIG. 6 is a transmission circuit diagram of a fourth embodiment used in the ultrasonic diagnostic apparatus according to the present invention.

符号の説明Explanation of symbols

1 超音波診断装置、2 コントロールパネル、3 制御部、4 送波回路、5 超音波探触子、6 受波回路、7 超音波画像構成部、8 表示部、10、10' 第1の増幅器、11、11' 第2の増幅器、12 PチャンネルMOSFET、13 NチャンネルMOSFET、14、17 高周波接地用コンデンサ、15、18 アイドリング電流抑制用抵抗、16、19 ツェナーダイオード、20、21 デカップリングコンデンサ、31、32、34、35 アイドリング電流抑制用抵抗、33 PNPトランジスタ、36 NPNトランジスタ   1 Ultrasonic diagnostic device, 2 Control panel, 3 Control unit, 4 Transmitter circuit, 5 Ultrasonic probe, 6 Receiver circuit, 7 Ultrasound image component, 8 Display unit, 10, 10 'First amplifier 11, 11 '2nd amplifier, 12 P-channel MOSFET, 13 N-channel MOSFET, 14, 17 High frequency grounding capacitor, 15, 18 Idling current suppression resistor, 16, 19 Zener diode, 20, 21 Decoupling capacitor, 31, 32, 34, 35 Idling current suppression resistor, 33 PNP transistor, 36 NPN transistor

Claims (8)

操作手段で設定した診断用途に対応する送波信号を増幅して超音波探触子の振動子を駆動するためのパルス波又は連続波を発生する送波回路を備えた超音波診断装置であって、前記送波回路は、前記送波信号を増幅する第1の増幅器と、この第1の増幅器の出力を増幅するための出力信号の中心レベルに対して正の極性と負の極性の直流電源で動作する第2の増幅器とを有し、前記第2の増幅器は、PチャンネルとNチャンネルの2組のMOSFETで構成された相補型ソース接地増幅器と、前記2組のMOSFETの各ソースと前記正の極性及び負の極性の直流電源間に接続された抵抗とコンデンサとの並列接続体と、この並列接続体のコンデンサの電圧が所定値以上に上昇した場合にのみ前記抵抗が低抵抗となる抵抗可変手段と、を備えたことを特徴とする超音波診断装置。   An ultrasonic diagnostic apparatus including a transmission circuit that generates a pulse wave or a continuous wave for driving a transducer of an ultrasonic probe by amplifying a transmission signal corresponding to a diagnostic application set by an operation means. The transmission circuit includes a first amplifier that amplifies the transmission signal and a direct current having a positive polarity and a negative polarity with respect to a center level of an output signal for amplifying the output of the first amplifier. A second amplifier operating from a power source, the second amplifier comprising a complementary source grounded amplifier composed of two sets of P-channel and N-channel MOSFETs, and each source of the two sets of MOSFETs, A parallel connection body of a resistor and a capacitor connected between the positive polarity and negative polarity DC power supplies, and the resistance is low resistance only when the voltage of the capacitor of the parallel connection body rises to a predetermined value or more. Variable resistance means comprising Ultrasonic diagnostic apparatus characterized by. 前記抵抗可変手段は、前記並列接続体のコンデンサの電圧を所定値以下に制限する電圧リミッタ手段を備えたことを特徴とする請求項1に記載の超音波診断装置。   2. The ultrasonic diagnostic apparatus according to claim 1, wherein the resistance variable unit includes a voltage limiter unit that limits a voltage of the capacitor of the parallel connection body to a predetermined value or less. 前記電圧リミッタ手段は、前記コンデンサと並列に逆バイアスとなる極性に定電圧ダイオードを接続したことを特徴とする請求項2に記載の超音波診断装置。   The ultrasonic diagnostic apparatus according to claim 2, wherein the voltage limiter unit includes a constant voltage diode connected in a reverse bias in parallel with the capacitor. 前記電圧リミッタ手段は、前記コンデンサの電圧を所定値以下に放電させるための前記コンデンサと並列に接続された放電手段を備えたことを特徴とする請求項2に記載の超音波診断装置。   3. The ultrasonic diagnostic apparatus according to claim 2, wherein the voltage limiter means includes discharge means connected in parallel with the capacitor for discharging the voltage of the capacitor to a predetermined value or less. 前記放電手段は、前記コンデンサの電圧が所定値になったとき該コンデンサを短絡するように動作するスイッチであることを特徴とする請求項4に記載の超音波診断装置。   The ultrasonic diagnostic apparatus according to claim 4, wherein the discharging unit is a switch that operates to short-circuit the capacitor when the voltage of the capacitor reaches a predetermined value. 前記スイッチは、トランジスタであることを特徴とする請求項5に記載の超音波診断装置。   The ultrasonic diagnostic apparatus according to claim 5, wherein the switch is a transistor. さらに、前記第2の増幅器の出力端と接地間に、直流信号に対しては低インピーダンスとなり、交流信号に対しては高インピーダンスとなるインピーダンスを接続したことを特徴とする請求項1乃至6のいずれか1項に記載の超音波診断装置。   Furthermore, the impedance which becomes low impedance with respect to a DC signal and becomes high impedance with respect to an AC signal is connected between the output terminal of the second amplifier and the ground. The ultrasonic diagnostic apparatus of any one of Claims. さらに、前記第2の増幅器の出力電圧を前記第1の増幅器に交流負帰還する交流負帰還手段を備えたことを特徴とする請求項1乃至7のいずれか1項に記載の超音波診断装置。   The ultrasonic diagnostic apparatus according to claim 1, further comprising AC negative feedback means for AC negative feedback of the output voltage of the second amplifier to the first amplifier. .
JP2008152638A 2008-06-11 2008-06-11 Ultrasonic diagnostic equipment Active JP5237702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008152638A JP5237702B2 (en) 2008-06-11 2008-06-11 Ultrasonic diagnostic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008152638A JP5237702B2 (en) 2008-06-11 2008-06-11 Ultrasonic diagnostic equipment

Publications (2)

Publication Number Publication Date
JP2009297128A true JP2009297128A (en) 2009-12-24
JP5237702B2 JP5237702B2 (en) 2013-07-17

Family

ID=41544670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008152638A Active JP5237702B2 (en) 2008-06-11 2008-06-11 Ultrasonic diagnostic equipment

Country Status (1)

Country Link
JP (1) JP5237702B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011062295A (en) * 2009-09-16 2011-03-31 Aloka Co Ltd Transmission circuit of ultrasonic diagnostic apparatus
WO2015186193A1 (en) * 2014-06-03 2015-12-10 株式会社日立製作所 Amplifying circuit, ultrasonic probe, and ultrasonic diagnostic apparatus
US20170279423A1 (en) * 2016-03-22 2017-09-28 Microchip Technology Incorporated Class AB Common-Source Amplifier With Constant Transconductance

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103567466B (en) 2012-07-20 2016-03-09 鸿准精密模具(昆山)有限公司 lathe control system

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723948A (en) * 1993-07-12 1995-01-27 Hitachi Medical Corp Switch circuit and ultrasonic diagnostic device using same
JPH07231247A (en) * 1994-02-17 1995-08-29 Ge Yokogawa Medical Syst Ltd Ultrasonic wave vibration element drive circuit and fet drive circuit
JP2004089512A (en) * 2002-09-02 2004-03-25 Hitachi Medical Corp Ultrasonic diagnostic apparatus
JP2004358133A (en) * 2003-06-09 2004-12-24 Ge Medical Systems Global Technology Co Llc Ultrasonic vibrator driving circuit and ultrasonic diagnosis apparatus
JP2006101997A (en) * 2004-10-01 2006-04-20 Toshiba Corp Ultrasonic probe and ultrasonic diagnosis apparatus
JP2006136630A (en) * 2004-11-15 2006-06-01 Toshiba Corp Ultrasonic diagnostic device and ultrasonic probe
JP2006217942A (en) * 2005-02-08 2006-08-24 Fuji Photo Film Co Ltd Ultrasonic imager
JP2008068014A (en) * 2006-09-15 2008-03-27 Ge Medical Systems Global Technology Co Llc Ultrasonic transducer driving circuit and ultrasonic diagnostic apparatus
JP2008188321A (en) * 2007-02-07 2008-08-21 Hitachi Medical Corp Ultrasonic diagnostic apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723948A (en) * 1993-07-12 1995-01-27 Hitachi Medical Corp Switch circuit and ultrasonic diagnostic device using same
JPH07231247A (en) * 1994-02-17 1995-08-29 Ge Yokogawa Medical Syst Ltd Ultrasonic wave vibration element drive circuit and fet drive circuit
JP2004089512A (en) * 2002-09-02 2004-03-25 Hitachi Medical Corp Ultrasonic diagnostic apparatus
JP2004358133A (en) * 2003-06-09 2004-12-24 Ge Medical Systems Global Technology Co Llc Ultrasonic vibrator driving circuit and ultrasonic diagnosis apparatus
JP2006101997A (en) * 2004-10-01 2006-04-20 Toshiba Corp Ultrasonic probe and ultrasonic diagnosis apparatus
JP2006136630A (en) * 2004-11-15 2006-06-01 Toshiba Corp Ultrasonic diagnostic device and ultrasonic probe
JP2006217942A (en) * 2005-02-08 2006-08-24 Fuji Photo Film Co Ltd Ultrasonic imager
JP2008068014A (en) * 2006-09-15 2008-03-27 Ge Medical Systems Global Technology Co Llc Ultrasonic transducer driving circuit and ultrasonic diagnostic apparatus
JP2008188321A (en) * 2007-02-07 2008-08-21 Hitachi Medical Corp Ultrasonic diagnostic apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011062295A (en) * 2009-09-16 2011-03-31 Aloka Co Ltd Transmission circuit of ultrasonic diagnostic apparatus
WO2015186193A1 (en) * 2014-06-03 2015-12-10 株式会社日立製作所 Amplifying circuit, ultrasonic probe, and ultrasonic diagnostic apparatus
US20170279423A1 (en) * 2016-03-22 2017-09-28 Microchip Technology Incorporated Class AB Common-Source Amplifier With Constant Transconductance
WO2017165360A1 (en) * 2016-03-22 2017-09-28 Microchip Technology Incorported Class ab common-source amplifier with constant transconductance
CN109891741A (en) * 2016-03-22 2019-06-14 密克罗奇普技术公司 AB class commonsource amplifier with constant transconductance
US10469043B2 (en) 2016-03-22 2019-11-05 Microchip Technology Incorporated Class AB common-source amplifier with constant transconductance
CN109891741B (en) * 2016-03-22 2023-01-13 密克罗奇普技术公司 Class AB common source amplifier with constant transconductance

Also Published As

Publication number Publication date
JP5237702B2 (en) 2013-07-17

Similar Documents

Publication Publication Date Title
CN109069102B (en) Multi-level bipolar pulse generator
CN109069106B (en) Symmetric receiver switch for bipolar pulser
US10730073B2 (en) Electronic circuit, corresponding ultrasound apparatus and method
US8502602B2 (en) Class-D amplifier circuit
KR20200020798A (en) Multi-stage trans-impedance amplifier (TIA) for ultrasonic devices
US8446205B2 (en) Mixer circuit and method for adjusting common voltage of mixer circuit
JP5237702B2 (en) Ultrasonic diagnostic equipment
US11245391B2 (en) Analog switch for transmitting high voltage signals without utilizing high voltage power supplies
US8902005B2 (en) Apparatus and method for wide common mode difference
US10426431B2 (en) Protection circuit
GB2490930A (en) A switching amplifier arrangement providing both signal drive and a high bias voltage for an electrostatic loudspeaker
JP4956211B2 (en) Ultrasonic diagnostic equipment
US9264043B2 (en) Low power level shifter with output swing control
US9331675B2 (en) Transmission drive circuit and semiconductor integrated circuit device
JP2008289780A (en) Ultrasonic diagnostic device and ultrasonic probe
JP2011061262A (en) Semiconductor integrated circuit device
US20170279263A1 (en) High Voltage Transmit/Receive Switch With Standard BCD Process
JP2004230069A (en) Ultrasonograph
IT201700021374A1 (en) ELECTRONIC CIRCUIT, ULTRASONIC EQUIPMENT AND CORRESPONDENT PROCEDURE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130329

R150 Certificate of patent or registration of utility model

Ref document number: 5237702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350