JP2009296386A - Low-noise voltage-controlled oscillation circuit - Google Patents
Low-noise voltage-controlled oscillation circuit Download PDFInfo
- Publication number
- JP2009296386A JP2009296386A JP2008148595A JP2008148595A JP2009296386A JP 2009296386 A JP2009296386 A JP 2009296386A JP 2008148595 A JP2008148595 A JP 2008148595A JP 2008148595 A JP2008148595 A JP 2008148595A JP 2009296386 A JP2009296386 A JP 2009296386A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillation
- voltage
- capacitor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は、電圧制御発振回路に係り、特に、電源雑音を除去し、電源電圧の低下を防止できる低雑音電圧制御発振回路に関する。 The present invention relates to a voltage controlled oscillation circuit, and more particularly to a low noise voltage controlled oscillation circuit capable of removing power supply noise and preventing a decrease in power supply voltage.
[従来の電圧制御発振回路:図3]
従来の電圧制御発振回路について図3を参照しながら説明する。図3は、従来の電圧制御発振回路の構成図である。
従来の一般的な電圧制御発振回路(VCO:Voltage Controlled Oscillator)は、図3に示すように、共振回路2aを備える発振段2と、バッファ段1の2段構成となっており、発振段2の出力がバッファ段1へ入力され、増幅用トランジスタTr2で増幅動作を行い、出力端子Foutに出力している。
[Conventional voltage controlled oscillation circuit: Fig. 3]
A conventional voltage controlled oscillation circuit will be described with reference to FIG. FIG. 3 is a configuration diagram of a conventional voltage controlled oscillation circuit.
As shown in FIG. 3, a conventional general voltage controlled oscillator (VCO) has a two-stage configuration of an
図3において、Rは抵抗、Cはコンデンサ、Lはコイルを表している。
発振段2の発振用トランジスタTr1とバッファ段1の増幅用トランジスタTr2のベースには、電源電圧Vccから抵抗分圧されて入力され、コレクタには抵抗、コイル等を介して電源電圧Vccが接続されている。
In FIG. 3, R represents a resistor, C represents a capacitor, and L represents a coil.
The bases of the oscillation transistor Tr1 of the
出力周波数は、共振回路2aに入力される制御電圧VtとコンデンサC2,C3によって決定されるため、コンデンサC2,C3を固定とすれば、制御電圧Vtによってのみ決定されることになる。
The output frequency is determined by the control voltage Vt input to the
[位相雑音の劣化:図4]
次ぎに、従来の電圧制御発振回路における電源ノイズによる位相雑音の劣化について図4を参照しながら説明する。図4は、電源ノイズによる位相雑音の劣化を示す図である。
図4に示すように、従来の電圧制御発振回路において、発振段2の発振用トランジスタTr1のコレクタに供給される電源電圧Vccは、外部電源が直接接続されることになるため、外部の電源雑音の影響をそのまま受け、位相雑音が劣化することになる。
[Deterioration of phase noise: Fig. 4]
Next, phase noise deterioration due to power supply noise in a conventional voltage controlled oscillation circuit will be described with reference to FIG. FIG. 4 is a diagram showing deterioration of phase noise due to power supply noise.
As shown in FIG. 4, in the conventional voltage controlled oscillation circuit, the power supply voltage Vcc supplied to the collector of the oscillation transistor Tr1 in the
図4においては、オフセット周波数[offset frequency](Hz)に対して電源ノイズの影響がある場合とない場合の位相雑音[phase noise](dBc/Hz)の特性を示している。
電源ノイズの影響がある場合は、ない場合と比べて、位相雑音が大きくなっている。
FIG. 4 shows characteristics of phase noise (dBc / Hz) with and without the influence of power supply noise on the offset frequency [offset frequency] (Hz).
When there is an influence of power supply noise, the phase noise is larger than when there is no influence.
[シンセサイザの構成例:図5]
ここで、従来の電圧制御発振回路を用いたシンセサイザについて図5を参照しながら説明する。図5は、従来のシンセサイザの構成図である。
従来のシンセサイザは、図5に示すように、PLL(Phase Locked Loop)回路(PLL_IC)20と、ループフィルタ30と、VCO10と、分周器(1/N)40とを有している。
[Configuration example of synthesizer: Fig. 5]
Here, a synthesizer using a conventional voltage controlled oscillation circuit will be described with reference to FIG. FIG. 5 is a configuration diagram of a conventional synthesizer.
As shown in FIG. 5, the conventional synthesizer includes a PLL (Phase Locked Loop) circuit (PLL_IC) 20, a
従来のシンセサイザは、PLL回路20に基準信号(REF)と分周器40からの分周された信号が入力され、位相検波してループフィルタ30を介してVCO10の制御電圧として出力される。
VCO10は、ループフィルタ30から入力された制御電圧により基準信号に同期した発信周波数を出力すると共に、分周器40にフィードバック出力する。
In the conventional synthesizer, the reference signal (REF) and the frequency-divided signal from the
The
[リップフィルタ回路を設けたVCO:図6]
従来の電圧制御発振回路を用いてシンセサイザを構成する場合には、外部雑音の影響を受けにくくするために、VCO10に供給する電源電圧Vccにリップルフィルタ回路などを挿入し、雑音を除去することが考えられる。
[VCO with Lip Filter Circuit: FIG. 6]
When a synthesizer is configured using a conventional voltage controlled oscillation circuit, a ripple filter circuit or the like may be inserted into the power supply voltage Vcc supplied to the
ここで、リップルフィルタ回路を設けた構成について図6を参照しながら説明する。図6は、リップルフィルタ回路を設けた構成図である。
VCO10に接続するリップルフィルタ回路50は、図6に示すように、電源電圧VccがトランジスタTrを介してVCO10に接続しており、トランジスタTrのベースには直列接続された抵抗RとコンデンサCの間から取り出された電圧が印加され、電源電圧Vccのノイズ除去を行う。
Here, a configuration provided with a ripple filter circuit will be described with reference to FIG. FIG. 6 is a configuration diagram in which a ripple filter circuit is provided.
As shown in FIG. 6, the
[リップルフィルタ回路ありの特性:図7]
ここで、リップルフィルタ回路ありの場合となしの場合について制御電圧(V)に対する出力電力レベル[output power](dBm)の特性を図7に示す。図7は、リップルフィルタ回路ありの特性を示す図である。
図7に示すように、外部にリップルフィルタ回路を挿入すると、トランジスタTrのVce(コレクタとエミッタとの間の電圧)分だけ、VCO10に印加される電源電圧が下がるため、リップルフィルタ回路なしの場合に比べて、VCO10出力の出力レベルが低下する。
[Characteristics with ripple filter circuit: Fig. 7]
Here, the characteristics of the output power level [output power] (dBm) with respect to the control voltage (V) with and without the ripple filter circuit are shown in FIG. FIG. 7 is a diagram showing characteristics with a ripple filter circuit.
As shown in FIG. 7, when a ripple filter circuit is inserted outside, the power supply voltage applied to the
尚、関連する先行技術として、特開平08−107309号公報(特許文献1)、特開2004−064598号公報(特許文献2)がある。
特許文献2には、電源電圧Vccに増幅用トランジスタTr2と発振用トランジスタTr1が直列に接続され、共振回路部からの出力を発振用トランジスタTr1のベースに入力し、増幅用トランジスタTr2のコレクタから発振周波数を出力する構成が示されている。
As related prior art, there are JP-A-08-107309 (Patent Document 1) and JP-A-2004-064598 (Patent Document 2).
In
特許文献1には、バッファ回路部1の増幅用トランジスタTr2のベースを低周波交流的に接地するコンデンサC10を設け、バッファ回路部1に電源端子Bから加わる低周波雑音に対してはリップルフィルタとみなせるようにし、発振回路部2から加わる信号については通常の増幅動作を行わせる電圧制御発振回路が示されている。
In
[特許文献1の電圧制御発振回路の構成:図8]
ここで、特許文献1の電圧制御発振回路について図8を参照しながら説明する。図8は、特許文献1の電圧制御発振回路の構成図である。
特許文献1の電圧制御発振回路は、図8に示すように、バッファ(増幅)用トランジスタTr2のベースには、電源端子Bに直列に接続する抵抗R3とコンデンサC10を設けた構成となっているため、発振用トランジスタTr1から見ると、この部分がリップルフィルタとみなせる構成となっている。
但し、発振用トランジスタTr1のベースには、電源端子に直列接続する抵抗R1,R2,R3によって分圧された電圧が印加される構成となっている。
[Configuration of Voltage Controlled Oscillator Circuit of Patent Document 1: FIG. 8]
Here, the voltage controlled oscillation circuit of
As shown in FIG. 8, the voltage-controlled oscillation circuit of
However, a voltage divided by resistors R1, R2, and R3 connected in series to the power supply terminal is applied to the base of the oscillation transistor Tr1.
しかしながら、一般的な従来の電圧制御発振回路では、外部の電源雑音の影響を受け、位相雑音が劣化するという問題点があった。 However, the general conventional voltage controlled oscillation circuit has a problem that the phase noise deteriorates due to the influence of external power supply noise.
また、その対策として電源と電圧制御発振回路との間に、リップルフィルタ回路などを挿入した場合には、電圧制御発振回路の出力が、リップルフィルタ回路などを挿入しない場合に比べて、出力レベルが低下するという問題点があった。 As a countermeasure, when a ripple filter circuit or the like is inserted between the power supply and the voltage controlled oscillation circuit, the output level of the voltage controlled oscillation circuit is lower than when no ripple filter circuit or the like is inserted. There was a problem that it decreased.
また、特許文献1では、バッファ用トランジスタTr2にリップルフィルタの機能を備えるようにした試みではあるが、発振用トランジスタTr1のベースに抵抗R3,R2を介して電源電圧が直接印加されるような構成となっているので、発振用トランジスタTr1のベースでは電源雑音の影響を受け、位相雑音への対策は十分ではないという問題点があった。
In
本発明は上記実情に鑑みて為されたもので、出力レベルを低下させることなく、電源雑音の影響を受けないようにして位相雑音の劣化を防止できる低雑音電圧制御発振回路を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a low noise voltage controlled oscillation circuit that can prevent deterioration of phase noise without lowering the output level and without being affected by power supply noise. Objective.
上記従来例の問題点を解決するための本発明は、発振周波数を出力する発振段と、発振段からの出力を増幅するバッファ段とを有する電圧制御発振回路であって、発振段には、制御電圧によって共振周波数が調整される共振回路と、共振回路からの出力信号に応じて発振動作を行う発振用トランジスタとを備え、バッファ段には、発振用トランジスタの発振動作に従って信号の増幅を行う増幅用トランジスタを備え、増幅用トランジスタと発振用トランジスタとをカスケード接続し、増幅用トランジスタのコレクタには、第1のコイルを介して電源電圧が印加されると共に、出力端子が導き出され、増幅用トランジスタのベースには、第1の抵抗と第2の抵抗で電源電圧を分圧した電圧が印加されると共に、第1のコンデンサの一端が接続され、他端が接地され、発振用トランジスタのコレクタには、増幅用トランジスタのエミッタが接続され、発振用トランジスタのベースには、共振回路からの出力信号が入力されると共に、第3の抵抗と第4の抵抗で増幅用トランジスタのエミッタの電圧を分圧した電圧が印加され、発振用トランジスタのエミッタには、第5の抵抗と第2のコイルを介して接地されることを特徴とする。 The present invention for solving the problems of the conventional example described above is a voltage controlled oscillation circuit having an oscillation stage that outputs an oscillation frequency and a buffer stage that amplifies the output from the oscillation stage. A resonance circuit whose resonance frequency is adjusted by a control voltage and an oscillation transistor that oscillates according to an output signal from the resonance circuit are provided, and the buffer stage amplifies the signal according to the oscillation operation of the oscillation transistor. An amplifying transistor is provided, and the amplifying transistor and the oscillating transistor are cascade-connected. A power supply voltage is applied to the collector of the amplifying transistor via the first coil, and an output terminal is derived, thereby amplifying the transistor. A voltage obtained by dividing the power supply voltage by the first resistor and the second resistor is applied to the base of the transistor, and one end of the first capacitor is connected. The other end is grounded, the emitter of the amplifying transistor is connected to the collector of the oscillation transistor, the output signal from the resonance circuit is input to the base of the oscillation transistor, and the third resistor and the A voltage obtained by dividing the emitter voltage of the amplifying transistor by a resistor of 4 is applied, and the emitter of the oscillation transistor is grounded via a fifth resistor and a second coil.
本発明は、上記低雑音電圧制御発振回路において、発振用トランジスタのベースには、直列接続の第2のコンデンサと第3のコンデンサの一端が接続され、他端が接地され、第2のコンデンサと第3のコンデンサとの間の点を発振用トランジスタのエミッタに接続すると共に、当該エミッタに第4のコンデンサの一端が接続され、他端が増幅用トランジスタのベースに接続され、発振用トランジスタのコレクタには、第5のコンデンサを介して接地され、増幅用トランジスタのコレクタと出力端子との間に第6のコンデンサが直列に接続され、増幅用トランジスタのエミッタには、第7のコンデンサを介して接地されることを特徴とする。 According to the present invention, in the low noise voltage controlled oscillation circuit, the base of the oscillation transistor is connected to one end of the second capacitor and the third capacitor connected in series, the other end is grounded, A point between the third capacitor is connected to the emitter of the oscillation transistor, one end of the fourth capacitor is connected to the emitter, the other end is connected to the base of the amplification transistor, and the collector of the oscillation transistor is connected. Is grounded via a fifth capacitor, a sixth capacitor is connected in series between the collector and output terminal of the amplifying transistor, and the emitter of the amplifying transistor is connected via the seventh capacitor. It is characterized by being grounded.
本発明は、上記低雑音電圧制御発振回路において、共振回路に、誘電体セラミック共振子を用いたことを特徴とする。 The present invention is characterized in that, in the low noise voltage controlled oscillation circuit, a dielectric ceramic resonator is used for the resonance circuit.
本発明によれば、増幅用トランジスタと発振用トランジスタとをカスケード接続し、増幅用トランジスタのコレクタには、第1のコイルを介して電源電圧が印加されると共に、出力端子が導き出され、増幅用トランジスタのベースには、第1の抵抗と第2の抵抗で電源電圧を分圧した電圧が印加されると共に、第1のコンデンサの一端が接続され、他端が接地され、発振用トランジスタのコレクタには、増幅用トランジスタのエミッタが接続され、発振用トランジスタのベースには、共振回路からの出力信号が入力されると共に、第3の抵抗と第4の抵抗で増幅用トランジスタのエミッタの電圧を分圧した電圧が印加され、発振用トランジスタのエミッタには、第5の抵抗と第2のコイルを介して接地される低雑音電圧制御発振回路としているので、出力端子からの出力レベルを低下させることなく、電源雑音の影響を受けず、位相雑音の劣化を防止できる効果がある。 According to the present invention, the amplifying transistor and the oscillating transistor are cascade-connected, and the power supply voltage is applied to the collector of the amplifying transistor via the first coil, and the output terminal is derived, A voltage obtained by dividing the power supply voltage by the first resistor and the second resistor is applied to the base of the transistor, one end of the first capacitor is connected, the other end is grounded, and the collector of the oscillation transistor is connected. Is connected to the emitter of the amplifying transistor, the output signal from the resonance circuit is input to the base of the oscillating transistor, and the voltage of the emitter of the amplifying transistor is set by the third resistor and the fourth resistor. The divided voltage is applied, and the emitter of the oscillation transistor is a low noise voltage controlled oscillation circuit that is grounded via the fifth resistor and the second coil. Because, without lowering the output level from the output terminal, without being affected by power supply noise, there is an effect of preventing the deterioration of the phase noise.
本発明の実施の形態について図面を参照しながら説明する。
[実施の形態の概要]
本発明の実施の形態に係る低雑音電圧制御発振回路は、発振周波数を出力する発振段と、発振段からの出力を増幅するバッファ段とを有し、バッファ段の増幅用トランジスタTr2と発振段の発振用トランジスタTr1とをカスケード接続し、増幅用トランジスタTr2のコレクタには、第1のコイルL1を介して電源電圧Vccが印加されると共に、出力端子Foutが導き出され、増幅用トランジスタTr2のベースには、第1の抵抗R1と第2の抵抗R2で電源電圧を分圧した電圧が印加されると共に、第1のコンデンサC1の一端が接続され、他端が接地され、発振用トランジスタTr1のコレクタには、増幅用トランジスタTr2のエミッタが接続され、発振用トランジスタTr1のベースには、共振回路からの出力信号が入力されると共に、第3の抵抗R3と第4の抵抗R4で増幅用トランジスタTr2のエミッタの電圧を分圧した電圧が印加され、発振用トランジスタTr1のエミッタには、第5の抵抗R5と第2のコイルL2を介して接地されるようにしているので、出力端子からの出力レベルを低下させることなく、電源雑音の影響を受けず、位相雑音の劣化を防止できるものである。
Embodiments of the present invention will be described with reference to the drawings.
[Outline of the embodiment]
The low noise voltage controlled oscillation circuit according to the embodiment of the present invention includes an oscillation stage that outputs an oscillation frequency, and a buffer stage that amplifies the output from the oscillation stage, and an amplification transistor Tr2 in the buffer stage and the oscillation stage The oscillation transistor Tr1 is cascade-connected, and the power supply voltage Vcc is applied to the collector of the amplifying transistor Tr2 via the first coil L1, and the output terminal Fout is derived. The base of the amplifying transistor Tr2 A voltage obtained by dividing the power supply voltage by the first resistor R1 and the second resistor R2 is applied to the first capacitor C1, one end of the first capacitor C1 is connected, the other end is grounded, and the oscillation transistor Tr1 is connected. The collector is connected to the emitter of the amplifying transistor Tr2. The output signal from the resonance circuit is input to the base of the oscillating transistor Tr1, and the third resistor R3 and the fourth resistor A voltage obtained by dividing the voltage of the emitter of the amplifying transistor Tr2 by the resistor R4 is applied, and the emitter of the oscillating transistor Tr1 is grounded via the fifth resistor R5 and the second coil L2. Therefore, it is possible to prevent deterioration of phase noise without lowering the output level from the output terminal, without being affected by power supply noise.
また、本発明の実施の形態に係る低雑音電圧制御発振回路は、発振用トランジスタTr1のベースには、直列接続の第2のコンデンサC2と第3のコンデンサC3の一端が接続され、他端が接地され、第2のコンデンサC2と第3のコンデンサC3との間の点を発振用トランジスタTr1のエミッタに接続すると共に、当該エミッタに第4のコンデンサC4の一端が接続され、他端が増幅用トランジスタTr2のベースに接続され、発振用トランジスタTr1のコレクタには、第5のコンデンサC5を介して接地され、増幅用トランジスタTr2のコレクタと出力端子との間に第6のコンデンサC6が直列に接続され、増幅用トランジスタTr2のエミッタには、第7のコンデンサC7を介して接地されるようになっている。 In the low noise voltage controlled oscillation circuit according to the embodiment of the present invention, one end of the second capacitor C2 and the third capacitor C3 connected in series is connected to the base of the oscillation transistor Tr1, and the other end is connected. A point between the second capacitor C2 and the third capacitor C3 is grounded and connected to the emitter of the oscillation transistor Tr1, and one end of the fourth capacitor C4 is connected to the emitter, and the other end is for amplification. Connected to the base of the transistor Tr2, grounded to the collector of the oscillating transistor Tr1 through a fifth capacitor C5, and a sixth capacitor C6 connected in series between the collector of the amplifying transistor Tr2 and the output terminal. The emitter of the amplifying transistor Tr2 is grounded via the seventh capacitor C7.
[低雑音電圧制御発振回路の構成:図1]
本発明の実施の形態に係る低雑音電圧制御発振回路について図1を参照しながら説明する。図1は、本発明の実施の形態に係る低雑音電圧制御発振回路の構成図である。
本発明の実施の形態に係る低雑音電圧制御発振回路(本回路)は、図1に示すように、バッファ段1と、発振段2とを基本的に有している。
[Configuration of Low Noise Voltage Control Oscillator Circuit: Fig. 1]
A low noise voltage controlled oscillation circuit according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a configuration diagram of a low noise voltage controlled oscillation circuit according to an embodiment of the present invention.
The low noise voltage controlled oscillator circuit (this circuit) according to the embodiment of the present invention basically includes a
本回路の各部について具体的に説明する。
[発振段2]
本回路における発振段2は、制御電圧Vtが入力され、それに応じた発振周波数を出力する共振回路2aと、発振用トランジスタTr1とを基本的に備えている。
Each part of the circuit will be specifically described.
[Oscillation stage 2]
The
発振用トランジスタTr1は、共振回路2aからの出力をベース(B)に入力すると共に、バッファ段1の増幅用トランジスタTr2のエミッタ(E)にコレクタ(C)が接続し、エミッタ(E)は抵抗R5とコイルL2を介して接地されている。
The oscillation transistor Tr1 inputs the output from the
更に、発振用トランジスタTr1のベースは、増幅用トランジスタTr2のエミッタの電圧が抵抗R3と抵抗R4で分圧されて印加され、また、ベースには、直列接続のコンデンサC2とC3の一方(C2側)が接続し、他方(C3側)が接地されている。 Further, the base of the oscillation transistor Tr1 is applied by dividing the voltage of the emitter of the amplification transistor Tr2 by the resistor R3 and the resistor R4, and one of the capacitors C2 and C3 connected in series (C2 side) is applied to the base. ) Are connected, and the other (C3 side) is grounded.
尚、コンデンサC2とC3との間の点と発振用トランジスタTr1のエミッタと抵抗R5の間の点が接続されている。
また、発振用トランジスタTr1のコレクタにはコンデンサC5の一端が接続され、他端が接地されている。
A point between the capacitors C2 and C3 and a point between the emitter of the oscillation transistor Tr1 and the resistor R5 are connected.
One end of a capacitor C5 is connected to the collector of the oscillation transistor Tr1, and the other end is grounded.
[バッファ段1]
本回路におけるバッファ段1は、増幅用トランジスタTr2を備え、そのコレクタ(C)に電源電圧VccがコイルL1を介して印加され、そのエミッタ(E)が発振用トランジスタTr1のコレクタに接続し、そのベース(B)には電源電圧Vccが抵抗R1を介して印加され、更に、ベースにはコンデンサC1と抵抗R2が並列に接続して接地されている。
[Buffer stage 1]
The
また、コンデンサC4の一端がベースに接続して、他端が発振段2のコンデンサC2とC3との間の点と発振用トランジスタTr1のエミッタと抵抗R5の間の点を接続する線に接続している。
更に、増幅用トランジスタTr2のエミッタにはコンデンサC7の一端が接続され、他端が接地されている。
Also, one end of the capacitor C4 is connected to the base, and the other end is connected to a line connecting the point between the capacitors C2 and C3 of the
Furthermore, one end of a capacitor C7 is connected to the emitter of the amplifying transistor Tr2, and the other end is grounded.
そして、コイルL1と増幅用トランジスタTr2のコレクタとの間からコンデンサC6を介して出力端子Foutが導き出され、出力信号が得られるようになっている。 An output terminal Fout is derived from between the coil L1 and the collector of the amplifying transistor Tr2 via the capacitor C6, and an output signal is obtained.
[本回路の特徴]
バッファ段1の増幅用トランジスタTr2のエミッタと発振段1の発振用トランジスタTr1のコレクタをカスケード接続し、また、増幅用トランジスタTr2のベースにはコンデンサC1を接続することで、発振段2から見れば、バッファ段1が電源端子から加わる雑音に対して、リップルフィルタ回路となるような構成としている。
[Features of this circuit]
When viewed from the
特に、本回路では、特許文献1と比べて、電源電圧Vccが発振用トランジスタTr1のベースに印加されず、抵抗R1とコンデンサC1と増幅用トランジスタTr2から構成されたリップルフィルタの電圧が発振用トランジスタTr1のエミッタに、そして、その電圧を抵抗3、抵抗R4で分圧されて、発振用トランジスタTr1のベースのバイアス電圧となっているため、電源雑音に対する影響を局力、小さくできる効果がある。
印加される構成となっているため、電源雑音に対する影響を極力、小さくできる効果がある。
In particular, in this circuit, compared with
Since it is configured to be applied, there is an effect that the influence on the power supply noise can be reduced as much as possible.
また、増幅用トランジスタTr2のベースには、発振段1の発振用トランジスタTr1のエミッタ(出力側)がコンデンサC4を介して接続しているので、増幅用トランジスタTr2は通常のトランジスタ増幅動作を行う構成となっている。
Further, since the emitter (output side) of the oscillation transistor Tr1 of the
[共振回路の構成:図2]
次ぎに、本回路における共振回路2aの構成について図2を参照しながら説明する。図2は、共振回路の構成図である。
本回路の共振回路は、図2に示すように、ダイオードD11のアノードが接地され、ダイオードD11のカソードがダイオードD12のカソードに接続し、ダイオードD12のアノードがダイオードD13のアノードに接続し、ダイオードD13のカソードがダイオードD14のカソードに接続し、ダイオードD14アノードがコイルL14を介して接地され、入力端子が分岐され、一方がコイルL11を介してダイオードD11のカソードとダイオードD12のカソードの間に接続され、入力端子の他方がコイルL12を介してダイオードD13のカソードとダイオードD14のカソードの間に接続され、ダイオードD14アノードとコイルL14の間の点がコンデンサC11、共振子、コンデンサC12を介して出力端子に接続している。
[Configuration of resonant circuit: Fig. 2]
Next, the configuration of the
In the resonant circuit of this circuit, as shown in FIG. 2, the anode of the diode D11 is grounded, the cathode of the diode D11 is connected to the cathode of the diode D12, the anode of the diode D12 is connected to the anode of the diode D13, Is connected to the cathode of the diode D14, the anode of the diode D14 is grounded via the coil L14, the input terminal is branched, and one is connected between the cathode of the diode D11 and the cathode of the diode D12 via the coil L11. The other input terminal is connected between the cathode of the diode D13 and the cathode of the diode D14 via the coil L12, and the point between the anode of the diode D14 and the coil L14 is the output terminal via the capacitor C11, the resonator, and the capacitor C12. Connected to.
共振子は、コンデンサC11とC12を接続する線に並列接続のコンデンサC13とコイルL15の一方が接続され、他方が接地されている。
図2において、点線部分が共振子であるが、これをQ(Quality factor)が高い誘電体セラミック共振子で構成するようにしてもよい。
In the resonator, one of a capacitor C13 and a coil L15 connected in parallel is connected to a line connecting the capacitors C11 and C12, and the other is grounded.
In FIG. 2, the dotted line portion is a resonator, but this may be constituted by a dielectric ceramic resonator having a high Q (Quality factor).
[実施の形態の効果]
本回路によれば、バッファ段1の増幅用トランジスタTr2と抵抗R1及びコンデンサC1によりリップルフィルタ回路の役割を果たす構成となっているので、電源雑音の影響を受けず、位相雑音の劣化を防止できる効果がある。
[Effect of the embodiment]
According to this circuit, the amplifier transistor Tr2 of the
特に、本回路は、特許文献1に比べて、発振用トランジスタTr1のベースに電源電圧が直接的に印加されない構成とすることで、位相雑音の劣化をより防止できる効果がある。
In particular, as compared with
本回路によれば、電源との間にリップルフィルタ回路などを挿入する必要がないので、電源電圧の低下がなく、出力レベルの低下を防止できる効果がある。 According to this circuit, since it is not necessary to insert a ripple filter circuit or the like between the power supply and the power supply voltage is not lowered, the output level can be prevented from being lowered.
本発明は、出力レベルを低下させることなく、電源雑音の影響を受けないようにして位相雑音の劣化を防止できる低雑音電圧制御発振回路に好適である。 The present invention is suitable for a low noise voltage controlled oscillator circuit that can prevent deterioration of phase noise without being affected by power supply noise without lowering the output level.
1…バッファ段、 2…発振段、 2a…共振回路、 10…VCO(電圧制御発振回路)、 20…PLL回路、 30…ループフィルタ、 40…分周器、 Tr1…発振用トランジスタ、 Tr2…増幅用トランジスタ
DESCRIPTION OF
Claims (3)
前記発振段には、制御電圧によって共振周波数が調整される共振回路と、前記共振回路からの出力信号に応じて発振動作を行う発振用トランジスタとを備え、
前記バッファ段には、前記発振用トランジスタの発振動作に従って信号の増幅を行う増幅用トランジスタを備え、
前記増幅用トランジスタと前記発振用トランジスタとをカスケード接続し、
前記増幅用トランジスタのコレクタには、第1のコイルを介して電源電圧が印加されると共に、出力端子が導き出され、
前記増幅用トランジスタのベースには、第1の抵抗と第2の抵抗で電源電圧を分圧した電圧が印加されると共に、第1のコンデンサの一端が接続され、他端が接地され、
前記発振用トランジスタのコレクタには、前記増幅用トランジスタのエミッタが接続され、
前記発振用トランジスタのベースには、前記共振回路からの出力信号が入力されると共に、第3の抵抗と第4の抵抗で前記増幅用トランジスタのエミッタの電圧を分圧した電圧が印加され、
前記発振用トランジスタのエミッタには、第5の抵抗と第2のコイルを介して接地されることを特徴とする低雑音電圧制御発振回路。 A voltage-controlled oscillation circuit having an oscillation stage for outputting an oscillation frequency and a buffer stage for amplifying an output from the oscillation stage;
The oscillation stage includes a resonance circuit whose resonance frequency is adjusted by a control voltage, and an oscillation transistor that performs an oscillation operation according to an output signal from the resonance circuit,
The buffer stage includes an amplifying transistor that amplifies a signal according to the oscillation operation of the oscillating transistor;
Cascade connection of the amplification transistor and the oscillation transistor,
A power supply voltage is applied to the collector of the amplifying transistor via the first coil, and an output terminal is derived,
A voltage obtained by dividing the power supply voltage by the first resistor and the second resistor is applied to the base of the amplifying transistor, one end of the first capacitor is connected, and the other end is grounded.
The collector of the oscillation transistor is connected to the emitter of the amplification transistor,
An output signal from the resonance circuit is input to the base of the oscillation transistor, and a voltage obtained by dividing the voltage of the emitter of the amplification transistor by a third resistor and a fourth resistor is applied,
A low noise voltage controlled oscillation circuit characterized in that the emitter of the oscillation transistor is grounded via a fifth resistor and a second coil.
前記第2のコンデンサと前記第3のコンデンサとの間の点を前記発振用トランジスタのエミッタに接続すると共に、当該エミッタに第4のコンデンサの一端が接続され、他端が増幅用トランジスタのベースに接続され、
前記発振用トランジスタのコレクタには、第5のコンデンサを介して接地され、
前記増幅用トランジスタのコレクタと出力端子との間に第6のコンデンサが直列に接続され、
前記増幅用トランジスタのエミッタには、第7のコンデンサを介して接地されることを特徴とする請求項1記載の低雑音電圧制御発振回路。 One end of a second capacitor and a third capacitor connected in series is connected to the base of the oscillation transistor, and the other end is grounded.
A point between the second capacitor and the third capacitor is connected to the emitter of the oscillation transistor, one end of the fourth capacitor is connected to the emitter, and the other end is connected to the base of the amplification transistor. Connected,
The collector of the oscillation transistor is grounded via a fifth capacitor,
A sixth capacitor is connected in series between the collector of the amplifying transistor and the output terminal;
2. The low noise voltage controlled oscillator circuit according to claim 1, wherein an emitter of the amplifying transistor is grounded via a seventh capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008148595A JP2009296386A (en) | 2008-06-05 | 2008-06-05 | Low-noise voltage-controlled oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008148595A JP2009296386A (en) | 2008-06-05 | 2008-06-05 | Low-noise voltage-controlled oscillation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009296386A true JP2009296386A (en) | 2009-12-17 |
Family
ID=41544130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008148595A Pending JP2009296386A (en) | 2008-06-05 | 2008-06-05 | Low-noise voltage-controlled oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009296386A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201021A (en) * | 1999-01-05 | 2000-07-18 | Alps Electric Co Ltd | Oscillation signal amplifier circuit |
-
2008
- 2008-06-05 JP JP2008148595A patent/JP2009296386A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201021A (en) * | 1999-01-05 | 2000-07-18 | Alps Electric Co Ltd | Oscillation signal amplifier circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006197143A (en) | Voltage controlled crystal oscillator | |
JP4782217B2 (en) | Low noise voltage controlled oscillator | |
JP4271634B2 (en) | Crystal oscillation circuit | |
JP2009296386A (en) | Low-noise voltage-controlled oscillation circuit | |
JP2002026650A (en) | Oscillator | |
JP2005277917A (en) | Crystal oscillator | |
US7292108B2 (en) | Voltage controlled oscillator for frequency synthesizer | |
JP2004304667A (en) | Piezoelectric oscillator | |
JP4175941B2 (en) | Crystal oscillation circuit | |
JP2007189286A (en) | High frequency spurious suppression multiple oscillation circuit | |
JP2005341473A (en) | Low-noise crystal oscillator | |
JP2006005558A (en) | High-frequency oscillator | |
JP2007028504A (en) | Piezoelectric oscillator | |
JP7028567B2 (en) | Crystal oscillator | |
JP2005101964A (en) | High frequency multiple oscillation circuit | |
JP2005323045A (en) | High frequency oscillator | |
JP2010278734A (en) | Voltage controlled oscillator | |
JP2006352270A (en) | Oscillator | |
JPH07147534A (en) | Oscillation circuit and electrostatic sensor using same | |
JP2006074416A (en) | Piezoelectric oscillation circuit | |
JP2005260797A (en) | Voltage controlled oscillator | |
JP2012257134A (en) | Oscillation circuit | |
JP2013090214A (en) | Voltage-controlled oscillator | |
JP2001244740A (en) | Voltage-controlled oscillation circuit | |
JP2007189283A (en) | Multiple oscillation circuit and ecl output piezoelectric oscillation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110509 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
A977 | Report on retrieval |
Effective date: 20121105 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |