JP2009294292A

JP2009294292A - Image display device

Info

Publication number: JP2009294292A
Application number: JP2008145550A
Authority: JP
Inventors: Norihiro Azuma; 則宏東
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2008-06-03
Filing date: 2008-06-03
Publication date: 2009-12-17

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device which improves an expression characteristic on a display by utilizing sufficiently performance of a display side even when the performance of an output source of image data is inferior to the performance of the display side. <P>SOLUTION: When image data output from a first image processing part 14 has data quantity insufficient in a display part 17, an additional data adding part 15 performs dithering on the image data. The additional image data of low gradation generated by the above processing is added to an unused region of image data output from the first image processing part 14. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、画面上の表現特性を向上させる映像表示装置に関する。 The present invention relates to a video display device that improves expression characteristics on a screen.

近年、ＬＣＤ（Liquid Crystal Display）やＰＤＰ（Plasma Display Panel）等のディスプレイにおいて、画面上の解像度が向上しているため、従来に比べて、より滑らかで忠実な色彩表現による映像を表示することが可能となっている。 In recent years, displays such as LCD (Liquid Crystal Display) and PDP (Plasma Display Panel) have improved on-screen resolution, so that images with smoother and more faithful color representation can be displayed than before. It is possible.

しかしながら、現状においては、映像データの出力源の開発が不十分であるため、これらのディスプレイの性能を十分に活かすことが出来ていない。例えば、１２ビットの映像データを表示することが出来るディスプレイと、８ビットの映像データを出力する出力源を備えた映像表示装置の場合、ディスプレイ側の性能が、４ビット分活用されないことになる。 However, at present, development of video data output sources is insufficient, so that the performance of these displays cannot be fully utilized. For example, in the case of a video display device provided with a display that can display 12-bit video data and an output source that outputs 8-bit video data, the performance on the display side is not utilized for 4 bits.

図２は、従来の映像表示装置の一例を示したブロック図である。
図中に示すとおり、映像表示装置２００は、制御部２１、出力部１２、バッファ１３、画像処理部２４、表示部２７を有している。 FIG. 2 is a block diagram showing an example of a conventional video display device.
As shown in the figure, the video display device 200 includes a control unit 21, an output unit 12, a buffer 13, an image processing unit 24, and a display unit 27.

制御部２１は、ＣＰＵ（Central Processing Unit）等から成り、映像表示装置２００の各部を統括して制御する。 The control unit 21 includes a CPU (Central Processing Unit) and the like, and controls each unit of the video display device 200 in an integrated manner.

出力部１２は、ＨＤＭＩ（High Definition Multimedia Interface）端子１２ａやＡ／Ｄ（Analog to Digital）変換部１２ｂから成る。ＨＤＭＩ端子１２ａは、最大８ビットの映像データを出力する機能を有しており、Ａ／Ｄ変換部１２ｂは、最大１２ビットの映像データを出力する機能を有している。 The output unit 12 includes an HDMI (High Definition Multimedia Interface) terminal 12a and an A / D (Analog to Digital) conversion unit 12b. The HDMI terminal 12a has a function of outputting video data of up to 8 bits, and the A / D converter 12b has a function of outputting video data of up to 12 bits.

バッファ１３は、ＶＲＡＭ（Video Random Access Memory）等から成り、ＨＤＭＩ端子１２ａやＡ／Ｄ変換部１２ｂから出力された映像データを一時的に記憶する。バッファ１３は、１２ビットの映像データの処理が可能な構成となっている。 The buffer 13 is composed of a VRAM (Video Random Access Memory) or the like, and temporarily stores video data output from the HDMI terminal 12a or the A / D converter 12b. The buffer 13 is configured to be able to process 12-bit video data.

画像処理部２４は、バッファ１３から出力された映像データに対して、所定の画像処理を行う。 The image processing unit 24 performs predetermined image processing on the video data output from the buffer 13.

表示部２７は、ＬＣＤ（Liquid Crystal Display）から成り、画像処理部２４から出力された映像データに基づく画像を表示する。表示部２７は、１２ビットの映像データを入力する機能を有している。 The display unit 27 includes an LCD (Liquid Crystal Display), and displays an image based on the video data output from the image processing unit 24. The display unit 27 has a function of inputting 12-bit video data.

次に、従来の映像表示装置２００の動作について説明する。 Next, the operation of the conventional video display device 200 will be described.

映像表示装置２００において、出力部１２のＨＤＭＩ端子１２ａに入力された映像データは、制御部２１の制御の下、バッファ１３に出力される。詳しくは、ＨＤＭＩ端子１２ａから出力された映像データは、図３に示すように、バッファ１３のビット数の高い領域から順に当該バッファに入力される。尚、図３中において、３１は、バッファ１３の処理ビット数を示している。 In the video display device 200, the video data input to the HDMI terminal 12 a of the output unit 12 is output to the buffer 13 under the control of the control unit 21. Specifically, as shown in FIG. 3, the video data output from the HDMI terminal 12a is input to the buffer 13 in order from the region with the highest number of bits. In FIG. 3, 31 indicates the number of processing bits of the buffer 13.

この場合、ＨＤＭＩ端子１２ａから出力された８ビットの映像データは、処理ビット数３１の４ビット〜１１ビットまでの計８ビットの範囲で、バッファ１３に入力されるため、当該映像データが伝送される色深度領域は、図中の３２ａで示される。このため、バッファ１３において、処理ビット数３１の０ビット〜３ビットまでの計４ビットの範囲は、図中の３３ａに示すような未使用領域となる。
尚、色深度とは、信号処理においてデータを表現する場合に使用するビット数を意味している。 In this case, the 8-bit video data output from the HDMI terminal 12a is input to the buffer 13 within a total range of 8 bits from 4 bits to 11 bits of the processing bit number 31, so that the video data is transmitted. The color depth region to be displayed is indicated by 32a in the figure. For this reason, in the buffer 13, the total range of 4 bits from 0 bits to 3 bits of the processing bit number 31 is an unused area as indicated by 33a in the figure.
The color depth means the number of bits used when expressing data in signal processing.

また、映像表示装置２００において、出力部１２のＡ／Ｄ変換部１２ｂに入力された映像データは、制御部２１の制御の下、バッファ１３に出力される。詳しくは、Ａ／Ｄ変換部１２ｂから出力された映像データは、図４に示すように、バッファ１３のビット数の高い領域から順に当該バッファに入力される。 In the video display device 200, the video data input to the A / D converter 12 b of the output unit 12 is output to the buffer 13 under the control of the control unit 21. Specifically, as shown in FIG. 4, the video data output from the A / D converter 12b is input to the buffer 13 in order from the region with the highest number of bits.

この場合、Ａ／Ｄ変換部１２ｂから出力された映像データは、１２ビットの映像データであるため、処理ビット数３１の０ビット〜１１ビットまでの計１２ビットの範囲で、バッファ１３に入力される。よって、当該映像データが伝送される色深度領域は、図中の３２ｂで示される。このため、ＨＤＭＩ端子１２ａの場合、つまり、図３の場合と異なり、バッファ１３における未使用領域は無しとなる。 In this case, since the video data output from the A / D converter 12b is 12-bit video data, the video data is input to the buffer 13 within a range of 12 bits from 0 bits to 11 bits of the processing bit number 31. The Therefore, the color depth region in which the video data is transmitted is indicated by 32b in the figure. Therefore, unlike the case of the HDMI terminal 12a, that is, the case of FIG. 3, there is no unused area in the buffer 13.

バッファ１３から出力された映像データは、制御部２１の制御の下、画像処理部２４に入力される。そして、当該画像処理部２４にて、所定の画像処理が行われる。 The video data output from the buffer 13 is input to the image processing unit 24 under the control of the control unit 21. Then, the image processing unit 24 performs predetermined image processing.

画像処理部２４から出力された映像データは、制御部２１の制御の下、表示部２７に入力される。 The video data output from the image processing unit 24 is input to the display unit 27 under the control of the control unit 21.

ここで、ＨＤＭＩ端子１２ａから出力された８ビットの映像データを、１２ビットの映像データを入力する機能を有している表示部２７に入力した場合、図３に示す未使用領域３３ａ分、つまり、４ビット分だけデータ量が不足するため、表示部２７には、図６の２７ａに示すような粗い映像が表示される。よって、１２ビット対応の階調特性を有する表示部２７の性能を十分に活かすことが出来ていないと言える。 Here, when the 8-bit video data output from the HDMI terminal 12a is input to the display unit 27 having a function of inputting 12-bit video data, the unused area 33a shown in FIG. Since the data amount is insufficient by 4 bits, a coarse image as shown by 27a in FIG. Therefore, it can be said that the performance of the display unit 27 having gradation characteristics corresponding to 12 bits cannot be fully utilized.

一方、Ａ／Ｄ変換部１２ｂから出力された１２ビットの映像データは、図４に示すように未使用領域が無いため、表示部２７には、図６の２７ｂに示すような鮮明な映像が表示される。よって、表示部２７の性能を十分に活かすことが出来ていると言える。 On the other hand, since the 12-bit video data output from the A / D converter 12b has no unused area as shown in FIG. 4, a clear video as shown in 27b of FIG. Is displayed. Therefore, it can be said that the performance of the display unit 27 can be fully utilized.

特許文献１には、入力映像信号の階調が異なる領域の境目であるエッジ部分付近でも、一方の領域が他方の領域に影響されずに、常に独立して動作している個別誤差拡散処理手段から出力された個別誤差拡散出力信号に基づき、疑似中間階調を表示する誤差拡散処理回路が記載されている。 Patent Document 1 discloses an individual error diffusion processing unit that always operates independently without being affected by the other region even in the vicinity of an edge portion that is a boundary between regions where the gradation of the input video signal is different. Describes an error diffusion processing circuit for displaying a pseudo-halftone based on an individual error diffusion output signal output from the.

特許文献２には、Ｒ，Ｇ，Ｂの画像データに対してそれぞれ逆ガンマ補正を行う逆ガンマ補正手順と、逆ガンマ補正後のＲ，Ｇ，Ｂ画像データの全てが基準値より小さく、かつ逆ガンマ補正後のＧ画像データのレベルが０ではない場合、逆ガンマ補正後のＲ，Ｂ画像データのレベルを上げ、逆ガンマ補正後のＧ画像データのレベルを下げるレベル調整手順と、レベル調整されたＲ，Ｇ，Ｂの画像データから疑似中間調画像データを生成する疑似中間調画像生成手順とを備えたディスプレイパネルの駆動方法が記載されている。 Patent Document 2 discloses a reverse gamma correction procedure for performing reverse gamma correction on R, G, and B image data, and R, G, and B image data after reverse gamma correction are all smaller than a reference value, and If the level of the G image data after the reverse gamma correction is not 0, a level adjustment procedure for increasing the level of the R and B image data after the reverse gamma correction and decreasing the level of the G image data after the reverse gamma correction, and the level adjustment A display panel driving method including a pseudo halftone image generation procedure for generating pseudo halftone image data from R, G, and B image data is described.

特許文献３には、９以上の整数ｍおよび８以上ｍ未満の整数ｎに対し、ｍビットの入力信号の上位８ビットデータにノイズパターンを付加して得られるデータの上位ｎビットを出力データとして出力する擬似多階調化ブロックと、各画素に対してオーバーシュート駆動を行うブロックとを備え、ノイズパターンのノイズ量が、８ビットデータにおける１以下であり、かつ、オーバーシュート駆動ブロックの演算が８ビットデータで行われる表示装置の駆動システムが記載されている。 In Patent Document 3, for the integer m of 9 or more and the integer n of 8 or more and less than m, the upper n bits of the data obtained by adding a noise pattern to the upper 8 bits of the m-bit input signal are used as output data. A pseudo multi-gradation block to be output and a block that performs overshoot driving for each pixel; the noise amount of the noise pattern is 1 or less in 8-bit data; A drive system for a display device that operates with 8-bit data is described.

特許文献４には、複数ビットにより１画面を構成する画像データを記憶するに足りる記憶容量を有する記憶領域と、第一のモードでは、記憶領域に複数ビットにより構成される画像データの全てを記憶させ、第二のモードでは、記憶領域に複数ビットにより構成される画像データの一部を記憶させて記憶領域に空き領域を設けるようにするメモリ制御回路とを備えたコントローラ・ドライバが記載されている。 In Patent Document 4, a storage area having a storage capacity sufficient to store image data constituting one screen by a plurality of bits, and in the first mode, all image data configured by a plurality of bits is stored in the storage area. In the second mode, there is described a controller / driver including a memory control circuit for storing a part of image data composed of a plurality of bits in a storage area and providing a free area in the storage area. Yes.

特許文献５には、誤差拡散処理回路によって多階調化処理を施すか否かによって逆ガンマ特性を切り換え、多階調化処理を施さない場合は、誤差拡散処理回路に映像信号を入力する前に予め映像信号の下位ビットを全て０とすることにより、誤差拡散処理回路を実質的に不動作とする画像表示装置が記載されている。 In Patent Document 5, the inverse gamma characteristic is switched depending on whether or not the multi-gradation processing is performed by the error diffusion processing circuit, and when the multi-gradation processing is not performed, before the video signal is input to the error diffusion processing circuit. Describes an image display apparatus in which the error diffusion processing circuit is substantially inactivated by setting all lower bits of the video signal to 0 in advance.

特開２００６−０９１０４２号公報Japanese Patent Laid-Open No. 2006-091042 特開２００５−３２６６３５号公報JP 2005-326635 A 特開２００５−２４２０２６号公報JP-A-2005-242026 特開２００４−１５７５２６号公報JP 2004-157526 A 特開２００１−１１７５２８号公報JP 2001-117528 A

上述した特許文献１〜５に記載された装置等においても、ディスプレイ側の性能に対して映像データの出力源の性能が劣る場合は、ディスプレイ側の性能を十分に活かすことが出来ない。 Even in the devices described in Patent Documents 1 to 5 described above, when the performance of the output source of video data is inferior to the performance on the display side, the performance on the display side cannot be fully utilized.

本発明は、上述した問題点に鑑み、ディスプレイ側の性能に対して映像データの出力源の性能が劣る場合においても、ディスプレイ側の性能を十分に活かすことができ、以って、ディスプレイ上の表現特性を向上することが出来る映像表示装置を提供することを目的としている。 In view of the above-described problems, the present invention can sufficiently utilize the performance on the display side even when the performance of the output source of the video data is inferior to the performance on the display side. An object of the present invention is to provide a video display device capable of improving the expression characteristics.

本発明に係る映像表示装置は、機器の各部を統括して制御する制御部と、第１のビット数の映像データを入力する機能を有する表示部と、第２のビット数の映像データを出力する機能を有する出力部とを備えており、出力部から出力された映像データに対して当該データとは異なるデータを付加する付加手段を設けている。
そして、第２のビット数が第１のビット数より小さい場合、制御部は、付加手段により、出力部から出力された映像データに対して、第１のビット数と第２のビット数との差分に相当するデータを付加する。 The video display device according to the present invention outputs a control unit that controls each unit of the device in an integrated manner, a display unit that has a function of inputting video data having a first number of bits, and video data having a second number of bits. And an adding unit for adding data different from the data to the video data output from the output unit.
When the second number of bits is smaller than the first number of bits, the control unit adds the first bit number and the second bit number to the video data output from the output unit by the adding unit. Data corresponding to the difference is added.

このようにすることで、出力部から出力される映像データのビット数が、表示部が入力可能な映像データのビット数と同じビット数になるため、当該表示部に対してビット数が不足しない映像データを入力することが出来る。よって、表示部の有する機能に対して出力部の有する機能が劣る場合においても、表示部の性能を十分に活かすことができ、以って、ディスプレイ上の表現特性を向上することが出来る。 In this way, the number of bits of video data output from the output unit is the same as the number of bits of video data that can be input to the display unit, so that the number of bits is not insufficient for the display unit. Video data can be input. Therefore, even when the function of the output unit is inferior to the function of the display unit, the performance of the display unit can be fully utilized, and thus the display characteristics on the display can be improved.

本発明の映像表示装置において、付加手段が、ディザリング処理により低階調の映像データを生成し、当該データを付加データとしてもよい。 In the video display device of the present invention, the adding means may generate low gradation video data by dithering and use the data as additional data.

このようにすることで、低階調の映像データに基づく色深度領域が増加するため、黒色の表現力を向上させることができ、以って、従来に比べて、より滑らかで忠実な色彩表現による映像を表示することが出来る。 In this way, the color depth range based on low-gradation video data increases, so the black expressive power can be improved, and thus smoother and more faithful color representation than before. Can be displayed.

本発明によれば、出力部が出力可能な映像データのビット数が、表示部が入力可能な映像データのビット数より小さい場合に、付加手段により、出力部から出力された映像データに対して、第１のビット数と第２のビット数との差分に相当するデータを付加するため、当該表示部に対してビット数が不足しない映像データを入力することが出来る。よって、表示部の性能を十分に活かすことができ、以って、ディスプレイ上の表現特性を向上することが出来る。 According to the present invention, when the number of bits of video data that can be output by the output unit is smaller than the number of bits of video data that can be input by the display unit, Since data corresponding to the difference between the first number of bits and the second number of bits is added, video data that does not have a shortage of bits can be input to the display unit. Therefore, the performance of the display unit can be fully utilized, and thus the expression characteristics on the display can be improved.

以下、本発明の実施形態につき、図面を参照しながら説明する。
尚、後述する図１〜図６において、同一部分または対応する部分には、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1 to 6 to be described later, the same or corresponding parts are denoted by the same reference numerals.

図１は、本発明の実施形態である映像表示装置１００を示したブロック図である。
図中に示すとおり、映像表示装置１００は、制御部１１、出力部１２、バッファ１３、第１画像処理部１４、追加データ付加部１５、第２画像処理部１６、表示部１７を有している。 FIG. 1 is a block diagram showing a video display device 100 according to an embodiment of the present invention.
As shown in the figure, the video display device 100 includes a control unit 11, an output unit 12, a buffer 13, a first image processing unit 14, an additional data adding unit 15, a second image processing unit 16, and a display unit 17. Yes.

制御部１１は、ＣＰＵ（Central Processing Unit）等から成り、映像表示装置１００の各部を統括して制御する。 The control unit 11 includes a CPU (Central Processing Unit) and the like, and controls each unit of the video display device 100 in an integrated manner.

第１画像処理部１４は、バッファ１３から出力された映像データに対して、所定の画像処理を行う。追加データ付加部１５は、第１画像処理部１４から出力された映像データが所定の条件を満たす場合に、当該映像データに対してディザリング処理を行う。第２画像処理部１６は、追加データ付加部１５から出力された映像データに対して、所定の画像処理を行う。 The first image processing unit 14 performs predetermined image processing on the video data output from the buffer 13. The additional data adding unit 15 performs a dithering process on the video data when the video data output from the first image processing unit 14 satisfies a predetermined condition. The second image processing unit 16 performs predetermined image processing on the video data output from the additional data adding unit 15.

表示部１７は、ＬＣＤ（Liquid Crystal Display）から成り、第２画像処理部１６から出力された映像データに基づく画像を表示する。表示部１７は、１２ビットの映像データを入力する機能を有している。 The display unit 17 includes an LCD (Liquid Crystal Display), and displays an image based on the video data output from the second image processing unit 16. The display unit 17 has a function of inputting 12-bit video data.

ここで、追加データ付加部１５は、本発明における付加手段の一実施形態を構成している。 Here, the additional data adding unit 15 constitutes an embodiment of the adding means in the present invention.

次に、本発明の実施形態である映像表示装置１００の動作について説明する。 Next, the operation of the video display apparatus 100 according to the embodiment of the present invention will be described.

映像表示装置１００において、出力部１２のＨＤＭＩ端子１２ａに入力された映像データは、制御部１１の制御の下、バッファ１３に出力される。詳しくは、ＨＤＭＩ端子１２ａから出力された８ビットの映像データは、従来の映像表示装置２００と同様、図５に示すように、バッファ１３のビット数の高い領域から順に当該バッファに入力される。 In the video display device 100, the video data input to the HDMI terminal 12 a of the output unit 12 is output to the buffer 13 under the control of the control unit 11. Specifically, as shown in FIG. 5, the 8-bit video data output from the HDMI terminal 12a is input to the buffer in order from the region with the highest bit number of the buffer 13, as in the conventional video display device 200.

また、映像表示装置１００において、出力部１２のＡ／Ｄ変換部１２ｂに入力された映像データは、制御部１１の制御の下、バッファ１３に出力される。詳しくは、Ａ／Ｄ変換部１２ｂから出力された１２ビットの映像データは、従来の映像表示装置２００と同様、図４に示すように、バッファ１３のビット数の高い領域から順に当該バッファに入力される。 In the video display device 100, the video data input to the A / D conversion unit 12 b of the output unit 12 is output to the buffer 13 under the control of the control unit 11. Specifically, the 12-bit video data output from the A / D conversion unit 12b is input to the buffer in order from the region with the highest bit number of the buffer 13, as shown in FIG. Is done.

バッファ１３から出力された映像データは、制御部１１の制御の下、第１画像処理部１４に入力される。そして、当該画像処理部１４にて、所定の画像処理が行われる。 The video data output from the buffer 13 is input to the first image processing unit 14 under the control of the control unit 11. Then, the image processing unit 14 performs predetermined image processing.

本実施形態の映像表示装置１００においては、制御部１１における検証の結果、第１画像処理部１４から出力される映像データが、表示部１７においてデータ量が不足する映像データである場合、つまり、ＨＤＭＩ端子１２ａ，バッファ１３を経由している８ビットの映像データである場合は、制御部１１の制御の下、当該映像データを追加データ付加部１５に入力する。 In the video display device 100 of the present embodiment, when the video data output from the first image processing unit 14 is video data whose data amount is insufficient in the display unit 17 as a result of the verification in the control unit 11, that is, In the case of 8-bit video data passing through the HDMI terminal 12 a and the buffer 13, the video data is input to the additional data adding unit 15 under the control of the control unit 11.

一方、制御部１１における検証の結果、第１画像処理部１４から出力される映像データが、表示部１７においてデータ量が不足しない映像データである場合、つまり、Ａ／Ｄ変換部１２ｂ，バッファ１３を経由している１２ビットの映像データである場合は、制御部１１の制御の下、追加データ付加部１５および第２画像処理部１６を介することなく、当該映像データを表示部１７に入力する。 On the other hand, when the video data output from the first image processing unit 14 is video data that does not have a shortage of data in the display unit 17 as a result of verification in the control unit 11, that is, the A / D conversion unit 12 b and the buffer 13. In the case of 12-bit video data passing through the video data, the video data is input to the display unit 17 under the control of the control unit 11 without going through the additional data adding unit 15 and the second image processing unit 16. .

追加データ付加部１５では、第１画像処理部１４から出力された８ビットの映像データに対して、４ビット分の未使用領域（図３の３３ａに相当）に追加データを付加するための処理が行われる。 The additional data adding unit 15 adds the additional data to the unused area (corresponding to 33a in FIG. 3) of 4 bits for the 8-bit video data output from the first image processing unit 14. Is done.

詳しくは、追加データ付加部１５において、映像データに対するディザリング処理が実施され、当該処理により生じた低階調の映像データである追加データが、未使用領域に付加される。これにより、当該処理後の映像データは、図５に示すようなデータ構成となる。
図５中において、３４は、表示部１７の表示ビット数、３２ｃは、８ビット分の映像データが伝送される色深度領域、３３ｃは、上述の追加データが付加された領域を示している。 Specifically, the additional data adding unit 15 performs dithering processing on the video data, and additional data that is low-gradation video data generated by the processing is added to the unused area. Thereby, the video data after the processing has a data structure as shown in FIG.
In FIG. 5, 34 indicates the number of display bits of the display unit 17, 32 c indicates a color depth region in which 8-bit video data is transmitted, and 33 c indicates a region to which the above-described additional data is added.

追加データ付加部１５から出力された映像データは、制御部１１の制御の下、第２画像処理部１６に入力される。そして、当該画像処理部１６にて、所定の画像処理が行われる。 The video data output from the additional data adding unit 15 is input to the second image processing unit 16 under the control of the control unit 11. Then, the image processing unit 16 performs predetermined image processing.

第２画像処理部１６から出力された映像データは、制御部１１の制御の下、表示部１７に入力される。
ここで、第２画像処理部１６から表示部１７に入力される映像データは、図３の未使用領域３３ａを有しない映像データ、つまり、ディザリング処理により生成された４ビットの擬似データが付加された１２ビットの映像データであるため、表示部１７には、図７の１７ｃに示すような比較的鮮明な映像が表示される。 The video data output from the second image processing unit 16 is input to the display unit 17 under the control of the control unit 11.
Here, the video data input from the second image processing unit 16 to the display unit 17 is added with video data not having the unused area 33a in FIG. 3, that is, 4-bit pseudo data generated by the dithering process. Since the 12-bit video data is displayed, a relatively clear video as shown by 17c in FIG.

以上のように、上述した実施形態においては、制御部１１における検証の結果、第１画像処理部１４から出力される映像データが、表示部１７においてデータ量が不足する映像データである場合は、追加データ付加部１５において、映像データに対するディザリング処理を実施し、当該処理により生じた追加データを未使用領域に付加する。 As described above, in the above-described embodiment, as a result of the verification in the control unit 11, when the video data output from the first image processing unit 14 is video data whose data amount is insufficient in the display unit 17, The additional data adding unit 15 performs a dithering process on the video data, and adds the additional data generated by the process to an unused area.

これにより、図３に示すような未使用領域３３ａを有するデータ構成の８ビットの映像データが、図５に示すような未使用領域を有しない、つまり、追加データ付加領域３３ｃを有する１２ビットの映像データへと変換されるため、表示部１７に対してデータ量が不足しない映像データを入力することができ、以って、表示部１７の表現特性を向上することが出来る。また、ディザリング処理により低階調の映像データを生成し、これを追加データとすることで、低階調の映像データに基づく色深度領域が増加するため、黒色の表現力を向上させることができ、以って、従来に比べて、より滑らかで忠実な色彩表現による映像を表示することが出来る。 Accordingly, the 8-bit video data having the data structure having the unused area 33a as shown in FIG. 3 does not have the unused area as shown in FIG. 5, that is, the 12-bit video data having the additional data adding area 33c. Since it is converted into video data, it is possible to input video data that does not have a shortage of data to the display unit 17, thereby improving the expression characteristics of the display unit 17. Also, by generating low-gradation video data by dithering and using this as additional data, the color depth region based on the low-gradation video data increases, so the black expressive power can be improved. Therefore, it is possible to display an image with a smoother and more faithful color expression than in the past.

本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、上記実施形態では、表示部１７をＬＣＤとしたが、これに限られず、ＰＤＰ（Plasma Display Panel）を用いてもよい。 In the present invention, various embodiments other than those described above can be adopted. For example, in the above embodiment, the display unit 17 is an LCD. However, the present invention is not limited to this, and a PDP (Plasma Display Panel) may be used.

また、上記実施形態においては、追加データ付加部１５において、ディザリングを実施したが、これに限られず、ＦＲＣ（Frame Rate Control）等の処理を行ってもよい。 In the above embodiment, the additional data adding unit 15 performs dithering. However, the present invention is not limited to this, and processing such as FRC (Frame Rate Control) may be performed.

更に、上記実施形態においては、表示部１７を１２ビットの映像データを入力する機能を有している表示部とし、ＨＤＭＩ端子１２ａを最大８ビットの映像データを出力する機能を有した出力部としたが、これに限られず、表示部１７の入力ビット数が、出力部１２の出力ビット数よりも大きい場合であれば、ビット数は問わない。例えば、１６ビットの映像データを入力する機能を有している表示部１７と、最大１０ビットの映像データを出力する機能を有している出力部１２とを備えた映像表示装置１００としてもよい。 Further, in the above embodiment, the display unit 17 is a display unit having a function of inputting 12-bit video data, and the HDMI terminal 12a is an output unit having a function of outputting video data of up to 8 bits. However, the present invention is not limited to this, and the number of bits is not limited as long as the number of input bits of the display unit 17 is larger than the number of output bits of the output unit 12. For example, the video display device 100 may include a display unit 17 having a function of inputting 16-bit video data and an output unit 12 having a function of outputting video data of up to 10 bits. .

本発明の実施形態である映像表示装置を示したブロック図である。It is the block diagram which showed the video display apparatus which is embodiment of this invention. 従来の映像表示装置を示したブロック図である。It is the block diagram which showed the conventional video display apparatus. データ構成を示した図である。It is the figure which showed the data structure. データ構成を示した図である。It is the figure which showed the data structure. データ構成を示した図である。It is the figure which showed the data structure. 表示部に表示される映像を示した図である。It is the figure which showed the image | video displayed on a display part. 表示部に表示される映像を示した図である。It is the figure which showed the image | video displayed on a display part.

Explanation of symbols

１１制御部
１２出力部
１２ａＨＤＭＩ端子
１２ｂＡ／Ｄ変換部
１３バッファ
１５追加データ付加部
１７表示部
３３ｃ追加データ付加領域
１００映像表示装置 DESCRIPTION OF SYMBOLS 11 Control part 12 Output part 12a HDMI terminal 12b A / D conversion part 13 Buffer 15 Additional data addition part 17 Display part 33c Additional data addition area 100 Video display apparatus

Claims

A control unit that controls and controls each part of the device;
A display unit having a function of inputting video data of a first number of bits;
An output unit having a function of outputting video data of the second number of bits;
In a video display device comprising:
An adding means for adding data different from the data to the video data output from the output unit;
When the second number of bits is smaller than the first number of bits, the adding unit adds the first number of bits and the second number of bits to the video data output from the output unit. A video display device characterized by adding data corresponding to a difference.

The video display device according to claim 1,
The video display device, wherein the adding means generates low gradation video data by dithering and uses the data as additional data.