JP2009290422A - Non-reciprocal circuit element - Google Patents
Non-reciprocal circuit element Download PDFInfo
- Publication number
- JP2009290422A JP2009290422A JP2008139220A JP2008139220A JP2009290422A JP 2009290422 A JP2009290422 A JP 2009290422A JP 2008139220 A JP2008139220 A JP 2008139220A JP 2008139220 A JP2008139220 A JP 2008139220A JP 2009290422 A JP2009290422 A JP 2009290422A
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- electrode
- center electrode
- electrodes
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。 The present invention relates to a nonreciprocal circuit device, and more particularly to a nonreciprocal circuit device such as an isolator or a circulator used in a microwave band.
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。 Conventionally, nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.
この種の非可逆回路素子として、特許文献1に記載の2ポート型アイソレータでは、フェライトの互いに平行に位置する二つの主面に第1中心電極及び第2中心電極を互いに電気的に絶縁状態で交差して配置している。そして、両主面に配置された第1及び第2中心電極は、フェライトの上下面に設けた凹部(スルーホール)に充填した導電材を介して電気的に接続され、かつ、フェライトの下面に露出するように設けた凹部(スルーホール)に充填した導電材が回路基板の表面に設けた端子電極に接続されている。
As a non-reciprocal circuit element of this type, in the 2-port type isolator described in
ところで、特許文献1に記載の非可逆回路素子では、マザーフェライト基板にスルーホールを形成して導電材を充填し、中継用及び接続用の電極とした後、マザー磁石基板と重ねた状態でスルーホール(導電材)を切断して1個のフェライトを含む素子に切り分けている。しかしながら、導電材を切断するときに、切断くずやバリが発生し、これらが隣接する導電材や回路基板上の端子電極に接触してショートするおそれを有している。
そこで、本発明の目的は、フェライトに形成したスルーホールに導電材を配置した場合であっても切断時にくずやバリの発生を極力抑え、ショートを引き起こす可能性の少ない非可逆回路素子を提供することにある。 Accordingly, an object of the present invention is to provide a non-reciprocal circuit device that suppresses generation of debris and burrs as much as possible even when a conductive material is disposed in a through hole formed in ferrite, and has a low possibility of causing a short circuit. There is.
前記目的を達成するため、本発明の一形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの互いに平行に位置する二つの主面に、互いに電気的に絶縁状態で交差して配置された導体膜からなる第1中心電極及び第2中心電極と、
表面に端子電極が形成された回路基板と、
を備え、
第1中心電極の一端は入力ポートに電気的に接続され、他端は出力ポートに電気的に接続され、第2中心電極の一端は出力ポートに電気的に接続され、他端はグランドポートに電気的に接続されており、
前記フェライトの上下部には主面に貫通するスルーホールを有し、該スルーホールには導電材が配置されており、
前記スルーホールに配置した導電材は、前記フェライトの主面に設けた第1中心電極及び第2中心電極をそれぞれ接続する中継用電極として機能するものと、前記回路基板に形成された端子電極に接続される接続用電極として機能するものとが存在し、
前記フェライトの下部に設けた少なくとも中継用電極として機能する導電材がフェライトの下面に露出していないこと、
を特徴とする。
In order to achieve the above object, a non-reciprocal circuit device according to one aspect of the present invention comprises:
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode made of a conductor film disposed on two main surfaces of the ferrite that are located in parallel with each other and intersecting each other in an electrically insulated state;
A circuit board having terminal electrodes formed on the surface;
With
One end of the first center electrode is electrically connected to the input port, the other end is electrically connected to the output port, one end of the second center electrode is electrically connected to the output port, and the other end is connected to the ground port. Electrically connected,
The upper and lower portions of the ferrite have a through hole penetrating the main surface, and a conductive material is disposed in the through hole,
The conductive material arranged in the through-hole functions as a relay electrode that connects the first center electrode and the second center electrode provided on the main surface of the ferrite, and a terminal electrode formed on the circuit board. There are those that function as connecting electrodes to be connected,
The conductive material functioning as at least a relay electrode provided in the lower part of the ferrite is not exposed on the lower surface of the ferrite,
It is characterized by.
非可逆回路素子を多数個取りの手法で製作する場合、マザーフェライト基板は所定の1単位のサイズに切断されることになる。前記非可逆回路素子にあっては、フェライトの下部に設けた少なくとも中継用電極として機能する導電材がフェライトの下面に露出していないため、該導電材は切断されることがなく、切断くずやバリの発生がない。 When manufacturing a large number of non-reciprocal circuit elements, the mother ferrite substrate is cut into a predetermined unit size. In the non-reciprocal circuit element, since at least the conductive material functioning as a relay electrode provided under the ferrite is not exposed on the lower surface of the ferrite, the conductive material is not cut, and the cutting waste or There is no burrs.
本発明によれば、フェライトの下部に設けた少なくとも中継用電極として機能する導電材から切断くずやバリが発生することはないので、回路基板上での不都合なショートを防止することができる。 According to the present invention, since at least a conductive material functioning as a relay electrode provided in the lower portion of the ferrite does not generate cutting scraps or burrs, an inconvenient short circuit on the circuit board can be prevented.
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。 Embodiments of a nonreciprocal circuit device according to the present invention will be described below with reference to the accompanying drawings.
(第1実施例、図1〜図5参照)
本発明に係る非可逆回路素子の第1実施例である2ポート型アイソレータの分解斜視図を図1に示す。この2ポート型アイソレータは、集中定数型アイソレータであり、概略、回路基板20と、フェライト32と一対の永久磁石41とからなるフェライト・磁石素子30とで構成されている。
(Refer 1st Example and FIGS. 1-5)
FIG. 1 shows an exploded perspective view of a 2-port isolator which is a first embodiment of a nonreciprocal circuit device according to the present invention. This two-port isolator is a lumped constant isolator, and generally includes a
フェライト32には、図2に示すように、表裏の主面32a,32bに、絶縁材34A,34Bにて互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。
As shown in FIG. 2, the
また、永久磁石41はフェライト32に対して磁界を主面32a,32bに垂直方向に印加するように主面32a,32bに対向して、例えば、エポキシ系の接着剤42(図1参照)を介して接着され、フェライト・磁石素子30を形成している。永久磁石41の主面はフェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
Further, the
第1中心電極35は導体膜にて形成されている。即ち、図2に示すように、この第1中心電極35は、フェライト32の第1主面32aにおいて右下から立ち上がって左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面32c上の中継用電極35aを介して第2主面32bに回り込む。第2主面32bにおいて、第1中心電極35は、第1主面32aと透視状態でほぼ重なるように形成され、その一端は下面32dに形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面32dに形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と第2中心電極36とは、間に絶縁材34A,34Bが形成されて互いに絶縁された状態で交差している。中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
The
第2中心電極36は導体膜にて形成されている。この第2中心電極36は、まず、0.5ターン目36aが第1主面32aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいてほぼ垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの中継用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して第2主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれ下面32dに形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。
The
また、接続用電極35b,35c,36pや中継用電極35a,36b,36d,36f,36h,36j,36l,36nは、図3に示すように、上下面32c,32dに形成されたスルーホール37a,37b,37cに電極用導体を塗布又は充填して形成されている。また、上下面32c,32dには各種電極と平行にスルーホール38a,38bも形成され、かつ、ダミー電極39a,39b,39cが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
Further, as shown in FIG. 3, the
ところで、本第1実施例において、フェライト32の上面32cに設けたスルーホール37a,38aは多数個取りのカット線上に位置し、これらのスルーホールに配置された導電材は上面32cに露出している。フェライト32の下面32dに設けたスルーホール38b,37bもカット線上に位置し、これらのスルーホールに配置された導電材は下面32dに露出している。一方、フェライト32の下部に設けたスルーホールに37cはカット線より内側に位置し、これらのスルーホールに配置された導電材は下面32dに露出することがない。
By the way, in the first embodiment, the through
フェライト32の下面32dは回路基板20への実装面であり、接続用電極35b,35c,36pは、以下に説明するように、回路基板20上の端子電極25a,25b,25cにはんだ付けされる。一方、下面32dに露出することのない導電材は中継用電極36d,36h,36lであって、回路基板20の端子電極とは電気的に接続される必要のないものである。即ち、中継用電極36d,36h,36lは必ずしも下面32dに露出している必要はない。そして、スルーホール37cに充填された中継用電極36d,36h,36lは切断されることがないので、切断くずやバリの発生がなく、近接する導電材などとの不都合なショートが未然に防止される。
The
永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
As the
回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図4及び図5に示すように、整合用コンデンサC1,C2,Cs1,Cs2,Cp1,Cp2、終端抵抗Rが内蔵されている。また、上面には端子電極25a,25b,25cが、下面には外部接続用端子電極26,27,28がそれぞれ形成されている。
The
これらの整合用回路素子と前記第1及び第2中心電極35,36との接続関係は、例えば、第1回路例である図4及び第2回路例である図5に示すとおりである。ここで、図4に示す第1回路例に基づいて接続関係を説明する。
The connection relationship between these matching circuit elements and the first and
回路基板20の下面に形成された外部接続用端子電極26が入力ポートP1として機能し、この端子電極26は整合用コンデンサC1と終端抵抗Rとに接続されている。また、この電極26は回路基板20の上面に形成された端子電極25a及びフェライト32の下面32dに形成された接続用電極35bを介して第1中心電極35の一端に接続されている。
The external
第1中心電極35の他端及び第2中心電極36の一端は、フェライト32の下面32dに形成された接続用電極35c及び回路基板20の上面に形成された端子電極25bを介して終端抵抗R及びコンデンサC1,C2に接続され、かつ、回路基板20の下面に形成された外部接続用端子電極27に接続されている。この電極27が出力ポートP2として機能する。
The other end of the
第2中心電極36の他端は、フェライト32の下面32dに形成された接続用電極36p及び回路基板20の上面に形成された端子電極25cを介してコンデンサC2及び回路基板20の下面に形成された外部接続用端子電極28と接続されている。この電極28はグランドポートP3として機能する。
The other end of the
また、図5に示す第2回路例では、入力ポートP1側にコンデンサCs1,Cp1が接続され、出力ポートP2側にコンデンサCs2,Cp2が接続されており、これらのコンデンサはインピーダンス調整用として用いられている。 In the second circuit example shown in FIG. 5, capacitors Cs1 and Cp1 are connected to the input port P1 side, and capacitors Cs2 and Cp2 are connected to the output port P2 side. These capacitors are used for impedance adjustment. ing.
前記フェライト・磁石素子30は、回路基板20上に載置され、フェライト32の下面32dの接続用電極35b,35c,36pが回路基板20上の端子電極25a,25b,25cとリフローはんだ付けなどによって一体化される。
The
ところで、以上の構成からなる2ポート型アイソレータにおいては、第1中心電極35の一端が入力ポートP1に接続され他端が出力ポートP2に接続され、第2中心電極36の一端が出力ポートP2に接続され他端がグランドポートP3に接続されているため、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第2中心電極36に大きな高周波電流が流れ、第1中心電極35にはほとんど高周波電流が流れない。
In the two-port isolator having the above configuration, one end of the
さらに、フェライト・磁石素子30は、フェライト32と一対の永久磁石41が接着剤42で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。
Further, since the
(第2実施例、図6参照)
本発明に係る非可逆回路素子の第2実施例の要部(フェライト32)を図6に示す。このフェライト32には、その上部に設けたスルーホール37a,38aは多数個取りのカット線よりも内側に位置している。これらのスルーホールに配置された導電材はカットされることがないので、また、上面32cに露出することがないので、近接する導電材などとのショートが未然に防止される。なお、第2実施例の他の構成は前記第1実施例と同様である。
(Refer to the second embodiment, FIG. 6)
FIG. 6 shows the main part (ferrite 32) of the second embodiment of the nonreciprocal circuit device according to the present invention. In the
(第3実施例、図7参照)
本発明に係る非可逆回路素子の第3実施例の要部(フェライト32)を図7に示す。このフェライト32には、その下面32dの端部に設けたスルーホール38b,37bがいずれもフェライト32の端面32e,32fの内側に設けられている。従って、これらのスルーホールに配置された導電材は端面32e,32fに露出することはなく、かつ、端面32e,32fでカットされることもないので、その分他の導電材などとのショートが未然に防止される。
(Refer to the third embodiment, FIG. 7)
The principal part (ferrite 32) of the third embodiment of the nonreciprocal circuit device according to the present invention is shown in FIG. The
(他の実施例)
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The non-reciprocal circuit device according to the present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the gist thereof.
例えば、永久磁石41のN極とS極を反転させれば、入力ポートP1と出力ポートP2が入れ替わる。また、前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。
For example, if the N pole and S pole of the
また、前記第1及び第2中心電極35,36の形状は種々に変更することができる。例えば、第1中心電極35は主面32a,32b上で2本に分岐していてもよい。また、第2中心電極36は1ターン以上巻回されていればよい。
Further, the shapes of the first and
20…回路基板
30…フェライト・磁石素子
32…フェライト
35…第1中心電極
36…第2中心電極
35b,35c,36p…接続用電極(導電材)
35a,36b,36d,36f,36h,36j,36l,36n…中継用電極(導電材)
37a,37b,37c,38a,38b…スルーホール
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
DESCRIPTION OF
35a, 36b, 36d, 36f, 36h, 36j, 36l, 36n ... Relay electrode (conductive material)
37a, 37b, 37c, 38a, 38b ... through
Claims (5)
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの互いに平行に位置する二つの主面に、互いに電気的に絶縁状態で交差して配置された導体膜からなる第1中心電極及び第2中心電極と、
表面に端子電極が形成された回路基板と、
を備え、
第1中心電極の一端は入力ポートに電気的に接続され、他端は出力ポートに電気的に接続され、第2中心電極の一端は出力ポートに電気的に接続され、他端はグランドポートに電気的に接続されており、
前記フェライトの上下部には主面に貫通するスルーホールを有し、該スルーホールには導電材が配置されており、
前記スルーホールに配置した導電材は、前記フェライトの主面に設けた第1中心電極及び第2中心電極をそれぞれ接続する中継用電極として機能するものと、前記回路基板に形成された端子電極に接続される接続用電極として機能するものが存在し、
前記フェライトの下部に設けた少なくとも中継用電極として機能する導電材がフェライトの下面に露出していないこと、
を特徴とする非可逆回路素子。 With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode made of a conductor film disposed on two main surfaces of the ferrite that are located in parallel with each other and intersecting each other in an electrically insulated state;
A circuit board having terminal electrodes formed on the surface;
With
One end of the first center electrode is electrically connected to the input port, the other end is electrically connected to the output port, one end of the second center electrode is electrically connected to the output port, and the other end is connected to the ground port. Electrically connected,
The upper and lower portions of the ferrite have a through hole penetrating the main surface, and a conductive material is disposed in the through hole,
The conductive material arranged in the through-hole functions as a relay electrode that connects the first center electrode and the second center electrode provided on the main surface of the ferrite, and a terminal electrode formed on the circuit board. There are things that function as connecting electrodes to be connected,
The conductive material functioning as at least a relay electrode provided in the lower part of the ferrite is not exposed on the lower surface of the ferrite,
A nonreciprocal circuit device characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139220A JP2009290422A (en) | 2008-05-28 | 2008-05-28 | Non-reciprocal circuit element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139220A JP2009290422A (en) | 2008-05-28 | 2008-05-28 | Non-reciprocal circuit element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009290422A true JP2009290422A (en) | 2009-12-10 |
Family
ID=41459226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008139220A Pending JP2009290422A (en) | 2008-05-28 | 2008-05-28 | Non-reciprocal circuit element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009290422A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102725906A (en) * | 2010-01-21 | 2012-10-10 | 株式会社村田制作所 | Circuit module |
-
2008
- 2008-05-28 JP JP2008139220A patent/JP2009290422A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102725906A (en) * | 2010-01-21 | 2012-10-10 | 株式会社村田制作所 | Circuit module |
CN102725906B (en) * | 2010-01-21 | 2015-11-25 | 株式会社村田制作所 | Circuit module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380769B2 (en) | Non-reciprocal circuit device, manufacturing method thereof, and communication device | |
JP4656186B2 (en) | Non-reciprocal circuit device and method of manufacturing composite electronic component | |
JPWO2007086177A1 (en) | Non-reciprocal circuit device and communication device | |
JP4692679B2 (en) | Non-reciprocal circuit element | |
JP4155342B1 (en) | Non-reciprocal circuit element | |
JP5018790B2 (en) | Non-reciprocal circuit element | |
JP5423814B2 (en) | Circuit module | |
JP2007208943A (en) | Nonreciprocal circuit element and communication device | |
JP5056878B2 (en) | Circuit module | |
JP5573178B2 (en) | Non-reciprocal circuit element | |
JP2009290422A (en) | Non-reciprocal circuit element | |
JP5168011B2 (en) | Non-reciprocal circuit element | |
JP5098813B2 (en) | Non-reciprocal circuit device and composite electronic component | |
JP4760981B2 (en) | Non-reciprocal circuit element | |
JP5233664B2 (en) | Non-reciprocal circuit element components | |
JP2009296051A (en) | Ferrite-magnet element, irreversible circuit element, and composite electronic component | |
JP4929488B2 (en) | Non-reciprocal circuit element | |
JP5083113B2 (en) | Non-reciprocal circuit element | |
JP2011147011A (en) | Circuit module | |
JP2010157844A (en) | Non-reciprocal circuit element | |
JP5527331B2 (en) | Circuit module | |
JP4692676B2 (en) | Non-reciprocal circuit element | |
JP2010081394A (en) | Irreversible circuit element and manufacturing method thereof | |
JP4807457B2 (en) | Non-reciprocal circuit element | |
JP2012138719A (en) | Non-reciprocal circuit element and ferrite magnet element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121030 |