JP2009288435A - Organic el display device and driving method thereof - Google Patents
Organic el display device and driving method thereof Download PDFInfo
- Publication number
- JP2009288435A JP2009288435A JP2008139654A JP2008139654A JP2009288435A JP 2009288435 A JP2009288435 A JP 2009288435A JP 2008139654 A JP2008139654 A JP 2008139654A JP 2008139654 A JP2008139654 A JP 2008139654A JP 2009288435 A JP2009288435 A JP 2009288435A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- layer
- display device
- signal
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000005525 hole transport Effects 0.000 claims description 18
- 230000004397 blinking Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 88
- 239000000463 material Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 101100464809 Arabidopsis thaliana PNM1 gene Proteins 0.000 description 9
- 101100065564 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUP35 gene Proteins 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 description 5
- -1 aluminum quinolinol Chemical compound 0.000 description 4
- 238000004770 highest occupied molecular orbital Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 108010006513 PNV2 peptide Proteins 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000006187 pill Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VQGHOUODWALEFC-UHFFFAOYSA-N 2-phenylpyridine Chemical compound C1=CC=CC=C1C1=CC=CC=N1 VQGHOUODWALEFC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 2
- 238000000746 purification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VVNRQZDDMYBBJY-UHFFFAOYSA-M sodium 1-[(1-sulfonaphthalen-2-yl)diazenyl]naphthalen-2-olate Chemical compound [Na+].C1=CC=CC2=C(S([O-])(=O)=O)C(N=NC3=C4C=CC=CC4=CC=C3O)=CC=C21 VVNRQZDDMYBBJY-UHFFFAOYSA-M 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- DTZWGKCFKSJGPK-VOTSOKGWSA-N (e)-2-(2-methyl-6-(2-(1,1,7,7-tetramethyl-1,2,3,5,6,7-hexahydropyrido[3,2,1-ij]quinolin-9-yl)vinyl)-4h-pyran-4-ylidene)malononitrile Chemical compound O1C(C)=CC(=C(C#N)C#N)C=C1\C=C\C1=CC(C(CCN2CCC3(C)C)(C)C)=C2C3=C1 DTZWGKCFKSJGPK-VOTSOKGWSA-N 0.000 description 1
- MQRCTQVBZYBPQE-UHFFFAOYSA-N 189363-47-1 Chemical compound C1=CC=CC=C1N(C=1C=C2C3(C4=CC(=CC=C4C2=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC(=CC=C1C1=CC=C(C=C13)N(C=1C=CC=CC=1)C=1C=CC=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 MQRCTQVBZYBPQE-UHFFFAOYSA-N 0.000 description 1
- GEQBRULPNIVQPP-UHFFFAOYSA-N 2-[3,5-bis(1-phenylbenzimidazol-2-yl)phenyl]-1-phenylbenzimidazole Chemical compound C1=CC=CC=C1N1C2=CC=CC=C2N=C1C1=CC(C=2N(C3=CC=CC=C3N=2)C=2C=CC=CC=2)=CC(C=2N(C3=CC=CC=C3N=2)C=2C=CC=CC=2)=C1 GEQBRULPNIVQPP-UHFFFAOYSA-N 0.000 description 1
- QWNCDHYYJATYOG-UHFFFAOYSA-N 2-phenylquinoxaline Chemical class C1=CC=CC=C1C1=CN=C(C=CC=C2)C2=N1 QWNCDHYYJATYOG-UHFFFAOYSA-N 0.000 description 1
- ZVFQEOPUXVPSLB-UHFFFAOYSA-N 3-(4-tert-butylphenyl)-4-phenyl-5-(4-phenylphenyl)-1,2,4-triazole Chemical compound C1=CC(C(C)(C)C)=CC=C1C(N1C=2C=CC=CC=2)=NN=C1C1=CC=C(C=2C=CC=CC=2)C=C1 ZVFQEOPUXVPSLB-UHFFFAOYSA-N 0.000 description 1
- HXWWMGJBPGRWRS-CMDGGOBGSA-N 4- -2-tert-butyl-6- -4h-pyran Chemical compound O1C(C(C)(C)C)=CC(=C(C#N)C#N)C=C1\C=C\C1=CC(C(CCN2CCC3(C)C)(C)C)=C2C3=C1 HXWWMGJBPGRWRS-CMDGGOBGSA-N 0.000 description 1
- ZNJRONVKWRHYBF-VOTSOKGWSA-N 4-(dicyanomethylene)-2-methyl-6-julolidyl-9-enyl-4h-pyran Chemical compound O1C(C)=CC(=C(C#N)C#N)C=C1\C=C\C1=CC(CCCN2CCC3)=C2C3=C1 ZNJRONVKWRHYBF-VOTSOKGWSA-N 0.000 description 1
- GMEQIEASMOFEOC-UHFFFAOYSA-N 4-[3,5-bis[4-(4-methoxy-n-(4-methoxyphenyl)anilino)phenyl]phenyl]-n,n-bis(4-methoxyphenyl)aniline Chemical compound C1=CC(OC)=CC=C1N(C=1C=CC(=CC=1)C=1C=C(C=C(C=1)C=1C=CC(=CC=1)N(C=1C=CC(OC)=CC=1)C=1C=CC(OC)=CC=1)C=1C=CC(=CC=1)N(C=1C=CC(OC)=CC=1)C=1C=CC(OC)=CC=1)C1=CC=C(OC)C=C1 GMEQIEASMOFEOC-UHFFFAOYSA-N 0.000 description 1
- AWXGSYPUMWKTBR-UHFFFAOYSA-N 4-carbazol-9-yl-n,n-bis(4-carbazol-9-ylphenyl)aniline Chemical compound C12=CC=CC=C2C2=CC=CC=C2N1C1=CC=C(N(C=2C=CC(=CC=2)N2C3=CC=CC=C3C3=CC=CC=C32)C=2C=CC(=CC=2)N2C3=CC=CC=C3C3=CC=CC=C32)C=C1 AWXGSYPUMWKTBR-UHFFFAOYSA-N 0.000 description 1
- LTUJKAYZIMMJEP-UHFFFAOYSA-N 9-[4-(4-carbazol-9-yl-2-methylphenyl)-3-methylphenyl]carbazole Chemical compound C12=CC=CC=C2C2=CC=CC=C2N1C1=CC=C(C=2C(=CC(=CC=2)N2C3=CC=CC=C3C3=CC=CC=C32)C)C(C)=C1 LTUJKAYZIMMJEP-UHFFFAOYSA-N 0.000 description 1
- VFUDMQLBKNMONU-UHFFFAOYSA-N 9-[4-(4-carbazol-9-ylphenyl)phenyl]carbazole Chemical compound C12=CC=CC=C2C2=CC=CC=C2N1C1=CC=C(C=2C=CC(=CC=2)N2C3=CC=CC=C3C3=CC=CC=C32)C=C1 VFUDMQLBKNMONU-UHFFFAOYSA-N 0.000 description 1
- 101100021402 Caenorhabditis elegans lis-1 gene Proteins 0.000 description 1
- 241000284156 Clerodendrum quadriloculare Species 0.000 description 1
- 101000837344 Homo sapiens T-cell leukemia translocation-altered gene protein Proteins 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 102100028692 T-cell leukemia translocation-altered gene protein Human genes 0.000 description 1
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N benzo-alpha-pyrone Natural products C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- UFVXQDWNSAGPHN-UHFFFAOYSA-K bis[(2-methylquinolin-8-yl)oxy]-(4-phenylphenoxy)alumane Chemical compound [Al+3].C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC([O-])=CC=C1C1=CC=CC=C1 UFVXQDWNSAGPHN-UHFFFAOYSA-K 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004440 column chromatography Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000412 dendrimer Substances 0.000 description 1
- 229920000736 dendritic polymer Polymers 0.000 description 1
- PCSWXVJAIHCTMO-UHFFFAOYSA-P dequalinium Chemical compound C1=CC=C2[N+](CCCCCCCCCC[N+]3=C4C=CC=CC4=C(N)C=C3C)=C(C)C=C(N)C2=C1 PCSWXVJAIHCTMO-UHFFFAOYSA-P 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- MQHNKCZKNAJROC-UHFFFAOYSA-N dipropyl phthalate Chemical compound CCCOC(=O)C1=CC=CC=C1C(=O)OCCC MQHNKCZKNAJROC-UHFFFAOYSA-N 0.000 description 1
- BOOQTIHIKDDPRW-UHFFFAOYSA-N dipropyltryptamine Chemical compound C1=CC=C2C(CCN(CCC)CCC)=CNC2=C1 BOOQTIHIKDDPRW-UHFFFAOYSA-N 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 108010025899 gelatin film Proteins 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- NJVSFOMTEFOHMI-UHFFFAOYSA-N n,2-diphenylaniline Chemical group C=1C=CC=C(C=2C=CC=CC=2)C=1NC1=CC=CC=C1 NJVSFOMTEFOHMI-UHFFFAOYSA-N 0.000 description 1
- WCPAKWJPBJAGKN-UHFFFAOYSA-N oxadiazole Chemical compound C1=CON=N1 WCPAKWJPBJAGKN-UHFFFAOYSA-N 0.000 description 1
- 150000004866 oxadiazoles Chemical class 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 150000005838 radical anions Chemical class 0.000 description 1
- 150000005839 radical cations Chemical class 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 150000003967 siloles Chemical class 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Abstract
Description
本発明は、有機ＥＬディスプレイ装置およびその駆動方法に関し、特に、シリコン集積回路上に配置される有機ＥＬディスプレイからなる有機ＥＬディスプレイ装置およびその駆動方法に関する。 The present invention relates to an organic EL display device and a driving method thereof, and more particularly, to an organic EL display device including an organic EL display disposed on a silicon integrated circuit and a driving method thereof.
一般的に、ディスプレイ装置の駆動方式には、ダイナミック方式とスタティック方式がある。ダイナミック方式とは、テレビジョンなどに適用される瞬間点灯方式によるものである。一方、スタティック方式とは、各ピクセルを常時点灯する方式であり、アナログ電圧制御方式が一般的である。 In general, there are a dynamic method and a static method for driving a display device. The dynamic method is based on a momentary lighting method applied to a television or the like. On the other hand, the static method is a method in which each pixel is always lit, and an analog voltage control method is generally used.
従来のディジタルディスプレイ装置において、駆動回路はディジタル回路で構成され、一方、ピクセルアレイ部は、精度の高いアナログ制御方式を採用している。すなわち、従来のディジタル／アナログ混載のＥＬ（Electroluminescence）ディスプレイ装置においては、ピクセルアレイ部の周辺に配置される垂直走査回路と、水平走査回路をディジタル回路で構成し、水平走査回路に隣接してディジタル−アナログ変換器を介して、水平走査信号をアナログ化して、ピクセルアレイ部を駆動している。一般的に、この方式では、ピクセル回路にアナログ電圧保持機構が備わっている。 In the conventional digital display device, the drive circuit is constituted by a digital circuit, while the pixel array unit employs a highly accurate analog control system. That is, in a conventional digital / analog mixed EL (Electroluminescence) display device, a vertical scanning circuit and a horizontal scanning circuit arranged around the pixel array unit are constituted by digital circuits, and digitally adjacent to the horizontal scanning circuit. -The horizontal scanning signal is converted into an analog form via the analog converter to drive the pixel array unit. In general, in this system, the pixel circuit is provided with an analog voltage holding mechanism.
また、有機ＥＬディスプレイ装置の駆動方法において、従来のアナログ制御においては、発光デバイスを駆動する素子の微小電流領域を用いて輝度の制御を行っている。微小電流領域を用いて輝度の制御を行うため、発光デバイスの駆動素子の特性ばらつきがそのまま輝度のばらつきに影響し、画素間のばらつきが生じやすい。 In the driving method of the organic EL display device, in the conventional analog control, the luminance is controlled using the minute current region of the element that drives the light emitting device. Since the luminance is controlled using the minute current region, the characteristic variation of the driving element of the light emitting device directly affects the luminance variation, and the variation among pixels is likely to occur.
ピクセルサイズが微細化されたマイクロディスプレイにおいては、駆動回路をディジタル回路で構成し、かつピクセルアレイ部分もディジタル制御の完全ディジタル化された方式は、現状では、ダイナミック方式のものが開示されている（例えば、特許文献１参照。）。すなわち、従来のディジタル制御・ダイナミック駆動方式のＥＬディスプレイ装置においては、ピクセルアレイ部の周辺に配置される垂直走査回路と水平走査回路をディジタル回路で構成し、ピクセルアレイ部では保持素子を使用していない。 In a micro display with a reduced pixel size, a dynamic system is disclosed as a system in which a drive circuit is configured by a digital circuit and a pixel array portion is also digitally controlled completely. For example, see Patent Document 1.) That is, in a conventional digital control / dynamic drive type EL display device, a vertical scanning circuit and a horizontal scanning circuit arranged around the pixel array unit are configured by digital circuits, and the pixel array unit uses a holding element. Absent.
特許文献１においては、パルス数変調（ＰＮＭ：Pulse Number Modulation）されたデータにより、有機ＥＬ素子を横一行が選択されている時間のみ駆動するため、瞬時的に非常に高い輝度が必要となる。そのため、有機ＥＬ素子への負担が大きく、信頼性の低下は免れない。 In Patent Document 1, since the organic EL element is driven only by the time when one horizontal row is selected by data subjected to pulse number modulation (PNM), extremely high luminance is required instantaneously. For this reason, the burden on the organic EL element is large, and a decrease in reliability is inevitable.
完全ディジタル制御を実現するためには、ディジタルデータをラッチする必要がある。マイクロディスプレイでは、ピクセルサイズが微細化されるため、ピクセルアレイが配置される基板面と同一平面上で、駆動回路およびピクセル制御回路を薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）からなるディジタル回路で形成することは、ピクセルアレイ部の周辺面積を増加し、面積的に非常に厳しい。 In order to realize complete digital control, it is necessary to latch digital data. In a micro display, since the pixel size is miniaturized, a driving circuit and a pixel control circuit are formed by a digital circuit composed of a thin film transistor (TFT) on the same plane as the substrate surface on which the pixel array is arranged. Increases the peripheral area of the pixel array part, and is very strict in terms of area.
一方、アクティブマトリックス型ＥＬ表示装置において、画素を構成するＴＦＴの特性のバラつきや、表示装置を使用する環境温度の変化に対して、輝度表示のバラつきを抑えるために、時間階調方式を用い、かつＥＬ駆動用ＴＦＴを、オン状態において飽和領域で動作させ、ＥＬ駆動用ＴＦＴのドレイン電流を一定に保つことにより、ＥＬ素子に一定の電流を流すことができ、正確な階調表示の高画質なアクティブマトリックス型ＥＬ表示装置が開示されている（特許文献２参照。）。 On the other hand, in an active matrix EL display device, a time gray scale method is used in order to suppress variations in luminance display with respect to variations in characteristics of TFTs constituting pixels and changes in environmental temperature in which the display device is used. In addition, by operating the EL driving TFT in the saturation region in the ON state and keeping the drain current of the EL driving TFT constant, a constant current can be supplied to the EL element, and the image quality of accurate gradation display is high. An active matrix EL display device is disclosed (see Patent Document 2).
同様に、ＥＬ層の加熱や溶媒の残留による特性劣化が無く、膜厚が不均一であっても実用的な表示装置を提供するために、画素が発光しない低電圧値を非選択状態、画素内の発光領域が飽和する高電圧値を選択状態とするディジタル階調駆動方法により、階調制御性に優れたＥＬディスプレイ装置が開示されている（特許文献３参照。）。 Similarly, in order to provide a practical display device that does not have characteristic deterioration due to heating of the EL layer or residual solvent and has a non-uniform film thickness, a low voltage value at which the pixel does not emit light is not selected. An EL display device excellent in gradation controllability is disclosed by a digital gradation driving method in which a high voltage value at which a light emitting region in the inside is selected is selected (see Patent Document 3).
しかしながら、上記の特許文献２および特許文献３の制御方式は、いずれもＴＦＴのパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御方式を採用している。 However, each of the control methods of Patent Document 2 and Patent Document 3 employs a pulse width modulation (PWM) control method of the TFT.
上述したＰＷＭ制御方式においては、パルスの幅を用いて時間軸変調で輝度の制御を行っているため、変調時のデータ遅延による階調線形性が悪く、比較的低周波動作であるため、低次フィルタでのＤＣ化が困難である。 In the PWM control method described above, since the brightness is controlled by time-axis modulation using the pulse width, the gradation linearity due to the data delay during modulation is poor, and the operation is relatively low frequency. It is difficult to make a DC in the next filter.
また、従来のＴＦＴを用いたＰＮＭ駆動方式では、高周波での駆動が困難であるため、ＥＬディスプレイ装置の表示面のちらつきが目立つ。
本発明者らは、大規模集積回路（ＬＳＩ:Large Scale Integration）上に有機ＥＬ層を配置し、微細化された金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）を単位として形成されたＬＳＩを用いて、有機ＥＬ層を駆動することにより、スタティック駆動方式のＰＮＭ制御を適用することで、有機ＥＬディスプレイ装置における完全ディジタル制御化を実現できることを見出した。 The inventors of the present invention have arranged an organic EL layer on a large scale integrated circuit (LSI: Large Scale Integration) and formed a miniaturized metal oxide semiconductor field effect transistor (MOSFET). It has been found that by using an LSI formed as a unit to drive an organic EL layer, PNM control of a static drive system can be applied to realize complete digital control in an organic EL display device.
本発明の目的は、信頼性が向上し、輝度（明るさ）も確保でき、かつ完全ディジタル制御のため、ノイズの影響も受けにくい有機ＥＬディスプレイ装置およびその駆動方法を提供することにある。 An object of the present invention is to provide an organic EL display device that is improved in reliability, can secure luminance (brightness), and is hardly affected by noise because of complete digital control, and a driving method thereof.
本発明の目的は、画素間の駆動素子の特性ばらつきによる輝度ばらつき（ざらざら感）をなくすことができ、クリアな画質の有機ＥＬディスプレイ装置およびその駆動方法を提供することにある。 An object of the present invention is to provide an organic EL display device having a clear image quality and a driving method thereof that can eliminate luminance variation (roughness) due to variation in characteristics of driving elements between pixels.
本発明の目的は、ＰＮＭ変調により、変調時のデータ遅延が抑制され、階調線形性が良好で、かつ比較的高周波なため低次フィルタでＤＣ化しやすい有機ＥＬディスプレイ装置およびその駆動方法を提供することにある。 An object of the present invention is to provide an organic EL display device that suppresses data delay at the time of modulation by PNM modulation, has good gradation linearity, and is relatively high in frequency, and is easily converted to DC by a low-order filter, and a driving method thereof. There is to do.
上記目的を達成するための本発明の一態様によれば、駆動回路と、前記駆動回路上に配置された下部電極と、前記下部電極上に共通に配置された有機ＥＬ層と、前記有機ＥＬ層上に配置された上部電極とを１つのピクセルに備え、前記駆動回路と前記有機ＥＬ層が前記下部電極を介して垂直方向に集積化されていることを特徴とする有機ＥＬディスプレイ装置が提供される。このように、信頼性の高いディジタル制御のマイクロディスプレイを提供するために、ディジタルデータをピクセル内で保持し、有機ＥＬを常時点灯方式で駆動すればよい。 According to one aspect of the present invention for achieving the above object, a drive circuit, a lower electrode disposed on the drive circuit, an organic EL layer disposed in common on the lower electrode, and the organic EL Provided is an organic EL display device comprising an upper electrode disposed on a layer in one pixel, wherein the drive circuit and the organic EL layer are vertically integrated via the lower electrode Is done. In this way, in order to provide a highly reliable digitally controlled micro display, digital data is held in a pixel and the organic EL is driven in a constantly lit manner.
本発明の他の態様によれば、パルス数変調基準信号発生部，映像データ信号発生部，および乗算器を備える駆動回路と、前記駆動回路上に配置された下部電極と、前記下部電極上に共通に配置された有機ＥＬ層と、前記有機ＥＬ層上に配置された上部電極とを１つのピクセルに備え、前記駆動回路と前記有機ＥＬ層が前記下部電極を介して垂直方向に集積化されている有機ＥＬディスプレイ装置の駆動方法において、前記パルス数変調基準信号発生部よりパルス数変調信号を出力するステップと、前記映像データ信号発生部より映像データ信号を出力するステップと、前記パルス数変調信号と前記映像データ信号を前記乗算器により掛け合わせ、有機ＥＬ点滅信号を出力するステップとを有することを特徴とする有機ＥＬディスプレイ装置の駆動方法が提供される。 According to another aspect of the present invention, a drive circuit including a pulse number modulation reference signal generation unit, a video data signal generation unit, and a multiplier, a lower electrode disposed on the drive circuit, and on the lower electrode A pixel includes a common organic EL layer and an upper electrode disposed on the organic EL layer, and the driving circuit and the organic EL layer are vertically integrated through the lower electrode. In the driving method of the organic EL display device, the step of outputting a pulse number modulation signal from the pulse number modulation reference signal generation unit, the step of outputting a video data signal from the video data signal generation unit, and the pulse number modulation A step of multiplying a signal and the video data signal by the multiplier and outputting an organic EL blinking signal. Dynamic method is provided.
本発明によれば、信頼性が向上し、輝度（明るさ）も確保でき、かつ完全ディジタル制御のため、ノイズの影響も受けにくい有機ＥＬディスプレイ装置およびその駆動方法を提供することができる。 According to the present invention, it is possible to provide an organic EL display device that is improved in reliability, secures brightness (brightness), and is hardly affected by noise because of complete digital control, and a driving method thereof.
本発明によれば、画素間の駆動素子の特性ばらつきによる輝度ばらつき（ざらざら感）をなくすことができ、クリアな画質の有機ＥＬディスプレイ装置およびその駆動方法を提供することができる。 According to the present invention, it is possible to eliminate luminance variation (roughness) due to variation in characteristics of driving elements between pixels, and to provide a clear image quality organic EL display device and a driving method thereof.
本発明によれば、ＰＮＭ変調により、変調時のデータ遅延の階調線形性への影響が抑制され、かつ比較的高周波なため低次フィルタでＤＣ化しやすい有機ＥＬディスプレイ装置およびその駆動方法を提供することができる。 According to the present invention, there is provided an organic EL display device in which the influence of the data delay at the time of modulation on the gradation linearity is suppressed by PNM modulation, and is easily converted to DC by a low-order filter because of a relatively high frequency, and a driving method thereof can do.
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, embodiments of the present invention will be described with reference to the drawings. In the following, the same reference numerals are assigned to the same blocks or elements to avoid duplication of explanation and simplify the explanation. It should be noted that the drawings are schematic and different from the actual ones. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。 The following embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention. In the embodiments of the present invention, the arrangement of each component is as follows. Not specific. Various modifications can be made to the embodiment of the present invention within the scope of the claims.
[第１の実施の形態]
本発明の第１の実施の形態に係る有機ＥＬディスプレイ装置の１ピクセル部分の模式的断面構造は、図１に示すように、駆動回路３４Ｒ，３４Ｇ，および３４Ｂと、各駆動回路３４Ｒ，３４Ｇ，および３４Ｂ上にそれぞれ配置されたＶＩＡ電極３２と、各ＶＩＡ電極３２上に配置された有機ＥＬ下部電極３０と、有機ＥＬ下部電極３０上に共通領域として配置された有機ＥＬ層３６と、有機ＥＬ層３６上に配置された上部電極３８と、上部電極３８上に配置されたカラーフィルタ４０Ｒ，４０Ｇ，および４０Ｂとを備える。
[First embodiment]
As shown in FIG. 1, a schematic cross-sectional structure of one pixel portion of the organic EL display device according to the first embodiment of the present invention includes drive circuits 34R, 34G, and 34B and drive circuits 34R, 34G, And the organic EL lower electrode 30 disposed on each VIA electrode 32, the organic EL layer 36 disposed as a common region on the organic EL lower electrode 30, and the organic EL An upper electrode 38 disposed on the layer 36 and color filters 40R, 40G, and 40B disposed on the upper electrode 38 are provided.
駆動回路３４Ｒ，３４Ｇ，および３４Ｂは、それぞれ赤色（Red）、緑色（Green）、青色（Blue）用の駆動回路３４を示す。 The drive circuits 34R, 34G, and 34B indicate the drive circuits 34 for red, green, and blue, respectively.
同様に、カラーフィルタ４０Ｒ，４０Ｇ，および４０Ｂは、それぞれ赤色（Red）、緑色（Green）、青色（Blue）用のカラーフィルタ４０を示す。 Similarly, the color filters 40R, 40G, and 40B indicate the color filters 40 for red, green, and blue, respectively.
駆動回路３４Ｒ，３４Ｇ，３４Ｂと、各駆動回路３４Ｒ，３４Ｇ，および３４Ｂ上にそれぞれ配置されたＶＩＡ電極３２は、さらに詳細には、図２に示すように、半導体基板５８上に配置された相補型（Ｃ：Complementary）ＭＯＳＬＳＩ６０を構成する。ＣＭＯＳＦＥＴのゲート電極５６，さらに電極配線層を形成するＭ１電極５２，Ｍ２電極５４などは、層間絶縁膜およびＶＩＡ電極を介して接続されるが、図２では、詳細は省略している。 The drive circuits 34R, 34G, and 34B, and the VIA electrodes 32 disposed on the drive circuits 34R, 34G, and 34B, respectively, are more specifically complementary as illustrated in FIG. A type (C: Complementary) MOSLSI 60 is formed. The gate electrode 56 of the CMOSFET, and the M1 electrode 52 and the M2 electrode 54 forming the electrode wiring layer are connected via the interlayer insulating film and the VIA electrode, but details are omitted in FIG.
有機ＥＬ層３６は、図２に示すように、有機ＥＬ下部電極３０と上部電極３８の間に挟まれ、有機ＥＬ下部電極３０上に配置される正孔輸送層５０と、正孔輸送層５０上に配置される発光層４８と、発光層４８上に配置される電子輸送層４６とを備える。 As shown in FIG. 2, the organic EL layer 36 is sandwiched between the organic EL lower electrode 30 and the upper electrode 38, and the hole transport layer 50 and the hole transport layer 50 disposed on the organic EL lower electrode 30. The light emitting layer 48 arrange | positioned on the top and the electron carrying layer 46 arrange | positioned on the light emitting layer 48 are provided.
さらに、第１の実施の形態に係る有機ＥＬディスプレイ装置は、図２に示すように、電子輸送層４６上に配置された上部電極３８と、上部電極３８上に配置されたシール層４４と、シール層４４上に配置されたカラーフィルタ４０と、カラーフィルタ４０上に配置された透明保護膜４２とを備える。 Further, as shown in FIG. 2, the organic EL display device according to the first embodiment includes an upper electrode 38 disposed on the electron transport layer 46, a seal layer 44 disposed on the upper electrode 38, A color filter 40 disposed on the seal layer 44 and a transparent protective film 42 disposed on the color filter 40 are provided.
図１および図２には、１つのピクセル６に対応しており、第１の実施の形態に係る有機ＥＬディスプレイ装置は、このようなピクセル６の構造が、例えば、マトリックス状に配置される。 1 and 2 correspond to one pixel 6, and the organic EL display device according to the first embodiment has such a structure of the pixels 6 arranged in a matrix, for example.
図１および図２の例では、上部電極３８を共通電極として形成し、有機ＥＬ下部電極３０を分割された電極として構成しているが、反対に、上部電極３８を分割電極として形成し、有機ＥＬ下部電極３０を共通電極として構成してもよい。この場合には、各ＶＩＡ電極３２は、分割電極として形成される上部電極３８にそれぞれ接続される。さらに、図１の構成において、上部電極３８も分割された電極として形成してもよい。 In the example of FIGS. 1 and 2, the upper electrode 38 is formed as a common electrode and the organic EL lower electrode 30 is formed as a divided electrode. On the contrary, the upper electrode 38 is formed as a divided electrode, and organic The EL lower electrode 30 may be configured as a common electrode. In this case, each VIA electrode 32 is connected to an upper electrode 38 formed as a divided electrode. Furthermore, in the configuration of FIG. 1, the upper electrode 38 may also be formed as a divided electrode.
また、図２では、有機ＥＬ下部電極３０に接する層として正孔輸送層５０が配置され、上部電極３０に接する層として電子輸送層４６が配置されている例が示されているが、これに限定されるものではなく、有機ＥＬ下部電極３０に接する層として電子輸送層４６が配置され、上部電極３０に接する層として正孔輸送層５０が配置されていてもよい。但しこの場合には、ＣＭＯＳＬＳＩ６０からの配線が変更される。また、上述の上部電極３８を分割電極として形成し、有機ＥＬ下部電極３０を共通電極とする構成と組み合わせてもよい。 FIG. 2 shows an example in which the hole transport layer 50 is disposed as a layer in contact with the organic EL lower electrode 30 and the electron transport layer 46 is disposed as a layer in contact with the upper electrode 30. The electron transport layer 46 may be disposed as a layer in contact with the organic EL lower electrode 30, and the hole transport layer 50 may be disposed as a layer in contact with the upper electrode 30. However, in this case, the wiring from the CMOS LSI 60 is changed. Further, the above-described upper electrode 38 may be formed as a divided electrode, and the organic EL lower electrode 30 may be combined with a common electrode.
第１の実施の形態に係る有機ＥＬディスプレイ装置の断面ＳＥＭ写真の例を図３に示す。第１の実施の形態に係る有機ＥＬディスプレイ装置は、図３に示すように、ＣＭＯＳＬＳＩ６０上に、有機ＥＬ下部電極３０を介して、有機ＥＬ層３６が積層化されている。なお、図２ではＭ１電極５２、Ｍ２電極５４の２層メタルの構造を示しているが、これに限るものではない。図３のように３層メタルであってもよい。メタルの層数は、配線規模に応じて適切なものを選べばよい。 An example of a cross-sectional SEM photograph of the organic EL display device according to the first embodiment is shown in FIG. In the organic EL display device according to the first embodiment, as shown in FIG. 3, an organic EL layer 36 is laminated on a CMOS LSI 60 via an organic EL lower electrode 30. 2 shows a two-layer metal structure of the M1 electrode 52 and the M2 electrode 54, the present invention is not limited to this. A three-layer metal may be used as shown in FIG. An appropriate number of metal layers may be selected according to the wiring scale.
図１および図２には、複数のデータ線と複数の走査線の交差部に配置された１つのピクセル（画素）の構成が示されており、半導体基板５８上に形成されるＣＭＯＳＦＥＴからなるＣＭＯＳＬＳＩ６０は、論理回路を構成し、１つのピクセル内においては、駆動回路３４Ｒ，３４Ｇ，および３４Ｂを構成している。 1 and 2 show the configuration of one pixel (pixel) arranged at the intersection of a plurality of data lines and a plurality of scanning lines, and a CMOS LSI 60 made of CMOSFET formed on a semiconductor substrate 58. FIG. Constitutes a logic circuit and constitutes drive circuits 34R, 34G, and 34B in one pixel.
また、第１の実施の形態に係る有機ＥＬディスプレイ装置において、ＣＭＯＳＬＳＩ６０は、ピクセルアレイを駆動するための水平走査回路、垂直走査回路、ロードライバ、カラムドライバ、データラッチ回路、ＰＮＭドライバなどを構成する。 In the organic EL display device according to the first embodiment, the CMOS LSI 60 configures a horizontal scanning circuit, a vertical scanning circuit, a row driver, a column driver, a data latch circuit, a PNM driver, and the like for driving the pixel array. .
図１および図２に示す構成において、ＣＭＯＳＦＥＴ領域および各層間絶縁膜を介するＭ１電極５２，Ｍ２電極５４などの形成は、微細化シリコンプロセスと同様である。 In the configuration shown in FIGS. 1 and 2, the formation of the M1 electrode 52, the M2 electrode 54, and the like through the CMOSFET region and each interlayer insulating film is the same as in the miniaturized silicon process.
このようなＭ１電極５２，Ｍ２電極５４などの電極間は、所定のコンタクト部分において、例えば、メタルダマシン構造によって、ＶＩＡ電極を介して接続される。 The electrodes such as the M1 electrode 52 and the M2 electrode 54 are connected to each other at a predetermined contact portion via a VIA electrode by, for example, a metal damascene structure.
透明保護膜４２は、例えば、クリアーレジスト、ガラス、透明絶縁膜などで形成することができる。 The transparent protective film 42 can be formed of, for example, a clear resist, glass, a transparent insulating film, or the like.
可視光領域において、カラー画像を表示するためには、カラーフィルタ４０をシール層４４上に配置する。カラーフィルタは、赤色（Red）用、緑色（Green）用,青色（Blue）用を、隣り合う１つのピクセル内に設けて３組で１つのピクセルを構成する。カラーフィルタは、例えば、ガラスの多層膜や、ゼラチン膜の多層化によって形成することができる。 In order to display a color image in the visible light region, the color filter 40 is disposed on the seal layer 44. The color filters are provided in one adjacent pixel for red, green, and blue, and constitute one pixel in three sets. The color filter can be formed, for example, by multilayering a glass multilayer film or a gelatin film.
シール層４４は、上部電極３８、有機ＥＬ層３６、および有機ＥＬ下部電極３０を保護し、これらを封止するものである。シール層４４の材質としては、ガラス、或いはセラミック等を用いる。また、シール層４４は、熱を外部に放熱する機能を担っているので、熱伝導率の高いものが望ましい。 The seal layer 44 protects and seals the upper electrode 38, the organic EL layer 36, and the organic EL lower electrode 30. As the material of the seal layer 44, glass, ceramic, or the like is used. Moreover, since the sealing layer 44 has a function of radiating heat to the outside, a material having high thermal conductivity is desirable.
上部電極３８は、光を透過可能であり、ＩＴＯ（インジウム−スズ酸化物）、ＩＺＯ（インジウム−亜鉛酸化物）などの無機導電体材料、ＰＥＤＯＴなどの有機導電体材料で形成することができる。望ましくは、厚さが、例えば、約１５０〜１６０ｎｍ程度のＩＴＯの透明電極からなる。 The upper electrode 38 can transmit light and can be formed of an inorganic conductive material such as ITO (indium-tin oxide) or IZO (indium-zinc oxide) or an organic conductive material such as PEDOT. Desirably, it consists of a transparent electrode of ITO having a thickness of about 150 to 160 nm, for example.
電子輸送層４６は、上部電極３８から注入された電子を円滑に発光層４８に輸送するためのものであり、厚さが、例えば、約３５ｎｍ程度のＡｌｑ３（アルミニウムキノリノール錯体）からなる。ここで、Ａｌｑ３は、アルミニウム８−ヒドロキシキノリネート（Aluminum 8-hydroxyquinolinate）或いは、トリ８−キノリノラトアルミニウムと呼ばれる材料である。 The electron transport layer 46 is for smoothly transporting electrons injected from the upper electrode 38 to the light emitting layer 48, and is made of, for example, Alq 3 (aluminum quinolinol complex) having a thickness of about 35 nm. Here, Alq 3 is a material called aluminum 8-hydroxyquinolinate or tri-8-quinolinolato aluminum.
電子輸送層４６を形成する他の電子輸送材料としては、t-butyl-ＰＢＤ、ＴＡＺ、シロール誘導体、ホウ素置換型トリアリール系化合物、フェニルキノキサリン誘導体などがある。また、ＢＣＰ、オキサジアゾール二量体、スターバーストオキサジアゾールなどが適用可能である。 Other electron transport materials for forming the electron transport layer 46 include t-butyl-PBD, TAZ, silole derivatives, boron-substituted triaryl compounds, phenylquinoxaline derivatives, and the like. Further, BCP, oxadiazole dimer, starburst oxadiazole, and the like are applicable.
発光層４８は、注入された正孔及び電子が再結合して発光するためのものであり、例えば発光種であるクマリン化合物（Ｃ５４５Ｔ）が、例えば、約１％程度ドーピングされた厚さが、例えば、約３０ｎｍ程度のＡｌｑ３からなる。 The light emitting layer 48 is for recombination of injected holes and electrons to emit light, and has a thickness doped with, for example, about 1% of a coumarin compound (C 545 T) as a light emitting species. For example, it is made of Alq 3 of about 30 nm.
発光層４８には、例えば、キャリア輸送性発光材料、或いは発光ドーパントとホスト材料の混合層を適用することもできる。キャリア輸送性発光材料としては、例えば、Ａｌｑ,Ａｌｍｑ,Ｍｇｑ,ＢｅＢｑ2,ＺｎＰＢＯ,ＺｎＰＢＴ,Ｂｅ（５Ｆｌａ）2,Ｅｕ錯体,ＢＰＶＢｉ,ＢＡｌｑ,Ｂｅｐｐ2,ＢＤＰＨＶＢｉ,spiro-ＢＤＰＶＢｉ,（ＰＳＡ）2Ｎｐ−５,（ＰＰＡ）（ＰＳＡ）Ｐｅ−１,ＢＳＮ,ＡＰＤ,ＢＳＢなどの材料を用いることができる。発光ドーパントとホスト材料としては、例えば、クマリン６,Ｃ５４５Ｔ,Ｑｄ４,ＤＥＱ,ペリレン,ＤＰＴ,ＤＣＭ２,ＤＣＪＴＢ,ルブレン,ＤＰＰ,ＣＢＰ,ＡＢＴＸ,ＤＳＡ,ＤＳＡアミン,Ｃｏ−６,ＰＭＤＦＢ,キナクリドン,ＢＴＸ,ＤＣＭ,ＤＣＪＴなどの材料を用いることができる。また、リン光発光材料とホスト、周辺材料としては、ＰｔＯＥＰ,ＴＰＢＩ,ｂｔｐ2Ｉｒ（ａｃａｃ）,Ｉｒ（ｐｐｙ）3,Ｆｌｒｐｉｃ,ＣＤＢＰ,ｍ−ＣＰ,デンドリマーＩｒ（ｐｐｙ）3,ＴＣＴＡ,ＣＦ−Ｘ,ＣＦ−Ｙなどの材料を用いることができる。 For the light emitting layer 48, for example, a carrier transporting light emitting material, or a mixed layer of a light emitting dopant and a host material can be applied. Examples of the carrier transporting light-emitting material include Alq, Almq, Mgq, BeBq 2 , ZnPBO, ZnPBT, Be (5Fla) 2 , Eu complex, BPVBi, BAlq, Bepp 2 , BDPHVBi, spiro-BDPVBi, (PSA) 2 Np Materials such as -5, (PPA) (PSA) Pe-1, BSN, APD, BSB can be used. Examples of the luminescent dopant and host material include coumarin 6, C545T, Qd4, DEQ, perylene, DPT, DCM2, DCJTB, rubrene, DPP, CBP, ABTX, DSA, DSA amine, Co-6, PMDFB, quinacridone, BTX, Materials such as DCM and DCJT can be used. Also, phosphorescent materials and hosts, and peripheral materials include PtOEP, TPBI, btp 2 Ir (acac), Ir (ppy) 3 , Flrpic, CDBP, m-CP, dendrimer Ir (ppy) 3 , TCTA, CF− Materials such as X and CF-Y can be used.
正孔輸送層５０は、有機ＥＬ下部電極３０から注入された正孔を円滑に発光層４８に輸送するためのものであり、厚さが、例えば、約６０ｎｍ程度のＮＰＢ（Ｎ，Ｎ−ジ（ナフタリル）−Ｎ，Ｎ−ジフェニル−ベンジデン）からなる。他の正孔輸送層としては、例えば、α−ＮＰＤを用いることができる。ここで、α−ＮＰＤは、４,４−ビスＮ−（１−ナフチル−１−）[Ｎ−フェニル−アミノ]−ビフェニル（4,4-bis[N-(1-naphtyl-1-)N-phenyl-amino]-biphenyl）と呼ばれる。 The hole transport layer 50 is for smoothly transporting the holes injected from the organic EL lower electrode 30 to the light emitting layer 48, and has a thickness of, for example, NPB (N, N-di) having a thickness of about 60 nm. (Naphthalyl) -N, N-diphenyl-benzidene). As another hole transport layer, for example, α-NPD can be used. Here, α-NPD is 4,4-bisN- (1-naphthyl-1-) [N-phenyl-amino] -biphenyl (4,4-bis [N- (1-naphtyl-1-) N]. -phenyl-amino] -biphenyl).
正孔輸送層５０を形成する正孔輸送材料の分子構造例としては、ＧＰＤ、spiro-ＴＡＤ、spiro-ＮＰＤ、oxidized-ＴＰＤを適用することができる。さらに別の正孔輸送材料としては、ＴＤＡＰＢ、ＭＴＤＡＴＡなどがある。 As examples of the molecular structure of the hole transport material forming the hole transport layer 50, GPD, spiro-TAD, spiro-NPD, and oxidized-TPD can be applied. Still other hole transport materials include TDAPB and MTDATA.
有機ＥＬ下部電極３０は、厚さが、例えば、約１５０ｎｍ程度で、材質がアルミニウムからなる。 The organic EL lower electrode 30 has a thickness of about 150 nm, for example, and is made of aluminum.
なお、発光層４８は、上記、正孔輸送層、電子輸送層以外の層、例えば、正孔注入層、電子注入層等を用いて構成しても良い。 Note that the light emitting layer 48 may be configured using a layer other than the hole transport layer and the electron transport layer, such as a hole injection layer and an electron injection layer.
第１の実施の形態に係る有機ＥＬディスプレイ装置の動作原理は以下の通りである。 The operation principle of the organic EL display device according to the first embodiment is as follows.
まず、有機ＥＬ下部電極３０および上部電極３８を介して、有機ＥＬ層３６の正孔輸送層５０および電子輸送層４６の間に一定の電圧が印加される。これにより、正孔輸送層５０発光層４８に正孔が注入されるとともに、電子輸送層４６から発光層４８に電子が注入される。そして、発光層４８に注入された正孔と電子とが再結合することによって、白色光を発光する。発光された白色光ｈνは、上部電極３８を透過し、カラーフィルタ４０を介して外部に出力される。 First, a constant voltage is applied between the hole transport layer 50 and the electron transport layer 46 of the organic EL layer 36 via the organic EL lower electrode 30 and the upper electrode 38. As a result, holes are injected into the hole transport layer 50 and the light emitting layer 48, and electrons are injected from the electron transport layer 46 into the light emitting layer 48. The holes and electrons injected into the light emitting layer 48 are recombined to emit white light. The emitted white light hν passes through the upper electrode 38 and is output to the outside through the color filter 40.
有機ＥＬ層３６を構成する正孔輸送層５０のＨＯＭＯ(Highest Occupied Molecular Orbital)のエネルギー準位の絶対値が有機ＥＬ下部電極の仕事関数の絶対値よりも大きくすると良い。 The absolute value of the HOMO (Highest Occupied Molecular Orbital) energy level of the hole transport layer 50 constituting the organic EL layer 36 is preferably larger than the absolute value of the work function of the organic EL lower electrode.
ここで、ＨＯＭＯのエネルギー準位とは、有機分子の基底状態を表す。また、ＬＵＭＯ(Lowest Unoccupied Molecular Orbital)のエネルギー準位とは、有機分子の励起状態を表す。ここで、ＬＵＭＯ準位は最低励起一重項準位（Ｓ1）に対応する。さらに電子や正孔が有機物に注入され、ラジカルアニオン（Ｍ-）,ラジカルカチオン（Ｍ+）が形成された場合の正孔および電子の準位は、励起子結合エネルギーが存在しない分、ＨＯＭＯ準位,ＬＵＭＯ準位の外側の位置に電子伝導準位、正孔伝導準位が位置することになる。 Here, the energy level of HOMO represents the ground state of an organic molecule. The energy level of LUMO (Lowest Unoccupied Molecular Orbital) represents an excited state of an organic molecule. Here, the LUMO level corresponds to the lowest excited singlet level (S 1 ). Furthermore, when electrons and holes are injected into an organic substance to form radical anions (M − ) and radical cations (M + ), the levels of holes and electrons are HOMO levels because there is no exciton binding energy. The electron conduction level and the hole conduction level are located outside the level and the LUMO level.
また、電子輸送層４６のＬＵＭＯのエネルギー準位の絶対値が上部電極３８の仕事関数の絶対値よりも小さくすれば良い。 The absolute value of the LUMO energy level of the electron transport layer 46 may be made smaller than the absolute value of the work function of the upper electrode 38.
第１の実施の形態に係る有機ＥＬディスプレイ装置の構造において、各電極、各層はそれぞれスパッタ、蒸着、塗布などにより成膜される。 In the structure of the organic EL display device according to the first embodiment, each electrode and each layer are formed by sputtering, vapor deposition, coating, or the like.
第１の実施の形態に係る有機ＥＬディスプレイ装置の構造において、発光層４８と正孔輸送層５０の間、若しくは有機ＥＬ下部電極３０と正孔輸送層５０の間に、ｐ型有機半導体層を介在させてもよい。同様に、発光層４８と電子輸送層４６の間、若しくは上部電極３８と電子輸送層４６の間に、ｎ型有機半導体層を介在させてもよい。 In the structure of the organic EL display device according to the first embodiment, a p-type organic semiconductor layer is provided between the light emitting layer 48 and the hole transport layer 50 or between the organic EL lower electrode 30 and the hole transport layer 50. It may be interposed. Similarly, an n-type organic semiconductor layer may be interposed between the light emitting layer 48 and the electron transport layer 46 or between the upper electrode 38 and the electron transport layer 46.
（有機ＥＬディスプレイ装置の駆動方法）
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法の動作原理説明図であって、ＰＮＭ制御の動作波形のタイミングチャートは、図４に示すように表され、ブロック構成は、図５に示すように表される。
(Driving method of organic EL display device)
FIG. 4 is an operation principle explanatory diagram of the driving method of the organic EL display device according to the first embodiment, and a timing chart of an operation waveform of PNM control is expressed as shown in FIG. 4, and a block configuration is shown in FIG. Represented as shown.
図５に示すように、ＰＮＭ基準信号発生部２より出力されたＰＮＭ信号と、映像データ信号発生部４より出力された映像データ信号ＶＤとを乗算器５において、掛け合わせることによって、有機ＥＬ点滅信号ＯＥＬＤを得ることができる。 As shown in FIG. 5, the organic EL flashes by multiplying the PNM signal output from the PNM reference signal generator 2 and the video data signal VD output from the video data signal generator 4 in the multiplier 5. A signal OELD can be obtained.
ＰＮＭ制御とは、図４に示すように、単位時間当たりのパルス数によって、階調を表現する制御方式である。遅延によるデータの誤差が少ないために、直線性の良好な変調制御方式を提供している。周波数成分がＰＷＭ制御に比べて、相対的に高周波となるため、第１の実施の形態に係る有機ＥＬディスプレイ装置のディスプレイは、ちらつきが見えにくいという利点がある。ＣＭＯＳＬＳＩによってＰＮＭドライバなどの駆動回路を形成することにより、ＰＮＭ制御方式において要求される高速応答にも対応することができる。図４の例では、図示しない４ビットの映像データ信号ＶＤ（１００１）と、４ビットのＰＮＭ信号ＰＮ０，ＰＮ１，ＰＮ２，ＰＮ３の波形を乗算器５において、掛け合わせることによって、図４中に示すような有機ＥＬ点滅信号ＯＥＬＤが得られている。 As shown in FIG. 4, PNM control is a control method in which gradation is expressed by the number of pulses per unit time. Since there is little data error due to delay, a modulation control method with good linearity is provided. Since the frequency component is a relatively high frequency compared with the PWM control, the display of the organic EL display device according to the first embodiment has an advantage that it is difficult to see the flicker. By forming a drive circuit such as a PNM driver by CMOS LSI, it is possible to cope with a high-speed response required in the PNM control method. In the example of FIG. 4, a 4-bit video data signal VD (1001) (not shown) and the waveforms of 4-bit PNM signals PN0, PN1, PN2, and PN3 are multiplied in the multiplier 5 to be shown in FIG. Such an organic EL blinking signal OELD is obtained.
第１の実施の形態に係る有機ＥＬディスプレイ装置の有機ＥＬ層に流す電流を制御する駆動素子（ＭＯＳトランジスタ）のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の特性例は、図６に示すように表される。図６において、Ｐはオフ状態の動作点、Ｑは弱反転領域の動作点、Ｒは飽和領域の動作点を表す。 FIG. 6 shows characteristic examples of the drain current Ids (A) and the gate voltage Vgs (V) of the drive element (MOS transistor) that controls the current flowing in the organic EL layer of the organic EL display device according to the first embodiment. Represented as shown. In FIG. 6, P represents an operating point in the off state, Q represents an operating point in the weak inversion region, and R represents an operating point in the saturation region.
弱反転領域のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の関係は、次式のように表される。すなわち、
Ｉds∝βexp（Ｖgs−Ｖth）・（１−exp(−ｅＶds／ｋＴ)） …（１）
ここで、βはデバイスのチャネル長、チャネル幅などのデバイスサイズ、材料で決まる定数である。Ｖthはしきい値電圧、ｅは単位電荷量、ｋはボルツマン定数を示す。
The relationship between the drain current Ids (A) in the weak inversion region and the gate voltage Vgs (V) is expressed by the following equation. That is,
Ids∝βexp (Vgs−Vth) · (1−exp (−eVds / kT)) (1)
Here, β is a constant determined by the device size and material such as the channel length and channel width of the device. Vth is a threshold voltage, e is a unit charge amount, and k is a Boltzmann constant.
例えば、弱反転領域に動作点が存在する場合には、動作点Ｑの例で、Ｖgs(Ｖ)がわずかに０．１８Ｖの変化で、Ｉds（Ａ）は、約１桁程度も変化する。 For example, when there is an operating point in the weak inversion region, in the example of the operating point Q, Vgs (V) changes by only 0.18V, and Ids (A) changes by about one digit.
飽和領域のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の関係は、次式のように表される。すなわち、
Ｉds∝β／２・（Ｖgs−Ｖth）2・（１＋λＶds） …（２）
ここで、λはデバイスサイズ、材料で決まる定数である。
The relationship between the drain current Ids (A) in the saturation region and the gate voltage Vgs (V) is expressed by the following equation. That is,
Ids∝β / 2 · (Vgs−Vth) 2 · (1 + λVds) (2)
Here, λ is a constant determined by the device size and material.
弱反転領域の動作点Ｑで第１の実施の形態に係る有機ＥＬディスプレイ装置を駆動すると、弱反転領域のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の関係から明らかなように、有機ＥＬディスプレイ装置の駆動素子の素子特性のバラツキが直接的にディスプレイの輝度のバラツキの原因となる。 When the organic EL display device according to the first embodiment is driven at the operating point Q in the weak inversion region, as is clear from the relationship between the drain current Ids (A) and the gate voltage Vgs (V) in the weak inversion region, Variations in the element characteristics of the driving elements of the EL display device directly cause variations in the luminance of the display.
これに対して、飽和領域の動作点Ｒで第１の実施の形態に係る有機ＥＬディスプレイ装置を駆動すると、飽和領域のドレイン電流Ｉds(Ａ)とゲート電圧Ｖgs（Ｖ）の関係から明らかなように、ＰＮＭ制御パルスの電圧値が変動したとしても、出力電流Ｉdsの値の変動は極めて少ない。このため、第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動素子の素子特性のバラツキを抑制し、その結果、ディスプレイの輝度のバラツキを抑制することができる。 On the other hand, when the organic EL display device according to the first embodiment is driven at the operating point R in the saturation region, it is clear from the relationship between the drain current Ids (A) in the saturation region and the gate voltage Vgs (V). Even if the voltage value of the PNM control pulse fluctuates, the value of the output current Ids fluctuates very little. For this reason, the variation in the element characteristic of the drive element of the organic EL display device according to the first embodiment can be suppressed, and as a result, the variation in the luminance of the display can be suppressed.
アナログ制御方式においては、弱反転領域を使用しているのに対して、第１の実施の形態に係る有機ＥＬディスプレイ装置のディジタル制御方式においては、飽和領域を使用する。 In the analog control method, a weak inversion region is used, whereas in the digital control method of the organic EL display device according to the first embodiment, a saturation region is used.
本発明の比較例として、ＰＷＭ制御の動作波形のタイミングチャートは、図７に示すように表される。ＰＷＭ制御の場合、理想的な１コマ分のパルス面積１００に対して、点線で表すように、データ遅延が存在するために、実際の１コマ分のパルス面積は８０となる。同様に、ＰＷＭ制御の場合、２コマ分のパルス面積２００に対して、点線で表すように、データ遅延が存在するために、２コマ分のパルスパルス面積は１８０となる。同様に、ＰＷＭ制御の場合、４コマ分のパルス面積４００に対して、点線で表すように、データ遅延が存在するために、４コマ分のパルスパルス面積は３８０となる。このようにＰＷＭ制御方式では、データ遅延が存在すると、パルス幅と輝度との関係の線形性が悪い。 As a comparative example of the present invention, a timing chart of operation waveforms of PWM control is expressed as shown in FIG. In the case of PWM control, there is a data delay as shown by a dotted line with respect to the ideal pulse area 100 for one frame, so the actual pulse area for one frame is 80. Similarly, in the case of PWM control, there is a data delay as shown by a dotted line with respect to the pulse area 200 for two frames, so the pulse pulse area for two frames is 180. Similarly, in the case of PWM control, there is a data delay as shown by a dotted line with respect to the pulse area 400 for four frames, so the pulse pulse area for four frames is 380. Thus, in the PWM control method, if there is a data delay, the linearity of the relationship between the pulse width and the luminance is poor.
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法に適用するＰＮＭ制御の動作波形のタイミングチャートは、図８に示すように表される。点線で示されるデータ遅延を考慮したとしても、パルスカウント数１の時のパルス面積は、８０となり、パルスカウント数２の時のパルス面積は、１６０となり、パルスカウント数４の時のパルス面積は、３２０となる。このようにＰＮＭ制御方式では、データ遅延が存在しても、パルス数と輝度との関係の線形性が良好となる。しかも、立上りと立下りのデータ遅延が異なっても直線性のよい変調方式となる。 A timing chart of operation waveforms of PNM control applied to the driving method of the organic EL display device according to the first embodiment is expressed as shown in FIG. Even considering the data delay indicated by the dotted line, the pulse area when the pulse count is 1 is 80, the pulse area when the pulse count is 2 is 160, and the pulse area when the pulse count is 4 is 320. Thus, in the PNM control method, the linearity of the relationship between the number of pulses and the luminance is good even if there is a data delay. Moreover, even if the rising and falling data delays are different, the modulation method has good linearity.
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法におけるＰＮＭ制御のステップ数と輝度（ｃｄ／ｍ2）との関係は、図９に示すように表される。階調評価結果として、１２８ステップまで、輝度（ｃｄ／ｍ2）の線形性が良好となることが確認されている。 The relationship between the number of steps of PNM control and the luminance (cd / m 2 ) in the driving method of the organic EL display device according to the first embodiment is expressed as shown in FIG. As a result of gradation evaluation, it has been confirmed that the linearity of luminance (cd / m 2 ) is good up to 128 steps.
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動方法においては、ＰＮＭ制御方式を採用することで、周波数成分がＰＷＭ制御に比べ、高周波となるため、ディスプレイ上のちらつきが目にみえにくい。また、ＰＮＭ制御方式では高速応答性が要求されるが、ＬＳＩ上に第１の実施の形態に係る有機ＥＬディスプレイ装置を実現することにより、高速応答性を達成可能である。 In the driving method of the organic EL display device according to the first embodiment, by adopting the PNM control method, the frequency component becomes a high frequency compared with the PWM control, so that the flicker on the display is not easily visible. The PNM control method requires high-speed response, but high-speed response can be achieved by realizing the organic EL display device according to the first embodiment on an LSI.
（カウンタ回路およびＰＮＭ信号生成回路）
第１の実施の形態に係る有機ＥＬディスプレイ装置のＰＮＭ基準信号発生部２に適用するカウンタ回路の構成例は、図１０に示すように、ＮＡＮＤゲート１３０・１３８と、ＮＯＲゲート１３４と、インバータ１３２・１３６・１４０とを備える。
(Counter circuit and PNM signal generation circuit)
As shown in FIG. 10, the configuration example of the counter circuit applied to the PNM reference signal generator 2 of the organic EL display device according to the first embodiment includes NAND gates 130 and 138, a NOR gate 134, and an inverter 132.・ 136 ・ 140.
第１の実施の形態に係る有機ＥＬディスプレイ装置のＰＮＭ基準信号発生部２に適用するＰＮＭ信号生成回路の構成例は、図１１に示すように、インバータ１４２0・１４２1・１４２2・１４２3…と、ＡＮＤゲート１４０0・１４０1・１４０2・１４０3…と、ＡＮＤゲート１４８1・１４８2・１４８3…と、フリップフロップ回路（ＦＦ）１４６0・１４６1・１４６2・１４６3…とを備える。 As shown in FIG. 11, the configuration example of the PNM signal generation circuit applied to the PNM reference signal generation unit 2 of the organic EL display device according to the first embodiment includes inverters 142 0 , 142 1 , 142 2 , 142 3. And AND gates 140 0 , 140 1 , 140 2 , 140 3 , AND gates 148 1 , 148 2 , 148 3 , and flip-flop circuits (FF) 146 0 146 1 146 2 146 3 ,. With.
図１０において、信号Ａは、前段のキャリー信号、信号Ｂは、ＦＦ１４６0・１４６1・１４６2・１４６3…からのフィードバック（ＦＢ）値、信号ＣＡは、次段へのキャリー出力、信号Ｓは、ＦＦ１４６0・１４６1・１４６2・１４６3…への加算出力を表す。 10, signal A is the carry signal of the previous stage, signal B is the feedback (FB) value from FF146 0 · 146 1 · 146 2 · 146 3 ..., Signal CA is the carry output to the next stage, signal S Represents the addition output to FF146 0 · 146 1 · 146 2 · 146 3 .
図１０に示されるカウンタ回路は、例えば８ビット分存在し、各カウンタ回路からの出力信号Ｓは、図１１に示すＰＮＭ信号生成回路の入力端子Ｑ0・Ｑ1・Ｑ2・Ｑ3…に入力される。 The counter circuit shown in FIG. 10 has, for example, 8 bits, and the output signal S from each counter circuit is input to the input terminals Q 0 , Q 1 , Q 2 , Q 3 ... Of the PNM signal generation circuit shown in FIG. Entered.
図１１において、インバータ１４２0・１４２1・１４２2・１４２3…と、ＡＮＤゲート１４０0・１４０1・１４０2・１４０3…と、ＡＮＤゲート１４８1・１４８2・１４８3…とによって、デコーダ回路が構成されており、このデコーダ出力が、ＦＦ１４６0・１４６1・１４６2・１４６3…においてリサンプルされて、ＰＮＭ信号ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…を発生している。 In FIG. 11, inverters 142 0 , 142 1 , 142 2 , 142 3 , AND gates 140 0 , 140 1 , 140 2 , 140 3 , and AND gates 148 1 , 148 2 , 148 3 ,. This decoder output is resampled in FFs 146 0 , 146 1 , 146 2 , 146 3 , and so on to generate PNM signals PNM 0, PNM 1, PNM 2, PNM 3 ,.
（有機ＥＬディスプレイ装置の駆動回路）
第１の実施の形態に係る有機ＥＬディスプレイ装置においては、１ピクセルの駆動回路の実効面積を削減するために、ラッチ以外の手段で各ビットのデータ“１”，“０”を保持する手段として、データ保持キャパシタＣoを適用している。図１２に示すように、データスイッチＳＤおよびパルス数変調スイッチＳＰからなるスイッチ２個と、データ保持キャパシタＣo１個によって、１ビット分の駆動回路を構成している。
(Drive circuit for organic EL display device)
In the organic EL display device according to the first embodiment, as means for holding the data “1” and “0” of each bit by means other than the latch in order to reduce the effective area of the driving circuit of one pixel. The data holding capacitor Co is applied. As shown in FIG. 12, a drive circuit for one bit is configured by two switches each including a data switch SD and a pulse number modulation switch SP and one data holding capacitor Co.
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動回路３４は、図１２に示すように、例えば、列（カラム）方向に延伸して配置された複数のデータ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…と、複数のデータ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…と直交し、行（ロー）方向に延伸して配置された複数の走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…と、ロー方向に延伸して配置されたワード線ＷＬと、複数のデータ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…と複数の走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…との間に接続されるデータスイッチＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍと、ダイオードＤ（Ｂ，Ｇ，Ｒ）で示される有機ＥＬ層と複数の走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…との間に接続されるパルス数変調スイッチＳＰ０・ＳＰ１・ＳＰ２・ＳＰ３…・ＳＰｍとを備える。 As shown in FIG. 12, the drive circuit 34 of the organic EL display device according to the first embodiment includes, for example, a plurality of data lines D0, D1, D2, and D3 arranged extending in the column direction. ... and a plurality of scanning lines K0, K1, K2, K3, ..., which are orthogonal to the plurality of data lines D0, D1, D2, D3, and arranged in the row (row) direction, and extend in the row direction. .., And data switches SD0, SD1, SD2, SD3 connected between the plurality of data lines D0, D1, D2, D3... And the plurality of scanning lines K0, K1, K2, K3. ... SDm and pulse number modulation switches SP 0, SP 1, SP 2, connected between the organic EL layer indicated by the diode D (B, G, R) and the plurality of scanning lines K 0, K 1, K 2, K 3. SP3... SPm.
データ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…には、映像データ信号発生部４からの映像データ信号ＶＤ（ＶＤ０・ＶＤ１・ＶＤ２…）がそれぞれ入力される。 The video data signals VD (VD0, VD1, VD2,...) From the video data signal generator 4 are input to the data lines D0, D1, D2, D3.
走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…には、ＰＮＭ基準信号発生部２よりのＰＮＭ信号（ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…）がそれぞれ入力される。 The PNM signals (PNM0, PNM1, PNM2, PNM3,...) From the PNM reference signal generator 2 are input to the scanning lines K0, K1, K2, K3.
ワード線ＷＬに入力されるローイネーブル信号ＲＥによって、データスイッチＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍがオン／オフされる。ローイネーブル信号ＲＥがハイレベルのとき、データスイッチＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍがオンになされ、データ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…に入力されるの映像データ信号ＶＤ（ＶＤ０・ＶＤ１・ＶＤ２…）がそれぞれの保持キャパシタＣoに２値のデータ“０”または“１”として、保持される。保持キャパシタＣoに保持されるデータが“１”の場合には、その保持キャパシタＣoに接続されるパルス数変調スイッチＳＰ０・ＳＰ１・ＳＰ２・ＳＰ３…・ＳＰｍがオンになされ、対応する走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３…を介して、ＰＮＭ信号（ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…）が加算されて生成された有機ＥＬ点滅信号ＯＥＬＤが、ダイオードＤ（Ｂ，Ｇ，Ｒ）で示される有機ＥＬ層に入力される。 The data switches SD0, SD1, SD2, SD3,... SDm are turned on / off by the row enable signal RE input to the word line WL. When the low enable signal RE is at the high level, the data switches SD0, SD1, SD2, SD3,... SDm are turned on and the video data signals VD (VD0, VD1) input to the data lines D0, D1, D2, D3,. VD2... Is held as binary data “0” or “1” in each holding capacitor Co. When the data held in the holding capacitor Co is “1”, the pulse number modulation switches SP0, SP1, SP2, SP3... SPm connected to the holding capacitor Co are turned on, and the corresponding scanning line K0. An organic EL blinking signal OELD generated by adding PNM signals (PNM0, PNM1, PNM2, PNM3,...) Via K1, K2, K3,... Is indicated by a diode D (B, G, R). Entered into the layer.
第１の実施の形態に係る有機ＥＬディスプレイ装置においては、ディジタルデータ（２値）の各ビットを保持キャパシタＣoで保持し、そのデータで有機ＥＬ駆動素子のオン／オフを行っており、アクティブマトリックス型完全ディジタル制御有機ＥＬディスプレイ装置が得られている。 In the organic EL display device according to the first embodiment, each bit of digital data (binary) is held by the holding capacitor Co, and the organic EL driving element is turned on / off by the data, and the active matrix Type fully digitally controlled organic EL display devices have been obtained.
図１２に示す駆動回路３４においては、結果として、図５のブロック構成と同等の機能を実現している。すなわち、映像データ信号発生部４よりの映像データ信号ＶＤ（ＶＤ０・ＶＤ１・ＶＤ２…）とＰＮＭ基準信号発生部２よりのＰＮＭ信号（ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…）を図１２に示す駆動回路３４の構成によって回路機能として掛け合わせ、結果として、ＰＮＭ信号（ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…）が加算されて、映像データ信号発生部４よりの映像データ信号ＶＤに応じて、有機ＥＬ点滅信号ＯＥＬＤを生成している。 In the drive circuit 34 shown in FIG. 12, as a result, a function equivalent to the block configuration of FIG. 5 is realized. That is, the video data signal VD (VD0, VD1, VD2,...) From the video data signal generator 4 and the PNM signal (PNM0, PNM1, PNM2, PNM3,...) From the PNM reference signal generator 2 are shown in FIG. As a result, PNM signals (PNM0, PNM1, PNM2, PNM3,...) Are added, and an organic EL blinking signal is generated according to the video data signal VD from the video data signal generator 4. OELD is generated.
なお、図１２に示す駆動回路は、ピクセルアレイ１０内の各ピクセル６に対応して、ピクセルアレイ１０の下部に形成されるＣＭＯＳＬＳＩ６０によって形成されることは、図１〜図２に示した通りである。また、図１２の左側に示すピクセルアレイ１０の周辺部にブロック構成で示される水平シフトレジスタ１２および垂直シフトレジスタ１４などもピクセルアレイ１０の周辺部に限らず、ピクセルアレイ１０の下部に形成されるＣＭＯＳＬＳＩ６０によって形成されていてもよい。 The drive circuit shown in FIG. 12 is formed by the CMOS LSI 60 formed below the pixel array 10 corresponding to each pixel 6 in the pixel array 10 as shown in FIGS. is there. In addition, the horizontal shift register 12 and the vertical shift register 14 shown in a block configuration at the periphery of the pixel array 10 shown on the left side of FIG. 12 are not limited to the periphery of the pixel array 10 but are formed below the pixel array 10. It may be formed by a CMOS LSI 60.
第１の実施の形態に係る有機ＥＬディスプレイ装置の駆動回路３４として、図１２に対応する具体的回路構成例は、図１３に示すように表される。図１３においては、データスイッチＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍをｐＭＯＳＦＥＴＱＤ０・ＱＤ１・ＱＤ２・ＱＤ３…・ＱＤｍで構成し、パルス数変調スイッチＳＰ０・ＳＰ１・ＳＰ２・ＳＰ３…・ＳＰｍをｐＭＯＳＦＥＴＱＰ０・ＱＰ１・ＱＰ２・ＱＰ３…・ＱＰｍで構成している。なお、図１３の駆動回路３４は一例であって、様々な変形例が構成可能である。また使用するトランジスタ素子もｐチャネル素子に限定されず、ｎチャネル素子を使用してもよい。 As a drive circuit 34 of the organic EL display device according to the first embodiment, a specific circuit configuration example corresponding to FIG. 12 is represented as shown in FIG. In FIG. 13, the data switches SD0, SD1, SD2, SD3,... SDm are composed of pMOSFETs QD0, QD1, QD2, QD3,... QDm, and the pulse number modulation switches SP0, SP1, SP2, SP3,. · QP2 · QP3 · · · QPm. The drive circuit 34 shown in FIG. 13 is an example, and various modifications can be made. The transistor element to be used is not limited to a p-channel element, and an n-channel element may be used.
４ビットの場合の１つのピクセル６の駆動回路の平面レイアウトパターン構成において、拡散層、ゲート配線およびコンタクト部分の平面レイアウトパターンは、図１４（ａ）に示すように表される。また、図１４（ｂ）は、図１４（ａ）に対応し、サブピクセル６Ｒを駆動する駆動回路の回路構成を示す。 In the planar layout pattern configuration of the driving circuit of one pixel 6 in the case of 4 bits, the planar layout pattern of the diffusion layer, the gate wiring, and the contact portion is expressed as shown in FIG. FIG. 14B corresponds to FIG. 14A and shows a circuit configuration of a drive circuit that drives the sub-pixel 6R.
１つのピクセル６のサイズＷ１×Ｗ２は、例えば、約１５μｍ×１５μｍ程度である。したがって、サブピクセル６Ｒ，６Ｇ，６ＢのサイズＷ１×Ｗ２／３は、例えば、約１５μｍ×５μｍ程度である。このような微細寸法を有するサブピクセル６Ｒ内に、例えば、図１４（ａ）に示すように、データスイッチ用のｐＭＯＳＦＥＴＱＤ０と、パルス数変調スイッチ用のｐＭＯＳＦＥＴＱＰ０と、保持キャパシタＣｏ（図示省略）とからなる１ビット駆動回路と同等の回路構成を４ビット対応で、４個配置している。サブピクセル６Ｇおよび６Ｒ内においても同様に配置されている。 The size W1 × W2 of one pixel 6 is about 15 μm × 15 μm, for example. Therefore, the size W1 × W2 / 3 of the subpixels 6R, 6G, and 6B is, for example, about 15 μm × 5 μm. In the sub-pixel 6R having such a fine size, for example, as shown in FIG. 14A, from a pMOSFET QD0 for a data switch, a pMOSFET QP0 for a pulse number modulation switch, and a holding capacitor Co (not shown) A circuit configuration equivalent to the 1-bit driving circuit is arranged in correspondence with 4 bits. The subpixels 6G and 6R are similarly arranged.
ソース・ドレインコンタクトおよびゲート配線のレイアウトパターン上、データスイッチ用のｐＭＯＳＦＥＴＱＤ０のソースコンタクトＳ１、ゲート電極Ｇ１およびドレインコンタクトＤＣ１は、図１４（ａ）に示すように表される。同様に、レイアウトパターン上、パルス数変調スイッチ用のｐＭＯＳＦＥＴＱＰ０のソースコンタクトＳ２、ゲート電極Ｇ２およびドレインコンタクトＤＣ２は、図１４（ａ）に示すように表される。 On the layout pattern of the source / drain contacts and the gate wiring, the source contact S1, the gate electrode G1, and the drain contact DC1 of the pMOSFET QD0 for data switch are expressed as shown in FIG. Similarly, on the layout pattern, the source contact S2, the gate electrode G2, and the drain contact DC2 of the pMOSFET QP0 for pulse number modulation switch are expressed as shown in FIG.
以下同様であり、データスイッチ用のｐＭＯＳＦＥＴとパルス数変調スイッチ用のｐＭＯＳＦＥＴの組み合わせ（ＱＤ０，ＱＰ０）、（ＱＤ１，ＱＰ１）、（ＱＤ２，ＱＰ２）、（ＱＤ３，ＱＰ３）からなる平面パターンが、サブピクセル６Ｒ内に図１４（ａ）に示すように、コンパクトに配置されている。サブピクセル６Ｇおよび６Ｒ内においても同様に配置されている。 The same applies to the following, and a plane pattern composed of a combination of a data switching pMOSFET and a pulse number modulation switching pMOSFET (QD0, QP0), (QD1, QP1), (QD2, QP2), (QD3, QP3) As shown in FIG. 14A, the pixel 6R is compactly arranged. The subpixels 6G and 6R are similarly arranged.
Ｍ１配線を示すレイアウトパターン上、ＰＮＭ信号ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３を伝送する配線パターンと、ローイネーブル信号ＲＥを伝送する配線パターンは、図１５に示すように表される。 On the layout pattern showing the M1 wiring, the wiring pattern for transmitting the PNM signals PNM0, PNM1, PNM2, and PNM3 and the wiring pattern for transmitting the low enable signal RE are expressed as shown in FIG.
Ｍ２配線・Ｍ３配線を重ね合わせて示すレイアウトパターン上、データ線Ｄ０・Ｄ１・Ｄ２・Ｄ３の配線パターンは、図１６（ａ）に示すように表される。また、図１６（ｂ）は、サブピクセルを駆動する駆動回路の回路構成を表し、図１６（ａ）に対応して、中央線ＣＬにおけるノードコンタクトＮＣが示されている。中央線ＣＬにおけるノードコンタクトＮＣにおいて、４ビットのＰＮＭ信号ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３を加算して有機ＥＬ点滅信号ＯＥＬＤを生成し、有機ＥＬ層に伝送している。ここで、Ｍ０〜Ｍ３配線は、図２に示したようなＭ１電極５２，Ｍ２電極５４などと同様の配線である。 On the layout pattern in which the M2 wiring and M3 wiring are overlapped, the wiring pattern of the data lines D0, D1, D2, and D3 is expressed as shown in FIG. FIG. 16B shows a circuit configuration of a drive circuit for driving the subpixel, and a node contact NC on the center line CL is shown corresponding to FIG. 16A. At the node contact NC in the center line CL, the 4-bit PNM signals PNM0, PNM1, PNM2, and PNM3 are added to generate an organic EL blinking signal OELD, which is transmitted to the organic EL layer. Here, the M0 to M3 wirings are the same wirings as the M1 electrode 52 and the M2 electrode 54 as shown in FIG.
サブピクセル６Ｒ，６Ｇ，６Ｂのレイアウトパターン上に、有機ＥＬ下部電極３０を配置した平面レイアウトパターン構成は、図１７に示すように表される。有機ＥＬ下部電極３０は、サブピクセル６Ｒ，６Ｇ，６Ｂの中央線ＣＬにおけるノードコンタクトＮＣに電気的に接続される。 A planar layout pattern configuration in which the organic EL lower electrode 30 is arranged on the layout pattern of the sub-pixels 6R, 6G, and 6B is expressed as shown in FIG. The organic EL lower electrode 30 is electrically connected to the node contact NC on the center line CL of the subpixels 6R, 6G, 6B.
上記の平面パターン例においては、ピクセル６およびサブピクセル６Ｒ，６Ｇ，６Ｂの形状は、いずれも矩形パターンを有するが、これに限定されるものではない。３角形パターン、６角形パターン、８角形パターンであってもよい。また、これらの形状を組み合わせたものでもよい。 In the above planar pattern example, the shapes of the pixels 6 and the sub-pixels 6R, 6G, and 6B all have a rectangular pattern, but are not limited thereto. It may be a triangular pattern, a hexagonal pattern, or an octagonal pattern. Moreover, what combined these shapes may be used.
（有機ＥＬディスプレイ装置のブロック構成）
第１の実施の形態に係る有機ＥＬディスプレイ装置８の周辺回路を含めた模式的ブロック構成は、図１８に示すように、ピクセルアレイ１０と、ピクセルアレイ１０の列方向に隣接して配置されるカラムドライバ２０と、カラムドライバ２０の列方向に隣接して配置されるデータラッチ回路１６と、データラッチ回路１６の列方向に隣接して配置される水平シフトレジスタ１２と、ピクセルアレイ１０の行方向に隣接して配置されるロードライバ１８と、ロードライバ１８に隣接して配置される垂直シフトレジスタ１４と、ピクセルアレイ１０の行方向に隣接して配置されるＰＮＭドライバ２２とを備える。
(Block configuration of organic EL display device)
The schematic block configuration including the peripheral circuit of the organic EL display device 8 according to the first embodiment is arranged adjacent to the pixel array 10 in the column direction of the pixel array 10 as shown in FIG. The column driver 20, the data latch circuit 16 disposed adjacent to the column driver 20 in the column direction, the horizontal shift register 12 disposed adjacent to the data latch circuit 16 in the column direction, and the row direction of the pixel array 10 , The vertical shift register 14 disposed adjacent to the row driver 18, and the PNM driver 22 disposed adjacent to the pixel array 10 in the row direction.
カラムドライバ２０には、ピクセルアレイ１０内のピクセル６を駆動するデータ線Ｄ０・Ｄ１・Ｄ２・Ｄ３…が接続される。 The column driver 20 is connected to data lines D0, D1, D2, D3... For driving the pixels 6 in the pixel array 10.
データラッチ回路１６は、図１８の例では、４ビットの映像データ信号ＲＥＤ[３：０]、ＧＲＥＥＮ[３：０]、およびＢＬＵＥ[３：０]をラッチする回路である。また、データラッチ回路１６は外部信号として、ラッチイネーブル信号ＬＥを入力することで、アクティブになされる。 In the example of FIG. 18, the data latch circuit 16 is a circuit that latches the 4-bit video data signals RED [3: 0], GREEN [3: 0], and BLUE [3: 0]. The data latch circuit 16 is activated by inputting a latch enable signal LE as an external signal.
水平シフトレジスタ１２は、ピクセルアレイ１０を水平方向にスキャンする回路であり、ピクセルクロック信号ＨＣＬＫ，シフト／ホールド切替信号ＤＥＨ，水平同期リセット信号ＨＳＹＮＣを受信している。 The horizontal shift register 12 is a circuit that scans the pixel array 10 in the horizontal direction, and receives a pixel clock signal HCLK, a shift / hold switching signal DEH, and a horizontal synchronization reset signal HSYNC.
ロードライバ１８には、ピクセルアレイ１０内のピクセル６を駆動する走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３・…およびワード線ＷＬが接続される。 Scan lines K0, K1, K2, K3,... That drive the pixels 6 in the pixel array 10 and the word lines WL are connected to the row driver 18.
垂直シフトレジスタ１４は、ピクセルアレイ１０を垂直方向にスキャンする回路であり、クロック信号ＶＣＫ，シフト／ホールド切替信号ＤＥＶ，垂直同期リセット信号ＶＳＹＮＣを受信する。 The vertical shift register 14 is a circuit that scans the pixel array 10 in the vertical direction, and receives a clock signal VCK, a shift / hold switching signal DEV, and a vertical synchronization reset signal VSYNC.
ＰＮＭドライバ２２は、走査線Ｋ０・Ｋ１・Ｋ２・Ｋ３・…にＰＮＭ信号ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…を伝送する。ＰＮＭドライバ２２には、ＰＮＭクロック信号ＲＣＫおよびＰＮＭリセット信号ＲＲＳＴＮが入力される。 The PNM driver 22 transmits PNM signals PNM0, PNM1, PNM2, PNM3,... To the scanning lines K0, K1, K2, K3,. The PNM driver 22 receives a PNM clock signal RCK and a PNM reset signal RRSTN.
また、第１の実施の形態に係る有機ＥＬディスプレイ装置８には、例えば約マイナス５Ｖ程度のディスプレイ電源Ｖdisp、例えば約３．３Ｖ程度のシステム電源ＶＤＤが供給され、かつＶssの共通接地電位も与えられている。 The organic EL display device 8 according to the first embodiment is supplied with, for example, a display power supply Vdisp of about minus 5V, for example, a system power supply VDD of about 3.3V, and is given a common ground potential of Vss. It has been.
なお、図１８のピクセルアレイ１０内の各ピクセルは、本実施形態においては、例えば図１７に示すように矩形状なのであるが、ここでは参考のために、ＲＧＢ用のサブピクセルを６角形を基本パターンとするピクセル構造を示した。 Each pixel in the pixel array 10 in FIG. 18 has a rectangular shape as shown in FIG. 17, for example, in this embodiment, but here, for reference, RGB subpixels are basically hexagonal. The pixel structure as a pattern is shown.
（動作タイミングチャート）
例えば、６４０×４８０ドット、４０９６色の表示が可能なＶＧＡ解像度を実現するための
水平走査の動作タイミングチャートは、図１９に示すように表され、垂直走査の動作タイミングチャートは、図２０に示すように表される。
(Operation timing chart)
For example, an operation timing chart of horizontal scanning for realizing a VGA resolution capable of displaying 640 × 480 dots and 4096 colors is expressed as shown in FIG. 19, and an operation timing chart of vertical scanning is shown in FIG. It is expressed as follows.
図１９には、ピクセルクロック信号ＨＣＬＫ，シフト／ホールド切替信号ＤＥ，ラッチイネーブル信号ＬＥ，および垂直走査クロック信号ＶＣＫが表示されている。 In FIG. 19, a pixel clock signal HCLK, a shift / hold switching signal DE, a latch enable signal LE, and a vertical scanning clock signal VCK are displayed.
タイミング０〜ｔ１の期間Ｔ１は、水平アクティブ期間であり、６４０ＨＣＬＫが含まれる。 A period T1 of timings 0 to t1 is a horizontal active period and includes 640HCLK.
タイミングｔ１〜ｔ２の期間Ｔ２およびタイミングｔ５〜ｔ６の期間は、ラッチ待機期間である。 A period T2 from timing t1 to t2 and a period from timing t5 to t6 are latch standby periods.
タイミングｔ２〜ｔ３の期間Ｔ３およびタイミングｔ６〜ｔ７の期間は、ラッチ期間を表す。 A period T3 from timing t2 to t3 and a period from timing t6 to t7 represent a latch period.
タイミングｔ３〜ｔ４の期間Ｔ４およびタイミングｔ７〜ｔ８の期間は、次のデータ待機期間を表す。 A period T4 from timing t3 to t4 and a period from timing t7 to t8 represent the next data standby period.
期間（Ｔ２＋Ｔ３＋Ｔ４）が、水平ブランク期間であり、ピクセルクロック信号ＨＣＬＫが１６０サイクル含まれる。 The period (T2 + T3 + T4) is a horizontal blank period, and includes 160 cycles of the pixel clock signal HCLK.
タイミング０〜ｔ４の期間（Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４）は、周波数２５ＭＨｚに相当し、ピクセルクロック信号ＨＣＬＫが８００サイクル含まれる。 The period from timing 0 to t4 (T1 + T2 + T3 + T4) corresponds to a frequency of 25 MHz and includes 800 cycles of the pixel clock signal HCLK.
図２０には、クロック信号ＶＣＫ，垂直同期リセット信号ＶＳＹＮＣ，およびシフト／ホールド切替信号ＤＥＶが表示されている。 In FIG. 20, a clock signal VCK, a vertical synchronization reset signal VSYNC, and a shift / hold switching signal DEV are displayed.
タイミング０〜ｔ１の期間Ｕ１は、垂直アクティブスキャン期間であり、クロック信号ＶＣＫが４８０サイクル含まれる。 A period U1 of timing 0 to t1 is a vertical active scan period, and includes 480 cycles of the clock signal VCK.
タイミングｔ２〜ｔ３の期間Ｕ３は、リセット待機期間である。 A period U3 between timings t2 and t3 is a reset waiting period.
タイミングｔ３〜ｔ４の期間Ｕ４は、リセット期間を表す。 A period U4 between timings t3 and t4 represents a reset period.
タイミングｔ４〜ｔ５の期間Ｕ５は、リセットホールド期間を表す。 A period U5 from timing t4 to t5 represents a reset hold period.
タイミングｔ１〜ｔ５の期間（Ｕ２＋Ｕ３＋Ｕ４＋Ｕ５）が、垂直ブランク期間であり、クロック信号ＶＣＫが４５サイクルが含まれる。 A period from timing t1 to t5 (U2 + U3 + U4 + U5) is a vertical blank period, and the clock signal VCK includes 45 cycles.
タイミング０〜ｔ５の期間（Ｕ１＋Ｕ２＋Ｕ３＋Ｕ４＋Ｕ５）は、周波数３１ｋＨｚに相当し、クロック信号ＶＣＫが５２５サイクルが含まれる。 The period from timing 0 to t5 (U1 + U2 + U3 + U4 + U5) corresponds to a frequency of 31 kHz and includes 525 cycles of the clock signal VCK.
動作タイミングチャートにより、以下の動作が実行される。 The following operations are executed according to the operation timing chart.
（ａ）ピクセルクロック信号ＨＣＬＫによって映像データ信号ＲＥＤ[３：０]、ＧＲＥＥＮ[３：０]、およびＢＬＵＥ[３：０]をデータラッチ回路１６に格納する。例えば、ＶＧＡであれば、６４０画素分になる。 (A) The video data signals RED [3: 0], GREEN [3: 0], and BLUE [3: 0] are stored in the data latch circuit 16 by the pixel clock signal HCLK. For example, in the case of VGA, there are 640 pixels.
（ｂ）次に、水平ブランク期間のクロック信号ＶＣＫによって、選択する行（ロー）を変更し、ラッチイネーブル信号ＬＥがアクティブにされるタイミングで、ピルセルアレイ１０内のピクセル６に映像データ信号ＲＥＤ[３：０]、ＧＲＥＥＮ[３：０]、およびＢＬＵＥ[３：０]を伝送する。 (B) Next, the row (row) to be selected is changed by the clock signal VCK in the horizontal blank period, and the video data signal RED [is sent to the pixel 6 in the pill cell array 10 at the timing when the latch enable signal LE is activated. 3: 0], GREEN [3: 0], and BLUE [3: 0] are transmitted.
（ｃ）上記動作を垂直走査行数分繰り返す。例えば、ＶＧＡであれば、４８０行になる。（ｄ）次に、垂直ブランク期間に、垂直同期リセット信号ＶＳＹＮＣによって、選択行を先頭に戻す。先頭は、有効１行目ではなく、ダミー行であってもよい。 (C) The above operation is repeated for the number of vertical scanning rows. For example, if it is VGA, it will be 480 lines. (D) Next, in the vertical blank period, the selected row is returned to the top by the vertical synchronization reset signal VSYNC. The head may be a dummy line instead of the effective first line.
（他の実施形態に係る有機ＥＬディスプレイ装置の駆動方法）
本発明の他の実施形態に係る有機ＥＬディスプレイ装置の駆動方法を説明する模式的回路構成は、図２１に示すように表される。
(Driving method of organic EL display device according to another embodiment)
A schematic circuit configuration for explaining a driving method of an organic EL display device according to another embodiment of the present invention is expressed as shown in FIG.
図２１に示す方式は、有機ＥＬ層に流す電流を制御するトランジスタのゲートにパルス数変調データを入力することで輝度を制御する方式である。これにより、有機ＥＬディスプレイ装置における完全ディジタル制御が実現される。 The method shown in FIG. 21 is a method of controlling luminance by inputting pulse number modulation data to the gate of a transistor that controls the current flowing through the organic EL layer. Thereby, complete digital control in the organic EL display device is realized.
図２１の構成例では、ダイオードＤ（Ｂ，Ｇ，Ｒ）で表される有機ＥＬ層と、システム電源ＶＤＤとの間に直列に接続される２個のＭＯＳトランジスタＱＳおよびＱＤを備える。 The configuration example of FIG. 21 includes two MOS transistors QS and QD connected in series between an organic EL layer represented by a diode D (B, G, R) and a system power supply VDD.
ＭＯＳトランジスタＱＳは、ローイネーブル信号ＲＥによってオン／オフ制御されるデータスイッチ用のｐＭＯＳＦＥＴであり、ＭＯＳトランジスタＱＤは、有機ＥＬ点滅信号ＯＥＬＤによってオン／オフ制御されるパルス数変調スイッチ用のｐＭＯＳＦＥＴである。 The MOS transistor QS is a pMOSFET for a data switch that is on / off controlled by a low enable signal RE, and the MOS transistor QD is a pMOSFET for a pulse number modulation switch that is on / off controlled by an organic EL blinking signal OELD. .
データスイッチ用のｐＭＯＳＦＥＴＱＤのゲートに入力される有機ＥＬ点滅信号ＯＥＬＤは、加算器１において加算されたパルス変調映像データ信号ＰＮＶ０・ＰＮＶ１・ＰＮＶ２・ＰＮＶ３・…を表す。 The organic EL blinking signal OELD input to the gate of the data switch pMOSFET QD represents the pulse modulated video data signals PNV0, PNV1, PNV2, PNV3,.
ＰＮＭ基準信号発生部２よりのＰＮＭ信号ＰＮＭ０と、映像データ信号発生部４よりの映像データ信号ＶＤ０を乗算器５において掛け合わせて得られる信号が、パルス変調映像データ信号ＰＮＶ０である。同様に、ＰＮＭ基準信号発生部２よりのＰＮＭ信号ＰＮＭ１、映像データ信号発生部４よりの映像データ信号ＶＤ１を乗算器５において掛け合わせて得られる信号が、パルス変調映像データ信号ＰＮＶ１である。このようにして得られたパルス変調映像データ信号ＰＮＶ０・ＰＮＶ１・ＰＮＶ２・ＰＮＶ３・…を加算器１において加算することで、有機ＥＬ点滅信号ＯＥＬＤを生成している。 A signal obtained by multiplying the multiplier 5 with the PNM signal PNM0 from the PNM reference signal generator 2 and the video data signal VD0 from the video data signal generator 4 is a pulse modulated video data signal PNV0. Similarly, a signal obtained by multiplying the multiplier 5 by the PNM signal PNM1 from the PNM reference signal generator 2 and the video data signal VD1 from the video data signal generator 4 is a pulse modulated video data signal PNV1. The pulse modulated video data signals PNV0, PNV1, PNV2, PNV3,... Obtained in this way are added in the adder 1 to generate the organic EL blinking signal OELD.
ここで、ＭＯＳトランジスタＱＳおよびＱＤは、ｐチャネル素子で構成される例を示しているが、これに限定されるものではなく、ｎチャネル素子で構成してもよい。 Here, the MOS transistors QS and QD are shown as being configured with p-channel elements, but the present invention is not limited thereto, and may be configured with n-channel elements.
本発明によれば、信頼性が向上し、輝度（明るさ）も確保でき、かつ完全ディジタル制御のため、ノイズの影響も受けにくい有機ＥＬディスプレイ装置およびその駆動方法、および有機ＥＬディスプレイ装置の駆動回路を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, reliability is improved, a brightness | luminance (brightness) can be ensured, and since it is complete digital control, it is hard to receive the influence of noise, its organic EL display apparatus, its drive method, and drive of an organic EL display apparatus A circuit can be provided.
本発明によれば、画素間の駆動素子の特性ばらつきによる輝度ばらつき（ざらざら感）をなくすことができ、クリアな画質の有機ＥＬディスプレイ装置およびその駆動方法、および有機ＥＬディスプレイ装置の駆動回路を提供することができる。 According to the present invention, it is possible to eliminate luminance variation (roughness) due to variation in characteristics of driving elements between pixels, and to provide an organic EL display device with clear image quality, a driving method thereof, and a driving circuit for the organic EL display device. can do.
本発明によれば、ＰＮＭ変調により、変調時のデータ遅延が抑制され、階調線形性が良好で、かつ比較的高周波なため低次フィルタでＤＣ化しやすい有機ＥＬディスプレイ装置およびその駆動方法を、および有機ＥＬディスプレイ装置の駆動回路提供することができる。 According to the present invention, the PNM modulation suppresses data delay during modulation, the gradation linearity is good, and the organic EL display device that is easy to be DC-converted by a low-order filter because of its relatively high frequency, and its driving method, In addition, a driving circuit for an organic EL display device can be provided.
[その他の実施の形態]
上記のように、本発明は第１の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
[Other embodiments]
As described above, the present invention has been described according to the first embodiment. However, it should be understood that the descriptions and drawings constituting a part of this disclosure are exemplary and limit the present invention. Absent. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
本発明の第１の実施の形態に係る有機半導体装置の構成に適用される有機半導体材料は、例えば、真空蒸着法、カラムクロマトグラフィー,再結晶法などの化学的精製法、昇華精製法、高分子材料の場合には、スピンコート,ディップコート,ブレードコート,インクジェット法などの湿式成膜法などを用いて形成することができる。 The organic semiconductor material applied to the configuration of the organic semiconductor device according to the first embodiment of the present invention includes, for example, a chemical purification method such as vacuum deposition, column chromatography, recrystallization, sublimation purification, In the case of a molecular material, it can be formed using a wet film-forming method such as spin coating, dip coating, blade coating, or an ink jet method.
このように、本発明はここでは記載していない様々な実施の形態などを含む。 As described above, the present invention includes various embodiments that are not described herein.
本発明の有機ＥＬディスプレイ装置は、ディスプレイ分野、ヘッドマウントディスプレイ、有機集積回路分野、有機発光デバイス、フラットパネルディスプレイ、フレキシブルディスプレイエレクトロニクス分野、および透明エレクトロニクス分野において適用可能である。 The organic EL display device of the present invention is applicable in the display field, head-mounted display, organic integrated circuit field, organic light-emitting device, flat panel display, flexible display electronics field, and transparent electronics field.
１…加算器
２…ＰＮＭ基準信号発生部
４…映像データ信号発生部
５…乗算器
６…ピクセル
６Ｒ・６Ｇ・６Ｂ…サブピクセル
８…有機ＥＬディスプレイ装置
１０…ピクセルアレイ
１２…水平シフトレジスタ（Ｈシフトレジスタ）
１４…垂直シフトレジスタ（Ｖシフトレジスタ）
１６…データラッチ回路
１８…ロードライバ
２０…カラムドライバ
２２…ＰＮＭドライバ
３０…有機ＥＬ下部電極
３２…ＶＩＡ電極
３４・３４Ｒ・３４Ｇ・３４Ｂ…駆動回路
３６…有機ＥＬ層（白色発光）
３８…上部電極
４０・４０Ｒ・４０Ｇ・４０Ｂ…カラーフィルタ
４２…透明保護膜
４４…シール層
４６…電子輸送層
４８…発光層
５０…正孔輸送層
５２…Ｍ１電極
５４…Ｍ２電極
５６…ゲート電極
５８…半導体基板
６０…ＣＭＯＳＬＳＩ
１３０・１３８…ＮＡＮＤゲート
１３２・１３６・１４０・１４２0・１４２1・１４２2・１４２3…インバータ
１３４…ＮＯＲゲート
１４４0〜１４４3，１４８1〜１４８3…ＡＮＤゲート
１４６0〜１４６3…フリップフロップ回路（ＦＦ）
ＣＬ…中央線
ＷＬ…ワード線
Ｄ０・Ｄ１・Ｄ２・Ｄ３・…・Ｄｍ…データ線
Ｋ０・Ｋ１・Ｋ２・Ｋ３・…・Ｋｍ…走査線
ＲＥ…ローイネーブル信号
ＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍ…データスイッチ
ＶＤ，ＶＤ０・ＶＤ１・ＶＤ２…映像データ信号
ＰＮＭ０・ＰＮＭ１・ＰＮＭ２・ＰＮＭ３…ＰＮＭ信号
Ｃo…保持キャパシタ
ＳＰ０・ＳＰ１・ＳＰ２・ＳＰ３…・ＳＰｍ…パルス数変調スイッチ
ＯＥＬＤ…有機ＥＬ点滅信号
ＨＣＬＫ…ピクセルクロック信号
ＤＥ，ＤＥＨ，ＤＥＶ…シフト／ホールド切替信号
ＬＥ…ラッチイネーブル信号
ＶＣＫ…クロック信号
ＨＳＹＮＣ…水平同期リセット信号
ＶＳＹＮＣ…垂直同期リセット信号
ＲＥＤ[３：０]，ＧＲＥＥＮ[３：０]，ＬＵＥ[３：０]…映像データ信号
ＰＮＶ０・ＰＮＶ１・ＰＮＶ２・ＰＮＶ３・…パルス変調映像データ信号
ＱＰ，ＳＤ０・ＳＤ１・ＳＤ２・ＳＤ３…・ＳＤｍ…パルス数変調スイッチ用のｐＭＯＳＦＥＴ
ＱＤ，ＱＤ０・ＱＤ１・ＱＤ２・ＱＤ３…・ＱＤｍ…データスイッチ用のｐＭＯＳＦＥＴ
DESCRIPTION OF SYMBOLS 1 ... Adder 2 ... PNM reference signal generator 4 ... Video data signal generator 5 ... Multiplier 6 ... Pixel 6R, 6G, 6B ... Subpixel 8 ... Organic EL display device 10 ... Pixel array 12 ... Horizontal shift register (H Shift register)
14: Vertical shift register (V shift register)
16 ... Data latch circuit 18 ... Row driver 20 ... Column driver 22 ... PNM driver 30 ... Organic EL lower electrode 32 ... VIA electrodes 34, 34R, 34G, 34B ... Drive circuit 36 ... Organic EL layer (white light emission)
38 ... Upper electrode 40 / 40R / 40G / 40B ... Color filter 42 ... Transparent protective film 44 ... Seal layer 46 ... Electron transport layer 48 ... Light emitting layer 50 ... Hole transport layer 52 ... M1 electrode 54 ... M2 electrode 56 ... Gate electrode 58 ... Semiconductor substrate 60 ... CMOS LSI
130 - 138 ... NAND gate 132, 136, 140, 142 0, 142 1, 142 2, 142 3 ... inverter 134 ... NOR gate 144 0 ~144 3, 148 1 ~148 3 ... AND gate 146 0-146 3 ... flip Circuit (FF)
CL ... center line WL ... word line D0, D1, D2, D3, ... Dm ... data line K0, K1, K2, K3, ..., Km ... scanning line RE ... row enable signals SD0, SD1, SD2, SD3, ... SDm: Data switch VD, VD0, VD1, VD2 ... Video data signal PNM0, PNM1, PNM2, PNM3 ... PNM signal Co ... Holding capacitor SP0, SP1, SP2, SP3 ... SPm ... Pulse number modulation switch OELD ... Organic EL blinking signal HCLK: Pixel clock signals DE, DEH, DEV ... Shift / hold switching signal LE ... Latch enable signal VCK ... Clock signal HSYNC ... Horizontal synchronization reset signal VSYNC ... Vertical synchronization reset signal RED [3: 0], GREEN [3: 0] , LUE [3: 0] ... Video data signals PNV0, PNV1, and PNV2 · PNV3 ··· Pulse modulated video data signal QP, SD0 · SD1 · SD2 · SD3 · · · SDm · pMOSFET for pulse number modulation switch
QD, QD0, QD1, QD2, QD3 ... QDm ... pMOSFET for data switch
Claims (13)
前記駆動回路上に配置された下部電極と、
前記下部電極上に共通に配置された有機ＥＬ層と、
前記有機ＥＬ層上に配置された上部電極と
を１つのピクセルに備え、前記駆動回路と前記有機ＥＬ層が前記下部電極を介して垂直方向に集積化されていることを特徴とする有機ＥＬディスプレイ装置。 A drive circuit;
A lower electrode disposed on the drive circuit;
An organic EL layer commonly disposed on the lower electrode;
An organic EL display comprising: an upper electrode disposed on the organic EL layer in one pixel, wherein the driving circuit and the organic EL layer are vertically integrated through the lower electrode apparatus.
列方向に延伸して配置され、映像データ信号が供給される複数のデータ線と、
前記データ線と直交し、行方向に延伸して配置され、パルス数変調信号が供給される複数の走査線と、
前記複数のデータ線と前記複数の走査線の間に接続されたデータスイッチと、
前記有機ＥＬ層と前記複数の走査線の間に接続されるパルス数変調スイッチと、
行方向に延伸して配置されたワード線と、
前記データスイッチと前記パルス数変調スイッチとの間に配置された保持キャパシタと
を備えることを特徴とする請求項１に記載の有機ＥＬディスプレイ装置。 The drive circuit is
A plurality of data lines arranged extending in the column direction and supplied with video data signals;
A plurality of scanning lines that are orthogonal to the data lines and are arranged extending in the row direction and to which a pulse number modulation signal is supplied;
A data switch connected between the plurality of data lines and the plurality of scanning lines;
A pulse number modulation switch connected between the organic EL layer and the plurality of scanning lines;
Word lines arranged extending in the row direction;
The organic EL display device according to claim 1, further comprising: a holding capacitor disposed between the data switch and the pulse number modulation switch.
前記パルス数変調基準信号発生部よりパルス数変調信号を出力するステップと、
前記映像データ信号発生部より映像データ信号を出力するステップと、
前記パルス数変調信号と前記映像データ信号を前記乗算器により掛け合わせ、有機ＥＬ点滅信号を出力するステップと
を有することを特徴とする有機ＥＬディスプレイ装置の駆動方法。 A drive circuit comprising a pulse number modulation reference signal generator, a video data signal generator, and a multiplier; a lower electrode disposed on the drive circuit; and an organic EL layer commonly disposed on the lower electrode; In the driving method of the organic EL display device, the upper electrode disposed on the organic EL layer is provided in one pixel, and the driving circuit and the organic EL layer are vertically integrated via the lower electrode. ,
Outputting a pulse number modulation signal from the pulse number modulation reference signal generator;
Outputting a video data signal from the video data signal generator;
And a step of multiplying the pulse number modulation signal and the video data signal by the multiplier and outputting an organic EL blinking signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008139654A JP5514406B2 (en) | 2008-05-28 | 2008-05-28 | Organic EL display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008139654A JP5514406B2 (en) | 2008-05-28 | 2008-05-28 | Organic EL display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009288435A true JP2009288435A (en) | 2009-12-10 |
| JP5514406B2 JP5514406B2 (en) | 2014-06-04 |
Family
ID=41457722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008139654A Expired - Fee Related JP5514406B2 (en) | 2008-05-28 | 2008-05-28 | Organic EL display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5514406B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130108372A (en) * | 2010-09-24 | 2013-10-02 | 지멘스 악티엔게젤샤프트 | Charge carrier modulation for color and brightness coordination in organic light-emitting diodes |
| JP2013254610A (en) * | 2012-06-06 | 2013-12-19 | Rohm Co Ltd | Organic el light emitting device and method for manufacturing the same |
| US9164601B2 (en) | 2011-11-10 | 2015-10-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US9224333B2 (en) | 2011-10-18 | 2015-12-29 | Seiko Epson Corporation | Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus |
| US9230477B2 (en) | 2011-10-18 | 2016-01-05 | Seiko Epson Corporation | Electro-optical device, driving method of electro-optical device and electronic apparatus |
| JP2016006454A (en) * | 2014-06-20 | 2016-01-14 | 株式会社コンフォートビジョン研究所 | Backlight emission control method and projector presentation method and self-luminous video display method |
| US9251734B2 (en) | 2011-11-15 | 2016-02-02 | Seiko Epson Corporation | Pixel circuit, electro-optical device, and electronic apparatus |
| US9984630B2 (en) | 2011-11-16 | 2018-05-29 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| KR20210027321A (en) * | 2012-12-14 | 2021-03-10 | 유니버셜 디스플레이 코포레이션 | Wearable display |
| CN113707082A (en) * | 2020-05-21 | 2021-11-26 | 华为技术有限公司 | Display screen and Pulse Width Modulation (PWM) signal adjusting circuit thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002108285A (en) * | 2000-07-27 | 2002-04-10 | Semiconductor Energy Lab Co Ltd | Drive method for display device |
| JP2005195764A (en) * | 2004-01-06 | 2005-07-21 | Sony Corp | Display device and method of driving display device |
-
2008
- 2008-05-28 JP JP2008139654A patent/JP5514406B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002108285A (en) * | 2000-07-27 | 2002-04-10 | Semiconductor Energy Lab Co Ltd | Drive method for display device |
| JP2005195764A (en) * | 2004-01-06 | 2005-07-21 | Sony Corp | Display device and method of driving display device |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130108372A (en) * | 2010-09-24 | 2013-10-02 | 지멘스 악티엔게젤샤프트 | Charge carrier modulation for color and brightness coordination in organic light-emitting diodes |
| KR101944554B1 (en) | 2010-09-24 | 2019-01-31 | 지멘스 악티엔게젤샤프트 | Charge carrier modulation for color and brightness coordination in organic light-emitting diodes |
| US9454927B2 (en) | 2011-10-18 | 2016-09-27 | Seiko Epson Corporation | Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus |
| US9224333B2 (en) | 2011-10-18 | 2015-12-29 | Seiko Epson Corporation | Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus |
| US11087683B2 (en) | 2011-10-18 | 2021-08-10 | Seiko Epson Corporation | Electro-optical device, driving method of electro-optical device and electronic apparatus |
| US10657885B2 (en) | 2011-10-18 | 2020-05-19 | Seiko Epson Corporation | Electro-optical device, driving method of electro-optical device and electronic apparatus |
| US9230477B2 (en) | 2011-10-18 | 2016-01-05 | Seiko Epson Corporation | Electro-optical device, driving method of electro-optical device and electronic apparatus |
| US10002563B2 (en) | 2011-10-18 | 2018-06-19 | Seiko Epson Corporation | Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus |
| US9747833B2 (en) | 2011-10-18 | 2017-08-29 | Seiko Epson Corporation | Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus |
| US9666133B2 (en) | 2011-11-10 | 2017-05-30 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US9164601B2 (en) | 2011-11-10 | 2015-10-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US9251734B2 (en) | 2011-11-15 | 2016-02-02 | Seiko Epson Corporation | Pixel circuit, electro-optical device, and electronic apparatus |
| US9935128B2 (en) | 2011-11-15 | 2018-04-03 | Seiko Epson Corporation | Pixel circuit, electro-optical device, and electronic apparatus |
| US9570663B2 (en) | 2011-11-15 | 2017-02-14 | Seiko Epson Corporation | Pixel circuit, electro-optical device, and electronic apparatus |
| US10810947B2 (en) | 2011-11-16 | 2020-10-20 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| US11508321B2 (en) | 2011-11-16 | 2022-11-22 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| US11688354B2 (en) | 2011-11-16 | 2023-06-27 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| US10453400B2 (en) | 2011-11-16 | 2019-10-22 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| US9984630B2 (en) | 2011-11-16 | 2018-05-29 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| US11842697B2 (en) | 2011-11-16 | 2023-12-12 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| US10311800B2 (en) | 2011-11-16 | 2019-06-04 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| US11355072B2 (en) | 2011-11-16 | 2022-06-07 | Seiko Epson Corporation | Electro-optical device having a storage capacitor formed by a data line and a potential line |
| JP2013254610A (en) * | 2012-06-06 | 2013-12-19 | Rohm Co Ltd | Organic el light emitting device and method for manufacturing the same |
| KR102360535B1 (en) | 2012-12-14 | 2022-02-09 | 유니버셜 디스플레이 코포레이션 | Wearable display |
| KR20210027321A (en) * | 2012-12-14 | 2021-03-10 | 유니버셜 디스플레이 코포레이션 | Wearable display |
| JP2016006454A (en) * | 2014-06-20 | 2016-01-14 | 株式会社コンフォートビジョン研究所 | Backlight emission control method and projector presentation method and self-luminous video display method |
| CN113707082A (en) * | 2020-05-21 | 2021-11-26 | 华为技术有限公司 | Display screen and Pulse Width Modulation (PWM) signal adjusting circuit thereof |
| CN113707082B (en) * | 2020-05-21 | 2022-12-13 | 华为技术有限公司 | Display screen and Pulse Width Modulation (PWM) signal adjusting circuit thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5514406B2 (en) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5514406B2 (en) | Organic EL display device | |
| US10861918B2 (en) | Organic light emitting diode display device | |
| JP4680964B2 (en) | Organic electroluminescence display | |
| US8797241B2 (en) | Display device that switches light emission states multiple times during one field period | |
| TWI433080B (en) | Semiconductor device, and display device and electronic equipment each having the same | |
| CN1892734B (en) | Display device, electronic device and method of driving display device | |
| US9361831B2 (en) | Display device and method for manufacturing the same | |
| JP2007183613A (en) | Electroluminescence light emitting display and method of driving thereof | |
| US8354787B2 (en) | Organic electroluminescent display device | |
| KR20060096857A (en) | Display device and driving method thereof | |
| KR20220085418A (en) | Organic light emitting display device | |
| JP5899292B2 (en) | Pixel drive circuit and display device | |
| US11222928B2 (en) | Display architecture with reduced number of data line connections | |
| KR102473216B1 (en) | Display Device and Method of Driving the same | |
| KR102324765B1 (en) | Organic light emitting diode display and method of manufacturing the same | |
| KR100645704B1 (en) | Light emitting display and making method for the same | |
| KR101365761B1 (en) | Light Emitting Display | |
| KR20090065740A (en) | Organic light emitting display and method of driving the same | |
| KR20150036938A (en) | Mask, Manufacturing Method of Organic Light Emitting Display Device using the Mask and Organic Light Emitting Display Device | |
| JP2013251177A (en) | Organic el light emitting device and manufacturing method of the same | |
| KR101958010B1 (en) | Super Ultra High Resolution Organic Light Emitting Diode Display | |
| KR101755441B1 (en) | Organic light emitting diode display device | |
| US20230215386A1 (en) | Organic light emitting display device | |
| KR100590064B1 (en) | A light emitting device, and a method thereof | |
| WO2020040090A1 (en) | Electro-optical device, electronic apparatus, and driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5514406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |