JP2009265933A - 電子機器、主制御基板、周辺基板、認証方法および認証プログラム - Google Patents

Abstract

【課題】高い機密保持能力とともに、主制御基板から被制御部である周辺基板に対する不正制御を防止する機能を備えた電子機器を提供すること。
【解決手段】主制御基板３１０は、周辺基板３２０に送信する制御コマンドが所定の制御コマンドである場合、主制御基板３１０を認証するための認証コードと、主制御基板３１０の動作順序を認証するための相対時間コードをそれぞれ生成し、認証コードと相対時間コードとを制御コマンドに付加する。コードが付加された制御コマンドは、周辺基板３２０に送信される。周辺基板３２０は、制御コマンドを受信すると、制御コマンドに付加された認証コードを用いて主制御基板３１０を認証し、相対時間コードを用いて主制御基板３１０の動作順序を認証する。そして、認証コードによる認証と相対時間コードによる認証との双方が成立した場合に、主制御基板３１０が正しい制御コマンドを出力していると認証する。
【選択図】図３

Description

この発明は、複数の基板を備え、これらの基板間の通信の認証をおこなう電子機器と、主制御基板、周辺基板、認証方法および認証プログラムに関する。

従来、複数の基板を備えた電子機器において、これら各基板に対する不正を防止するための様々な技術が提案されている。複数の基板を備えた電子機器とは、たとえば、パチンコ遊技機などがある。パチンコ遊技機には、電子機器全体の動作を司る主制御基板と、電子機器の各部の動作をおこなう被制御基板（周辺基板）とを備えている。この主制御基板は、周辺基板に制御コマンドを含む制御信号を出力し、その他の周辺基板は、主制御基板から送信された制御信号にしたがって動作を実行する機能を備えている。

このような構成の電子機器の場合、主制御基板に対する不正としては、たとえば、正規の主制御基板を不正な制御基板に取り替えや、主制御基板がおこなう処理を規定したプログラムコードの改ざんなどの手法がある。このような不正を防止するため、たとえば、主制御基板内に搭載されたＲＯＭに記録されているプログラムデータをＲＯＭチェッカによってチェックして、ＲＯＭの不正交換などを防止する技術が提案されている（たとえば、下記特許文献１参照。）。

また、主制御基板のプログラムカウンタの値（ＰＣ値）や主制御基板内の所定の機能部の処理時間を計測した計測値に基づいたチェック符号を生成し、周辺基板へ送信する。周辺基板では受信したチェック符号を解析し、解析結果が正常ではない場合には、周辺基板上の動作を停止する遊技機も提供されている（たとえば、下記特許文献２参照。）。

特開平１１−３３３１０８号公報 特開平１１−２７６６９９号公報

しかしながら、上述した従来技術を用いた場合、プログラムデータの改ざんは検知できるが、正規の主制御用基板と被制御基板との間に不正な制御基板が接続されてしまうと、この不正な制御基板から出力される不正な制御信号による不正制御を防止することができない。

図１１は、従来技術による不正防止技術の概要を示す説明図である。また、図１２は、不正な制御基板の挿入例を示す説明図である。ここで、図１１、１２を用いて不正な制御基板による不正制御について具体的に説明する。図１１に示すように、通常、正規の主制御基板１１０１は、周辺基板１１０２に対して正規の制御信号ＲＳを出力して、周辺基板１１０２の動作を制御する。また、正規の主制御基板１１０１には、検査用ポート１１０３が設けられている。この検査用ポート１１０３から正規の主制御基板１１０１の内部に設けられたＲＯＭなどに記録されたプログラムデータを検査して、正規の主制御基板１１０１に不正がおこなわれていないかを検査する。

ところが、図１２に示すように、周辺基板１１０２の不正制御をおこなうために、正規の主制御基板１１０１と周辺基板１１０２との間に不正な制御基板１２０１が挿入されてしまう場合がある。この不正な制御基板１２０１は、正規の主制御基板１１０１から出力された正規の制御信号ＲＳを破棄または無視し、替わりに不正な制御信号ＦＳを周辺基板１１０２に出力する。

上記特許文献１の技術の場合、周辺基板１１０２は、入力された信号が正規の制御信号ＲＳであるか不正な制御信号ＦＳであるかを判別することができない。したがって、周辺基板１１０２に不正な制御信号ＦＳが入力された場合には、不正操作を検出できず、不正な制御信号ＦＳの制御内容に応じた動作をおこなってしまうという問題があった。

また、検査用ポート１１０３は正規の主制御基板１１０１にのみ設けられている。したがって、検査用ポート１１０３を用いた検査をおこなっても、この検査結果は、正規の主制御基板１１０１内の処理の評価に過ぎず、主制御基板１１０１と周辺基板１１０２との間の信号を検査することはできない。したがって、検査用ポート１１０３を備えていても、不正な制御基板１２０１による不正制御を検知することができないという問題があった。

また、図１３は、信号切替回路による信号切り替えの概要を示す説明図である。図１３のように、不正な制御基板１２０１のなかには、不正な制御信号ＦＳを出力するためのＣＰＵ１２０２に加えて、信号切替回路１２０３が搭載されていることがある。信号切替回路１２０３が搭載されている場合、不正な制御基板１２０１は、正規のＣＰＵ１１０４から出力される制御信号ＲＳの初期診断や検査動作時には、正規の制御信号ＲＳを出力させ、その他の動作時には、不正な制御信号ＦＳを出力させるように切り替えることができる。

すなわち、信号切替回路１２０３によって検査用ポート１１０３を用いた検査や、ＣＰＵの動作診断をおこなうときだけ正規のＣＰＵ１１０４から出力された正規の制御信号ＲＳを出力させることができる。したがって、周辺基板１１０２は検査用ポート１１０３や、動作診断などの不正防止技術を利用しても不正な制御信号ＦＳの出力を検出できないという問題があった。

また、上述の問題への対策案として上記特許文献２のように主制御基板のプログラムカウンタの値（ＰＣ値）や主制御基板内の所定機能部の処理時間を計測した計測値に基づいたチェック符号を利用して主制御基板から送信された制御信号の認証をおこなう技術がある。しかしながら、実行命令の格納位置を示すＰＣ値や、所定の機能部の処理時間を計測した情報からチェック符号を生成した場合、主制御基板によってどのような命令が実行されたかといった具体的な処理内容に関する情報を送信していることになる。

上述のような情報が傍受された場合、主制御基板によって実行されている処理ルーチンの処理時間や、実行命令の格納位置を示すＰＣ値からプログラムを解析するためのヒントを与えてしまうなど、重要情報を流出してしまう可能性があるというリスクがあった。

この発明は、上述した従来技術による問題点を解消するため、高い機密保持能力とともに、主制御基板から被制御部である周辺基板に対する不正制御を防止する機能を備えた電子機器、主制御基板、周辺基板、認証方法および認証プログラムを提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる電子機器は、制御コマンドを送信する主制御部と、前記主制御部から送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器であって、前記主制御部は、前記周辺部に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成手段と、他の手段から独立してフリーランに計時をおこなう計時手段と、指定されたタイミングで前記計時手段から取得した計時時間の情報から相対時間コードを生成する相対時間コード生成手段と、前記認証コード生成手段によって生成された認証コードと、前記相対時間コード生成手段によって生成された相対時間コードとを前記制御コマンドに付加する付加手段と、前記制御コマンドを前記周辺部に送信する送信手段と、を備え、前記周辺部は、前記送信手段によって送信された前記制御コマンドを受信する受信手段と、前記受信手段によって受信された制御コマンドに付加された認証コードを用いて、前記主制御部を認証する基板認証手段と、前記受信手段によって受信された制御コマンドに付加された相対時間コードを用いて、前記制御コマンド送信時の前記主制御部の動作順序を認証する動作認証手段と、前記基板認証手段による認証と、前記動作認証手段による認証との双方が成立した場合に、前記主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証手段と、を備えることを特徴とする。

また、請求項２の発明にかかる電子機器は、制御コマンドを送信する主制御部と、前記主制御部から送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器であって、前記主制御部は、前記周辺部に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成手段と、他の手段から独立してフリーランに計時をおこなう計時手段と、指定されたタイミングで前記計時手段から取得した計時時間の情報から相対時間コードを生成する相対時間コード生成手段と、前記制御コマンド、前記認証コードおよび前記相対時間コードを前記周辺部に送信する送信手段と、を備え、前記周辺部は、前記送信手段によって送信された前記制御コマンド、前記認証コードおよび前記相対時間コードを受信する受信手段と、前記受信手段によって受信された認証コードを用いて、前記主制御部を認証する基板認証手段と、前記受信手段によって受信された相対時間コードを用いて、前記制御コマンド送信時の前記主制御部の動作順序を認証する動作認証手段と、前記基板認証手段による認証と、前記動作認証手段による認証との双方が成立した場合に、前記主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証手段と、を備えることを特徴とする。

この請求項１、２の発明によれば、主制御部自身を認証するための認証コードと、制御コマンドの出力の順序を認証するための相対時間コードとがそれぞれ認証された場合に、はじめて正規の主制御部から正規の制御コマンドが出力されたことを認証できる。また、相対時間コードは、主制御部の処理ルーチンの処理時間に関する情報ではないため、たとえ第三者に傍受されたとしても主制御部の処理内容を解析させるヒントとはならない。

また、請求項３の発明にかかる電子機器は、請求項１または２に記載の発明において、前記相対時間コード生成手段は、前記認証コード生成手段によって前記認証コードの生成に利用される情報の一部もしくはすべてと、前記制御コマンド送信時の前記主制御部の動作順序を認証するための、前記計時手段によって計時された相対時間に関する検査値とを用いた所定の演算によって相対時間コードを生成し、前記動作認証手段は、前記基板認証手段によって認証された認証コードと、前記受信手段によって受信された相対時間コードとを用いた所定の演算の演算結果を前記制御コマンド送信時の前記主制御部の動作順序を認証するための、前記計時手段によって計時された相対時間に関する検査値として、前記動作順序の認証をおこなうことを特徴とする。

この請求項３の発明によれば、主制御部では、認証コードの生成に利用した情報を含んだ相対時間コードが生成される。すなわち、周辺基板によって相対時間コードを用いた認証をおこなうには認証コードを参照しなければならない。したがって、周辺基板では、認証コードの認証が成功してはじめて相対時間コードの認証をおこなうことができる。

また、請求項４の発明にかかる電子機器は、請求項１または２に記載の発明において、前記認証コード生成手段は、前記相対時間コード生成手段によって前記相対時間コードの生成に利用される情報の一部もしくはすべてと、前記主制御部の誤り検査値とを用いた所定の演算によって認証コードを生成し、前記基板認証手段は、前記動作認証手段によって認証された相対時間コードと、前記受信手段によって受信された認証コードとを用いた所定の演算の演算結果を前記主制御部の誤り検査値として、前記主制御部の認証をおこなうことを特徴とする。

この請求項４の発明によれば、主制御部では、相対時間コードの生成に利用した情報を含んだ認証コードが生成される。すなわち、周辺基板によって認証コードを用いた認証をおこなうには相対時間コードを参照しなければならない。したがって、周辺基板では、相対時間コードの認証が成功してはじめて認証コードの認証をおこなうことができる。

また、請求項５の発明にかかる主制御基板は、制御コマンドを送信して周辺基板の動作を制御する主制御基板であって、前記周辺基板に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御基板を認証するための認証コードを生成する認証コード生成手段と、他の手段から独立してフリーランに計時をおこなう計時手段と、指定されたタイミングで前記計時手段から取得した計時時間の情報から相対時間コードを生成する相対時間コード生成手段と、前記制御コマンド、前記認証コードおよび前記相対時間コードを前記周辺基板に送信する送信手段と、を備えることを特徴とする。

また、請求項６の発明にかかる主制御基板は、請求項５に記載の発明において、前記認証コード生成手段によって生成された認証コードと、前記相対時間コード生成手段によって生成された相対時間コードとを前記制御コマンドに付加する付加手段とを備え、前記送信手段は、前記付加手段によって前記認証コードと前記相対時間コードとが付加された制御コマンドを前記周辺基板に送信することを特徴とする。

この請求項５、６の発明によれば、被制御部である周辺基板によって主制御基板を認証させるため、任意の認証方式のなかから任意の数の認証方式のコードを生成し、制御コマンドとともに周辺基板に送信することができる。このとき周辺基板は、制御基板を認証する認証者となる。また、請求項６の場合は、制御コマンドに各コード（認証コード、相対時間コード）を付加しているため、主制御基板から送信した情報を第三者に傍受された場合であっても、従来と同じように、制御コマンドのみが送信されているようにみせることができる。

また、請求項７の発明にかかる周辺基板は、主制御基板から送信された制御コマンドに応じて所定の動作をおこなう周辺基板であって、前記主制御基板から送信された前記制御コマンドと、前記主制御基板を認証するための認証コードと、前記制御コマンド送信時の前記主制御基板の動作順序を認証するための相対時間コードとを受信する受信手段と、前記受信手段によって受信された認証コードを用いて、前記主制御基板を認証する基板認証手段と、前記受信手段によって受信された相対時間コードを用いて、前記制御コマンド送信時の前記主制御基板の動作順序を認証する動作認証手段と、前記基板認証手段による認証と、前記動作認証手段による認証との双方が成立した場合に、前記主制御基板が正しい制御コマンドを出力していると認証する制御コマンド認証手段と、を備えることを特徴とする。

また、請求項８の発明にかかる周辺基板は、請求項７に記載の発明において、前記受信手段は、前記制御コマンドとともに、前記認証コードと前記相対時間コードとを受信しなかった場合、前記制御コマンドに前記認証コードと前記相対時間コードとが付加されているか否かを判断し、前記認証コードと前記相対時間コードとが付加されていると判断された場合に、前記基板認証手段は、前記コマンドに付加されている認証コードを用いて、前記主制御基板を認証し、前記動作認証手段は、前記コマンドに付加されている相対時間コードを用いて、前記制御コマンド送信時の前記主制御基板の動作順序を認証することを特徴とする。

この請求項７、８の発明によれば、制御コマンドの受信とともに、制御コマンドに付加された複数のコード（認証コードや、相対時間コード）を取得した場合、もしくは制御コマンドと同時に送信された複数のコード（認証コードや、相対時間コード）を受信した場合、これらの各コードの種類に応じて、制御コマンドの送信元である主制御基板自体の認証や、主制御基板の動作順序の認証をおこなうことができる。さらに、この認証結果を利用して制御コマンドの正当性を認証することもできる。

また、請求項９の発明にかかる認証方法は、制御コマンドを送信する主制御部と、前記主制御部から送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器における認証方法であって、前記主制御部において、前記周辺部に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成工程と、他の手段から独立してフリーランに計時をおこなう計時手段から指定されたタイミングで計時時間の情報を取得し、当該情報から相対時間コードを生成する相対時間コード生成工程と、前記認証コード生成工程によって生成された認証コードと、前記相対時間コード生成工程によって生成された相対時間コードとを前記制御コマンドに付加する付加工程と、前記制御コマンドを前記周辺部に送信する送信工程と、を含み、前記周辺部において、前記送信工程によって送信された前記制御コマンドを受信する受信工程と、前記受信工程によって受信された制御コマンドに付加された認証コードを用いて、前記主制御部を認証する基板認証工程と、前記受信工程によって受信された制御コマンドに付加された相対時間コードを用いて、前記制御コマンド送信時の前記主制御部の動作順序を認証する動作認証工程と、前記基板認証工程による認証と、前記動作認証工程による認証との双方が成立した場合に、前記主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証工程と、を含むことを特徴とする。

また、請求項１０の発明にかかる認証方法は、制御コマンドを送信する主制御部と、前記主制御部から送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器における認証方法であって、前記主制御部において、前記周辺部に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成工程と、他の手段から独立してフリーランに計時をおこなう計時手段から指定されたタイミングで計時情報を取得し、当該情報から相対時間コードを生成する相対時間コード生成工程と、前記制御コマンド、前記認証コードおよび前記相対時間コードを前記周辺部に送信する送信工程と、を含み、前記周辺部において、前記送信工程によって送信された前記制御コマンド、前記認証コードおよび前記相対時間コードを受信する受信工程と、前記受信工程によって受信された認証コードを用いて、前記主制御部を認証する基板認証工程と、前記受信工程によって受信された相対時間コードを用いて、前記制御コマンド送信時の前記主制御部の動作順序を認証する動作認証工程と、前記基板認証工程による認証と、前記動作認証工程による認証との双方が成立した場合に、前記主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証工程と、を含むことを特徴とする。

この請求項９、１０の発明によれば、主制御部自身を認証するための認証コードと、主制御部から送信される制御コマンドの出力の順序を認証するための相対時間コードとがそれぞれ認証された場合に、はじめて正規の主制御部から正規の制御コマンドが出力されたことを認証できる。また、相対時間コードは、主制御部の処理ルーチンの処理時間に関する情報ではないため、たとえ第三者に傍受されたとしても主制御部の処理内容を解析させるヒントとはならない。

また、請求項１１の発明にかかる認証プログラムは、請求項９または１０に記載の認証方法をコンピュータに実行させることができる。

本発明にかかる電子機器、主制御基板、周辺基板、認証方法および認証プログラムによれば、高い機密保持能力とともに、主制御基板から被制御部である周辺基板に対する不正制御を防止する機能とを実現することができるという効果を奏する。

（実施の形態）
以下に添付図面を参照して、この発明にかかる電子機器の機能を搭載した遊技機と、この遊技機に搭載されている複数の基板間（主制御基板および周辺基板）の制御信号に含まれる制御コマンドを認証する認証方法および認証プログラムの好適な実施の形態を詳細に説明する。

（遊技機の基本構成）
図１は、本発明にかかる電子機器を搭載したパチンコ遊技機の構成の一例を示す説明図である。遊技盤１０１の下部位置に配置された発射部（図２参照）の駆動によって発射された遊技球は、レール１０２ａ，１０２ｂ間を上昇して遊技盤１０１の上部位置に達した後、遊技領域１０３内を落下する。遊技領域１０３には、図示を省略する複数の釘が設けられ、遊技球を各種の方向に向けて落下させるとともに、落下途中の位置には、遊技球の落下方向を変化させる風車や、入賞口が配設されている。

遊技盤１０１の遊技領域１０３の中央部分には、図柄表示部１０４が配置されている。図柄表示部１０４としては、たとえば液晶表示器（ＬＣＤ）が用いられる。なお、図柄表示部１０４としては、ＬＣＤに限らずＣＲＴなどを用いることもできる。図柄表示部１０４の下方には、始動入賞させるための始動入賞口１０５が配設されている。図柄表示部１０４の左右には、それぞれ入賞ゲート１０６が配設されている。

入賞ゲート１０６は、遊技球の通過を検出し、始動入賞口１０５を一定時間だけ開放させる抽選をおこなうために設けられる。図柄表示部１０４の側部や下方などには普通入賞口１０７が配設されている。普通入賞口１０７に遊技球が入賞すると、普通入賞時の賞球数（たとえば１０個）の払い出しをおこなう。遊技領域１０３の最下部には、どの入賞口にも入賞しなかった遊技球を回収する回収口１０８が設けられている。

上述した図柄表示部１０４は、特定の入賞口に遊技球が入賞したとき（始動入賞時）に、複数の図柄の表示の変動を開始させ、所定時間後に図柄が停止する。この停止時に特定図柄（たとえば「７７７」）に揃ったとき、大当たり状態となる。大当たり状態のとき、下方に位置する大入賞口１０９が一定の期間開放を所定ラウンド（たとえば１５ラウンド）繰り返し、入賞した遊技球に対応した賞球数を払い出す。

図２は、パチンコ遊技機の制御部の内部構成を示すブロック図である。制御部２００は、複数の制御部により構成されている。図示の例では、主制御部２０１と、演出制御部２０２と、賞球制御部２０３とを有する。主制御部２０１は、パチンコ遊技機の遊技にかかる基本動作を制御する。演出制御部２０２は、遊技中の演出動作を制御する。賞球制御部２０３は、払い出す賞球数を制御する。

主制御部２０１は、ＲＯＭ２１２に記憶されたプログラムデータに基づき、遊技内容の進行に伴う基本処理を実行するＣＰＵ２１１と、ＣＰＵ２１１の演算処理時におけるデータのワークエリアとして機能するＲＡＭ２１３、各検出部２２１〜２２４から各種データを受信するとともに、演出制御部２０２および賞球制御部２０３への各種データの送信をおこなうインタフェース（Ｉ／Ｆ）２１４などを備えて構成される。主制御部２０１は、たとえばいわゆる主制御基板によってその機能を実現する。なお、上述したＲＯＭ２１２に記憶されたプログラムデータとは、プログラムコードや書き換え不可能な固定データを意味する。

この主制御部２０１の入力側には、始動入賞口１０５に入賞した入賞球を検出する始動入賞口検出部２２１と、入賞ゲート１０６を通過した遊技球を検出するゲート検出部２２２と、普通入賞口１０７に入賞した遊技球を検出する普通入賞口検出部２２３と、大入賞口１０９に入賞した入賞球を検出する大入賞口検出部２２４とがＩ／Ｆ２１４を介して接続されている。これらの検出部としては、近接スイッチなどを用いて構成できる。

この主制御部２０１の出力側には、大入賞口開閉部２３１が接続され、この大入賞口開閉部２３１の開閉を制御する。大入賞口開閉部２３１は、大当たり時に大入賞口１０９を一定期間開放する機能であり、ソレノイドなどを用いて構成される。この大当たりは、生成した乱数（大当たり判定用乱数）に基づいて所定の確率（たとえば３００分の１など）で発生するようあらかじめプログラムされている。

演出制御部２０２は、主制御部２０１から各種の制御コマンドを含む制御信号を受け取り、このコマンドに基づいてＲＯＭ２４２に記憶されたプログラムデータを実行して遊技中における演出制御をおこなう。この演出制御部２０２は、演出処理を実行するＣＰＵ２４１と、ＣＰＵ２４１の演算処理時におけるデータのワークエリアとして機能するＲＡＭ２４３、図柄表示部１０４に表示させる画像データを書き込むＶＲＡＭ２４４、主制御部２０１からの各種データの受信およびランプ制御部２５１や音声制御部２５２への各種データの送信をおこなうインタフェース（Ｉ／Ｆ）２４５などを備えて構成される。演出制御部２０２は、たとえばいわゆる演出基板によってその機能を実現する。また、演出制御部２０２の出力側には、上述した図柄表示部（ＬＣＤ）１０４、ランプ制御部２５１、音声制御部２５２がＩ／Ｆ２４５を介して接続されている。

賞球制御部２０３は、主制御部２０１から各種の制御コマンドを含む制御信号を受け取り、このコマンドに基づいてＲＯＭ２８２に記憶されたプログラムデータを実行して賞球制御をおこなう。この賞球制御部２０３は、賞球制御の処理を実行するＣＰＵ２８１と、ＣＰＵ２８１の演算処理時におけるデータのワークエリアとして機能するＲＡＭ２８３、主制御部２０１からの各種データの受信および発射部２９２との各種データの送受信をおこなうインタフェース（Ｉ／Ｆ）２８４などを備えて構成される。賞球制御部２０３は、たとえばいわゆる賞球基板によってその機能を実現する。

賞球制御部２０３は、接続される払出部２９１に対して入賞時の賞球数を払い出す制御をおこなう。また、発射部２９２に対する遊技球の発射の操作を検出し、遊技球の発射を制御する。払出部２９１は、遊技球の貯留部から所定数を払い出すためのモータなどからなる。賞球制御部２０３は、この払出部２９１に対して、各入賞口（始動入賞口１０５、普通入賞口１０７、大入賞口１０９）に入賞した遊技球に対応した賞球数を払い出す制御をおこなう。

発射部２９２は、遊技のための遊技球を発射するものであり、遊技者による遊技操作を検出するセンサと、遊技球を発射させるソレノイドなどを備える。賞球制御部２０３は、発射部２９２のセンサにより遊技操作を検出すると、検出された遊技操作に対応してソレノイドなどを駆動させて遊技球を間欠的に発射させ、遊技盤１０１の遊技領域１０３に遊技球を送り出す。

上記構成の主制御部２０１と、演出制御部２０２と、賞球制御部２０３は、それぞれ異なるプリント基板（主制御基板、演出基板、賞球基板）に設けられる。これに限らず、たとえば、賞球制御部２０３は、主制御部２０１と同一のプリント基板上に設けることもできる。

（パチンコ遊技機の基本動作）
上記構成によるパチンコ遊技機の基本動作の一例を説明する。主制御部２０１は、各入賞口に対する遊技球の入賞状況を制御コマンドとして賞球制御部２０３に出力する。賞球制御部２０３は、主制御部２０１から出力された制御コマンドに応じて、入賞状況に対応した賞球数の払い出しをおこなう。

また、主制御部２０１は、始動入賞口１０５に遊技球が入賞するごとに、対応する制御コマンドを演出制御部２０２に出力し、演出制御部２０２は、図柄表示部１０４の図柄を変動表示させ、停止させることを繰り返す。大当たりの発生が決定しているときには、対応する制御コマンドを演出制御部２０２に出力し、演出制御部２０２は、所定の図柄で揃えて停止させる。このとき同時に、大入賞口１０９を開放する制御をおこなう。演出制御部２０２は、大当たり発生期間中、および大当たり発生までの間のリーチ時や、リーチ予告時などには、図柄表示部１０４に対して、図柄の変動表示に加えて各種の演出表示をおこなう。このほか、各種役物に対して特定の駆動をおこなわせたり、ランプ２６１の表示状態を変更させたりといった演出をおこなう。

そして、大当たり発生時には、大入賞口１０９が複数回開放される。１回の開放が１ラウンドとして、たとえば１５回のラウンドが繰り返し実行される。１ラウンドの期間は、遊技球がたとえば１０個入賞したとき、あるいは所定期間（たとえば３０秒）とされている。この際、賞球制御部２０３は、大入賞口１０９に対する球技球１個の入賞あたり、たとえば１５個の賞球数で払い出しをおこなう。大当たり終了後は、この大当たり状態が解除され、通常の遊技状態に復帰する。

（主制御基板および周辺基板の認証処理にかかる機能的構成）
一般的なパチンコ遊技機では、遊技者からの遊技球の投入に応じて上述したような基本動作を繰り返す。本実施の形態では、このようなパチンコ遊技機に対して何らかの方法で不正な制御基板が挿入され、遊技者に提供された場合であっても、遊技時に不正な制御基板から出力された不正な制御コマンド（制御信号）を検知する機能を備えている。具体的には、主制御部２０１から送信された制御コマンドの認証をおこなう。そして、この認証結果に応じて、不正な制御コマンドを検知する。以下、この制御コマンドを認証するための機能について説明する。

図３は、主制御基板および周辺基板の認証処理にかかる機能的構成を示すブロック図である。図３において、主制御基板３１０は、図２にて説明した主制御部２０１によって構成されている。また、周辺基板は、図２にて説明した演出制御部２０２あるいは、賞球制御部２０３によって構成され、本発明にかかる認証処理をおこなう。

・主制御基板の機能的構成
主制御基板３１０は、周辺基板３２０を動作させるための制御コマンドを送信する機能部であり、制御コマンド出力部３１１と、認証コード生成部３１２と、計時部３１３と、相対時間コード生成部３１４と、付加部３１５と、送信部３１６とによって構成される。

制御コマンド出力部３１１には、周辺基板３２０に送信する制御コマンドのデータ（制御コマンドデータ）が格納されている。そして、制御コマンド出力部３１１は、所定のプログラムコードにしたがって、格納されている制御コマンドのなかから周辺基板３２０に送信する制御コマンドを選択して、付加部３１５に出力する。

認証コード生成部３１２は、周辺基板３２０に送信する制御コマンドが所定の制御コマンドである場合、主制御基板３１０を認証するための認証コードを生成する。周辺基板３２０では、主制御基板３１０の正当性を認証するための認証コードを用いて認証処理をおこなう。

認証コードは、主制御基板３１０を認証者が正規の主制御基板であると認証するための情報である。具体的には、たとえば、主制御部２０１（図２参照）に格納されたプログラムデータのすべて、もしくは一部から誤り検査値を生成し、この誤り検査値に所定の演算を施した値を認証コードとして利用する。なお、誤り検査値とは、プログラムデータのすべて、もしくは一部からハッシュ関数による演算やパリティチェック、巡回冗長検査（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ：ＣＲＣ）、チェックサムなどの誤り検出演算をおこなって得られた値である。

上述のように、認証コード生成部３１２は、主制御基板３１０をあらわす独自の情報から認証コードを生成する。たとえば、正規の主制御基板３１０が不正な基板に交換されたり、正規の主制御基板３１０と周辺基板３２０との間に不正な基板が取り付けられた場合であっても、不正な基板では、主制御基板３１０を認証する認証コードを生成するのは非常に困難である。

したがって、主制御基板３１０の認証コードによる認証が失敗した場合には、不正な基板による制御がおこなわれようとしていることが検知できる。また、今回送信する制御コマンドのデータ自身や付随データを利用して認証コードを生成してもよい。ここで述べている付随データとは、制御コマンドの内容に付随するデータであり、たとえば、入賞した遊技球の数など制御コマンドに基づく処理に必要なデータである。この場合、不正な制御基板による認証コードの再利用を防止して、より確実に周辺基板３２０への不正制御を検出させることができる。

計時部３１３は、他の手段から独立してフリーランに計時をおこなう。計時のタイミングや、桁数、表示方式は任意である。したがって、計時部３１３は、時間軸上では時間情報取得のタイミングは固定されず、不規則な変動値が出力されていることになる。たとえば、主制御装部３１０において、賞球すべき事象が発生したタイミングをトリガに計時情報を取得すると設定した場合、いつ賞球事象が発生するかはわからない。

また、計時部３１３の機能は、電源投入時やリセット時など、遊技動作開始時をトリガとして計時を開始するというシンプルなものである。計時部３１３の場合、計時を開始する際、たとえば、リセット処理やクリア処理などの初期値の固定もしくは設定を目的とする初期化処理機能を備えておく必要がない。また、計時開始後は、賞球すべき事象が発生した場合など、ランダムにおきる特定の事象をトリガとして計時情報を出力すればよい。したがって、非常に簡素な構成で実現することができ、処理負荷が軽いという特徴を備えている。

相対時間コード生成部３１４は、指定されたタイミングで計時部３１３から取得した計時時間の情報から相対時間コードを生成する。生成された相対時間コードは、付加部３１５に出力される。

相対時間コードは、主制御基板３１０による制御コマンドの送信が継続して実行されていることを確認するための情報である。具体的には、たとえば、計時情報からある基準値を設定し、この基準値からの差分値や、累積値などによってあらわされる。なお、相対時間コードは、計時情報に基づいて設定した情報をそのまま含んでもよいし、これらの情報に所定の演算を施して暗号化した値を含んでもよい。

このように、所定の制御コマンドが出力された際に相対時間コードを参照することによって、主制御部３１０にて実行されている動作が継続しておこなわれているか否かを簡易的に判定することができる。したがって、図１３にて説明したような、不正な制御基板１２０１の内部に信号切替回路１２０３が搭載されてしまうような不正行為への対策として、相対時間コードによって認証した動作順序が継続した動作であると判定できなければ、主制御基板３１０から送信された制御コマンド以外の不正な制御基板から送信された制御コマンドであると判断し、不正制御を検知することができる。

付加部３１５は、認証コード生成部３１２によって生成された認証コードを制御コマンド出力部３１１から出力された制御コマンドに付加する。同じく、付加部３１５は、相対時間コード生成部３１４によって生成された相対時間コードを制御コマンドに付加する。各コードが付加された制御コマンドは、付加部３１５から送信部３１６に出力される。

また、送信部３１６は、認証コードと相対時間コードとが付加された制御コマンドを周辺基板３２０に送信する。なお、本実施の形態において「制御コマンドを送信する」とは、「制御コマンドデータを含む制御信号を送信する」との意味であり、たとえば認証コードや、その他上述したような付随データの有無は考慮しないものとする。

また、上述した認証コード生成部３１２や、相対時間コード生成部３１４では、それぞれ独立して各コードを生成しているが、コード生成の際に、一方のコードを利用してもよい。たとえば、認証コード生成部３１２は、相対時間コード生成部３１４によって相対時間コードを生成する際に利用する情報（たとえば、計時時間の情報）の一部もしくはすべてと、主制御基板３１０の誤り検査値とを用いた所定の演算によって認証コードを生成してもよい。また、逆の手順を用いて、相対時間コード生成部３１４が、認証コード生成部３１２によって認証コードを生成する際に利用する情報（たとえば、誤り検査値）の一部もしくはすべてと、制御コマンド送信時の主制御基板の動作順序の検査値とを用いた所定の演算によって相対時間コードを生成してもよい。

なお、上述した構成では、認証コードと、相対時間コードとが制御コマンドに付加される構成を説明したが、認証コードと相対時間コードとを制御コマンドを認証するための認証データとして、制御コマンドと別々に送信するような構成であってもよい。この場合は、送信部３１６からは、制御コマンドと、各コードとのそれぞれを送信する。

また、上述した認証コードと、相対時間コードとを制御コマンドに付加して送信する手法と、認証コードと相対時間コードとを制御コマンドと別々に送信する手法とのいずれの場合も、送信する制御コマンドのデータ自身や付随データを利用して認証コードと相対時間コードとを生成してもよい。ここで述べている付随データとは、制御コマンドの内容に付随するデータであり、たとえば、入賞した遊技球の数など制御コマンドに基づく処理に必要なデータである。このような付随データを利用した場合、不正な制御基板による認証コードの再利用を防止することができる。したがって、より確実に周辺基板３２０への不正制御を検出させることができる。

・周辺基板の機能的構成
つぎに、周辺基板３２０の機能的構成について説明する。図３のように、周辺基板３２０は、受信部３２１と、基板認証部３２２と、動作認証部３２３と、制御コマンド認証部３２４とによって構成される。

受信部３２１は、主制御基板３１０の送信部３１６によって送信された制御コマンドを受信する。なお、上述したように、制御コマンドと別に認証コードや相対時間コードが送信された場合には、制御コマンドと、この制御コマンドの認証データとして認証コードや、相対時間コードを受信する。

ここで、制御コマンドに認証コードや相対時間コードが付加されている場合の受信部３２１の機能について、より詳細に説明する。制御コマンドに認証コードや相対時間コードが付加されている場合、受信部３２１では、制御コマンドを各種コードが付加されているか否かの判断をおこなわなければならない。

通常、主制御基板３１０では、制御コマンドに認証コードや相対時間コードを付加する場合、任意のルールにしたがった付与処理がおこなわれる。たとえば、制御コマンドを８ビットとした場合のルールとして、主制御基板３１０は、上位側の５ビットを実際の制御コマンド用に割り当て、下位側の３ビットを認証コードや相対時間コードの付与用に割り当てたものを制御コマンドとして送信する。

この場合、周辺基板３２０の受信部３２１は、受信した制御コマンドの下位側の３ビットを参照して、認証コードや相対時間コードが付与されているか否かを判断するように設定する。そして、受信した制御コマンドに認証コードや相対時間コードが付与されていた場合には、その認証コードもしくは相対時間コードを用いて下記に示す処理によって制御コマンドの認証をおこなう。

また、他のルールとして、主制御基板３１０は、上述のように単純に制御コマンドとその他コード（認証コードや相対時間コード）のビットを繋ぎ合わせるのではなく、制御コマンドとその他コードとの双方が８ビットの値から構成され、これら８ビットの値を加算したものを認証コードや相対時間コードが付与された制御コマンドとして送信する。

この場合、周辺基板３２０の受信部３２１は、受信した制御コマンドから、今回主制御基板３１０から送信される制御コマンドであると期待される制御コマンド（８ビットの値）を減算する。この期待される制御コマンドは、周辺基板３２０が正規の基板であれば、前回や前々回に受信し、なおかつ、周辺基板３２０によって認証された（具体的な認証手順は、後述する）制御コマンドから容易に特定することができる。また、リセット直後など、前回や前々回に受信した制御コマンドの記録が蓄積されていない場合には、初期化指示をあらわす制御コマンドが送信されると特定することができる。

したがって、周辺基板３２０の受信部３２１は、制御コマンド（８ビットの値）を減算後の値を認証コードもしくは相対時間コードとして下記に示す処理によって制御コマンドの認証をおこなう。なお、このとき、受信した制御コマンドから減算する値を認証コードもしくは相対時間コードとし、減算後の値が期待される制御コードであるか否かを判定してもよい。

基板認証部３２２は、受信部３２１によって受信された制御コマンドに付加された認証コードを用いて、主制御基板３１０を認証する。このとき、認証コードに所定の演算（暗号化）が施されている場合には、主制御基板３１０の認証コード生成部３１２の演算処理の内容に応じて、所定の演算をおこない、認証コードを取得する。そして、この認証コードが、主制御基板３１０をあらわす検査値であった場合、主制御基板３１０を正規の基板であると認証する。なお、基板認証部３２２は、受信部３２１によって直接認証コードを受信した場合には、この認証コードを用いて主制御基板３１０を認証する。

動作認証部３２３は、受信部３２１によって受信された制御コマンドに付加された相対時間コードを用いて、制御コマンド送信時の主制御基板の動作順序を認証する。ここでも、相対時間コードに所定の演算が施されている場合には、主制御基板３１０の相対時間コード生成部３１４の演算処理の内容に応じて、所定の演算をおこない、相対時間コードを取得する。そして、この相対時間コードが、主制御基板３１０の動作の継続状態をあらわす検査値であった場合、主制御基板３１０の動作が正しい順序の動作であると認証する。なお、基板認証部３２２は、受信部３２１によって直接相対時間コードを受信した場合には、この相対時間コードを用いて主制御基板３１０の動作順序の認証をおこなう。

また、上述の説明では、基板認証部３２２と、動作認証部３２３とはそれぞれ独立して認証処理をおこなっているが、認証コードの一部を利用して相対時間コードを生成している、または、相対時間コードの一部を利用して認証コードを生成しているような場合には、どちらか一方のコードの認証が終了した後に、もう一方のコードの認証をおこなう。

制御コマンド認証部３２４は、基板認証部３２２による認証と、動作認証部３２３による認証との双方が成立した場合に、主制御基板３１０が正しい制御コマンドを出力していると認証する。ここで、どちらか一方の認証が失敗した場合には、不正な制御基板から不正制御をおこなうための不正な制御コマンド（不正な制御信号）が出力されていると判断され、不正制御が検知される。

以上説明したように、被認証者である主制御基板３１０には、認証者である周辺基板３２０によって認証処理をおこなうために、認証コードと相対時間コードとの二種類のコードを生成する機能を備えている。これら、二種類のコードは、所定の制御コマンドの送信と連動して生成される。また、周辺基板３２０では、送信された二種類のコードを用いてそれぞれ異なる方式で認証をおこなう。そして、双方の認証が成功して、はじめて正しい制御コマンドを受信したと認証する。

なお、本実施の形態では、同一の電子機器内に被認証者の主制御基板３１０と、認証者の周辺基板３２０とが搭載されている例を挙げているが、異なる電子機器に搭載された主制御基板と周辺基板とが、制御部−被制御部の関係となる場合もある。

このような場合、たとえば、被制御部に対して制御コマンドを送信する主制御基板は、被制御部に送信する制御コマンドが所定の制御コマンドである場合、主制御基板および動作内容に関する情報を認証するための認証用のコード（本実施の形態では、認証コードや相対時間コード）を異なる認証方式で複数個生成するコード生成部と、制御コマンドとともに、複数のコードを被制御部に送信する送信部を備えていればよい。

また、制御部から制御コマンドを受信する周辺基板は、制御部から送信された制御コマンドとともに主制御部に関する情報を認証する認証方式の異なる複数のコードとを受信する受信部と、受信された複数のコードを用いて、それぞれ主制御部に関する情報を認証するコード認証部と、コード認証部による認証結果に応じて、主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証部とを備えていればよい。

（認証処理の手順）
つぎに、図３によって説明した主制御基板３１０から出力される制御コマンドの認証処理の手順について説明する。上述したように、本実施の形態では、主制御基板３１０からの制御コマンドの送信に伴い、認証コードと相対時間コードとの二つのコードが周辺基板３２０に送信される。周辺基板３２０では、主制御基板３１０から送信された二つのコードを利用して受信した制御コマンドが正規の主制御基板３１０から送信された制御コマンドであるか否かを認証する。以下、主制御基板３１０、周辺基板３２０それぞれの処理の手順について説明する。

・制御コマンド送信処理
図４−１は、本発明にかかる主制御基板の制御コマンド送信処理の手順を示すフローチャートである。図４−１のフローチャートにおいて、まず、制御コマンド出力部３１１から所定の制御コマンドが出力されたか否かを判断する（ステップＳ４１１）。ここで、所定の制御コマンドが出力されるまで待ち（ステップＳ４１１：Ｎｏのループ）、所定の制御コマンドが出力されると（ステップＳ４１１：Ｙｅｓ）、制御コマンドが認証コード生成部３１２に入力され、認証コード生成部３１２によって主制御基板３１０を認証するための認証コードを生成する（ステップＳ４１２）。

また、相対時間コード生成部３１４では、ステップＳ４１１によって出力された制御コマンドの出力タイミングに応じて計時部３１３によって計時された相対時間を用いて相対時間コードを生成する（ステップＳ４１３）。認証コードと相対時間コードとの双方が生成されると、付加部３１５によって、生成された各コード（認証コード、相対時間コード）が制御コマンドに付加される（ステップＳ４１４）。最後に、送信部３１６から、制御コマンドを周辺基板３２０に送信し（ステップＳ４１５）、一連の処理を終了する。

以上説明した制御コマンド送信処理において、認証コードと相対時間コードの生成順序は特に限定されないが、上述したように認証コードを用いて相対時間コードを生成する場合や相対時間コードを用いて認証コードを生成する場合には、他のコードを生成する際に利用されるコードを先に生成する。

・制御コマンド受信処理
図４−２は、本発明にかかる周辺基板の制御コマンド受信処理の手順を示すフローチャートである。図４−２のフローチャートにおいて、まず、受信部３２１において、制御コマンドを受信したか否かを判断する（ステップＳ４２１）。ここで、制御コマンドを受信するまで待ち（ステップＳ４２１：Ｎｏのループ）、制御コマンドを受信すると（ステップＳ４２１：Ｙｅｓ）、基板認証部３２２において、制御コマンドに付加された認証コードを用いて主制御基板３１０を認証する（ステップＳ４２２）。

ステップＳ４２２の処理において認証が成功したか否かを判断し（ステップＳ４２３）、認証が成功した場合（ステップＳ４２３：Ｙｅｓ）、ステップＳ４２１において受信した制御コマンドに付加された相対時間コードを用いて主制御基板３１０の動作順序を認証する（ステップＳ４２４）。そして、ステップＳ４２４の処理において認証が成功したか否かを判断し（ステップＳ４２５）、認証が成功した場合（ステップＳ４２５：Ｙｅｓ）、ステップＳ４２１において受信した制御コマンドを正しい信号とし認証し（ステップＳ４２６）、一連の処理を終了する。

なお、ステップＳ４２３、Ｓ４２５において、認証が失敗した場合（ステップＳ４２３、Ｓ４２５：Ｎｏ）、ステップＳ４２１において受信した制御コマンドを不正な制御コマンドとして検知して（ステップＳ４２７）、一連の処理を終了する。

以上説明したように、本実施の形態の認証処理では、主制御基板３１０から、周辺基板３２０に対して制御コマンドを送信すると、同時に認証コードと相対時間コードとの二種類の認証データが送信される。そして、周辺基板３２０では、認証コードを用いた主制御基板３１０自身の認証と、相対時間コードを用いた主制御基板３１０の動作順序の認証とがおこなわれる。これら二つの認証処理の双方が成功した場合に、正しい主制御基板３１０から制御コマンドが送信されたと判断され、制御コマンドは、正規の制御信号であると認証される。

また、上述のように１回のコマンド送信と同時に認証コードと相対時間コードとの両方送信するのではなく、たとえば、最初にどちらか一方を送信し、次のコマンド送信時にもう一方を送信して、以降はこれを繰り返すようにしてもよい。この場合、認証コードと相対時間コードとを１回ずつ交互に送信してもよいし、複数回ごと（たとえば２回ごとや５回ごとなど）に切り替えて送信してもよい。さらに、複数回ごとに切り替える場合は、たとえば、３回分の制御コマンド送信において、相対時間コードは２回連続で送信し、次の制御コマンド送信の際（３回目分の制御コマンド送信時）に認証コードを送信するといった、送信回数の比率が異なるようにしてもよい。

なお、本実施の形態では、認証コードと、相対時間コードとの二種類を利用しているが、さらに、これら二種類のコードと異なる方式で認証をおこなう他のコードを生成する機能部を追加してもよい。具体的には、たとえば、ＣＰＵのシリアル番号から三種類目の認証用コードを生成し、メーカコードから四種類目を、デバイス識別番号から五種類目の認証用コードを生成して用いる方式などがある。また、上述のような認証用コードの生成手法以外にもたとえば、ウォッチドッグタイマのクリアごとに、クリアしたという事象を認証用コードとして生成する方式や、クリアごとにカウントアップするカウント値から認証用コードを生成する手法などを適用してもよい。

このように三種類以上の認証データを用いる場合、認証者である周辺基板３２０では、制御コマンドと共に受信した複数のコードを用いてそれぞれ認証処理をおこなう。そして、各コードを用いた認証処理すべてが成功した場合に、正規の制御コマンドを受信したと判断してもよいし、所定数以上の認証処理が成功した場合に正規の制御コマンドを受信したと判断するように設定してもよい。

また、上述したような複数のコードのうち、どのコードを利用した認証が成功したかに応じて制御コマンドの認証をおこなってもよい。たとえば、制御コマンド認証部３２４において、相対時間コードもしくは認証コードを用いて主制御基板３１０に関する認証もしくは動作順序に関する認証のうち、指定された項目が認証された場合に、主制御基板３１０が正しい制御コマンドを出力していると認証するように設定する。

このように、複数のコードを認証データとして、それぞれ認証するような構成であれば、主制御基板３１０や周辺基板３２０の処理能力が低い場合、また、プログラム領域や作業用データ領域のサイズ制限などによって、複雑な処理を実装できない場合であっても、各認証処理を処理負荷の軽いものに設定すれば、認証処理の内容の組み合わせと、認証回数とによって認証精度を高めることができる。また、複数のコードのうち、認証処理の正否を正規の制御コマンドを受信したか否かの判断に利用しないダミーのコードを含めてもよい。このようなダミーのコードを含ませることによって、第三者による主制御基板の動作解析や認証方式、認証用データの解析をより困難にすることができる。

（認証処理の実施例）
つぎに、主制御基板３１０と周辺基板３２０による認証処理の具体的な実施例１〜６について説明する。ここでは、上述したように、主制御基板３１０から所定の制御コマンドが送信される際の認証コードおよび相対時間コードの生成と送信のタイミング、また、周辺基板３２０による受信と認証のタイミングに限定して説明する。

＜実施例１：認証コードを基準とした認証＞
図５は、実施例１の認証処理の手順を示すフローチャートである。図５のフローチャートにおいて、まず、被認証者である主制御基板３１０において、正規のＣＰＵの認証コードＶｃ０が生成される（ステップＳ５０１）。このステップＳ５０１において生成される認証コードＶｃｎは、下記（１）式となる。なお、ここでは、一回の認証処理について説明しているため、ｎ＝０からスタートしたとする。したがって、ステップＳ５０１にて生成されたのは、認証コードＶｃ０となる。

認証コードＶｃｎ＝Ｈｃ（Ｃｎ，Ｂｎ） …（１）
Ｈｃ（）：認証コードの生成式
Ｃｎ ：誤り検査値
Ｂｎ ：付加情報（任意に設定可能な値であり、カウンタ値や擬似乱数などの動的に変更する値）
ｎ ：処理順序

認証コードＶｃ０が生成されると、制御コマンドの出力タイミングに応じた計時がおこなわれ、相対時間コードＶｔｎが生成される（ステップＳ５０２）。このステップＳ５０２において生成される相対時間コードＶｔｎは、下記（２）式となり、ステップＳ５０１において生成された認証コードＶｃｎの生成式の変数Ｃｎを含んだ構成となっている。なお、このとき、相対時間コードＶｔｎの生成式は、変数Ｃｎと、さらに変数Ｂｎを含んだ構成にしてもよい。また、ここでも一回の認証処理について説明しているため、ｎ＝０からスタートしたとする。したがって、ステップＳ５０２にて生成されたのは、相対時間コードＶｔ０となる。

相対時間コードＶｔｎ＝Ｈｔ（Ｔｎ，Ｃｎ） …（２）
Ｈｔ（）：相対時間コードの生成式
Ｔｎ ：相対時間検査値（計時部３１３から取得した値）

認証コードＶｃ０と相対時間コードＶｔ０とが生成されると、まず、認証コードＶｃ０を周辺基板３２０に送信し（ステップＳ５０３）、さらに、相対時間コードＶｔ０を周辺基板３２０に送信し（ステップＳ５０４）、一回の認証処理にかかる主制御基板３１０の処理が終了する。

一方、認証者側の周辺基板３２０では、まず、主制御基板３１０から送信された認証コードＶｃ０を認証する（ステップＳ５１１）。続いて、主制御基板３１０から送信された相対時間コードＶｔ０を認証し（ステップＳ５１２）、一回の認証処理を終了する。以下、主制御基板３１０からつぎの制御コマンドが送信されると、同様の手順によって認証コードＶｃ１、相対時間コードＶｔ１、が生成される。このように実施例１の場合、相対時間コードＶｔｎには、認証コードＶｃｎの生成式の変数が含まれているため、相対時間コードＶｔｎの認証には、認証コードＶｃｎの受信および認証が必須となる。

＜実施例２：相対時間コードを基準に認証＞
図６は、実施例２の認証処理の手順を示すフローチャートである。図６のフローチャートにおいて、まず、被認証者である主制御基板３１０において、制御コマンドに出力タイミングに応じた計時がおこなわれ、相対時間コードＶｔｎが生成される（ステップＳ６０１）。このステップＳ６０１において生成される相対時間コードＶｔｎは、下記（３）式となる。なお、上述したように、ここでは一回の認証処理について説明しているため、ｎ＝０からスタートしたとする。したがって、ここでは正確には相対時間コードＶｔ０となる。

相対時間コードＶｔｎ＝Ｈｔ（Ｔｎ，Ｂｎ） …（３）
Ｈｔ（）：相対時間コード生成式
Ｔｎ ：相対時間検査値（計時部２１３から取得した値）
Ｂｎ ：付加情報（任意に設定可能な値であり、カウンタ値や擬似乱数などの動的に変更する値）
ｎ ：処理順序

相対時間コードＶｔ０が生成されると、続いて正規のＣＰＵの認証コードＶｃｎが生成される（ステップＳ６０２）。このステップＳ６０２において生成される認証コードＶｃｎは、下記（４）式となり、ステップＳ６０１において生成された相対時間コードＶｔｎの生成式の変数Ｔｎを含んだ構成となっている。なお、認証コードＶｃｎの生成式は、変数Ｔｎと、さらに変数Ｂｎを含んだ構成にしてもよい。また、ここでも一回の認証処理について説明しているため、ｎ＝０からスタートしたとする。したがって、ステップＳ６０２にて生成されたのは、認証コードＶｃ０となる。

認証コードＶｃｎ＝Ｈｃ（Ｃｎ，Ｔｎ） …（４）
Ｈｃ（）：認証コード生成式
Ｃｎ ：誤り検査値

相対時間コードＶｔ０と認証コードＶｃ０とが生成されると、まず、相対時間コードＶｔ０を周辺基板３２０に送信し（ステップＳ６０３）、さらに、認証コードＶｃ０を周辺基板３２０に送信し（ステップＳ６０４）、一回の認証処理にかかる主制御基板３１０の処理が終了する。

一方、認証者である周辺基板３２０では、まず、主制御基板３１０から送信された相対時間コードＶｔ０を認証する（ステップＳ６１１）。続いて、主制御基板３１０から送信された認証コードＶｃ０を認証し（ステップＳ６１２）、一回の認証処理を終了する。以下、主制御基板３１０からつぎの制御コマンドが送信されると、同様の手順によって相対時間コードＶｔ１、認証コードＶｃ１が生成される。このように実施例２の場合、認証コードＶｃｎには、相対時間コードＶｔ０の生成式の変数が含まれているため、認証コードＶｃｎの認証には、相対時間コードＶｔｎの受信および認証が必須となる。

＜実施例３：実施例１（認証コードを基準に認証）の変形例１＞
図７は、実施例３の認証処理の手順を示すフローチャートである。実施例３では、認証コードが所定回数認証された後、相対時間コードの認証をおこなう。図７のフローチャートにおいて、まず、正規のＣＰＵの認証コードＶｃｎを生成する（ステップＳ７０１）。このステップＳ７０１によって生成される認証コードＶｃｎは、実施例１のステップＳ５０１によって生成された認証コードＶｃ０に相当する。

つぎに、ステップＳ７０１によって生成された認証コードＶｃ０を周辺基板３２０に送信する（ステップＳ７０２）。周辺基板３２０では、ステップＳ７０２によって送信された認証コードＶｃ０を認証する（ステップＳ７１１）。

ステップＳ７０２の送信が終了した主制御基板３１０は、２回目の認証コードＶｃ１の生成をおこなう（ステップＳ７０３）。そして、生成された認証コードＶｃ１の生成をトリガに、相対時間コードＶｔ０を生成する（ステップＳ７０４）。このステップＳ７０３、Ｓ７０４によって生成される認証コードＶｃ１および相対時間コードＶｔ０は、下記（５）、（６）式となる。

認証コードＶｃ１＝Ｈｃ（Ｃ１，Ｂ１） …（５）
相対時間コードＶｔ０＝Ｈｔ（Ｔ０，Ｃ０） …（６）

上記（６）式に示したように、相対時間コードＶｔ０には、１回目に生成された認証コードＶｃ０の生成式の変数Ｃ０を含んでいる。なお、このとき、変数Ｃ０に替わって変数Ｃ１を含んでもよいし、変数Ｃ０，Ｃ１との合成数（たとえば、Ｃ０，Ｃ１を用いた四則演算など）を含んでもよい。

主制御基板３１０では、認証コードＶｃ１と相対時間コードＶｔ０との生成が終わると、認証コードＶｃ１と相対時間コードＶｔ０とをそれぞれ周辺基板３２０に送信し（ステップＳ７０５，Ｓ７０６）、一回の認証処理にかかる主制御基板３１０の処理が終了する。

周辺基板３２０では、主制御基板３１０から送信された認証コードＶｃ１を認証する（ステップＳ７１２）。続いて、主制御基板３１０から送信された相対時間コードＶｔ０を認証し（ステップＳ７１３）、一回の認証処理を終了する。以下、主制御基板３１０からつぎの制御コマンドが送信されると、同様の手順によって認証コードＶｃ２，Ｖｃ３、相対時間コードＶｔ１が生成される。

このように実施例３の場合、認証コードＶｃｎの生成が所定数（ここでは２回）おこなわれたことをトリガにして相対時間コードＶｔｎを生成する。また、相対時間コードＶｔｎには、認証コードＶｃｎの生成式の変数が含まれているため、相対時間コードＶｔｎの認証には、認証コードＶｃｎの受信および認証が必須となる。

＜実施例４：実施例２（相対時間コードを基準に認証）の変形例１＞
図８は、実施例４の認証処理の手順を示すフローチャートである。実施例４では、相対時間コードＶｔｎが所定回数認証された後、認証コードＶｃｎの認証をおこなう。図８のフローチャートにおいて、まず、制御コマンドの出力タイミングに応じた計時がおこなわれ、相対時間コードＶｔｎが生成される（ステップＳ８０１）。このステップＳ８０１によって生成される相対時間コードＶｔｎは、実施例２のステップＳ６０１によって生成された相対時間コードＶｔ０に相当する。

つぎに、ステップＳ８０１によって生成された相対時間コードＶｔ０を周辺基板３２０に送信する（ステップＳ８０２）。周辺基板３２０では、ステップＳ８０２によって送信された相対時間コードＶｔ０を認証する（ステップＳ８１１）。

ステップＳ８０２の送信が終了した主制御基板３１０は、２回目の相対時間コードＶｔ１の生成をおこなう（ステップＳ８０３）。そして、生成された相対時間コードＶｔ１の生成をトリガに、正規のＣＰＵの認証コードＶｃ０を生成する（ステップＳ８０４）。このステップＳ８０３、Ｓ８０４によって生成される相対時間コードＶｔ１および認証コードＶｃ０は、下記（７）、（８）式となる。

相対時間コードＶｔ１＝Ｈｔ（Ｔ１，Ｂ１） …（７）
認証コードＶｃ０＝Ｈｃ（Ｃ０，Ｔ０） …（８）

上記（８）式に示したように、認証コードＶｃ０には、１回目に生成された相対時間コードＶｔ０の生成式の変数Ｔ０を含んでいる。なお、このとき、変数Ｔ０に替わって変数Ｔ１を含んでもよいし、変数Ｔ０，Ｔ１との合成数（たとえば、Ｔ０，Ｔ１を用いた四則演算など）を含んでもよい。

主制御基板３１０では、相対時間コードＶｔ１と認証コードＶｃ０との生成が終わると、相対時間コードＶｔ１と認証コードＶｃ０とをそれぞれ周辺基板３２０に送信し（ステップＳ８０５，Ｓ８０６）、一回の認証処理にかかる主制御基板３１０の処理が終了する。

周辺基板３２０では、主制御基板３１０から送信された相対時間コードＶｔ１を認証する（ステップＳ８１２）。続いて、主制御基板３１０から送信された認証コードＶｃ０を認証し（ステップＳ８１３）、一回の認証処理を終了する。以下、主制御基板３１０からつぎの制御コマンドが送信されると、同様の手順によって相対時間コードＶｔ２，Ｖｔ３、認証コードＶｃ１が生成される。

このように実施例４の場合、相対時間コードＶｔｎの生成が所定数（ここでは２回）おこなわれたことをトリガにして認証コードＶｃｎを生成する。また、認証コードＶｃｎには、相対時間コードＶｔｎの生成式の変数が含まれているため、認証コードＶｃｎの認証には、相対時間コードＶｔｎの受信および認証が必須となる。

＜実施例５：実施例１（認証コードを基準に認証）の変形例２＞
図９は、実施例５の認証処理の手順を示すフローチャートである。実施例５では、主制御基板３１０から所定数のコードが送信された場合に、周辺基板３２０によってこれらのコードそれぞれの認証をおこなう。

図９のフローチャートにおいて、まず、正規のＣＰＵの認証コードＶｃｎを生成する（ステップＳ９０１）。このステップＳ９０１によって生成される認証コードＶｃｎは、実施例３のステップＳ７０１によって生成された認証コードＶｃ０に相当する。

つぎに、ステップＳ９０１によって生成された認証コードＶｃ０を周辺基板３２０に送信する（ステップＳ９０２）。さらに、主制御基板３１０は、２回目の認証コードＶｃ１の生成をおこなう（ステップＳ９０３）。このステップＳ９０３によって生成される認証コードＶｃ１は、実施例３のステップＳ７０３によって生成された認証コードＶｃ１に相当する。

そして、主制御基板３１０は、認証コードＶｃ０，Ｖｃ１の生成をトリガに、相対時間コードＶｔ０を生成する（ステップＳ９０４）。このステップＳ９０４によって生成される相対時間コードＶｔ０は、実施例３のステップＳ７０４によって生成された相対時間コードＶｔ０に相当する。すなわち、相対時間コードＶｔ０には、１回目に生成した認証コードＶｃ０の生成式の変数Ｃ０を含んでいる。当然ながら、変数Ｃ０に替わって変数Ｃ１を含んでもよいし、変数Ｃ０，Ｃ１との合成数（たとえば、Ｃ０，Ｃ１を用いた四則演算など）を含んでもよい。

主制御基板３１０では、認証コードＶｃ１と相対時間コードＶｔ０との生成が終わると、認証コードＶｃ１と相対時間コードＶｔ０とをそれぞれ周辺基板３２０に送信し（ステップＳ９０５，Ｓ９０６）、一回の認証処理にかかる主制御基板３１０の処理が終了する。このとき、認証コードＶｃ１と相対時間コードＶｔ０の送信順序（９１０のタイミング）はランダムに変化するように設定してもよい。

一方、認証者である周辺基板３２０では、認証コードＶｃ０，Ｖｃ１と相対時間コードＶｔ０とのすべてのコードの受信をトリガとして認証を開始する。まず、主制御基板３１０から送信された認証コードＶｃ０を認証する（ステップＳ９１１）。続いて、認証コードＶｃ１を認証する（ステップＳ９１２）。最後に、相対時間コードＶｔ０を認証し（ステップＳ９１３）、一回の認証処理を終了する。以下、主制御基板３１０からつぎの制御コマンドが送信されると、同様の手順によって認証コードＶｃ２，Ｖｃ３、相対時間コードＶｔ１が生成される。

このように実施例５の場合、認証コードＶｃｎの生成が所定数（ここでは２回）おこなわれたことをトリガにして相対時間コードＶｔｎを生成する。また、周辺基板３２０でも、所定のコードすべての受信が完了したことをトリガとして、各コードの認証を開始する。また、相対時間コードＶｔｎには、認証コードＶｃｎの生成式の変数が含まれているため、相対時間コードＶｔｎの認証には、認証コードＶｃｎの受信および認証が必須となる。

＜実施例６：実施例２（相対時間コードを基準に認証）の変形例２＞
図１０は、実施例６の認証処理の手順を示すフローチャートである。実施例６では、実施例５と同様に、主制御基板３１０から所定数のコードが送信された場合に、周辺基板３２０によってこれらのコードそれぞれの認証をおこなう。

図１０のフローチャートにおいて、まず、制御コマンドに出力タイミングに応じた計時がおこなわれ、相対時間コードＶｔｎが生成される（ステップＳ１００１）。このステップＳ１００１によって生成される相対時間コードＶｔｎは、実施例２のステップＳ６０１によって生成された相対時間コードＶｔ０に相当する。

つぎに、ステップＳ１００１によって生成された相対時間コードＶｔ０を周辺基板３２０に送信する（ステップＳ１００２）。さらに、主制御基板３１０は、２回目の相対時間コードＶｔ１の生成をおこなう（ステップＳ１００３）。このステップＳ１００３によって生成される相対時間コードＶｔ１は、実施例４のステップＳ８０３によって生成された相対時間コードＶｔ１に相当する。

そして、主制御基板３１０は、相対時間コードＶｔ０，Ｖｔ１の生成をトリガに、正規のＣＰＵの認証コードＶｃｎを生成する（ステップＳ１００４）。このステップＳ１００４によって生成される認証コードＶｃｎは、実施例４のステップＳ８０４によって生成された認証コードＶｃ０に相当する。すなわち、認証コードＶｃ０には、１回目に生成された相対時間コードＶｔ０の生成式の変数Ｔ０を含んでいる。当然ながら、変数Ｔ０に替わって変数Ｔ１を含んでもよいし、変数Ｔ０，Ｔ１との合成数（たとえば、Ｔ０，Ｔ１を用いた四則演算など）を含んでもよい。

主制御基板３１０では、相対時間コードＶｔ１と認証コードＶｃ０との生成が終わると、相対時間コードＶｔ１と認証コードＶｃ０とをそれぞれ周辺基板３２０に送信し（ステップＳ１００５，Ｓ１００６）、一回の認証処理にかかる主制御基板３１０の処理が終了する。このとき、相対時間コードＶｔ１と認証コードＶｃ０の送信順序（１０１０のタイミング）はランダムに変化するように設定してもよい。

一方、認証者である周辺基板３２０では、相対時間コードＶｔ０，Ｖｔ１と認証コードＶｃ０とのすべてのコードの受信をトリガとして認証を開始する。まず、主制御基板３１０から送信された相対時間コードＶｔ０を認証する（ステップＳ１０１１）。続いて、相対時間コードＶｔ１を認証する（ステップＳ１０１２）。最後に、認証コードＶｃ０を認証し（ステップＳ１０１３）、一回の認証処理を終了する。以下、主制御基板３１０からつぎの制御コマンドが送信されると、同様の手順によって相対時間コードＶｔ２，Ｖｔ３、認証コードＶｃ１が生成される。

このように実施例６の場合、相対時間コードＶｔｎの生成が所定数（ここでは２回）おこなわれたことをトリガにして認証コードＶｃｎを生成する。また、周辺基板３２０でも、所定のコードすべての受信が完了したことをトリガとして、各コードの認証を開始する。また、認証コードＶｃｎには、相対時間コードＶｔｎの生成式の変数が含まれているため、認証コードＶｃｎの認証には、相対時間コードＶｔｎの受信および認証が必須となる。

以上説明したように、主制御基板３１０による認証コード、相対時間コードの生成および送信として様々なバリエーションを設定することができる。同様に、周辺基板３２０においてどのような手順で認証をおこなうかを設定することができる。これらの設定に応じて、処理負荷や認証精度を変化させることができる。したがって、主制御基板３１０、周辺基板３２０の処理能力や、要求される認証精度に応じて設定を調整すればよい。

また、本発明の本実施の形態にかかる電子機器、主制御基板、周辺基板、認証方法および認証プログラムでは、認証コードと相対時間コードという二種類の認証データを利用した認証処理がおこなわれる。この認証処理では、二種類の認証データのうち、どちらか一方のコードが認証されない場合には、不正な制御基板から送信された不正な制御コマンドと判断されることにより、不正な制御信号が検出され、不正制御を防ぐことができる。

さらに、本発明では認証コードと相対時間コードとを用いているが、これらの情報は、たとえ第三者に傍受されたとしても主制御基板の処理内容を解析することは極めて困難である。さらに、上述のように、認証コード、相対時間コードなど各コード生成、送信、認証の処理内容に関して多様な設定が可能であるため、第三者による主制御基板の動作解析や認証方式、認証用データの解析を困難にすることができる。

また、本発明では、主制御基板による認証コードや相対時間コードの生成手順や、送信手順を様々な手法から適宜選択して設定することができる。この設定に応じて、各コードの生成処理の負荷や、周辺基板における認証処理の負荷を調整することができる。したがって、電子機器のスペックに応じた認証処理を実行させることができる。

このように本発明にかかる電子機器、主制御基板、周辺基板、認証方法および認証プログラムによれば、高い機密保持能力とともに、主制御基板から被制御部である周辺基板に対する不正制御を防止する機能を実現することができる。

なお、本実施の形態で説明した認証方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。

以上のように、本発明は、制御基板と周辺基板間との通信内容への不正が懸念される電子機器やその電子機器に搭載される制御基板および周辺基板に有用であり、特に、パチンコ遊技機、スロット遊技機、その他各種の遊技機に適している。

本発明にかかる電子機器を搭載したパチンコ遊技機の構成の一例を示す説明図である。 パチンコ遊技機の制御部の内部構成を示すブロック図である。 主制御基板および周辺基板の認証処理にかかる機能的構成を示すブロック図である。 本発明にかかる主制御基板の制御コマンド送信処理の手順を示すフローチャートである。 本発明にかかる周辺基板の制御コマンド受信処理の手順を示すフローチャートである。 実施例１の認証処理の手順を示すフローチャートである。 実施例２の認証処理の手順を示すフローチャートである。 実施例３の認証処理の手順を示すフローチャートである。 実施例４の認証処理の手順を示すフローチャートである。 実施例５の認証処理の手順を示すフローチャートである。 実施例６の認証処理の手順を示すフローチャートである。 従来技術による不正防止技術の概要を示す説明図である。 不正な制御基板の挿入例を示す説明図である。 信号切替回路による信号切り替えの概要を示す説明図である。

符号の説明

２０１ 主制御部
２０２ 演出制御部
２０３ 賞球制御部
３１０ 主制御基板
３１１ 制御コマンド出力部
３１２ 認証コード生成部
３１３ 計時部
３１４ 相対時間コード生成部
３１５ 付加部
３１６ 送信部
３２０ 周辺基板
３２１ 受信部
３２２ 基板認証部
３２３ 動作認証部
３２４ 制御コマンド認証部

Claims (11)

1. 制御コマンドを送信する主制御部と、前記主制御部から送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器であって、
   前記主制御部は、
   前記周辺部に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成手段と、
   他の手段から独立してフリーランに計時をおこなう計時手段と、
   指定されたタイミングで前記計時手段から取得した計時時間の情報から相対時間コードを生成する相対時間コード生成手段と、
   前記認証コード生成手段によって生成された認証コードと、前記相対時間コード生成手段によって生成された相対時間コードとを前記制御コマンドに付加する付加手段と、
   前記制御コマンドを前記周辺部に送信する送信手段と、を備え、
   前記周辺部は、
   前記送信手段によって送信された前記制御コマンドを受信する受信手段と、
   前記受信手段によって受信された制御コマンドに付加された認証コードを用いて、前記主制御部を認証する基板認証手段と、
   前記受信手段によって受信された制御コマンドに付加された相対時間コードを用いて、前記制御コマンド送信時の前記主制御部の動作順序を認証する動作認証手段と、
   前記基板認証手段による認証と、前記動作認証手段による認証との双方が成立した場合に、前記主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証手段と、
   を備えることを特徴とする電子機器。
2. 制御コマンドを送信する主制御部と、前記主制御部から送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器であって、
   前記主制御部は、
   前記周辺部に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成手段と、
   他の手段から独立してフリーランに計時をおこなう計時手段と、
   指定されたタイミングで前記計時手段から取得した計時時間の情報から相対時間コードを生成する相対時間コード生成手段と、
   前記制御コマンド、前記認証コードおよび前記相対時間コードを前記周辺部に送信する送信手段と、を備え、
   前記周辺部は、
   前記送信手段によって送信された前記制御コマンド、前記認証コードおよび前記相対時間コードを受信する受信手段と、
   前記受信手段によって受信された認証コードを用いて、前記主制御部を認証する基板認証手段と、
   前記受信手段によって受信された相対時間コードを用いて、前記制御コマンド送信時の前記主制御部の動作順序を認証する動作認証手段と、
   前記基板認証手段による認証と、前記動作認証手段による認証との双方が成立した場合に、前記主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証手段と、
   を備えることを特徴とする電子機器。
3. 前記相対時間コード生成手段は、前記認証コード生成手段によって前記認証コードの生成に利用される情報の一部もしくはすべてと、前記制御コマンド送信時の前記主制御部の動作順序を認証するための、前記計時手段によって計時された相対時間に関する検査値とを用いた所定の演算によって相対時間コードを生成し、
   前記動作認証手段は、前記基板認証手段によって認証された認証コードと、前記受信手段によって受信された相対時間コードとを用いた所定の演算の演算結果を前記制御コマンド送信時の前記主制御部の動作順序を認証するための、前記計時手段によって計時された相対時間に関する検査値として、前記動作順序の認証をおこなうことを特徴とする請求項１または２に記載の電子機器。
4. 前記認証コード生成手段は、前記相対時間コード生成手段によって前記相対時間コードの生成に利用される情報の一部もしくはすべてと、前記主制御部の誤り検査値とを用いた所定の演算によって認証コードを生成し、
   前記基板認証手段は、前記動作認証手段によって認証された相対時間コードと、前記受信手段によって受信された認証コードとを用いた所定の演算の演算結果を前記主制御部の誤り検査値として、前記主制御部の認証をおこなうことを特徴とする請求項１または２に記載の電子機器。
5. 制御コマンドを送信して周辺基板の動作を制御する主制御基板であって、
   前記周辺基板に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成手段と、
   他の手段から独立してフリーランに計時をおこなう計時手段と、
   指定されたタイミングで前記計時手段から取得した計時時間の情報から相対時間コードを生成する相対時間コード生成手段と、
   前記制御コマンド、前記認証コードおよび前記相対時間コードを前記周辺基板に送信する送信手段と、
   を備えることを特徴とする主制御基板。
6. 前記認証コード生成手段によって生成された認証コードと、前記相対時間コード生成手段によって生成された相対時間コードとを前記制御コマンドに付加する付加手段とを備え、
   前記送信手段は、前記付加手段によって前記認証コードと前記相対時間コードとが付加された制御コマンドを前記周辺基板に送信することを特徴とする請求項５に記載の主制御基板。
7. 主制御基板から送信された制御コマンドに応じて所定の動作をおこなう周辺基板であって、
   前記主制御基板から送信された前記制御コマンドと、前記主制御基板を認証するための認証コードと、前記制御コマンド送信時の前記主制御基板の動作順序を認証するための相対時間コードとを受信する受信手段と、
   前記受信手段によって受信された認証コードを用いて、前記主制御基板を認証する基板認証手段と、
   前記受信手段によって受信された相対時間コードを用いて、前記制御コマンド送信時の前記主制御基板の動作順序を認証する動作認証手段と、
   前記基板認証手段による認証と、前記動作認証手段による認証との双方が成立した場合に、前記主制御基板が正しい制御コマンドを出力していると認証する制御コマンド認証手段と、
   を備えることを特徴とする周辺基板。
8. 前記受信手段は、前記制御コマンドとともに、前記認証コードと前記相対時間コードとを受信しなかった場合、前記制御コマンドに前記認証コードと前記相対時間コードとが付加されているか否かを判断し、
   前記認証コードと前記相対時間コードとが付加されていると判断された場合に、
   前記基板認証手段は、前記コマンドに付加されている認証コードを用いて、前記主制御基板を認証し、
   前記動作認証手段は、前記コマンドに付加されている相対時間コードを用いて、前記制御コマンド送信時の前記主制御基板の動作順序を認証することを特徴とする請求項８に記載の周辺基板。
9. 制御コマンドを送信する主制御部と、前記主制御部から送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器における認証方法であって、
   前記主制御部において、
   前記周辺部に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成工程と、
   他の手段から独立してフリーランに計時をおこなう計時手段から指定されたタイミングで計時時間の情報を取得し、当該情報から相対時間コードを生成する相対時間コード生成工程と、
   前記認証コード生成工程によって生成された認証コードと、前記相対時間コード生成工程によって生成された相対時間コードとを前記制御コマンドに付加する付加工程と、
   前記制御コマンドを前記周辺部に送信する送信工程と、を含み、
   前記周辺部において、
   前記送信工程によって送信された前記制御コマンドを受信する受信工程と、
   前記受信工程によって受信された制御コマンドに付加された認証コードを用いて、前記主制御部を認証する基板認証工程と、
   前記受信工程によって受信された制御コマンドに付加された相対時間コードを用いて、前記制御コマンド送信時の前記主制御部の動作順序を認証する動作認証工程と、
   前記基板認証工程による認証と、前記動作認証工程による認証との双方が成立した場合に、前記主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証工程と、
   を含むことを特徴とする認証方法。
10. 制御コマンドを送信する主制御部と、前記主制御部から送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器における認証方法であって、
    前記主制御部において、
    前記周辺部に送信する前記制御コマンドが所定の制御コマンドである場合、前記主制御部を認証するための認証コードを生成する認証コード生成工程と、
    他の手段から独立してフリーランに計時をおこなう計時手段から指定されたタイミングで計時情報を取得し、当該情報から相対時間コードを生成する相対時間コード生成工程と、
    前記制御コマンド、前記認証コードおよび前記相対時間コードを前記周辺部に送信する送信工程と、を含み、
    前記周辺部において、
    前記送信工程によって送信された前記制御コマンド、前記認証コードおよび前記相対時間コードを受信する受信工程と、
    前記受信工程によって受信された認証コードを用いて、前記主制御部を認証する基板認証工程と、
    前記受信工程によって受信された相対時間コードを用いて、前記制御コマンド送信時の前記主制御部の動作順序を認証する動作認証工程と、
    前記基板認証工程による認証と、前記動作認証工程による認証との双方が成立した場合に、前記主制御部が正しい制御コマンドを出力していると認証する制御コマンド認証工程と、
    を含むことを特徴とする認証方法。
11. 請求項９または１０に記載の認証方法をコンピュータに実行させることを特徴とする認証プログラム。

Images