JP2009260619A - Distribution type amplifier - Google Patents

Distribution type amplifier Download PDF

Info

Publication number
JP2009260619A
JP2009260619A JP2008106812A JP2008106812A JP2009260619A JP 2009260619 A JP2009260619 A JP 2009260619A JP 2008106812 A JP2008106812 A JP 2008106812A JP 2008106812 A JP2008106812 A JP 2008106812A JP 2009260619 A JP2009260619 A JP 2009260619A
Authority
JP
Japan
Prior art keywords
lines
line
distributed amplifier
input signal
connection wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008106812A
Other languages
Japanese (ja)
Inventor
Takaaki Murakami
隆昭 村上
Takashi Kawakami
剛史 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008106812A priority Critical patent/JP2009260619A/en
Publication of JP2009260619A publication Critical patent/JP2009260619A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a distribution type amplifier of a small layout area. <P>SOLUTION: The distribution type amplifier includes: a plurality of first lines 1 arranged in parallel to each other and respectively configuring the primary side of a slab type transformer; a plurality of second lines 2 alternately arranged in parallel to the plurality of first lines 1 and respectively configuring the secondary side of the slab type transformer; connection wiring 5 for serially connecting the plurality of second lines 2 to an output terminal 6; and N-type transistors 3 and 4 provided corresponding to the respective first lines 1, for amplifying differential input signals +Vin and -Vin and supplying them to the corresponding first lines 1. Thus, since the plurality of slab type transformers are arranged in parallel, the layout area can be small. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は分布型増幅器に関し、特に、複数のスラブ型トランスを直列に接続して電力合成を行なう分布型増幅器に関する。   The present invention relates to a distributed amplifier, and more particularly to a distributed amplifier that performs power combining by connecting a plurality of slab transformers in series.

近年、ドレイン耐圧の低いCMOSトランジスタを用いた高出力増幅器として分布型増幅器が注目されている。たとえば特許文献1には、4段の差動増幅器の出力を環状に配置された4つのスラブ型トランスを用いて電力合成する分布型増幅器が開示されている。   In recent years, distributed amplifiers have attracted attention as high-power amplifiers using CMOS transistors with low drain breakdown voltage. For example, Patent Document 1 discloses a distributed amplifier that synthesizes power using outputs of four differential amplifiers using four slab transformers arranged in a ring shape.

このような分布型増幅器の高出力化を図る方法としては、各段の差動増幅器の出力を大きくする第1の方法と、差動増幅器の段数を増やす第2の方法がある。第1の方法は、差動増幅器に含まれるCMOSトランジスタの耐圧によって律速され、上限がある。差動増幅器にカスコード接続を適用してCMOSトランジスタへの印加電圧を低減させた例もあるが、ICでは電源電圧に制限があるため高出力化には限りがある。したがって、分布型増幅器の高出力化には、差動増幅器の段数を増やす第2の方法が最も有効である。
特表2005−503679号公報
As a method for increasing the output of such a distributed amplifier, there are a first method for increasing the output of the differential amplifier at each stage and a second method for increasing the number of stages of the differential amplifier. The first method is limited by the breakdown voltage of the CMOS transistor included in the differential amplifier, and has an upper limit. Although there is an example in which the cascode connection is applied to the differential amplifier to reduce the voltage applied to the CMOS transistor, there is a limit to increasing the output because the power supply voltage is limited in the IC. Therefore, the second method of increasing the number of stages of the differential amplifier is most effective for increasing the output of the distributed amplifier.
JP 2005-503679 Gazette

しかし、特許文献1の分布型増幅器では、複数のスラブ型トランスを環状に配置するので、差動増幅器の段数を増やすと、レイアウト面積が増大するという問題があった。レイアウト面積の増大を抑制する方法として、スラブ型トランスの寸法を小さくすることも考えられるが、スラブ型トランスの長さは1次側から2次側への電力伝送効率に関係するため、一定以上の長さが必要である。   However, in the distributed amplifier of Patent Document 1, since a plurality of slab transformers are arranged in a ring shape, there is a problem that the layout area increases when the number of differential amplifiers is increased. Although it is conceivable to reduce the size of the slab type transformer as a method for suppressing the increase in layout area, the length of the slab type transformer is related to the power transmission efficiency from the primary side to the secondary side. Is required.

それゆえに、この発明の主たる目的は、レイアウト面積が小さな分布型増幅器を提供することである。   Therefore, a main object of the present invention is to provide a distributed amplifier having a small layout area.

この発明に係る分布型増幅器は、入力信号を増幅して出力端子に出力する分布型増幅器であって、複数の第1の線路と、複数の第2の線路と、接続配線と、増幅回路とを備える。複数の第1の線路は、互いに平行に配置され、各々がスラブ型トランスの1次側を構成する。複数の第2の線路は、複数の第1の線路と平行に交互に配置され、各々がスラブ型トランスの2次側を構成する。接続配線は、出力端子に対して複数の第2の線路を直列接続する。増幅回路は、各第1の線路に対応して設けられ、入力信号を増幅して対応の第1の線路に与える。   A distributed amplifier according to the present invention is a distributed amplifier that amplifies an input signal and outputs the amplified signal to an output terminal, and includes a plurality of first lines, a plurality of second lines, a connection wiring, an amplifier circuit, Is provided. The plurality of first lines are arranged in parallel to each other, and each constitutes a primary side of the slab transformer. The plurality of second lines are alternately arranged in parallel with the plurality of first lines, and each constitutes a secondary side of the slab transformer. The connection wiring connects a plurality of second lines in series with the output terminal. The amplifier circuit is provided corresponding to each first line, amplifies the input signal, and applies the amplified signal to the corresponding first line.

また、この発明に係る他の分布型増幅器は、入力信号を増幅して出力端子に出力する分布型増幅器であって、複数の第1の線路と、複数の第2の線路と、接続配線と、増幅回路とを備える。複数の第1の線路は、互いに平行に配置され、各々がスラブ型トランスの1次側を構成する。複数の第1の線路は、予め2本ずつグループ化されて複数の第1の線路グループを構成し、各第1の線路グループに属する2本の第1の線路の一方端は互いに接続されている。複数の第2の線路は、複数の第1の線路グループと平行に交互に配置され、各々がスラブ型トランスの2次側を構成する。接続配線は、出力端子に対して複数の第2の線路を直列接続する。増幅回路は、各第1の線路グループに対応して設けられ、入力信号を増幅して対応の2本の第1の線路の他方端間に与える。   Another distributed amplifier according to the present invention is a distributed amplifier that amplifies an input signal and outputs the amplified signal to an output terminal, and includes a plurality of first lines, a plurality of second lines, a connection wiring, And an amplifier circuit. The plurality of first lines are arranged in parallel to each other, and each constitutes a primary side of the slab transformer. The plurality of first lines are grouped in advance two by two to form a plurality of first line groups, and one ends of the two first lines belonging to each first line group are connected to each other. Yes. The plurality of second lines are alternately arranged in parallel with the plurality of first line groups, and each constitutes a secondary side of the slab transformer. The connection wiring connects a plurality of second lines in series with the output terminal. The amplifier circuit is provided corresponding to each first line group, amplifies the input signal, and applies it between the other ends of the two corresponding first lines.

この発明に係る分布型増幅器では、複数のスラブ型トランスの第1および第2の線路の全てが平行に配置されているので、複数のスラブ型トランスが環状に配置されていた従来に比べ、レイアウト面積の低減化を図ることができる。   In the distributed amplifier according to the present invention, since all of the first and second lines of the plurality of slab transformers are arranged in parallel, the layout is compared with the conventional arrangement in which the plurality of slab transformers are arranged in a ring shape. The area can be reduced.

[実施の形態1]
図1は、この発明の実施の形態1による分布型増幅器のレイアウトを示す上面図である。図1において、この分布型増幅器は、基板(図示せず)上に形成された複数(図では4本)の第1の線路1と複数(図では5本)の第2の線路2とを備える。基板の表面には、複数の導電層が互い絶縁されて積層されている。複数の第1の線路1と複数の第2の線路2は、複数の導電層のうちの第1の導電層で形成され、互いに平行に配置され、かつ交互に配置されている。第1および第2の線路1,2の各々は、分布定数型線路である。第1の線路1はスラブ型トランスの1次側を構成し、第2の線路2はスラブ型トランスの2次側を構成する。したがって、1本の第1の線路1と、それに隣接する2本の第2の線路2とは、1つのスラブ型トランスを構成する。このように2本の第2の線路2で1本の第1の線路1を挟み込むことにより、第1の線路1から第2の線路2へ電力が効率的に伝達される。
[Embodiment 1]
1 is a top view showing a layout of a distributed amplifier according to a first embodiment of the present invention. In FIG. 1, this distributed amplifier includes a plurality (four in the figure) of first lines 1 and a plurality (five in the figure) of second lines 2 formed on a substrate (not shown). Prepare. A plurality of conductive layers are laminated on the surface of the substrate while being insulated from each other. The plurality of first lines 1 and the plurality of second lines 2 are formed of the first conductive layer among the plurality of conductive layers, are arranged in parallel to each other, and are alternately arranged. Each of the first and second lines 1 and 2 is a distributed constant type line. The first line 1 constitutes the primary side of the slab type transformer, and the second line 2 constitutes the secondary side of the slab type transformer. Accordingly, one first line 1 and two second lines 2 adjacent to it constitute one slab type transformer. In this way, by sandwiching one first line 1 between two second lines 2, power is efficiently transmitted from the first line 1 to the second line 2.

各第1の線路1には、増幅回路となるN型MOSトランジスタ3,4が設けられている。N型MOSトランジスタ3は、第1の線路1の一方端と接地電圧GNDのラインとの間に接続され、そのゲートは入力信号+Vinを受ける。N型MOSトランジスタ4は、第1の線路1の他方端と接地電圧GNDのラインとの間に接続され、そのゲートは入力信号+Vinと逆位相の信号−Vinを受ける。つまり、スラブ型トランスの両端には差動信号が入力される。なお、この増幅回路は、N型MOSトランジスタ3,4に限定されるものではない。信号+Vinは、たとえば、周波数が900M〜5GHz程度の正弦波信号が規格に従って変調されたものである。   Each first line 1 is provided with N-type MOS transistors 3 and 4 serving as amplifier circuits. N-type MOS transistor 3 is connected between one end of first line 1 and the ground voltage GND line, and has a gate receiving input signal + Vin. The N-type MOS transistor 4 is connected between the other end of the first line 1 and the ground voltage GND line, and has a gate receiving a signal −Vin having a phase opposite to that of the input signal + Vin. That is, a differential signal is input to both ends of the slab type transformer. This amplifier circuit is not limited to the N-type MOS transistors 3 and 4. For example, the signal + Vin is obtained by modulating a sine wave signal having a frequency of about 900 M to 5 GHz according to the standard.

各第1の線路1の中央部には、電源電圧Vdが印加されている。第1の線路1の中央部にボンディングワイヤの一方端を接続し、ボンディングワイヤの他方端から電源電圧Vdを印加するとよい。あるいは、第1の線路1を構成する第1の導電層と異なる導電層で電源配線を形成し、電源配線と第1の線路1の中央部との間をスルーホールで接続し、電源配線から電源電圧Vdを印加してもよい。   A power supply voltage Vd is applied to the center of each first line 1. It is preferable to connect one end of the bonding wire to the center of the first line 1 and apply the power supply voltage Vd from the other end of the bonding wire. Alternatively, the power supply wiring is formed of a conductive layer different from the first conductive layer constituting the first line 1, and the power supply wiring and the central portion of the first line 1 are connected by a through hole. A power supply voltage Vd may be applied.

複数の第2の線路2は、出力端子6と接地電圧GNDのラインとの間に接続配線5によって直列接続されている。具体的には、図1中の左端の第2の線路2の下端が接地電圧GNDのラインに接続され、各第2の線路2の上端が図1中の右側の第2の線路2の下端に接続され、図1中の右端の第2の線路2の上端が出力端子6に接続される。接続配線5は、複数の導電層のうちの第1の導電層と異なる第2の導電層で形成される。   The plurality of second lines 2 are connected in series by a connection wiring 5 between the output terminal 6 and the line of the ground voltage GND. Specifically, the lower end of the second line 2 at the left end in FIG. 1 is connected to the line of the ground voltage GND, and the upper end of each second line 2 is the lower end of the second line 2 at the right side in FIG. The upper end of the second line 2 at the right end in FIG. 1 is connected to the output terminal 6. The connection wiring 5 is formed of a second conductive layer different from the first conductive layer among the plurality of conductive layers.

このように第1および第2の線路1,2と接続配線5とを別の導電層で形成するのは、互いに異なる方向の成分を持つ電流が流れる第2の線路2と接続配線5を同じ導電層で形成すると、第1の線路1から第2の線路2に伝達された信号が減衰し、増幅率が低下してしまうからである。したがって、第2の線路2と接続配線5が直角になる領域では、必ずしも第2の線路2と接続配線5を別の導電層で形成する必要は無い。また、接続配線5が形成されている第2の導電層が第2の線路2が形成されている第1の導電層から離れている方が、第2の線路2における信号の減衰は生じにくい。   In this way, the first and second lines 1 and 2 and the connection wiring 5 are formed of different conductive layers because the second line 2 and the connection wiring 5 through which currents having components in different directions flow are the same. This is because if the conductive layer is formed, the signal transmitted from the first line 1 to the second line 2 is attenuated, and the amplification factor is lowered. Therefore, in the region where the second line 2 and the connection wiring 5 are at right angles, it is not always necessary to form the second line 2 and the connection wiring 5 with different conductive layers. Further, when the second conductive layer in which the connection wiring 5 is formed is farther from the first conductive layer in which the second line 2 is formed, signal attenuation in the second line 2 is less likely to occur. .

この分布型増幅器では、接続配線5の第2の線路2に対する影響をさらに低減させるために、接続配線5と第1および第2の線路1,2の間にシールド層7を配置している。シールド層7は、一定の電位に固定される。これにより、シールド層7の遮蔽効果が向上する。このシールド層7は、基板上の複数の導電層のうちの第1および第2の導電層の間の第3の導電層で形成される。第1および第2の線路1,2と接続配線5との相互干渉を十分に防止するためには、シールド層7の大きさを、第1および第2の線路1,2が配置されている領域および接続配線5が配置されている領域のいずれの領域よりも大きくすることが必要である。なお、シールド層7をメッシュ状に形成してもよいし、シールド層7に複数のスリットを形成してもよい。   In this distributed amplifier, in order to further reduce the influence of the connection wiring 5 on the second line 2, the shield layer 7 is disposed between the connection wiring 5 and the first and second lines 1 and 2. The shield layer 7 is fixed at a constant potential. Thereby, the shielding effect of the shield layer 7 is improved. The shield layer 7 is formed of a third conductive layer between the first and second conductive layers of the plurality of conductive layers on the substrate. In order to sufficiently prevent mutual interference between the first and second lines 1 and 2 and the connection wiring 5, the size of the shield layer 7 is set so that the first and second lines 1 and 2 are arranged. It is necessary to make the area larger than any of the area and the area where the connection wiring 5 is disposed. The shield layer 7 may be formed in a mesh shape, or a plurality of slits may be formed in the shield layer 7.

次に、この分布型増幅器の動作について説明する。信号+Vinを各N型MOSトランジスタ3のゲートに入力するとともに、信号+Vinと逆相の信号−Vinを各N型MOSトランジスタ4のゲートに入力すると、各第1の線路1はスラブ型トランスの1次側として機能し、各第1の線路1の両端間には差動信号2Vinを増幅した信号が発生する。第1の線路1の信号は、スラブ型トランスの2次側として機能する第2の線路2に伝達される。複数の第2の線路2は、接続配線5によって出力端子6と接地電圧GNDのラインとの間に直列接続されているので、出力端子6には、複数の第2の線路2に発生した信号を合成した信号Voutが出力される。   Next, the operation of this distributed amplifier will be described. When the signal + Vin is input to the gate of each N-type MOS transistor 3 and the signal −Vin having a phase opposite to that of the signal + Vin is input to the gate of each N-type MOS transistor 4, each first line 1 is a slab type transformer 1. A signal obtained by amplifying the differential signal 2Vin is generated between both ends of each first line 1 functioning as a secondary side. The signal of the first line 1 is transmitted to the second line 2 that functions as the secondary side of the slab transformer. Since the plurality of second lines 2 are connected in series between the output terminal 6 and the ground voltage GND line by the connection wiring 5, the signal generated in the plurality of second lines 2 is connected to the output terminal 6. A signal Vout is synthesized.

この実施の形態1では、複数のスラブ型トランスの第1および第2の線路1,2の全てが平行に配置されているので、複数のスラブ型トランスが環状に配置されていた従来に比べ、レイアウト面積の低減化を図ることができる。   In the first embodiment, since all of the first and second lines 1 and 2 of the plurality of slab type transformers are arranged in parallel, compared to the conventional case where the plurality of slab type transformers are arranged in a ring shape, The layout area can be reduced.

なお、段間にキャパシタを接続する場合は、2つの導電層を用いてMIM構造のキャパシタを形成するか、あるいは基板内の接合容量を用いてキャパシタを形成すればよい。また、キャパシタは、図1の分布型増幅器で使用した導電層とは異なる導電層を使用して段間に容易に接続することができる。   Note that when a capacitor is connected between stages, a capacitor having an MIM structure may be formed using two conductive layers, or a capacitor may be formed using a junction capacitance in a substrate. Also, the capacitor can be easily connected between stages using a conductive layer different from the conductive layer used in the distributed amplifier of FIG.

また、この実施の形態1では、4段構成の分布型増幅器について説明したが、第1および第2の線路1,2とN型MOSトランジスタ3,4からなる基本ユニットの数を増やすことにより、5段構成以上の分布型増幅器を容易に構成できる。以下、実施の形態1の種々の変更例について説明する。   In the first embodiment, the four-stage distributed amplifier has been described. However, by increasing the number of basic units including the first and second lines 1 and 2 and the N-type MOS transistors 3 and 4, A distributed amplifier having a five-stage configuration or more can be easily configured. Hereinafter, various modifications of the first embodiment will be described.

図2の変更例1では、各N型MOSトランジスタ3に対応してチョークインダクタ8が設けられ、各N型MOSトランジスタ4に対応してチョークインダクタ9が設けられる。各チョークインダクタ8の一方端子は電源電圧Vdを受け、その他方端子は対応のN型MOSトランジスタ3のドレインに接続される。各チョークインダクタ9の一方端子は電源電圧Vdを受け、その他方端子は対応のN型MOSトランジスタ4のドレインに接続される。   2, choke inductors 8 are provided corresponding to the respective N-type MOS transistors 3, and choke inductors 9 are provided corresponding to the respective N-type MOS transistors 4. One terminal of each choke inductor 8 receives power supply voltage Vd, and the other terminal is connected to the drain of the corresponding N-type MOS transistor 3. One terminal of each choke inductor 9 receives power supply voltage Vd, and the other terminal is connected to the drain of the corresponding N-type MOS transistor 4.

すなわち、実施の形態1では、ボンディングワイヤなどを介して電源電圧Vdを第1の線路1の中央部に供給したのに対し、この変更例では、チョークインダクタ8,9を介して電源電圧VdをN型MOSトランジスタ3,4のドレインに供給する。したがって、この変更例では、ボンディングワイヤを接続するためのパッドを第1の線路1上に形成する必要がないので、第1の線路1の線幅を狭くすることができ、レイアウト面積をさらに低減化することができる。   That is, in the first embodiment, the power supply voltage Vd is supplied to the central portion of the first line 1 via a bonding wire or the like, whereas in this modification, the power supply voltage Vd is supplied via the choke inductors 8 and 9. This is supplied to the drains of the N-type MOS transistors 3 and 4. Therefore, in this modified example, it is not necessary to form a pad for connecting a bonding wire on the first line 1, so that the line width of the first line 1 can be reduced and the layout area is further reduced. Can be

また、図3の変更例では、全N型MOSトランジスタ3のドレインが共通接続され、1つのチョークインダクタ8が全N型MOSトランジスタ3に共通に設けられる。チョークインダクタ8の一方端子に電源電圧Vdが印加され、その他方端子8が全N型MOSトランジスタ3のドレインに接続される。また、全N型MOSトランジスタ4のドレインが共通接続され、1つのチョークインダクタ9が全N型MOSトランジスタ4に共通に設けられる。チョークインダクタ9の一方端子に電源電圧Vdが印加され、その他方端子9が全N型MOSトランジスタ4のドレインに接続される。この変更例では、図2の変更例に比べて、チョークインダクタ8,9の数が少なくて済む。したがって、チョークインダクタ8,9をオンチップで形成する場合には、チップ面積の削減が可能となる。また、チョークインダクタ8,9を外付け部品にする場合は、部品点数の削減が可能となる。   In the modified example of FIG. 3, the drains of all N-type MOS transistors 3 are commonly connected, and one choke inductor 8 is provided in common to all N-type MOS transistors 3. The power supply voltage Vd is applied to one terminal of the choke inductor 8, and the other terminal 8 is connected to the drain of the all N-type MOS transistor 3. The drains of all N-type MOS transistors 4 are connected in common, and one choke inductor 9 is provided in common to all N-type MOS transistors 4. The power supply voltage Vd is applied to one terminal of the choke inductor 9, and the other terminal 9 is connected to the drain of the all N-type MOS transistor 4. In this modified example, the number of choke inductors 8 and 9 can be reduced compared to the modified example of FIG. Therefore, when the choke inductors 8 and 9 are formed on-chip, the chip area can be reduced. Further, when the choke inductors 8 and 9 are external parts, the number of parts can be reduced.

また、図4の変更例では、接続配線5のうちの、各第2の線路2の図中の上端と、その右側の第2の線路2の下端とを接続する部分が、第1および第2の線路1,2に対して斜めに配置される。接続配線5と第1および第2の線路1,2との間の角度が90度に近いほど、第1および第2の線路1,2に対する接続配線5の影響が軽減される。   Further, in the modified example of FIG. 4, the portion of the connection wiring 5 that connects the upper end in the drawing of each second line 2 and the lower end of the second line 2 on the right side thereof is the first and second 2 are arranged obliquely with respect to the lines 1 and 2. As the angle between the connection wiring 5 and the first and second lines 1 and 2 is closer to 90 degrees, the influence of the connection wiring 5 on the first and second lines 1 and 2 is reduced.

また、図5の変更例では、接続配線5のうちの、各第2の線路2の図中の上端と、その右側の第2の線路2の下端とを接続する部分が、直角配線部5aと斜め配線部5b,5cで構成される。直角配線部5aは、第1の線路1の中央部に対して直角に配置される。斜め配線部5bは、左側の第2の線路2の上端と直角配線部5aの右端との間に接続される。斜め配線部5cは、直角配線部5aの左端と左側の第2の線路2の下端との間に接続される。このように直角配線部5aを設けることにより、斜め配線部5b,5cと第1および第2の線路1,2との間の角度を90度に近付けることができ、第1および第2の線路1,2に対する接続配線5の影響を小さくすることができる。   Further, in the modified example of FIG. 5, the portion of the connection wiring 5 that connects the upper end in the drawing of each second line 2 and the lower end of the second line 2 on the right side thereof is a right-angle wiring part 5 a. And diagonal wiring portions 5b and 5c. The right-angle wiring portion 5 a is disposed at a right angle with respect to the center portion of the first line 1. The diagonal wiring portion 5b is connected between the upper end of the left second line 2 and the right end of the right-angle wiring portion 5a. The diagonal wiring portion 5c is connected between the left end of the right-angle wiring portion 5a and the lower end of the left second line 2. By providing the right-angle wiring portion 5a in this way, the angle between the oblique wiring portions 5b and 5c and the first and second lines 1 and 2 can be brought close to 90 degrees, and the first and second lines The influence of the connection wiring 5 on 1 and 2 can be reduced.

なお、第1の線路1の長さ方向に複数の直角配線部5aを配列し、左側の第2の線路2の上端と右側の第2の線路2の下端との間を複数の直角配線部5aを介してジグザグに接続してもよい。直角配線部5aの数が多いほど、斜め配線部と第1および第2の線路1,2との間の角度が90度に近付く。   A plurality of right-angle wiring portions 5a are arranged in the length direction of the first line 1, and a plurality of right-angle wiring portions are provided between the upper end of the second line 2 on the left side and the lower end of the second line 2 on the right side. You may connect to a zigzag via 5a. The greater the number of right-angle wiring portions 5a, the closer the angle between the oblique wiring portions and the first and second lines 1 and 2 approaches 90 degrees.

[実施の形態2]
図6は、この発明の実施の形態2による分布型増幅器のレイアウトを示す上面図である。図6において、この分布型増幅器は、基板(図示せず)上に形成された複数(図では4本)の第1の線路1と複数(図では3本)の第2の線路2とを備える。複数の第1の線路1と複数の第2の線路2は、基板表面の導電層で形成され、互いに平行に配置されている。第1および第2の線路1,2の各々は、分布定数型線路である。複数の第1の線路1は、予め2本ずつグループ化されて複数(図では2つ)の第1の線路グループを構成している。複数の第1の線路グループと複数の第2の線路2は交互に配置される。図6では、3本の第2の線路2の間に2つの第1の線路グループが配置されている。
[Embodiment 2]
FIG. 6 is a top view showing a layout of a distributed amplifier according to the second embodiment of the present invention. In FIG. 6, this distributed amplifier includes a plurality (four in the figure) of first lines 1 and a plurality (three in the figure) of second lines 2 formed on a substrate (not shown). Prepare. The plurality of first lines 1 and the plurality of second lines 2 are formed of a conductive layer on the surface of the substrate and are arranged in parallel to each other. Each of the first and second lines 1 and 2 is a distributed constant type line. The plurality of first lines 1 are grouped in advance two by two to form a plurality (two in the figure) of first line groups. The plurality of first line groups and the plurality of second lines 2 are alternately arranged. In FIG. 6, two first line groups are arranged between the three second lines 2.

第1の線路1はスラブ型トランスの1次側を構成し、第2の線路2はスラブ型トランスの2次側を構成する。したがって、第1の線路1と、それに隣接する第2の線路2とは、1つのスラブ型トランスを構成する。同じ第1の線路グループに属する2本の第1の線路1の間の領域には、第2の線路2を設けない。同じ第1の線路グループの2本の第1の線路1の間隔は、第1の線路1に供給する電力に応じて定められ、大電力の場合には広く設定され、微小電力の場合には狭く設定される。これは、同じ第1の線路グループの2本の第1の線路1には異なる方向の電流が流れるため、第2の線路2に伝達する電力を互いに弱め合うからである。   The first line 1 constitutes the primary side of the slab type transformer, and the second line 2 constitutes the secondary side of the slab type transformer. Therefore, the first line 1 and the second line 2 adjacent thereto constitute one slab type transformer. The second line 2 is not provided in the region between the two first lines 1 belonging to the same first line group. The interval between the two first lines 1 of the same first line group is determined according to the power supplied to the first line 1 and is set widely in the case of high power, and in the case of minute power. It is set narrowly. This is because currents in different directions flow through the two first lines 1 of the same first line group, so that the power transmitted to the second line 2 is weakened.

各第1の線路グループの2本の第1の線路1の一方端は、接続配線10によって互いに接続されるとともに、電源電圧Vdを受ける。また、各第1の線路グループの2本の第1の線路1の他方端には、増幅回路となるN型MOSトランジスタ3,4が設けられている。N型MOSトランジスタ3は、2本の第1の線路1のうちの一方(図では右側)の第1の線路1の他方端と接地電圧GNDのラインとの間に接続され、そのゲートは入力信号+Vinを受ける。N型MOSトランジスタ4は、2本の第1の線路1のうちの他方(図では左側)の第1の線路1の他方端と接地電圧GNDのラインとの間に接続され、そのゲートは入力信号+Vinと逆位相の信号−Vinを受ける。   One ends of the two first lines 1 of each first line group are connected to each other by the connection wiring 10 and receive the power supply voltage Vd. Further, N-type MOS transistors 3 and 4 serving as amplifier circuits are provided at the other ends of the two first lines 1 of each first line group. The N-type MOS transistor 3 is connected between the other end of the first line 1 of one of the two first lines 1 (right side in the figure) and the line of the ground voltage GND, and the gate thereof is input. Receives signal + Vin. The N-type MOS transistor 4 is connected between the other end of the first line 1 on the other (left side in the figure) of the two first lines 1 and the line of the ground voltage GND, and the gate thereof is input. A signal −Vin having a phase opposite to that of the signal + Vin is received.

複数の第2の線路2は、出力端子6と接地電圧GNDのラインとの間に接続配線11によって直列接続されている。具体的には、図6中の左端の第2の線路2の下端が接地電圧GNDのラインに接続され、その第2の線路2の上端が図6中の中央の第2の線路2の上端に接続される。中央の第2の線路2の下端は、図6中の右端の第2の線路2の下端に接続され、その上端が出力端子6に接続される。したがって、出力端子6には、複数の第2の線路2に発生した信号を合成した信号Voutが出力される。   The plurality of second lines 2 are connected in series by a connection wiring 11 between the output terminal 6 and the line of the ground voltage GND. Specifically, the lower end of the second line 2 at the left end in FIG. 6 is connected to the line of the ground voltage GND, and the upper end of the second line 2 is the upper end of the center second line 2 in FIG. Connected to. The lower end of the central second line 2 is connected to the lower end of the right second line 2 in FIG. 6, and the upper end is connected to the output terminal 6. Therefore, a signal Vout obtained by synthesizing signals generated on the plurality of second lines 2 is output to the output terminal 6.

この実施の形態2でも、実施の形態1と同じ効果が得られる。
また、この実施の形態2では、2本の第1の線路1を用いて1段の増幅器を構成しているので、第1および第2の線路1,2の長さを短くすることも可能である。しかし、面積削減の効果は実施の形態1に比べると若干劣る。一方、2本の第2の線路2の一方端同士、または2本の第2の線路2の他方端同士を接続すればよいので、接続配線11を短くすることができる。また、電源電圧Vdの供給を容易に行なうことができる。
Also in this second embodiment, the same effect as in the first embodiment can be obtained.
In the second embodiment, the first and second lines 1 and 2 can be shortened because a single-stage amplifier is configured by using the two first lines 1. It is. However, the area reduction effect is slightly inferior to that of the first embodiment. On the other hand, since one end of the two second lines 2 or the other end of the two second lines 2 may be connected, the connection wiring 11 can be shortened. Further, the power supply voltage Vd can be easily supplied.

図7の変更例では、各第1の線路グループの2本の第1の線路1の間にシールド層12が設けられる。シールド層12は、第1および第2の線路1,2と同じ導電層で形成され、一定電位に固定される。この変更例では、シールド層12により、各第1の線路グループの2本の第1の線路1の間の相互干渉を低減することができる。   In the modification of FIG. 7, the shield layer 12 is provided between the two first lines 1 of each first line group. The shield layer 12 is formed of the same conductive layer as the first and second lines 1 and 2 and is fixed at a constant potential. In this modification, the shield layer 12 can reduce mutual interference between the two first lines 1 of each first line group.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

この発明の実施の形態1による分布型増幅器のレイアウトを示す上面図である。It is a top view which shows the layout of the distributed amplifier by Embodiment 1 of this invention. 実施の形態1の変更例を示す図である。5 is a diagram illustrating a modification example of the first embodiment. FIG. 実施の形態1の他の変更例を示す図である。It is a figure which shows the other example of a change of Embodiment 1. FIG. 実施の形態1のさらに他の変更例を示す図である。FIG. 10 is a diagram showing still another modification example of the first embodiment. 実施の形態1のさらに他の変更例を示す図である。FIG. 10 is a diagram showing still another modification example of the first embodiment. この発明の実施の形態2による分布型増幅器のレイアウトを示す上面図である。It is a top view which shows the layout of the distributed amplifier by Embodiment 2 of this invention. 実施の形態2の変更例を示す図である。It is a figure which shows the example of a change of Embodiment 2. FIG.

符号の説明Explanation of symbols

1 第1の線路、2 第2の線路、3,4 N型MOSトランジスタ、5,10,11 接続配線、5a 直角配線部、5b,5c 斜め配線部、6 出力端子、7,12 シールド層、8,9 チョークインダクタ。   DESCRIPTION OF SYMBOLS 1 1st track | line, 2nd track | line, 3,4 N-type MOS transistor, 5, 10, 11 connection wiring, 5a Right angle wiring part, 5b, 5c Diagonal wiring part, 6 Output terminal, 7, 12 Shield layer, 8,9 Choke inductor.

Claims (11)

入力信号を増幅して出力端子に出力する分布型増幅器であって、
互いに平行に配置され、各々がスラブ型トランスの1次側を構成する複数の第1の線路と、
前記複数の第1の線路と平行に交互に配置され、各々がスラブ型トランスの2次側を構成する複数の第2の線路と、
前記出力端子に対して前記複数の第2の線路を直列接続する接続配線と、
各第1の線路に対応して設けられ、前記入力信号を増幅して対応の第1の線路に与える増幅回路とを備える、分布型増幅器。
A distributed amplifier that amplifies an input signal and outputs it to an output terminal,
A plurality of first lines arranged parallel to each other, each of which constitutes a primary side of a slab transformer;
A plurality of second lines arranged alternately in parallel with the plurality of first lines, each constituting a secondary side of the slab transformer;
A connection wiring for connecting the plurality of second lines in series to the output terminal;
A distributed amplifier comprising: an amplifier circuit provided corresponding to each first line and amplifying the input signal and supplying the amplified input signal to the corresponding first line.
前記分布型増幅器は基板上に形成され、
前記基板の表面には複数の導電層が積層され、
前記第1および第2の線路は前記複数の導電層のうちの第1の導電層で形成され、
前記接続配線は、前記複数の導電層のうちの前記第1の導電層と異なる第2の導電層で形成されている、請求項1に記載の分布型増幅器。
The distributed amplifier is formed on a substrate;
A plurality of conductive layers are laminated on the surface of the substrate,
The first and second lines are formed of a first conductive layer of the plurality of conductive layers,
The distributed amplifier according to claim 1, wherein the connection wiring is formed of a second conductive layer different from the first conductive layer among the plurality of conductive layers.
前記接続配線のうちの少なくとも一部は前記第1および第2の線路に対して斜めに配置されている、請求項2に記載の分布型増幅器。   The distributed amplifier according to claim 2, wherein at least a part of the connection wiring is disposed obliquely with respect to the first and second lines. 前記接続配線のうちの少なくとも一部は前記第1および第2の線路に対して直角に配置されている、請求項2または請求項3に記載の分布型増幅器。   4. The distributed amplifier according to claim 2, wherein at least a part of the connection wiring is disposed at right angles to the first and second lines. 5. さらに、前記第1および第2の線路と前記接続配線との間に設けられたシールド層を備え、
前記シールド層は、前記複数の導電層のうちの前記第1および第2の導電層の間の第3の導電層で形成されている、請求項2から請求項4までのいずれかに記載の分布型増幅器。
Furthermore, a shield layer provided between the first and second lines and the connection wiring,
5. The shield layer according to claim 2, wherein the shield layer is formed of a third conductive layer between the first and second conductive layers of the plurality of conductive layers. 6. Distributed amplifier.
前記増幅回路は、
対応の第1の線路の一方端と基準電圧のラインとの間に接続され、そのゲートが前記入力信号を受ける第1のトランジスタと、
対応の第1の線路の他方端と前記基準電圧のラインとの間に接続され、そのゲートが前記入力信号と逆位相の信号を受ける第2のトランジスタとを含む、請求項1から請求項5までのいずれかに記載の分布型増幅器。
The amplifier circuit is
A first transistor connected between one end of the corresponding first line and a reference voltage line, the gate of which receives the input signal;
6. The second transistor connected between the other end of the corresponding first line and the reference voltage line, the second transistor receiving a signal whose phase is opposite to that of the input signal. The distributed amplifier according to any one of the above.
前記増幅回路の電源電圧は各第1の線路の中央部に印加される、請求項6に記載の分布型増幅器。   The distributed amplifier according to claim 6, wherein a power supply voltage of the amplifier circuit is applied to a central portion of each first line. さらに、前記増幅回路の電源電圧を前記第1のトランジスタのドレインに印加する第1のチョークインダクタと、
前記増幅回路の電源電圧を前記第2のトランジスタのドレインに印加する第2のチョークインダクタとを備える、請求項6に記載の分布型増幅器。
A first choke inductor that applies a power supply voltage of the amplifier circuit to a drain of the first transistor;
The distributed amplifier according to claim 6, further comprising: a second choke inductor that applies a power supply voltage of the amplifier circuit to a drain of the second transistor.
入力信号を増幅して出力端子に出力する分布型増幅器であって、
互いに平行に配置され、各々がスラブ型トランスの1次側を構成する複数の第1の線路を備え、
前記複数の第1の線路は、予め2本ずつグループ化されて複数の第1の線路グループを構成し、各第1の線路グループに属する2本の第1の線路の一方端は互いに接続され、
さらに、前記複数の第1の線路グループと平行に交互に配置され、各々がスラブ型トランスの2次側を構成する複数の第2の線路と、
前記出力端子に対して前記複数の第2の線路を直列接続する接続配線と、
各第1の線路グループに対応して設けられ、前記入力信号を増幅して対応の2本の第1の線路の他方端間に与える増幅回路とを備える、分布型増幅器。
A distributed amplifier that amplifies an input signal and outputs it to an output terminal,
Arranged in parallel to each other, each comprising a plurality of first lines constituting the primary side of the slab transformer,
The plurality of first lines are grouped in advance two by two to form a plurality of first line groups, and one ends of the two first lines belonging to each first line group are connected to each other. ,
Furthermore, a plurality of second lines arranged alternately in parallel with the plurality of first line groups, each constituting a secondary side of the slab transformer,
A connection wiring for connecting the plurality of second lines in series to the output terminal;
A distributed amplifier comprising an amplifier circuit provided corresponding to each first line group and amplifying the input signal between the other ends of the two corresponding first lines.
さらに、各第1の線路グループに対応して設けられ、対応の2本の第1の線路の間に配置されたシールド層を備える、請求項9に記載の分布型増幅器。   The distributed amplifier according to claim 9, further comprising a shield layer provided corresponding to each first line group and disposed between the corresponding two first lines. 前記増幅回路は、
対応の2本の第1の線路のうちの一方の第1の線路に対応して設けられ、対応の第1の線路の他方端と基準電圧のラインとの間に接続され、そのゲートが前記入力信号を受ける第1のトランジスタと、
対応の2本の第1の線路のうちの他方の第1の線路に対応して設けられ、対応第1の線路の他方端と前記基準電圧のラインとの間に接続され、そのゲートが前記入力信号と逆位相の信号を受ける第2のトランジスタとを含み、
前記増幅回路の電源電圧は、対応の2本の第1の線路の他方端に印加される、請求項9または請求項10に記載の分布型増幅器。
The amplifier circuit is
It is provided corresponding to one of the two corresponding first lines, connected between the other end of the corresponding first line and the reference voltage line, and its gate is A first transistor for receiving an input signal;
It is provided corresponding to the other first line of the two corresponding first lines, connected between the other end of the corresponding first line and the line of the reference voltage, and the gate thereof is A second transistor for receiving an input signal and an antiphase signal;
The distributed amplifier according to claim 9 or 10, wherein the power supply voltage of the amplifier circuit is applied to the other ends of the two corresponding first lines.
JP2008106812A 2008-04-16 2008-04-16 Distribution type amplifier Pending JP2009260619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008106812A JP2009260619A (en) 2008-04-16 2008-04-16 Distribution type amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008106812A JP2009260619A (en) 2008-04-16 2008-04-16 Distribution type amplifier

Publications (1)

Publication Number Publication Date
JP2009260619A true JP2009260619A (en) 2009-11-05

Family

ID=41387485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008106812A Pending JP2009260619A (en) 2008-04-16 2008-04-16 Distribution type amplifier

Country Status (1)

Country Link
JP (1) JP2009260619A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503679A (en) * 2000-10-10 2005-02-03 カリフォルニア・インスティテュート・オブ・テクノロジー Structure of distributed annular power amplifier
JP2006295896A (en) * 2005-04-14 2006-10-26 Korea Advanced Inst Of Science & Technology Transmission line transformer
JP2007288780A (en) * 2006-04-12 2007-11-01 Korea Advanced Inst Of Science & Technology Power amplifier using transmission line transformer
JP2008011526A (en) * 2006-06-26 2008-01-17 Korea Advanced Inst Of Science & Technology Power amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503679A (en) * 2000-10-10 2005-02-03 カリフォルニア・インスティテュート・オブ・テクノロジー Structure of distributed annular power amplifier
JP2006295896A (en) * 2005-04-14 2006-10-26 Korea Advanced Inst Of Science & Technology Transmission line transformer
JP2007288780A (en) * 2006-04-12 2007-11-01 Korea Advanced Inst Of Science & Technology Power amplifier using transmission line transformer
JP2008011526A (en) * 2006-06-26 2008-01-17 Korea Advanced Inst Of Science & Technology Power amplifier

Similar Documents

Publication Publication Date Title
US7936215B2 (en) Multi-segment primary and multi-turn secondary transformer for power amplifier systems
US7880547B2 (en) Systems and methods for power amplifiers with voltage boosting multi-primary transformers
JP5530265B2 (en) Power amplifier
US9082543B2 (en) Inductor
US8314658B2 (en) Power amplifier
TWI479801B (en) Transformer coupled distributed amplifier
JP2011182107A (en) Power amplifier device
JP2010147574A (en) Power amplifier
JP5828768B2 (en) Protection circuit
JP2008011526A (en) Power amplifier
US7812671B2 (en) Transformer and structure thereof and power amplifier
JP6384547B2 (en) Transistor package, amplifier circuit including the same, and transistor configuration method
JP2008131645A (en) Power amplifier using power coupler
KR100882131B1 (en) Integrated passive device
JP2009260619A (en) Distribution type amplifier
JP2008263432A (en) Distribution type power amplifier
KR101003810B1 (en) Power Amplifier
US9294040B1 (en) Power amplifier and transmission device
JP2005101871A (en) Distributed amplifier
EP3462608A1 (en) Amplifier
US20160322943A1 (en) Circuits for low noise amplifiers
KR20130083382A (en) Switching circuit and envelope signal amplifier
US20140357204A1 (en) Signal Processing
JP4425755B2 (en) Differential amplifier circuit
JP2006100676A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100602

A621 Written request for application examination

Effective date: 20110216

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20120207

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120605

Free format text: JAPANESE INTERMEDIATE CODE: A02