JP2009260619A - Distribution type amplifier - Google Patents
Distribution type amplifier Download PDFInfo
- Publication number
- JP2009260619A JP2009260619A JP2008106812A JP2008106812A JP2009260619A JP 2009260619 A JP2009260619 A JP 2009260619A JP 2008106812 A JP2008106812 A JP 2008106812A JP 2008106812 A JP2008106812 A JP 2008106812A JP 2009260619 A JP2009260619 A JP 2009260619A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- line
- distributed amplifier
- input signal
- connection wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
Abstract
Description
この発明は分布型増幅器に関し、特に、複数のスラブ型トランスを直列に接続して電力合成を行なう分布型増幅器に関する。 The present invention relates to a distributed amplifier, and more particularly to a distributed amplifier that performs power combining by connecting a plurality of slab transformers in series.
近年、ドレイン耐圧の低いCMOSトランジスタを用いた高出力増幅器として分布型増幅器が注目されている。たとえば特許文献1には、4段の差動増幅器の出力を環状に配置された4つのスラブ型トランスを用いて電力合成する分布型増幅器が開示されている。
In recent years, distributed amplifiers have attracted attention as high-power amplifiers using CMOS transistors with low drain breakdown voltage. For example,
このような分布型増幅器の高出力化を図る方法としては、各段の差動増幅器の出力を大きくする第1の方法と、差動増幅器の段数を増やす第2の方法がある。第1の方法は、差動増幅器に含まれるCMOSトランジスタの耐圧によって律速され、上限がある。差動増幅器にカスコード接続を適用してCMOSトランジスタへの印加電圧を低減させた例もあるが、ICでは電源電圧に制限があるため高出力化には限りがある。したがって、分布型増幅器の高出力化には、差動増幅器の段数を増やす第2の方法が最も有効である。
しかし、特許文献1の分布型増幅器では、複数のスラブ型トランスを環状に配置するので、差動増幅器の段数を増やすと、レイアウト面積が増大するという問題があった。レイアウト面積の増大を抑制する方法として、スラブ型トランスの寸法を小さくすることも考えられるが、スラブ型トランスの長さは1次側から2次側への電力伝送効率に関係するため、一定以上の長さが必要である。
However, in the distributed amplifier of
それゆえに、この発明の主たる目的は、レイアウト面積が小さな分布型増幅器を提供することである。 Therefore, a main object of the present invention is to provide a distributed amplifier having a small layout area.
この発明に係る分布型増幅器は、入力信号を増幅して出力端子に出力する分布型増幅器であって、複数の第1の線路と、複数の第2の線路と、接続配線と、増幅回路とを備える。複数の第1の線路は、互いに平行に配置され、各々がスラブ型トランスの1次側を構成する。複数の第2の線路は、複数の第1の線路と平行に交互に配置され、各々がスラブ型トランスの2次側を構成する。接続配線は、出力端子に対して複数の第2の線路を直列接続する。増幅回路は、各第1の線路に対応して設けられ、入力信号を増幅して対応の第1の線路に与える。 A distributed amplifier according to the present invention is a distributed amplifier that amplifies an input signal and outputs the amplified signal to an output terminal, and includes a plurality of first lines, a plurality of second lines, a connection wiring, an amplifier circuit, Is provided. The plurality of first lines are arranged in parallel to each other, and each constitutes a primary side of the slab transformer. The plurality of second lines are alternately arranged in parallel with the plurality of first lines, and each constitutes a secondary side of the slab transformer. The connection wiring connects a plurality of second lines in series with the output terminal. The amplifier circuit is provided corresponding to each first line, amplifies the input signal, and applies the amplified signal to the corresponding first line.
また、この発明に係る他の分布型増幅器は、入力信号を増幅して出力端子に出力する分布型増幅器であって、複数の第1の線路と、複数の第2の線路と、接続配線と、増幅回路とを備える。複数の第1の線路は、互いに平行に配置され、各々がスラブ型トランスの1次側を構成する。複数の第1の線路は、予め2本ずつグループ化されて複数の第1の線路グループを構成し、各第1の線路グループに属する2本の第1の線路の一方端は互いに接続されている。複数の第2の線路は、複数の第1の線路グループと平行に交互に配置され、各々がスラブ型トランスの2次側を構成する。接続配線は、出力端子に対して複数の第2の線路を直列接続する。増幅回路は、各第1の線路グループに対応して設けられ、入力信号を増幅して対応の2本の第1の線路の他方端間に与える。 Another distributed amplifier according to the present invention is a distributed amplifier that amplifies an input signal and outputs the amplified signal to an output terminal, and includes a plurality of first lines, a plurality of second lines, a connection wiring, And an amplifier circuit. The plurality of first lines are arranged in parallel to each other, and each constitutes a primary side of the slab transformer. The plurality of first lines are grouped in advance two by two to form a plurality of first line groups, and one ends of the two first lines belonging to each first line group are connected to each other. Yes. The plurality of second lines are alternately arranged in parallel with the plurality of first line groups, and each constitutes a secondary side of the slab transformer. The connection wiring connects a plurality of second lines in series with the output terminal. The amplifier circuit is provided corresponding to each first line group, amplifies the input signal, and applies it between the other ends of the two corresponding first lines.
この発明に係る分布型増幅器では、複数のスラブ型トランスの第1および第2の線路の全てが平行に配置されているので、複数のスラブ型トランスが環状に配置されていた従来に比べ、レイアウト面積の低減化を図ることができる。 In the distributed amplifier according to the present invention, since all of the first and second lines of the plurality of slab transformers are arranged in parallel, the layout is compared with the conventional arrangement in which the plurality of slab transformers are arranged in a ring shape. The area can be reduced.
[実施の形態1]
図1は、この発明の実施の形態1による分布型増幅器のレイアウトを示す上面図である。図1において、この分布型増幅器は、基板(図示せず)上に形成された複数(図では4本)の第1の線路1と複数(図では5本)の第2の線路2とを備える。基板の表面には、複数の導電層が互い絶縁されて積層されている。複数の第1の線路1と複数の第2の線路2は、複数の導電層のうちの第1の導電層で形成され、互いに平行に配置され、かつ交互に配置されている。第1および第2の線路1,2の各々は、分布定数型線路である。第1の線路1はスラブ型トランスの1次側を構成し、第2の線路2はスラブ型トランスの2次側を構成する。したがって、1本の第1の線路1と、それに隣接する2本の第2の線路2とは、1つのスラブ型トランスを構成する。このように2本の第2の線路2で1本の第1の線路1を挟み込むことにより、第1の線路1から第2の線路2へ電力が効率的に伝達される。
[Embodiment 1]
1 is a top view showing a layout of a distributed amplifier according to a first embodiment of the present invention. In FIG. 1, this distributed amplifier includes a plurality (four in the figure) of
各第1の線路1には、増幅回路となるN型MOSトランジスタ3,4が設けられている。N型MOSトランジスタ3は、第1の線路1の一方端と接地電圧GNDのラインとの間に接続され、そのゲートは入力信号+Vinを受ける。N型MOSトランジスタ4は、第1の線路1の他方端と接地電圧GNDのラインとの間に接続され、そのゲートは入力信号+Vinと逆位相の信号−Vinを受ける。つまり、スラブ型トランスの両端には差動信号が入力される。なお、この増幅回路は、N型MOSトランジスタ3,4に限定されるものではない。信号+Vinは、たとえば、周波数が900M〜5GHz程度の正弦波信号が規格に従って変調されたものである。
Each
各第1の線路1の中央部には、電源電圧Vdが印加されている。第1の線路1の中央部にボンディングワイヤの一方端を接続し、ボンディングワイヤの他方端から電源電圧Vdを印加するとよい。あるいは、第1の線路1を構成する第1の導電層と異なる導電層で電源配線を形成し、電源配線と第1の線路1の中央部との間をスルーホールで接続し、電源配線から電源電圧Vdを印加してもよい。
A power supply voltage Vd is applied to the center of each
複数の第2の線路2は、出力端子6と接地電圧GNDのラインとの間に接続配線5によって直列接続されている。具体的には、図1中の左端の第2の線路2の下端が接地電圧GNDのラインに接続され、各第2の線路2の上端が図1中の右側の第2の線路2の下端に接続され、図1中の右端の第2の線路2の上端が出力端子6に接続される。接続配線5は、複数の導電層のうちの第1の導電層と異なる第2の導電層で形成される。
The plurality of
このように第1および第2の線路1,2と接続配線5とを別の導電層で形成するのは、互いに異なる方向の成分を持つ電流が流れる第2の線路2と接続配線5を同じ導電層で形成すると、第1の線路1から第2の線路2に伝達された信号が減衰し、増幅率が低下してしまうからである。したがって、第2の線路2と接続配線5が直角になる領域では、必ずしも第2の線路2と接続配線5を別の導電層で形成する必要は無い。また、接続配線5が形成されている第2の導電層が第2の線路2が形成されている第1の導電層から離れている方が、第2の線路2における信号の減衰は生じにくい。
In this way, the first and
この分布型増幅器では、接続配線5の第2の線路2に対する影響をさらに低減させるために、接続配線5と第1および第2の線路1,2の間にシールド層7を配置している。シールド層7は、一定の電位に固定される。これにより、シールド層7の遮蔽効果が向上する。このシールド層7は、基板上の複数の導電層のうちの第1および第2の導電層の間の第3の導電層で形成される。第1および第2の線路1,2と接続配線5との相互干渉を十分に防止するためには、シールド層7の大きさを、第1および第2の線路1,2が配置されている領域および接続配線5が配置されている領域のいずれの領域よりも大きくすることが必要である。なお、シールド層7をメッシュ状に形成してもよいし、シールド層7に複数のスリットを形成してもよい。
In this distributed amplifier, in order to further reduce the influence of the
次に、この分布型増幅器の動作について説明する。信号+Vinを各N型MOSトランジスタ3のゲートに入力するとともに、信号+Vinと逆相の信号−Vinを各N型MOSトランジスタ4のゲートに入力すると、各第1の線路1はスラブ型トランスの1次側として機能し、各第1の線路1の両端間には差動信号2Vinを増幅した信号が発生する。第1の線路1の信号は、スラブ型トランスの2次側として機能する第2の線路2に伝達される。複数の第2の線路2は、接続配線5によって出力端子6と接地電圧GNDのラインとの間に直列接続されているので、出力端子6には、複数の第2の線路2に発生した信号を合成した信号Voutが出力される。
Next, the operation of this distributed amplifier will be described. When the signal + Vin is input to the gate of each N-
この実施の形態1では、複数のスラブ型トランスの第1および第2の線路1,2の全てが平行に配置されているので、複数のスラブ型トランスが環状に配置されていた従来に比べ、レイアウト面積の低減化を図ることができる。
In the first embodiment, since all of the first and
なお、段間にキャパシタを接続する場合は、2つの導電層を用いてMIM構造のキャパシタを形成するか、あるいは基板内の接合容量を用いてキャパシタを形成すればよい。また、キャパシタは、図1の分布型増幅器で使用した導電層とは異なる導電層を使用して段間に容易に接続することができる。 Note that when a capacitor is connected between stages, a capacitor having an MIM structure may be formed using two conductive layers, or a capacitor may be formed using a junction capacitance in a substrate. Also, the capacitor can be easily connected between stages using a conductive layer different from the conductive layer used in the distributed amplifier of FIG.
また、この実施の形態1では、4段構成の分布型増幅器について説明したが、第1および第2の線路1,2とN型MOSトランジスタ3,4からなる基本ユニットの数を増やすことにより、5段構成以上の分布型増幅器を容易に構成できる。以下、実施の形態1の種々の変更例について説明する。
In the first embodiment, the four-stage distributed amplifier has been described. However, by increasing the number of basic units including the first and
図2の変更例1では、各N型MOSトランジスタ3に対応してチョークインダクタ8が設けられ、各N型MOSトランジスタ4に対応してチョークインダクタ9が設けられる。各チョークインダクタ8の一方端子は電源電圧Vdを受け、その他方端子は対応のN型MOSトランジスタ3のドレインに接続される。各チョークインダクタ9の一方端子は電源電圧Vdを受け、その他方端子は対応のN型MOSトランジスタ4のドレインに接続される。
2,
すなわち、実施の形態1では、ボンディングワイヤなどを介して電源電圧Vdを第1の線路1の中央部に供給したのに対し、この変更例では、チョークインダクタ8,9を介して電源電圧VdをN型MOSトランジスタ3,4のドレインに供給する。したがって、この変更例では、ボンディングワイヤを接続するためのパッドを第1の線路1上に形成する必要がないので、第1の線路1の線幅を狭くすることができ、レイアウト面積をさらに低減化することができる。
That is, in the first embodiment, the power supply voltage Vd is supplied to the central portion of the
また、図3の変更例では、全N型MOSトランジスタ3のドレインが共通接続され、1つのチョークインダクタ8が全N型MOSトランジスタ3に共通に設けられる。チョークインダクタ8の一方端子に電源電圧Vdが印加され、その他方端子8が全N型MOSトランジスタ3のドレインに接続される。また、全N型MOSトランジスタ4のドレインが共通接続され、1つのチョークインダクタ9が全N型MOSトランジスタ4に共通に設けられる。チョークインダクタ9の一方端子に電源電圧Vdが印加され、その他方端子9が全N型MOSトランジスタ4のドレインに接続される。この変更例では、図2の変更例に比べて、チョークインダクタ8,9の数が少なくて済む。したがって、チョークインダクタ8,9をオンチップで形成する場合には、チップ面積の削減が可能となる。また、チョークインダクタ8,9を外付け部品にする場合は、部品点数の削減が可能となる。
In the modified example of FIG. 3, the drains of all N-
また、図4の変更例では、接続配線5のうちの、各第2の線路2の図中の上端と、その右側の第2の線路2の下端とを接続する部分が、第1および第2の線路1,2に対して斜めに配置される。接続配線5と第1および第2の線路1,2との間の角度が90度に近いほど、第1および第2の線路1,2に対する接続配線5の影響が軽減される。
Further, in the modified example of FIG. 4, the portion of the
また、図5の変更例では、接続配線5のうちの、各第2の線路2の図中の上端と、その右側の第2の線路2の下端とを接続する部分が、直角配線部5aと斜め配線部5b,5cで構成される。直角配線部5aは、第1の線路1の中央部に対して直角に配置される。斜め配線部5bは、左側の第2の線路2の上端と直角配線部5aの右端との間に接続される。斜め配線部5cは、直角配線部5aの左端と左側の第2の線路2の下端との間に接続される。このように直角配線部5aを設けることにより、斜め配線部5b,5cと第1および第2の線路1,2との間の角度を90度に近付けることができ、第1および第2の線路1,2に対する接続配線5の影響を小さくすることができる。
Further, in the modified example of FIG. 5, the portion of the
なお、第1の線路1の長さ方向に複数の直角配線部5aを配列し、左側の第2の線路2の上端と右側の第2の線路2の下端との間を複数の直角配線部5aを介してジグザグに接続してもよい。直角配線部5aの数が多いほど、斜め配線部と第1および第2の線路1,2との間の角度が90度に近付く。
A plurality of right-
[実施の形態2]
図6は、この発明の実施の形態2による分布型増幅器のレイアウトを示す上面図である。図6において、この分布型増幅器は、基板(図示せず)上に形成された複数(図では4本)の第1の線路1と複数(図では3本)の第2の線路2とを備える。複数の第1の線路1と複数の第2の線路2は、基板表面の導電層で形成され、互いに平行に配置されている。第1および第2の線路1,2の各々は、分布定数型線路である。複数の第1の線路1は、予め2本ずつグループ化されて複数(図では2つ)の第1の線路グループを構成している。複数の第1の線路グループと複数の第2の線路2は交互に配置される。図6では、3本の第2の線路2の間に2つの第1の線路グループが配置されている。
[Embodiment 2]
FIG. 6 is a top view showing a layout of a distributed amplifier according to the second embodiment of the present invention. In FIG. 6, this distributed amplifier includes a plurality (four in the figure) of
第1の線路1はスラブ型トランスの1次側を構成し、第2の線路2はスラブ型トランスの2次側を構成する。したがって、第1の線路1と、それに隣接する第2の線路2とは、1つのスラブ型トランスを構成する。同じ第1の線路グループに属する2本の第1の線路1の間の領域には、第2の線路2を設けない。同じ第1の線路グループの2本の第1の線路1の間隔は、第1の線路1に供給する電力に応じて定められ、大電力の場合には広く設定され、微小電力の場合には狭く設定される。これは、同じ第1の線路グループの2本の第1の線路1には異なる方向の電流が流れるため、第2の線路2に伝達する電力を互いに弱め合うからである。
The
各第1の線路グループの2本の第1の線路1の一方端は、接続配線10によって互いに接続されるとともに、電源電圧Vdを受ける。また、各第1の線路グループの2本の第1の線路1の他方端には、増幅回路となるN型MOSトランジスタ3,4が設けられている。N型MOSトランジスタ3は、2本の第1の線路1のうちの一方(図では右側)の第1の線路1の他方端と接地電圧GNDのラインとの間に接続され、そのゲートは入力信号+Vinを受ける。N型MOSトランジスタ4は、2本の第1の線路1のうちの他方(図では左側)の第1の線路1の他方端と接地電圧GNDのラインとの間に接続され、そのゲートは入力信号+Vinと逆位相の信号−Vinを受ける。
One ends of the two
複数の第2の線路2は、出力端子6と接地電圧GNDのラインとの間に接続配線11によって直列接続されている。具体的には、図6中の左端の第2の線路2の下端が接地電圧GNDのラインに接続され、その第2の線路2の上端が図6中の中央の第2の線路2の上端に接続される。中央の第2の線路2の下端は、図6中の右端の第2の線路2の下端に接続され、その上端が出力端子6に接続される。したがって、出力端子6には、複数の第2の線路2に発生した信号を合成した信号Voutが出力される。
The plurality of
この実施の形態2でも、実施の形態1と同じ効果が得られる。
また、この実施の形態2では、2本の第1の線路1を用いて1段の増幅器を構成しているので、第1および第2の線路1,2の長さを短くすることも可能である。しかし、面積削減の効果は実施の形態1に比べると若干劣る。一方、2本の第2の線路2の一方端同士、または2本の第2の線路2の他方端同士を接続すればよいので、接続配線11を短くすることができる。また、電源電圧Vdの供給を容易に行なうことができる。
Also in this second embodiment, the same effect as in the first embodiment can be obtained.
In the second embodiment, the first and
図7の変更例では、各第1の線路グループの2本の第1の線路1の間にシールド層12が設けられる。シールド層12は、第1および第2の線路1,2と同じ導電層で形成され、一定電位に固定される。この変更例では、シールド層12により、各第1の線路グループの2本の第1の線路1の間の相互干渉を低減することができる。
In the modification of FIG. 7, the
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 第1の線路、2 第2の線路、3,4 N型MOSトランジスタ、5,10,11 接続配線、5a 直角配線部、5b,5c 斜め配線部、6 出力端子、7,12 シールド層、8,9 チョークインダクタ。
DESCRIPTION OF
Claims (11)
互いに平行に配置され、各々がスラブ型トランスの1次側を構成する複数の第1の線路と、
前記複数の第1の線路と平行に交互に配置され、各々がスラブ型トランスの2次側を構成する複数の第2の線路と、
前記出力端子に対して前記複数の第2の線路を直列接続する接続配線と、
各第1の線路に対応して設けられ、前記入力信号を増幅して対応の第1の線路に与える増幅回路とを備える、分布型増幅器。 A distributed amplifier that amplifies an input signal and outputs it to an output terminal,
A plurality of first lines arranged parallel to each other, each of which constitutes a primary side of a slab transformer;
A plurality of second lines arranged alternately in parallel with the plurality of first lines, each constituting a secondary side of the slab transformer;
A connection wiring for connecting the plurality of second lines in series to the output terminal;
A distributed amplifier comprising: an amplifier circuit provided corresponding to each first line and amplifying the input signal and supplying the amplified input signal to the corresponding first line.
前記基板の表面には複数の導電層が積層され、
前記第1および第2の線路は前記複数の導電層のうちの第1の導電層で形成され、
前記接続配線は、前記複数の導電層のうちの前記第1の導電層と異なる第2の導電層で形成されている、請求項1に記載の分布型増幅器。 The distributed amplifier is formed on a substrate;
A plurality of conductive layers are laminated on the surface of the substrate,
The first and second lines are formed of a first conductive layer of the plurality of conductive layers,
The distributed amplifier according to claim 1, wherein the connection wiring is formed of a second conductive layer different from the first conductive layer among the plurality of conductive layers.
前記シールド層は、前記複数の導電層のうちの前記第1および第2の導電層の間の第3の導電層で形成されている、請求項2から請求項4までのいずれかに記載の分布型増幅器。 Furthermore, a shield layer provided between the first and second lines and the connection wiring,
5. The shield layer according to claim 2, wherein the shield layer is formed of a third conductive layer between the first and second conductive layers of the plurality of conductive layers. 6. Distributed amplifier.
対応の第1の線路の一方端と基準電圧のラインとの間に接続され、そのゲートが前記入力信号を受ける第1のトランジスタと、
対応の第1の線路の他方端と前記基準電圧のラインとの間に接続され、そのゲートが前記入力信号と逆位相の信号を受ける第2のトランジスタとを含む、請求項1から請求項5までのいずれかに記載の分布型増幅器。 The amplifier circuit is
A first transistor connected between one end of the corresponding first line and a reference voltage line, the gate of which receives the input signal;
6. The second transistor connected between the other end of the corresponding first line and the reference voltage line, the second transistor receiving a signal whose phase is opposite to that of the input signal. The distributed amplifier according to any one of the above.
前記増幅回路の電源電圧を前記第2のトランジスタのドレインに印加する第2のチョークインダクタとを備える、請求項6に記載の分布型増幅器。 A first choke inductor that applies a power supply voltage of the amplifier circuit to a drain of the first transistor;
The distributed amplifier according to claim 6, further comprising: a second choke inductor that applies a power supply voltage of the amplifier circuit to a drain of the second transistor.
互いに平行に配置され、各々がスラブ型トランスの1次側を構成する複数の第1の線路を備え、
前記複数の第1の線路は、予め2本ずつグループ化されて複数の第1の線路グループを構成し、各第1の線路グループに属する2本の第1の線路の一方端は互いに接続され、
さらに、前記複数の第1の線路グループと平行に交互に配置され、各々がスラブ型トランスの2次側を構成する複数の第2の線路と、
前記出力端子に対して前記複数の第2の線路を直列接続する接続配線と、
各第1の線路グループに対応して設けられ、前記入力信号を増幅して対応の2本の第1の線路の他方端間に与える増幅回路とを備える、分布型増幅器。 A distributed amplifier that amplifies an input signal and outputs it to an output terminal,
Arranged in parallel to each other, each comprising a plurality of first lines constituting the primary side of the slab transformer,
The plurality of first lines are grouped in advance two by two to form a plurality of first line groups, and one ends of the two first lines belonging to each first line group are connected to each other. ,
Furthermore, a plurality of second lines arranged alternately in parallel with the plurality of first line groups, each constituting a secondary side of the slab transformer,
A connection wiring for connecting the plurality of second lines in series to the output terminal;
A distributed amplifier comprising an amplifier circuit provided corresponding to each first line group and amplifying the input signal between the other ends of the two corresponding first lines.
対応の2本の第1の線路のうちの一方の第1の線路に対応して設けられ、対応の第1の線路の他方端と基準電圧のラインとの間に接続され、そのゲートが前記入力信号を受ける第1のトランジスタと、
対応の2本の第1の線路のうちの他方の第1の線路に対応して設けられ、対応第1の線路の他方端と前記基準電圧のラインとの間に接続され、そのゲートが前記入力信号と逆位相の信号を受ける第2のトランジスタとを含み、
前記増幅回路の電源電圧は、対応の2本の第1の線路の他方端に印加される、請求項9または請求項10に記載の分布型増幅器。 The amplifier circuit is
It is provided corresponding to one of the two corresponding first lines, connected between the other end of the corresponding first line and the reference voltage line, and its gate is A first transistor for receiving an input signal;
It is provided corresponding to the other first line of the two corresponding first lines, connected between the other end of the corresponding first line and the line of the reference voltage, and the gate thereof is A second transistor for receiving an input signal and an antiphase signal;
The distributed amplifier according to claim 9 or 10, wherein the power supply voltage of the amplifier circuit is applied to the other ends of the two corresponding first lines.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008106812A JP2009260619A (en) | 2008-04-16 | 2008-04-16 | Distribution type amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008106812A JP2009260619A (en) | 2008-04-16 | 2008-04-16 | Distribution type amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009260619A true JP2009260619A (en) | 2009-11-05 |
Family
ID=41387485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008106812A Pending JP2009260619A (en) | 2008-04-16 | 2008-04-16 | Distribution type amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009260619A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005503679A (en) * | 2000-10-10 | 2005-02-03 | カリフォルニア・インスティテュート・オブ・テクノロジー | Structure of distributed annular power amplifier |
JP2006295896A (en) * | 2005-04-14 | 2006-10-26 | Korea Advanced Inst Of Science & Technology | Transmission line transformer |
JP2007288780A (en) * | 2006-04-12 | 2007-11-01 | Korea Advanced Inst Of Science & Technology | Power amplifier using transmission line transformer |
JP2008011526A (en) * | 2006-06-26 | 2008-01-17 | Korea Advanced Inst Of Science & Technology | Power amplifier |
-
2008
- 2008-04-16 JP JP2008106812A patent/JP2009260619A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005503679A (en) * | 2000-10-10 | 2005-02-03 | カリフォルニア・インスティテュート・オブ・テクノロジー | Structure of distributed annular power amplifier |
JP2006295896A (en) * | 2005-04-14 | 2006-10-26 | Korea Advanced Inst Of Science & Technology | Transmission line transformer |
JP2007288780A (en) * | 2006-04-12 | 2007-11-01 | Korea Advanced Inst Of Science & Technology | Power amplifier using transmission line transformer |
JP2008011526A (en) * | 2006-06-26 | 2008-01-17 | Korea Advanced Inst Of Science & Technology | Power amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7936215B2 (en) | Multi-segment primary and multi-turn secondary transformer for power amplifier systems | |
US7880547B2 (en) | Systems and methods for power amplifiers with voltage boosting multi-primary transformers | |
JP5530265B2 (en) | Power amplifier | |
US9082543B2 (en) | Inductor | |
US8314658B2 (en) | Power amplifier | |
TWI479801B (en) | Transformer coupled distributed amplifier | |
JP2011182107A (en) | Power amplifier device | |
JP2010147574A (en) | Power amplifier | |
JP5828768B2 (en) | Protection circuit | |
JP2008011526A (en) | Power amplifier | |
US7812671B2 (en) | Transformer and structure thereof and power amplifier | |
JP6384547B2 (en) | Transistor package, amplifier circuit including the same, and transistor configuration method | |
JP2008131645A (en) | Power amplifier using power coupler | |
KR100882131B1 (en) | Integrated passive device | |
JP2009260619A (en) | Distribution type amplifier | |
JP2008263432A (en) | Distribution type power amplifier | |
KR101003810B1 (en) | Power Amplifier | |
US9294040B1 (en) | Power amplifier and transmission device | |
JP2005101871A (en) | Distributed amplifier | |
EP3462608A1 (en) | Amplifier | |
US20160322943A1 (en) | Circuits for low noise amplifiers | |
KR20130083382A (en) | Switching circuit and envelope signal amplifier | |
US20140357204A1 (en) | Signal Processing | |
JP4425755B2 (en) | Differential amplifier circuit | |
JP2006100676A (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A621 | Written request for application examination |
Effective date: 20110216 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120207 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20120605 Free format text: JAPANESE INTERMEDIATE CODE: A02 |