JP2009251829A - 電源制御回路及びこれを備えるコンピュータ並びに電源制御方法 - Google Patents

Abstract

【課題】電源投入後ＯＳの処理に移行するまでの間のコンピュータの電源の遮断を確実かつ速やかに行うことができる電源制御回路、コンピュータ及び電源制御方法を提供する。
【解決手段】電源制御回路２０ａは、コンピュータ１０の電源投入後に実行される自己ハードウェアの初期化及び診断テストの経過を読み取る読取手段２１と、コンピュータの電源を制御するための電源スイッチ信号を検出して記憶する記憶手段２２と、読取手段２１によって所定のハードウェア資源が初期化されたことを示す結果が読み取られるまで待機する初期化時待機手段２３ａと、その待機の間に電源スイッチ信号を検出した場合には待機終了後にコンピュータに対して電源遮断の指示信号を送信する信号発生手段２４とを備える。別の制御回路は、初期化時待機手段２３ａに代え、ＯＳのブートの開始を示す結果が読み取られてから所定時間が経過するまで待機するブート時待機手段２３ｂを備える。
【選択図】図１

Description

本発明はコンピュータの電源制御回路及びこれを備えるコンピュータ並びに電源制御方法に関し、詳しくは、電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行するコンピュータの電源投入後、オペレーティングシステムの処理に移行するまでの電源遮断の制御に関する。

広範な産業用途において、パーソナルコンピュータ（ＰＣ）と互換性を有するコンピュータが使用されている。かかるコンピュータには、入出力機器の制御等を行うＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）が搭載されており、コンピュータの電源が投入されると先ずＢＩＯＳが動作する。典型的なコンピュータにおいては、最初にコンピュータ・ハードウェアの初期化と診断テストが実行される。この初期化及び診断テストのプログラムはＲＯＭに格納されており、一般にはＢＩＯＳに含まれている。診断テストにおいては、ＣＰＵや外部キャッシュメモリ、メインメモリ（ＲＡＭ）、ＲＯＭ、入出力ブリッジ等マザーボード上のハードウェアのほか、キーボード、シリアルポート、パラレルポート、ディスクインターフェイス、グラフィックスシステム等がテストされる。そして、初期化及び診断テストの実行後、オペレーティングシステム（ＯＳ）がブートされる。
以上のようなコンピュータの代表的な例として、ＰＣの一般的なアーキテクチャであるＰＣ／ＡＴ（ＩＢＭ社）機と互換性を有するコンピュータが挙げられる。このＰＣ／ＡＴ互換機において、前記診断テストは「Ｐｏｗｅｒ Ｏｎ Ｓｅｌｆ Ｔｅｓｔ（ＰＯＳＴ）」と呼ばれている。
通常、コンピュータの電源がオフの状態で電源スイッチを押下等するとコンピュータが起動される。そして、コンピュータの電源がオンの状態で電源スイッチを押下等すると、コンピュータは動作中のファイルやシステム状態を保存した後に電源を遮断する（シャットダウン処理）ように設計されている。ＯＳが稼働している状態であれば、ＯＳがシャットダウン処理を実行した後に、コンピュータの電源が遮断される。

しかし、一般に、コンピュータの電源投入直後の電源制御についてはしばしば不具合が発生するため、従来その防止技術が開示されている。例えば、電源投入直後の不用意な電源オフを防止する技術（特許文献１ 参照）、コンピュータの再起動時に無停電電源の停電が検出されたような場合にＯＳをブートすることなくシャットダウンさせる停電制御方法（特許文献２ 参照）等がある。
最近の一般的なＢＩＯＳを搭載したコンピュータにおいては、電源投入直後に電源スイッチを押下等しても、コンピュータがシャットダウンされない場合がある。
また、ＯＳがブートされている間に電源スイッチを押下等したとき、システム状態の保存が不完全なまま電源が遮断される場合（ダーティ・シャットダウン）があり、コンピュータを再起動したときに正常にシステムが立ち上がらないという不具合を招いた。

特開平５−６６８６０号公報 特開２００５−１９６４６４号公報

ＯＳを搭載したコンピュータは、機器の制御やマンマシン・インタフェース、情報処理等の目的で応用システムに使用され、また機器・装置に組み込んで使用される。こうしたシステムにおいては、コンピュータの電源の投入・遮断は、操作者が電源スイッチを押下して行う場合に限らず、コンピュータに接続された外部機器・装置が出力する信号によって制御される場合も多い。
特に、コンピュータの電源の投入・遮断を自動的に制御するような自動運転（無人）システムにおいては、コンピュータの電源を遮断すべき要因が一旦生じた場合には、確実にコンピュータをシャットダウンすることが求められる。コンピュータの電源投入直後であってＯＳの処理に移行する前であっても、外部装置等からコンピュータに対して電源遮断を要求する信号が発信されたときや、操作者がコンピュータの電源スイッチを押下したときには、コンピュータの電源を確実かつ速やかに遮断する必要がある。

しかし、前記のとおり、従来の技術においては、電源投入直後に電源スイッチを押下等してもコンピュータがシャットダウンされない場合がある。ＢＩＯＳによって一定のハードウェア資源が初期化されるまで、電源遮断を要求する信号が無効とされ、ＣＰＵに認識されないためである。この場合、いったん発生した前記信号は消失してしまうこととなり、当該信号によってコンピュータがシャットダウンされないという不具合を生じる。操作者がコンピュータを操作する環境においては電源スイッチを再度押下する等の対処が可能であるが、自動運転システムにおいてはコンピュータの電源が遮断されないという障害を招いた。
また、ＢＩＯＳによって一定のハードウェア資源が初期化された後は電源遮断を要求する信号は有効となるが、前記のとおり、ＯＳのブート中に電源を遮断しようとした場合にダーティ・シャットダウンが生じる場合があった。その結果、次にコンピュータを起動したときにシステムの再立ち上げが正常にできなくなる不具合を生じ、自動運転システムにおいてはコンピュータが起動時に停止するという故障を招いた。

本発明は、ハードウェア資源の初期化の進捗状況を診断テスト等の経過を読み取ることによって判断することができる点に着目してなされたものであり、電源投入後ＯＳの処理に移行するまでの間のコンピュータの電源の遮断を確実かつ速やかに行うことができる電源制御回路及びそれを備えたコンピュータ並びに電源制御方法を提供することを目的としている。

本発明は以下の通りである。
１．電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行するコンピュータの電源を制御する電源制御回路であって、前記初期化及び診断テストの経過を読み取る読取手段と、前記電源を制御するための電源スイッチ信号を検出し該検出を記憶する記憶手段と、前記読取手段によって少なくとも前記ハードウェアの所定の入出力資源が初期化されたことを示す結果を含む前記経過を読み取るまで待機する初期化時待機手段と、前記初期化時待機手段によって前記待機が終了したとき前記記憶手段によって前記検出が記憶されている場合は、前記ハードウェアに具備する電源制御入力に電源の遮断を指示する制御信号を送信する信号発生手段と、を備えることを特徴とする電源制御回路。
２．前記所定の入出力資源は、前記電源制御入力からの入力信号を前記コンピュータが有効に検出し該信号に基づき電源遮断処理を実行するために必要なハードウェア資源である、前記１．記載の電源制御回路。
３．前記コンピュータが前記初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータであって、前記読取手段によって少なくとも前記オペレーティングシステムのブートの開始を示す結果を含む前記経過を読み取ってから所定時間が経過するまで待機するブート時待機手段と、前記ブート時待機手段によって前記待機される間は電源の遮断の指示を禁止し、当該待機が終了したとき前記記憶手段によって前記検出が記憶されている場合は、前記電源制御入力に電源の遮断を指示する制御信号を送信する信号発生手段と、を更に備える、前記１．又は２．記載の電源制御回路。
４．電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータの電源を制御する電源制御回路であって、前記初期化及び診断テストの経過を読み取る読取手段と、前記電源を制御するための電源スイッチ信号を検出し該検出を記憶する記憶手段と、前記読取手段によって少なくとも前記オペレーティングシステムのブートの開始を示す結果を含む前記経過を読み取ってから所定時間が経過するまで待機するブート時待機手段と、前記ブート時待機手段によって前記待機される間は電源の遮断の指示を禁止し、当該待機が終了したとき前記記憶手段によって前記検出が記憶されている場合は、前記ハードウェアに具備する電源制御入力に電源の遮断を指示する制御信号を送信する信号発生手段と、を備えることを特徴とする電源制御回路。
５．前記所定時間は、前記オペレーティングシステムのブートが開始されてから前記電源制御入力からの入力信号によって該オペレーティングシステムが正常に電源遮断処理ができる状態になるまでの時間以上の一定の時間である、前記３．又は４．記載の電源制御回路。
６．電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行するコンピュータであって、前記１．又は２．記載の電源制御回路を備えるコンピュータ。
７．電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータであって、前記３．乃至５．のいずれか１項に記載の電源制御回路を備えるコンピュータ。
８．電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行するコンピュータの電源を制御する電源制御方法であって、前記初期化及び診断テストの経過を読み取り、少なくとも前記コンピュータが電源遮断の指示を有効に認識し該指示に基づき電源遮断処理を実行するために必要なハードウェア資源が初期化されたことを示す結果を含む前記経過を読み取るまで待機する初期化時待機工程と、前記初期化時待機工程と並行し、前記電源を制御するための電源スイッチ信号を監視して該信号を検出したときは該検出を記憶する記憶工程と、前記初期化時待機工程の後に、前記記憶工程によって前記検出が記憶されている場合は前記コンピュータに電源の遮断を指示する初期化時遮断指示工程と、を備えることを特徴とする電源制御方法。
９．前記コンピュータが前記初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータであって、前記初期化時遮断指示工程の後更に前記初期化及び診断テストの経過を読み取り、少なくとも前記オペレーティングシステムのブートの開始を示す結果を含む前記経過を読み取るまで待機する読取工程と、前記読取工程の後、該オペレーティングシステムのブートの開始から該オペレーティングシステムが正常に電源遮断処理ができる状態になるまでの時間以上の一定の時間が経過するまで待機し、該待機の間は前記コンピュータに対する電源遮断の指示を保留するブート時待機工程と、前記ブート時待機工程と並行し、前記電源を制御するための電源スイッチ信号を監視して該信号を検出したときは該検出を記憶する記憶工程と、前記ブート時待機工程の後に、前記記憶工程によって前記検出が記憶されている場合は前記コンピュータに電源遮断を指示する遮断指示工程と、を更に備える前記８．記載の電源制御方法。
１０．電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータの電源を制御する電源制御方法であって、前記初期化及び診断テストの経過を読み取り、少なくとも前記オペレーティングシステムのブートの開始を示す結果を含む前記経過を読み取るまで待機する読取工程と、前記読取工程の後、該オペレーティングシステムのブートの開始から該オペレーティングシステムが正常に電源遮断処理ができる状態になるまでの時間以上の一定の時間が経過するまで待機し、該待機の間は前記コンピュータに対する電源遮断の指示を保留するブート時待機工程と、前記ブート時待機工程と並行し、前記電源を制御するための電源スイッチ信号を監視して該信号を検出したときは該検出を記憶する記憶工程と、前記ブート時待機工程の後に、前記記憶工程によって前記検出が記憶されている場合は前記コンピュータに電源遮断を指示する遮断指示工程と、を備えることを特徴とする電源制御方法。

本発明の主たる電源制御回路によって、コンピュータが電源投入後自己の所定の入出力資源の初期化を終えるまでに電源スイッチ信号が受信された場合には、当該初期化後に確実にコンピュータの電源を遮断させることができる。また、前記コンピュータが自己のハードウェアの初期化及び診断テストを実行した後にＯＳを起動するコンピュータである場合には、ＯＳをブートすることなく速やかにコンピュータの電源を遮断させることができる。
前記所定の入出力資源を、コンピュータが電源遮断の指示を有効に検出し該指示に基づいて電源遮断処理を実行するために必要なハードウェア資源とすれば、最小限の入出力資源が初期化された後速やかにコンピュータの電源を遮断させることができる。
更に、ＯＳのブートの開始から所定時間が経過するまで待機し、その待機中に電源スイッチ信号が受信された場合には待機後にコンピュータに電源遮断の指示をする別の手段を備えることによって、電源遮断に起因するシステムトラブルを招くことなく確実にコンピュータの電源を遮断させることができる。
本発明の別の電源制御回路は、コンピュータがＯＳのブートを開始してから所定時間が経過するまで待機し、その待機中に電源スイッチ信号が受信された場合には待機後にコンピュータに電源遮断の指示をする手段を備えることによって、ＯＳのブートの開始前に電源スイッチ信号が受信された場合にはただちにコンピュータの電源を遮断させることができ、ＯＳのブートの開始後に電源スイッチ信号が受信された場合には、電源遮断に起因するシステムトラブルを招くことなく確実にコンピュータの電源を遮断させることができる。
前記所定時間を、ＯＳのブートが開始されてから該ＯＳが正常に電源遮断処理ができる状態になるまでの時間以上の一定時間とすれば、その間に電源スイッチ信号が受信された場合、ＯＳが起動してからそのＯＳに確実にシャットダウン処理を実行させることができる。
前記主たる電源制御回路を備えるコンピュータによって、電源投入後自己の所定の入出力資源の初期化を終えるまでに電源スイッチ信号が受信された場合には、当該初期化後に確実に自己の電源を遮断し、自己のハードウェアの初期化及び診断テストを実行した後にＯＳを起動するコンピュータである場合には、ＯＳをブートすることなく速やかに自己の電源を遮断するコンピュータを提供することができる。
前記別の電源制御回路を備えるコンピュータ、又は前記主たる電源制御回路に前記別の手段を更に備えるコンピュータによって、ＯＳのブートの開始前に電源スイッチ信号が受信された場合には速やかに自己の電源を遮断し、ＯＳのブートの開始後に電源スイッチ信号が受信された場合には、電源遮断に起因するシステムトラブルを招くことなく自己の電源を遮断するコンピュータを提供することができる。
本発明の電源制御方法によって、コンピュータが電源投入後自己の所定の入出力資源の初期化を終えるまでに電源スイッチ信号が受信された場合、当該初期化がされた後に確実にコンピュータの電源を遮断させることができ、自己のハードウェアの初期化及び診断テストを実行した後にＯＳを起動するコンピュータである場合には、ＯＳをブートすることなくコンピュータの電源を遮断させることができる。また、本電源制御方法の工程はハードウェア又はソフトウェアにより実現することができる。
更に、ＯＳのブートの開始から所定時間が経過するまで待機し、その待機中に電源スイッチ信号が受信された場合には待機後にコンピュータに電源遮断の指示をする工程を備えることによって、電源遮断に起因するシステムトラブルを招くことなく、ＯＳにより確実にコンピュータの電源を遮断させることができる。
本発明の別の電源制御方法は、コンピュータがＯＳのブートを開始してから所定時間が経過するまで待機し、その待機中に電源スイッチ信号が受信された場合には待機後にコンピュータに電源遮断の指示をする工程を備えることによって、ＯＳのブートの開始前に電源スイッチ信号が受信された場合にはただちにコンピュータの電源を遮断させることができ、ＯＳのブートの開始後に電源スイッチ信号が受信された場合には、電源遮断に起因するシステムトラブルを招くことなく、ＯＳにより確実にコンピュータの電源を遮断させることができる。また、本電源制御方法の工程はハードウェア又はソフトウェアにより実現することができる。

以上の各発明によって、応用システム（特に自動運転システム）において、起動直後にコンピュータの電源が遮断されないという不具合や、コンピュータの再立ち上げが正常にできなくなるという故障を防止することができ、システムの信頼性・保守性、安全性を向上させることができる。

さらに、上記の各発明は、ＰＣの事実上の標準となっているハードウェア及びソフトウェア資源に関係なく適用することができる。すなわち、一般に流通するいわゆるチップセット等のＬＳＩ、ＢＩＯＳ、ＯＳ等をそのまま使用でき、それらを変更する場合に必要となる多大な開発負担及びコストを省くことができる解決策を提供する。

本発明の電源制御回路及びその制御対象であるコンピュータの構成を図１に示す。以下の説明・図面において、本発明の電源制御と関わらないコンピュータの構成要素や機能は省略してある。
コンピュータ１０を構成するハードウェア１０ａは、ＣＰＵ１１、メインメモリ（ＲＡＭ）１３、ＢＩＯＳを格納したＲＯＭ１４、ＯＳを格納したハードディスクドライブ（ＨＤＤ）等１５、Ｉ／Ｏブリッジ１２、電源回路１６、バス１７などを備える。ただし、これらの他、コンピュータ１０は表示装置、キーボード、ＤＶＤドライブ等を備えるものであってもよく、ハードウェア１０ａはＣＰＵブリッジ、各種バス、グラフィックス・コントローラ、ＬＡＮその他の各種インターフェイス等を備えるものであってもよい。
前記Ｉ／Ｏブリッジ１２は、各種内部バスの接続、各種入出力インターフェイス、ＤＭＡコントロール、割り込みコントロール等の機能を有し、多くの場合これらの機能を集積したチップセットと呼ばれるＬＳＩが使用される。

Ｉ／Ｏブリッジ１２に備えられたバス１７は、入出力データの伝送等に用いられるバスである。電源投入後に実行される診断テストの経過は、例えば、代表的なＰＣ／ＡＴ互換機においては入出力ポート８０Ｈに出力されるため、バスを介して読み取ることができる。ただし、前記経過の取得方法は、入出力ポートによる読み取りに限るものではなく、例えばコンピュータ１０上のソフトウェアによって取得してもよい。
コンピュータのハードウェアの初期化は、診断テストと並行して進められる。本書において、単に「診断テスト」という場合もハードウェア１０ａ各部の初期化を含み、「診断テストの経過（診断コード）」とは、ハードウェア１０ａ内の資源の初期化の結果及び診断テストにおける各テストの結果をいう。初期化及び診断テストの手順や診断コードは、使用するＢＩＯＳによって異なる。

電源回路１６は、ハードウェア１０ａに電源を供給する電源回路である。Ｉ／Ｏブリッジ１２にはコンピュータ１０の電源を管理する機能が含まれ、コンピュータのハードウェア各部への電源の供給・遮断が制御される。
通常、コンピュータ１０の電源がオフの状態（停止状態）においては、電源回路１６から最小限のハードウェア部分に補助電源１６２が供給されており、主電源１６１は遮断されている。本書において「電源」とは、特に断らない限り主電源１６１をいう。
ただし、コンピュータによってはさまざまな停止状態が設定できる。例えば、メモリにデータを保存したまま停止する状態、ＨＤＤ等にデータを保存して停止する状態等がある。本発明は、主として、電源を再投入したときにハードウェアが初期化されシステムがＨＤＤ等から再ブートされる停止状態を対象としている。

Ｉ／Ｏブリッジ１２に備えられた電源制御入力１２０は、コンピュータ１０に対して電源の投入／遮断を指示するための信号の入力端子である。本端子は、例えば、ＰＣ／ＡＴ互換機に用いられるチップセットでは、「Ｐｏｗｅｒ Ｂｕｔｔｏｎ」等と呼ばれる入力端子であり、元来は電源スイッチ３０を当該端子に接続することができる。
本書で、コンピュータ１０に対して電源の投入又は遮断を指示するために前記電源制御入力１２０に送信される制御信号を、電源制御信号（Ｐｓ）という。電源制御信号Ｐｓは、確実に受信されるために少なくともオンとなる時間が１００ミリ秒以上の信号であることが望ましい。また、例えばＰＣ／ＡＴ互換機においては、４秒間以上オンとなる（いわゆる「長押し」）信号が前記電源制御入力に入力された場合には、コンピュータの強制的な電源遮断を要求する信号とされる。このため、後述する信号発生手段２４によって発生される電源制御信号Ｐｓは、４秒より短い時間オンとなる信号とする。

電源制御回路２０ａは、コンピュータ１０に対して電源の遮断を制御するための主たる発明の回路である。電源制御回路２０ａには、電源スイッチ３０及び外部装置等４０を接続することができる。
電源スイッチ３０は、操作者がコンピュータ１０の電源を投入／遮断するためのスイッチである。通常、パーソナルコンピュータでは電源スイッチ３０はコンピュータ１０の筐体に一体として実装されているが、前記電源制御回路２０ａは前記電源制御入力１２０と電源スイッチ３０との間に介在する回路であるため、本書においては、電源スイッチ３０と、コンピュータ１０及びハードウェア１０ａとを、切り離して表記する。
電源スイッチ３０は、コンピュータ１０の電源を制御するための電源スイッチ信号Ｓ１を発生する。コンピュータの電源がオフの間、必要な場合は、電源スイッチ３０に前記補助電源１６２が供給される。電源スイッチ３０には、多くはモーメンタリ型スイッチが使用され、スイッチを押下すると前記電源スイッチ信号Ｓ１がオンとなる。ただし、スイッチの構成はこれに限るものではなく、例えば、電源投入と遮断のスイッチを別個に備えてもよい。
外部装置等４０は、コンピュータ１０が使用されるシステムが備える機器・装置等であり、例えば、応用システムの電源スイッチ、コントローラ、機械、無停電電源などが挙げられる。外部装置等４０は、コンピュータ１０の電源を制御するための電源スイッチ信号Ｓ２を発生する。
前記電源スイッチ信号Ｓ１及びＳ２をまとめて、以下では電源スイッチ信号Ｓｗという。
ただし、前記信号Ｓ１又はＳ２の電圧、継続時間その他の信号形式が前記電源制御入力１２０の入力信号の規格・特性と互換性を有しない場合は、変換のための電子回路を電源制御回路２０ａの信号Ｓ１又はＳ２入力部に内蔵することによって、電源制御入力１２０の入力信号の規格・特性と互換性を有する信号形式に変換することができる。例えば、電源スイッチ３０がオン・オフの停止位置を手動で切り替えるトグルスイッチである場合、スイッチがオン側にある間電源スイッチ信号Ｓ１はオンとなる。この場合、信号Ｓ１がオンとなったときに、コンピュータに電源投入を指示するため短時間オンとなる電源スイッチ信号Ｓｗを発生し、信号Ｓ１がオフとなったときに、電源の遮断を指示するため短時間オンとなる電源スイッチ信号Ｓｗを発生させることができる。
したがって、電源スイッチ信号Ｓｗは、前記信号Ｓ１又はＳ２のいずれかを受信したときにオンとなる信号であって、電源制御入力１２０の要求規格・特性と互換性を有する信号とする。

前記電源制御回路２０ａは、読取手段２１、記憶手段２２、初期化時待機手段２３ａ及び信号発生手段２４を備える。コンピュータ１０の電源がオフの状態では、記憶手段２２及び信号発生手段２４に前記補助電源１６２が供給される。コンピュータ１０の電源がオフの状態で、電源スイッチ３０又は外部装置４０からの信号Ｓ１又はＳ２が記憶手段２２で受信されたときは、電源スイッチ信号Ｓｗがそのまま信号発生手段２４によって電源制御信号Ｐｓに伝達され、コンピュータ１０が起動される。また、コンピュータ１０の電源が投入された状態においては、初期化時待機手段２３ａによって後述の待機状態とされる期間を除いて、前記信号Ｓ１又はＳ２が受信されたときは電源スイッチ信号Ｓｗがそのまま電源制御信号Ｐｓに伝達され、電源制御入力１２０に入力される。

読取手段２１は、前記バス１７に接続され、前記診断コードを読み取って、その診断コードを初期化時待機手段２３ａに送る。
初期化時待機手段２３ａは、所定コードと一致する診断コードが前記読取手段２１によって読み取られるまで待機する。以下、前記所定コードをＣａ、前記待機の状態であることを示す信号を待機信号Ｔａとする。
所定コードＣａは、少なくともハードウェア１０ａの所定の入出力資源が初期化されたことを示す結果を含む診断コードである。前記所定コードは、前記初期化が終了した後に実行される他の初期化又は診断テストの結果を示すものであればよいが、所定の入出力資源の初期化が終了した直後に出力される診断コードであることが望ましい。
前記所定の入出力資源は、ハードウェア１０ａに具備される電源制御入力１２０からの入力信号をコンピュータ１０が有効に検出し、該信号に基づく処理を実行するために必要なハードウェア資源とすることができる。当該ハードウェア資源は、ハードウェア１０ａ内の電源制御入出力回路及びそれに係るコントローラ、前記処理を実行するために必要なメモリ等である。すなわち、所定コードＣａは、これら最小限のハードウェア資源の初期化の結果を示す診断コードとすることができる。

記憶手段２２は、前記電源スイッチ信号Ｓｗの状態を監視し、当該信号がオンとなったことを検出した場合にはその検出を記憶する。以下、当該記憶された検出信号をＳｈとする。
信号発生手段２４は、前記初期化時待機手段２３ａから待機信号Ｔａを、前記記憶手段２２から電源スイッチ信号Ｓｗ及び検出信号Ｓｈを受信する。そして、前記電源制御入力１２０に電源制御信号Ｐｓを送信する。

図２は電源制御回路２０ａの動作を示すタイムチャートである。以下、図２により電源制御回路２０ａの動作を説明する。
コンピュータ１０の主電源１６１がｏｆｆの状態で電源スイッチ信号Ｓｗがｏｎ（イ）となると、電源制御入力１２０に入力される電源制御信号Ｐｓがｏｎとなる。電源制御信号Ｐｓのｏｎ期間は具体的な回路構成によって異なるが、本信号によって主電源１６１が供給され、コンピュータが起動される。初期化時待機手段２３ａによって、待機状態であることを示す待機信号Ｔａはｏｎにセットされる。
コンピュータ１０において、電源投入後、一定の入出力資源が初期化されるまでの期間（以下、不感期間ｔ１とする。）、電源制御入力１２０に入力される信号は無効とされる。すなわち、不感期間ｔ１の間に電源スイッチ信号Ｓｗ（ロ）が発生し、電源制御信号Ｐｓが入力されたとしても、当該信号はコンピュータ１０には認識されず、電源遮断の処理は開始されないこととなる。そこで、記憶手段２２によって、電源スイッチ信号Ｓｗがｏｎ（ロ）となったことが検出された場合には、当該検出が記憶されて検出信号Ｓｈがｏｎにセットされる。
一方、電源投入後に実行される診断テストの経過は読取手段２１によって読み取られる。前記所定の入出力資源が初期化された結果を含む所定コードＣａに相当する診断コード（ハ）が読み取られたときには、前記不感期間ｔ１は終了しており、コンピュータは電源制御入力１２０への入力信号を有効に認識できる状態になっている。そこで、初期化時待機手段２３ａによって、待機信号Ｔａはｏｆｆにリセットされる（Ｔ１）。

待機信号Ｔａがオフにリセットされたとき（Ｔ１）、検出信号Ｓｈがｏｎにセットされている場合には、信号発生手段２４によって、電源制御入力１２０に電源制御信号Ｐｓ（ロ’）が送信される。保留された電源スイッチ信号（ロ）が、電源制御信号Ｐｓ（ロ’）として送信されたこととなり、記憶手段２２によって検出信号Ｓｈはｏｆｆにリセットされる。
電源制御信号Ｐｓ（ロ’）の送信によって、コンピュータ１０は電源遮断処理を開始し、その終了後に主電源１６１が遮断される。
また、前記待機状態が終了した後は、信号発生手段２４によって、電源スイッチ信号Ｓｗの状態が電源制御信号Ｐｓに透過的に伝達される。すなわち、電源スイッチ信号Ｓｗがｏｎとなったときは、保留されることなく電源制御信号Ｐｓがｏｎとされ、ただちにコンピュータ１０に電源遮断処理を開始させる。

本発明の別の電源制御回路２０ｂは、図３に示す通り、読取手段２１、記憶手段２２、ブート時待機手段２３ｂ及び信号発生手段２４を備える。本回路の制御対象となるハードウェア１０ａ、Ｉ／Ｏブリッジ１２及び電源制御入力１２０、電源回路１６、バス１７、電源スイッチ３０及び外部装置４０については、前記電源制御回路２０ａの場合と同じである。また、電源スイッチ３０及び外部装置４０からの電源スイッチ信号Ｓ１及びＳ２、内部の電源スイッチ信号Ｓｗ及び検出信号Ｓｈ、電源制御入力１２０に送出される電源制御信号Ｐｓについても、前記電源制御回路２０ａの場合と同じである。
コンピュータ１０の電源がオフの状態では、記憶手段２２及び信号発生手段２４に前記補助電源１６２が供給される。コンピュータ１０の電源がオフの状態で電源スイッチ３０又は外部装置４０からの信号Ｓ１又はＳ２が記憶手段２２で受信されたときは、電源スイッチ信号Ｓｗがそのまま電源制御信号Ｐｓに伝達され、コンピュータ１０が起動される。また、コンピュータ１０の電源が投入された状態においては、ブート時待機手段２３ｂによって後述の待機状態とされる期間を除いて、前記信号Ｓ１又はＳ２が受信されたときは電源スイッチ信号Ｓｗがそのまま電源制御信号Ｐｓに伝達され、電源制御入力１２０に入力される。

コンピュータ１０は、自己のハードウェア１０ａの初期化及び診断テストを行った後、ＨＤＤ等１５からメインメモリ１３へのＯＳの読み込み（ブート）を開始する。このＯＳのブートの開始は、診断テストの経過（診断コード）を読み取ることによって知ることができる。読取手段２１は、前記電源制御回路２０ａの読取手段と同じであり、前記診断コードを読み取る。
ブート時待機手段２３ｂは、前記読取手段２１によって読み取られた診断コードが所定コードと一致した後、所定時間が経過するまでの間待機する。当該所定時間を計時するため、ブート時待機手段２３ｂはタイマーを内蔵する。以下、前記所定コードをＣｂ、前記所定時間をｔｂ、前記待機の状態であることを示す信号を待機信号Ｔｂとする。
所定コードＣｂは、少なくともＯＳのブートの開始を示す結果を含む診断コードである。当該所定コードＣｂは、ＯＳのブートの開始より前に実行される初期化又は診断テストの結果を示す診断コードであればよいが、ＯＳのブートの開始直前に出力される診断コードであることが望ましい。
前記所定時間ｔｂは、コンピュータ１０がＯＳのブートを開始してから、前記電源制御入力１２０からの入力信号によって当該ＯＳが正常に電源遮断処理を行うことができる状態になるまでの時間（以下、ｔ２とする。）以上の、一定の時間とすることができる。当該時間ｔ２は、コンピュータの構成や使用するＯＳの規模等によって大幅に異なるが、例えば、ＯＳをＨＤＤ等からブートする場合、数秒から数十秒程度である。

信号発生手段２４は、前記ブート時待機手段２３ｂから待機信号Ｔｂを、前記記憶手段２２から電源スイッチ信号Ｓｗ及び検出信号Ｓｈを受信する。そして、前記電源制御入力１２０に電源制御信号Ｐｓを送信する。

図４は電源制御回路２０ｂの動作を示すタイムチャートである。以下、図４により電源制御回路２０ｂの動作を説明する。
コンピュータ１０の主電源１６１がｏｆｆの状態で電源スイッチ信号Ｓｗがｏｎ（イ）となると、電源制御信号Ｐｓがｏｎとなる。電源制御信号Ｐｓのｏｎ期間は具体的な回路構成によって異なるが、本信号によって主電源１６１が供給され、コンピュータが起動される。ブート時待機手段２３ｂによって、待機信号Ｔｂはｏｆｆにリセットされる。
電源投入後に診断テストが実行され、読取手段２１によって診断コードが読み取られる。そして、少なくともＯＳのブートの開始を示す結果を含む前記所定コードＣｂに相当する診断コード（ニ）を読み取ったとき、ブート時待機手段２３ｂによって待機信号Ｔｂがｏｎにセットされると同時にタイマーがスタートされる（Ｔｓ）。前記待機信号Ｔｂがｏｎの間、信号発生手段２４によって電源制御信号Ｐｓの送信は禁止される。
当該タイマーは、前記所定時間ｔｂを計時する。所定時間ｔｂは、前述の通り、ＯＳのブート開始から、当該ＯＳが正常に電源遮断処理を行うことができる状態になるまでの時間ｔ２以上の、一定の時間とすることができる。それにより、ＯＳの正常な処理に確実に移行するまで電源遮断を禁止することができる。所定時間ｔｂが経過したとき、待機信号Ｔｂはｏｆｆにリセットされる（Ｔ２）。
一方、待機状態、すなわち待機信号Ｔｂがｏｎである期間に電源スイッチ信号Ｓｗがｏｎ（ロ）となった場合、当該信号は記憶手段２２によって記憶され、当該検出を示す検出信号Ｓｈがｏｎにセットされる。

待機信号Ｔｂがｏｆｆにリセットされたとき（Ｔ２）、検出信号Ｓｈがｏｎにセットされている場合には、信号発生手段２４によって電源制御入力１２０に電源制御信号Ｐｓ（ロ’）が送信される。保留した電源スイッチ信号Ｓｗ（ロ）が電源制御信号Ｐｓ（ロ’）として送信されたこととなり、記憶手段２２によって検出信号Ｓｈがｏｆｆにリセットされる。
電源制御信号Ｐｓ（ロ’）の送信によって、コンピュータ１０は電源遮断処理を開始し、その終了後に主電源１６１が遮断される。
また、前記待機状態ではないとき、すなわちＴｓより前又はＴ２より後においては、信号発生手段２４によって、電源スイッチ信号Ｓｗの状態が電源制御信号Ｐｓに透過的に伝達される。すなわち、電源スイッチ信号Ｓｗがｏｎとなったときは、保留されることなく電源制御信号Ｐｓがｏｎとされ、ただちにコンピュータ１０に電源遮断処理を開始させる。

主たる発明である前記電源制御回路２０ａは、別の発明である前記ブート時待機手段２３ｂを更に備えることができる。この場合、電源制御回路２０ａにおいて、初期化時待機手段２３ａと並列にブート時待機手段２３ｂを更に備え、読取手段２１の出力信号は前記待機手段２３ａ及び２３ｂに入力される。また、前記待機手段２３ａ及び２３ｂがそれぞれ出力する待機信号Ｔａ及びＴｂが信号発生手段２４に送られ、信号発生手段２４はＴａ又はＴｂのいずれかの信号がｏｎのとき待機状態と判断する。
図５は、コンピュータの電源投入直後に初期化時待機手段２３ａが動作し、その後、ブート時待機手段２３ｂが動作する場合のタイムチャートである。図５において、Ｔ１は所定の入出力資源が初期化されたことを示す結果を含む診断コード「ハ」を読み取った時、ＴｓはＯＳのブート開始を示す結果を含む診断コード「ニ」を読み取った時、Ｔ２はＴｓから所定時間ｔｂが経過した時を示す。
電源が投入されてからＴ１までの間、及びＴｓからＴ２までの間、待機信号（Ｔａ又はＴｂ）がｏｎにセットされ、その間に電源スイッチ信号Ｓｗを受信した場合には、前記待機信号がｏｆｆとされた直後に電源制御信号Ｐｓが送信され、コンピュータの電源遮断処理が開始される（図示せず）。Ｔ１からＴｓまでの前記待機信号がｏｆｆの間に電源スイッチ信号Ｓｗを受信した場合には、ただちに電源制御信号Ｐｓが出力され、ＯＳをブートすることなくコンピュータの電源遮断処理が開始される（図示せず）。

電源制御回路２０ａ及び電源制御回路２０ｂは、詳しくは図６に例示するような回路によって構成することができる。
読取手段２１は、バス入力回路２１１からなり、診断コードを読み取る。
記憶手段２２は、電源スイッチ信号入力回路２２１及び記憶回路２２２を備える。電源スイッチ信号入力回路２２１は、電源スイッチ３０・外部装置等４０からの信号Ｓ１・Ｓ２を受信し、電源スイッチ信号Ｓｗを生成する。前記信号Ｓ１又はＳ２の規格・特性が電源制御入力１２０の規格・特性と異なる場合は、本回路によって電源制御入力１２０と規格・特性と互換性を有する電源スイッチ信号Ｓｗに変換することができる。記憶回路２２２は、電源スイッチ信号Ｓｗを受信したとき、検出信号Ｓｈをセットする。検出信号Ｓｈは、電源制御信号Ｐｓが送出されたときリセットされる。
初期化時待機手段２３ａは、比較回路ａ（２３１ａ）及び待機回路ａ（２３３ａ）を備える。比較回路ａは、診断コードが前述の所定コードＣａと一致したとき待機回路ａに信号（Ｃａ検出）を送り、該信号により待機回路ａは待機信号Ｔａをリセットする。
ブート時待機手段２３ｂは、比較回路ｂ（２３１ｂ）、タイマー回路（２３２）及び待機回路ｂ（２３３ｂ）を備える。比較回路ｂは、診断コードが前述の所定コードＣｂと一致したとき信号（Ｃｂ検出）を出力し、該信号によってタイマー回路がスタートされると同時に待機回路ｂは待機信号Ｔｂをセットする。そしてタイマー回路によって所定時間が経過したとき、待機回路ｂは待機信号Ｔｂをリセットする。
信号発生手段２４は、信号発生回路２４２及び周辺ロジックを備える。信号発生回路２４２は、前記Ｔａ又はＴｂのいずれかの待機信号（Ｔａ＋Ｔｂ）がリセットされたとき、記憶回路２２２によって検出信号Ｓｈがセットされていた場合は、電源制御信号Ｐｓを送信する。また、素子２４５は、前記待機信号がセットされていないときは、電源スイッチ信号Ｓｗを受信したとき、保留することなく電源制御信号Ｐｓとして送信するための回路である。

以上に述べた電源制御回路を前記ハードウェア１０ａの一部として備えたコンピュータを実現することができる。
第１に、電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行するコンピュータであって、前記電源制御回路２０ａを備えるコンピュータである。
第２に、電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行した後にＯＳを起動するコンピュータであって、前記電源制御回路２０ｂを備えたコンピュータ、又は前記電源制御回路２０ａに更に前記ブート時待機手段２３ｂを備えたコンピュータである。

本発明の電源制御方法は、電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを行うコンピュータの電源を制御する電源制御方法である。当該コンピュータは、前記コンピュータ１０と同じである。
本電源制御方法は、そのすべてをハードウェアにより実現することができる。当該ハードウェアは、単独又は他の制御機能と合わせて、コンピュータ１０の一部に組み込まれて実装されてもよい。例えば、前記電源制御回路２０ａを前記ハードウェア１０ａの一部に備えるコンピュータである。
また、本電源制御方法は、その大半をソフトウェアによって実現することもできる。当該ソフトウェアは、コンピュータ１０上のプログラムとして実現されてもよく、前記ハードウェア１０ａ上のファームウェアとして実現されてもよい。単独又は他の制御機能と合わせて、例えば、組込みコントローラ、プログラマブル・ロジック・デバイス等のプログラムとして実装されることができる。

第１の電源制御方法は、前記コンピュータの電源投入後、そのハードウェアの初期化時における電源制御方法である。図７はその制御方法を示すフローチャートである。
本電源制御方法は、前記初期化及び診断テストの経過を読み取り、少なくとも所定の結果を含む前記経過を読み取るまで待機する初期化時待機工程（Ｐ１）と、前記待機工程Ｐ１を実行する間、前記コンピュータの電源を制御するための電源スイッチ信号を監視して、該信号を検出したときは該検出を記憶する記憶工程（Ｐ２）と、前記待機工程Ｐ１の後に行われ、前記記憶工程Ｐ２によって前記検出が記憶されている場合はコンピュータに電源の遮断を指示する遮断指示工程（Ｐ３）とを備える。
前記所定の結果とは、前記コンピュータが電源遮断の指示を有効に認識し該指示に基づき電源遮断処理を実行するために必要なハードウェア資源が初期化されたことを示す結果である。以下、少なくとも当該結果を含む初期化及び診断テストの経過を、所定コードＣａとする。
前期電源スイッチ信号とは、前記電源スイッチ３０又は前記外部装置等４０によって発生される信号である。これらの信号は、ハードウェア又はソフトウェアの処理により、前述の電源スイッチ信号Ｓｗと同様にコンピュータの電源の遮断を要求する信号として検出することができる。
コンピュータに電源の遮断を指示するとは、例えば、前記ハードウェア１０ａに具備する電源制御入力１２０に電源の遮断を指示する制御信号を送信することである。

最初に、コンピュータの電源が投入されると、ＢＩＯＳによってコンピュータのハードウェアの初期化及び診断テストが開始される（Ｓ１０１）。
初期化時待機工程Ｐ１は、前記初期化及び診断テストの経過を読み取るステップ（Ｓ１１３）と、読み取った前記経過が前記所定コードＣａと一致するか否かを判断するステップ（Ｓ１１４）を備え、所定コードＣａと一致する前記経過が読み取られるまで待機する。
記憶工程Ｐ２は、前記初期化時待機工程Ｐ１における待機の間、前記電源スイッチ信号の状態を監視するステップ（Ｓ１１１）と、当該電源スイッチ信号を検出した場合に当該検出を記憶するステップ（Ｓ１１２）を備える。
初期化時遮断指示工程Ｐ３は、前記初期化時待機工程Ｐ１によって待機が終了した後、前記記憶工程Ｐ２において電源スイッチ信号の検出が記憶されているか否かを判断するステップ（Ｓ１２１）と、当該検出が記憶されている場合はコンピュータに電源遮断を指示するステップ（Ｓ１２２）を備える。

第２の電源制御方法は、電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを行った後にＯＳをブートするコンピュータにおいて、ＯＳのブート時を中心とする電源制御方法である。図８はその制御方法を示すフローチャートである。
本電源制御方法は、前記初期化及び診断テストの経過を読み取り、少なくとも所定の結果を含む前記経過を読み取るまで待機する読取工程（Ｐ４）と、前記読取工程Ｐ４の後、所定の時間が経過するまで待機するブート時待機工程（Ｐ５）と、前記ブート時待機工程Ｐ５における待機の間、前記電源を制御するための電源スイッチ信号を監視して該信号を検出したときは前記コンピュータへの電源の遮断の指示を保留して該検出を記憶するブート時記憶工程（Ｐ６）と、前記ブート時待機工程Ｐ５の後、前記ブート時記憶工程Ｐ６によって前記検出が記憶されている場合は前記コンピュータに電源の遮断を指示する遮断指示工程（Ｐ７）とを備える。
前記所定の結果とは、ＯＳのブートの開始を示す結果である。以下、少なくとも当該結果を含む初期化及び診断テストの経過を、所定コードＣｂとする。
前記所定の時間は、ＯＳのブートの開始から該ＯＳが正常に電源の遮断処理ができる状態になるまでの時間以上の一定の時間とすることができる。
前期電源スイッチ信号は、前記第１の電源制御方法の場合と同じである。
コンピュータに電源の遮断を指示する意義も、前記第１の電源制御方法の場合と同じである。

読取工程Ｐ４は、前記初期化及び診断テストの経過を読み取るステップ（Ｓ２０１）と、当該経過が所定コードＣｂと一致するか否かを判断するステップ（Ｓ２０２）を備え、所定コードＣｂと一致する前記経過が読み取られるまで待機する。
前記読取工程Ｐ４に組み込まれた副工程（Ｐ４１）は、電源スイッチ信号の状態を監視するステップ（Ｓ２０３）と、電源スイッチ信号を検出した場合にはコンピュータに電源遮断を指示するステップ（Ｓ２０４）を備える。副工程Ｐ４１によって、読取工程Ｐ４の間に電源スイッチ信号を受信した場合には、ただちにコンピュータに電源遮断を指示して、ＯＳをブートすることなくコンピュータの電源を遮断することができる。
ブート時待機工程Ｐ５は、前記読取工程Ｐ４の後、コンピュータに対する電源遮断の指示を禁止するとともにタイマーをスタートさせるステップ（Ｓ２１１）と、当該タイマーによって前記所定時間が計時されるまで待機するステップ（Ｓ２１４）を備える。
ブート時記憶工程Ｐ６は、前記ブート時待機工程Ｐ５における待機の間、電源スイッチ信号を監視するステップ（Ｓ２１２）と、該信号を検出した場合は該検出を記憶するステップ（Ｓ２１３）を備える。
ブート時遮断指示工程Ｐ７は、前記ブート時待機工程Ｐ５によって待機が終了した後、前記ブート時記憶工程Ｐ６によって電源スイッチ信号の検出が記憶されているか否かを判断するステップ（Ｓ２２１）と、当該検出が記憶されている場合はコンピュータに電源遮断を指示するステップ（Ｓ２２２）を備える。

上記第２の電源制御方法の工程Ｐ４〜Ｐ７は、前記第１の電源制御方法の工程Ｐ１〜Ｐ３（Ｓ１１１〜Ｓ１２２）の後に行われる工程であるが、前記第１の電源制御方法を使用しない場合は、初期化及び診断テストの開始（図６ Ｓ１０１）後に行われてもよい。

コンピュータ及び電源制御回路の構成を示すブロック図である。 初期化時の電源制御回路の動作を示すタイムチャートである。 ブート時の電源制御回路の構成を示すブロック図である。 ブート時の電源制御回路の動作を示すタイムチャートである。 初期化時に続くブート時の電源制御回路の動作を示すタイムチャートである。 電源制御回路の構成例を示す回路図である。 第１の電源制御方法を示すフローチャートである。 第２の電源制御方法を示すフローチャートである。

符号の説明

１０；コンピュータ、１０ａ；ハードウェア、１２；Ｉ／Ｏブリッジ、１６；電源回路、１７；バス、２０ａ、２０ｂ；電源制御回路、２１；読取手段、２２；記憶手段、２３ａ；初期化時待機手段、２３ｂ；ブート時待機手段、２４；信号発生手段、３０；電源スイッチ、４０；外部装置等、１２０；電源制御入力、１６１；電源（主電源）、１６２；補助電源、Ｓｗ；電源スイッチ信号、Ｓｈ；検出信号、Ｔａ、Ｔｂ；待機信号、Ｐｓ；電源制御信号

Claims (10)

1. 電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行するコンピュータの電源を制御する電源制御回路であって、
   前記初期化及び診断テストの経過を読み取る読取手段と、
   前記電源を制御するための電源スイッチ信号を検出し該検出を記憶する記憶手段と、
   前記読取手段によって少なくとも前記ハードウェアの所定の入出力資源が初期化されたことを示す結果を含む前記経過を読み取るまで待機する初期化時待機手段と、
   前記初期化時待機手段によって前記待機が終了したとき前記記憶手段によって前記検出が記憶されている場合は、前記ハードウェアに具備する電源制御入力に電源の遮断を指示する制御信号を送信する信号発生手段と、
   を備えることを特徴とする電源制御回路。
2. 前記所定の入出力資源は、前記電源制御入力からの入力信号を前記コンピュータが有効に検出し該信号に基づき電源遮断処理を実行するために必要なハードウェア資源である、請求項１記載の電源制御回路。
3. 前記コンピュータが前記初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータであって、
   前記読取手段によって少なくとも前記オペレーティングシステムのブートの開始を示す結果を含む前記経過を読み取ってから所定時間が経過するまで待機するブート時待機手段と、
   前記ブート時待機手段によって前記待機される間は電源の遮断の指示を禁止し、当該待機が終了したとき前記記憶手段によって前記検出が記憶されている場合は、前記電源制御入力に電源の遮断を指示する制御信号を送信する信号発生手段と、
   を更に備える、請求項１又は請求項２記載の電源制御回路。
4. 電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータの電源を制御する電源制御回路であって、
   前記初期化及び診断テストの経過を読み取る読取手段と、
   前記電源を制御するための電源スイッチ信号を検出し該検出を記憶する記憶手段と、
   前記読取手段によって少なくとも前記オペレーティングシステムのブートの開始を示す結果を含む前記経過を読み取ってから所定時間が経過するまで待機するブート時待機手段と、
   前記ブート時待機手段によって前記待機される間は電源の遮断の指示を禁止し、当該待機が終了したとき前記記憶手段によって前記検出が記憶されている場合は、前記ハードウェアに具備する電源制御入力に電源の遮断を指示する制御信号を送信する信号発生手段と、
   を備えることを特徴とする電源制御回路。
5. 前記所定時間は、前記オペレーティングシステムのブートが開始されてから前記電源制御入力からの入力信号によって該オペレーティングシステムが正常に電源遮断処理ができる状態になるまでの時間以上の一定の時間である、請求項３又は請求項４記載の電源制御回路。
6. 電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行するコンピュータであって、請求項１又は請求項２記載の電源制御回路を備えるコンピュータ。
7. 電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータであって、請求項３乃至５のいずれか１項に記載の電源制御回路を備えるコンピュータ。
8. 電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行するコンピュータの電源を制御する電源制御方法であって、
   前記初期化及び診断テストの経過を読み取り、少なくとも前記コンピュータが電源遮断の指示を有効に認識し該指示に基づき電源遮断処理を実行するために必要なハードウェア資源が初期化されたことを示す結果を含む前記経過を読み取るまで待機する初期化時待機工程と、
   前記初期化時待機工程と並行し、前記電源を制御するための電源スイッチ信号を監視して該信号を検出したときは該検出を記憶する記憶工程と、
   前記初期化時待機工程の後に、前記記憶工程によって前記検出が記憶されている場合は前記コンピュータに電源の遮断を指示する初期化時遮断指示工程と、
   を備えることを特徴とする電源制御方法。
9. 前記コンピュータが前記初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータであって、
   前記初期化時遮断指示工程の後更に前記初期化及び診断テストの経過を読み取り、少なくとも前記オペレーティングシステムのブートの開始を示す結果を含む前記経過を読み取るまで待機する読取工程と、
   前記読取工程の後、該オペレーティングシステムのブートの開始から該オペレーティングシステムが正常に電源遮断処理ができる状態になるまでの時間以上の一定の時間が経過するまで待機し、該待機の間は前記コンピュータに対する電源遮断の指示を保留するブート時待機工程と、
   前記ブート時待機工程と並行し、前記電源を制御するための電源スイッチ信号を監視して該信号を検出したときは該検出を記憶する記憶工程と、
   前記ブート時待機工程の後に、前記記憶工程によって前記検出が記憶されている場合は前記コンピュータに電源遮断を指示する遮断指示工程と、
   を更に備える請求項８記載の電源制御方法。
10. 電源投入時に少なくとも自己のハードウェアの初期化及び診断テストを実行した後にオペレーティングシステムを起動するコンピュータの電源を制御する電源制御方法であって、
    前記初期化及び診断テストの経過を読み取り、少なくとも前記オペレーティングシステムのブートの開始を示す結果を含む前記経過を読み取るまで待機する読取工程と、
    前記読取工程の後、該オペレーティングシステムのブートの開始から該オペレーティングシステムが正常に電源遮断処理ができる状態になるまでの時間以上の一定の時間が経過するまで待機し、該待機の間は前記コンピュータに対する電源遮断の指示を保留するブート時待機工程と、
    前記ブート時待機工程と並行し、前記電源を制御するための電源スイッチ信号を監視して該信号を検出したときは該検出を記憶する記憶工程と、
    前記ブート時待機工程の後に、前記記憶工程によって前記検出が記憶されている場合は前記コンピュータに電源遮断を指示する遮断指示工程と、
    を備えることを特徴とする電源制御方法。

Images