JP2009251162A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2009251162A JP2009251162A JP2008097046A JP2008097046A JP2009251162A JP 2009251162 A JP2009251162 A JP 2009251162A JP 2008097046 A JP2008097046 A JP 2008097046A JP 2008097046 A JP2008097046 A JP 2008097046A JP 2009251162 A JP2009251162 A JP 2009251162A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply wiring
- substrate
- image display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 230000006698 induction Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 90
- 239000004973 liquid crystal related substance Substances 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 abstract description 11
- 238000010168 coupling process Methods 0.000 abstract description 11
- 238000005859 coupling reaction Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 11
- 238000004891 communication Methods 0.000 abstract description 9
- 230000005540 biological transmission Effects 0.000 description 24
- 230000009351 contact transmission Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229910004438 SUB2 Inorganic materials 0.000 description 2
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 101150018444 sub2 gene Proteins 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】静電容量結合により信号を送受信する通信方式を採用する画像表示装置において多チャンネル化に伴う額縁の増大を最小限に抑える。
【解決手段】第１基板は、第１電圧レベルの電圧が供給される平板状の第１電源配線と、前記第１電圧レベルとは電圧レベルが異なる第２電圧レベルの電圧が供給される平板状の第２電源配線と、前記第１電源配線および前記第２電源配線に接続される半導体素子と、静電誘導によって信号を送受信するため平板状の第１電極群とを有し、第２基板は、静電誘導によって信号を送受信するための平板状の第２電極群と、前記信号の基準電圧が供給される平板状の共通電極とを有し、前記第１基板と前記第２基板とを重ね合わせた状態において、前記第２電極群には、前記第１電極群が重なり、前記共通電極には、前記第１電源配線あるいは前記第２電源配線が重なる。
【選択図】図２
【解決手段】第１基板は、第１電圧レベルの電圧が供給される平板状の第１電源配線と、前記第１電圧レベルとは電圧レベルが異なる第２電圧レベルの電圧が供給される平板状の第２電源配線と、前記第１電源配線および前記第２電源配線に接続される半導体素子と、静電誘導によって信号を送受信するため平板状の第１電極群とを有し、第２基板は、静電誘導によって信号を送受信するための平板状の第２電極群と、前記信号の基準電圧が供給される平板状の共通電極とを有し、前記第１基板と前記第２基板とを重ね合わせた状態において、前記第２電極群には、前記第１電極群が重なり、前記共通電極には、前記第１電源配線あるいは前記第２電源配線が重なる。
【選択図】図２
Description
本発明は、画像表示装置に係り、特に、非接触伝送路を介して表示データを送受信する際に有効な技術に関する。
液晶表示装置を代表とするアクティブマトリクス型のディスプレイ装置は、各画素毎にアクティブ素子を構成する薄膜トランジスタ（以下、ＴＦＴと略す）を形成し、表示情報を各画素毎に記憶して映像を表示している。
一方、半導体層として、アモルファスシリコン膜にレーザアニールを行うことによって多結晶化し、移動度を１００ｃｍ２／Ｖ・ｓ程度に高めたポリシリコン膜を利用して形成されたＴＦＴは、ポリシリコンＴＦＴと呼ばれる。
このポリシリコンＴＦＴで構成した回路は、最大数ＭＨｚから数十ＭＨｚの信号で動作するため、画素のみならず、映像信号を発生するデータドライバ回路や、走査を行う走査回路を、液晶表示装置などの基板上に画素を構成するＴＦＴと同一プロセスで形成することができる。
さらに、非接触伝送路を介して信号（例えば、表示データ、表示制御信号等）を送受信する通信方式として、静電誘導（静電容量結合）、電磁誘導および電磁波を利用するものが挙げられる。なお、静電誘導（静電容量結合）は、例えば、下記特許文献１に開示されている。
一方、半導体層として、アモルファスシリコン膜にレーザアニールを行うことによって多結晶化し、移動度を１００ｃｍ２／Ｖ・ｓ程度に高めたポリシリコン膜を利用して形成されたＴＦＴは、ポリシリコンＴＦＴと呼ばれる。
このポリシリコンＴＦＴで構成した回路は、最大数ＭＨｚから数十ＭＨｚの信号で動作するため、画素のみならず、映像信号を発生するデータドライバ回路や、走査を行う走査回路を、液晶表示装置などの基板上に画素を構成するＴＦＴと同一プロセスで形成することができる。
さらに、非接触伝送路を介して信号（例えば、表示データ、表示制御信号等）を送受信する通信方式として、静電誘導（静電容量結合）、電磁誘導および電磁波を利用するものが挙げられる。なお、静電誘導（静電容量結合）は、例えば、下記特許文献１に開示されている。
なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００５−３０１２１９号公報
非接触伝送路を介して信号を送受信する通信方式として、電磁波や電磁誘導を用いる方法は、より長距離通信に適しているが、表示信号をより高い周波数の搬送波を用いて変調、および復調する必要があるため、信号の伝送レートよりも遥かに高い周波数で変調する必要がある。それによって、高速回路駆動による電力増大や、回路素子形成による面積の増大を招く。
一方、前述の特許文献１の図５に示すような静電容量結合は、より短距離な伝送に限られるものの、変調と復調が不要であるため、伝送用電極のみで構成できる。変調と復調の回路が不要であるため、電極による占有面積は小さくてすむ利点がある。
しかながら、高解像度化などによる伝送レート増加のためには、複数の非接触伝送路チャネルが必要になる。つまり、基板上に静電容量結合をするための電極を並列に配置する必要がある。
複数のチャネルの非接触伝送路には、図７（Ａ）に示す平衡伝送と図７（Ｂ）に示す非平衡伝送がある。なお、図７において、ＳＴＸは送信回路、ＲＴＸは受信回路である。
図７（Ａ）に示す平衡伝送では、１つのチャネル（ｃｈ）に２つの容量（Ｃ１）を用いる。また、図７（Ｂ）に示す非平衡伝送では、１つのチャネル（ｃｈ）に１つの容量（Ｃ１）を用い、送信回路（ＳＴＸ）と受信回路（ＲＴＸ）の基準電圧間（ＳＣＯＭ、ＲＣＯＭ）を交流的に短絡するために全チャネル共通として十分大きな容量を持った容量（Ｃ２）を用いる。いずれにしても、１つのチャネルにつき、１つの電極より多くの電極を設ける必要があった。
一方、前述の特許文献１の図５に示すような静電容量結合は、より短距離な伝送に限られるものの、変調と復調が不要であるため、伝送用電極のみで構成できる。変調と復調の回路が不要であるため、電極による占有面積は小さくてすむ利点がある。
しかながら、高解像度化などによる伝送レート増加のためには、複数の非接触伝送路チャネルが必要になる。つまり、基板上に静電容量結合をするための電極を並列に配置する必要がある。
複数のチャネルの非接触伝送路には、図７（Ａ）に示す平衡伝送と図７（Ｂ）に示す非平衡伝送がある。なお、図７において、ＳＴＸは送信回路、ＲＴＸは受信回路である。
図７（Ａ）に示す平衡伝送では、１つのチャネル（ｃｈ）に２つの容量（Ｃ１）を用いる。また、図７（Ｂ）に示す非平衡伝送では、１つのチャネル（ｃｈ）に１つの容量（Ｃ１）を用い、送信回路（ＳＴＸ）と受信回路（ＲＴＸ）の基準電圧間（ＳＣＯＭ、ＲＣＯＭ）を交流的に短絡するために全チャネル共通として十分大きな容量を持った容量（Ｃ２）を用いる。いずれにしても、１つのチャネルにつき、１つの電極より多くの電極を設ける必要があった。
高解像度化などによる伝送レート増加のために、複数の非接触伝送路チャネルを用いると、電極面積がパネル上の面積を大きく占有するようになり、額縁と呼ばれる非表示領域が大きくなってしまう。このことは、非表示領域が大きいことはアプリケーションの自由度を減らし好ましくないことである。
本発明は、前記問題点を解決するためになされたものであり、本発明の目的は、静電容量結合により信号を送受信する通信方式を採用する画像表示装置において、多チャンネル化に伴う額縁の増大を最小限に抑えることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本発明は、前記問題点を解決するためになされたものであり、本発明の目的は、静電容量結合により信号を送受信する通信方式を採用する画像表示装置において、多チャンネル化に伴う額縁の増大を最小限に抑えることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素を有する表示パネルと、第２基板とを備え、前記表示パネルは、前記第２基板に重なるように配置される第１基板を有する画像表示装置であって、前記第１基板は、第１電圧レベルの電圧が供給される平板状の第１電源配線と、前記第１電圧レベルとは電圧レベルが異なる第２電圧レベルの電圧が供給される平板状の第２電源配線と、前記第１電源配線および前記第２電源配線に接続される半導体素子と、静電誘導によって信号を送受信するため平板状の第１電極群とを有し、前記第２基板は、静電誘導によって信号を送受信するための平板状の第２電極群と、前記信号の基準電圧が供給される平板状の共通電極とを有し、前記第１基板と前記第２基板とを重ね合わせた状態において、前記第２電極群には、前記第１電極群が重なり、前記共通電極には、前記第１電源配線あるいは前記第２電源配線が重なる。
（２）（１）において、前記第１基板は、前記第１電源配線と前記第２電源配線との間に形成される容量を有する。
（３）（２）において、前記容量は、前記第１電源配線あるいは前記第２電源配線の一方に接続される半導体層と前記第１電源配線あるいは前記第２電源配線の他方に接続されるゲート電極層とで形成される第１容量と、前記第１電源配線あるいは前記第２電源配線の一方の配線用金属層と前記第１電源配線あるいは前記第２電源配線の他方に接続されるゲート電極層とで形成される第２容量とが並列に接続された並列容量である。
（１）複数の画素を有する表示パネルと、第２基板とを備え、前記表示パネルは、前記第２基板に重なるように配置される第１基板を有する画像表示装置であって、前記第１基板は、第１電圧レベルの電圧が供給される平板状の第１電源配線と、前記第１電圧レベルとは電圧レベルが異なる第２電圧レベルの電圧が供給される平板状の第２電源配線と、前記第１電源配線および前記第２電源配線に接続される半導体素子と、静電誘導によって信号を送受信するため平板状の第１電極群とを有し、前記第２基板は、静電誘導によって信号を送受信するための平板状の第２電極群と、前記信号の基準電圧が供給される平板状の共通電極とを有し、前記第１基板と前記第２基板とを重ね合わせた状態において、前記第２電極群には、前記第１電極群が重なり、前記共通電極には、前記第１電源配線あるいは前記第２電源配線が重なる。
（２）（１）において、前記第１基板は、前記第１電源配線と前記第２電源配線との間に形成される容量を有する。
（３）（２）において、前記容量は、前記第１電源配線あるいは前記第２電源配線の一方に接続される半導体層と前記第１電源配線あるいは前記第２電源配線の他方に接続されるゲート電極層とで形成される第１容量と、前記第１電源配線あるいは前記第２電源配線の一方の配線用金属層と前記第１電源配線あるいは前記第２電源配線の他方に接続されるゲート電極層とで形成される第２容量とが並列に接続された並列容量である。
（４）（１）ないし（３）の何れかにおいて、前記表示パネルは、アクティブマトリクス型の表示パネルである。
（５）（１）ないし（４）の何れかにおいて、前記第１基板の前記半導体素子は、半導体層としてポリシリコンを使用する薄膜トランジスタである。
（６）（１）ないし（５）の何れかにおいて、前記表示パネルは、液晶表示パネル、有機ＥＬ表示パネル、あるいは、メモリー型表示デバイスである。
（７）（１）ないし（６）の何れかにおいて、前記第１基板は、前記複数の画素を駆動する駆動回路を有し、前記第１電源配線と前記第２電源配線とは、前記駆動回路の第１電源配線と第２電源配線電源配線である。
（８）（１）ないし（６）の何れかにおいて、前記複数の画素の各画素は、前記第１基板上に形成される画素回路を有し、前記第１電源配線と前記第２電源配線とは、前記画素回路の第１電源配線と第２電源配線電源配線である。
（９）（１）ないし（８）の何れかにおいて、前記第１電源配線は、電源配線であり、前記第２電源配線は、接地配線である。
（５）（１）ないし（４）の何れかにおいて、前記第１基板の前記半導体素子は、半導体層としてポリシリコンを使用する薄膜トランジスタである。
（６）（１）ないし（５）の何れかにおいて、前記表示パネルは、液晶表示パネル、有機ＥＬ表示パネル、あるいは、メモリー型表示デバイスである。
（７）（１）ないし（６）の何れかにおいて、前記第１基板は、前記複数の画素を駆動する駆動回路を有し、前記第１電源配線と前記第２電源配線とは、前記駆動回路の第１電源配線と第２電源配線電源配線である。
（８）（１）ないし（６）の何れかにおいて、前記複数の画素の各画素は、前記第１基板上に形成される画素回路を有し、前記第１電源配線と前記第２電源配線とは、前記画素回路の第１電源配線と第２電源配線電源配線である。
（９）（１）ないし（８）の何れかにおいて、前記第１電源配線は、電源配線であり、前記第２電源配線は、接地配線である。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、静電容量結合により信号を送受信する通信方式を採用する画像表示装置において、多チャンネル化に伴う額縁の増大を最小限に抑えることが可能となる。
本発明によれば、静電容量結合により信号を送受信する通信方式を採用する画像表示装置において、多チャンネル化に伴う額縁の増大を最小限に抑えることが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例である液晶表示装置の液晶表示パネルの等価回路を示す等価回路である。
図１において、１００はパネル基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）、ＡＲは表示領域である。表示領域（ＡＲ）内には、画素がマトリクス状に形成される。各画素は、画素電極（ＰＸ）と、映像信号を画素電極（ＰＸ）に印加するための薄膜トランジスタ（ＴＦＴ）とを有する。この薄膜トランジスタ（ＴＦＴ）は、ポリシリコンＴＦＴで構成される。即ち、薄膜トランジスタ（ＴＦＴ）は、半導体層として、アモルファスシリコン膜にレーザアニールを行うことによって多結晶化し、移動度を１００ｃｍ２／Ｖ・ｓ程度に高めたポリシリコン膜が利用される。
行方向の薄膜トランジスタ（ＴＦＴ）のゲート電極は、走査線（ＧＬ）に接続され、この走査線（ＧＬ）は、走査回路（ＸＤＶ）に接続される。
列方向の薄膜トランジスタ（ＴＦＴ）のドレイン電極は、映像線（ＤＬ）に接続され、この映像線（ＤＬ）は、データ処理回路（ＹＤＶ）に接続される。
薄膜トランジスタ（ＴＦＴ）のソース電極は、画素電極（ＰＸ）に接続される。ここで、画素電極（ＰＸ）と対向電極（ＣＴ）との間には液晶（ＬＣ）が挟持されるので、画素電極（ＰＸ）と対向電極（ＣＴ）との間には、液晶容量（Ｃｌｃ）が等価的に形成される。 なお、ソース電極、ドレイン電極の呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像線（ＤＬ）に接続される方をドレイン電極と称する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例である液晶表示装置の液晶表示パネルの等価回路を示す等価回路である。
図１において、１００はパネル基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）、ＡＲは表示領域である。表示領域（ＡＲ）内には、画素がマトリクス状に形成される。各画素は、画素電極（ＰＸ）と、映像信号を画素電極（ＰＸ）に印加するための薄膜トランジスタ（ＴＦＴ）とを有する。この薄膜トランジスタ（ＴＦＴ）は、ポリシリコンＴＦＴで構成される。即ち、薄膜トランジスタ（ＴＦＴ）は、半導体層として、アモルファスシリコン膜にレーザアニールを行うことによって多結晶化し、移動度を１００ｃｍ２／Ｖ・ｓ程度に高めたポリシリコン膜が利用される。
行方向の薄膜トランジスタ（ＴＦＴ）のゲート電極は、走査線（ＧＬ）に接続され、この走査線（ＧＬ）は、走査回路（ＸＤＶ）に接続される。
列方向の薄膜トランジスタ（ＴＦＴ）のドレイン電極は、映像線（ＤＬ）に接続され、この映像線（ＤＬ）は、データ処理回路（ＹＤＶ）に接続される。
薄膜トランジスタ（ＴＦＴ）のソース電極は、画素電極（ＰＸ）に接続される。ここで、画素電極（ＰＸ）と対向電極（ＣＴ）との間には液晶（ＬＣ）が挟持されるので、画素電極（ＰＸ）と対向電極（ＣＴ）との間には、液晶容量（Ｃｌｃ）が等価的に形成される。 なお、ソース電極、ドレイン電極の呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像線（ＤＬ）に接続される方をドレイン電極と称する。
走査回路（ＸＤＶ）と、データ処理回路（ＹＤＶ）の内部のトランジスタも、ポリシリコンＴＦＴで構成される。そして、走査回路（ＸＤＶ）と、データ処理回路（ＹＤＶ）の内部のポリシリコントランジスタは、表示領域（ＡＲ）内の薄膜トランジスタ（ＴＦＴ）同一工程で、同時に形成される。
走査回路（ＸＤＶ）は、内部で発生させる基準クロックに基づき、１水平走査時間毎に、順次の各走査線（ＧＬ）に“Ｈｉｇｈ”レベルの選択電圧（走査信号）を供給する。これにより、液晶表示パネルの各走査線（ＧＬ）に接続された複数の薄膜トランジスタ（ＴＦＴ）が、１水平走査期間の間、映像線（ＤＬ）と画素電極（ＰＸ）との間を電気的に導通させる。
また、データ処理回路（ＹＤＶ）は、画素が表示すべき階調に対応する階調電圧を映像線（ＤＬ）に出力する。
薄膜トランジスタ（ＴＦＴ）がオン状態（導通）であると、映像線（ＤＬ）から階調電圧（映像信号）が画素電極（ＰＸ）に供給される。
その後、薄膜トランジスタ（ＴＦＴ）がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極（ＰＸ）に保持される。
対向電極（ＣＴ）には、コモン電圧（Ｖｃｏｍ）が印加されており、液晶表示パネルは画素電極（ＰＸ）と対向電極（ＣＴ）との間の電位差により、間に挟まれた液晶分子の配向方向を変化させ、光の透過率または反射率を変化させることで画像を表示する。
走査回路（ＸＤＶ）は、内部で発生させる基準クロックに基づき、１水平走査時間毎に、順次の各走査線（ＧＬ）に“Ｈｉｇｈ”レベルの選択電圧（走査信号）を供給する。これにより、液晶表示パネルの各走査線（ＧＬ）に接続された複数の薄膜トランジスタ（ＴＦＴ）が、１水平走査期間の間、映像線（ＤＬ）と画素電極（ＰＸ）との間を電気的に導通させる。
また、データ処理回路（ＹＤＶ）は、画素が表示すべき階調に対応する階調電圧を映像線（ＤＬ）に出力する。
薄膜トランジスタ（ＴＦＴ）がオン状態（導通）であると、映像線（ＤＬ）から階調電圧（映像信号）が画素電極（ＰＸ）に供給される。
その後、薄膜トランジスタ（ＴＦＴ）がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極（ＰＸ）に保持される。
対向電極（ＣＴ）には、コモン電圧（Ｖｃｏｍ）が印加されており、液晶表示パネルは画素電極（ＰＸ）と対向電極（ＣＴ）との間の電位差により、間に挟まれた液晶分子の配向方向を変化させ、光の透過率または反射率を変化させることで画像を表示する。
図２は、本発明の実施例である液晶表示装置の概略構成を示すブロック図である。
図２では、非接触伝送路（静電容量結合）を介して信号（表示データ、表示制御信号など）を送信する送信基板と受信を実現する液晶表示パネルの構成を示す。
また、図２では、４チャネルの非接触伝送路による非平衡伝送を想定している。なお、チャネル数４は記述のしやすさから決めた数であるので特に意味は無く、実際はこれよりも多くても少なくても構わない。
図２に示すように、本実施例の液晶表示パネルは、画素電極（ＰＸ）、薄膜トランジスタ（ＴＦＴ）等が設けられたパネル基板１００と、カラーフィルタ等が形成される対向基板１１０とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
このように、本実施例の液晶表示モジュールでは、液晶が一対の基板の間に挟持された構造となっている。
また、パネル基板１００と、対向基板１１０とは、同一面積の基板で構成される。尚、基板の材質は絶縁性の基板であればよく、ガラスに限られず、プラスチックなどでもよい。また、本実施例では、ＴＮ方式やＶＡ方式の液晶表示パネルであるので、対向電極（ＣＴ）は対向基板１１０側に設けられるが、ＩＰＳ方式の液晶表示パネルの場合は、対向電極（ＣＴ）はパネル基板１００側に設けられる。
なお、本発明は、液晶パネルの内部構造とは直には関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。
図２では、非接触伝送路（静電容量結合）を介して信号（表示データ、表示制御信号など）を送信する送信基板と受信を実現する液晶表示パネルの構成を示す。
また、図２では、４チャネルの非接触伝送路による非平衡伝送を想定している。なお、チャネル数４は記述のしやすさから決めた数であるので特に意味は無く、実際はこれよりも多くても少なくても構わない。
図２に示すように、本実施例の液晶表示パネルは、画素電極（ＰＸ）、薄膜トランジスタ（ＴＦＴ）等が設けられたパネル基板１００と、カラーフィルタ等が形成される対向基板１１０とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
このように、本実施例の液晶表示モジュールでは、液晶が一対の基板の間に挟持された構造となっている。
また、パネル基板１００と、対向基板１１０とは、同一面積の基板で構成される。尚、基板の材質は絶縁性の基板であればよく、ガラスに限られず、プラスチックなどでもよい。また、本実施例では、ＴＮ方式やＶＡ方式の液晶表示パネルであるので、対向電極（ＣＴ）は対向基板１１０側に設けられるが、ＩＰＳ方式の液晶表示パネルの場合は、対向電極（ＣＴ）はパネル基板１００側に設けられる。
なお、本発明は、液晶パネルの内部構造とは直には関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。
図２において、前述したように、ガラス基板（を含むパネル基板１００には、画像を表示するため表示領域（ＡＲ）があり、表示領域（ＡＲ）には、マトリクス状に画素電極（ＰＸ）が形成されている。画素電極（ＰＸ）の下には、画素回路（ＰＩＣ）が薄膜トランジスタで形成されており、画素回路（ＰＩＣ）が記憶した電圧にしたがって、画素電極（ＰＸ）に電圧を出力する。画素回路（ＰＩＣ）は図１に示したような１つの薄膜トランジスタ（ＴＦＴ）で形成する場合もあるが、他にも、ダイナミック・メモリ回路や、スタティックメモリ回路を複数の薄膜トランジスタで構成する場合もある。
表示領域（ＡＲ）の周辺部（非表示領域）には、画素回路（ＰＩＣ）を駆動するための走査回路（ＸＤＶ）とデータ処理回路（ＹＤＶ）や、静電容量結合による非接触通信のための電極（Ｅ１〜Ｅ４）が形成されている。
パネル基板１００は、厚さ数μｍの液晶（ＬＣ）を挟んで、もう１枚のガラス基板を含む対向基板１１０と張り合わされるが、液晶の厚さは球状のビーズをガラス基板（ＳＵＢ１）上に散布することで一定に保つことができる。
対向基板１１０の内側の表面には、透明な対向電極（ＣＴ）が形成されており、この対向電極（ＣＴ）と、画素電極（ＰＸ）の間に液晶（ＬＣ）を挟持することによって、液晶表示パネルが形成される。対向電極（ＣＴ）は、パネル基板１００上に設けられた接続端子（ＣＯＴ）と接続され、例えば、Ｖｃｏｍの固定電圧が供給される。
表示領域（ＡＲ）の周辺部（非表示領域）には、画素回路（ＰＩＣ）を駆動するための走査回路（ＸＤＶ）とデータ処理回路（ＹＤＶ）や、静電容量結合による非接触通信のための電極（Ｅ１〜Ｅ４）が形成されている。
パネル基板１００は、厚さ数μｍの液晶（ＬＣ）を挟んで、もう１枚のガラス基板を含む対向基板１１０と張り合わされるが、液晶の厚さは球状のビーズをガラス基板（ＳＵＢ１）上に散布することで一定に保つことができる。
対向基板１１０の内側の表面には、透明な対向電極（ＣＴ）が形成されており、この対向電極（ＣＴ）と、画素電極（ＰＸ）の間に液晶（ＬＣ）を挟持することによって、液晶表示パネルが形成される。対向電極（ＣＴ）は、パネル基板１００上に設けられた接続端子（ＣＯＴ）と接続され、例えば、Ｖｃｏｍの固定電圧が供給される。
対向基板１１０の内側表面であって画素電極（ＰＸ）と重なる位置には、開口部（ＫＡ）が設けられている。開口部以外の領域には遮光層（所謂、ブラックマトリクス）が塗布されており、開口部以外の領域で光が透過しないようにしてある。また、開口部（ＫＡ）に赤、緑、青それぞれのカラーフィルタを設けた場合には、画像表示装置はカラー表示が可能になる。
対向基板１１０の外側の表面には偏光板および位相差板（不図示）が貼り付けられている。また、パネル基板１００の外側の表面にも偏光板が形成されている。
偏光板および位相差板の役割は、液晶に異なる交流電圧振幅を印加したときに、光の反射率の比が大きく異なるようにして、それぞれ明表示、暗表示として目視されるようにすることである。
本実施例において、信号（表示データ、表示制御信号等）を、パネル基板１００に送信するための送信基板１２０の上には、非接触通信のための電極（ｅ１〜ｅ４）と共通電極（ＩＴＯ）とが形成されている。
電極（ｅ１〜ｅ４）と、パネル基板１００の電極（Ｅ１〜Ｅ４）とをオーバーラップさせることで、これらは静電容量結合による非接触伝送路となる。そのとき、共通電極（ＩＴＯ）は、パネル基板１００上の画素回路（ＰＩＣ）、走査回路（ＸＤＶ）、およびデータ処理回路（ＹＤＶ）とオーバーラップするように配置されている。
対向基板１１０の外側の表面には偏光板および位相差板（不図示）が貼り付けられている。また、パネル基板１００の外側の表面にも偏光板が形成されている。
偏光板および位相差板の役割は、液晶に異なる交流電圧振幅を印加したときに、光の反射率の比が大きく異なるようにして、それぞれ明表示、暗表示として目視されるようにすることである。
本実施例において、信号（表示データ、表示制御信号等）を、パネル基板１００に送信するための送信基板１２０の上には、非接触通信のための電極（ｅ１〜ｅ４）と共通電極（ＩＴＯ）とが形成されている。
電極（ｅ１〜ｅ４）と、パネル基板１００の電極（Ｅ１〜Ｅ４）とをオーバーラップさせることで、これらは静電容量結合による非接触伝送路となる。そのとき、共通電極（ＩＴＯ）は、パネル基板１００上の画素回路（ＰＩＣ）、走査回路（ＸＤＶ）、およびデータ処理回路（ＹＤＶ）とオーバーラップするように配置されている。
図３は、図２のＡ領域の回路パターンを示す図であり、電極（Ｅ１，Ｅ２）とデータ処理回路（ＹＤＶ）の一部が描かれている。なお、図３において、Ｒは抵抗である。
斜線塗りつぶしの四角形は、電極、電源配線、およびその他配線を形成する金属電極層を表しており、中抜きの四角形は、薄膜トランジスタを形成するための半導体層（ＡＳ）と、ゲート電極層（ＧＴ）を表している。また、中抜きの丸は２つのオーバーラップ層のコンタクトホールを表している。
図４は、図３に示す回路パターンの等価回路を示す回路図である。なお、図４において、Ｖ（＋）は正極電源配線（ＰＷＲ）の電圧を、Ｖ（−）は負極電源配線（ＮＷＲ）の電圧を表している。
図４に示すように、図３に示す回路パターンは、電極（Ｅ１，Ｅ２）で受信した信号を、インバータ（ＩＮＶ）を介してデータ処理回路（ＹＤＶ）に入力する回路となっている。このように、パネル基板１００上に形成された金属配線層、半導体層（ＡＳ）、ゲート電極層（ＧＴ）を利用して、データ処理回路（ＹＤＶ）の内部には、インバータ（ＩＮＶ）を代表とする能動回路素子が設けられている。
これらの能動素子に電力を供給する為に、金属配線層を使用して正極電源配線（ＰＷＲ）および負極電源配線（ＮＷＲ）が設けられる。
斜線塗りつぶしの四角形は、電極、電源配線、およびその他配線を形成する金属電極層を表しており、中抜きの四角形は、薄膜トランジスタを形成するための半導体層（ＡＳ）と、ゲート電極層（ＧＴ）を表している。また、中抜きの丸は２つのオーバーラップ層のコンタクトホールを表している。
図４は、図３に示す回路パターンの等価回路を示す回路図である。なお、図４において、Ｖ（＋）は正極電源配線（ＰＷＲ）の電圧を、Ｖ（−）は負極電源配線（ＮＷＲ）の電圧を表している。
図４に示すように、図３に示す回路パターンは、電極（Ｅ１，Ｅ２）で受信した信号を、インバータ（ＩＮＶ）を介してデータ処理回路（ＹＤＶ）に入力する回路となっている。このように、パネル基板１００上に形成された金属配線層、半導体層（ＡＳ）、ゲート電極層（ＧＴ）を利用して、データ処理回路（ＹＤＶ）の内部には、インバータ（ＩＮＶ）を代表とする能動回路素子が設けられている。
これらの能動素子に電力を供給する為に、金属配線層を使用して正極電源配線（ＰＷＲ）および負極電源配線（ＮＷＲ）が設けられる。
図５は、図３のＢ−Ｂ’切断線に沿った要部断面構造を示す断面図であり、図３のＢ−Ｂ’切断線に沿ったパネル基板１００、対向基板１１０、および送信基板１２０の要部断面構造を示す。
図５に示すように、対向基板１１０とパネル基板１００はシール材（接着剤の層）（ＳＬ）によって貼り付けられる。ここで、シール材（ＳＬ）はパネル基板上を１周周回しており、液晶（ＬＣ）を封止している。なお、図５において、ＳＵＢ１はパネル基板１００のガラス基板、ＳＵＢ２は対向基板１１０のガラス基板、ＰＡＳは絶縁層である。
送信基板１２０上の電極（ｅ２）は、パネル基板１００上の電極（Ｅ２）とオーバーラップして配置されており容量（ＣＤ２）を形成している。
同様にして、送信基板１２０上の電極（ｅ１）は、パネル基板１００上の電極（Ｅ１）とオーバーラップして配置されており容量（ＣＤ１）を、送信基板１２０上の電極（ｅ３）は、パネル基板１００上の電極（Ｅ３）とオーバーラップして配置されており容量（ＣＤ３）を、送信基板１２０上の電極（ｅ４）は、パネル基板１００上の電極（Ｅ４）とオーバーラップして配置されており容量（ＣＤ４）を形成している。
送信基板１２０上の共通電極（ＩＴＯ）は、パネル基板１００上の正極電源配線（ＰＷＲ）と負極電源配線（ＮＷＲ）とオーバーラップし、それぞれ容量（ＣＰ，ＣＭ）を形成している。
また、画素回路（ＰＩＣ）および走査回路（ＸＤＶ）も、データ処理回路（ＹＤＶ）の部分の断面構造と同じようになっており、画素回路（ＰＩＣ）および走査回路（ＸＤＶ）を構成するアクティブ素子、およびそれに電源電圧を供給する為の正極および負極電源配線がパネル基板上に形成されている。そして、その部分に共通電極がオーバーラップされている。
図５に示すように、対向基板１１０とパネル基板１００はシール材（接着剤の層）（ＳＬ）によって貼り付けられる。ここで、シール材（ＳＬ）はパネル基板上を１周周回しており、液晶（ＬＣ）を封止している。なお、図５において、ＳＵＢ１はパネル基板１００のガラス基板、ＳＵＢ２は対向基板１１０のガラス基板、ＰＡＳは絶縁層である。
送信基板１２０上の電極（ｅ２）は、パネル基板１００上の電極（Ｅ２）とオーバーラップして配置されており容量（ＣＤ２）を形成している。
同様にして、送信基板１２０上の電極（ｅ１）は、パネル基板１００上の電極（Ｅ１）とオーバーラップして配置されており容量（ＣＤ１）を、送信基板１２０上の電極（ｅ３）は、パネル基板１００上の電極（Ｅ３）とオーバーラップして配置されており容量（ＣＤ３）を、送信基板１２０上の電極（ｅ４）は、パネル基板１００上の電極（Ｅ４）とオーバーラップして配置されており容量（ＣＤ４）を形成している。
送信基板１２０上の共通電極（ＩＴＯ）は、パネル基板１００上の正極電源配線（ＰＷＲ）と負極電源配線（ＮＷＲ）とオーバーラップし、それぞれ容量（ＣＰ，ＣＭ）を形成している。
また、画素回路（ＰＩＣ）および走査回路（ＸＤＶ）も、データ処理回路（ＹＤＶ）の部分の断面構造と同じようになっており、画素回路（ＰＩＣ）および走査回路（ＸＤＶ）を構成するアクティブ素子、およびそれに電源電圧を供給する為の正極および負極電源配線がパネル基板上に形成されている。そして、その部分に共通電極がオーバーラップされている。
図６は、図３のＣ−Ｃ’切断線に沿った要部断面構造を示す断面図であり、図３のＣ−Ｃ’切断線に沿ったパネル基板１００の断面図である。なお、図９において、ＳＵＢ１はパネル基板１００のガラス基板、ＰＡＳは絶縁層である。
正極電源配線（ＰＷＲ）の下に、正極電源配線（ＰＷＲ）と、負極電源配線（ＮＷＲ）に接続されるゲート電極層（ＧＴ）によって形成される第１容量と、ゲート電極層（ＧＴ）と、正極電源配線（ＰＷＲ）に接続される半導体層（ＡＳ）によって形成される第２容量とが並列に接続された並列容量（ＣＢ）が形成される。
この容量（ＣＢ）は、正極電源配線（ＰＷＲ）と負極電源配線（ＮＷＲ）とを接続するバイパスコンデンサとして機能し、送信基板１２０上の共通電極（ＩＴＯ）とパネル基板１００上の正極電源配線（ＰＷＲ）とによって形成される容量（ＣＰ）と、送信基板１２０上の共通電極（ＩＴＯ）とパネル基板１００上の負極電源配線（ＮＷＲ）とによって形成される容量（ＣＭ）の容量値のアンバランスによって、正極電源配線（ＰＷＲ）−負極電源配線（ＮＷＲ）間に発生する電圧を吸収するように動作する。
なお、容量（ＣＢ）の容量値は、容量（ＣＰ）の容量値あるいは容量（ＣＭ）の容量値よりも大きいことが好ましい。
正極電源配線（ＰＷＲ）の下に、正極電源配線（ＰＷＲ）と、負極電源配線（ＮＷＲ）に接続されるゲート電極層（ＧＴ）によって形成される第１容量と、ゲート電極層（ＧＴ）と、正極電源配線（ＰＷＲ）に接続される半導体層（ＡＳ）によって形成される第２容量とが並列に接続された並列容量（ＣＢ）が形成される。
この容量（ＣＢ）は、正極電源配線（ＰＷＲ）と負極電源配線（ＮＷＲ）とを接続するバイパスコンデンサとして機能し、送信基板１２０上の共通電極（ＩＴＯ）とパネル基板１００上の正極電源配線（ＰＷＲ）とによって形成される容量（ＣＰ）と、送信基板１２０上の共通電極（ＩＴＯ）とパネル基板１００上の負極電源配線（ＮＷＲ）とによって形成される容量（ＣＭ）の容量値のアンバランスによって、正極電源配線（ＰＷＲ）−負極電源配線（ＮＷＲ）間に発生する電圧を吸収するように動作する。
なお、容量（ＣＢ）の容量値は、容量（ＣＰ）の容量値あるいは容量（ＣＭ）の容量値よりも大きいことが好ましい。
以上説明したように、本実施例によれば、静電容量結合により信号（例えば、表示データ、表示制御信号等）を送受信する通信方式を採用する液晶表示装置において、液晶表示パネルを構成する基板上の共通電極を、周辺回路（データ処理回路（ＹＤＶ）、走査回路（ＸＤＶ））および／あるいは画素回路の電源配線で兼用させるようにしたので、非接触伝送路１チャネルあたりに別途必要となる電極が１つで済むことになり、多チャンネル化に伴う額縁の増大が最小限に抑えることが可能となる。
そして、液晶表示パネルの額縁（非表示領域）を小さくしたことにより、結果として、アプリケーション製品の自由度を高めることが可能となる。
なお、前述の説明では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明は、例えば、有機ＥＬ表示装置などの一般の表示装置に適用可能である。さらに、本発明は、表示パネルに表示状態を記憶するメモリ性材料を使用するメモリー型表示デバイス（例えば、電子ペーパ）等にも適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
そして、液晶表示パネルの額縁（非表示領域）を小さくしたことにより、結果として、アプリケーション製品の自由度を高めることが可能となる。
なお、前述の説明では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明は、例えば、有機ＥＬ表示装置などの一般の表示装置に適用可能である。さらに、本発明は、表示パネルに表示状態を記憶するメモリ性材料を使用するメモリー型表示デバイス（例えば、電子ペーパ）等にも適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
１００ パネル基板
１１０ 対向基板
１２０ 送信基板
ＡＲ 表示領域
ＡＳ 半導体層
Ｃ１，Ｃ２，ＣＢ，ＣＰ，ＣＭ，ＣＤ２ 容量
Ｃｌｃ 液晶容量
ＣＯＴ 接続端子
ＣＴ 対向電極
ＤＬ 映像線
Ｅ１〜Ｅ４，ｅ１〜ｅ４ 電極
ＧＬ 走査線
ＧＴ ゲート電極層
ＩＮＶ インバータ
ＩＴＯ 共通電極
ＫＡ 開口部
ＬＣ 液晶
ＮＷＲ 負極電源配線
ＰＡＳ 絶縁層
ＰＩＣ 画素回路
ＰＷＲ 正極電源配線
ＰＸ 画素電極
Ｒ 抵抗
ＲＴＸ 受信回路
ＳＬ シール材
ＳＴＸ 送信回路
ＳＵＢ１，ＳＵＢ２ ガラス基板
ＴＦＴ 薄膜トランジスタ
ＹＤＶ データ処理回路
ＸＤＶ 走査回路
１１０ 対向基板
１２０ 送信基板
ＡＲ 表示領域
ＡＳ 半導体層
Ｃ１，Ｃ２，ＣＢ，ＣＰ，ＣＭ，ＣＤ２ 容量
Ｃｌｃ 液晶容量
ＣＯＴ 接続端子
ＣＴ 対向電極
ＤＬ 映像線
Ｅ１〜Ｅ４，ｅ１〜ｅ４ 電極
ＧＬ 走査線
ＧＴ ゲート電極層
ＩＮＶ インバータ
ＩＴＯ 共通電極
ＫＡ 開口部
ＬＣ 液晶
ＮＷＲ 負極電源配線
ＰＡＳ 絶縁層
ＰＩＣ 画素回路
ＰＷＲ 正極電源配線
ＰＸ 画素電極
Ｒ 抵抗
ＲＴＸ 受信回路
ＳＬ シール材
ＳＴＸ 送信回路
ＳＵＢ１，ＳＵＢ２ ガラス基板
ＴＦＴ 薄膜トランジスタ
ＹＤＶ データ処理回路
ＸＤＶ 走査回路
Claims (11)
- 複数の画素を有する表示パネルと、
第２基板とを備え、
前記表示パネルは、前記第２基板に重なるように配置される第１基板を有する画像表示装置であって、
前記第１基板は、第１電圧レベルの電圧が供給される平板状の第１電源配線と、
前記第１電圧レベルとは電圧レベルが異なる第２電圧レベルの電圧が供給される平板状の第２電源配線と、
前記第１電源配線および前記第２電源配線に接続される半導体素子と、
静電誘導によって信号を送受信するため平板状の第１電極群とを有し、
前記第２基板は、静電誘導によって信号を送受信するための平板状の第２電極群と、
前記信号の基準電圧が供給される平板状の共通電極とを有し、
前記第１基板と前記第２基板とを重ね合わせた状態において、前記第２電極群には、前記第１電極群が重なり、前記共通電極には、前記第１電源配線あるいは前記第２電源配線が重なることを特徴とする画像表示装置。 - 前記第１基板は、前記第１電源配線と前記第２電源配線との間に形成される容量を有することを特徴とする請求項１に記載の画像表示装置。
- 前記容量は、前記第１電源配線あるいは前記第２電源配線の一方に接続される半導体層と前記第１電源配線あるいは前記第２電源配線の他方に接続されるゲート電極層とで形成される第１容量と、前記第１電源配線あるいは前記第２電源配線の一方の配線用金属層と前記第１電源配線あるいは前記第２電源配線の他方に接続されるゲート電極層とで形成される第２容量とが並列に接続された並列容量であることを特徴とする請求項２に記載の画像表示装置。
- 前記表示パネルは、アクティブマトリクス型の表示パネルであることを特徴とする請求項１ないし請求項３のいずれか１項に記載に記載の画像表示装置。
- 前記第１基板の前記半導体素子は、半導体層としてポリシリコンを使用する薄膜トランジスタであることを特徴とする請求項１ないし請求項４のいずれか１項に記載に記載の画像表示装置。
- 前記表示パネルは、液晶表示パネルであることを特徴とする請求項１ないし請求項５のいずれか１項に記載に記載の画像表示装置。
- 前記表示パネルは、有機ＥＬ表示パネルであることを特徴とする請求項１ないし請求項５のいずれか１項に記載に記載の画像表示装置。
- 前記表示パネルは、メモリー型表示デバイスであることを特徴とする請求項１ないし請求項５のいずれか１項に記載に記載の画像表示装置。
- 前記第１基板は、前記複数の画素を駆動する駆動回路を有し、
前記第１電源配線と前記第２電源配線とは、前記駆動回路の第１電源配線と第２電源配線電源配線であることを特徴とする請求項１ないし請求項８のいずれか１項に記載の画像表示装置。 - 前記複数の画素の各画素は、前記第１基板上に形成される画素回路を有し、
前記第１電源配線と前記第２電源配線とは、前記画素回路の第１電源配線と第２電源配線電源配線であることを特徴とする請求項１ないし請求項８のいずれか１項に記載の画像表示装置。 - 前記第１電源配線は、電源配線であり、
前記第２電源配線は、接地配線であることを特徴とする請求項１ないし請求項１０のいずれか１項に記載の画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008097046A JP5033701B2 (ja) | 2008-04-03 | 2008-04-03 | 画像表示装置 |
| US12/417,898 US8233105B2 (en) | 2008-04-03 | 2009-04-03 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008097046A JP5033701B2 (ja) | 2008-04-03 | 2008-04-03 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009251162A true JP2009251162A (ja) | 2009-10-29 |
| JP5033701B2 JP5033701B2 (ja) | 2012-09-26 |
Family
ID=41132832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008097046A Active JP5033701B2 (ja) | 2008-04-03 | 2008-04-03 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8233105B2 (ja) |
| JP (1) | JP5033701B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011242966A (ja) * | 2010-05-18 | 2011-12-01 | Nec Corp | タッチセンサ、タッチパネルおよび該タッチセンサを用いた情報伝達方法 |
| CN109427266A (zh) * | 2017-09-01 | 2019-03-05 | 创王光电股份有限公司 | 显示器系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767085B (zh) * | 2019-03-29 | 2021-11-30 | 昆山国显光电有限公司 | 显示基板、显示面板及显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5008823B2 (ja) * | 2004-03-19 | 2012-08-22 | シャープ株式会社 | 表示装置 |
-
2008
- 2008-04-03 JP JP2008097046A patent/JP5033701B2/ja active Active
-
2009
- 2009-04-03 US US12/417,898 patent/US8233105B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011242966A (ja) * | 2010-05-18 | 2011-12-01 | Nec Corp | タッチセンサ、タッチパネルおよび該タッチセンサを用いた情報伝達方法 |
| CN109427266A (zh) * | 2017-09-01 | 2019-03-05 | 创王光电股份有限公司 | 显示器系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090251453A1 (en) | 2009-10-08 |
| JP5033701B2 (ja) | 2012-09-26 |
| US8233105B2 (en) | 2012-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102009388B1 (ko) | 액정 디스플레이 장치 | |
| US9389474B2 (en) | Liquid crystal panel | |
| TWI381231B (zh) | 液晶顯示裝置 | |
| JP4541421B2 (ja) | 液晶表示装置、テレビジョン受像機 | |
| US20050200793A1 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
| US9897870B2 (en) | Liquid crystal display | |
| US9601041B2 (en) | Electro-optic device and electronic device | |
| JP2012053137A (ja) | 液晶表示装置 | |
| KR20140071042A (ko) | 액정표시장치 | |
| JP5095547B2 (ja) | 画像表示装置 | |
| WO2010131552A1 (ja) | 液晶表示装置 | |
| US7576823B2 (en) | In-plane switching mode liquid crystal display device | |
| US7671363B2 (en) | Electro-optical device and electronic apparatus | |
| JP5033701B2 (ja) | 画像表示装置 | |
| US7884910B2 (en) | In-plane switching mode liquid crystal display device | |
| JP2004061891A (ja) | 液晶表示装置 | |
| KR20150001168A (ko) | 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판 | |
| KR101331905B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US10048555B2 (en) | Array substrate, manufacturing method thereof and display device | |
| JP4617861B2 (ja) | 液晶表示装置 | |
| US11347122B2 (en) | Display apparatus | |
| JP5220506B2 (ja) | 画像表示装置 | |
| KR101420438B1 (ko) | 액정표시장치 | |
| JP2010271740A (ja) | 液晶表示装置 | |
| JP2008233422A (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110117 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5033701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |