JP2009248155A - Laser beam machining method and apparatus - Google Patents

Laser beam machining method and apparatus Download PDF

Info

Publication number
JP2009248155A
JP2009248155A JP2008100659A JP2008100659A JP2009248155A JP 2009248155 A JP2009248155 A JP 2009248155A JP 2008100659 A JP2008100659 A JP 2008100659A JP 2008100659 A JP2008100659 A JP 2008100659A JP 2009248155 A JP2009248155 A JP 2009248155A
Authority
JP
Japan
Prior art keywords
waveform
output
laser
reference waveform
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008100659A
Other languages
Japanese (ja)
Inventor
Tatsuro Watanabe
達郎 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyachi Technos Corp
Original Assignee
Miyachi Technos Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyachi Technos Corp filed Critical Miyachi Technos Corp
Priority to JP2008100659A priority Critical patent/JP2009248155A/en
Publication of JP2009248155A publication Critical patent/JP2009248155A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To enhance laser beam machining capability by improving data efficiency, repeating speed and accuracy in the waveform control of laser power. <P>SOLUTION: The laser beam machining apparatus includes a fiber laser oscillator 10, a laser power source 12, a laser incidence section 14, a fiber transmission system 15, a laser radiating section 16, a controller 18, a touch panel 20, etc. The controller 18 in terms of hardware is composed of a CPU (micro computer), an FPGA (field programmable gate array), a digital-analog (D/A) converter, an analog-digital (A/D) converter, etc. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、被加工物にパルス発振または連続発振のレーザ光を照射して所望のレーザ加工を施すレーザ加工技術に係り、特にレーザ光の出力(パワー)を波形制御するレーザ加工方法およびレーザ加工装置に関する。   The present invention relates to a laser processing technique for performing desired laser processing by irradiating a workpiece with pulsed or continuous wave laser light, and in particular, a laser processing method and laser processing for controlling the waveform of laser beam output (power). Relates to the device.

一般に、レーザ加工においてレーザ光の出力を波形制御する技術は、レーザ溶接で多く用いられている。たとえば、レーザスポット溶接では、被加工物の各溶接ポイントにパルス発振のレーザ光を単発または連発で照射する。また、レーザシーム溶接では、被加工物の溶接ラインに、パルス発振のレーザ光を一定の繰り返し周波数でオーバーラップ走査で照射するか、あるいは連続発振(CW)のレーザ光を連続走査で照射する。そのようなレーザ溶接加工においては、レーザパワーの波形を任意に可変することによって、溶け込み具合や仕上がり具合等を調整することができる。   In general, a technique for controlling the waveform of the output of laser light in laser processing is often used in laser welding. For example, in laser spot welding, each welding point of a workpiece is irradiated with pulsed laser light in a single shot or in a continuous manner. Further, in laser seam welding, a pulsed laser beam is irradiated on a workpiece welding line with overlap scanning at a constant repetition frequency, or a continuous wave (CW) laser beam is irradiated with continuous scanning. In such laser welding processing, it is possible to adjust the degree of penetration, the degree of finish, etc. by arbitrarily changing the waveform of the laser power.

たとえば特許文献1には、コントロールボード(制御部)から基準波形が出力され、それに応じてレーザ電源部がレーザ励起部を駆動し、所望の波形形状を有するレーザ光が発振出力されるファイバレーザ加工機が開示されている。更に、このファイバレーザ加工機では、加工用レーザ光の出力をモニタしてレーザ電源部にフィードバックすることが開示されている。   For example, Patent Document 1 discloses a fiber laser processing in which a reference waveform is output from a control board (control unit), and a laser power source unit drives a laser excitation unit in response to this, and laser light having a desired waveform shape is oscillated and output. A machine is disclosed. Furthermore, this fiber laser processing machine discloses that the output of a processing laser beam is monitored and fed back to a laser power source unit.

従来のレーザ溶接装置は、CPU(マイクロコンピュータ)のメモリ書き込み/読み出し機能を利用してレーザパワーの波形制御を行っている。すなわち、ユーザがタッチパネル等のマン・マシン・インタフェースを通じて所望の基準波形を設定入力すると、CPUがその設定入力された基準波形を所定のサンプリング周期で符号化し、その2進コードを基準波形データとしてメモリに書き込む。そして、レーザ溶接加工を実行する際に、CPUが、メモリから基準波形データをサンプリング周期の時間間隔で読み出して、ディジタルの基準波形信号を再生する。こうしてCPUのメモリ読み出し機能により再生されたディジタルの基準波形信号はD/A変換器によりアナログの基準波形信号に変換され、そのアナログ基準波形信号がレーザ電源部の制御信号に用いられる。典型的には、レーザ発振器より発振出力された加工用レーザ光の出力(パワー)、あるいは光共振器内の活性媒質を光学的に励起するための励起光源たとえばレーザダイオード(LD)に供給される駆動電流等が上記アナログの基準波形信号に倣うようにフィードバック制御がかけられる。   A conventional laser welding apparatus performs laser power waveform control by using a memory writing / reading function of a CPU (microcomputer). That is, when a user inputs a desired reference waveform through a man-machine interface such as a touch panel, the CPU encodes the set and input reference waveform at a predetermined sampling period and stores the binary code as reference waveform data. Write to. Then, when executing laser welding, the CPU reads the reference waveform data from the memory at time intervals of the sampling period, and reproduces the digital reference waveform signal. The digital reference waveform signal reproduced by the memory reading function of the CPU is converted into an analog reference waveform signal by the D / A converter, and the analog reference waveform signal is used as a control signal for the laser power supply unit. Typically, it is supplied to an output (power) of a processing laser beam oscillated and output from a laser oscillator, or to an excitation light source such as a laser diode (LD) for optically exciting an active medium in the optical resonator. Feedback control is applied so that the drive current or the like follows the analog reference waveform signal.

もっとも、レーザパワーの波形制御において、フィードバック制御をかけても、モニタ対象(レーザ出力、LD駆動電流等)の実際の値が必ずしも正確に基準波形に倣うとは限らない。従来のレーザ溶接装置は、基準波形に対するモニタ対象の波形の誤差が所定の許容範囲内に収まっているか否かのチェック(良否判定)を行う場合は、所要の演算処理をすべてCPUで行っている。
特開2007−190566
However, even if feedback control is applied in the waveform control of the laser power, the actual value of the monitoring target (laser output, LD drive current, etc.) does not always follow the reference waveform accurately. In the conventional laser welding apparatus, when checking whether the error of the waveform to be monitored with respect to the reference waveform is within a predetermined allowable range (good / bad determination), all necessary calculation processing is performed by the CPU. .
JP2007-190566

しかしながら、上述したようなレーザパワーの波形制御に専らCPUのメモリ書き込み/読み出し機能や演算処理機能を利用する従来の技術は、信号処理に時間がかかり過ぎて、今日の精密溶接加工の要求仕様に十分に対応できていないことが課題となっている。   However, the conventional technology that uses the CPU's memory write / read function and arithmetic processing function exclusively for the laser power waveform control as described above takes too much time for signal processing and meets the required specifications for today's precision welding processing. Insufficient response is a problem.

具体的には、基準波形の再生時にCPUがメモリから基準波形データを読み出す際のバスサイクルに多くの時間を要し、最短でも50μsec以上のサンプリング周期で基準波形が再生されている。   Specifically, when the reference waveform is reproduced, the CPU takes a long time to read the reference waveform data from the memory, and the reference waveform is reproduced with a sampling period of 50 μsec or more at the shortest.

また、波形制御の良否を判定する機能を搭載する場合、良否判定のための波形積分演算処理を基準波形の再生処理と同時または並列的に行うと、CPUの負荷が更に増大して波形制御の速度が低下する。そこで、1パルスの波形制御を終えてから、CPUに基準波形およびモニタ波形のそれぞれに対する波形積分演算処理と判定演算処理とを行わせている。しかし、パルス発振のレーザ光を所定回数繰り返すリピートモードにおいては、1パルスの波形制御に要する時間だけでなくその後処理としての良否判定の演算処理に要する時間も1サイクルに含まれるため、上記のように後処理の中で波形積分の演算処理を行うのでは1サイクルの時間(周期)が不可避的に長くなってしまう。このため、リピートモードの繰り返し周波数は500Hz(周期2msec)が限界になっており、高速化が切に望まれていた。   In addition, when a function for determining the quality of waveform control is installed, if the waveform integration calculation process for quality determination is performed simultaneously or in parallel with the reference waveform reproduction process, the load on the CPU further increases, and waveform control is performed. The speed is reduced. Therefore, after the one-pulse waveform control is completed, the CPU performs the waveform integration calculation process and the determination calculation process for each of the reference waveform and the monitor waveform. However, in the repeat mode in which the pulsed laser beam is repeated a predetermined number of times, not only the time required for the waveform control of one pulse but also the time required for the pass / fail judgment calculation processing is included in one cycle. If the waveform integration calculation process is performed in the post-processing, the time (cycle) of one cycle is inevitably long. For this reason, the repetition frequency of the repeat mode is limited to 500 Hz (period 2 msec), and high speed has been strongly desired.

一方で、連続発振(CW)モードにおいて、たとえば数十秒以上の連続波形を設定する場合、上記のような従来技術によれば、1つの基準波形から生成される基準波形データ(2進コード)のデータ量が通常のメモリに格納しきれないほど膨大になる。そこで、CWモードのときは、サンプリング周期を極端に長い値(たとえば50msec)に設定し、データの圧縮を図っている。しかし、そのようにサンプリング周期が極端に長いと、CPUの設定する基準波形の時間分解能が低下し、ひいては波形制御の精度が低下する。   On the other hand, in the continuous oscillation (CW) mode, for example, when setting a continuous waveform of several tens of seconds or more, according to the related art as described above, reference waveform data (binary code) generated from one reference waveform The amount of data becomes so large that it cannot be stored in normal memory. Therefore, in the CW mode, the sampling cycle is set to an extremely long value (for example, 50 msec) to compress the data. However, when the sampling period is extremely long as described above, the time resolution of the reference waveform set by the CPU is lowered, and as a result, the accuracy of waveform control is lowered.

本発明は、かかる従来技術の問題点に鑑みてなされたものであり、レーザパワーの波形制御におけるデータ効率、繰り返し速度および精度を改善してレーザ加工能力の向上をはかるレーザ加工方法およびレーザ加工装置を提供することを目的とする。   The present invention has been made in view of the problems of the prior art, and provides a laser processing method and a laser processing apparatus that improve data processing efficiency, repetition rate, and accuracy in laser power waveform control to improve laser processing capability. The purpose is to provide.

上記の目的を達成するために、本発明のレーザ加工方法は、複数本の線分波形要素を時間軸に沿って繋ぎ合わせて所望の基準波形を設定する第1のステップと、各々の前記線分波形要素について、少なくとも、始端の値を表す初期値のデータと、傾きを表す変化率のデータと、始端から次に続く線分波形要素の始端までの時間の長さを表す線分区間時間のデータとを1ステージのパラメータデータとして生成する第2のステップと、時間軸に沿って、各ステージ毎にパラメータデータを基に所定の演算処理を行って前記線分波形要素を再生し、全ステージにわたり前記線分波形要素を実質的に繋ぎ合わせて前記基準波形を復元する第3のステップと、所望のレーザ加工に用いるパルス発振または連続発振のレーザ光の出力を前記復元された基準波形にしたがって可変する第4のステップとを有する。   In order to achieve the above object, a laser processing method according to the present invention includes a first step of connecting a plurality of line segment waveform elements along a time axis to set a desired reference waveform, and each of the lines For the segment waveform element, at least the initial value data representing the start value, the change rate data representing the slope, and the line segment interval time representing the length of time from the start end to the start of the following line segment waveform element A second step of generating the data of 1 as the parameter data of one stage, and reproducing the line segment waveform element by performing predetermined arithmetic processing based on the parameter data for each stage along the time axis, A third step of substantially connecting the line segment waveform elements across the stage to restore the reference waveform; and outputting the pulsed or continuous wave laser light output used for desired laser processing to the restored basis. And a fourth step of varying in accordance with the waveform.

本発明のレーザ加工方法においては、所望の基準波形をその設定段階で時間軸に沿ってサンプリング周期で分解するのではなく、基準波形を構成する複数本または複数ステージの線分波形要素の各々について所定の属性(初期値、傾き、線分区間時間等)を示す複数のパラメータデータを生成し、これらステージ毎のパラメータデータを情報管理する。そして、該基準波形をレーザ加工の波形制御に使用する時は、時間軸に沿って、ステージ順に、各ステージ毎にパラメータデータを基に所定の演算処理を行って線分波形要素を再生し、全ステージにわたり線分波形要素を実質的に繋ぎ合わせて基準波形を復元する。この復元された基準波形にしたがってパルス発振または連続発振のレーザ光の出力を可変することによって、所望のレーザ加工を行うことができる。   In the laser processing method of the present invention, the desired reference waveform is not decomposed at the setting stage along the time axis at the sampling period, but each of the multiple or stage line segment waveform elements constituting the reference waveform. A plurality of parameter data indicating predetermined attributes (initial value, inclination, line segment interval time, etc.) are generated, and information management is performed on the parameter data for each stage. And, when using the reference waveform for laser processing waveform control, along the time axis, reproduce the line segment waveform element by performing a predetermined calculation process based on the parameter data for each stage in order of the stage, The reference waveform is restored by substantially connecting the line segment waveform elements over all stages. By changing the output of the pulsed or continuous wave laser light in accordance with the restored reference waveform, desired laser processing can be performed.

本発明の好適な一態様によれば、第2のステップにおいて、一定周期をΔTとし、各々の線分波形要素について線分区間時間がN×ΔT(Nは正の整数)であるときは、線分区間時間を表すデータとして数値Nを表すデータを生成し、第3のステップにおいて、変化率から一定周期ΔT分の変化量を求め、初期値を始点として一定周期分の変化量を順次N回継ぎ足して、当該線分波形要素を再生する。   According to a preferred aspect of the present invention, in the second step, when the constant period is ΔT and the line segment interval time is N × ΔT (N is a positive integer) for each line segment waveform element, Data representing a numerical value N is generated as data representing the line segment interval time. In a third step, a change amount for a fixed period ΔT is obtained from the change rate, and the change amount for a fixed period is sequentially determined from the initial value as N. The line segment waveform element is reproduced by adding back.

波形生成周期ΔTは、全ての線分波形要素に亘って共通の値(固定値)に設定してもよいが、線分波形要素毎に変化率に応じて決定してもよい。その場合は、線分波形要素の変化率が大きいほどΔTを短くし、線分波形要素の変化率が小さいほどΔTを長くするのが好ましい。つまり、変化率が大きいときは演算処理時間を短くし、変化率が小さいときは演算処理時間を長くすることによって、波形再生の精度と演算処理効率を両立させることができる。   The waveform generation period ΔT may be set to a common value (fixed value) over all line segment waveform elements, but may be determined according to the rate of change for each line segment waveform element. In that case, it is preferable that ΔT is shortened as the change rate of the line segment waveform element is increased, and ΔT is increased as the change rate of the line segment waveform element is decreased. That is, when the change rate is large, the calculation processing time is shortened, and when the change rate is small, the calculation processing time is lengthened, so that both the accuracy of waveform reproduction and the calculation processing efficiency can be achieved.

また、好適な一態様によれば、基準波形のパラメータの1つとして少なくとも所望の波高基準値を設定する第5のステップを更に有し、第2のステップおよび3のステップにおいて、変化率を波高基準値に対する割合として用いる。このように、変化率を波高基準値に対する割合として用いることにより、基準波形を電流の波形制御にもレーザ出力の波形制御にも共通使用することができる。   According to a preferred aspect, the method further includes a fifth step of setting at least a desired wave height reference value as one of the parameters of the reference waveform, and the rate of change is set as the wave height in the second step and the third step. Used as a percentage of the reference value. Thus, by using the rate of change as a ratio with respect to the pulse height reference value, the reference waveform can be commonly used for both current waveform control and laser output waveform control.

また、好適な一態様によれば、第2のステップにおいて、更に、変化率の分解能を表すフラグのデータをステージのパラメータデータの1つとして生成し、第3のステップにおいて、分解能フラグで指示された分解能で変化率を用いる。このように、線分波形要素の変化率について分解能を変えられる機能を有することによって、波形再生の精度を一層高くすることができる。   According to a preferred aspect, in the second step, flag data representing the resolution of the change rate is further generated as one of the stage parameter data, and in the third step, the resolution flag indicates The rate of change is used with high resolution. Thus, by having the function of changing the resolution with respect to the rate of change of the line segment waveform element, the accuracy of waveform reproduction can be further increased.

本発明のレーザ加工装置は、複数本の線分波形要素を時間軸に沿って繋ぎ合わせて所望の基準波形を設定する基準波形設定部と、各々の前記線分波形要素について、少なくとも、始端の値を表す初期値のデータと、傾きを表す変化率のデータと、始端から次の線分波形要素の始端までの時間の長さを表す線分区間時間のデータとを1ステージのパラメータデータとして生成するステージ・パラメータデータ生成部と、時間軸に沿って、各ステージ毎にパラメータデータを基に所定の演算処理を行って前記線分波形要素を再生し、全ステージにわたり前記線分波形要素を実質的に繋ぎ合わせて前記基準波形を復元する基準波形復元部と、所望のレーザ加工に用いるパルス発振または連続発振のレーザ光の出力を前記復元された基準波形にしたがって可変するレーザ出力可変部とを有する。   A laser processing apparatus according to the present invention includes a reference waveform setting unit that sets a desired reference waveform by connecting a plurality of line segment waveform elements along a time axis, and at least the start of each line segment waveform element. Initial stage data representing a value, change rate data representing a slope, and line segment interval time data representing the length of time from the start to the start of the next line segment waveform element are used as one-stage parameter data. A stage / parameter data generation unit to be generated and a predetermined arithmetic processing based on the parameter data for each stage along the time axis to reproduce the line segment waveform element, and the line segment waveform element over all stages A reference waveform restoration unit that substantially restores the reference waveform by combining them, and an output of a pulsed or continuous wave laser beam used for desired laser processing is used as the restored reference waveform. And a laser output varying unit for varying Te.

本発明のレーザ加工装置において、基準波形設定部は、複数本の線分波形要素を時間軸に沿って繋ぎ合わせて所望の基準波形を設定すればよい。該基準波形は設定段階で時間軸に沿ってサンプリング周期で分解されることはない。代わりに、ステージ・パラメータデータ生成部が、基準波形を構成する複数本または複数ステージの線分波形要素の各々について所定の属性(初期値、傾き、線分区間時間等)を示す複数のパラメータデータを生成する。そして、該基準波形をレーザ加工の波形制御に使用する時は、基準波形復元部が、時間軸に沿って、ステージ順に、各ステージ毎にパラメータデータを基に所定の演算処理を行って線分波形要素を再生し、全ステージにわたり線分波形要素を実質的に繋ぎ合わせて基準波形を復元する。レーザ出力可変部は、この復元された基準波形にしたがってパルス発振または連続発振のレーザ光の出力を可変し、波形制御でレーザ加工を行う。   In the laser processing apparatus of the present invention, the reference waveform setting unit may set a desired reference waveform by connecting a plurality of line segment waveform elements along the time axis. The reference waveform is not decomposed at the sampling stage along the time axis at the setting stage. Instead, the stage / parameter data generation unit indicates a plurality of parameter data indicating predetermined attributes (initial value, slope, line segment interval time, etc.) for each of a plurality of line segment waveform elements or a plurality of stages constituting the reference waveform. Is generated. When the reference waveform is used for laser processing waveform control, the reference waveform restoration unit performs a predetermined calculation process on the basis of the parameter data for each stage in the order of the stage along the time axis, and performs line segmentation. The waveform element is reproduced, and the reference waveform is restored by substantially connecting the line segment waveform elements over all stages. The laser output variable unit varies the output of pulsed or continuous wave laser light according to the restored reference waveform, and performs laser processing by waveform control.

本発明の好適な一態様においては、基準波形設定部およびステージ・パラメータデータ生成部がCPU(マイクロコンピュータ)で構成され、基準波形復元部がFPGA(フィールドプログラマブル・ゲートアレイ)内に構築される。この場合、FPGA内には、基準波形に関するパラメータデータをCPUより受け取って保持するパラメータデータメモリも更に構築されるのが好ましく、各々の線分波形要素を再生する度毎に当該ステージのパラメータデータをパラメータデータメモリより移して保持するバッファメモリも更に構築されてよい。   In a preferred aspect of the present invention, the reference waveform setting unit and the stage parameter data generation unit are constituted by a CPU (microcomputer), and the reference waveform restoration unit is constructed in an FPGA (field programmable gate array). In this case, it is preferable that a parameter data memory for receiving and holding the parameter data related to the reference waveform from the CPU is further built in the FPGA. The parameter data of the stage is stored each time each line segment waveform element is reproduced. A buffer memory that is transferred and held from the parameter data memory may be further constructed.

また、好適な一態様においては、レーザ出力可変部が、レーザ光を発振出力するための活性媒質を含む光共振器と、活性媒質を光学的に励起するための励起光源と、この励起光源に発光用の駆動電流を供給するレーザ電源と、駆動電流を測定する電流測定部と、駆動電流の測定値が基準波形に倣うように駆動回路を制御する制御部とを有する。   In a preferred aspect, the laser output variable unit includes an optical resonator including an active medium for oscillating and outputting laser light, an excitation light source for optically exciting the active medium, and the excitation light source. A laser power source that supplies a driving current for light emission, a current measuring unit that measures the driving current, and a control unit that controls the driving circuit so that the measured value of the driving current follows the reference waveform.

この場合、FPGA内に、レーザ光が発振出力されている期間中に復元中の基準波形について積分演算を行う基準波形積分回路と、レーザ光が発振出力されている期間中に駆動電流の測定値を基に駆動電流の波形について積分演算を行うモニタ波形積分回路と、レーザ光の発振出力が終了し、または中断した直後に、基準波形の積分値と駆動電流波形の積分値とを比較し、その比較誤差に基づいてレーザ光の出力に関する良否の判定を行う良否判定回路とが構築されてよい。   In this case, in the FPGA, a reference waveform integration circuit that performs an integration operation on the reference waveform being restored during the period in which the laser beam is oscillated and output, and a measured value of the drive current during the period in which the laser beam is oscillated and output. The monitor waveform integration circuit that performs the integration calculation on the drive current waveform based on this, and immediately after the laser beam oscillation output is completed or interrupted, the integrated value of the reference waveform and the integrated value of the drive current waveform are compared, A pass / fail judgment circuit for judging pass / fail regarding the output of the laser beam based on the comparison error may be constructed.

この場合、良否判定回路の良否判断基準は、ユーザ(作業者等)がディスプレイ上で許容範囲を設定してよい。たとえば、上下限値を基準波形の積分値に対してそれぞれ何パーセント許容するかを設定すればよい。   In this case, the pass / fail judgment criteria of the pass / fail judgment circuit may be set by the user (operator or the like) on an allowable range on the display. For example, what percentage should be allowed for the upper and lower limit values with respect to the integral value of the reference waveform may be set.

あるいは、CPUが、基準波形を基にその波形の積分値を演算してもよい。そして、FPGA内に、レーザ光が発振出力されている期間中に駆動電流の測定値を基に駆動電流の波形について積分演算を行うモニタ波形積分回路と、レーザ光の発振出力が終了し、または中断した直後に、該基準波形の積分値と駆動電流波形の積分値とを比較し、その比較誤差に基づいてレーザ光の出力に関する良否の判定を行う良否判定回路とが構築されてもよい。   Alternatively, the CPU may calculate an integral value of the waveform based on the reference waveform. Then, in the FPGA, a monitor waveform integration circuit that performs an integration operation on the waveform of the drive current based on the measured value of the drive current during the period in which the laser beam is oscillated and output, and the oscillation output of the laser beam ends, or Immediately after the interruption, a pass / fail judgment circuit that compares the integral value of the reference waveform and the integral value of the drive current waveform and judges pass / fail regarding the output of the laser beam based on the comparison error may be constructed.

この場合、良否判定回路の良否判断基準は、前述のようにユーザ(作業者等)が許容範囲をパーセンテージで設定してもよい。あるいは、CPUにより演算された積分値をディスプレイに表示し、これを基にユーザ(作業者等)が上下限値を直接入力してもよい。   In this case, the pass / fail judgment criteria of the pass / fail judgment circuit may be set by the user (operator or the like) as a percentage as described above. Alternatively, the integral value calculated by the CPU may be displayed on the display, and based on this, the user (operator or the like) may directly input the upper and lower limit values.

また、別の好適な一態様においては、レーザ出力可変部が、レーザ光を発振出力するための活性媒質を含む光共振器と、活性媒質を光学的に励起するための励起光源と、この励起光源に発光用の駆動電流を供給するレーザ電源と、光共振器より発振出力されたレーザ光の出力を測定するレーザ出力測定部と、レーザ出力の測定値が基準波形に倣うように駆動回路を制御する制御部とを有する。   In another preferred embodiment, the laser output variable unit includes an optical resonator including an active medium for oscillating and outputting laser light, an excitation light source for optically exciting the active medium, and the excitation A laser power supply that supplies a driving current for light emission to the light source, a laser output measurement unit that measures the output of the laser light oscillated and output from the optical resonator, and a drive circuit so that the measured value of the laser output follows the reference waveform A control unit for controlling.

この場合、FPGA内に、レーザ光が発振出力されている期間中に復元中の基準波形について積分演算を行う基準波形積分回路と、レーザ光が発振出力されている期間中にレーザ出力の測定値を基にレーザ出力の波形について積分演算を行うモニタ波形積分回路と、レーザ光の発振出力が終了し、または中断した直後に、基準波形の積分値とレーザ出力波形の積分値とを比較し、その比較誤差に基づいてレーザ光の出力に関する良否の判定を行う良否判定回路とが構築されてよい。   In this case, in the FPGA, a reference waveform integration circuit that performs an integration operation on the reference waveform being restored during the period in which the laser beam is oscillated and output, and a measured value of the laser output during the period in which the laser beam is oscillated and output. Based on the monitor waveform integration circuit that performs the integration calculation for the laser output waveform, and immediately after the laser light oscillation output is completed or interrupted, the reference waveform integration value and the laser output waveform integration value are compared, A pass / fail judgment circuit for judging pass / fail regarding the output of the laser beam based on the comparison error may be constructed.

あるいは、CPUが、基準波形を基にその波形の積分値を演算してもよい。そして、FPGA内に、レーザ光が発振出力されている期間中にレーザ主力の測定値を基にレーザ出力の波形について積分演算を行うモニタ波形積分回路と、レーザ光の発振出力が終了し、または中断した直後に、基準波形の積分値と駆動電流波形の積分値とを比較し、その比較誤差に基づいてレーザ光の出力に関する良否の判定を行う良否判定回路とが構築されてもよい。   Alternatively, the CPU may calculate an integral value of the waveform based on the reference waveform. Then, in the FPGA, a monitor waveform integration circuit that performs an integration calculation on the waveform of the laser output based on the measured value of the laser main power during the period in which the laser beam is oscillated and output, and the oscillation output of the laser beam is terminated, or Immediately after the interruption, a pass / fail determination circuit that compares the integrated value of the reference waveform with the integrated value of the drive current waveform and determines pass / fail regarding the output of the laser beam based on the comparison error may be constructed.

本発明のレーザ加工方法またはレーザ加工装置によれば、上記のような構成および作用により、レーザパワーの波形制御におけるデータ効率、繰り返し速度および精度を改善して、レーザ加工能力を向上させることができる。   According to the laser processing method or the laser processing apparatus of the present invention, with the above-described configuration and operation, it is possible to improve the laser processing capability by improving the data efficiency, repetition rate, and accuracy in laser power waveform control. .

以下、添付図を参照して本発明の好適な実施の形態を説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

図1に、本発明の一実施形態におけるレーザ加工装置の構成を示す。このレーザ加工装置は、ファイバレーザ溶接機として構成されており、ファイバレーザ発振器10、レーザ電源12、レーザ入射部14、ファイバ伝送系15、レーザ出射部16、制御部18、タッチパネル20等を有している。   In FIG. 1, the structure of the laser processing apparatus in one Embodiment of this invention is shown. This laser processing apparatus is configured as a fiber laser welding machine, and includes a fiber laser oscillator 10, a laser power source 12, a laser incident unit 14, a fiber transmission system 15, a laser emitting unit 16, a control unit 18, a touch panel 20, and the like. ing.

ファイバレーザ発振器10は、発振用の光ファイバ(以下「発振ファイバ」と称する。)22と、この発振ファイバ22の一端面にポンピング用の励起光MBを照射する電気光学励起部24と、発振ファイバ22を介して光学的に相対向する一対の光共振器ミラー26,28とを有している。   The fiber laser oscillator 10 includes an oscillation optical fiber (hereinafter referred to as “oscillation fiber”) 22, an electro-optical excitation unit 24 that irradiates one end surface of the oscillation fiber 22 with pumping excitation light MB, and an oscillation fiber. 22 and a pair of optical resonator mirrors 26 and 28 that are optically opposed to each other via 22.

電気光学励起部24は、励起光源としてのレーザダイオード(LD)30および集光用の光学レンズ32を有している。LD30は、レーザ電源12よりLD駆動電流(またはLD励起電流)IDを供給または注入されて発光駆動され、所定波長のLD光つまり励起光MBを発振出力する。光学レンズ32は、LD30からの励起光MBを発振ファイバ22の一端面に集光入射させる。LD30と光学レンズ32との間に配置される光共振器ミラー26は、LD30側から入射した励起光MBを透過させ、発振ファイバ22側から入射した発振光線を共振器の光軸上で全反射するように構成されている。 The electro-optic excitation unit 24 includes a laser diode (LD) 30 as an excitation light source and a condensing optical lens 32. LD30 is, LD drive current (or LD excitation current) is being driven to emit light supply or inject I D from the laser power source 12, which oscillates and outputs a LD light clogging excitation light MB having a predetermined wavelength. The optical lens 32 condenses and enters the excitation light MB from the LD 30 onto one end surface of the oscillation fiber 22. The optical resonator mirror 26 disposed between the LD 30 and the optical lens 32 transmits the excitation light MB incident from the LD 30 side, and totally reflects the oscillation light incident from the oscillation fiber 22 side on the optical axis of the resonator. Is configured to do.

レーザ電源12よりLD34に供給されるLD駆動電流IDを測定するために、電流センサ25およびLD電流測定回路27が設けられている。電流センサ25は、たとえばホール素子からなり、無接触でLD駆動電流IDを検出する。LD電流測定回路27は、電流センサ25の出力信号を入力してLD駆動電流IDの電流測定値(たとえば電流実効値)MIDを演算する。LD電流測定回路27で得られた電流測定値MIDは、フィードバック信号としてレーザ電源12に与えられるとともに、モニタ信号として制御部18に与えられる。 To measure the LD drive current I D supplied to the laser power supply 12 than the LD34, the current sensor 25 and the LD current measurement circuit 27 are provided. The current sensor 25 is composed of, for example, a Hall element, and detects the LD drive current ID without contact. LD current measurement circuit 27 inputs the output signal of the current sensor 25 a current measuring value of the LD drive current I D (eg, current effective value) is calculated M ID. The current measurement value M ID obtained by the LD current measurement circuit 27 is supplied to the laser power source 12 as a feedback signal and to the control unit 18 as a monitor signal.

発振ファイバ22は、図示省略するが、発光元素としてたとえば希土類元素のイオンをドープしたコアと、このコアを同軸に取り囲むクラッドとを有しており、コアを活性媒体とし、クラッドを励起光の伝播光路としている。上記のようにして発振ファイバ22の一端面に入射した励起レーザ光MBは、クラッド外周界面の全反射によって閉じ込められながら発振ファイバ22の中を軸方向に伝搬し、その伝搬中にコアを何度も横切ることでコア中の希土類元素イオンを光励起する。こうして、コアの両端面から軸方向に所定波長の発振光線が放出され、この発振光線が光共振器ミラー26,28の間を何度も行き来して共振増幅され、部分反射ミラーからなる片側の光共振器ミラー28より該所定波長を有するファイバレーザ光FBが取り出される。   Although not shown, the oscillation fiber 22 has a core doped with, for example, rare earth element ions as a light emitting element, and a clad surrounding the core coaxially. The core is used as an active medium, and the clad is used as the propagation of excitation light. The light path. The excitation laser beam MB incident on one end surface of the oscillation fiber 22 as described above propagates in the oscillation fiber 22 in the axial direction while being confined by total reflection at the cladding outer peripheral interface, and the core passes several times during the propagation. Across the core, photoexcites rare earth ions in the core. In this way, an oscillating light beam having a predetermined wavelength is emitted in the axial direction from both end faces of the core, and this oscillating light beam travels back and forth between the optical resonator mirrors 26 and 28 and is resonantly amplified. A fiber laser beam FB having the predetermined wavelength is extracted from the optical resonator mirror 28.

なお、光共振器において、光学レンズ32,34は、発振ファイバ22の端面から放出されてきた発振光線を平行光にコリメートして光共振器ミラー26,28へ通し、光共振器ミラー26,28で反射して戻ってきた発振光線を発振ファイバ22の端面に集光させる。また、発振ファイバ22を通り抜けた励起用レーザ光MBは、光学レンズ34および光共振器ミラー28を透過したのち折り返しミラー36にて側方のレーザ吸収体38に向けて折り返される。光共振器ミラー28より出力されたファイバレーザ光FBは、この折り返しミラー36をまっすぐ透過し、次いでビームスプリッタ40を通ってからレーザ入射部14に入る。   In the optical resonator, the optical lenses 32 and 34 collimate the oscillating light beam emitted from the end face of the oscillation fiber 22 into parallel light and pass the collimated light to the optical resonator mirrors 26 and 28. The oscillating light beam reflected and returned by is condensed on the end face of the oscillating fiber 22. The excitation laser beam MB that has passed through the oscillation fiber 22 passes through the optical lens 34 and the optical resonator mirror 28 and is then folded back toward the side laser absorber 38 by the folding mirror 36. The fiber laser light FB output from the optical resonator mirror 28 passes straight through the folding mirror 36 and then passes through the beam splitter 40 before entering the laser incident portion 14.

ビームスプリッタ40は、入射したファイバレーザ光FBのごく一部(例えば1%)を所定方向つまりパワーモニタ用のフォトセンサ(PD)42側へ反射し、残りの大部分(99%)をまっすぐ透過させる。フォトセンサ(PD)42の正面には、ビームスプリッタ40からの反射光またはモニタ光RFBを集光させる集光レンズ44が配置されている。 The beam splitter 40 reflects a small portion (for example, 1%) of the incident fiber laser light FB in a predetermined direction, that is, the power sensor photosensor (PD) 42 side, and transmits the remaining most (99%) straight. Let A condensing lens 44 that condenses the reflected light from the beam splitter 40 or the monitor light R FB is disposed in front of the photo sensor (PD) 42.

フォトセンサ(PD)42は、ビームスプリッタ40からのモニタ光RFBを光電変換して、ファイバレーザ光FBのレーザ出力(パワー)を表す電気信号(レーザ出力測定信号)を出力する。レーザ出力測定回路45は、フォトセンサ42の出力信号を基に、アナログ信号処理によってファイバレーザ光FBのレーザ出力測定値MFBを求める。レーザ出力測定回路45で得られたレーザ出力測定値MFBは、フィードバック信号としてレーザ電源12に与えられるとともに、モニタ信号として制御部18に与えられる。 The photosensor (PD) 42 photoelectrically converts the monitor light R FB from the beam splitter 40 and outputs an electrical signal (laser output measurement signal) representing the laser output (power) of the fiber laser light FB. The laser output measurement circuit 45 obtains the laser output measurement value M FB of the fiber laser light FB by analog signal processing based on the output signal of the photosensor 42. The laser output measurement value M FB obtained by the laser output measurement circuit 45 is supplied to the laser power source 12 as a feedback signal and to the control unit 18 as a monitor signal.

ビームスプリッタ40をまっすぐ透過してレーザ入射部14に入ったファイバレーザ光FBは、最初にベントミラー46で所定方向に折り返され、次いで入射ユニット48内で集光レンズ50により集光されてファイバ伝送系15の伝送用光ファイバ(以下「伝送ファイバ」と称する。)52の一端面に入射する。伝送用光ファイバ52は、たとえばSI(ステップインデックス)形ファイバからなり、入射ユニット48内で入射したファイバレーザ光FBをレーザ出射部16の出射ユニット54まで伝送する。出射ユニット54は、伝送ファイバ52の終端面より出たファイバレーザ光FBを平行光にコリメートするコリメートレンズ56と、平行光のファイバレーザ光FBを所定の焦点位置に集光させる集光レンズ58とを有している。   The fiber laser beam FB that passes straight through the beam splitter 40 and enters the laser incident section 14 is first folded in a predetermined direction by the vent mirror 46, and then condensed by the condenser lens 50 in the incident unit 48 and transmitted through the fiber. The light is incident on one end face of a transmission optical fiber (hereinafter referred to as “transmission fiber”) 52 of the system 15. The transmission optical fiber 52 is made of, for example, an SI (step index) fiber, and transmits the fiber laser light FB incident in the incident unit 48 to the emission unit 54 of the laser emission unit 16. The emission unit 54 includes a collimator lens 56 that collimates the fiber laser light FB emitted from the end face of the transmission fiber 52 into parallel light, and a condensing lens 58 that condenses the parallel fiber laser light FB at a predetermined focal position. have.

レーザ溶接加工が行われる時は、レーザ電源12より波形制御された駆動電流IDがLD30に供給(注入)され、ファイバレーザ発振器10内でLD30より駆動電流IDの波形に対応したLD出力波形の励起光MBが発振ファイバ22に供給(注入)され、ファイバレーザ発振器10よりLD出力波形に対応したレーザ出力波形を有するファイバレーザ光FBが発振出力される。この波形制御されたファイバレーザ光FBが、レーザ入射部14、ファイバ伝送系15およびレーザ出射部16を介して被加工物Wの溶接ポイントまたは溶接ラインに集光照射される。該溶接ポイントまたは溶接ラインにおいては、ファイバレーザ光FBのエネルギーにより被加工材質が溶融し、パルス照射終了後に凝固してナゲットが形成される。 When the laser welding is performed, the driving current I D that is waveform control from the laser power source 12 is supplied (injected) to the LD 30, the fiber laser oscillator 10 within at LD 30 than the driving current I D of the LD output waveform corresponding to the waveform The pumping light MB is supplied (injected) into the oscillation fiber 22, and the fiber laser oscillator 10 oscillates and outputs the fiber laser beam FB having a laser output waveform corresponding to the LD output waveform. The waveform-controlled fiber laser beam FB is focused and irradiated on a welding point or a welding line of the workpiece W through the laser incident portion 14, the fiber transmission system 15, and the laser emitting portion 16. At the welding point or welding line, the workpiece material is melted by the energy of the fiber laser beam FB, and solidifies after the pulse irradiation to form a nugget.

このファイバレーザ溶接装置において、ファイバレーザ発振器10は、発振ファイバ22が口径10μm程度、長さ数メートル程度の細長いコアを活性媒体とするため、ビーム径が細くてビーム広がり角の小さなファイバレーザ光FBを発振出力することができる。しかも、発振ファイバ22の一端面に入射した励起レーザ光MBが発振ファイバ22の中で数メートルの長い光路を伝搬する間に何度もコアを横切って励起エネルギーを使い果たすので、非常に高い発振効率でファイバレーザ光FBを生成することができる。また、ファイバレーザ発振器10は、発振ファイバ22のコアが熱レンズ効果を起こさないため、ビームモードが非常に安定している。このように、ビームモードおよびレーザ出力のいずれも安定しているので、CWモードのレーザ発振を最大100秒程度まで持続できるようになっている。   In this fiber laser welding apparatus, the fiber laser oscillator 10 uses a fiber laser beam FB having a small beam diameter and a small beam divergence angle because the oscillation fiber 22 uses an elongated core having a diameter of about 10 μm and a length of several meters as an active medium. Can be output. Moreover, since the excitation laser light MB incident on one end face of the oscillation fiber 22 propagates through the long optical path of several meters in the oscillation fiber 22 and exhausts the excitation energy many times, the oscillation efficiency is very high. Thus, the fiber laser beam FB can be generated. The fiber laser oscillator 10 has a very stable beam mode because the core of the oscillation fiber 22 does not cause a thermal lens effect. As described above, since both the beam mode and the laser output are stable, the laser oscillation in the CW mode can be sustained for a maximum of about 100 seconds.

このファイバレーザ溶接装置は、後述するように、ファイバレーザ光FBの出力(パワー)について任意かつ多様な波形制御を可能とし、しかもリピートモードでは繰り返し速度の大幅な高速化を実現し、CWモードでは波形制御の精度(時間分解能)を大きく改善しており、任意の溶接加工において溶接の溶け込み具合や仕上がり具合等を一層自由に調整することが可能であり、精密溶接加工の厳しい要求仕様にも十分余裕を持って対応できる。   As will be described later, this fiber laser welding apparatus enables arbitrary and various waveform control for the output (power) of the fiber laser beam FB, and realizes a significant increase in repetition rate in the repeat mode, while in the CW mode. Waveform control accuracy (time resolution) has been greatly improved, and it is possible to freely adjust the welding penetration and finish in any welding process, which is sufficient for strict requirements for precision welding processes. We can cope with room.

ここで、図2、図3および図4に、このファイバレーザ溶接装置において設定入力可能な基準波形の基本形態(モード)を示す。いずれのモードでも、複数本の線分波形要素を時間軸に沿って実質的に繋ぎ合わせて所望の基準波形を設定するようになっている。   Here, FIG. 2, FIG. 3 and FIG. 4 show basic forms (modes) of reference waveforms that can be set and input in this fiber laser welding apparatus. In any mode, a desired reference waveform is set by substantially connecting a plurality of line segment waveform elements along the time axis.

図2に、単発発振モードにおける基準波形の一例を示す。たとえば、0.1〜500msecの持続時間TAで任意のパルス波形を設定できるようになっている。図示の基準波形Aは、3本の線分波形要素a1,a2,a3を繋ぎ合わせて構成されている。 FIG. 2 shows an example of a reference waveform in the single oscillation mode. For example, it is possible to set an arbitrary pulse waveform duration T A of 0.1~500Msec. The illustrated reference waveform A is formed by connecting three line segment waveform elements a 1 , a 2 , and a 3 .

図3に、リピートモードにおける繰り返し基準波形の一例を示す。たとえば、0.1〜500msecの持続時間TAを有する基準波形Aの繰り返しを最長99secの期間TCにわたって(後述する良否判定作業を含め、最速の繰り返し周波数:5kHz)設定できるようになっている。 FIG. 3 shows an example of a repetitive reference waveform in the repeat mode. For example, the repetition of the reference waveform A having a duration T A of 0.1 to 500 msec can be set over a period T C of a maximum of 99 sec (the fastest repetition frequency including a quality determination operation described later: 5 kHz). .

図4に、CWモードにおける基準波形の一例を示す。たとえば、0.5〜99secの持続時間TBで任意の連続波形を設定できるようになっている。図示の基準波形Bは、7本の線分波形要素b1,b2,b3,b4,b5,b6,b7を繋ぎ合わせて構成されている。 FIG. 4 shows an example of a reference waveform in the CW mode. For example, it is possible to set an arbitrary continuous waveform duration 0.5~99sec T B. The illustrated reference waveform B is formed by connecting seven line segment waveform elements b 1 , b 2 , b 3 , b 4 , b 5 , b 6 , and b 7 .

図5に、この実施形態における制御部18の具体的な構成例を示す。図示のように、制御部18は、ハードウェア的には、CPU(マイクロコンピュータ)64、FPGA(フィールドプログラマブル・ゲートアレイ)66、ディジタル−アナログ(D/A)変換器68,アナログ−ディジタル(A/D)変換器70,72および接続装置74を有している。   FIG. 5 shows a specific configuration example of the control unit 18 in this embodiment. As illustrated, the control unit 18 includes a CPU (microcomputer) 64, an FPGA (field programmable gate array) 66, a digital-analog (D / A) converter 68, an analog-digital (A) in terms of hardware. / D) converters 70 and 72 and a connecting device 74 are provided.

CPU64は、中央演算処理装置、プログラムメモリ、データメモリおよびインタフェース回路等を含んでおり、プログラムメモリに格納されている各種プログラム(ソフトウェア)にしたがって装置全体ないし各部の動作を制御する。特に、レーザパワーの波形制御に関して、CPU64は、タッチパネル20の表示部20aおよび入力部20bを介してユーザ(作業員、保守員等)の希望する基準波形を入力する。   The CPU 64 includes a central processing unit, a program memory, a data memory, an interface circuit, and the like, and controls the operation of the entire apparatus or each unit according to various programs (software) stored in the program memory. In particular, regarding the laser power waveform control, the CPU 64 inputs a reference waveform desired by the user (worker, maintenance worker, etc.) via the display unit 20 a and the input unit 20 b of the touch panel 20.

この実施形態におけるCPU64は、タッチパネル20を通じて設定入力された基準波形を従来のようにそのままサンプリングして符号化するのではなく、時間軸上でその基準波形をその構成要素である複数本の線分波形要素に分解し、各線分波形要素毎にその特性を示すパラメータのデータを生成する。この実施形態では、各々の線分波形要素毎に、つまり各ステージについて、(1)始端の値を表す「初期値」のデータ、(2)傾きを表す「変化率」のデータ、(3)始端から次の線分波形要素の始端までの時間の長さを表す「線分区間時間」のデータ、および(4)変調機能および分解能についてユーザオプションおよびCPU設定スケールをそれぞれ示す「変調フラグ/分解能フラグ」のデータ、の4種類のパラメータデータを生成する。   In this embodiment, the CPU 64 does not sample and encode the reference waveform set and input through the touch panel 20 as it is in the prior art, but rather encodes the reference waveform on the time axis as a plurality of line segments. The data is decomposed into waveform elements, and parameter data indicating the characteristics of each line segment waveform element is generated. In this embodiment, for each line segment waveform element, that is, for each stage, (1) “initial value” data representing the starting value, (2) “change rate” data representing the slope, (3) "Line segment interval time" data indicating the length of time from the start to the start of the next line segment waveform element, and (4) "Modulation flag / resolution" indicating the user option and CPU setting scale for the modulation function and resolution, respectively. Four types of parameter data, “flag” data, are generated.

たとえば、図2の基準波形Aの第1線分波形要素a1を例にとると、図6に示すように、「初期値」は始端q1の値(通常0)であり、「変化率」はΔA(%)/ΔT(μsec)であり、「線分区間時間」はN(個)×ΔT(μsec)である。ここで、ΔTは、サンプリング周期ではなく、後述するようにFPGA66内で各線分波形要素を再生する際の1回分の演算出力ないし信号処理サイクルの周期である。各ステージ内でΔTは一定であるから、「線分区間時間」のデータとして数値Nを表すデータを用いてよい。 For example, taking the first line segment waveform element a 1 of the reference waveform A of FIG. 2 as an example, as shown in FIG. 6, the “initial value” is the value of the start end q 1 (usually 0), and “change rate” “ΔA (%) / ΔT (μsec)”, and “Line segment interval time” is N (pieces) × ΔT (μsec). Here, ΔT is not a sampling period but a period of calculation output or signal processing cycle for one time when each line segment waveform element is reproduced in the FPGA 66 as described later. Since ΔT is constant in each stage, data representing the numerical value N may be used as the “line segment section time” data.

また、「変調フラグ」は、FPGA66側で当該分波形要素a1を再生する際に、たとえば図7に示すような一定周波数の変調波形Hを重畳すべきか否かを指示する。変調フラグ“0”のときは変調がかけられず、変調フラグ“1”のときに変調がかけられる。 The “modulation flag” indicates whether or not a modulation waveform H having a constant frequency as shown in FIG. 7, for example, should be superimposed when reproducing the waveform component a 1 on the FPGA 66 side. When the modulation flag is “0”, no modulation is applied, and when the modulation flag is “1”, the modulation is applied.

「分解能フラグ」は、FPGA66側が当該分波形要素a1を再生する際に上記「変化率」について用いるスケールを指示する。たとえば、分解能フラグ“0”は、[0.01%−1]のスケールを指示する。ここで、[0.01%−1]は、[0.01%]を「1」とするスケールであることを意味する。すなわち、波高基準値に対する単位変化量ΔAの比Jが百分率表示で0.01%のときは、「変化率」ΔS(ΔS=ΔA/ΔT)は1になる。したがって、J=0.10%のときはΔS=10であり、J=1.0%のときは、ΔS=100である。これに対して、分解能フラグ“1”は、[0.00001%−1]のスケールを指示する。すなわち、波高基準値に対する単位変化量ΔAの比Jが百分率表示で0.00001%のときは、「変化率」ΔSは1になる。したがって、J=0.0001%のときはΔS=10であり、J=0.001%のときは、ΔS=100である。 The “resolution flag” indicates a scale to be used for the “change rate” when the FPGA 66 reproduces the corresponding waveform element a 1 . For example, the resolution flag “0” indicates a scale of [0.01% −1]. Here, [0.01% -1] means a scale in which [0.01%] is “1”. That is, when the ratio J of the unit change amount ΔA to the wave height reference value is 0.01% in percentage display, the “change rate” ΔS (ΔS = ΔA / ΔT) is 1. Therefore, ΔS = 10 when J = 0.10%, and ΔS = 100 when J = 1.0%. On the other hand, the resolution flag “1” indicates a scale of [0.00001% −1]. That is, when the ratio J of the unit change amount ΔA to the wave height reference value is 0.00001% in percentage display, the “change rate” ΔS is 1. Therefore, ΔS = 10 when J = 0.0001%, and ΔS = 100 when J = 0.001%.

たとえば、図8に示すように、線分波形要素a1の傾き(変化率)が普通以上であるときは[0.01%−1]のスケールが用いられ、傾き(変化率)が相当小さいときは[0.00001%−1]のスケールが用いられる。 For example, as shown in FIG. 8, when the slope (change rate) of the line segment waveform element a 1 is normal or higher, a scale of [0.01% -1] is used, and the slope (change rate) is considerably small. Sometimes a scale of [0.00001% -1] is used.

CPU64は、各線分波形要素毎に生成した1ステージ分の上記4種類のパラメータデータを、たとえば図9に示すようなフォーマットで1セットにまとめて管理する。   The CPU 64 manages the above four types of parameter data for one stage generated for each line segment waveform element in a set as shown in FIG. 9, for example.

さらに、CPU64は、たとえば図10に示すようなフォーマットで基準波形全体の基本パラメータデータも生成する。ここで、「波高基準値」は、上記ステージ・パラメータの1つである「変化率」の分母に相当するもので、ユーザが自由に設定できる。たとえば、LD駆動電流についてユーザが「波高基準値」を200Aに設定したとすると、図6の例で一周期ΔT当たりの変化量ΔAが10Aであるときは、J=5%である。この場合、CPU64は、[0.01%−1]のスケールを採用し、S=500の「変化率」データを生成することになる。   Further, the CPU 64 also generates basic parameter data of the entire reference waveform in a format as shown in FIG. 10, for example. Here, the “wave height reference value” corresponds to the denominator of “change rate” which is one of the stage parameters, and can be freely set by the user. For example, if the user sets the “wave height reference value” to 200 A for the LD drive current, J = 5% when the change amount ΔA per period ΔT is 10 A in the example of FIG. In this case, the CPU 64 adopts a scale of [0.01% −1] and generates “change rate” data of S = 500.

図10において、「繰り返し周波数」および「繰り返し回数」は、リピートモード(図3)における基準波形の繰り返し周波数(m/TC)および繰り返し回数(m)であり、ユーザの設定入力した値をそのまま用いてよい。また、「モニタ期間指定」は、CWモード(図4)においてモニタリングをかける様式(波形全体または一定周期毎)を指定するパラメータであり、周期を可変設定することもできるようになっている。「変調種別フラグ」は、上記ステージ・パラメータの「変調フラグ」の機能を拡張するものであり、矩形波、正弦波、鋸波など複数種類の変調波形が用意されている場合に、ユーザが選択したものを識別するためのコードを与える。 In FIG. 10, “repetition frequency” and “number of repetitions” are the repetition frequency (m / T C ) and the number of repetitions (m) of the reference waveform in the repeat mode (FIG. 3). May be used. “Monitoring period designation” is a parameter for designating a mode (entire waveform or every constant period) for monitoring in the CW mode (FIG. 4), and the period can be variably set. “Modulation type flag” extends the function of “Modulation flag” of the above stage parameter, and is selected by the user when multiple types of modulation waveforms such as rectangular wave, sine wave, and sawtooth wave are prepared. Give a code to identify what you did.

CPU64は、1つの基準波形について、たとえば図11に示すようなフォーマットで、基準波形全体のパラメータデータ(図10)と各線分波形要素(ステージ)毎のパラメータデータ(図9)とを結び付けて管理し、CPU内部または外部のデータメモリに保存する。なお、図示省略するが、第nステージが最終ステージであることを示す終端指示データを付けるのが好ましい。この実施形態では、仮の第(n+1)ステージを定義し、その中の「線分区間時間」のデータNを0にセットしておくことで、1つ前の第nステージが最終ステージであることを示すようにしている。   The CPU 64 manages parameter data (FIG. 10) of the entire reference waveform and parameter data (FIG. 9) for each line segment waveform element (stage) for one reference waveform, for example, in the format shown in FIG. And stored in a data memory inside or outside the CPU. Although not shown, it is preferable to attach termination instruction data indicating that the nth stage is the final stage. In this embodiment, the provisional (n + 1) stage is defined, and the data N of the “segment time” is set to 0, so that the previous nth stage is the final stage. I am trying to show that.

図12に、この実施形態においてFPGA66内に構築される各種回路の一構成例を示す。図示のように、FPGA66には、データメモリ80、制御回路82、基本パラメータデータ・バッファメモリ84、ステージ・パラメータデータ・バッファメモリ86、基準波形復元演算回路88、基準波形出力回路90、変調データメモリ92、変調データバッファ93、アドレスカウンタ94、サイクルカウンタ95、カウント比較回路96、基準波形積分回路98、電流モニタ波形バッファメモリ100,レーザ出力モニタ波形バッファメモリ102、電流モニタ波形積分回路104、レーザ出力モニタ波形積分回路106、比較判定回路108等が作り込まれる。これらの回路80〜108の動作に必要なクロックは外部のクロック回路110から供給される。   FIG. 12 shows an example of the configuration of various circuits built in the FPGA 66 in this embodiment. As shown, the FPGA 66 includes a data memory 80, a control circuit 82, a basic parameter data buffer memory 84, a stage parameter data buffer memory 86, a reference waveform restoration arithmetic circuit 88, a reference waveform output circuit 90, and a modulation data memory. 92, modulation data buffer 93, address counter 94, cycle counter 95, count comparison circuit 96, reference waveform integration circuit 98, current monitor waveform buffer memory 100, laser output monitor waveform buffer memory 102, current monitor waveform integration circuit 104, laser output A monitor waveform integration circuit 106, a comparison determination circuit 108, and the like are built in. A clock necessary for the operation of these circuits 80 to 108 is supplied from an external clock circuit 110.

データメモリ80には、レーザ溶接加工の開始に先立って、CPU64よりそのレーザ溶接加工で使用される基準波形に係る全パラメータデータ(図11)が書き込まれる。制御回路82は、CPU64から所要の制御信号および制御に関連した各種データを受け取り、FPGA66内の各部を制御する。   Prior to the start of the laser welding process, all parameter data (FIG. 11) relating to the reference waveform used in the laser welding process is written into the data memory 80 by the CPU 64. The control circuit 82 receives a required control signal and various data related to the control from the CPU 64 and controls each part in the FPGA 66.

基本パラメータデータ・バッファメモリ84は、当該基準波形の復元処理を実行する際に、データメモリ80より基準波形全体の基本パラメータデータ(図10)を取り込んで保持する。ステージ・パラメータデータ・バッファメモリ86は、各線分波形要素の再生処理を実行する際に、データメモリ80より当該ステージのパラメータデータ(図9)を取り込んで保持する。   The basic parameter data buffer memory 84 fetches and holds the basic parameter data (FIG. 10) of the entire reference waveform from the data memory 80 when executing the restoration process of the reference waveform. The stage parameter data buffer memory 86 fetches and holds the parameter data (FIG. 9) of the stage from the data memory 80 when executing the reproduction processing of each line segment waveform element.

基準波形復元演算回路88は、制御回路82の制御の下で、時間軸に沿って、各ステージ毎にパラメータデータを基に所定の演算処理を行って各線分波形要素を再生し、全ステージにわたり線分波形要素を実質的に繋ぎ合わせて基準波形を復元する処理を一定周期(ΔT)の演算によって実行する。この演算処理のために、基本パラメータデータ・バッファメモリ84より基準波形全体のパラメータデータ(図10)を受け取り、ステージ・パラメータデータ・バッファメモリ86より各ステージのパラメータデータ(図9)をステージ順に上書きで取り込み、変調データメモリ92より変調バッファ93を介して変調波形h(図7)のデータを受け取る。   Under the control of the control circuit 82, the reference waveform restoration arithmetic circuit 88 performs predetermined arithmetic processing on the basis of parameter data for each stage along the time axis to reproduce each line segment waveform element over all stages. A process of substantially connecting the line segment waveform elements to restore the reference waveform is executed by a constant period (ΔT) calculation. For this arithmetic processing, the parameter data (FIG. 10) of the entire reference waveform is received from the basic parameter data buffer memory 84, and the parameter data (FIG. 9) of each stage is overwritten in order of the stages from the stage parameter data buffer memory 86. And receives the data of the modulation waveform h (FIG. 7) from the modulation data memory 92 via the modulation buffer 93.

変調データメモリ92には、1サイクル分の変調波形を時間軸上で等間隔にサンプリングして得られる所定数たとえば100個の変調データが格納されている。アドレスカウンタ94は、変調データメモリ92より変調波形データを一定周期(ΔT)で1個ずつ読み出すためのDMAコントローラを構成する。   The modulation data memory 92 stores a predetermined number, for example, 100 pieces of modulation data obtained by sampling the modulation waveform for one cycle at equal intervals on the time axis. The address counter 94 constitutes a DMA controller for reading modulation waveform data from the modulation data memory 92 one by one at a constant period (ΔT).

なお、ステージ・パラメータデータの中の「線分区間時間」のデータは、演算回路88にではなく、後述するようにカウント比較回路96に与えられる。   The “line segment interval time” data in the stage parameter data is supplied not to the arithmetic circuit 88 but to the count comparison circuit 96 as described later.

基準波形出力回路90は、基準波形復元演算回路88より一定周期(ΔT)毎に生成される線分波形要素の再生データCSを取り込み、その線分波形要素の再生データCSをレーザ電源12に対する制御信号として所定のタイミングで出力する。   The reference waveform output circuit 90 takes in the reproduction data CS of the line segment waveform element generated at regular intervals (ΔT) from the reference waveform restoration calculation circuit 88 and controls the reproduction data CS of the line segment waveform element to the laser power source 12. A signal is output at a predetermined timing.

サイクルカウンタ95およびカウント比較回路96は、基準波形復元処理における各ステージの持続時間(線分区間時間)を計時するためのタイマ回路を構成している。サイクルカウンタ95は、各ステージの開始でリセットされ、復元処理の1周期(ΔT)毎に、たとえば基準波形復元演算回路88より線分波形要素の再生データCSが出力される度毎に1つカウントアップし、カウント値iを出力する。   The cycle counter 95 and the count comparison circuit 96 constitute a timer circuit for measuring the duration (line segment interval time) of each stage in the reference waveform restoration process. The cycle counter 95 is reset at the start of each stage, and is counted once every period (ΔT) of the restoration process, for example, every time the reproduction data CS of the line segment waveform element is output from the reference waveform restoration arithmetic circuit 88. Up and output the count value i.

カウント比較回路96は、サイクルカウンタ95からのカウント値iをステージ・パラメータデータ・バッファメモリ86に保持されている「線分区間時間」のデータNと比較し、iがNに達した時に、当該ステージが終了したことを知らせるステージ終了通知信号Kを発生する。カウント比較回路96よりステージ終了通知信号Kが発せられると、これに応答して制御回路82がデータメモリ80より次のステージのパラメータデータをステージ・パラメータデータ・バッファメモリ86に上書きでロードするようになっている。   The count comparison circuit 96 compares the count value i from the cycle counter 95 with the data N of “line segment section time” held in the stage parameter data buffer memory 86, and when i reaches N, A stage end notification signal K is generated to notify that the stage has ended. When a stage end notification signal K is issued from the count comparison circuit 96, in response to this, the control circuit 82 overwrites and loads the next stage parameter data from the data memory 80 into the stage parameter data buffer memory 86. It has become.

基準波形積分回路98は、基準波形出力回路90より一定周期(ΔT)毎に出力される線分波形要素の再生データCSを取り込んで累積加算し、再生中の基準波形の積分値を求める。   The reference waveform integration circuit 98 takes in and reproduces the reproduction data CS of the line segment waveform elements output at regular intervals (ΔT) from the reference waveform output circuit 90, and obtains the integrated value of the reference waveform being reproduced.

電流モニタ波形バッファメモリ100は、LD電流測定回路27より接続回路74およびA/D変換器70(図5)を介して送られてくるLD駆動電流測定値MIDをラッチする。電流モニタ波形積分回路104は、電流モニタ波形バッファメモリ100より一定周期(ΔT)毎にLD駆動電流測定値MIDを取り込んで累積加算し、LD駆動電流モニタ波形の積分値を求める。 The current monitor waveform buffer memory 100 latches the LD drive current measurement value M ID sent from the LD current measurement circuit 27 via the connection circuit 74 and the A / D converter 70 (FIG. 5). The current monitor waveform integration circuit 104 takes in the LD drive current measurement value M ID from the current monitor waveform buffer memory 100 every predetermined period (ΔT), and accumulates and calculates the integrated value of the LD drive current monitor waveform.

レーザ出力モニタ波形バッファメモリ102は、レーザ出力測定回路45より接続回路74およびA/D変換器72(図5)を介して送られてくるレーザ出力測定値MFBをラッチする。レーザ出力モニタ波形積分回路106は、レーザ出力モニタ波形バッファメモリ102より一定周期(ΔT)毎にレーザ出力測定値MFBを取り込んで累積加算し、レーザ出力モニタ波形の積分値を求める。 The laser output monitor waveform buffer memory 102 latches the laser output measurement value M FB sent from the laser output measurement circuit 45 via the connection circuit 74 and the A / D converter 72 (FIG. 5). The laser output monitor waveform integrator circuit 106 cumulatively adds captures the laser output measurement value M FB to a predetermined cycle ([Delta] T) from the laser output monitor waveform buffer memory 102, obtains the integral value of the laser output monitor waveform.

比較判定回路108は、1回のモニタ期間が終了する度毎に、基準波形積分回路98で得られている基準波形の積分値と電流モニタ波形積分回路104で得られているLD駆動電流モニタ波形の積分値あるいはレーザ出力モニタ波形積分回路106で得られているレーザ出力モニタ波形の積分値とを比較して、その差分(誤差)を求め、その誤差が所定の許容範囲内に入っているか否かの判定(良否判定)を行う。そして、不良の判定結果が出たときは、これをCPU64に伝えるようになっている。   The comparison / determination circuit 108 integrates the integrated value of the reference waveform obtained by the reference waveform integration circuit 98 and the LD drive current monitor waveform obtained by the current monitor waveform integration circuit 104 every time one monitoring period ends. Or an integrated value of the laser output monitor waveform obtained by the laser output monitor waveform integrating circuit 106 to obtain a difference (error), and whether or not the error is within a predetermined allowable range. Is judged (good or bad judgment). And when the determination result of a defect comes out, this is transmitted to CPU64.

なお、不良の判定結果をCPU64に送るときは、バッファメモリ100,102に蓄積されているモニタ波形のデータもCPU64に送れるようになっている。   Note that when the result of determination of failure is sent to the CPU 64, the monitor waveform data stored in the buffer memories 100 and 102 can also be sent to the CPU 64.

レーザ電源12は、図示省略するが、直流電源、LD駆動回路、コンパレータ、フィードバック信号選択回路等を有している。直流電源は、たとえばインバータ回路あるいはスイッチングレギュレータ回路からなり、一定のLD駆動電圧を出力する。LD駆動回路は、LD駆動電圧からLD駆動電流IDを生成するV−I変換回路からなり、FPGA66の基準波形出力回路90よりD/A変換器68および接続回路74を介して送られてくるアナログの基準波形信号ACSに倣うようにLD駆動電流IDを可変する。コンパレータは、FPGA66からのアナログ基準波形信号ACSを指令信号として入力するとともに、フィードバック信号選択回路よりLD駆動電流測定値MIDもしくはレーザ出力測定値MFBをフィードバック信号として入力し、両入力信号の差分を表す誤差信号を出力する。LD駆動回路は、誤差信号を零にする方向にLD駆動電流IDを可変する。フィードバック信号選択回路は、CPU64の制御の下で、LD駆動電流IDに対してフィードバック制御をかけるときはLD駆動電流測定値MIDを選択し、ファイバレーザ光FBの出力に対してフィードバック制御をかけるときはレーザ出力測定値MFBを選択するようになっている。 Although not shown, the laser power source 12 includes a DC power source, an LD drive circuit, a comparator, a feedback signal selection circuit, and the like. The DC power source is composed of, for example, an inverter circuit or a switching regulator circuit, and outputs a constant LD drive voltage. The LD drive circuit includes a V-I conversion circuit that generates an LD drive current ID from the LD drive voltage, and is sent from the reference waveform output circuit 90 of the FPGA 66 through the D / A converter 68 and the connection circuit 74. It varies the LD drive current I D to follow the analog reference waveform signal a CS. The comparator inputs the analog reference waveform signal A CS from FPGA66 as a command signal, and inputs the LD drive current measurement value M ID or the laser output measurement value M FB as a feedback signal from the feedback signal selection circuit, the two input signals An error signal representing the difference is output. The LD drive circuit varies the LD drive current ID in a direction to make the error signal zero. Feedback signal selection circuit, under the control of the CPU 64, selects the LD drive current measurement value M ID when applying feedback control for the LD drive current I D, the feedback control for the output of the fiber laser beam FB When applying, the laser output measurement value MFB is selected.

図13に、単発モードまたはリピートモードにおけるFPGA66内の全体的な処理手順をフローチャートで示す。このフローは、所望のレーザ溶接加工を実行する時に開始され、制御回路82によって全体のシーケンスが制御される。なお、このフローに先立って、上述したように、このレーザ溶接加工で使用される基準波形に係る全パラメータデータ(図11)がCPU64よりFPGA66のデータメモリ80に書き込まれる。   FIG. 13 is a flowchart showing an overall processing procedure in the FPGA 66 in the single mode or repeat mode. This flow is started when a desired laser welding process is performed, and the entire sequence is controlled by the control circuit 82. Prior to this flow, as described above, all parameter data (FIG. 11) relating to the reference waveform used in this laser welding process is written into the data memory 80 of the FPGA 66 by the CPU 64.

先ず、制御回路82が、データメモリ80から基準波形全体の基本パラメータデータ(図10)を読み出して、基本パラメータデータ・バッファメモリ84にロードまたはセットする(ステップS1)。 First, the control circuit 82 reads out the basic parameters data of the entire reference waveform from the data memory 80 (FIG. 10), to load or set the basic parameters data buffer memory 84 (Step S 1).

次に、制御回路82は、データメモリ80にアクセスし、次に読み出すべきステージ・パラメータデータの中の「線分区間時間」データNを読み取り(ステップS2)、N>0、N=0のいずれであるか検査する(ステップS3)。最初のステージは常に存在するので、N>0であり、有効であるから、そのステージのパラメータデータ(図9)をデータメモリ80から読み出し、ステージ・パラメータデータ・バッファメモリ86にセットする(ステップS4)。 Next, the control circuit 82 accesses the data memory 80, reads the “line segment section time” data N in the stage parameter data to be read next (step S 2 ), and N> 0 and N = 0. It is inspected (step S 3 ). Since the first stage always exists, N> 0 and is valid. Therefore, the parameter data (FIG. 9) of the stage is read from the data memory 80 and set in the stage parameter data buffer memory 86 (step S). 4 ).

次に、制御回路82は、当該線分波形要素を再生するための演算処理(ステップS5)を基準波形復元演算回路88に一定周期(ΔT)で繰り返し行わせる(ステップS5→S8→S9→S10→S5・・)。基準波形復元演算回路88は、加減乗除等の演算により、「変化率」データと「分解能」フラグと変調フラグおよび変調データとから一定周期ΔT当たりの単位変化量ΔAを求め、「初期値」(q)を始点として一定周期ΔT毎に、加算演算単位変化量ΔAを再生途上の線分波形要素の終端に継ぎ足し、更新された波形終端の値を示す線分波形要素の再生データCSを生成する。 Next, the control circuit 82 causes the reference waveform restoration calculation circuit 88 to repeatedly perform a calculation process (step S 5 ) for reproducing the line segment waveform element at a constant period (ΔT) (steps S 5 → S 8 → S 9 → S 10 → S 5 ..). The reference waveform restoration calculation circuit 88 obtains a unit change amount ΔA per fixed period ΔT from the “change rate” data, the “resolution” flag, the modulation flag, and the modulation data by calculation such as addition / subtraction / division / division, etc., and “initial value” ( q) is added to the end of the line segment waveform element being reproduced, and the reproduction data CS of the line segment waveform element indicating the updated value at the end of the waveform is generated at every constant period ΔT starting from q). .

また、制御回路82は、基準波形復元演算回路88で生成された線分波形要素の再生データCSをレーザ電源12に向けて出力するデータ出力処理(ステップS6)を基準波形出力回路90に一定周期(ΔT)で繰り返し行わせる(ステップS5→S6→S9→S10→S6・・)。さらに、これと並行して、電流モニタ波形バッファメモリ100およびレーザ出力モニタ波形バッファメモリ102には、LD電流測定回路27およびレーザ出力測定回路45からのLD駆動電流測定値MIDおよびレーザ出力測定値MFBをそれぞれラッチするモニタ波形データ入力処理(ステップS6)を一定周期(ΔT)で繰り返し行わせる(ステップS5→S6→S9→S10→S6・・)。 In addition, the control circuit 82 provides the reference waveform output circuit 90 with a data output process (step S 6 ) for outputting the reproduction data CS of the line segment waveform element generated by the reference waveform restoration calculation circuit 88 to the laser power source 12. Repeatedly with a period (ΔT) (steps S 5 → S 6 → S 9 → S 10 → S 6 ...). In parallel with this, the current monitor waveform buffer memory 100 and the laser output monitor waveform buffer memory 102 store the LD drive current measurement value M ID and the laser output measurement value from the LD current measurement circuit 27 and the laser output measurement circuit 45, respectively. The monitor waveform data input process (step S 6 ) for latching M FB is repeatedly performed at a constant period (ΔT) (steps S 5 → S 6 → S 9 → S 10 → S 6 ...).

また、制御回路82は、基準波形出力回路90より出力された線分波形要素の再生データCSを積分する積分演算処理(ステップS7)を基準波形積分回路98に一定周期(ΔT)で繰り返し行わせる(ステップS5→S7→S9→S10→S7・・)。さらに、これと並行して、電流モニタ波形積分回路104およびレーザ出力モニタ波形積分回路106には、モニタ中のLD駆動電流測定値MIDおよびレーザ出力測定値MFBをそれぞれ積分するモニタ波形積分演算処理(ステップS7)を一定周期(ΔT)で繰り返し行わせる(ステップS5→S7→S9→S10→S7・・)。 In addition, the control circuit 82 repeatedly performs an integration operation process (step S 7 ) for integrating the reproduction data CS of the line segment waveform element output from the reference waveform output circuit 90 on the reference waveform integration circuit 98 at a constant period (ΔT). (Steps S 5 → S 7 → S 9 → S 10 → S 7 ...) In parallel with this, the current monitor waveform integration circuit 104 and the laser output monitor waveform integration circuit 106 monitor the LD drive current measurement value M ID and the laser output measurement value M FB that are being monitored, respectively. The process (step S 7 ) is repeatedly performed at a constant period (ΔT) (steps S 5 → S 7 → S 9 → S 10 → S 7 ...).

このように、メモリから基準波形そのもののデータをサンプリングの周期で読み出して基準波形を復元するのではなく、FPGA66内で基準波形ないし各線分波形要素の特徴または属性を示す複数のパラメータデータを基に一定周期(ΔT)毎の演算出力を繰り返して基準波形を復元する方式であるから、基準波形の復元処理に要するデータ量を従来のCPU方式に比して大幅(1/10以下)に削減することができる。   As described above, the reference waveform itself is not read out from the memory at the sampling period and the reference waveform is restored, but the FPGA 66 is based on a plurality of parameter data indicating characteristics or attributes of the reference waveform or each line segment waveform element. Since this method restores the reference waveform by repeating the calculation output every fixed period (ΔT), the amount of data required for the restoration process of the reference waveform is greatly reduced (1/10 or less) compared to the conventional CPU method. be able to.

また、上記のような基準波形復元演算回路88による一定周期(ΔT)毎の波形再生演算処理(ステップS5)、基準波形出力回路90による一定周期(ΔT)毎の再生データ出力処理ならびに電流モニタ波形バッファメモリ100およびレーザ出力モニタ波形バッファメモリ102によるモニタ波形データ入力処理(ステップS6)、基準波形積分回路98による一定周期(ΔT)毎の基準波形積分演算処理ならびに電流モニタ波形積分回路104およびレーザ出力モニタ波形積分回路106による一定周期(ΔT)毎のモニタ波形積分演算処理(ステップS7)は、CPU動作とは異なり1回の処理にバスサイクルや多数のマシンサイクルを必要とせず、しかもパイプライン方式で行われるため、FPGA全体としても実質的には一定周期(ΔT)の速度で動作することになる。 Further, a waveform reproduction calculation process (step S 5 ) for each fixed period (ΔT) by the reference waveform restoration calculation circuit 88 as described above, a reproduction data output process for each fixed period (ΔT) by the reference waveform output circuit 90, and a current monitor. Monitor waveform data input processing (step S 6 ) by the waveform buffer memory 100 and the laser output monitor waveform buffer memory 102, reference waveform integration calculation processing for each fixed period (ΔT) by the reference waveform integration circuit 98, current monitor waveform integration circuit 104, and The monitor waveform integration calculation process (step S 7 ) for each fixed period (ΔT) by the laser output monitor waveform integration circuit 106 does not require a bus cycle or a large number of machine cycles in one process unlike the CPU operation. Since it is performed in a pipeline manner, the FPGA as a whole has a substantially constant period. It would operate at a speed of [Delta] T).

このように、この実施形態においては、波形再生周期(ΔT)を可及的に短縮することが可能であり、たとえばΔT=5μsecとすることも容易に実現できる。   As described above, in this embodiment, the waveform reproduction period (ΔT) can be shortened as much as possible, and for example, ΔT = 5 μsec can be easily realized.

図13において、上記のような波形再生周期(ΔT)がN回繰り返されると、その時点でカウント比較回路96よりカウント終了通知信号Kが発生され、次のステージの線分波形要素再生処理に移行する(ステップS9→S11→S2)。 In FIG. 13, when the waveform reproduction cycle (ΔT) as described above is repeated N times, a count end notification signal K is generated from the count comparison circuit 96 at that time, and the process proceeds to the line segment waveform element reproduction process of the next stage. (Steps S 9 → S 11 → S 2 ).

なお、線分波形要素再生処理において、図14に示すように、1ステージの線分波形要素aiの終端が信号処理上の誤差によって次のステージの線分波形要素ai+1の始端(初期値)qi+1から若干ずれることもあるが、その場合でも、時間軸上で両者は重なっているので、両ステージ間で実質的に繋ぎ合わさっているとみなすことができる。本発明においては、各ステージ毎に線分波形要素の始端が初期化されるので、波形再生処理の誤差がステージの切り替わりでリセット(補正)されるという得な一面もある。 Incidentally, in the segment waveform element regeneration process, as shown in FIG. 14, one stage of the line segment waveform element a i line waveform element end of the next stage by an error on the signal processing of a i + 1 of the starting end ( Although it may be slightly deviated from the initial value (q i + 1 ), even in such a case, since both overlap each other on the time axis, it can be considered that the two stages are substantially connected. In the present invention, since the start of the line segment waveform element is initialized for each stage, there is also an advantage that the error of the waveform reproduction process is reset (corrected) by switching the stage.

また、最後の(第n)ステージの線分波形要素再生処理が終了すると(ステップS3)、その時点で当該基準波形の復元処理が完了し、比較判定回路108において波形制御の良否判定処理(ステップS12)が行われる。この実施形態においては、この時点で、基準波形積分回路98には当該基準波形全体の波形積分値が得られており、電流モニタ波形積分回路104およびレーザ出力モニタ波形積分回路106にはLD駆動電流モニタ波形全体およびレーザ出力モニタ波形全体の波形積分値がそれぞれ得られているので、比較判定回路108は基準波形全体の波形積分値とモニタ波形全体の波形積分値との差分(誤差)を求めて、その誤差が所定の許容値または許容範囲内に収まっているか否かを判定するだけの演算を行えばよく、非常に短い所要時間(0.1msec以内)で良否判定結果を出すことができる。 When the last (n-th) stage line segment waveform element reproduction process is completed (step S 3 ), the reference waveform restoration process is completed at that time, and the comparison determination circuit 108 determines whether the waveform control is good or bad ( step S 12) is performed. In this embodiment, at this time, the waveform integration value of the entire reference waveform is obtained in the reference waveform integration circuit 98, and the LD drive current is supplied to the current monitor waveform integration circuit 104 and the laser output monitor waveform integration circuit 106. Since the integrated waveform values of the entire monitor waveform and the entire laser output monitor waveform are obtained, the comparison / determination circuit 108 obtains the difference (error) between the integrated waveform value of the entire reference waveform and the integrated waveform value of the entire monitor waveform. Therefore, it is sufficient to perform a calculation only to determine whether or not the error is within a predetermined allowable value or allowable range, and a pass / fail determination result can be obtained in a very short required time (within 0.1 msec).

この実施形態においては、リピートモードにおいて、基準波形の持続時間TAを最短の0.1msecに設定した場合、5kHzの繰り返し周波数を容易に実現することができる。 In this embodiment, in repeat mode, if the duration T A of the reference waveform is set to the shortest 0.1 msec, it is possible to easily realize a repetition frequency of 5 kHz.

なお、比較判定回路108で得られた良否判定結果は常に、あるいは不良の結果が出た場合のみCPU64に送られる。CPU64は、タッチパネル20を通じて良否判定結果(特に不良の判定結果)をユーザに報告し、必要に応じてモニタ波形を表示部20aのディスプレイ上に表示する。   The pass / fail determination result obtained by the comparison determination circuit 108 is sent to the CPU 64 at all times or only when a failure result is obtained. The CPU 64 reports the pass / fail determination result (particularly the failure determination result) to the user through the touch panel 20, and displays the monitor waveform on the display of the display unit 20a as necessary.

図13において、ステップS13,S14、S15はリピートモードにおいて基準波形の再生を設定回数(m回)繰り返すための処理である。 In FIG. 13, steps S 13 , S 14 , and S 15 are processes for repeating reference waveform reproduction a set number of times (m times) in the repeat mode.

CWモードのフローも、図示省略するが、基本的には、上述した単発モードまたはリピートモードのフローと大体同じである。ただし、CWモードは、基準波形の持続時間が相当長いため、波形全部を連続してモニタすると、モニタ波形バッファメモリ100,102でデータがオーバーフローしてしまう。   Although the flow in the CW mode is not shown, it is basically the same as the flow in the single mode or repeat mode described above. However, since the duration of the reference waveform is considerably long in the CW mode, if the entire waveform is continuously monitored, data overflows in the monitor waveform buffer memories 100 and 102.

この実施形態では、波形制御のモニタ期間に関する態様(波形全体または一定周期の繰り返し)をユーザが自由に選べるようになっている。単発モードやリピートモードでは、通常、1波形の持続時間が1回の連続したモニタ期間となる。一方、CWモードでは、1波形の持続時間の中でモニタリングを一定周期で繰り返し行うことも可能となっており、周期の長さもユーザが任意に選べるようになっている。モニタ期間に関してユーザの選択ないし設定した内容は、基準波形全体のパラメータデータ(図10)の中の「モニタ期間指定」データを通じてCPU64からFPGA66に伝えられる。   In this embodiment, the user can freely select an aspect (entire waveform or repetition of a fixed period) regarding the monitoring period of waveform control. In the single-shot mode or the repeat mode, normally, the duration of one waveform is one continuous monitoring period. On the other hand, in the CW mode, it is also possible to repeatedly perform monitoring at a constant cycle within the duration of one waveform, and the length of the cycle can be arbitrarily selected by the user. The contents selected or set by the user regarding the monitoring period are transmitted from the CPU 64 to the FPGA 66 through the “monitor period designation” data in the parameter data (FIG. 10) of the entire reference waveform.

たとえば、ユーザが一定周期の繰り返しを選択し、モニタ周期を3秒に選んだ場合は、FPGA66側で制御回路82がデータメモリ80および基準波形パラメータデータ・バッファメモリ84を通じてそのモニタ周期の設定値(3秒)を読み取り、良否判定の各部(100〜108)にモニタ周期(3秒)毎に繰り返し上記と同様のモニタリング動作を行わせる。これにより、良否判定の各部(100〜108)は上記のように任意に設定した周期で動作し、比較判定回路108はモニタ周期(3秒)毎にモニタ波形(駆動電流波形、レーザ出力波形)についての良否判定の結果を出す。この場合は、モニタ波形バッファメモリ100,102でオーバーフローを起こすことはなく、しかも単発モードやリピートモードと同等の時間分解能で波形制御の良否判定を行うことができる。   For example, when the user selects a repetition of a certain period and selects a monitor period of 3 seconds, the control circuit 82 on the FPGA 66 side through the data memory 80 and the reference waveform parameter data buffer memory 84 sets the monitor period setting value ( 3 seconds) is read and each of the pass / fail judgment sections (100 to 108) is repeatedly made to perform the same monitoring operation as described above every monitoring period (3 seconds). As a result, each of the pass / fail judgment sections (100 to 108) operates at an arbitrarily set cycle as described above, and the comparison judgment circuit 108 monitors the monitor waveform (drive current waveform, laser output waveform) every monitor cycle (3 seconds). The result of the pass / fail judgment about is given. In this case, the monitor waveform buffer memories 100 and 102 do not overflow, and the waveform control quality can be determined with the same time resolution as the single-shot mode or repeat mode.

上記した実施形態では、FPGA66内で復元した基準波形から得られた基準波形積分値とモニタ波形積分値とを比較して、レーザ波形制御の良否判定を行った。別の実施形態として、CPU64側で設定基準波形を基に基準波形積分値を演算し、FPGA66側で該基準波形積分値とモニタ波形積分値とを比較して、レーザ波形制御の良否判定を行うことも可能である。   In the above-described embodiment, the reference waveform integrated value obtained from the reference waveform restored in the FPGA 66 is compared with the monitor waveform integrated value to determine whether the laser waveform control is good or bad. As another embodiment, the CPU 64 side calculates a reference waveform integrated value based on the set reference waveform, and the FPGA 66 side compares the reference waveform integrated value with the monitor waveform integrated value to determine whether the laser waveform control is good or bad. It is also possible.

この場合は、タッチパネル20を通じてCPU64に所望の基準波形が入力された時点で、CPU64がその基準波形の積分値を演算し、表示部20aのディスプレイ上に基準波形と一緒に基準波形積分値を表示する。ユーザ(作業者等)は、ディスプレイ上に表示された基準波形積分値を見ながら、入力部20bを通じて基準波形の波形形状や持続時間等を調整することができる。そして、ユーザの希望する基準波形が確定されたなら、CPU64は上述のようにパラメータデータ(図11)を生成して内部メモリ等に保存するとともに、当該基準波形の波形積分値も一緒に保存しておく。当該基準波形をレーザ溶接加工に用いるときは、レーザ溶接加工の開始に先立ってCPU64より全パラメータデータ(図11)と一緒に基準波形積分値もFPGA66に送る。   In this case, when a desired reference waveform is input to the CPU 64 through the touch panel 20, the CPU 64 calculates the integration value of the reference waveform and displays the reference waveform integration value together with the reference waveform on the display of the display unit 20a. To do. A user (such as an operator) can adjust the waveform shape, duration, and the like of the reference waveform through the input unit 20b while looking at the reference waveform integral value displayed on the display. When the reference waveform desired by the user is determined, the CPU 64 generates the parameter data (FIG. 11) as described above and stores it in the internal memory or the like, and also stores the waveform integral value of the reference waveform. Keep it. When the reference waveform is used for laser welding, the CPU 64 sends the reference waveform integral value to the FPGA 66 together with all parameter data (FIG. 11) prior to the start of laser welding.

FPGA66内では、比較判定回路108にCPU64からの基準波形積分値が直接ロードされる。比較判定回路108は、1波形分のレーザ溶接加工が終了した時点で、つまり当該基準波形の1回分の復元処理を終えた直後に、モニタ波形積分回路104,106からのモニタ波形積分値を該基準波形積分値と比較して、その比較誤差を基に良否判定を行う(ステップS12)。そして、上記と同様に良否判定の結果をCPU64に報告する。 In the FPGA 66, the reference waveform integration value from the CPU 64 is directly loaded into the comparison determination circuit 108. The comparison judgment circuit 108 outputs the monitor waveform integration values from the monitor waveform integration circuits 104 and 106 when the laser welding process for one waveform is completed, that is, immediately after the restoration process for one time of the reference waveform is finished. Compared with the reference waveform integral value, the quality is judged based on the comparison error (step S 12 ). Then, the result of pass / fail judgment is reported to the CPU 64 as described above.

また、上記した実施形態では、FPGA66内における波形生成周期ΔTは、基準波形全体を通じて、つまり全ての線分波形要素(a1〜an)に亘って、共通の値に固定されていた。しかしながら、本発明においては、個々の線分波形要素a1,a2,・・an毎に独立して波形生成周期ΔTの値を設定する方式も可能である。この場合、CPU64は、ステージのパラメータデータの中の「線分区間時間」のデータとして、当該線分波形要素の持続時間つまりステージ時間を直接表す時間データTai(μsec)をセットしてよい。 Further, in the above embodiment, the waveform generating period ΔT within FPGA66, throughout the reference waveform, i.e. over all the segments waveform element (a 1 ~a n), was fixed to a common value. However, in the present invention, the individual segments waveform element a 1, a 2, method of setting the value of the waveform generating period ΔT independently for each · · a n are also possible. In this case, CPU 64, as the data of the "line interval time" in the parameter data of the stage may be time set data Ta i (μsec) which represents the duration that is the stage time of the segment waveform element directly.

FPGA66内には、図15に示すように、ΔT決定回路112が設けられる。このΔT決定回路112は、ステージ・パラメータデータ・バッファメモリ86より「変化率」データΔSおよび「線分区間時間」データTaiを読み取り、たとえば図16に示すようなテーブル(メモリ)を参照して、ΔSの値に応じた波形生成周期ΔTの値(コード)を選定する。たとえば、ΔS>0.04のときは、波形生成周期ΔTの値として5μsecが選ばれ、このΔTの値(5μsec)を表すコード“0000”がΔT決定回路112より制御回路82および基準波形復元回路88に与えられる。また、1E−6≧ΔS>1E−7のときは、波形生成周期ΔTの値として10μsecが選ばれ、このΔTの値(10μsec)を表すコード“0001”がΔT決定回路112より制御回路82および基準波形復元回路88に与えられる。さらに、ΔT決定回路112は、選定した波形生成周期ΔTと「線分区間時間」Taiとから、当該ステージにおける設定サイクルカウント数N(N=Tai/ΔT)を演算して、この設定サイクルカウント数Nをカウント比較回路96に与える。 As shown in FIG. 15, a ΔT determination circuit 112 is provided in the FPGA 66. The ΔT determining circuit 112, the stage parameter data buffer "rate of change" from the memory 86 data ΔS and "line interval time" read data Ta i, for example by referring to the table (memory), as shown in FIG. 16 The value (code) of the waveform generation period ΔT corresponding to the value of ΔS is selected. For example, when ΔS> 0.04, 5 μsec is selected as the value of the waveform generation period ΔT, and the code “0000” representing the value of ΔT (5 μsec) is transmitted from the ΔT determination circuit 112 to the control circuit 82 and the reference waveform restoration circuit. 88. When 1E-6 ≧ ΔS> 1E-7, 10 μsec is selected as the value of the waveform generation period ΔT, and the code “0001” representing the value of ΔT (10 μsec) is transmitted from the ΔT determination circuit 112 to the control circuit 82 and A reference waveform restoration circuit 88 is provided. Further, the ΔT determination circuit 112 calculates a set cycle count number N (N = Ta i / ΔT) in the stage from the selected waveform generation period ΔT and the “line segment section time” Ta i, and this set cycle The count number N is supplied to the count comparison circuit 96.

このように各ステージ毎に「変化率」に応じて波形生成周期ΔTを決める方式によれば、たとえば図17に示すように、線分波形要素の変化率が大きいほど(変化速度が高いほど)波形生成周期ΔTが短く、線分波形要素の変化率が小さいほど(変化速度が低いほど)波形生成周期ΔTが長くなり、波形復元の精度と効率性を両立させることができる。   As described above, according to the method of determining the waveform generation period ΔT according to the “change rate” for each stage, for example, as shown in FIG. 17, the change rate of the line segment waveform element increases (the change rate increases). The shorter the waveform generation period ΔT and the smaller the change rate of the line segment waveform element (the lower the change speed), the longer the waveform generation period ΔT, and it is possible to achieve both the accuracy and efficiency of waveform restoration.

また、基準波形復元回路88における波形再生演算の周期あるいは基準波形出力回路90における基準波形信号出力の周期を波形生成周期ΔTから独立した周期に設定することも可能である。特に、波形生成周期ΔTが長い場合には、波形再生演算の周期あるいは基準波形信号出力の周期を短い値にしておくのが好ましい。   It is also possible to set the period of the waveform reproduction calculation in the reference waveform restoration circuit 88 or the period of the reference waveform signal output in the reference waveform output circuit 90 to a period independent of the waveform generation period ΔT. In particular, when the waveform generation period ΔT is long, it is preferable to set the period of the waveform reproduction calculation or the period of the reference waveform signal output to a short value.

以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものではない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。   As mentioned above, although preferred embodiment of this invention was described, embodiment mentioned above does not limit this invention. Those skilled in the art can make various modifications and changes in specific embodiments without departing from the technical idea and technical scope of the present invention.

たとえば、波形制御機能において、変調のオプションを省くことや、分解能を1種類のスケールに固定することも可能であり、その場合はステージのパラメータデータにおいて「変調フラグ/分解能フラグ」のデータを省くことも可能である。   For example, in the waveform control function, it is possible to omit the modulation option or to fix the resolution to one scale. In this case, the “modulation flag / resolution flag” data is omitted from the stage parameter data. Is also possible.

また、ファイバレーザ溶接装置の各部においても種々の変形が可能であり、たとえばファイバレーザ発振器10をYAGレーザ発振器等に置き換えることも可能である。本発明レーザ加工方法およびレーザ加工装置は、レーザ溶接に限るものではなく、たとえば穴あけ、切断、マーキング等の他のレーザ加工にも適用可能である。   Further, various modifications can be made in each part of the fiber laser welding apparatus. For example, the fiber laser oscillator 10 can be replaced with a YAG laser oscillator or the like. The laser processing method and laser processing apparatus of the present invention are not limited to laser welding, and can be applied to other laser processing such as drilling, cutting, and marking.

本発明の一実施形態におけるレーザ加工装置(ファイバレーザ溶接装置)の構成を示すプロック図である。It is a block diagram which shows the structure of the laser processing apparatus (fiber laser welding apparatus) in one Embodiment of this invention. 単発発振モードにおける基準波形の一例を示すAn example of the reference waveform in single oscillation mode リピートモードにおける繰り返し基準波形の一例を示す図である。It is a figure which shows an example of the repetitive reference waveform in repeat mode. CWモードにおける基準波形の一例を示す図である。It is a figure which shows an example of the reference waveform in CW mode. 実施形態のレーザ加工装置における制御部の構成を示すブロック図である。It is a block diagram which shows the structure of the control part in the laser processing apparatus of embodiment. 実施形態におけるステージのパラメータに含まれる初期値、変化率および線分区間時間の意義を説明するための図である。It is a figure for demonstrating the meaning of the initial value, change rate, and line segment area time which are contained in the parameter of the stage in embodiment. 実施形態におけるステージのパラメータに含まれる変調フラグの意義を説明するための図である。It is a figure for demonstrating the significance of the modulation flag contained in the parameter of the stage in embodiment. 実施形態におけるステージのパラメータに含まれる分解能フラグの意義を説明するための図である。It is a figure for demonstrating the significance of the resolution flag contained in the parameter of the stage in embodiment. 実施形態における1ステージのパラメータデータのフォーマット例を示す図である。It is a figure which shows the example of a format of the parameter data of 1 stage in embodiment. 実施形態における基本波形全体の基本パラメータデータのフォーマット例を示す図である。It is a figure which shows the example of a format of the basic parameter data of the whole basic waveform in embodiment. 実施形態において1つの基本波形に係る全パラメータデータを一括管理するためのデータフォーマット例を示す図であるIt is a figure which shows the example of a data format for collectively managing all the parameter data which concern on one basic waveform in embodiment. 実施形態におけるFPGA内の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure in FPGA in embodiment. 実施形態の単発モードまたはリピートモードにおけるFPGA内の回路の全体の処理手順を示すフローチャート図である。It is a flowchart figure which shows the whole process sequence of the circuit in FPGA in the single mode or repeat mode of embodiment. 実施形態において線分波形要素の終端がずれる場合の例を示す図である。It is a figure which shows the example when the termination | terminus of a line segment waveform element shifts in embodiment. 別の実施形態におけるFPGA内の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure in FPGA in another embodiment. 実施形態において各線分波形要素の変化率に応じて演算出力周期を変える場合に用いるテーブルの一例を示す図である。It is a figure which shows an example of the table used when changing a calculation output period according to the change rate of each line segment waveform element in embodiment. 各線分波形要素の変化率に応じて演算出力周期を変える場合の波形再生の作用を示す図である。It is a figure which shows the effect | action of waveform reproduction | regeneration in the case of changing a calculation output period according to the change rate of each line segment waveform element.

符号の説明Explanation of symbols

10 ファイバレーザ発振器
12 レーザ電源
16 レーザ出射部
18 制御部
20 タッチパネル
64 CPU(マイクロコンピュータ)
66 FPGA(フィールドプログラマブル・ゲートアレイ)
80 データメモリ
82 制御回路
84 基本パラメータデータ・バッファメモリ
86 ステージ・パラメータデータ・バッファメモリ
88 基準波形復元演算回路
90 基準波形出力回路
95 サイクルカウンタ
96 カウント比較回路
98 基準波形積分回路
100 電流モニタ波形バッファ・メモリ
102 レーザ出力モニタ波形バッファ・メモリ
104 電流モニタ波形積分回路
106 レーザ出力モニタ波形積分回路
108 比較判定回路
112 ΔT決定回路
DESCRIPTION OF SYMBOLS 10 Fiber laser oscillator 12 Laser power supply 16 Laser emission part 18 Control part 20 Touch panel 64 CPU (microcomputer)
66 FPGA (Field Programmable Gate Array)
80 data memory 82 control circuit 84 basic parameter data buffer memory 86 stage parameter data buffer memory 88 reference waveform restoration operation circuit 90 reference waveform output circuit 95 cycle counter 96 count comparison circuit 98 reference waveform integration circuit 100 current monitor waveform buffer Memory 102 Laser output monitor waveform buffer memory 104 Current monitor waveform integration circuit 106 Laser output monitor waveform integration circuit 108 Comparison determination circuit 112 ΔT determination circuit

Claims (25)

複数本の線分波形要素を時間軸に沿って繋ぎ合わせて所望の基準波形を設定する第1のステップと、
各々の前記線分波形要素について、少なくとも、始端の値を表す初期値のデータと、傾きを表す変化率のデータと、始端から終端までの時間の長さを表す線分区間時間のデータとを1ステージのパラメータデータとして生成する第2のステップと、
時間軸に沿って、各ステージ毎にパラメータデータを基に所定の演算処理を行って前記線分波形要素を再生し、全ステージにわたり前記線分波形要素を実質的に繋ぎ合わせて前記基準波形を復元する第3のステップと、
所望のレーザ加工に用いるパルス発振または連続発振のレーザ光の出力を前記復元された基準波形にしたがって可変する第4のステップと
を有するレーザ加工方法。
A first step of connecting a plurality of line segment waveform elements along the time axis to set a desired reference waveform;
For each of the line segment waveform elements, at least initial value data representing the start value, change rate data representing the slope, and line segment interval time data representing the length of time from the start to the end. A second step of generating as one stage parameter data;
A predetermined calculation process is performed based on parameter data for each stage along the time axis to reproduce the line segment waveform element, and the line segment waveform element is substantially connected over the entire stage to generate the reference waveform. A third step to restore;
And a fourth step of varying the output of pulsed or continuous wave laser light used for desired laser processing according to the restored reference waveform.
前記第2のステップにおいて、一定周期をΔTとし、各々の前記線分波形要素について前記線分区間時間がN×ΔT(Nは正の整数)であるときは、前記線分区間時間を表すデータとして数値Nを表すデータを生成し、
前記第3のステップにおいて、前記変化率から前記一定周期ΔT分の変化量を求め、前記初期値を始点として前記一定周期分の変化量を順次N回継ぎ足す、
請求項1に記載のレーザ加工方法。
In the second step, when the fixed period is ΔT and the line segment section time is N × ΔT (N is a positive integer) for each of the line segment waveform elements, the data representing the line segment section time To generate data representing the numerical value N as
In the third step, a change amount for the fixed period ΔT is obtained from the change rate, and the change amount for the fixed period is sequentially added N times starting from the initial value.
The laser processing method according to claim 1.
前記基準波形のパラメータの1つとして少なくとも所望の波高基準値を設定する第5のステップを更に有し、
前記第2のステップおよび前記3のステップにおいて、前記変化率を前記波高基準値に対する割合として用いる、
請求項1または請求項2に記載のレーザ加工方法。
A fifth step of setting at least a desired wave height reference value as one of the parameters of the reference waveform;
In the second step and the third step, the change rate is used as a ratio to the wave height reference value.
The laser processing method according to claim 1 or 2.
前記第2のステップにおいて、更に、前記変化率の分解能を表すフラグのデータをステージのパラメータデータの1つとして生成し、
前記第3のステップにおいて、前記分解能フラグで指示された分解能で前記変化率を用いる、
請求項1〜3のいずれか一項に記載のレーザ加工方法。
In the second step, flag data representing the resolution of the change rate is further generated as one of stage parameter data,
In the third step, the rate of change is used with the resolution indicated by the resolution flag.
The laser processing method as described in any one of Claims 1-3.
前記第2のステップにおいて、更に、前記線分波形要素に予め設定された変調波形を重畳すべきか否かを指示する変調フラグのデータをステージのパラメータデータの1つとして生成し、
前記第3のステップにおいて、前記変調フラグの指示にしたがって条件的に前記再生した線分波形要素に前記変調波形を重畳する、
請求項1〜4のいずれか一項に記載のレーザ加工方法。
In the second step, a modulation flag data indicating whether or not to superimpose a preset modulation waveform on the line segment waveform element is further generated as one of stage parameter data;
In the third step, the modulation waveform is superimposed on the reproduced line segment waveform element conditionally according to an instruction of the modulation flag.
The laser processing method as described in any one of Claims 1-4.
前記第4のステップにおいて、
前記レーザ光を発振出力する光共振器内の活性媒質を光学的に励起するための励起光源に供給される発光用の駆動電流を測定し、
前記駆動電流の測定値が前記復元された基準波形に倣うように前記駆動電流を可変する、
請求項1〜5のいずれか一項に記載のレーザ加工方法。
In the fourth step,
Measuring a driving current for light emission supplied to an excitation light source for optically exciting an active medium in an optical resonator that oscillates and outputs the laser light;
Varying the drive current so that the measured value of the drive current follows the restored reference waveform;
The laser processing method as described in any one of Claims 1-5.
前記レーザ光を発振出力している期間中に復元中の前記基準波形について積分演算を行う第6のステップと、
前記レーザ光を発振出力している期間中に前記駆動電流の測定値を基に前記駆動電流の波形について積分演算を行う第7のステップと、
前記レーザ光の発振出力を終了し、または中断した直後に、前記基準波形の積分値と前記駆動電流波形の積分値とを比較し、その比較誤差に基づいて前記レーザ光の出力に関する良否の判定を行う第8のステップと
を更に有する請求項6に記載のレーザ加工方法。
A sixth step of performing an integration operation on the reference waveform being restored during the period in which the laser beam is oscillated and output;
A seventh step of performing an integration operation on the waveform of the drive current based on the measured value of the drive current during the period of oscillation output of the laser beam;
Immediately after the oscillation output of the laser beam is ended or interrupted, the integrated value of the reference waveform and the integrated value of the drive current waveform are compared, and determination of pass / fail regarding the output of the laser beam based on the comparison error The laser processing method according to claim 6, further comprising: an eighth step of performing
前記第4のステップにおいて、
前記レーザ光を発振出力する光共振器内の活性媒質を光学的に励起するための励起光源より生成された励起光の出力を測定し、
前記励起光の出力が前記基準波形に倣うように、前記励起光源に供給される発光用の駆動電流を可変する、
請求項1〜5のいずれか一項に記載のレーザ加工方法。
In the fourth step,
Measure the output of the excitation light generated from the excitation light source for optically exciting the active medium in the optical resonator that oscillates and outputs the laser light,
Varying the drive current for light emission supplied to the excitation light source so that the output of the excitation light follows the reference waveform;
The laser processing method as described in any one of Claims 1-5.
前記レーザ光を発振出力している期間中に復元中の前記基準波形について積分演算を行う第6のステップと、
前記レーザ光を発振出力している期間中に前記励起出力の測定値を基に前記励起出力について積分演算を行う第7のステップと、
前記レーザ光の発振出力を終了し、または中断した直後に、前記基準波形の積分値と前記励起出力波形の積分値とを比較し、その比較誤差に基づいて前記レーザ光の出力に関する良否の判定を行う第8のステップと
を更に有する請求項8に記載のレーザ加工方法。
A sixth step of performing an integration operation on the reference waveform being restored during the period in which the laser beam is oscillated and output;
A seventh step of performing an integration operation on the excitation output based on a measured value of the excitation output during a period of oscillation output of the laser beam;
Immediately after ending or stopping the oscillation output of the laser beam, the integrated value of the reference waveform and the integrated value of the excitation output waveform are compared, and determination of pass / fail regarding the output of the laser beam based on the comparison error The laser processing method according to claim 8, further comprising: an eighth step of performing
前記第4のステップにおいて、
前記レーザ光のレーザ出力を測定し、
前記レーザ出力の測定値が前記基準波形に倣うように、前記レーザ光を発振出力する光共振器内の活性媒質を光学的に励起するための励起光源に供給される発光用の駆動電流を可変する、
請求項1〜5のいずれか一項に記載のレーザ加工方法。
In the fourth step,
Measuring the laser output of the laser beam;
The emission drive current supplied to the excitation light source for optically exciting the active medium in the optical resonator that oscillates and outputs the laser light is varied so that the measured value of the laser output follows the reference waveform. To
The laser processing method as described in any one of Claims 1-5.
前記レーザ光を発振出力している期間中に復元中の前記基準波形について積分演算を行う第6のステップと、
前記レーザ光を発振出力している期間中に前記レーザ出力の測定値を基に前記レーザ出力について積分演算を行う第7のステップと、
前記レーザ光の発振出力を終了し、または中断した直後に、前記基準波形の積分値と前記レーザ出力波形の積分値とを比較し、その比較誤差に基づいて前記レーザ光の出力に関する良否の判定を行う第8のステップと
を更に有する請求項10に記載のレーザ加工方法。
A sixth step of performing an integration operation on the reference waveform being restored during the period in which the laser beam is oscillated and output;
A seventh step of performing an integration operation on the laser output based on a measured value of the laser output during a period of oscillation output of the laser beam;
Immediately after ending or stopping the oscillation output of the laser beam, the integrated value of the reference waveform and the integrated value of the laser output waveform are compared, and determination of pass / fail regarding the output of the laser beam based on the comparison error The laser processing method according to claim 10, further comprising: an eighth step of performing
前記基準波形について全ステージ分のパラメータデータをメモリに記憶し、または通信手段を介して伝送する第9のステップと、
時間軸に沿ったステージ順で前記基準波形について各ステージのパラメータデータを前記メモリより読み出し、または前記通信手段を介して受信する第10のステップと
を更に有する請求項1〜11のいずれか一項に記載のレーザ加工方法。
A ninth step of storing parameter data for all stages in the memory with respect to the reference waveform, or transmitting the data via communication means;
The tenth step of reading parameter data of each stage with respect to the reference waveform in the order of stages along a time axis from the memory or receiving via the communication means. The laser processing method as described in.
複数本の線分波形要素を時間軸に沿って繋ぎ合わせて所望の基準波形を設定する基準波形設定部と、
各々の前記線分波形要素について、少なくとも、始端の値を表す初期値のデータと、傾きを表す変化率のデータと、始端から終端までの時間の長さを表す線分区間時間のデータとを1ステージのパラメータデータとして生成するステージ・パラメータデータ生成部と、
時間軸に沿って、各ステージ毎にパラメータデータを基に所定の演算処理を行って前記線分波形要素を再生し、全ステージにわたり前記線分波形要素を実質的に繋ぎ合わせて前記基準波形を復元する基準波形復元部と、
所望のレーザ加工に用いるパルス発振または連続発振のレーザ光の出力を前記復元された基準波形にしたがって可変するレーザ出力可変部と
を有するレーザ加工装置。
A reference waveform setting unit for connecting a plurality of line segment waveform elements along the time axis to set a desired reference waveform;
For each of the line segment waveform elements, at least initial value data representing the start value, change rate data representing the slope, and line segment interval time data representing the length of time from the start to the end. A stage / parameter data generation unit for generating parameter data for one stage;
A predetermined calculation process is performed based on parameter data for each stage along the time axis to reproduce the line segment waveform element, and the line segment waveform element is substantially connected over the entire stage to generate the reference waveform. A reference waveform restoring unit to restore,
A laser processing apparatus comprising: a laser output variable unit configured to vary an output of pulsed or continuous wave laser light used for desired laser processing according to the restored reference waveform.
前記ステージ・パラメータデータ生成部が、一定周期をΔTとし、各々の前記線分波形要素について前記線分区間時間がN×ΔT(Nは正の整数)であるときは、前記線分区間時間を表すデータとして数値Nを表すデータを生成する請求項13に記載のレーザ加工装置。   When the stage parameter data generation unit sets ΔT as a fixed period and the line segment section time is N × ΔT (N is a positive integer) for each of the line segment waveform elements, the line segment section time is The laser processing apparatus according to claim 13, wherein data representing a numerical value N is generated as data to be represented. 前記基準波形復元部が、前記変化率から前記一定周期ΔT当たりの単位変化量を求め、前記初期値を始点として前記一定周期ΔT毎に、前記単位変化量を再生途上の前記線分波形要素の終端に継ぎ足す請求項14に記載のレーザ加工装置。   The reference waveform restoration unit obtains a unit change amount per fixed period ΔT from the change rate, and the unit change amount of the line segment waveform element that is being reproduced is reproduced for each constant period ΔT starting from the initial value. The laser processing apparatus according to claim 14, wherein the laser processing apparatus is added to a terminal end. 前記ステージ・パラメータデータ生成部が、更に、前記線分波形要素に予め設定された所定周波数の変調波形を重畳すべきか否かを指示する変調フラグのデータをステージのパラメータデータの1つとして生成し、
前記基準波形復元部が、前記変化率から前記一定周期ΔT当たりの単位変化量を求め、前記変調フラグの指示にしたがって条件的に、前記初期値を始点として前記一定周期ΔT毎に、前記単位変化量と前記変調波形とを再生途上の前記線分波形要素の終端に継ぎ足す、
請求項14に記載のレーザ加工装置。
The stage parameter data generation unit further generates modulation flag data as one of the stage parameter data that indicates whether or not to superimpose a predetermined predetermined modulation waveform on the line segment waveform element. ,
The reference waveform restoration unit obtains a unit change amount per fixed period ΔT from the change rate, and conditionally changes the unit change every fixed period ΔT starting from the initial value as a starting point according to an instruction of the modulation flag. Adding an amount and the modulated waveform to the end of the segment waveform element being reproduced;
The laser processing apparatus according to claim 14.
前記基準波形復元部が、前記変調波形の1サイクル分のデータを保持する変調波形記憶部を有する請求項16に記載のレーザ加工装置。   The laser processing apparatus according to claim 16, wherein the reference waveform restoration unit includes a modulation waveform storage unit that holds data for one cycle of the modulation waveform. 前記基準波形設定部および前記ステージ・パラメータデータ生成部がCPU(マイクロコンピュータ)で構成され、
前記基準波形復元部がFPGA(フィールドプログラマブル・ゲートアレイ)内に構築されている、
請求項13〜17のいずれか一項に記載のレーザ加工装置。
The reference waveform setting unit and the stage parameter data generation unit are constituted by a CPU (microcomputer),
The reference waveform restoration unit is constructed in an FPGA (Field Programmable Gate Array),
The laser processing apparatus as described in any one of Claims 13-17.
前記FPGA内に、前記基準波形に関する各ステージのパラメータデータを含む全てのパラメータデータを前記CPUより受け取って保持するステージ・パラメータデータ・メモリが更に構築されている請求項18に記載のレーザ加工装置。   19. The laser processing apparatus according to claim 18, wherein a stage parameter data memory that receives and holds all parameter data including parameter data of each stage related to the reference waveform from the CPU is further built in the FPGA. 前記レーザ出力可変部が、
前記レーザ光を発振出力するための活性媒質を含む光共振器と、
前記活性媒質を光学的に励起するための励起光源と、
前記発光部に発光用の駆動電流を供給するレーザ電源と、
前記駆動電流を測定する電流測定部と、
前記駆動電流の測定値が前記基準波形に倣うように前記駆動回路を制御する制御部と
を有する請求項13〜19のいずれか一項に記載のレーザ加工装置。
The laser output variable unit is
An optical resonator including an active medium for oscillating and outputting the laser beam;
An excitation light source for optically exciting the active medium;
A laser power source for supplying a driving current for light emission to the light emitting unit;
A current measurement unit for measuring the drive current;
The laser processing apparatus according to any one of claims 13 to 19, further comprising: a control unit that controls the drive circuit so that a measured value of the drive current follows the reference waveform.
前記レーザ光が発振出力されている期間中に復元中の前記基準波形について積分演算を行う基準波形積分回路と、
前記レーザ光が発振出力されている期間中に前記駆動電流の測定値を基に前記駆動電流の波形について積分演算を行うモニタ波形積分回路と、
前記レーザ光の発振出力が終了し、または中断した直後に、前記基準波形の積分値と前記駆動電流波形の積分値とを比較し、その比較誤差に基づいて前記レーザ光の出力に関する良否の判定を行う良否判定回路と
がFPGA内に構築されている請求項20に記載のレーザ加工装置。
A reference waveform integration circuit that performs an integration operation on the reference waveform being restored during the period in which the laser beam is oscillated and output;
A monitor waveform integration circuit that performs an integration operation on the waveform of the drive current based on the measured value of the drive current during a period in which the laser beam is oscillated and output;
Immediately after the oscillation output of the laser beam is finished or interrupted, the integrated value of the reference waveform is compared with the integrated value of the drive current waveform, and the quality determination regarding the output of the laser beam is made based on the comparison error. The laser processing apparatus according to claim 20, wherein the pass / fail judgment circuit for performing is constructed in the FPGA.
前記レーザ出力可変部が、
前記レーザ光を発振出力するための活性媒質を含む光共振器と、
前記活性媒質を光学的に励起するための励起光源と、
前記励起光源に発光用の駆動電流を供給するレーザ電源と、
前記励起光源より生成された励起光の出力を測定する励起出力測定部と、
前記励起出力の測定値が前記基準波形に倣うように前記駆動回路を制御する制御部と
を有する請求項13〜19のいずれか一項に記載のレーザ加工装置。
The laser output variable unit is
An optical resonator including an active medium for oscillating and outputting the laser beam;
An excitation light source for optically exciting the active medium;
A laser power supply for supplying a driving current for light emission to the excitation light source;
An excitation output measuring unit for measuring the output of the excitation light generated from the excitation light source;
The laser processing apparatus according to claim 13, further comprising: a control unit that controls the drive circuit so that a measured value of the excitation output follows the reference waveform.
前記レーザ光が発振出力されている期間中に復元中の前記基準波形について積分演算を行う基準波形積分回路と、
前記レーザ光が発振出力されている期間中に前記励起出力の測定値を基に前記励起出力の波形について積分演算を行うモニタ波形積分回路と、
前記レーザ光の発振出力が終了し、または中断した直後に、前記基準波形の積分値と前記励起出力波形の積分値とを比較し、その比較誤差に基づいて前記レーザ光の出力に関する良否の判定を行う良否判定回路と
がFPGA内に構築されている請求項22に記載のレーザ加工装置。
A reference waveform integration circuit that performs an integration operation on the reference waveform being restored during the period in which the laser beam is oscillated and output;
A monitor waveform integration circuit that performs an integration operation on the waveform of the excitation output based on the measured value of the excitation output during a period in which the laser beam is oscillated and output;
Immediately after the oscillation output of the laser beam is completed or interrupted, the integrated value of the reference waveform and the integrated value of the excitation output waveform are compared, and determination of pass / fail regarding the output of the laser beam based on the comparison error The laser processing apparatus according to claim 22, wherein the pass / fail judgment circuit for performing is constructed in the FPGA.
前記レーザ出力可変部が、
前記レーザ光を発振出力するための活性媒質を含む光共振器と、
前記活性媒質を光学的に励起するための励起光源と、
前記励起光源に発光用の駆動電流を供給するレーザ電源と、
前記光共振器より発振出力された前記レーザ光の出力を測定するレーザ出力測定部と、
前記レーザ出力の測定値が前記基準波形に倣うように前記駆動回路を制御する制御部と
を有する請求項13〜19のいずれか一項に記載のレーザ加工装置。
The laser output variable unit is
An optical resonator including an active medium for oscillating and outputting the laser beam;
An excitation light source for optically exciting the active medium;
A laser power supply for supplying a driving current for light emission to the excitation light source;
A laser output measuring unit for measuring the output of the laser beam oscillated and output from the optical resonator;
The laser processing apparatus according to claim 13, further comprising: a control unit that controls the drive circuit so that a measured value of the laser output follows the reference waveform.
前記レーザ光が発振出力されている期間中に復元中の前記基準波形について積分演算を行う基準波形積分回路と、
前記レーザ光が発振出力されている期間中に前記レーザ出力の測定値を基に前記レーザ出力の波形について積分演算を行うモニタ波形積分回路と、
前記レーザ光の発振出力が終了し、または中断した直後に、前記基準波形の積分値と前記レーザ出力波形の積分値とを比較し、その比較誤差に基づいて前記レーザ光の出力に関する良否の判定を行う良否判定回路と
がFPGA内に構築されている請求項24に記載のレーザ加工装置。
A reference waveform integration circuit that performs an integration operation on the reference waveform being restored during the period in which the laser beam is oscillated and output;
A monitor waveform integration circuit that performs an integration operation on the waveform of the laser output based on the measured value of the laser output during a period in which the laser beam is oscillated and output;
Immediately after the oscillation output of the laser beam is finished or interrupted, the integrated value of the reference waveform is compared with the integrated value of the laser output waveform, and the quality determination regarding the output of the laser beam is made based on the comparison error 25. The laser processing apparatus according to claim 24, wherein the pass / fail judgment circuit for performing is constructed in the FPGA.
JP2008100659A 2008-04-08 2008-04-08 Laser beam machining method and apparatus Pending JP2009248155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008100659A JP2009248155A (en) 2008-04-08 2008-04-08 Laser beam machining method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008100659A JP2009248155A (en) 2008-04-08 2008-04-08 Laser beam machining method and apparatus

Publications (1)

Publication Number Publication Date
JP2009248155A true JP2009248155A (en) 2009-10-29

Family

ID=41309329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008100659A Pending JP2009248155A (en) 2008-04-08 2008-04-08 Laser beam machining method and apparatus

Country Status (1)

Country Link
JP (1) JP2009248155A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012024811A (en) * 2010-07-23 2012-02-09 Amada Co Ltd Working head of fiber laser beam machine
JP2012204760A (en) * 2011-03-28 2012-10-22 Miyachi Technos Corp Output monitor device of laser diode for laser processing and laser diode unit for laser processing provided with the same
JP2013528496A (en) * 2010-06-03 2013-07-11 ロフィン−ラザグ エージー Machining method by pulse laser and machining apparatus by pulse laser, especially laser welding method by power fluctuation
KR20150144469A (en) * 2014-06-17 2015-12-28 한국기계연구원 Laser Optical Head
JP2016521208A (en) * 2013-03-29 2016-07-21 フォトン・オートメイション・インコーポレイテッド Laser welding system and method
CN109648192A (en) * 2018-12-10 2019-04-19 成都莱普科技有限公司 Laser drilling machine energy control method
JP2020138238A (en) * 2019-02-28 2020-09-03 上海微電子装備(集団)股▲フン▼有限公司 Laser welding method and laser welding system

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013528496A (en) * 2010-06-03 2013-07-11 ロフィン−ラザグ エージー Machining method by pulse laser and machining apparatus by pulse laser, especially laser welding method by power fluctuation
JP2012024811A (en) * 2010-07-23 2012-02-09 Amada Co Ltd Working head of fiber laser beam machine
JP2012204760A (en) * 2011-03-28 2012-10-22 Miyachi Technos Corp Output monitor device of laser diode for laser processing and laser diode unit for laser processing provided with the same
JP2016521208A (en) * 2013-03-29 2016-07-21 フォトン・オートメイション・インコーポレイテッド Laser welding system and method
KR20150144469A (en) * 2014-06-17 2015-12-28 한국기계연구원 Laser Optical Head
KR101599391B1 (en) * 2014-06-17 2016-03-03 한국기계연구원 Laser Optical Head
CN109648192A (en) * 2018-12-10 2019-04-19 成都莱普科技有限公司 Laser drilling machine energy control method
JP2020138238A (en) * 2019-02-28 2020-09-03 上海微電子装備(集団)股▲フン▼有限公司 Laser welding method and laser welding system
KR20200105624A (en) * 2019-02-28 2020-09-08 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 Laser welding method and laser welding system
KR102334747B1 (en) * 2019-02-28 2021-12-03 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 Laser welding method and laser welding system
JP7048653B2 (en) 2019-02-28 2022-04-05 上海微電子装備(集団)股▲フン▼有限公司 Laser welding method and laser welding system

Similar Documents

Publication Publication Date Title
JP2009248157A (en) Laser beam machining method and apparatus
JP2009248155A (en) Laser beam machining method and apparatus
JP5354969B2 (en) Fiber laser processing method and fiber laser processing apparatus
EP1808943B1 (en) Fiber laser beam processing apparatus
CN101983421B (en) Methods and systems for dynamically generating tailored laser pulses
JP2013240801A (en) Laser processing method and laser processing apparatus
US5986252A (en) Laser monitor apparatus and a laser apparatus
US7215689B2 (en) Pulse oscillation solid-sate laser apparatus and laser machining apparatus
JP5260097B2 (en) Laser processing equipment
JP5713622B2 (en) Fiber laser processing device and pumping laser diode power supply device
CN104057203B (en) Laser processing device and laser processing
US7430225B2 (en) Fiber laser beam processing apparatus
JPH11320147A (en) Laser processing device
CN103904547A (en) Pulsed laser system and driving method thereof
JP4957474B2 (en) Laser marking device
JP2010240689A (en) Laser beam machining method and laser beam machining apparatus
JP2012079966A (en) Fiber laser processing device and laser diode power supply unit for excitation
JP5918975B2 (en) MOPA laser source device and MOPA laser control method
JP2009123833A (en) Laser diode power supply device for laser beam machine
JP2014046331A (en) Laser processing device, cutting pattern generation program, and computer readable recording medium
JP2001300746A (en) Device for laser beam marking
JP2844288B2 (en) Laser monitoring device
JP2013016689A (en) Method and device for correcting laser output of welding power source
JP2002299736A (en) Laser oscillation method
JPH08153923A (en) Laser regenerative amplifier equipment