JP2009236509A - Probe card - Google Patents
Probe card Download PDFInfo
- Publication number
- JP2009236509A JP2009236509A JP2008079487A JP2008079487A JP2009236509A JP 2009236509 A JP2009236509 A JP 2009236509A JP 2008079487 A JP2008079487 A JP 2008079487A JP 2008079487 A JP2008079487 A JP 2008079487A JP 2009236509 A JP2009236509 A JP 2009236509A
- Authority
- JP
- Japan
- Prior art keywords
- support member
- probe card
- probe
- resin film
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明はプローブカードに関し、特に被測定デバイスに接触させるプローブピンを複数搭載したプローブカードに関する。 The present invention relates to a probe card, and more particularly to a probe card on which a plurality of probe pins to be brought into contact with a device under measurement are mounted.
半導体試験に使用されている装置として、プローバ試験装置がある。当該プローバ試験装置には、プローブカードと呼称される測定部品が配置されている。
図１５に、プローブカードの基本構成の要部図を示す。ここで、図１５（ａ）には、プローブカードの上面側の要部図が示され、図１５（ｂ）には、プローブカードの断面要部図が示されている。
As a device used for semiconductor testing, there is a prober test device. In the prober test apparatus, a measurement component called a probe card is arranged.
FIG. 15 shows a main part diagram of the basic configuration of the probe card. Here, FIG. 15A shows a main part view of the upper surface side of the probe card, and FIG. 15B shows a cross-sectional main part view of the probe card.
図示するプローブカード１００は、略円板状のプローブカード基板１０１と、プローブカード基板１０１の下側に配置された複数のプローブピン１０２と、プローブピン１０２を固定・支持する支持部材１０３と、を有している。プローブカード基板１０１には、プローブカード基板１０１を貫通する開口部１０４が設けられている。
The illustrated
また、支持部材１０３により、複数のプローブピン１０２が支持された状態を、図１６に示す。ここで、図１６（ａ）には、支持部材１０３により複数のプローブピン１０２が支持された状態の上面要部図が示され、図１６（ｂ）には、図１６（ａ）のＸ−Ｙ破線に沿った断面要部図が示されている。
FIG. 16 shows a state where a plurality of
図示する如く、支持部材１０３を構成する、各々のモールド樹脂１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ内に、少なくとも一本のプローブピン１０２が封止され、各々のモールド樹脂１０３ａ，１０３ｂ，１０３ｃ，１０３ｄを積層・配置することにより、複数のプローブピン１０２が立体的に配置された構成をなしている。
As shown in the drawing, at least one
そして、半導体装置の製造工程中に行われるウェハ試験では、複数の半導体素子が形成されたウェハ状の被測定デバイスに、複数のプローブピン１０２の先端を同時に接触させ、当該半導体素子に関する種々の電気特性が検査される（例えば、特許文献１参照）。
In a wafer test performed during the manufacturing process of a semiconductor device, the tips of a plurality of
ところで、当該半導体試験に於いては、正確な半導体試験を遂行するために、プローブカード基板１０１の主面に、通常、電源ライン等のノイズを抑制するための電子部品（例えば、容量素子等）１０５を配設する場合がある。
しかし、プローブカード基板１０１の裏面側には、プローブピン１０２等が配設されているために、上記電子部品１０５を配置する領域は、プローブカード基板１０１の表面側に限られてしまう。従って、被測定デバイスと当該部品１０５とが遠く隔たれた構成となってしまう。
However, since the
これにより、プローブカード基板１０１の裏面側に配置されたプローブピン１０２は、その線長が長いことから、半導体試験中にノイズが重畳してしまい、半導体試験を正確に遂行できないという問題があった。
As a result, since the
その他、プローブカード基板１０１の開口部１０４の周辺領域１０６内にも、上記電子部品１０５を配置することも可能ではあるが、この様な形態であっても、被測定デバイスと当該部品１０５とが遠く隔てた構成であることに変わりはなく、上記問題は解消されない。
In addition, it is possible to arrange the
本発明はこの様な点に鑑みてなされたものであり、半導体試験をより高精度に実施することができるプローブカードを提供することを目的とする。 The present invention has been made in view of such a point, and an object thereof is to provide a probe card capable of performing a semiconductor test with higher accuracy.
上記課題を解決するために、プローブカード基板と、前記プローブカード基板の主面に配置された第１の支持部材と、前記第１の支持部材に支持された複数のプローブピンと、前記第１の支持部材から延在された第２の支持部材と、前記第２の支持部材に選択的に配設された配線層と、前記第２の支持部材上に搭載され、前記配線層を通じて前記プローブピンの少なくとも一つに電気的に接続された、少なくとも一つの電子部品と、を備えたことを特徴とするプローブカードが提供される。 In order to solve the above problems, a probe card substrate, a first support member disposed on a main surface of the probe card substrate, a plurality of probe pins supported by the first support member, and the first A second support member extending from the support member; a wiring layer selectively disposed on the second support member; and the probe pin mounted on the second support member and passing through the wiring layer And at least one electronic component electrically connected to at least one of the probe card.
上記手段に掲げられたプローブカードによれば、半導体試験をより高精度に実施することができる。 According to the probe card listed in the above means, the semiconductor test can be performed with higher accuracy.
＜第１の実施の形態＞
第１の実施の形態に係るプローブカード１を、図面を参照しながら詳細に説明する。
図１は第１の実施の形態に係るプローブカード１の要部図であり、図１（ａ）には、当該プローブカード１の裏面１０ｒ側の平面形状が示され、図１（ｂ）は、図１（ａ）に於ける破線Ｘ−Ｙに沿った断面が示されている。尚、上述したプローブカード１の裏面１０ｒとは、プローブカード基板１０の主面に於いて、プローブピン３０等が配置されている側の主面のことをいう。
<First Embodiment>
The
FIG. 1 is a main part view of the
当該プローブカード１にあっては、プローブカード基板１０と、当該プローブカード基板１０に固定・配置された支持部材（封止用樹脂）２０と、当該支持部材２０内に固定・支持された、複数のプローブピン３０と、当該支持部材２０の上面から延在された、樹脂フィルム４０と、を含む形態をなしている。
In the
プローブカード基板１０の平面形状は、略円板状であり、その中心部に開口部１０ｈが形成されている。また、プローブカード基板１０の裏面１０ｒ側には、被測定デバイスに接触させるためのプローブピン３０が複数本、配置されている。尚、被測定デバイスとは、例えば、デバイスＩＣ、ロジックＩＣ等の集積回路が配設された半導体装置（半導体素子）であり、ウェハ状の半導体装置に上記プローブピン３０を接触させて、半導体試験を遂行する（図示しない）。
The planar shape of the
また、プローブピン３０に於いては、上述した如く、その複数本が支持部材２０内に固定・支持されている。そして、プローブカード基板１０の裏面１０ｒ側に配設された電極端子（図示しない）と、プローブピン３０の一方の端が半田付けにより接合されている。
Further, as described above, a plurality of
また、当該半田付けがなされた箇所から、プローブピン３０は所定の角度で斜めに延設し、支持部材２０内にプローブピン３０の一部を封止させている。そして、プローブピン３０のもう一方の端、即ち、プローブピン３０の先端部分に於いては、支持部材２０から表出させている。
Further, the
また、プローブカード１にあっては、支持部材２０の上面に、別の支持部材である樹脂フィルム４０が固着され、当該上面から樹脂フィルム４０がプローブカード基板１０の外方に延在され、当該樹脂フィルム４０の端をプローブカード基板１０の裏面１０ｒ側に接合させている。当該接合は、接着部材（図示しない）により実施されている。即ち、プローブカード１にあっては、支持部材２０の上面からプローブカード基板１０の裏面１０ｒに於いて、樹脂フィルム４０が張られた形態をなしている。また、この様な樹脂フィルム４０は、プローブカード基板１０の半径の半分程度の位置にて、その端が接合されていることから、樹脂フィルム４０の主面は、広面積を有している。
Further, in the
そして、支持部材２０に接合された樹脂フィルム４０を除く樹脂フィルム４０上には、プローブピン３０に重畳されるノイズによる電位及び／または電流変動（以下、単に変動と称する）を抑制、或いはノイズを遮断（フィルタリング）するための電子部品５０が複数個、搭載されている。
Then, on the
そして、プローブカード１にあっては、複数のプローブピン３０の先端部分をプローブカード基板１０の中心部に向かって、互いに対向させている。また、プローブピン３０の先端部分を、樹脂フィルム４０の上面よりも高く突き出している。この様なプローブピン３０は、図示されている本数とは限らず、被測定デバイスの形態に応じて、その本数が設定される。
In the
次に、支持部材２０付近の断面拡大図を用いて、支持部材２０と、プローブピン３０と、並びに支持部材２０から延在された樹脂フィルム４０等の形態をより詳細に説明する。
図２は第１の実施の形態に係るプローブカード１の要部拡大図であり、上記支持部材２０、プローブピン３０、並びに樹脂フィルム４０等の部分の拡大図が示されている。
Next, the configuration of the
FIG. 2 is an enlarged view of a main part of the
図示する如く、プローブカード１にあっては、プローブカード基板１０の裏面１０ｒに、支持部材（封止用樹脂）２０ａ，２０ｂ，２０ｃ，２０ｄの積層体を固設している。そして、夫々の支持部材２０ａ，２０ｂ，２０ｃ，２０ｄ間に、樹脂フィルム４１が配置されている。この様な支持部材２０ａ，２０ｂ，２０ｃ，２０ｄと樹脂フィルム４１とは、接着部材（図示しない）により接合されている。即ち、図１に例示した支持部材２０は、支持部材２０ａ，２０ｂ，２０ｃ，２０ｄと当該支持部材２０ａ，２０ｂ，２０ｃ，２０ｄ間に配設された樹脂フィルム４１とを含む構成としている。
As shown in the figure, in the
また、プローブカード１にあっては、プローブピン３０が夫々の支持部材２０ａ，２０ｂ，２０ｃ，２０ｄ内に固定・支持されている。そして、夫々のプローブピン３０の一方の端は、プローブカード基板１０の裏面１０ｒ側に配設された電極端子（図示しない）に、半田層１１ａ，１１ｂ，１１ｃ，１１ｄにより接合されている。
Further, in the
また、夫々のプローブピン３０は、当該半田付けがされた箇所から所定の角度で斜めに延設し、夫々のプローブピン３０の一部を支持部材２０ａ，２０ｂ，２０ｃ，２０ｄ内に封止させている。そして、プローブピン３０のもう一方の端、即ち、プローブピン３０の先端部分を支持部材２０ａ，２０ｂ，２０ｃ，２０ｄの側面から表出させている。更に、夫々のプローブピン３０の先端部分は大きく曲げられ、全てのプローブピン３０の先端部分が支持部材２０ｄ上の樹脂フィルム４０の上面より高く突き出た構造になっている。
Each
また、プローブカード１にあっては、支持部材２０ｄ上に、樹脂フィルム４０を接着部材（図示しない）を介して固着させ、更に、当該支持部材２０ｄの上面から樹脂フィルム４０をプローブカード基板１０の裏面１０ｒにまで延在させている。そして、樹脂フィルム４０の端を、当該裏面１０ｒに、接着部材１２により接合させている。更に、プローブカード基板１０の裏面１０ｒに対し、斜めに配置されている樹脂フィルム４０の領域（樹脂フィルム４０が支持部材２０ｄと接合している部分を除く樹脂フィルム４０の領域）に、ノイズによる変動を抑制、或いはノイズを遮断するための電子部品５０を搭載している。
In the
また、当該樹脂フィルム４０の主面または内部には、電子部品５０とプローブピン３０とを電気的に接続する複数の配線層、ビアが選択的に配置されている（図示しない）。
この様な電子部品５０、配線層等を配設することにより、例えば、電源ラインとして用いるプローブピン３０に於いては、被測定デバイスのノイズを起因とする変動が抑制される。また、信号用として用いるプローブピン３０に於いては、被測定デバイスからのノイズが遮断される。
In addition, a plurality of wiring layers and vias that electrically connect the
By providing such an
この様に、プローブカード１にあっては、上記ノイズによる変動を抑制、或いはノイズを遮断するための電子部品５０、配線層等がプローブカード基板１０の裏面１０ｒに配設されている。尚、当該電子部品５０は、例えば、容量素子（コンデンサ）、抵抗素子等が適用される。
As described above, in the
かかる形態のプローブカード１に於いて、プローブカード基板１０の材質は、例えば、ガラス−エポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、或いはポリイミド等の有機絶縁性樹脂、或いはセラミック、ガラス等の無機絶縁材料から形成された絶縁性基材が適用される。また、プローブカード基板１０の直径は、２０ｃｍ〜３０ｃｍ程度である。
In the
また、プローブピン３０の材質は、例えば、タングステン（Ｗ）、ベリリウム銅（ＢｅＣｕ）等の金属材が適用される。また、プローブピン３０は、太さが１００μｍ〜２００μｍ径の上記金属線から作製され、先端部分が先鋭状になっている。
The material of the
また、支持部材２０ａ，２０ｂ，２０ｃ，２０ｄの材質は、例えば、エポキシ樹脂、或いはポリイミド等の有機絶縁性樹脂が適用される。
また、樹脂フィルム４０の材質は、例えば、ポリイミド等の有機絶縁性樹脂が適用される。
The
The material of the
また、接着部材１２、並びに図示しない接着部材の材質は、ポリイミド系樹脂、或いはエポキシ系樹脂を主たる成分としている。
また、半田層１１ａ，１１ｂ，１１ｃ，１１ｄの材質は、例えば、鉛（Ｐｂ）フリーの半田であり、具体的には、Ｓｎ３．５％Ａｇが適用される。または、鉛（Ｐｂ）を含有するＳｎ５％Ｐｂ、Ｓｎ６３％Ｐｂ、またはＳｎ３７％Ｐｂが適用される。
The material of the
The material of the
次に、上記電子部品５０とプローブピン３０との電気的な接続がどのような形態にて実施されているのか説明する。
図３は第１の実施の形態に係るプローブカード１の要部立体図であり、電子部品５０と、当該電子部品５０を支持する樹脂フィルム４０と、当該樹脂フィルム４０を固着・支持する支持部材２０ｄ等の一部が示されている。尚、図３に例示された樹脂フィルム４０に於いては、支持部材２０ｄの側面の位置で切断された形態が示されている。また、プローブピン３０に於いては、先端部分の中途までが表示されている。また、図３に於いて、支持部材２０ａ，２０ｂ，２０ｃ、並びにプローブカード基板１０は、表示されていない。
Next, it will be described in what form the electrical connection between the
FIG. 3 is a three-dimensional view of a main part of the
図示する如く、支持部材２０ｄの上面に固着させた樹脂フィルム４０は、当該支持部材２０ｄの上面（樹脂フィルム４０と接触する面）から延在され、当該樹脂フィルム４０の表面上に、配線層４１ａ，４１ｂが選択的に配設されている。また、当該樹脂フィルム４０の裏面（支持部材２０ｄと接触する面）に於いては、配線層４２ａ，４２ｂが選択的に配設されている。そして、配線層４１ａと配線層４２ａとは、樹脂フィルム４０内に設けられたビア４３ａを通じて導通し、配線層４１ｂと配線層４２ｂとは、樹脂フィルム４０内に設けられたビア４３ｂを通じて導通している。
As shown in the drawing, the
また、樹脂フィルム４０の配線層４１ａ，４１ｂには、電子部品５０が電気的に接続されている。
また、プローブピン３０は、支持部材２０ｄの上面に於いて、プローブピン３０の一部を表出している。そして、樹脂フィルム４０の裏面と支持部材２０ｄの上面との間に半田層４４が配設され、配線層４２ａと当該プローブピン３０とが、当該半田層４４を通じて電気的に接続されている。
The
The
例えば、電子部品５０が、容量素子であれば、配線層４２ａを電源ラインに導通させ、配線層４２ｂを接地（アース）させることにより、プローブピン３０は、電源ライン用のプローブピンとして機能し、電子部品５０は、プローブピン３０とアース間に配設されたバイパス用の容量素子（通称、パスコン）として機能する。これにより、当該プローブピン３０から被測定デバイスに、より安定した電位（及び／または電流）を供給することができる。
For example, if the
尚、配線層４１ａ，４１ｂ，４２ａ，４２ｂの材質は、例えば、銅（Ｃｕ）、またはアルミニウム（Ａｌ）が適用される。
また、ビア４３ａ，４３ｂの材質は、例えば、銅（Ｃｕ）、またはアルミニウム（Ａｌ）、或いは、タングステン（Ｗ）が適用される。
For example, copper (Cu) or aluminum (Al) is applied as the material of the
The material of the
また、半田層４４の材質は、例えば、鉛（Ｐｂ）フリーの半田であり、具体的には、Ｓｎ３．５％Ａｇが適用される。または、鉛（Ｐｂ）を含有するＳｎ５％Ｐｂ、Ｓｎ６３％Ｐｂ、またはＳｎ３７％Ｐｂが適用される。
The material of the
また、プローブカード１にあっては、電子部品５０を、必要に応じて、複数個配設してもよく、容量素子の他に、抵抗素子を配設してもよい。
例えば、図４は、第１の実施の形態に係るプローブカード１の要部立体図であり、複数の電子部品５０と、当該電子部品５０を支持する樹脂フィルム４０等が示されている。尚、図４では、プローブピン３０、支持部材２０ａ，２０ｂ，２０ｃ、並びにプローブカード基板１０等が表示されていない。
Further, in the
For example, FIG. 4 is a main part three-dimensional view of the
図示する如く、支持部材２０ｄから延在された樹脂フィルム４０の表面上には、複数の電子部品５０が配設され、夫々の電子部品５０に配線層４１ａ，４１ｂが電気的に接続されている。そして、当該樹脂フィルム４０の裏面に於いては、上記配線層４２ａ，４２ｂ（図４では不図示）が選択的に配設され、配線層４１ａと上記配線層４２ａとは、ビア４３ａを通じて導通し、配線層４１ｂと上記配線層４２ｂとは、ビア４３ｂを通じて導通している。
As shown in the drawing, a plurality of
ここで、複数の電子部品５０の何れかに於いては、容量素子であり、当該容量素子以外の電子部品５０は、上述した如く、抵抗素子とすることができる。そして、容量素子、抵抗素子を含むノイズフィルタ回路（例えば、ＣＲフィルタ回路）を、例えば、信号用のプローブピン３０に電気的に接続させることにより、当該プローブピン３０には、被測定デバイスからのノイズが重畳され難くなる。従って、プローブカード１を用いることにより高精度に半導体試験を遂行することができる。
Here, any of the plurality of
尚、容量素子である電子部品５０に於いては、電源ライン用のプローブピン３０とアース間に配設する他、信号用のプローブピン３０とアース間、または、信号用のプローブピン３０同士、または、電源ライン用のプローブピン３０と信号用のプローブピン３０間に電気的に接続させてもよい。
In addition, in the
また、プローブカード１にあっては、この様な配線層４１ａ，４１ｂ，４２ａ，４２ｂを、図２に示す、何れかの樹脂フィルム４１にも引き回してもよい。
例えば、図５に示すように、支持部材２０ｃ上の樹脂フィルム４１に、配線層４１ａ，４１ｂ，４２ａ，４２ｂ、並びにビア４３ａ，４３ｂを選択的に配設してもよい。そして、支持部材２０ｃに固定・支持されたプローブピン３０と、配線層４２ａとを半田層４４により電気的に接続してもよい。
Further, in the
For example, as shown in FIG. 5,
更に、当該配線層４１ａ，４１ｂに導通する配線ラインを、上記樹脂フィルム４０にまで引き回し（図示しない）、上記電子部品５０と当該配線ラインを接続する。或いは、上記支持部材２０ｄ内に、ビアを設けることにより、樹脂フィルム４１に配置した配線層４１ａ，４１ｂと上記電子部品５０とを当該ビアを通じて電気的に接続してもよい。
Further, a wiring line conducting to the wiring layers 41a and 41b is routed to the resin film 40 (not shown), and the
そして、別の配線ライン、或いは別のビアを設け、配線層４２ａを電源ラインに接続し、配線層４２ｂを接地する。
これにより、支持部材２０ｃ内に固定・支持されたプローブピン３０に於いても、電源ラインとすることができる。そして、当該プローブピン３０からも、被測定デバイスに安定した電位を供給することができる。
Then, another wiring line or another via is provided, the
Thereby, even the
また、支持部材２０ｃ内に固定・支持された、信号用のプローブピン３０に於いても、上述したノイズフィルタ回路を接続させることにより、より高精度に半導体試験を遂行することができる。
Also, the
尚、この様な形態は、支持部材２０ａ，２０ｂ上に固着された夫々の樹脂フィルム４１、並びに支持部材２０ａ，２０ｂ内に固定・支持されたプローブピン３０にも適用できる。
Such a configuration can also be applied to the
即ち、多層構造をなす上記支持部材２０の上面、または支持部材２０ａ，２０ｂ，２０ｃ，２０ｄの層間の何れかから、樹脂フィルム４０を延在させ、当該樹脂フィルム４０に、電子部品５０、配線層４１ａ，４１ｂ，４２ａ，４２ｂ、並びにビア４３ａ，４３ｂ等を配設する。そして、当該樹脂フィルム４０の端をプローブカード基板１０の裏面１０ｒ側に接合してもよい。
That is, the
次に、第１の実施の形態に係るプローブカード１の製造方法について説明する。
図６〜図９は第１の実施の形態に係るプローブカード１の製造工程を説明するための要部図である。尚、以下の図面では、図１〜図５で説明した部材と同一の部材には、同一の符号を付し、その説明の詳細については省略する。
Next, a method for manufacturing the
FIGS. 6-9 is principal part figure for demonstrating the manufacturing process of the
先ず、図６に示す如く、プローブカード基板１０上に、支持部材２０ａを接着部材（図示しない）を介して固着させる。当該支持部材２０ａには、予め、プローブピン３０が支持・固定されている。
First, as shown in FIG. 6, the
次に、当該支持部材２０ａの上面に、樹脂フィルム４１を接着部材（図示しない）を介して、固着させる。
次に、プローブカード基板１０の裏面１０ｒ側に配設されている電極端子（図示しない）と、プローブピン３０の一方の端とを半田層１１ａを介して接合する。尚、上記電極端子と、プローブピン３０とを半田付けした後に、支持部材２０ａの上面に、樹脂フィルム４１を固着してもよい。
Next, the
Next, an electrode terminal (not shown) disposed on the
続いて、図７に示すように、支持部材２０ａの上面に固着させた樹脂フィルム４１上に、上記支持部材２０ｂを接着部材（図示しない）を介して固着させる。当該支持部材２０ｂには、予め、プローブピン３０が支持・固定されている。更に、この様な作業を、上記支持部材２０ｃについても実施する。
Subsequently, as shown in FIG. 7, the
次に、図８に示すように、支持部材２０ｃの上面に固着させた樹脂フィルム４１上に、上記支持部材２０ｄを接着部材（図示しない）を介して固着させる。当該支持部材２０ｄには、予め、プローブピン３０が支持・固定されている。そして、支持部材２０ｄの上面から表出したプローブピン３０上に、半田材を載置する。当該半田材は、ペースト状でもよく、シート状でもよい。
Next, as shown in FIG. 8, the
続いて、当該支持部材２０ｄの上面に、樹脂フィルム４０を接着部材（図示しない）を介して、固着させる。そして、必要に応じて加熱処理を施し、樹脂フィルム４０に配設されている配線層４２ａと支持部材２０ｄ内に固定・支持されているプローブピン３０とを、上記半田層４４（図８では不図示）を形成することにより電気的に接続する。
Subsequently, the
次に、支持部材２０ｄ内に固定・支持されたプローブピン３０の一方の端と、プローブカード基板１０の裏面１０ｒ側に配設されている電極端子（図示しない）とを半田層１１ｄを介して接合する。尚、上記半田層４４より先に半田層１１ｄを形成してもよく、上記半田層４４と半田層１１ｄとを同じ処理工程にて形成してもよい。
Next, one end of the
次に、図９に示すように、支持部材２０ｄの上面から延在された樹脂フィルム４０の端を、接着部材１２を介して、プローブカード基板１０の裏面１０ｒに接合する。これにより、支持部材２０ｄの上面からプローブカード基板１０の裏面１０ｒにかけて、樹脂フィルム４０が張られた形態を得る。
Next, as shown in FIG. 9, the end of the
続いて、少なくとも一つの電子部品５０を、樹脂フィルム４０に配設された、上記配線層４１ａ，４１ｂに電気的に接続させる。
尚、支持部材２０ａ，２０ｂ，２０ｃの上面に配設した、夫々の樹脂フィルム４１には、上記の如く、配線層４１ａ，４１ｂ，４２ａ，４２ｂ、並びにビア４３ａ，４３ｂを選択的に配設してもよい。そして、上述した如く、支持部材２０ａ，２０ｂ，２０ｃの何れかに固定・支持されたプローブピン３０と、夫々の配線層４２ａとを上記半田層４４を通じて電気的に接続してもよい。更に、当該配線層４１ａ，４１ｂを樹脂フィルム４０にまで引き回し、当該配線層４１ａ，４１ｂを上記電子部品５０に電気的に接続させてもよい。
Subsequently, at least one
As described above, the
この様な製造工程を以って、第１の実施の形態に係るプローブカード１が製造される。
尚、上述した樹脂フィルム４０は、上記支持部材２０ｄの上面に固着させ、プローブカード基板１０の裏面１０ｒに接合させる形態の他、支持部材２０ａ，２０ｂ，２０ｃの何れかの上面に固着させ、当該上面から延在させ、プローブカード基板１０の裏面１０ｒに接合させてもよい。また、樹脂フィルム４０の平面形状に於いては、図１に例示した形態に限らない。
With such a manufacturing process, the
The above-described
例えば、図１０並びに図１１には、第１の実施の形態に係るプローブカードの変形例が例示されている。
例えば、図１０には、支持部材２０ｃの上面からプローブカード基板１０の裏面１０ｒにかけて、樹脂フィルム４０が張られた形態が例示されている。この様な形態であってもよい。
For example, FIG. 10 and FIG. 11 illustrate a modified example of the probe card according to the first embodiment.
For example, FIG. 10 illustrates a form in which the
また、夫々の支持部材２０ａ，２０ｂ，２０ｃ，２０ｄの上面から延在させる樹脂フィルム４０は、一枚とは限らず、夫々の上面から複数枚の樹脂フィルム４０を延在させてもよい。
Moreover, the
また、図１１には、樹脂フィルム４０の平面形状の変形例が示されている。
図示する如く、樹脂フィルム４０に於いては、支持部材２０の四方からプローブカード基板１０の裏面１０ｒにまで延在させる形状を半円状としてもよく（図１１（ａ）参照）、矩形状としてもよい（図１１（ｂ）参照）。
FIG. 11 shows a modification of the planar shape of the
As shown in the figure, in the
この様に、プローブカード１にあっては、プローブカード基板１０と、プローブカード基板１０の主面に配置された支持部材２０と、支持部材２０に支持された複数のプローブピン３０と、支持部材２０から延在された樹脂フィルム４０と、樹脂フィルム４０に選択的に配設された配線層４１ａ，４１ｂ，４２ａ，４２ｂと、樹脂フィルム４０上に搭載され、配線層４１ａ，４１ｂ，４２ａ，４２ｂを通じてプローブピン３０の少なくとも一つに電気的に接続された、少なくとも一つの電子部品５０と、を備えている。
Thus, in the
支持部材２０は多層構造をなし、支持部材２０の上面または多層構造の層間から、樹脂フィルム４０が延在している。
この様なプローブカード１には、以下の様な具体的な効果がもたらされる。
The
Such a
プローブカード１にあっては、上記電子部品５０をプローブカード基板１０の裏面１０ｒ側に配設し、例えば、バイパス用の容量素子である電子部品５０を被測定デバイスの直近に備えることができる。
In the
かかる構成により、プローブピン３０に於いては、被測定デバイスから発せられるノイズの影響を受け難くなる。
例えば、電源ライン用のプローブピン３０の線長が影響して、被測定デバイスに供給する電位及び／または電流が不安定となる現象が回避される。
With this configuration, the
For example, the phenomenon that the potential and / or current supplied to the device under measurement becomes unstable due to the influence of the length of the
また、プローブカード１にあっては、上記電子部品５０をプローブカード基板１０の表面側に配設できる他、上記電子部品５０をプローブカード基板１０の裏面１０ｒ側にも配設することができる。
In the
これにより、例えば、ノイズフィルタ回路の増設を簡便に実施することができる。従って、信号用として用いるプローブピン３０に於いては、被測定デバイスからのノイズがより確実に遮断される。
Thereby, for example, a noise filter circuit can be easily added. Therefore, in the
特に、プローブカード１にあっては、樹脂フィルム４０がプローブカード基板１０の半径の半分程度の位置にまで拡張されている。その結果、当該樹脂フィルム４０の主面は、広面積を有している。従って、プローブカード基板１０の裏面側に、電子部品５０を搭載する広面積の領域が確保される。
In particular, in the
これにより、容量素子、抵抗素子の個数、種類の組み合わせ、或いは配線層の引き回しの自由度が向上し、例えば、ＲＣ定数の調整のマージンが拡大する。従って、当該プローブカード１を用いれば、信号用のプローブピン３０に於いて、より確実にノイズが遮断される。
As a result, the number of capacitive elements, the number of resistance elements, combinations of types, or the degree of freedom in routing the wiring layer is improved, and, for example, the margin for adjusting the RC constant is increased. Accordingly, when the
この様に、上記プローブカード１を用いれば、より高精度に半導体試験を遂行することができる。
また、電子部品５０は、支持部材２０に接合された樹脂フィルム４０を除く樹脂フィルム４０上に搭載されている。これにより、プローブカード１を用いて半導体試験を行っても、当該電子部品５０が被測定デバイスに当接することはない。従って、被測定デバイスを破損させることなく、当該半導体試験を安全に遂行することができる。
Thus, if the
The
＜第２の実施の形態＞
第２の実施の形態に係るプローブカード２を、図面を参照しながら詳細に説明する。尚、以下の図面では、図１〜図１１で説明した部材と同一の部材には、同一の符号を付し、その説明の詳細については省略する。
<Second Embodiment>
The
図１２は第２の実施の形態に係るプローブカード２の要部図であり、図１２（ａ）には、当該プローブカード２の裏面１０ｒ側の平面形状が示され、図１２（ｂ）は、図１２（ａ）に於ける破線Ｘ−Ｙに沿った断面が示されている。
FIG. 12 is a main part view of the
当該プローブカード２にあっては、プローブカード基板１０と、当該プローブカード基板１０に固定された支持部材２０と、当該支持部材２０内に固定・支持された、複数のプローブピン３０と、当該支持部材２０の側面から延在された、別の支持部材４５，４６と、を含む形態をなしている。
In the
プローブカード基板１０の裏面１０ｒ側には、プローブピン３０が複数本、配置されている。また、プローブピン３０に於いては、その複数本が支持部材２０内に固定・支持されている。そして、プローブカード基板１０の裏面１０ｒ側に配設された電極端子（図示しない）と、プローブピン３０の一方の端が半田付けにより接合されている。
On the
また、当該半田付けがなされた箇所から、プローブピン３０は所定の角度で斜めに延設し、支持部材２０内にプローブピン３０の一部を封止させている。そして、プローブピン３０のもう一方の端、即ち、プローブピン３０の先端部分に於いては、支持部材２０から表出させている。
Further, the
また、プローブカード２にあっては、支持部材２０の側面から別の支持部材４５，４６をプローブカード基板１０の外方に延在し、当該支持部材４５，４６の端がプローブカード基板１０の裏面１０ｒに設置させた支柱４７により支持されている。この様な支持部材４５，４６の端は、プローブカード基板１０の半径以上の位置にて、その端が位置していることから、支持部材４５，４６の主面は、広面積を有している。
In the
そして、支持部材４５，４６上には、プローブピン３０に重畳されるノイズによる電位及び／または電流変動を抑制、或いはノイズを遮断（フィルタリング）するための電子部品５０が複数個、搭載されている。
A plurality of
そして、プローブカード２にあっては、複数のプローブピン３０の先端部分をプローブカード基板１０の中心部に向かって、互いに対向させている。また、プローブピン３０の先端部分を、支持部材２０の上面よりも高く突き出している。この様なプローブピン３０は、図示されている本数とは限らず、被測定デバイスの形態に応じて、その本数が設定される。
In the
次に、支持部材２０並びに支持部材４５，４６の付近の断面拡大図を用いて、支持部材２０と、プローブピン３０と、並びに支持部材２０から延在された支持部材４５，４６等の形態をより詳細に説明する。
Next, using the enlarged cross-sectional view in the vicinity of the
図１３は第２の実施の形態に係るプローブカード２の要部拡大図であり、上記支持部材２０、プローブピン３０、並びに支持部材４５，４６等の部分の拡大図が示されている。
図示する如く、プローブカード２にあっては、プローブカード基板１０の裏面１０ｒに、支持部材（封止用樹脂）２０ａ，２０ｂ，２０ｃ，２０ｄの積層体を固設している。この様な支持部材２０ａ，２０ｂ，２０ｃ，２０ｄは、互いに接着部材（図示しない）により接合されている。即ち、図１２に例示した支持部材２０は、支持部材２０ａ，２０ｂ，２０ｃ，２０ｄを含む構成としている。
FIG. 13 is an enlarged view of a main part of the
As shown in the figure, in the
また、プローブカード２にあっては、プローブピン３０が夫々の支持部材２０ａ，２０ｂ，２０ｃ，２０ｄ内に固定・支持されている。そして、夫々のプローブピン３０の一方の端は、プローブカード基板１０の裏面１０ｒ側に配設された電極端子（図示しない）に、半田層１１ａ，１１ｂ，１１ｃ，１１ｄにより接合されている。
Further, in the
また、夫々のプローブピン３０は、当該半田付けがされた箇所から所定の角度で斜めに延設し、夫々のプローブピン３０の一部を支持部材２０ａ，２０ｂ，２０ｃ，２０ｄ内に封止させている。そして、プローブピン３０のもう一方の端、即ち、プローブピン３０の先端部分を支持部材２０ａ，２０ｂ，２０ｃ，２０ｄの側面から表出させている。更に、夫々のプローブピン３０の先端部分は大きく曲げられ、全てのプローブピン３０の先端部分が支持部材２０ｄの上面より高く突き出た構造になっている。
Each
また、プローブカード２にあっては、支持部材２０ｄの側部に、支持部材４５，４６の一部を封入し、更に、当該支持部材２０ｄの側部から支持部材４５，４６をプローブカード基板１０の外方に延在させている。そして、支持部材４５，４６の端が当該裏面１０ｒに設置した支柱４７により支持されている。更に、支持部材４５上に、ノイズによる変動を抑制、或いはノイズを遮断するための電子部品５０を搭載している。
Further, in the
また、支持部材４５の主面または内部には、電子部品５０とプローブピン３０とを電気的に接続する複数の配線層、ビアが選択的に配置されている（図示しない）。
この様な電子部品５０、配線層等を配設することにより、例えば、電源ラインとして用いるプローブピン３０に於いては、被測定デバイスのノイズを起因とする変動が抑制される。また、信号用として用いるプローブピン３０に於いては、被測定デバイスからのノイズが遮断される。
A plurality of wiring layers and vias for electrically connecting the
By providing such an
この様に、プローブカード２にあっては、上記ノイズによる変動を抑制、或いはノイズを遮断するための電子部品５０、配線層等がプローブカード基板１０の裏面１０ｒに配設されている。尚、当該電子部品５０は、例えば、容量素子（コンデンサ）、抵抗素子等が適用される。
As described above, in the
かかる形態のプローブカード２に於いて、支持部材４５の材質は、例えば、ガラス−エポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、或いはポリイミド等の有機絶縁性樹脂、或いはセラミック、ガラス等の無機絶縁材料から形成された絶縁性基材が適用される。そして、これらの絶縁材の主面及び／または絶縁材内に、配線層が選択的に配設されている。即ち、支持部材４５は、所謂配線基板を形成している。
In the
また、支持部材４６の材質は、例えば、ガラス−エポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、或いはポリイミド等の有機絶縁性樹脂、或いはセラミック、ガラス等の無機絶縁材料から形成された絶縁性基材が適用される。
The material of the
また、支柱４７の材質は、上記の絶縁材でもよく、ステンレス鋼材等の金属材でもよい。
次に、上記電子部品５０とプローブピン３０との電気的な接続がどのような形態にて実施されているのか説明する。
Moreover, the material of the support |
Next, it will be described in what form the electrical connection between the
図１４は第２の実施の形態に係るプローブカード２の要部立体図であり、電子部品５０と、当該電子部品５０を支持する支持部材４５，４６と、当該支持部材４５，４６を固定・支持する支持部材２０ｄ等の一部が示されている。尚、図１４に例示された支持部材４５，４６に於いては、支持部材２０ｄの側面の位置で切断された形態が示されている。また、プローブピン３０に於いては、先端部分の中途までが表示されている。また、図１４に於いて、支持部材４５上に位置する支持部材２０ｄ、支持部材２０ａ，２０ｂ，２０ｃ、支柱４７、並びにプローブカード基板１０は、表示されていない。また、図１４では、支持部材４５の上面を露出させた状態が示されている。
FIG. 14 is a three-dimensional view of a main part of the
図示する如く、支持部材２０ｄに封入させた支持部材４５，４６は、当該支持部材２０ｄから延在され、当該支持部材４５の表面上に、配線層４１ａ，４１ｂが選択的に配設されている。また、当該支持部材４５の裏面（支持部材２０ｄと接触する面）に於いては、配線層４２ａ，４２ｂが選択的に配設されている。そして、配線層４１ａと配線層４２ａとは、支持部材４５内に設けられたビア４３ａを通じて導通し、配線層４１ｂと配線層４２ｂとは、支持部材４５内に設けられたビア４３ｂを通じて導通している。
As illustrated, the
また、支持部材４５の配線層４１ａ，４１ｂには、電子部品５０が電気的に接続されている。
また、プローブピン３０は、支持部材２０ｄが支持部材４５の裏面と接触する面に於いて、プローブピン３０の一部を表出している。そして、支持部材４５の裏面に半田層４４が配設され、配線層４２ａと当該プローブピン３０とが、当該半田層４４を通じて電気的に接続されている。
The
Further, the
例えば、電子部品５０が、容量素子であれば、配線層４２ａを電源ラインに導通させ、配線層４２ｂを接地（アース）させることにより、プローブピン３０は、電源ライン用のプローブピンとして機能し、電子部品５０は、プローブピン３０とアース間に配設されたバイパス用の容量素子（通称、パスコン）として機能する。これにより、当該プローブピン３０から被測定デバイスに、より安定した電位（及び／または電流）を供給することができる。
For example, if the
また、プローブカード２にあっては、電子部品５０を、必要に応じて、支持部材４５上に、複数個配設してもよく、容量素子の他に、抵抗素子を配設してもよい。
そして、複数の電子部品５０の何れかに於いては、容量素子であり、当該容量素子以外の電子部品５０は、上述した如く、抵抗素子とすることができる。そして、容量素子、抵抗素子を含むノイズフィルタ回路（例えば、ＣＲフィルタ回路）を、例えば、信号用のプローブピン３０に電気的に接続させることにより、当該プローブピン３０には、被測定デバイスからのノイズが重畳され難くなる。従って、プローブカード２を用いることにより高精度に半導体試験を遂行することができる。
In the
Any of the plurality of
尚、容量素子である電子部品５０に於いては、電源ライン用のプローブピン３０とアース間に配設する他、信号用のプローブピン３０とアース間、または、信号用のプローブピン３０同士、または、電源ライン用のプローブピン３０と信号用のプローブピン３０間に電気的に接続させてもよい。
In addition, in the
また、支持部材４５，４６の平面形状に於いては、図１２に例示した形態に限らない。
例えば、図１１（ａ）に示す如く、支持部材４５，４６に於いては、支持部材２０の四方から延在させる形状を半円状としてもよく、図１１（ｂ）に示す如く、矩形状としてもよい。
Further, the planar shape of the
For example, as shown in FIG. 11A, in the
この様に、プローブカード２にあっては、プローブカード基板１０と、プローブカード基板１０の主面に配置された支持部材２０と、支持部材２０に支持された複数のプローブピン３０と、支持部材２０から延在された支持部材４５，４６と、支持部材４５に選択的に配設された配線層４１ａ，４１ｂ，４２ａ，４２ｂと、支持部材４５上に搭載され、配線層４１ａ，４１ｂ，４２ａ，４２ｂを通じてプローブピン３０の少なくとも一つに電気的に接続された、少なくとも一つの電子部品５０と、を備えている。
Thus, in the
支持部材２０は多層構造をなし、支持部材２０の上面または多層構造の層間から、支持部材４５，４６が延在している。
この様なプローブカード２には、以下の様な具体的な効果がもたらされる。
The
Such a
上述した如く、プローブカード２にあっては、上記電子部品５０をプローブカード基板１０の裏面１０ｒ側に配設し、例えば、バイパス用の容量素子である電子部品５０を被測定デバイスの直近に備えることができる。
As described above, in the
かかる構成により、プローブピン３０に於いては、被測定デバイスから発せられるノイズの影響を受け難くなる。
例えば、電源ライン用のプローブピン３０の線長が影響して、被測定デバイスに供給する電位及び／または電流が不安定となる現象が回避される。
With this configuration, the
For example, the phenomenon that the potential and / or current supplied to the device under measurement becomes unstable due to the influence of the length of the
また、プローブカード２にあっては、上記電子部品５０をプローブカード基板１０の表面側に配設できる他、上記電子部品５０をプローブカード基板１０の裏面１０ｒ側にも配設することができる。
In the
これにより、例えば、ノイズフィルタ回路の増設を簡便に実施することができる。従って、信号用として用いるプローブピン３０に於いては、被測定デバイスからのノイズがより確実に遮断される。
Thereby, for example, a noise filter circuit can be easily added. Therefore, in the
特に、プローブカード２にあっては、支持部材４５の端がプローブカード基板１０の半径以上の位置にまで拡張されている。その結果、当該支持部材４５の主面は、広面積を有している。従って、プローブカード基板１０の裏面側に、電子部品５０を搭載する広面積の領域が確保される。
In particular, in the
これにより、容量素子、抵抗素子の個数、種類の組み合わせ、或いは配線層の引き回しの自由度が向上し、例えば、ＲＣ定数の調整のマージンが拡大する。従って、当該プローブカード２を用いれば、信号用のプローブピン３０に於いて、より確実にノイズが遮断される。
As a result, the number of capacitive elements, the number of resistance elements, combinations of types, or the degree of freedom in routing the wiring layer is improved, and, for example, the margin for adjusting the RC constant is increased. Therefore, when the
この様に、上記プローブカード２を用いれば、より高精度に半導体試験を遂行することができる。
Thus, if the
１，２ プローブカード
１０ プローブカード基板
１０ｈ 開口部
１０ｒ 裏面
１１ａ，１１ｂ，１１ｃ，１１ｄ，４４ 半田層
１２ 接着部材
２０，２０ａ，２０ｂ，２０ｃ，２０ｄ，４５，４６ 支持部材
３０ プローブピン
４０，４１ 樹脂フィルム
４１ａ，４１ｂ，４２ａ，４２ｂ 配線層
４３ａ，４３ｂ ビア
４７ 支柱
５０ 電子部品
DESCRIPTION OF
Claims (5)
前記プローブカード基板の主面に配置された第１の支持部材と、
前記第１の支持部材に支持された複数のプローブピンと、
前記第１の支持部材から延在された第２の支持部材と、
前記第２の支持部材に選択的に配設された配線層と、
前記第２の支持部材上に搭載され、前記配線層を通じて前記プローブピンの少なくとも一つに電気的に接続された、少なくとも一つの電子部品と、
を備えたことを特徴とするプローブカード。 A probe card substrate;
A first support member disposed on the main surface of the probe card substrate;
A plurality of probe pins supported by the first support member;
A second support member extending from the first support member;
A wiring layer selectively disposed on the second support member;
At least one electronic component mounted on the second support member and electrically connected to at least one of the probe pins through the wiring layer;
A probe card characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008079487A JP2009236509A (en) | 2008-03-26 | 2008-03-26 | Probe card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008079487A JP2009236509A (en) | 2008-03-26 | 2008-03-26 | Probe card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009236509A true JP2009236509A (en) | 2009-10-15 |
Family
ID=41250660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008079487A Pending JP2009236509A (en) | 2008-03-26 | 2008-03-26 | Probe card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009236509A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015064382A (en) * | 2012-01-10 | 2015-04-09 | スター テクノロジーズ インコーポレイテッドＳｔａｒ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ． | Probe card for integrated circuit with structure having reinforced electric contact of probe |
-
2008
- 2008-03-26 JP JP2008079487A patent/JP2009236509A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015064382A (en) * | 2012-01-10 | 2015-04-09 | スター テクノロジーズ インコーポレイテッドＳｔａｒ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ． | Probe card for integrated circuit with structure having reinforced electric contact of probe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576630A (en) | Probe structure for measuring electric characteristics of a semiconductor element | |
| JP2001159642A (en) | Contact structure with silicon finger contactor and total assembly structure using it | |
| JP2008504559A (en) | Substrate with patterned conductive layer | |
| JP2002005960A (en) | Probe card and its manufacturing method | |
| JP2014119450A (en) | Test device and test method therefor | |
| JP6180920B2 (en) | Suspension board assembly sheet with circuit and manufacturing method thereof | |
| JP2010021362A (en) | Method of manufacturing semiconductor device | |
| JP2004140195A (en) | Semiconductor device and its manufacturing method | |
| CN114594293A (en) | Probe apparatus and method of assembling the same | |
| JP2009236509A (en) | Probe card | |
| JP7101457B2 (en) | Electrical connection device | |
| JP2976619B2 (en) | Semiconductor device inspection apparatus and manufacturing method thereof | |
| JP2006275579A (en) | Test substrate and test device | |
| JP2002283049A (en) | Method of soldering contact pin, and contact pin | |
| US20050264312A1 (en) | Test device for electrical testing of a unit under test, as well as a method for production of a test drive | |
| JPH11121648A (en) | Electronic part package body and substrate constituting it | |
| RU2134466C1 (en) | Carrier of crystal of integrated circuit | |
| CN111751585B (en) | Probe card | |
| JP4850284B2 (en) | Semiconductor device testing equipment | |
| JP5164543B2 (en) | Probe card manufacturing method | |
| JP2009236510A (en) | Probe card | |
| JP4417192B2 (en) | Manufacturing method of connecting jig | |
| JP3447496B2 (en) | Wiring board for semiconductor mounting | |
| JPH10339740A (en) | Probe device | |
| JP4544236B2 (en) | TAB tape |