JP2009231981A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009231981A JP2009231981A JP2008072432A JP2008072432A JP2009231981A JP 2009231981 A JP2009231981 A JP 2009231981A JP 2008072432 A JP2008072432 A JP 2008072432A JP 2008072432 A JP2008072432 A JP 2008072432A JP 2009231981 A JP2009231981 A JP 2009231981A
- Authority
- JP
- Japan
- Prior art keywords
- movable diaphragm
- upper electrode
- semiconductor device
- portions
- diaphragm portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、半導体装置に関し、特に圧電薄膜を用いたレゾネータを備えた半導体装置に関するものである。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device provided with a resonator using a piezoelectric thin film.
近年の半導体業界において、MEMS(Micro Electro-Mechanical System)と集積回路(Integrated Circuit)の融合化が進んでいる。特にシリコン材料を用いたレゾネータ(Resonator,発振器)とそれを制御するICを一体化する技術開発が進んでおり、これによりタイミングデバイスの小型化、低価格化が加速している。 In recent semiconductor industries, integration of MEMS (Micro Electro-Mechanical System) and integrated circuits (Integrated Circuits) is progressing. In particular, technological development that integrates a resonator using a silicon material and an IC that controls the resonator is progressing, and this has accelerated the miniaturization and cost reduction of timing devices.
近年、タイミングデバイスとして基板上にシリコンMEMSを最初に作製し、その後にシリコンCMOSによる集積回路を作製する技術が公開されている(非特許文献1参照)。この技術は、SOI(Silicon On Insulator)基板上のシリコンを深掘りエッチングすることによりシリコンからなるレゾネータを形成し、その後で多結晶シリコンを堆積させ、高温処理により封止し、その上にCMOS集積回路を形成するというものである。また、シリコンレゾネータを別チップとして作り、実装時に一体化する方法も公開されている(特許文献1参照)。あるいは、シリコンレゾネータを機械的に連結して、共振のQ値を向上させる方法も公開されている(非特許文献2参照)。
しかしながら、上記の非特許文献1、特許文献1、および非特許文献2に記載の技術はいずれもシリコンの構造体に静電的な電界を印加して共振させるものであり、高い静電印加電圧が必要となる。したがって、電源電圧と異なる電圧源(通常は電源電圧よりも高い電圧値)が必要となり、電気的なインピーダンスが高くなり過ぎてしまう、という問題があった。
However, all of the techniques described in
本発明は、上記の課題を解決するためになされたものであって、高い静電印加電圧を必要とすることなく、共振特性に優れたレゾネータを備えた半導体装置を提供することを目的とする。 The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a semiconductor device including a resonator having excellent resonance characteristics without requiring a high electrostatic applied voltage. .
上記の目的を達成するために、本発明の半導体装置は、圧電体層と、前記圧電体層を挟持する上部電極および下部電極と、を少なくとも含む多層薄膜からなる可動ダイアフラム部が複数、半導体基板上に形成され、前記上部電極は、互いに異なる極性の電荷を発生する一対の電極の組み合わせを有し、前記複数の可動ダイアフラム部のうちの任意の隣接する2つの可動ダイアフラム部において、一方の可動ダイアフラム部の前記一対の上部電極のうちの一方の上部電極と、他方の可動ダイアフラム部の前記一対の上部電極のうちの他方の上部電極と、が電気的に接続され、前記隣接する2つの可動ダイアフラム部において、前記電気的に接続された双方の上部電極に同じ極性の電荷が発生するように前記複数の可動ダイアフラム部が共振することを特徴とする。 In order to achieve the above object, a semiconductor device according to the present invention includes a semiconductor substrate having a plurality of movable diaphragm portions made of a multilayer thin film including at least a piezoelectric layer and an upper electrode and a lower electrode sandwiching the piezoelectric layer. The upper electrode is formed on the upper electrode and has a combination of a pair of electrodes that generate charges having different polarities, and one movable movable diaphragm portion of any of the plurality of movable diaphragm portions is movable. One upper electrode of the pair of upper electrodes of the diaphragm portion and the other upper electrode of the pair of upper electrodes of the other movable diaphragm portion are electrically connected, and the two adjacent movable electrodes In the diaphragm portion, the plurality of movable diaphragm portions resonate so that charges having the same polarity are generated in both of the electrically connected upper electrodes. And wherein the door.
すなわち、本発明の半導体装置は、半導体基板上に多層薄膜からなる可動ダイアフラム部が複数形成され、これら複数の可動ダイアフラム部によってレゾネータが構成されている。複数の可動ダイアフラム部のうち、任意の隣接する2つの可動ダイアフラム部に着目したとき、一方の可動ダイアフラム部の一方の上部電極と、他方の可動ダイアフラム部の他方の上部電極と、が電気的に接続され、電気的に接続された双方の電極に同じ極性の電荷が発生するように複数の可動ダイアフラム部が共振する。そのため、隣接した可動ダイアフラム部の振動の位相が逆になり、位相が異なる可動ダイアフラム部(すなわち、振動子)が複数個接続されたことになる。その結果、振動子が電気的に連結されるため、共振特性(Q値)を向上させることができる。また、シリコン構造体を振動子とする従来の構造に対し、本発明の場合は圧電体層と電極とを少なくとも含む可動ダイアフラム部を振動子とするため、電源電圧以外の静電印加電圧が不要となり、電気的インピーダンスを下げることができる。 That is, in the semiconductor device of the present invention, a plurality of movable diaphragm portions made of a multilayer thin film are formed on a semiconductor substrate, and a resonator is constituted by the plurality of movable diaphragm portions. When attention is paid to any two adjacent movable diaphragm portions among the plurality of movable diaphragm portions, one upper electrode of one movable diaphragm portion and the other upper electrode of the other movable diaphragm portion are electrically The plurality of movable diaphragm portions resonate so that charges of the same polarity are generated in both electrodes that are connected and electrically connected. Therefore, the vibration phases of adjacent movable diaphragm portions are reversed, and a plurality of movable diaphragm portions (that is, vibrators) having different phases are connected. As a result, since the vibrators are electrically connected, the resonance characteristics (Q value) can be improved. Also, in contrast to the conventional structure using a silicon structure as a vibrator, in the case of the present invention, a movable diaphragm portion including at least a piezoelectric layer and an electrode is used as a vibrator, so that an electrostatic applied voltage other than the power supply voltage is not required. Thus, the electrical impedance can be lowered.
本発明において、前記一対の上部電極が前記可動ダイアフラムの中央部と周縁部とに形成され、前記隣接する2つの可動ダイアフラム部において、一方の可動ダイアフラム部の中央部の上部電極と他方の可動ダイアフラム部の周縁部の上部電極とが電気的に接続された構成を採用することができる。
この構成によれば、一方の可動ダイアフラム部の中央部に引張応力が加わったときには他方の可動ダイアフラム部の周縁部にも引張応力が加わり、一方の可動ダイアフラム部の中央部に圧縮応力が加わったときには他方の可動ダイアフラム部の周縁部にも圧縮応力が加わるように、隣接する2つの可動ダイアフラム部が振動することになる。したがって、これら2つの可動ダイアフラム部が確実に逆位相で振動する構成が具体的に実現できる。
In the present invention, the pair of upper electrodes are formed at a central portion and a peripheral portion of the movable diaphragm, and in the two adjacent movable diaphragm portions, the upper electrode at the central portion of one movable diaphragm portion and the other movable diaphragm. It is possible to adopt a configuration in which the upper electrode at the peripheral edge of the part is electrically connected.
According to this configuration, when tensile stress is applied to the central portion of one movable diaphragm portion, tensile stress is also applied to the peripheral portion of the other movable diaphragm portion, and compressive stress is applied to the central portion of one movable diaphragm portion. Sometimes two adjacent movable diaphragm portions vibrate so that compressive stress is also applied to the peripheral edge portion of the other movable diaphragm portion. Therefore, it is possible to specifically realize a configuration in which these two movable diaphragm portions reliably vibrate in opposite phases.
本発明において、前記圧電体層の下部電極は、前記多層薄膜からなる可動ダイアフラム部の膜厚に対して中間の位置に成膜され、複数の可動ダイアフラム部にわたって同電位に接続されていることが望ましい。
一般に、ダイアフラム表面で圧縮応力が加わったときにはダイアフラム裏面では引張応力が発生する。よって、圧電体層の下部電極をダイヤフラム裏面に配置すると、発生する電荷が互いに打ち消しあってしまう。その点、上記の構成によれば、圧電体層に発生する応力を圧縮もしくは引張のどちらかに限定できるため、効率の良い電荷の取り出しが行える。
In the present invention, the lower electrode of the piezoelectric layer is formed at an intermediate position with respect to the film thickness of the movable diaphragm portion made of the multilayer thin film, and is connected to the same potential across the plurality of movable diaphragm portions. desirable.
Generally, when compressive stress is applied to the diaphragm surface, tensile stress is generated on the back surface of the diaphragm. Therefore, if the lower electrode of the piezoelectric layer is disposed on the rear surface of the diaphragm, the generated charges cancel each other out. In that respect, according to the configuration described above, since the stress generated in the piezoelectric layer can be limited to either compression or tension, efficient charge extraction can be performed.
本発明において、前記圧電体層の下部電極の電位は、電源電圧の半分の電位に固定されていることが望ましい。
この構成によれば、前記一対の上部電極は電源電圧の半分の電位を中心に振幅するため、インバータ回路による発振回路によって発振させることが容易となる。
In the present invention, it is desirable that the potential of the lower electrode of the piezoelectric layer is fixed to a potential that is half the power supply voltage.
According to this configuration, the pair of upper electrodes oscillate around the half of the power supply voltage, so that it is easy to oscillate by the oscillation circuit using the inverter circuit.
本発明において、前記可動ダイアフラム部が奇数個形成されていることが望ましい。
可動ダイアフラム部は偶数個でも良いが、奇数個とすれば、両端の可動ダイアフラム部における電極の電位が逆極性となるため、通常奇数個のインバータ回路で構成されるレゾネータの発振回路の構成を簡単にすることができる。すなわち、可動ダイアフラム部が奇数個の場合、レゾネータ発振回路をインバータ回路1個の最小個数で構成することができる。
In the present invention, it is desirable that an odd number of the movable diaphragm portions be formed.
The number of movable diaphragms may be even, but if it is odd, the potential of the electrodes at the movable diaphragms at both ends will be reversed, so the configuration of the oscillator oscillation circuit that normally consists of an odd number of inverter circuits is simple. Can be. That is, when the number of movable diaphragm portions is an odd number, the resonator oscillation circuit can be configured by the minimum number of one inverter circuit.
本発明において、前記半導体基板上に集積回路を形成する構成としても良い。
この構成によれば、レゾネータとこれを制御する集積回路とを一体化した半導体装置が実現できる。
In the present invention, an integrated circuit may be formed on the semiconductor substrate.
According to this configuration, a semiconductor device in which the resonator and the integrated circuit that controls the resonator are integrated can be realized.
以下、本発明の一実施の形態を図1〜図4を参照して説明する。
本実施形態は、複数の可動ダイアフラム部を有するレゾネータと集積回路を一体化した半導体装置の例である。
図1は、本実施形態の半導体装置の平面図である。図2は、図1のA−A’線に沿う断面図である。図3は、本実施形態の半導体装置におけるレゾネータの動作を説明するための図である。図4は、レゾネータの発振回路を示すブロック図である。
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
This embodiment is an example of a semiconductor device in which a resonator having a plurality of movable diaphragm portions and an integrated circuit are integrated.
FIG. 1 is a plan view of the semiconductor device of this embodiment. FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. FIG. 3 is a diagram for explaining the operation of the resonator in the semiconductor device of this embodiment. FIG. 4 is a block diagram showing an oscillation circuit of the resonator.
本実施形態の半導体装置1は、図1に示すように、レゾネータ2と集積回路3とを備えている。レゾネータ2は、各々が振動子となる3個の可動ダイアフラム部4が電気的に接続されて構成されている。各可動ダイアフラム部4は平面視略円形であり、可動ダイアフラム部4の輪郭をなす円の中央部に円形の第1上部電極5が形成され、円の周縁部には略円環状の第2上部電極6が形成されている。集積回路3は、例えばレゾネータの駆動回路、共振周波数検出回路、検出した共振周波数から任意の周波数の信号を生成する信号生成回路、等を含むものである。集積回路3は、CMOS回路で構成されている。
As shown in FIG. 1, the
3個の可動ダイアフラム部4のうち、任意の隣接する2個の可動ダイアフラム部4に着目すると、図1中の右側の可動ダイアフラム部4の第1上部電極5と左側の可動ダイアフラム部4の第2上部電極6とが線状の接続部7によって電気的に接続されている。接続部7が通る位置では第2上部電極6の輪郭をなす円環が途切れた形状となっており、第2上部電極6と接続部7とは接触しない状態になっている。また、右端の可動ダイアフラム部4の第2上部電極6は接続部7を介して端子8に電気的に接続され、左端の可動ダイアフラム部4の第1上部電極5は接続部7を介して端子8に電気的に接続されている。なお、上記の説明では、「第1上部電極5、第2上部電極6、接続部7等が電気的に接続されている」と表現したが、実際には全体が一体化した導電膜パターンとして形成されている。
When attention is paid to any two adjacent movable diaphragm parts 4 among the three movable diaphragm parts 4, the first
本実施形態の半導体装置1には、図2に示すように、絶縁基板10上に絶縁膜11を介してシリコン単結晶層12が積層されたSOI(Silicon On Insulator)基板13が用いられている。SOI基板13には裏面側から一部が除去された空間14が形成され、その空間14の上方に下部電極15、上部電極16(第1上部電極5、第2上部電極6)の一対の電極と、上下電極に挟持された圧電体層17と、局所酸化法により局所的に酸化された酸化膜層21と、で構成された多層薄膜からなる可動ダイアフラム部4が形成されている。圧電体層17は、圧電性を示す絶縁薄膜であれば良く、酸化亜鉛(ZnO)、窒化アルミニウム(AlN)、ニオブ酸リチウム(LiNbO3)などを用いることができる。本実施形態では、反応性スパッタリング法で容易に得られる窒化アルミニウムを用いた。下部電極15は、例えば白金(Pt)薄膜から構成されている。ただし、下部電極15は、後述するように、その他の金属薄膜であっても良い。なお、上部電極16には任意の金属膜を用いることができる。
In the
上記構成の半導体装置1を製造する際には、まず最初に、SOI基板13上に集積回路3をなすCMOS回路を形成する。このとき、SOI基板13の表面にシリコン酸化膜19を形成し、シリコン酸化膜19の一部を局所酸化法等により厚く成長させる。本実施形態では、トップシリコン層20μmのSOIウェハ上に、局所酸化法により約1μmの酸化膜層21を形成した。その後、集積回路3とレゾネータ2とを接続するための配線層等を形成する。次に、振動子となる領域に下部電極15となる白金薄膜を100nm程度成膜し、フォトリソグラフィー、エッチング法により白金薄膜をパターニングし、下部電極15を形成する。ただし、白金薄膜と酸化膜層21の密着性を高めるためにチタン薄膜50nmを挿入しても良い。次に、圧電体層17となる窒化アルミニウム膜を反応性スパッタリング法等により成膜する。
When manufacturing the
白金薄膜上に窒化アルミニウム膜を成膜すると、窒化アルミニウム膜がウルツ鉱構造のC軸方向に配向しつつ成長することが広く知られている。これにより、窒化アルミニウム膜は柱状結晶膜となり、圧電特性が得られる。窒化アルミニウム膜を例えば1μm程度堆積させると、半径80〜200μm程度の柱状結晶粒が成長する。なお、C軸配向を促進する金属膜は、白金に限ることはなく、金(Au)、アルミニウム(Al)、ニッケル(Ni)等のFCC構造金属膜、モリブデン(Mo)、コバルト(Co)、チタン(Ti)等のHexa構造金属膜等を用いることができる。また、圧電体層17は、窒化アルミニウムに限ることなく、酸化亜鉛(ZnO)等、他のウルツ鉱構造結晶膜を用いることができる。
It is widely known that when an aluminum nitride film is formed on a platinum thin film, the aluminum nitride film grows while being oriented in the C-axis direction of the wurtzite structure. As a result, the aluminum nitride film becomes a columnar crystal film, and piezoelectric characteristics are obtained. When an aluminum nitride film is deposited, for example, about 1 μm, columnar crystal grains having a radius of about 80-200 μm grow. The metal film that promotes C-axis orientation is not limited to platinum, but FCC structure metal films such as gold (Au), aluminum (Al), and nickel (Ni), molybdenum (Mo), cobalt (Co), A Hexa structure metal film such as titanium (Ti) can be used. The
圧電体層17を形成した後、任意の金属膜を形成し、パターニングすることにより上部電極層16(第1上部電極5、第2上部電極6)を形成する。この工程により、図1に示すようなパターンの第1上部電極5、第2上部電極6が形成される。最後に、SOI基板13の裏面からシリコン酸化膜が厚く成長した酸化膜層21に向けて深掘りエッチングを施して絶縁基板10、絶縁膜11、およびシリコン単結晶層12を除去し、酸化膜層21の下方に空間14を形成する。この工程を経て、酸化膜層21、下部電極15、圧電体層17、上部電極16の積層体が図2における上下方向に撓んで振動できるようになり、可動ダイアフラム部4となる。
After the
上記構成のレゾネータ2に駆動電圧を印加すると、例えば図3に示すように、3個の可動ダイアフラム部4のうち、右側、左側の可動ダイアフラム部4が上方、中央の可動ダイアフラム部4が下方に撓んだとすると、右側、左側の可動ダイアフラム部4の中央部には引張応力、周縁部には圧縮応力、中央の可動ダイアフラム部4の中央部には圧縮応力、周縁部には引張応力が生じることになる。このとき、仮に引張応力によって正の電荷、圧縮応力によって負の電荷が生じるとすると、右側、左側の可動ダイアフラム部4の第1上部電極5には正、第2上部電極6には負、中央の可動ダイアフラム部4の第1上部電極5には負、第2上部電極6には正の電荷が生じることになる。この場合、レゾネータ2の左側の端子8からは正、右側の端子8からは負の電荷が取り出せる。そして、次の瞬間、図3とは逆に右側、左側の可動ダイアフラム部4が下方、中央の可動ダイアフラム部4が上方に撓む。このように、隣接する可動ダイアフラム部4が逆位相となるように振動しつつ共振する。
When a driving voltage is applied to the
このとき、圧電体層17の下部電極15は、多層薄膜からなる可動ダイアフラム部4全体の膜厚に対し、中間となる位置に配置されている。具体的には、多層薄膜の可動ダイアフラム部4のうち、膜厚1μmの酸化膜層21と膜厚1μmの窒化アルミニウム圧電体層17との間に、白金による下部電極15を挟んだ構成とした。このような構成によれば、圧電体層17には圧縮応力と引張応力のどちらか一方のみが発生することとなり、効率良く電荷を発生させることができる。
At this time, the
さらに、下部電極15を複数の可動ダイアフラム部4にわたって電気的に接続し、電源電圧の1/2の電位に固定すると、第1上部電極5および第2上部電極6は、電源電圧の1/2の電位を中心に振動することとなるため、インバータ回路による発振現象が得やすくなる。本実施形態では、電源電圧3.3Vに対し、下部電極15全ての電位を1.65Vに固定した。
Further, when the
レゾネータ2からの発振回路19は、図4に示すように、レゾネータ2の両端の端子8間にインバータ20の入出力が接続され、インバータ20に電源電圧(Vdd)、グランド電圧が与えられる。また、レゾネータ2の下部電極15は電源電圧の半分の電位(1/2・Vdd)に固定した。
As shown in FIG. 4, the
本実施形態の半導体装置1においては、上述したように、逆位相の可動ダイアフラム部4(振動子)が複数個接続されたレゾネータ2を有しているため、共振特性(Q値)を向上させることができる。また、シリコン構造体を振動子とする従来の構造に対し、薄膜状の可動ダイアフラム部4が振動子となるため、静電印加電圧が不要となる。また、本実施形態の場合、可動ダイアフラム部4を奇数個有しているため、レゾネータの発振回路の構成をインバータ回路1個の最小個数で構成することができる。
As described above, the
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では3個(奇数個)の可動ダイアフラム部を有するレゾネータの例を示したが、偶数個の可動ダイアフラム部を有するものであってもよい。その場合、図4に示した発振回路には2個のインバータを直列接続したものを用いればよい。その他、可動ダイアフラム部の構成材料、形状、電極の形状、形成位置等については、上記実施形態に限らず、適宜変更が可能である。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the above-described embodiment, an example of a resonator having three (odd number) movable diaphragm portions has been described. However, an even number of movable diaphragm portions may be used. In that case, the oscillation circuit shown in FIG. 4 may be one in which two inverters are connected in series. In addition, the constituent material, the shape, the electrode shape, the formation position, and the like of the movable diaphragm portion are not limited to the above-described embodiment, and can be changed as appropriate.
1…半導体装置、2…レゾネータ、3…集積回路、4…可動ダイアフラム部、5…第1上部電極、6…第2上部電極、15…下部電極、16…上部電極層、17…圧電体層。
DESCRIPTION OF
Claims (6)
前記上部電極は、互いに異なる極性の電荷を発生する一対の電極の組み合わせを有し、
前記複数の可動ダイアフラム部のうちの任意の隣接する2つの可動ダイアフラム部において、一方の可動ダイアフラム部の前記一対の上部電極のうちの一方の上部電極と、他方の可動ダイアフラム部の前記一対の上部電極のうちの他方の上部電極と、が電気的に接続され、
前記隣接する2つの可動ダイアフラム部において、前記電気的に接続された双方の上部電極に同じ極性の電荷が発生するように前記複数の可動ダイアフラム部が共振することを特徴とする半導体装置。 A plurality of movable diaphragm portions made of a multilayer thin film including at least a piezoelectric layer and an upper electrode and a lower electrode sandwiching the piezoelectric layer are formed on a semiconductor substrate,
The upper electrode has a combination of a pair of electrodes that generate charges of different polarities,
In any two adjacent movable diaphragm portions of the plurality of movable diaphragm portions, one upper electrode of the pair of upper electrodes of one movable diaphragm portion and the pair of upper portions of the other movable diaphragm portion The other upper electrode of the electrodes is electrically connected,
2. The semiconductor device according to claim 1, wherein in the two adjacent movable diaphragm portions, the plurality of movable diaphragm portions resonate so that charges of the same polarity are generated in both of the electrically connected upper electrodes.
前記隣接する2つの可動ダイアフラム部において、一方の可動ダイアフラム部の中央部の上部電極と他方の可動ダイアフラム部の周縁部の上部電極とが電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 The pair of upper electrodes are formed at a central portion and a peripheral portion of the movable diaphragm,
2. The adjacent two movable diaphragm portions, wherein the upper electrode at the center of one movable diaphragm portion and the upper electrode at the peripheral portion of the other movable diaphragm portion are electrically connected. A semiconductor device according to 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072432A JP2009231981A (en) | 2008-03-19 | 2008-03-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072432A JP2009231981A (en) | 2008-03-19 | 2008-03-19 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231981A true JP2009231981A (en) | 2009-10-08 |
Family
ID=41246926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008072432A Pending JP2009231981A (en) | 2008-03-19 | 2008-03-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231981A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018074084A1 (en) * | 2016-10-19 | 2019-08-08 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device, display device and electronic equipment |
WO2021193167A1 (en) * | 2020-03-24 | 2021-09-30 | 日東電工株式会社 | Laminate, piezoelectric device using same, production method for laminate, and production method for piezoelectric device |
-
2008
- 2008-03-19 JP JP2008072432A patent/JP2009231981A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018074084A1 (en) * | 2016-10-19 | 2019-08-08 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device, display device and electronic equipment |
WO2021193167A1 (en) * | 2020-03-24 | 2021-09-30 | 日東電工株式会社 | Laminate, piezoelectric device using same, production method for laminate, and production method for piezoelectric device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5513287B2 (en) | Piezoelectric microspeaker having piston diaphragm and manufacturing method thereof | |
US8766512B2 (en) | Integration of piezoelectric materials with substrates | |
US8593036B2 (en) | High-efficiency MEMS micro-vibrational energy harvester and process for manufacturing same | |
JP4728242B2 (en) | Torsional resonator and filter using the same | |
EP1538747A1 (en) | Micromechanical electrostatic resonator | |
TWI517572B (en) | Piezoelectric resonator having combined thickness and width vibrational modes | |
JP5609244B2 (en) | Vibration power generation device | |
JP2006203304A (en) | Piezoelectric thin-film resonator, oscillator using the same, and semiconductor integrated circuit containing the same | |
JP2011004035A (en) | Flexural vibration piece, and method for manufacturing flexural vibration piece | |
JP2008011348A (en) | Piezoelectric vibration piece | |
JP2011152010A (en) | Power generation device | |
CN112534719B (en) | Resonant device | |
US20120223616A1 (en) | Surface Acoustic Wave Resonator | |
JP2015019434A (en) | Power generation device | |
JP2009231981A (en) | Semiconductor device | |
JP2011234569A (en) | Oscillation power generating device and manufacturing method of the same | |
JP2012015886A (en) | Vibrating reed, vibrator, oscillator, and electronic apparatus | |
JP6673479B2 (en) | Piezoelectric transformer | |
JP2011087154A (en) | Piezoelectric vibration chip, piezoelectric vibrator, oscillator, method for manufacturing piezoelectric vibration chip | |
JP2010206821A (en) | Piezoelectric vibration piece | |
JP2014212410A (en) | Vibrator, oscillator, electronic apparatus, mobile body, and manufacturing method of vibrator | |
JP6064342B2 (en) | Vibrating piece and electronic equipment | |
CN107534430A (en) | MEMS resonator with high quality factor | |
JP2004032132A (en) | Vibrator, microresonator, surface acoustic wave element, thin-film bulk vibrator, electronic equipment, and their manufacturing methods | |
JP2004336207A (en) | Piezoelectric vibrator, piezoelectric device utilizing piezoelectric vibrator, mobile phone utilizing piezoelectric device, and electronic apparatus utilizing piezoelectric device |