JP2009224569A - Laminated ceramic capacitor - Google Patents
Laminated ceramic capacitor Download PDFInfo
- Publication number
- JP2009224569A JP2009224569A JP2008067606A JP2008067606A JP2009224569A JP 2009224569 A JP2009224569 A JP 2009224569A JP 2008067606 A JP2008067606 A JP 2008067606A JP 2008067606 A JP2008067606 A JP 2008067606A JP 2009224569 A JP2009224569 A JP 2009224569A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxidation
- ceramic capacitor
- multilayer ceramic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は積層セラミックスキャパシタに関するものであり、特に、セラミックス層が薄層化された超高容量積層セラミックキャパシタとして好適な積層セラミックスキャパシタに関する。 The present invention relates to a multilayer ceramic capacitor, and more particularly to a multilayer ceramic capacitor suitable as an ultra-high capacity multilayer ceramic capacitor having a thin ceramic layer.
最近、電子装置の小型化の傾向につれ超高容量積層セラミックスキャパシタが求められている。このためには、同一サイズでの静電容量を増加させる必要があり、従って、セラミックス層をさらに薄層化し、セラミックスカバー層も薄くし、内部電極層の厚さも薄くする必要がある。 Recently, with the trend toward miniaturization of electronic devices, ultra-high capacity multilayer ceramic capacitors have been demanded. For this purpose, it is necessary to increase the capacitance at the same size. Therefore, it is necessary to further reduce the thickness of the ceramic layer, to reduce the thickness of the ceramic cover layer, and to reduce the thickness of the internal electrode layer.
図１は、従来の積層セラミックスキャパシタの一例を示す側断面図である。図１を参照すると、積層セラミックスキャパシタ１０は、両面に最外郭層として設けられたカバー層と、その間に積層された複数のセラミックス層から成るセラミックス焼結本体部１１を有している。 FIG. 1 is a side sectional view showing an example of a conventional multilayer ceramic capacitor. Referring to FIG. 1, a multilayer ceramic capacitor 10 includes a cover layer provided as an outermost layer on both surfaces, and a ceramic sintered body 11 composed of a plurality of ceramic layers laminated therebetween.
複数のセラミックス層上には第１及び第２内部電極１２ａ，１２ｂが一層のセラミックス層を挟んで交互に配置されるように形成されている。セラミックス焼結本体部１１の、互いに対向する両面には、第１及び第２外部電極１５ａ，１５ｂが形成され、それぞれ第１及び第２内部電極１２ａ，１２ｂに連結される。 On the plurality of ceramic layers, first and second internal electrodes 12a, 12b are formed so as to be alternately arranged with one ceramic layer interposed therebetween. First and second external electrodes 15a and 15b are formed on opposite surfaces of the sintered ceramic body 11 and are connected to the first and second internal electrodes 12a and 12b, respectively.
このような構造において、同一サイズでの静電容量を増加させるためには、最外郭に位置するセラミックスカバー層及び内部電極１２ａ，１２ｂを薄くすることが求められるが、この場合、内部電極１２ａ，１２ｂの連結性を保障することが難しくなる。従って、内部電極の酸化を抑制しながら同時に連結性を調節するためには、酸素分圧が制御された還元雰囲気で焼成を行われなければならない。 In such a structure, in order to increase the capacitance with the same size, it is required to thin the ceramic cover layer and the internal electrodes 12a and 12b located at the outermost contour. In this case, the internal electrodes 12a, 12b, It becomes difficult to ensure the connectivity of 12b. Therefore, in order to adjust the connectivity at the same time while suppressing the oxidation of the internal electrode, firing must be performed in a reducing atmosphere in which the oxygen partial pressure is controlled.
このような酸素分圧が制御された還元雰囲気での焼成によれば、セラミックス層も緻密になり、１５０℃でのＩＲ特性のような性能の、高温での信頼性にも良い影響を与えるが、相対的に薄くなったカバー層に隣接した最外郭の内部電極では好ましくない酸化現象が観察される。 According to such firing in a reducing atmosphere in which the oxygen partial pressure is controlled, the ceramic layer becomes dense, and the performance such as IR characteristics at 150 ° C. has a good influence on the reliability at high temperature. An undesired oxidation phenomenon is observed at the outermost inner electrode adjacent to the relatively thin cover layer.
図２（ａ）及び図２（ｂ）は、従来の積層セラミックスキャパシタの製造時に、酸素分圧が制御された還元雰囲気での焼成により発生した内部電極の酸化の状態を分析したＥＰＭＡの結果である。 2 (a) and 2 (b) show the results of EPMA that analyzed the state of oxidation of internal electrodes generated by firing in a reducing atmosphere in which the oxygen partial pressure was controlled during the manufacture of a conventional multilayer ceramic capacitor. is there.
図２（ａ）及び図２（ｂ）のＥＰＭＡ分析結果から、Ｎｉのような内部電極のうち最外郭に隣接したものに、Ｍｇ−Ｎｉ−Ｏの形態で構成された酸化物膜（符号「Ａ」，「Ｂ」によって示されている）が形成されることを確認できた。 From the results of EPMA analysis in FIGS. 2A and 2B, an oxide film (reference numeral “ A ”and“ B ”) were formed.
これは、先に説明した通り、酸素分圧が制御された還元雰囲気での焼成により発生し、カバー部分のクラック（カバークラック）のような構造的欠陥の発生と電気的特性の劣化に深刻な影響を与えるため、積層セラミックスキャパシタの信頼性及び歩留まりを低下させる要因となる恐れがあるという問題がある。 As described above, this is caused by firing in a reducing atmosphere in which the oxygen partial pressure is controlled, and is serious in the occurrence of structural defects such as cracks in the cover (cover cracks) and deterioration in electrical characteristics. Therefore, there is a problem that the reliability and yield of the multilayer ceramic capacitor may be reduced.
本発明は上記の従来技術の問題を解決するためのもので、その目的は、酸素分圧が制御された還元雰囲気での焼成を行っても内部電極の酸化による不良の問題を防ぐことの出来る積層セラミックスキャパシタを提供することにある。 The present invention is intended to solve the above-mentioned problems of the prior art, and its purpose is to prevent the problem of defects due to oxidation of internal electrodes even when firing in a reducing atmosphere in which the oxygen partial pressure is controlled. The object is to provide a multilayer ceramic capacitor.
上記の技術的課題を解決すべく、本発明は、両面に最外郭層として設けられたカバー層とその間に積層された複数のセラミックス層とを有するセラミックス焼結本体部と、複数のセラミックス層上に形成され、一層のセラミックス層を挟んで交互に積層された第１及び第２内部電極と、第１及び第２内部電極にそれぞれ連結されるようにセラミックス焼結本体部の外部面にそれぞれ形成された第１及び第２外部電極と、カバー層とそれに隣接したセラミックス層との間にそれぞれ形成され、静電容量に寄与しない酸化防止用電極層と、を含む積層セラミックスキャパシタを提供する。 In order to solve the above technical problem, the present invention provides a ceramic sintered body having a cover layer provided as an outermost layer on both sides and a plurality of ceramic layers laminated therebetween, and a plurality of ceramic layers. Formed on the outer surface of the sintered ceramic body so as to be connected to the first and second internal electrodes, respectively, which are alternately stacked with a single ceramic layer interposed therebetween. There is provided a multilayer ceramic capacitor including the formed first and second external electrodes, and an anti-oxidation electrode layer which is formed between the cover layer and the adjacent ceramic layer and does not contribute to the capacitance.
好ましくは、酸化防止用電極層は第１及び第２内部電極と同一の物質を含んでいる。酸化防止用電極層は少なくとも一部が酸化された形態となっていてよい。 Preferably, the oxidation-preventing electrode layer contains the same material as the first and second internal electrodes. The oxidation-preventing electrode layer may be in a form that is at least partially oxidized.
本発明の具体的な実施態様において、第１及び第２内部電極と酸化防止用電極層はＮｉ層とすることが出来る。この場合に、酸化防止用電極層の酸化された部分はＭｇ−Ｎｉ−Ｏの形態となっていてよい。 In a specific embodiment of the present invention, the first and second internal electrodes and the antioxidant electrode layer may be Ni layers. In this case, the oxidized portion of the oxidation preventing electrode layer may be in the form of Mg—Ni—O.
本発明の一実施態様では、酸化防止用電極層は第１及び第２内部電極と同一か大きい幅を有し、長さ方向には第１及び第２外部電極に接続しない範囲で延長された構造を有することが出来る。 In one embodiment of the present invention, the anti-oxidation electrode layer has the same or larger width as the first and second internal electrodes, and is extended in the length direction so as not to be connected to the first and second external electrodes. Can have a structure.
この場合、酸化防止用電極層は第１及び第２外部電極とそれぞれ５μｍ以上離隔されることが好ましい。 In this case, it is preferable that the oxidation preventing electrode layer is separated from the first and second external electrodes by 5 μm or more.
これとは異なって、酸化防止用電極層は、それに隣接した第１または第２内部電極と同一極性の外部電極に連結された構造を有することが出来る。この場合には、酸化防止用電極層は、それに隣接した第１または第２内部電極と同一か大きい面積を有し、隣接した第１または第２内部電極と重畳するよう配置されることが好ましい。 In contrast, the anti-oxidation electrode layer may have a structure connected to an external electrode having the same polarity as the first or second internal electrode adjacent thereto. In this case, it is preferable that the oxidation-preventing electrode layer has the same or larger area as the first or second internal electrode adjacent thereto and is disposed so as to overlap with the adjacent first or second internal electrode. .
この場合、酸化防止用電極層は第１及び第２外部電極のうち連結されない外部電極と５μｍ以上離隔されることが好ましい。 In this case, it is preferable that the oxidation-preventing electrode layer be separated from the unconnected external electrode among the first and second external electrodes by 5 μm or more.
好ましくは、本発明において採用される酸化防止用電極層は酸化防止機能を強化するために、両カバー層のそれぞれの側で、セラミックス層を介してそれぞれ複数個ずつ設けることが出来る。 Preferably, a plurality of anti-oxidation electrode layers employed in the present invention can be provided on each side of both cover layers via a ceramic layer in order to enhance the anti-oxidation function.
一方、本発明の好ましい実施態様において、カバー層はＢａＴｉＯ３とＭｇＯを含み、ここでＭｇＯはＢａＴｉＯ３１００モルに対して０．５モル以下の比率でカバー層に含ませることが出来る。 On the other hand, in a preferred embodiment of the present invention, the cover layer includes BaTiO 3 and MgO, and MgO can be included in the cover layer at a ratio of 0.5 mol or less with respect to 100 mol of BaTiO 3 .
本発明によると、静電容量に寄与しない酸化防止用電極を最外郭内部電極に隣接するように配置することにより、内部電極の酸化を抑制し、連結性の向上のために酸素分圧が制御された還元雰囲気での焼成時、内部電極の酸化による不良を画期的に改善することが出来る。また、内部電極の部分的な酸化による静電容量の変化を防ぐことが出来るため、キャパシタの電気的信頼性をさらに向上させることが出来る。 According to the present invention, an oxidation preventing electrode that does not contribute to electrostatic capacity is disposed adjacent to the outermost inner electrode, thereby suppressing the oxidation of the inner electrode and controlling the oxygen partial pressure to improve connectivity. When firing in a reduced reducing atmosphere, defects due to oxidation of internal electrodes can be dramatically improved. In addition, since the change in capacitance due to partial oxidation of the internal electrode can be prevented, the electrical reliability of the capacitor can be further improved.
以下、添付の図面を参照して、本発明をさらに詳しく説明する。
図３は、本発明の一実施形態による積層セラミックスキャパシタの構造を示す側断面図である。
Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
FIG. 3 is a sectional side view showing the structure of the multilayer ceramic capacitor according to the embodiment of the present invention.
図３を参照すると、積層セラミックスキャパシタ３０は第１及び第２内部電極３２ａ，３２ｂを含んだセラミックス焼結本体部３１を有している。 Referring to FIG. 3, the multilayer ceramic capacitor 30 has a sintered ceramic body 31 including first and second internal electrodes 32a and 32b.
図３では明確に図示されていないが、セラミックス焼結本体部３１は両面に最外郭層として設けられたカバー層とその間に積層された複数のセラミックス層とから成るものと理解できる。 Although not clearly shown in FIG. 3, it can be understood that the ceramic sintered body 31 is composed of a cover layer provided on both sides as an outermost layer and a plurality of ceramic layers laminated therebetween.
セラミックス焼結本体部３１は、互いに対向する両面にそれぞれ形成された第１及び第２外部電極３５ａ，３５ｂを含み、第１及び第２内部電極３２ａ，３２ｂは、それぞれ第１及び第２外部電極３５ａ，３５ｂに連結されるように、一層のセラミックス層を挟んで交互に配置されている。 The ceramic sintered body 31 includes first and second external electrodes 35a and 35b formed on both surfaces facing each other, and the first and second internal electrodes 32a and 32b are respectively the first and second external electrodes. They are alternately arranged with one ceramic layer sandwiched between them so as to be connected to 35a and 35b.
積層セラミックスキャパシタ３０は、最外郭層（即ちカバー層）とセラミックス層との間に配置された酸化防止用電極層３４ａ，３４ｂを含んでいる。酸化防止用電極層３４ａ，３４ｂは、先に説明した通り、内部電極３２ａ，３２ｂの酸化と連結性を制御するために実施される酸素分圧が制御された還元雰囲気での焼成時に、最外郭に位置した第１及び第２内部電極３２ａ，３２ｂの酸化を防ぐ働きをする。 The multilayer ceramic capacitor 30 includes anti-oxidation electrode layers 34a and 34b disposed between the outermost layer (that is, the cover layer) and the ceramic layer. As described above, the oxidation preventing electrode layers 34a and 34b are formed at the outermost portion during firing in a reducing atmosphere in which the oxygen partial pressure is controlled to control the oxidation and connectivity of the internal electrodes 32a and 32b. This serves to prevent oxidation of the first and second internal electrodes 32a and 32b located in the region.
本実施形態に採用される酸化防止用電極層３４ａ，３４ｂは、静電容量に影響を与えないようにするために、第１及び第２外部電極３５ａ，３５ｂのいずれにも連結されないように形成されている。このような場合、酸化防止用電極３４ａ，３４ｂは、効果的な酸化防止のために、第１及び第２内部電極３２ａ，３２ｂと同一か大きい幅を有し、長さ方向には、第１及び第２外部電極３５ａ，３５ｂに接続しない範囲で延びている形態が好ましい。 The anti-oxidation electrode layers 34a and 34b employed in the present embodiment are formed so as not to be connected to any of the first and second external electrodes 35a and 35b so as not to affect the capacitance. Has been. In such a case, the oxidation preventing electrodes 34a and 34b have the same or larger width as the first and second internal electrodes 32a and 32b in order to effectively prevent oxidation, And the form extended in the range which is not connected to the 2nd external electrodes 35a and 35b is preferable.
この場合、本発明において必須の事項ではないが、酸化防止用電極３４ａ，３４ｂは第１及び第２内部電極３２ａ，３２ｂの酸化を効果的に防ぎながら電気的な特性に与える影響を最少化するために、第１及び第２外部電極３５ａ，３５ｂとそれぞれ５μｍ以上離隔されていることが好ましい。 In this case, although not essential to the present invention, the oxidation preventing electrodes 34a and 34b minimize the influence on the electrical characteristics while effectively preventing the oxidation of the first and second internal electrodes 32a and 32b. Therefore, it is preferable that the first and second external electrodes 35a and 35b are separated from each other by 5 μm or more.
本発明に採用される酸化防止用電極３４ａ，３４ｂは、金属物質から成ることができ、好ましくは、第１及び第２内部電極３２ａ，３２ｂと同一金属から成ることが出来る。主に、ニッケルの内部電極が、酸素分圧が制御された還元雰囲気での焼成に適用され、この場合、酸化防止用電極３４ａ，３４ｂもニッケル金属から構成することが出来る。 The anti-oxidation electrodes 34a and 34b employed in the present invention can be made of a metal material, and preferably can be made of the same metal as the first and second internal electrodes 32a and 32b. The nickel internal electrode is mainly used for firing in a reducing atmosphere in which the oxygen partial pressure is controlled. In this case, the oxidation preventing electrodes 34a and 34b can also be made of nickel metal.
実際に、本実施形態による積層セラミックスキャパシタ３０では、酸化防止用電極３４ａ，３４ｂは、焼成過程で少なくとも一部が酸化された形態となることがある。上述の通り、酸化防止用電極層３４ａ，３４ｂがＮｉ層である場合、酸化された部分はＭｇ−Ｎｉ−Ｏの形態となっていてよい。 Actually, in the multilayer ceramic capacitor 30 according to the present embodiment, the oxidation-preventing electrodes 34a and 34b may be at least partially oxidized in the firing process. As described above, when the oxidation-preventing electrode layers 34a and 34b are Ni layers, the oxidized portions may be in the form of Mg—Ni—O.
一方、Ｍｇ−Ｎｉ−Ｏの形態の部分が、酸化防止用電極層３４ａ，３４ｂではなく第１及び第２内部電極３２ａ，３２ｂに生じるのを最少化するため、カバー層に含まれる副成分の割合を調整する必要がある。即ち、一般に採用され得る成分として、例えば、カバー層が主成分としてＢａＴｉＯ３を、副成分としてＭｇＯを含む場合には、ＭｇＯはＢａＴｉＯ３１００モルに対して０．５モル以下の割合でカバー層に含まれることが好ましい。 On the other hand, in order to minimize the occurrence of the Mg-Ni-O portion in the first and second internal electrodes 32a and 32b instead of the oxidation preventing electrode layers 34a and 34b, It is necessary to adjust the ratio. That is, as a generally employable component, for example, when the cover layer contains BaTiO 3 as a main component and MgO as a subcomponent, MgO is in a ratio of 0.5 mol or less with respect to 100 mol of BaTiO 3. It is preferable that it is contained in.
図４ａ及び図４ｂは、それぞれ本発明の好ましい実施形態による積層セラミックスキャパシタの構造を示す側断面図及び分解斜視図である。 4a and 4b are a side sectional view and an exploded perspective view, respectively, showing the structure of the multilayer ceramic capacitor according to a preferred embodiment of the present invention.
図４ａを参照すると、積層セラミックスキャパシタ４０は第１及び第２内部電極４２ａ，４２ｂを含むセラミックス焼結本体部４１を有している。 Referring to FIG. 4a, the multilayer ceramic capacitor 40 has a ceramic sintered body 41 including first and second internal electrodes 42a and 42b.
図４ａに図示するセラミックス焼結本体部４１は、図４ｂの分解斜視図に示すように、両面に最外郭層として設けられたカバー層とその間に積層された複数のセラミックス層とを有する構造であることが出来る。また、第１及び第２内部電極４２ａ，４２ｂはそれぞれ第１及び第２外部電極４５ａ，４５ｂに連結されるように、一層のセラミックス層を挟んで交互に配置されている。セラミックス層に積層された第１及び第２内部電極４２ａ，４２ｂは、図４ａのように、互いに対向する両面にそれぞれ形成された第１及び第２外部電極４５ａ，４５ｂにそれぞれ連結されている。 As shown in the exploded perspective view of FIG. 4b, the ceramic sintered body portion 41 shown in FIG. 4a has a structure having a cover layer provided as an outermost layer on both surfaces and a plurality of ceramic layers laminated therebetween. There can be. The first and second internal electrodes 42a and 42b are alternately arranged with one ceramic layer interposed therebetween so as to be connected to the first and second external electrodes 45a and 45b, respectively. As shown in FIG. 4a, the first and second internal electrodes 42a and 42b stacked on the ceramic layer are respectively connected to first and second external electrodes 45a and 45b formed on both surfaces facing each other.
また、積層セラミックスキャパシタ４０は、カバー層４１ａ，４１ｂとそれらに隣接したセラミックス層との間にそれぞれ位置している酸化防止用電極層４４ａ，４４ｂを含んでいる。 The multilayer ceramic capacitor 40 includes oxidation preventing electrode layers 44a and 44b located between the cover layers 41a and 41b and the ceramic layers adjacent thereto, respectively.
本実施形態で採用される酸化防止用電極層４４ａ，４４ｂは、図４ａに図示するように、静電容量に影響を与えないようにするために、隣接する第１内部電極４２ａまたは第２内部電極４２ｂと同一極性の第１外部電極４５ａまたは第２外部電極４５ｂに連結されている。このような連結構造は、図４ｂに図示するように、保護する第１内部電極４２ａまたは第２内部電極４２ｂと実質的に同一か大きい面積に、それとほぼ重畳された位置に形成することが出来るため、より適切な酸化防止機能を実現することが出来る。 As shown in FIG. 4A, the anti-oxidation electrode layers 44a and 44b employed in the present embodiment are adjacent to the first internal electrode 42a or the second internal electrode so as not to affect the capacitance. The electrode 42b is connected to the first external electrode 45a or the second external electrode 45b having the same polarity. As shown in FIG. 4b, such a connection structure can be formed at a position substantially overlapped with an area that is substantially the same as or larger than the first internal electrode 42a or the second internal electrode 42b to be protected. Therefore, a more appropriate antioxidant function can be realized.
この場合、酸化防止用電極４４ａ，４４ｂは、第１及び第２内部電極４２ａ，４２ｂの酸化を効果的に防ぎながら電気的な特性に及ぼす影響を最少化するために、第１及び第２外部電極４５ａ，４５ｂのうち連結されない側の外部電極（それぞれ４５ｂ及び４５ａに該当）とそれぞれ５μｍ以上離隔されていることが好ましい。 In this case, the anti-oxidation electrodes 44a and 44b are arranged so that the first and second external electrodes 44a and 44b have the first and second external electrodes in order to minimize the influence on the electrical characteristics while effectively preventing the oxidation of the first and second internal electrodes 42a and 42b. It is preferable that each of the electrodes 45a and 45b is separated from the unconnected external electrode (corresponding to 45b and 45a, respectively) by 5 μm or more.
本発明に採用される酸化防止用電極４４ａ，４４ｂは、金属物質から構成することができ、好ましくは、第１及び第２内部電極４２ａ，４２ｂと同一の金属から構成することが出来る。また、図３において説明したように、実際に本実施形態による積層セラミックスキャパシタ４０は、酸化防止用電極４４ａ，４４ｂは、焼成過程で少なくとも一部が酸化された形態になってもよく、酸化防止用電極層４４ａ，４４ｂがＮｉ層である場合、その酸化された部分はＭｇ−Ｎｉ−Ｏの形態となっていてよい。これに関しては、下記の実施例及び図５ａ及び図５ｂを用いて後述する。 The oxidation preventing electrodes 44a and 44b employed in the present invention can be made of a metal material, and preferably can be made of the same metal as the first and second internal electrodes 42a and 42b. In addition, as described in FIG. 3, in the multilayer ceramic capacitor 40 according to the present embodiment, the oxidation preventing electrodes 44a and 44b may actually be at least partially oxidized during the firing process. When the electrode layers 44a and 44b are Ni layers, the oxidized portions may be in the form of Mg—Ni—O. This will be described later with reference to the following examples and FIGS. 5a and 5b.
図３及び図４ａに例示する実施形態では、各側に酸化防止用電極層を１つだけ設けた形態を示しているが、還元雰囲気の条件またはカバー層の厚さによっては、より高い酸化防止機能が求められることがある。この場合には、最外郭の内部電極に隣接した位置にそれぞれセラミックス層をさらに配置し、さらなる酸化防止用電極層を配置することによって、各側に複数個の酸化防止用電極を設けることで、より高い酸化防止機能を実現することが出来る。 In the embodiment illustrated in FIGS. 3 and 4a, only one oxidation preventing electrode layer is provided on each side. However, depending on the conditions of the reducing atmosphere or the thickness of the cover layer, higher oxidation prevention is shown. Function may be required. In this case, by further disposing a ceramic layer respectively at a position adjacent to the outermost internal electrode, by disposing a further antioxidant electrode layer, by providing a plurality of antioxidant electrodes on each side, A higher antioxidant function can be realized.
以下、下記の実施例を用いて本発明の作用及び効果をさらに詳しく説明する。 Hereinafter, the operation and effect of the present invention will be described in more detail using the following examples.
（実施例）
本発明による酸化防止用電極層の改善効果を確認するため、図４ａ及び図４ｂに図示された構造（隣接する内部電極と同一極性の外部電極に連結された酸化防止用電極）でＸ５Ｒ １．６ｍｍ×０．８ｍｍのサイズで、２２μＦの静電容量を有するように構成した積層セラミックスキャパシタを１２０個製造した。ここで、各内部電極はニッケルで形成し、酸化防止用電極もニッケルで形成した。
(Example)
In order to confirm the improvement effect of the anti-oxidation electrode layer according to the present invention, X5R in the structure shown in FIGS. 4a and 4b (anti-oxidation electrode connected to the external electrode having the same polarity as the adjacent internal electrode). 120 multilayer ceramic capacitors having a size of 6 mm × 0.8 mm and having a capacitance of 22 μF were manufactured. Here, each internal electrode was made of nickel, and the oxidation preventing electrode was also made of nickel.
先に説明した通り、酸素分圧が制御された還元雰囲気で焼成を実施し、完成した積層セラミックスキャパシタのうちの一つを選んで断面をＳＥＭ撮影した。図５（ａ）及び図５（ｂ）は、本実施例に従って製造した積層セラミックスキャパシタの断面ＳＥＭ写真である。 As described above, firing was performed in a reducing atmosphere in which the oxygen partial pressure was controlled, and one of the completed multilayer ceramic capacitors was selected, and a cross section was taken by SEM. FIG. 5A and FIG. 5B are cross-sectional SEM photographs of the multilayer ceramic capacitor manufactured according to this example.
図５（ａ）を参照すると、酸化防止用電極のみに部分的に酸化膜が形成され、すぐ下の内部電極は酸化されていないことが確認できる。しかし、図５（ｂ）に示す酸化防止用電極が終わっている部分では、内部電極に酸化膜が多少現れることが確認された。しかし、これは内部電極のマージン部に該当するため、静電容量のような電気的特性に直接的な影響を与えない。
（比較例）
Referring to FIG. 5A, it can be confirmed that an oxide film is partially formed only on the oxidation preventing electrode, and the internal electrode immediately below is not oxidized. However, it was confirmed that some oxide film appeared on the internal electrode at the portion where the oxidation preventing electrode shown in FIG. However, since this corresponds to the margin portion of the internal electrode, it does not directly affect the electrical characteristics such as capacitance.
(Comparative example)
本発明による積層型キャパシタの改善効果を確認するため、隣接した内部電極と同一極性の外部電極に連結された酸化防止用電極を形成しない点を除いて、上記の実施例の設計条件と同一の条件で、従来の構造（図１に図示された構造）を有する積層型チップキャパシタを１２０個製造した。本比較例に従って製造された積層セラミックスキャパシタでも、上記の実施例と同一の条件で酸素分圧が制御された還元雰囲気で焼成を実施した。 In order to confirm the improvement effect of the multilayer capacitor according to the present invention, it is the same as the design conditions of the above embodiment except that an anti-oxidation electrode connected to an external electrode having the same polarity as the adjacent internal electrode is not formed. Under the conditions, 120 multilayer chip capacitors having a conventional structure (structure shown in FIG. 1) were manufactured. The multilayer ceramic capacitor manufactured according to this comparative example was also fired in a reducing atmosphere in which the oxygen partial pressure was controlled under the same conditions as in the above example.
本発明による実施例と従来技術に相当する比較例で製造された積層セラミックスキャパシタについて、それぞれ容量を測定し、各種の不良率（ショート発生率、フラッシュ不良率、カバークラック発生率）について評価を実施した。その結果は下記の表１の通りである。
上記の表１に示すように、ショート発生率、フラッシュ不良率及びカバークラック発生率の何れも確実に改善されていることが分かる。また、静電容量の面でも、比較例より改善されていることを確認することが出来た。これは、比較例では内部電極が部分的に酸化して静電容量に寄与出来なくなった部分が発生しているのに対し、実施例では静電容量に寄与する内部電極が酸化防止用電極により保護されたため、酸化による損失が発生しなかった結果であると理解することができる。このように、本発明の酸化防止用電極層により内部電極の連結性が８０％以上確保され、容量の減少を防ぐことができた。 As shown in Table 1 above, it can be seen that all of the short-circuit occurrence rate, flash failure rate, and cover crack occurrence rate are improved. Moreover, it has confirmed that it was improved from the comparative example also in terms of capacitance. This is because, in the comparative example, the internal electrode was partially oxidized and a portion that could not contribute to the capacitance was generated, whereas in the example, the internal electrode contributing to the capacitance was caused by the oxidation preventing electrode. It can be understood that this is a result of no loss due to oxidation due to protection. As described above, the anti-oxidation electrode layer of the present invention ensures the connectivity of the internal electrodes of 80% or more, and can prevent the capacity from decreasing.
本発明は上述の実施形態及び添付の図面により限定されず、添付の特許請求の範囲により規定される。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で当技術分野の通常の知識を有している者により様々な形態の置換、変形及び変更が可能で、これもまた本発明の範囲に属する。 The present invention is not limited by the above embodiments and the accompanying drawings, but is defined by the appended claims. Accordingly, various forms of substitutions, modifications and changes can be made by persons having ordinary knowledge in the art without departing from the technical idea of the present invention described in the claims. Are also within the scope of the present invention.
１０，３０，４０ 積層セラミックスキャパシタ
１１，３１，４１ セラミックス本体部
１２ａ，３２ａ，４２ａ 第１内部電極
１２ｂ，３２ｂ，４２ｂ 第２内部電極
３２ａ，３２ｂ 酸化防止膜
４２ａ，４２ｂ 第１及び第２酸化防止膜
１５ａ，３５ａ，４５ａ 第１外部電極
１５ｂ，３５ｂ，４５ｂ 第２外部電極
10, 30, 40 Multilayer ceramic capacitors 11, 31, 41 Ceramic body portions 12a, 32a, 42a First internal electrodes 12b, 32b, 42b Second internal electrodes 32a, 32b Antioxidation films 42a, 42b First and second oxidation prevention Films 15a, 35a, 45a First external electrodes 15b, 35b, 45b Second external electrodes
Claims (12)
前記複数のセラミックス層上にそれぞれ形成され、一層の前記セラミックス層を挟んで交互に積層された第１及び第２内部電極と、
前記第１及び第２内部電極にそれぞれ連結されるよう前記セラミックス焼結本体部の外部面にそれぞれ形成された第１及び第２外部電極と、
前記カバー層とそれに隣接したセラミックス層との間にそれぞれ形成され、静電容量に寄与しないように配置された酸化防止用電極層と、を含む積層セラミックスキャパシタ。 A ceramic sintered body having a cover layer provided on both sides as an outermost layer and a plurality of ceramic layers laminated therebetween,
First and second internal electrodes respectively formed on the plurality of ceramic layers and alternately stacked with the ceramic layers sandwiched therebetween,
First and second external electrodes formed on the outer surface of the sintered ceramic body to be connected to the first and second internal electrodes, respectively;
A multilayer ceramic capacitor comprising: an anti-oxidation electrode layer formed between the cover layer and a ceramic layer adjacent thereto and disposed so as not to contribute to capacitance.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008067606A JP2009224569A (en) | 2008-03-17 | 2008-03-17 | Laminated ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008067606A JP2009224569A (en) | 2008-03-17 | 2008-03-17 | Laminated ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009224569A true JP2009224569A (en) | 2009-10-01 |
Family
ID=41241042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008067606A Pending JP2009224569A (en) | 2008-03-17 | 2008-03-17 | Laminated ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009224569A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011139028A (en) * | 2009-12-30 | 2011-07-14 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and method of manufacturing the same |
| JP2012222276A (en) * | 2011-04-13 | 2012-11-12 | Taiyo Yuden Co Ltd | Laminated capacitor |
| JP2013150015A (en) * | 2013-05-07 | 2013-08-01 | Taiyo Yuden Co Ltd | Laminated capacitor |
| WO2013145421A1 (en) * | 2012-03-30 | 2013-10-03 | 太陽誘電株式会社 | Laminated ceramic capacitor |
| KR101462761B1 (en) * | 2013-02-13 | 2014-11-20 | 삼성전기주식회사 | Multilayer ceramic device and method for manufacturing the same |
| JP2018037492A (en) * | 2016-08-30 | 2018-03-08 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method of the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335473A (en) * | 1994-06-10 | 1995-12-22 | Murata Mfg Co Ltd | Laminated ceramic capacitor |
| JPH08273970A (en) * | 1995-03-29 | 1996-10-18 | Murata Mfg Co Ltd | Laminated ceramic electronic component |
| JP2007042743A (en) * | 2005-08-01 | 2007-02-15 | Tdk Corp | Laminated electronic part |
-
2008
- 2008-03-17 JP JP2008067606A patent/JP2009224569A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335473A (en) * | 1994-06-10 | 1995-12-22 | Murata Mfg Co Ltd | Laminated ceramic capacitor |
| JPH08273970A (en) * | 1995-03-29 | 1996-10-18 | Murata Mfg Co Ltd | Laminated ceramic electronic component |
| JP2007042743A (en) * | 2005-08-01 | 2007-02-15 | Tdk Corp | Laminated electronic part |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8331079B2 (en) | 2009-12-30 | 2012-12-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| JP2011139028A (en) * | 2009-12-30 | 2011-07-14 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and method of manufacturing the same |
| JP2012222276A (en) * | 2011-04-13 | 2012-11-12 | Taiyo Yuden Co Ltd | Laminated capacitor |
| CN105788857A (en) * | 2011-04-13 | 2016-07-20 | 太阳诱电株式会社 | Laminated capacitor |
| US8564930B2 (en) | 2011-04-13 | 2013-10-22 | Taiyo Yuden Co., Ltd. | Laminated capacitor |
| KR101323124B1 (en) | 2011-04-13 | 2013-10-30 | 다이요 유덴 가부시키가이샤 | Multilayer ceramic capacitor |
| KR101327237B1 (en) * | 2011-04-13 | 2013-11-11 | 다이요 유덴 가부시키가이샤 | Multilayer ceramic capacitor |
| US8810993B2 (en) | 2011-04-13 | 2014-08-19 | Taiyo Yuden Co., Ltd. | Laminated capacitor |
| US9287046B2 (en) | 2012-03-30 | 2016-03-15 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor |
| WO2013145421A1 (en) * | 2012-03-30 | 2013-10-03 | 太陽誘電株式会社 | Laminated ceramic capacitor |
| CN104205267A (en) * | 2012-03-30 | 2014-12-10 | 太阳诱电株式会社 | Laminated ceramic capacitor |
| KR101462761B1 (en) * | 2013-02-13 | 2014-11-20 | 삼성전기주식회사 | Multilayer ceramic device and method for manufacturing the same |
| US9455085B2 (en) | 2013-02-13 | 2016-09-27 | Samsung Electro-Mechanics Co., Ltd | Multilayer ceramic device having a crack guide pattern |
| JP2013150015A (en) * | 2013-05-07 | 2013-08-01 | Taiyo Yuden Co Ltd | Laminated capacitor |
| JP2018037492A (en) * | 2016-08-30 | 2018-03-08 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4270395B2 (en) | Multilayer ceramic electronic components | |
| JP6309991B2 (en) | Multilayer ceramic capacitor | |
| KR101565631B1 (en) | Conductive paste composition for internal electrode, multilayer ceramic electronic capacitor and fabricating method thereof | |
| JP2010092896A (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JP2007042743A (en) | Laminated electronic part | |
| JP2009224569A (en) | Laminated ceramic capacitor | |
| JP2019212746A (en) | Ceramic electronic component and manufacturing method thereof | |
| KR20140011695A (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| JP5852321B2 (en) | Multilayer ceramic capacitor | |
| JP2017212272A (en) | Multilayer ceramic capacitor | |
| CN101546648B (en) | Multilayer ceramic capacitor | |
| KR20190121158A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| KR100930192B1 (en) | Multilayer Ceramic Capacitors | |
| JP4293553B2 (en) | Multilayer electronic components and multilayer ceramic capacitors | |
| JP2010103198A (en) | Laminated ceramic capacitor and method of manufacturing the same | |
| WO2011114808A1 (en) | Laminated ceramic electronic component | |
| JP6309208B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JP5620938B2 (en) | Multilayer ceramic capacitor | |
| KR100826408B1 (en) | Multi-layered ceramic capacitor | |
| JP4335178B2 (en) | Multilayer electronic components and multilayer ceramic capacitors | |
| JP6110927B2 (en) | Multilayer ceramic capacitor | |
| JP2022073617A (en) | Multilayer ceramic capacitor | |
| US7545626B1 (en) | Multi-layer ceramic capacitor | |
| JP2006324576A (en) | Laminated electronic component | |
| WO2011114805A1 (en) | Laminated ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091126 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20100107 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20100108 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Effective date: 20100922 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20110111 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20110511 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20110518 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20110722 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| A601 | Written request for extension of time |
Effective date: 20120319 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120323 |
|
| A601 | Written request for extension of time |
Effective date: 20120420 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
| A602 | Written permission of extension of time |
Effective date: 20120425 Free format text: JAPANESE INTERMEDIATE CODE: A602 |