JP2009222835A - Method of manufacturing liquid crystal device - Google Patents

Method of manufacturing liquid crystal device Download PDF

Info

Publication number
JP2009222835A
JP2009222835A JP2008065294A JP2008065294A JP2009222835A JP 2009222835 A JP2009222835 A JP 2009222835A JP 2008065294 A JP2008065294 A JP 2008065294A JP 2008065294 A JP2008065294 A JP 2008065294A JP 2009222835 A JP2009222835 A JP 2009222835A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
alignment
potential difference
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008065294A
Other languages
Japanese (ja)
Inventor
Takahiro Shirai
孝宏 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008065294A priority Critical patent/JP2009222835A/en
Publication of JP2009222835A publication Critical patent/JP2009222835A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress display unevenness by reducing deviation of impurity ions adsorbed to a TFT substrate and an opposite substrate even when rubbing processing performed on alignment layers formed on opposite surfaces of both substrates is uneven. <P>SOLUTION: Thin film layers are formed on the TFT substrate 10 and opposite substrate 20 (S1, S11), and alignment layers 16 and 22 are formed on the thin film layers of both substrates 10 and 20 respectively (S2, S12) and subjected to rubbing processing (S3, S13). Then when a potential difference ΔVcom due to variation in common voltage measured by a liquid crystal device 1 completed in advance has a plus value, the alignment layer 16 formed on the TFT substrate 10 is heat-treated at predetermined temperature for a predetermined time based upon the potential difference ΔVcom (S5). Then both substrates 10 and 20 are stuck together with a seal material 31 interposed, and liquid crystal 32 is sealed in a region sectioned by both substrates 10 and 20 and the seal material (S21). <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、配向処理後の配向膜を加熱処理して、共通電圧の変動による電位差を縮小するようにした液晶装置の製造方法に関する。   The present invention relates to a method for manufacturing a liquid crystal device in which an alignment film after an alignment process is subjected to a heating process to reduce a potential difference due to a change in common voltage.

周知のように、液晶装置は、ガラス基板、石英基板等からなる第1の基板と第2の基板との2枚の基板間に液晶を封入して構成されており、第1の基板に、例えば薄膜トランジスタ(TFT:Thin Film Transistor)等のスイッチング素子及び画素電極をマトリクス状に配置し、第2の基板に対向電極を配置して、両基板間に介装されている液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能としている。尚、以下においては、便宜的に、第1の基板をTFT基板、第2の基板を対向基板と称する。   As is well known, a liquid crystal device is configured by sealing liquid crystal between two substrates, a first substrate and a second substrate made of a glass substrate, a quartz substrate, and the like. For example, switching elements such as thin film transistors (TFTs) and pixel electrodes are arranged in a matrix, a counter electrode is arranged on the second substrate, and the optical characteristics of the liquid crystal layer interposed between the two substrates are measured. An image can be displayed by changing it according to the image signal. In the following, for convenience, the first substrate is referred to as a TFT substrate, and the second substrate is referred to as a counter substrate.

又、TFTを配置したTFT基板と、このTFT基板に相対して配置される対向基板とは、別々に製造される。TFT基板及び対向基板は、例えばガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜が、成膜工程とフォトリソグラフィ工程とを繰り返すことで層状に形成される。その後、TFT基板及び対向基板の互いに対向する面、すなわち、液晶と接触する面に、液晶の分子を基板面に沿って配向させるための配向膜を形成し、この配向膜に、電圧無印加時の液晶分子の配列を決定させるための配向処理(ラビング処理)を施す。   In addition, the TFT substrate on which the TFT is disposed and the counter substrate disposed to face the TFT substrate are manufactured separately. The TFT substrate and the counter substrate are formed in layers by, for example, a semiconductor thin film, an insulating thin film, or a conductive thin film having a predetermined pattern on a glass or quartz substrate by repeating a film forming process and a photolithography process. Thereafter, an alignment film for aligning liquid crystal molecules along the substrate surface is formed on the surfaces of the TFT substrate and the counter substrate facing each other, that is, the surface in contact with the liquid crystal, and no voltage is applied to the alignment film. An alignment process (rubbing process) is performed to determine the alignment of the liquid crystal molecules.

次いで、一方の基板上の周縁に接着剤となるシール材を設けた後、真空注入方式では、このシール材を介してTFT基板と対向基板とを貼り合わせた後、シール材の一部に設けた切欠き部から、両基板とシール材とで囲まれた領域に液晶を注入し、最後に切欠き部を封止材で封止させて液晶装置を完成させる。又、液晶滴下方式(ODF:One Drop Fill)では、一方の基板上の周縁に接着剤となるシール材を設けた後、他方の基板を貼り合わせる前に、このシール材で囲まれた領域に、予め決められた量の液晶を滴下し、その上に他方の基板を貼り合わせることで、両基板とシール材とで囲まれた領域に液晶を封入させて液晶装置を完成させる。   Next, after providing a sealing material as an adhesive on the periphery of one substrate, in the vacuum injection method, the TFT substrate and the counter substrate are bonded together via this sealing material, and then provided on a part of the sealing material. Liquid crystal is injected from the notched portion into a region surrounded by both substrates and the sealing material, and finally the notched portion is sealed with a sealing material to complete a liquid crystal device. In addition, in the liquid crystal dropping method (ODF: One Drop Fill), after providing a sealing material as an adhesive on the peripheral edge of one substrate, before bonding the other substrate, the region surrounded by the sealing material Then, a predetermined amount of liquid crystal is dropped, and the other substrate is bonded to the liquid crystal so that the liquid crystal is sealed in a region surrounded by both the substrates and the sealing material, thereby completing the liquid crystal device.

ところで、封止材やシール材からは未硬化の成分や硬化した生成物等の不純物イオンが発生しており、この不純物イオンが液晶に混入すると、この不純物イオンが画素電極や対向電極に配向膜を介して吸着され、不純物イオンが吸着した部分に電界が集中する。その結果、画素電極と対向電極との間の電界に乱れが生じ、不純物イオンが吸着していない他の画素との輝度差が大きくなり、表示むらが発生してしまう。   By the way, an impurity ion such as an uncured component or a cured product is generated from the sealing material or the sealing material. When this impurity ion is mixed into the liquid crystal, the impurity ion is applied to the pixel electrode or the counter electrode. The electric field concentrates on the portion where the impurity ions are adsorbed. As a result, the electric field between the pixel electrode and the counter electrode is disturbed, the luminance difference from other pixels to which no impurity ions are adsorbed increases, and display unevenness occurs.

一般的には、液晶に直流成分を印加させないように、正極性画像信号と負極性画像信号の実効値が相互に一致するレベルに、対向電極に印加する所定の共通電圧(以下、最適共通電圧という)を設定する。ところが、不純物イオンの影響によって、実際に液晶容量に印加される電圧実効値が正極性書込と負極性書込とで異なってしまい、実質的な共通電圧は最適共通電圧に対して変動する。   In general, a predetermined common voltage (hereinafter referred to as an optimal common voltage) to be applied to the counter electrode at a level where the effective values of the positive image signal and the negative image signal coincide with each other so that a direct current component is not applied to the liquid crystal. Set). However, due to the influence of impurity ions, the effective voltage value actually applied to the liquid crystal capacitance differs between positive polarity writing and negative polarity writing, and the substantial common voltage varies with respect to the optimum common voltage.

このため、交流駆動にも拘わらず、液晶容量には直流成分が印加されることになり、焼き付き現象が発生すると共に、正極性書込み時と負極性書込み時とで明滅(フリッカ)が発生して、表示品位が著しく低下する。   For this reason, a DC component is applied to the liquid crystal capacitor in spite of AC driving, and a burn-in phenomenon occurs, and flickering occurs during positive polarity writing and negative polarity writing. The display quality is significantly reduced.

この対策として、例えば特許文献1(特開2001−183683号公報)には、真空注入方式で液晶を注入する切欠き部(注入口)に突起部を形成し、この切欠き部を経て液晶を、基板とシール材とで囲まれた領域に注入するに際し、この突起部により液晶の流れを遅くし、乱流の発生により流れを分散させ、液晶中に混入する不純物イオンを均一に分散させることで、表示不良の発生を抑制し、良好な表示品位を得るようにした技術が開示されている。
特開2001−183683号公報
As a countermeasure, for example, in Patent Document 1 (Japanese Patent Laid-Open No. 2001-183683), a protrusion is formed at a notch (injection port) for injecting liquid crystal by a vacuum injection method, and the liquid crystal is passed through this notch. When injecting into the region surrounded by the substrate and the sealing material, this projection slows the flow of liquid crystal, disperses the flow due to the generation of turbulent flow, and uniformly disperses impurity ions mixed in the liquid crystal Thus, a technique is disclosed in which the occurrence of display defects is suppressed and good display quality is obtained.
JP 2001-183683 A

ところで、TFT基板と対向基板とに各々形成されている配向膜に施す配向処理(ラビング処理)に起因して、不純物イオンの吸着量に差が生じることが知られている。すなわち、両基板の配向膜に施す配向処理(ラビング処理)が不均一の場合、両基板間で不純物イオンの吸着量に差が生じ、最適共通電圧が変動することにより電位差ΔVcom(Vcomシフト)が生じる。   Incidentally, it is known that there is a difference in the amount of impurity ions adsorbed due to the alignment treatment (rubbing treatment) applied to the alignment films formed on the TFT substrate and the counter substrate, respectively. That is, when the alignment treatment (rubbing treatment) applied to the alignment films on both substrates is non-uniform, a difference occurs in the amount of impurity ions adsorbed between the two substrates, and the potential difference ΔVcom (Vcom shift) is caused by fluctuations in the optimum common voltage. Arise.

TFT基板と対向基板とは製造プロセスが相違しているため、両基板に形成されている配向膜に施すラビング処理を均一に行うことは困難であり、ある程度の電位差ΔVcomが発生する。そして、この電位差ΔVcomが大きくなると、不純物イオンの吸着が加速されて表示むらが発生してしまう。   Since the manufacturing process is different between the TFT substrate and the counter substrate, it is difficult to uniformly perform the rubbing treatment applied to the alignment films formed on both substrates, and a certain potential difference ΔVcom is generated. When the potential difference ΔVcom increases, the impurity ion adsorption is accelerated and display unevenness occurs.

しかし、上述した文献に開示されている技術では、液晶を注入する際に乱流を発生させて、液晶中に混入する不純物イオンを均一に分散させるようにしているに過ぎないため、TFT基板と対向基板とに各々形成されている配向膜に施す配向処理が不均一の場合は、両基板に対する不純物イオンの吸着量に差が生じてしまい、表示むらの発生を抑制することはできない。   However, in the technique disclosed in the above-described document, turbulent flow is generated when liquid crystal is injected, and impurity ions mixed in the liquid crystal are merely uniformly dispersed. If the alignment treatment applied to the alignment films formed on the opposite substrate is not uniform, a difference occurs in the amount of impurity ions adsorbed on both substrates, and the occurrence of display unevenness cannot be suppressed.

又、上述した文献に開示されている技術は、真空注入方式には適用できるが、液晶滴下方式には適用することはできず、汎用性に欠ける問題がある。   Further, the technique disclosed in the above-mentioned document can be applied to the vacuum injection method, but cannot be applied to the liquid crystal dropping method, and there is a problem of lack of versatility.

本発明は、上記事情に鑑み、第1の基板と第2の基板との各対向面に形成されている配向膜に施す配向処理(ラビング処理)が不均一であっても、両基板に対する不純物イオンの吸着量の偏りを少なくし、共通電圧の変動による電位差を小さくして、表示むらの発生を抑制することができ、良好な表示品位を得ることのできる液晶装置の製造方法を提供することを目的とする。   In view of the above circumstances, the present invention provides an impurity for both substrates even when the alignment treatment (rubbing treatment) applied to the alignment films formed on the opposing surfaces of the first substrate and the second substrate is not uniform. To provide a method of manufacturing a liquid crystal device capable of reducing unevenness in the amount of adsorbed ions, reducing a potential difference due to a change in common voltage, suppressing occurrence of display unevenness, and obtaining good display quality. With the goal.

上記目的を達成するため本発明による第1の液晶装置の製造方法は、第1の基板と第2の基板とに薄膜層を形成する薄膜形成工程と、前記両基板の前記薄膜層上に配向膜をそれぞれ形成する配向膜形成工程と、前記各配向膜を配向処理する配向処理工程と、配向処理後の前記配向膜の一方を加熱処理する加熱処理工程と、前記第1の基板と前記第2の基板とを前記両配向膜を対向させてシール材を介して貼り合わせる基板貼り合わせ工程と、前記両基板と前記シール材とで区画された領域に液晶を封止する液晶封止工程とを備え、前記加熱処理工程では、完成された液晶装置で測定した共通電圧の変動による電位差に基づき、前記第1の基板に形成されている配向膜と前記第2の基板に形成されている配向膜との一方を選択して加熱処理することを特徴とする。   In order to achieve the above object, a method of manufacturing a first liquid crystal device according to the present invention includes a thin film forming step of forming a thin film layer on a first substrate and a second substrate, and alignment on the thin film layer of both substrates. An alignment film forming step for forming each film; an alignment treatment step for aligning each alignment film; a heat treatment step for heat-treating one of the alignment films after the alignment treatment; the first substrate; A substrate bonding step in which the two alignment films are bonded to each other through a sealing material, and a liquid crystal sealing step in which liquid crystal is sealed in a region defined by the both substrates and the sealing material. And in the heat treatment step, an alignment film formed on the first substrate and an alignment formed on the second substrate based on a potential difference due to a change in common voltage measured with a completed liquid crystal device Select one of the membrane and heat treatment And wherein the door.

このような構成では、完成された液晶装置で測定した共通電圧の変動による電位差に基づき、第1の基板に形成されている配向膜と第2の基板に形成されている配向膜との一方を選択して加熱処理することで、液晶に混入されている不純物イオンの前記第1の基板と前記第2の基板とに対する吸着量の偏りが少なくなり、第1の基板と第2の基板との各対向面に形成されている配向膜に施す配向処理が不均一であっても、電位差が小さなるため、表示むらの発生が抑制され、良好な表示品位を得ることができる。   In such a configuration, one of the alignment film formed on the first substrate and the alignment film formed on the second substrate is based on the potential difference due to the variation of the common voltage measured with the completed liquid crystal device. By selectively performing the heat treatment, the bias of the adsorption amount of the impurity ions mixed in the liquid crystal with respect to the first substrate and the second substrate is reduced, and the first substrate and the second substrate can be reduced. Even if the alignment treatment applied to the alignment film formed on each facing surface is non-uniform, since the potential difference is small, the occurrence of display unevenness can be suppressed and good display quality can be obtained.

第2の液晶装置の製造方法は、第1の液晶装置の製造方法において、前記加熱処理工程で実行される加熱処理は200〜230℃の範囲内で行なわれることを特徴とする。   The second liquid crystal device manufacturing method is characterized in that, in the first liquid crystal device manufacturing method, the heat treatment performed in the heat treatment step is performed within a range of 200 to 230 ° C.

実験によれば、配向膜を200〜230℃の範囲で加熱することで、電位差を縮小させることができることが解明された。そのため、この温度範囲で配向膜を加熱処理することで、表示むらの発生が抑制され、良好な表示品位を得ることができる。   According to experiments, it has been clarified that the potential difference can be reduced by heating the alignment film in the range of 200 to 230 ° C. Therefore, by performing the heat treatment on the alignment film in this temperature range, occurrence of display unevenness can be suppressed and good display quality can be obtained.

第3の液晶装置の製造方法は、第1或いは第2の液晶装置の製造方法において、前記第1の基板に形成されている薄膜層が画素電極を有し、前記第2の基板に形成されている薄膜層が対向電極を有しており、前記加熱処理工程は、前記電位差がプラス値の場合は前記第1の基板に形成されている配向膜を加熱処理し、前記電位差がマイナス値の場合は前記第2基板に形成されている配向膜を加熱処理することを特徴とする。   The third liquid crystal device manufacturing method is the first or second liquid crystal device manufacturing method, wherein the thin film layer formed on the first substrate has a pixel electrode and is formed on the second substrate. The thin film layer has a counter electrode, and the heat treatment step heats the alignment film formed on the first substrate when the potential difference is a positive value, and the potential difference is a negative value. In this case, the alignment film formed on the second substrate is heat-treated.

実験によれば、電位差がプラス値の場合、第1の基板に形成されている画素電極側に不純物イオンが偏って吸着され、電位差がマイナス値の場合、第2の基板に形成されている対向電極側に不純物イオンが偏って吸着されることが解明された。そして、電位差がプラス値の場合は第1の基板の配向膜を加熱処理し、電位差がマイナス値の場合は第2基板の配向膜を加熱処理することで電位差が縮小されことも解明された。従って、電位差がプラス値の場合は第1の基板の配向膜を加熱処理し、電位差がマイナス値の場合は第2基板の配向膜を加熱処理することで、表示むらの発生が抑制されて、良好な表示品位を得ることができる。   According to the experiment, when the potential difference is a positive value, the impurity ions are biased and adsorbed to the pixel electrode side formed on the first substrate, and when the potential difference is a negative value, the opposing surface formed on the second substrate. It was clarified that impurity ions are adsorbed unevenly on the electrode side. It was also elucidated that the potential difference is reduced by heat-treating the alignment film of the first substrate when the potential difference is positive, and heat-treating the alignment film of the second substrate when the potential difference is negative. Therefore, when the potential difference is a positive value, the alignment film of the first substrate is heat-treated, and when the potential difference is a negative value, the alignment film of the second substrate is heat-treated, thereby suppressing display unevenness. Good display quality can be obtained.

以下、図面に基づいて本発明の一実施形態を説明する。図1は液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図、図2はTFT基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置であって、図1のH−H'断面図である。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a plan view of the liquid crystal device viewed from the counter substrate side together with the components formed thereon, and FIG. 2 is a liquid crystal device after the assembly process for sealing the liquid crystal by bonding the TFT substrate and the counter substrate together. FIG. 2 is a cross-sectional view taken along line HH ′ of FIG. 1.

図1、図2に示すように、液晶装置1は、第1の基板としての透明なTFT基板10と、これに対向配置される第2の基板としての透明な対向基板20とを有し、両基板10,20の対向面間の画像表示領域10aの周囲に設けたシール領域が、シール材31を介して貼り合わされている。尚、図示しないが両基板10,20の外表面に偏光板(図示せず)が配設されている。   As shown in FIG. 1 and FIG. 2, the liquid crystal device 1 has a transparent TFT substrate 10 as a first substrate and a transparent counter substrate 20 as a second substrate disposed opposite thereto, A seal region provided around the image display region 10 a between the opposing surfaces of both the substrates 10 and 20 is bonded via a seal material 31. Although not shown, polarizing plates (not shown) are disposed on the outer surfaces of both substrates 10 and 20.

又、この両基板10,20の対向面間とシール材31とで囲まれた領域内に液晶32が挟持されている。本実施形態では、液晶32が、周知の液晶滴下方式(ODF)を用いて供給されている。液晶32を封止する方法としては、液晶滴下方式以外に、両基板10,20をシール材31を介して貼り合わせた後に、このシール材31に形成されている注入口から液晶32を注入し、所定に注入した後、注入口を封止する真空注入方式が知られている。液晶滴下方式(ODF)では、両基板10,20を貼り合わせる前に、液晶32をシール材31で囲まれた領域に予め滴下しておくため、真空注入方式のようにシール材31に液晶を注入するための切欠きを形成する必要がない。   A liquid crystal 32 is sandwiched in a region surrounded by the sealing material 31 between the opposing surfaces of the substrates 10 and 20. In the present embodiment, the liquid crystal 32 is supplied using a known liquid crystal dropping method (ODF). As a method of sealing the liquid crystal 32, in addition to the liquid crystal dropping method, after the substrates 10 and 20 are bonded together via the sealing material 31, the liquid crystal 32 is injected from the injection port formed in the sealing material 31. A vacuum injection method is known in which an injection port is sealed after predetermined injection. In the liquid crystal dropping method (ODF), the liquid crystal 32 is dropped in advance on a region surrounded by the sealing material 31 before the substrates 10 and 20 are bonded together. There is no need to form a notch for injection.

又、対向基板20の4隅には、上下導通材56が設けられており、TFT基板10に設けられた上下導通端子57と対向基板20に設けられた対向電極21との間で電気的に導通されている。又、シール材31が配置されたシール領域の内側に並行して、画像表示領域10aを規定する遮光性の周辺遮光膜58が対向基板20側に設けられている。又、画像表示領域の周辺に広がる周辺領域のうち、シール材31が配置されたシール領域の外側部分には、データ線駆動回路61及び外部回路接続端子62がTFT基板10の一辺に沿って設けられており、走査線駆動回路63が、この一辺に隣接する2辺に沿って設けられている。更に、TFT基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路63間を電気的に接続するための複数の配線64が設けられている。尚、走査線駆動回路63、及び配線64は、シール材31の内側の周辺遮光膜58に対向する位置に配設されている。   In addition, vertical conduction members 56 are provided at the four corners of the counter substrate 20, and are electrically connected between the vertical conduction terminals 57 provided on the TFT substrate 10 and the counter electrode 21 provided on the counter substrate 20. Conducted. In addition, a light-shielding peripheral light-shielding film 58 that defines the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 31 is disposed. In addition, a data line driving circuit 61 and an external circuit connection terminal 62 are provided along one side of the TFT substrate 10 on the outer side of the sealing area where the sealing material 31 is arranged in the peripheral area extending around the image display area. The scanning line driving circuit 63 is provided along two sides adjacent to the one side. Further, on the remaining side of the TFT substrate 10, a plurality of wirings 64 are provided for electrically connecting the scanning line driving circuits 63 provided on both sides of the image display region 10a. Note that the scanning line driving circuit 63 and the wiring 64 are disposed at positions facing the peripheral light shielding film 58 inside the sealing material 31.

更に、TFT基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に配向膜16が形成され、他方、対向基板20の最上層部分に配向膜22が形成されており、この両配向膜16,22間で、所定の配向状態が設定される。この配向膜16,22は、ポリイミド樹脂等の配向性高分子からなり、印刷等により塗布されて形成された後、ラビング処理が施されて電圧無印加時の液晶分子の配列が整えられる。   Further, on the TFT substrate 10, an alignment film 16 is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line, and the like are formed. On the other hand, the uppermost layer portion of the counter substrate 20 is formed. An alignment film 22 is formed, and a predetermined alignment state is set between the alignment films 16 and 22. The alignment films 16 and 22 are made of an alignment polymer such as polyimide resin, and are formed by being applied by printing or the like, and then subjected to a rubbing process to arrange the alignment of liquid crystal molecules when no voltage is applied.

又、外部回路接続端子62には、図示しないフレキシブル配線基板(FPC)が電気的に接続されており、このフレキシブル基板から外部回路接続端子62を介して供給される画像情報に基づいて、画像表示領域10aに画像が表示される。   Further, a flexible wiring board (FPC) (not shown) is electrically connected to the external circuit connection terminal 62, and an image display is performed based on image information supplied from the flexible board via the external circuit connection terminal 62. An image is displayed in the area 10a.

本実施形態では、ロット生産するに際し、最初の液晶装置1の最適共通電圧の変動値である電位差ΔVcom[V]を調べる。すなわち、図3(a)に示すように、TFT基板10の画素電極9aと対向基板20の対向電極21との間に封止されている液晶32に、この液晶32を封止する工程で、シール材31から流れる微量の不純物イオンIが混入される。液晶32に不純物イオンIが混入されても、両基板10,20に形成されている配向膜16,22に対してラビング処理が均一に施されていれば、設定通りの交流電圧が両電極9a,21間に印加されるため不純物イオンIが各電極9a,21上に吸着することはない。   In the present embodiment, the potential difference ΔVcom [V], which is the fluctuation value of the optimum common voltage of the first liquid crystal device 1, is examined during the lot production. That is, as shown in FIG. 3A, in the step of sealing the liquid crystal 32 to the liquid crystal 32 sealed between the pixel electrode 9a of the TFT substrate 10 and the counter electrode 21 of the counter substrate 20, A small amount of impurity ions I flowing from the sealing material 31 are mixed. Even if the impurity ions I are mixed in the liquid crystal 32, if the rubbing process is uniformly performed on the alignment films 16 and 22 formed on both the substrates 10 and 20, an alternating voltage as set is applied to both electrodes 9a. , 21, the impurity ions I are not adsorbed on the electrodes 9 a, 21.

しかし、両配向膜16,22に対するラビング処理が不均一の場合、両電極9a,21間に印加される交流電圧のバランスが崩れ、図3(b)に示すように、不純物イオンIがそのイオンの性質によって何れかの電極(図においては画素電極9a)に偏って吸着される。何れかの電極(図においては画素電極9a)に不純物イオンIが偏って吸着され、その偏りが大きくなると、電極9a,21間に映像信号に応じた交流電圧を印加しても、液晶32に印加される電圧は電極(図においては画素電極9a)上に吸着された不純物イオンIの影響を受けるため、実際とは異なる電圧によって液晶分子の配向が制御されてしまう。   However, when the rubbing process for the alignment films 16 and 22 is not uniform, the balance of the AC voltage applied between the electrodes 9a and 21 is lost, and as shown in FIG. Depending on the nature of the electrode, it is adsorbed biased to any of the electrodes (pixel electrode 9a in the figure). Impurity ions I are biased and adsorbed to any one of the electrodes (pixel electrode 9a in the figure), and when the bias is increased, the liquid crystal 32 is applied even if an AC voltage corresponding to a video signal is applied between the electrodes 9a and 21. Since the applied voltage is affected by the impurity ions I adsorbed on the electrode (pixel electrode 9a in the figure), the orientation of the liquid crystal molecules is controlled by a voltage different from the actual voltage.

図4に示すように、実験によれば、TFT基板10側に不純物イオンIが偏って吸着されると、電位差ΔVcomの測定値がプラスとなり、対向基板20側に不純物イオンIが偏って吸着されると、電位差ΔVcomの測定値がマイナスとなる。又、電位差ΔVcomがプラス値の場合、TFT基板10に形成されている配向膜16を加熱処理することで、不純物イオンIの偏った吸着が改善され、同図(a)に示すように、電位差ΔVcomが、予め設定されているプラス側許容レベル内に収められる。又、電位差ΔVcomがマイナス値の場合、対向基板20に形成されている配向膜22を加熱処理することで、不純物イオンIの偏った吸着が改善され、同図(b)に示すように、電位差ΔVcomが、予め設定されているマイナス側許容レベルに納められる。   As shown in FIG. 4, according to the experiment, when the impurity ions I are adsorbed unevenly on the TFT substrate 10 side, the measured value of the potential difference ΔVcom becomes positive, and the impurity ions I are adsorbed unevenly on the counter substrate 20 side. Then, the measured value of the potential difference ΔVcom becomes negative. In addition, when the potential difference ΔVcom is a positive value, the alignment film 16 formed on the TFT substrate 10 is heated to improve the uneven adsorption of the impurity ions I. As shown in FIG. ΔVcom falls within a preset positive allowable level. In addition, when the potential difference ΔVcom is a negative value, the alignment film 22 formed on the counter substrate 20 is heated to improve the uneven adsorption of the impurity ions I. As shown in FIG. ΔVcom is set to a preset negative allowable level.

又、図4に示すように、配向膜16,22を200[℃]以上の温度で1時間で加熱することで、電位差ΔVcomが許容レベル内に収まるように改善される。更に、加熱温度が230[℃]以上では、電位差ΔVcomはほぼ横ばいとなっている。以上のことから、加熱温度は、加熱時間を1時間とした場合、200〜230[℃]が好ましいと考えられる。尚、この加熱温度(200〜230[℃])は、各基板10,20に熱害を及ぼすことのない温度範囲である。   Further, as shown in FIG. 4, the alignment films 16 and 22 are heated at a temperature of 200 [° C.] or more for 1 hour, so that the potential difference ΔVcom is improved to be within an allowable level. Further, when the heating temperature is 230 [° C.] or more, the potential difference ΔVcom is almost flat. From the above, it is considered that the heating temperature is preferably 200 to 230 [° C.] when the heating time is 1 hour. The heating temperature (200 to 230 [° C.]) is a temperature range that does not cause thermal damage to the substrates 10 and 20.

従って、予め液晶装置1で測定した電位差ΔVcomと、この電位差ΔVcomに対して、配向膜16或いは22を、どの程度の温度及び時間で加熱すれば良いかのデータを予め実験などで取得しておくことで、液晶装置1をロット生産するに際し、最初の液晶装置1から電位差ΔVcomを計測するだけで、基板10,20に形成されている配向膜16,22の何れかを加熱処理する必要があるか否かを判断できると共に、加熱処理する場合には、その加熱温度と加熱時間とを一義的に設定することができる。   Therefore, the potential difference ΔVcom measured in advance by the liquid crystal device 1 and data on how much temperature and time the alignment film 16 or 22 should be heated with respect to the potential difference ΔVcom are acquired in advance through experiments or the like. Thus, when the liquid crystal device 1 is produced in a lot, it is necessary to heat the alignment films 16 and 22 formed on the substrates 10 and 20 only by measuring the potential difference ΔVcom from the first liquid crystal device 1. It can be determined whether or not the heating temperature and the heating time can be uniquely set when the heat treatment is performed.

例えば、図4(a)に示すように、測定した電位差ΔVcomが+0.14[V]の場合、TFT基板10の配向膜16を200〜230[℃/1h]で加熱することで、電位差ΔVcomをプラス側許容レベル内に収めることができる。又、同図(b)に示すように、測定した電位差ΔVcomが−0.14[V]の場合、対向基板20の配向膜22を200〜230[℃/1h]で加熱することで、電位差ΔVcomをマイナス側許容レベル内に収めることができる。   For example, as shown in FIG. 4A, when the measured potential difference ΔVcom is +0.14 [V], the potential difference ΔVcom is obtained by heating the alignment film 16 of the TFT substrate 10 at 200 to 230 [° C./1 h]. Can be within the allowable level on the plus side. Further, as shown in FIG. 4B, when the measured potential difference ΔVcom is −0.14 [V], the potential difference ΔVcom is reduced by heating the alignment film 22 of the counter substrate 20 at 200 to 230 [° C./1 h]. Can be within the tolerance level on the minus side.

このTFT基板10と対向基板20は、複数枚取りできる大型基板100,200(図7参照)の状態で、別々の処理工程(前処理工程)を経て製造される。最初の液晶装置1で測定した電位差ΔVcomがプラス側許容レベルよりもブラス値の場合、その値に応じた加熱温度、及び加熱時間を設定し、前処理工程において、TFT基板10が形成される側の大型基板100に形成されている配向膜16を加熱処理する。一方、最初の液晶装置1で測定した電位差ΔVcomがマイナス側許容レベルよりもマイナス値の場合、その値に応じた加熱温度、及び加熱時間を設定し、前処理工程において、対向基板20が形成される側の大型基板200に形成されている配向膜22を加熱処理する。従って、電位差ΔVcomが許容レベル内のときは、両大型基板100,200に形成されている配向膜16,22を加熱処理する必要はない。   The TFT substrate 10 and the counter substrate 20 are manufactured through separate processing steps (pre-processing steps) in the state of large substrates 100 and 200 (see FIG. 7) that can be obtained in plural. When the potential difference ΔVcom measured by the first liquid crystal device 1 is a brass value that is higher than the plus-side allowable level, a heating temperature and a heating time corresponding to the value are set, and the TFT substrate 10 is formed in the pretreatment process. The alignment film 16 formed on the large substrate 100 is heat-treated. On the other hand, when the potential difference ΔVcom measured by the first liquid crystal device 1 is a negative value from the negative allowable level, the heating temperature and the heating time are set according to the values, and the counter substrate 20 is formed in the pretreatment process. The alignment film 22 formed on the large substrate 200 on the other side is subjected to heat treatment. Therefore, when the potential difference ΔVcom is within an allowable level, it is not necessary to heat the alignment films 16 and 22 formed on both large substrates 100 and 200.

以下、液晶装置1の製造工程について説明する。ロット生産を行なうに際し、最初に完成した液晶装置1の電位差ΔVcomを測定し、この電位差ΔVcomがプラス側許容レベルよりもプラス値を示している場合、図5に示すフローチャートに従って、液晶装置1を製造する。一方、電位差ΔVcomがマイナス側許容レベルよりもマイナス値を示している場合、図6に示すフローチャートに従って、液晶装置1を製造する。尚、電位差ΔVcomが許容レベル以内の場合は、加熱処理が不要であり、通常の製造工程で液晶装置1を製造することができるため、説明を省略する。   Hereinafter, the manufacturing process of the liquid crystal device 1 will be described. When the lot production is performed, the potential difference ΔVcom of the liquid crystal device 1 completed first is measured, and when the potential difference ΔVcom is a positive value than the plus side allowable level, the liquid crystal device 1 is manufactured according to the flowchart shown in FIG. To do. On the other hand, when the potential difference ΔVcom shows a negative value from the negative allowable level, the liquid crystal device 1 is manufactured according to the flowchart shown in FIG. When the potential difference ΔVcom is within an allowable level, the heat treatment is unnecessary, and the liquid crystal device 1 can be manufactured through a normal manufacturing process, and thus the description thereof is omitted.

先ず、電位差ΔVcomがプラス側許容レベルよりもプラス値を示した場合の製造工程について、図5のフローチャートを参照して説明する。   First, a manufacturing process in the case where the potential difference ΔVcom shows a positive value with respect to the positive side allowable level will be described with reference to the flowchart of FIG.

前処理工程では、ステップS1で大型基板100(図7参照)の表面に、複数に分割することでTFT基板10となる多層薄膜層を成膜する(薄膜形成工程)。   In the pretreatment process, a multilayer thin film layer that becomes the TFT substrate 10 is formed on the surface of the large-sized substrate 100 (see FIG. 7) in step S1 by being divided into a plurality of parts (thin film forming process).

次いで、ステップS2で、大型基板100の表面に配向膜16を全面に亘って形成し(配向膜形成工程)、続く、ステップS3で、この配向膜16に対してラビング処理を施す(配向処理工程)。そして、ステップS4で、大型基板100を洗浄して、ラビング処理によって生じた塵埃を除去する。   Next, in step S2, the alignment film 16 is formed over the entire surface of the large substrate 100 (alignment film forming process), and in step S3, the alignment film 16 is rubbed (alignment process process). ). In step S4, the large substrate 100 is washed to remove dust generated by the rubbing process.

その後、ステップS5へ進み、大型基板100の表面に形成されている配向膜16を加熱処理する(加熱処理工程)。図7に示すように、この加熱処理は、クリーンオーブン等の加熱手段を用いて配向膜16の表面を、予め設定されている加熱温度、及び加熱時間に従い加熱することで行なう。尚、上述したように、この加熱時間、及び加熱温度は、最初の液晶装置1から測定した電位差ΔVcomに基づいて設定されている。   Then, it progresses to step S5 and heat-processes the alignment film 16 currently formed in the surface of the large sized board | substrate 100 (heat processing process). As shown in FIG. 7, this heat treatment is performed by heating the surface of the alignment film 16 according to a preset heating temperature and heating time using a heating means such as a clean oven. As described above, the heating time and the heating temperature are set based on the potential difference ΔVcom measured from the first liquid crystal device 1.

次いで、ステップS6へ進み、大型基板100の外周、及びTFT基板10となる領域にシール材31を、印刷などの手段により塗布する。このシール材31は接着剤であり、後述する他方の大型基板200を貼り合わせた際に、このシール材31を介して両基板100,200の貼り合わせが保持される。   Next, the process proceeds to step S6, and the sealing material 31 is applied to the outer periphery of the large substrate 100 and the region to be the TFT substrate 10 by means such as printing. The sealing material 31 is an adhesive, and when the other large substrate 200 described later is bonded, the bonding of the two substrates 100 and 200 is held via the sealing material 31.

以上により、TFT基板10を複数枚有する大型基板100の前処理工程が完了する。次に、対向基板20となる他の大型基板200の前処理工程について説明する。   Thus, the pretreatment process for the large substrate 100 having a plurality of TFT substrates 10 is completed. Next, a pretreatment process of another large substrate 200 that becomes the counter substrate 20 will be described.

この大型基板200を製造する前処理工程では、先ず、ステップS11で、大型基板200の表面に、周知の成膜工程により対向電極21等の対向基板20の構成要素となる薄膜層を全面に亘って成膜する(薄膜形成工程)。   In the pretreatment process for manufacturing the large substrate 200, first, in step S11, a thin film layer that is a constituent element of the counter substrate 20 such as the counter electrode 21 is formed on the entire surface of the large substrate 200 by a known film formation process. To form a film (thin film forming step).

次いで、ステップS12で大型基板200の対向面全体に配向膜22を形成し(配向膜形成工程)、ステップS13で、この配向膜22にラビング処理を施す(配向処理工程)。そして、ステップS14へ進み、この大型基板200を洗浄して、ラビング処理によって生じた塵埃を除去する。   Next, in step S12, the alignment film 22 is formed on the entire opposing surface of the large substrate 200 (alignment film forming process), and in step S13, the alignment film 22 is rubbed (alignment process process). And it progresses to step S14, this large-sized board | substrate 200 is wash | cleaned, and the dust produced by the rubbing process is removed.

次いで、ステップS16へ進み、対向基板20の表示領域となる部位のほぼ中央に液晶32を適量滴下する。以上により、対向基板20を複数枚有する大型基板200の前処理工程が完了する。   Next, the process proceeds to step S <b> 16, and an appropriate amount of liquid crystal 32 is dropped on the approximate center of the portion that becomes the display area of the counter substrate 20. Thus, the pretreatment process for the large substrate 200 having a plurality of counter substrates 20 is completed.

次に、後処理工程が行なわれる。後処理工程では、先ず、ステップS21で、前処理工程の終了した両大型基板100,200を真空チャンバ内で、両基板100,200に形成されたアライメントマークを基準に位置合わせし、真空環境下で貼り合わせる(基板貼り合わせ工程)。すると、液晶32がシール材31で囲まれた領域に広がり液晶層が形成される。   Next, a post-processing step is performed. In the post-processing step, first, in step S21, both large substrates 100 and 200 that have completed the pre-processing step are aligned in the vacuum chamber with reference to the alignment marks formed on both the substrates 100 and 200, and in a vacuum environment. (Board bonding process) Then, the liquid crystal 32 spreads in a region surrounded by the sealing material 31 and a liquid crystal layer is formed.

次いで、所定に貼り合わされた大型基板100,200を真空チャンバから取出す。すると、シール材31で囲まれた領域、すなわち液晶層は真空状態が保持されているため、両大型基板100,200は大気圧により加圧され、液晶層内に液晶32が均一に分布された状態で封止される(液晶封止工程)。その後、シール材31を所定に硬化させた後、貼り合わされている大型基板100,200を、液晶装置1毎に分断して、後処理工程を修了する。   Next, the large substrates 100 and 200 bonded to each other are taken out from the vacuum chamber. Then, since the area surrounded by the sealing material 31, that is, the liquid crystal layer is kept in a vacuum state, both large substrates 100 and 200 are pressurized by atmospheric pressure, and the liquid crystal 32 is uniformly distributed in the liquid crystal layer. It is sealed in a state (liquid crystal sealing step). Then, after the sealing material 31 is cured to a predetermined level, the large substrates 100 and 200 that are bonded together are divided for each liquid crystal device 1 to complete the post-processing process.

一方、ロット生産を行なうに際し、最初に完成した液晶装置1の電位差ΔVcomがマイナス側許容レベルよりもマイナス値を示している場合は、図6に示すフローチャートに従って、液晶装置1を製造する。   On the other hand, when the lot production is performed, if the potential difference ΔVcom of the liquid crystal device 1 that has been completed first is more negative than the negative side allowable level, the liquid crystal device 1 is manufactured according to the flowchart shown in FIG.

尚、前処理工程におけるTFT基板10を複数枚取りする大型基板100の製造工程は、ステップS1〜S4までは上述と同じ処理が行なわれ、その後、配向膜16を加熱処理することなく、ステップS6へ進み、シール材31を所定に形成して、大型基板100の前処理工程を終了する。   The manufacturing process of the large-sized substrate 100 that takes a plurality of TFT substrates 10 in the pretreatment process is performed in the same manner as described above from step S1 to S4, and then the alignment film 16 is not subjected to heat treatment, and step S6 is performed. Then, the sealing material 31 is formed in a predetermined manner, and the pretreatment process of the large substrate 100 is completed.

次に、対向基板20となる他の大型基板200の前処理工程について説明する。この大型基板200を製造する前処理工程のステップS11〜S14は、上述と同じ処理が行なわれ、ステップS15へ進み、大型基板200の表面に形成されている配向膜22を加熱処理する(加熱処理工程)。   Next, a pretreatment process of another large substrate 200 that becomes the counter substrate 20 will be described. In steps S11 to S14 of the pretreatment process for manufacturing the large substrate 200, the same processing as described above is performed, the process proceeds to step S15, and the alignment film 22 formed on the surface of the large substrate 200 is heated (heating process). Process).

図7に示すように、この加熱処理は、クリーンオーブン等の加熱手段を用いて配向膜22の表面を所定に加熱する。尚、上述したように、加熱処理に要する時間、及び温度は、最初の液晶装置1から測定した電位差ΔVcomに基づいて設定される。   As shown in FIG. 7, in this heat treatment, the surface of the alignment film 22 is heated to a predetermined level using a heating means such as a clean oven. As described above, the time and temperature required for the heat treatment are set based on the potential difference ΔVcom measured from the first liquid crystal device 1.

次いで、ステップS16へ進み、対向基板20の表示領域となる部位のほぼ中央に液晶32を適量滴下して、対向基板20を複数枚有する大型基板200の前処理工程が完了する。尚、ステップS21,S22で行なわれる後処理工程は、上述した通りであるため、説明を省略する。   Next, the process proceeds to step S16, and an appropriate amount of the liquid crystal 32 is dropped on substantially the center of the portion to be the display area of the counter substrate 20 to complete the pretreatment process of the large substrate 200 having a plurality of counter substrates 20. In addition, since the post-processing process performed by step S21, S22 is as above-mentioned, description is abbreviate | omitted.

このように、本実施形態では、TFT基板10と対向基板20の各対向面にそれぞれ形成されている配向膜16,22に施されたラビング処理が不均一であっても、予め測定した電位差ΔVcomに基づき、TFT基板10に形成されている配向膜16と対向基板20に形成されている配向膜22との一方を所定に加熱処理することで、両基板10,20の電極9a,21に吸着される不純物イオンの偏りが改善されて、この電位差ΔVcomを許容レベル内に収めることができるようになるため、表示むらの発生が抑制され、良好な表示品位を得ることができる。   Thus, in this embodiment, even if the rubbing process applied to the alignment films 16 and 22 formed on the opposing surfaces of the TFT substrate 10 and the counter substrate 20 is not uniform, the potential difference ΔVcom measured in advance is measured. On the basis of the above, one of the alignment film 16 formed on the TFT substrate 10 and the alignment film 22 formed on the counter substrate 20 is subjected to predetermined heat treatment so that the electrodes 9a and 21 of both the substrates 10 and 20 are adsorbed. As a result, the potential difference ΔVcom can be kept within the permissible level, so that the occurrence of display unevenness can be suppressed and a good display quality can be obtained.

本発明による液晶装置は、TFTアクティブマトリクス駆動方式の液晶装置以外に、パッシブマトリックス型の液晶装置、TFD(薄型ダイオード)をスイッチング素子として備えた液晶装置であっても良い。   The liquid crystal device according to the present invention may be a liquid crystal device having a passive matrix type liquid crystal device or a TFD (thin diode) as a switching element in addition to the TFT active matrix driving type liquid crystal device.

液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図The top view which looked at the liquid crystal device from the counter substrate side with each component formed on it 図1のH−H'断面図HH 'sectional view of FIG. 不純物イオンと表示むらとの関係を示す説明図Explanatory diagram showing the relationship between impurity ions and display unevenness (a)は電位差がプラス値を示した場合のTFT基板の加熱温度と電位差の変化との関係を示す特性図、(b)は電位差がマイナス値を示した場合の対向基板の加熱温度と電位差の変化との関係を示す特性図(A) is a characteristic diagram showing the relationship between the heating temperature of the TFT substrate when the potential difference shows a positive value and the change in the potential difference, and (b) shows the heating temperature and potential difference of the counter substrate when the potential difference shows a negative value. Chart showing the relationship with changes 電位差がプラス値を示した場合の液晶装置の製造工程を示すフローチャートFlowchart showing the manufacturing process of the liquid crystal device when the potential difference shows a positive value 電位差がマイナス値を示した場合の液晶装置の製造工程を示すフローチャートFlowchart showing the manufacturing process of the liquid crystal device when the potential difference shows a negative value 大型基板に形成されている配向膜の加熱処理を説明する側面図Side view explaining heat treatment of alignment film formed on large substrate

符号の説明Explanation of symbols

1…液晶装置、9a…画素電極、10…TFT基板、16,22…配向膜、20…対向基板、21…対向電極、31…シール材、32…液晶、100,200…大型基板、I…不純物イオン、ΔVcom…電位差 DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 9a ... Pixel electrode, 10 ... TFT substrate, 16, 22 ... Orientation film, 20 ... Counter substrate, 21 ... Counter electrode, 31 ... Sealing material, 32 ... Liquid crystal, 100, 200 ... Large substrate, I ... Impurity ions, ΔVcom… potential difference

Claims (3)

第1の基板と第2の基板とに薄膜層を形成する薄膜形成工程と、
前記両基板の前記薄膜層上に配向膜をそれぞれ形成する配向膜形成工程と、
前記各配向膜を配向処理する配向処理工程と、
配向処理後の前記配向膜の一方を加熱処理する加熱処理工程と、
前記第1の基板と前記第2の基板とを前記両配向膜を対向させてシール材を介して貼り合わせる基板貼り合わせ工程と、
前記両基板と前記シール材とで区画された領域に液晶を封止する液晶封止工程と
を備え、
前記加熱処理工程では、完成された液晶装置で測定した共通電圧の変動による電位差に基づき、前記第1の基板に形成されている配向膜と前記第2の基板に形成されている配向膜との一方を選択して加熱処理する
ことを特徴とする液晶装置の製造方法。
A thin film forming step of forming a thin film layer on the first substrate and the second substrate;
An alignment film forming step of forming an alignment film on each of the thin film layers of the substrates;
An alignment treatment step of aligning each alignment film;
A heat treatment step of heat-treating one of the alignment films after the alignment treatment;
A substrate bonding step in which the first substrate and the second substrate are bonded to each other with the alignment films facing each other through a sealing material;
A liquid crystal sealing step for sealing liquid crystal in a region defined by the two substrates and the sealing material;
In the heat treatment step, an alignment film formed on the first substrate and an alignment film formed on the second substrate based on a potential difference due to a change in common voltage measured with a completed liquid crystal device. A method for manufacturing a liquid crystal device, characterized in that one is selected and heat-treated.
前記加熱処理工程で実行される加熱処理は200〜230℃の範囲内で行なわれる
ことを特徴とする請求項1記載の液晶装置の製造方法。
The method for manufacturing a liquid crystal device according to claim 1, wherein the heat treatment performed in the heat treatment step is performed within a range of 200 to 230 ° C.
前記第1の基板に形成されている薄膜層が画素電極を有し、前記第2の基板に形成されている薄膜層が対向電極を有しており、
前記加熱処理工程は、前記電位差がプラス値の場合は前記第1の基板に形成されている配向膜を加熱処理し、前記電位差がマイナス値の場合は前記第2基板に形成されている配向膜を加熱処理する
ことを特徴とする請求項1或いは2記載の液晶装置の製造方法。
The thin film layer formed on the first substrate has a pixel electrode, and the thin film layer formed on the second substrate has a counter electrode;
The heat treatment step heat-treats the alignment film formed on the first substrate when the potential difference is a positive value, and forms the alignment film formed on the second substrate when the potential difference is a negative value. The method for manufacturing a liquid crystal device according to claim 1, wherein the heat treatment is performed.
JP2008065294A 2008-03-14 2008-03-14 Method of manufacturing liquid crystal device Withdrawn JP2009222835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008065294A JP2009222835A (en) 2008-03-14 2008-03-14 Method of manufacturing liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008065294A JP2009222835A (en) 2008-03-14 2008-03-14 Method of manufacturing liquid crystal device

Publications (1)

Publication Number Publication Date
JP2009222835A true JP2009222835A (en) 2009-10-01

Family

ID=41239719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008065294A Withdrawn JP2009222835A (en) 2008-03-14 2008-03-14 Method of manufacturing liquid crystal device

Country Status (1)

Country Link
JP (1) JP2009222835A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109085558A (en) * 2018-09-21 2018-12-25 深圳市速腾聚创科技有限公司 Phased-array laser radar and its control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109085558A (en) * 2018-09-21 2018-12-25 深圳市速腾聚创科技有限公司 Phased-array laser radar and its control method
CN109085558B (en) * 2018-09-21 2023-12-29 深圳市速腾聚创科技有限公司 Phased array laser radar and control method thereof

Similar Documents

Publication Publication Date Title
KR100854028B1 (en) Liquid crystal display device and manufacturing method thereof
US8905807B2 (en) Method for cutting liquid crystal panel and method for manufacturing liquid crystal panel using the same
KR101232136B1 (en) Method of repair an Liquid Crystal Cell, method of manufacturing Liquid Crystal Display Device using the same, and Liquid Crystal Display repaired using the same
JP2006330490A (en) Liquid crystal display and its manufacturing method
JP2009222835A (en) Method of manufacturing liquid crystal device
JP4224997B2 (en) Correction value calculation device, substrate, substrate manufacturing method, electro-optical device, correction value calculation method, and electronic apparatus
JP2009058605A (en) Method and device for forming alignment layer
JP2008224923A (en) Method for manufacturing liquid crystal device
JP2006078930A (en) Liquid crystal device, electronic equipment, and method for manufacturing liquid crystal device
JP2008216943A (en) Manufacturing method of liquid crystal device
US20150160516A1 (en) Liquid crystal display device
KR101409579B1 (en) Alignment layer, method of forming the same and liquid crystal panel having the same
JP6614886B2 (en) Liquid crystal display device and manufacturing method thereof
JP2009063867A (en) Manufacturing method of liquid crystal device
KR20060087327A (en) Liquid crystal display
JP2007010706A (en) Liquid crystal device and method for manufacturing the same
KR101057851B1 (en) Manufacturing Method Of Liquid Crystal Display
JP4444706B2 (en) Manufacturing method of liquid crystal display device
JP2008180850A (en) Method of manufacturing liquid crystal device
JP2011154071A (en) Method for manufacturing electro-optic device and apparatus for manufacturing electro-optic device
JP2009063866A (en) Manufacturing method of liquid crystal device
JP2015049454A (en) Liquid crystal display unit and array substrate
JP2009216980A (en) Method of manufacturing liquid crystal device
JP2004287064A (en) Liquid crystal display and its manufacturing method, and electronic device
JP3788256B2 (en) Manufacturing method of liquid crystal device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110607