JP2009218272A - Compound semiconductor substrate, and manufacturing method thereof - Google Patents

Compound semiconductor substrate, and manufacturing method thereof Download PDF

Info

Publication number
JP2009218272A
JP2009218272A JP2008057928A JP2008057928A JP2009218272A JP 2009218272 A JP2009218272 A JP 2009218272A JP 2008057928 A JP2008057928 A JP 2008057928A JP 2008057928 A JP2008057928 A JP 2008057928A JP 2009218272 A JP2009218272 A JP 2009218272A
Authority
JP
Japan
Prior art keywords
substrate
groove
compound semiconductor
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008057928A
Other languages
Japanese (ja)
Inventor
Shunichi Suzuki
俊一 鈴木
Yoshihisa Abe
芳久 阿部
Jun Komiyama
純 小宮山
Koji Oishi
浩司 大石
Akira Yoshida
晃 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2008057928A priority Critical patent/JP2009218272A/en
Publication of JP2009218272A publication Critical patent/JP2009218272A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a compound semiconductor substrate suppressed in warpage, and having a high-quality SiC film formed thereon without degrading crystallinity, and to provide a manufacturing method thereof. <P>SOLUTION: On a surface 10a of an Si substrate 10, a groove part 30 is formed having the width W on the surface 10a and the depth D from the surface 10a both larger than the thickness of the SiC film 20. On the surface 10a of the Si substrate 10, the SiC films 20 are formed as a plurality of SiC island parts 20a respectively divided in island-like forms by the groove part 30. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、Si基板上にSiC膜が形成された化合物半導体基板およびその製造方法に関する。   The present invention relates to a compound semiconductor substrate having a SiC film formed on a Si substrate and a method for manufacturing the same.

SiCは、広いバンドギャップ、高い電子移動度、高耐熱性等に優れた特性を有しており、また、構成元素の資源量が豊富であり、かつ、環境汚染への懸念が小さいこと等から、次世代電子素子、高速高温動作可能電子素子、太陽光発電素子等に応用が期待される材料である。
特に、Si基板上にSiC膜を形成する化合物半導体基板の製造は、現在のシリコンテクノロジーを継承することができるため、産業技術の開発コストにおける優位性からも、その実用化が求められている。
SiC has excellent characteristics such as wide band gap, high electron mobility, high heat resistance, etc., and it has abundant resources of constituent elements and has little concern about environmental pollution. It is a material expected to be applied to next-generation electronic devices, electronic devices capable of high-speed and high-temperature operation, solar power generation devices and the like.
In particular, the manufacture of a compound semiconductor substrate on which a SiC film is formed on a Si substrate can inherit the current silicon technology, and therefore, its practical use is required also from the standpoint of industrial technology development cost.

前記SiC膜の形成には、CVD法、スパッタリング法、MBE法等が用いられるが、これらの方法では、Si−C間の結合が共有結合であるため、化学結合形成エネルギーおよびエピタキシャル結晶成長のための拡散エネルギーがともに大きく、例えば、600〜1200℃の高温加熱が必要となる。   For the formation of the SiC film, a CVD method, a sputtering method, an MBE method, or the like is used. In these methods, since the bond between Si and C is a covalent bond, chemical bond formation energy and epitaxial crystal growth are required. The diffusion energy of both is large, and for example, high-temperature heating at 600 to 1200 ° C. is required.

さらに、SiとSiCは、格子定数において約20%の違いがあるため、格子不整合が大きく、かつ、線熱膨張係数にも約8%の差があるため、高温でのSiC膜形成後の冷却工程において、熱歪みが生じ、化合物半導体基板全体に反りが発生する。この反りは、素子特性の劣化や機械的破損を引き起こす要因となる。   Furthermore, since Si and SiC have a difference of about 20% in lattice constant, there is a large lattice mismatch and a difference in linear thermal expansion coefficient of about 8%. In the cooling process, thermal distortion occurs, and the entire compound semiconductor substrate is warped. This warpage is a factor that causes deterioration of element characteristics and mechanical damage.

上記のような基板の反りは、SiC膜形成時の原料ガス比率、温度昇降速度等の成膜条件の調整によって、若干抑制することは可能であるが、このような成膜条件の変更は、SiCの結晶性等の特性向上のための成膜条件と相反する場合があり、反りの抑制および結晶性の向上を同時に満たす条件を見出すことは困難であった。   The warpage of the substrate as described above can be slightly suppressed by adjusting the film formation conditions such as the raw material gas ratio and the temperature increase / decrease speed at the time of forming the SiC film. In some cases, it may conflict with the film forming conditions for improving characteristics such as crystallinity of SiC, and it has been difficult to find conditions that simultaneously satisfy the suppression of warpage and the improvement of crystallinity.

従来、上記のような反りを防止する方法としては、Si基板とSiC膜との間に応力を緩和させるための中間層を導入る方法(例えば、特許文献1参照)、Si基板の裏面にSi34膜を形成する方法(例えば、特許文献2参照)、また、反りが発生する方向とは逆方向に反った形状に基板を予め加工する方法等が知られている。 Conventionally, as a method of preventing the warp as described above, a method of introducing an intermediate layer for relaxing stress between the Si substrate and the SiC film (see, for example, Patent Document 1), Si on the back surface of the Si substrate. A method of forming a 3 N 4 film (see, for example, Patent Document 2) and a method of processing a substrate in a shape that is warped in a direction opposite to the direction in which warpage occurs are known.

また、特許文献3には、窒化物系化合物半導体を作製する際、基板上に酸化膜等のマスク材を格子状に形成して、基板表面を各々分離して露出させ、窒化物系化合物半導体をエピタキシャル成長させる領域を各々独立した小さな領域として、クラックを抑制する方法が開示されている。   Further, in Patent Document 3, when a nitride compound semiconductor is manufactured, a mask material such as an oxide film is formed on a substrate in a lattice shape, and the substrate surface is separated and exposed. A method for suppressing cracks has been disclosed in which the regions for epitaxial growth are made into independent small regions.

さらに、特許文献4には、半導体基板裏面にコンタクト電極膜を形成する際の高温処理加熱に起因する基板の反りを抑制するために、前記基板裏面のほぼ全面に細分化してパターニングする方法が開示されている。   Further, Patent Document 4 discloses a method of patterning by subdividing almost the entire back surface of the substrate in order to suppress warpage of the substrate due to high-temperature processing heating when forming a contact electrode film on the back surface of the semiconductor substrate. Has been.

特開2006−253617号公報JP 2006-253617 A 特開2003−218031号公報JP 2003-218031 A 特開2002−299252号公報JP 2002-299252 A 特開2006−165179号公報JP 2006-165179 A

しかしながら、上記特許文献1に記載されているような方法は、Si基板と中間層との間にも、格子定数および線熱膨張係数の差があることから、反りの低減には限界がある。また、成膜工程の増加により、熱処理時間も長くなり、不純物汚染等の問題も生じる。
同様に、上記特許文献2に記載されたような方法も、成膜工程が増加し、不純物汚染等の問題が生じ、特に、基板裏面のSi34膜形成の際に、デバイス面となる表面の汚染防止のための対策が必要となり、製造工程の煩雑化の要因となる。
また、予め反りを有する基板の加工は、成膜時の反りを予測して制御する必要があり、厳しい加工精度も要求されるため、容易ではない。
However, the method described in Patent Document 1 has a limit in reducing warpage because there is a difference in lattice constant and linear thermal expansion coefficient between the Si substrate and the intermediate layer. In addition, due to the increase in the number of film forming steps, the heat treatment time becomes longer, and problems such as impurity contamination also occur.
Similarly, the method as described in Patent Document 2 also increases the number of film forming steps and causes problems such as impurity contamination. In particular, when forming the Si 3 N 4 film on the back surface of the substrate, it becomes the device surface. Measures to prevent surface contamination are necessary, which causes a complicated manufacturing process.
In addition, it is not easy to process a substrate having a warp in advance because it is necessary to predict and control the warp during film formation, and strict processing accuracy is required.

また、上記特許文献3に記載された方法は、マスク材が不純物となるおそれがあり、また、マスク材によって、その付近では、窒化物系化合物半導体が段差形状で形成されるため、結晶性が低下する等の課題を有している。   In addition, the method described in Patent Document 3 may cause the mask material to be an impurity, and the nitride compound semiconductor is formed in a step shape in the vicinity of the mask material, so that the crystallinity is low. It has problems such as lowering.

そこで、本発明者らは、上記技術的課題を解決すべく検討を重ね、上記特許文献4に記載された裏面電極の形成方法を応用して、反りの抑制および結晶性の向上の両者を満足させるように、Si基板上にSiC膜を形成することができる方法を見出した。
すなわち、本発明は、反りが抑制され、結晶性を低下させることなく、高品質なSiC膜が形成された化合物半導体基板およびその製造方法を提供することを目的とするものである。
Therefore, the present inventors have repeatedly studied to solve the above technical problem and applied the method of forming the back electrode described in Patent Document 4 to satisfy both the suppression of warpage and the improvement of crystallinity. Thus, the present inventors have found a method capable of forming a SiC film on a Si substrate.
That is, an object of the present invention is to provide a compound semiconductor substrate on which a high-quality SiC film is formed without warping and without reducing crystallinity, and a method for manufacturing the same.

本発明に係る化合物半導体基板は、Si基板表面にSiC膜が形成された化合物半導体基板であって、前記SiC膜が、前記Si基板表面に形成された溝部によって、島状に分離されていることを特徴とする。
このように、Si基板表面に形成された溝部によって、SiC膜が、全面に連続することなく、区分されて形成されることにより、化合物半導体基板の反りが抑制されるとともに、結晶性を低下させることなく、高品質なSiC膜を形成することができる。
The compound semiconductor substrate according to the present invention is a compound semiconductor substrate in which a SiC film is formed on the surface of a Si substrate, and the SiC film is separated into islands by grooves formed on the surface of the Si substrate. It is characterized by.
As described above, the SiC film is divided and formed by the groove formed on the surface of the Si substrate without being continuous over the entire surface, thereby suppressing the warpage of the compound semiconductor substrate and reducing the crystallinity. Therefore, a high quality SiC film can be formed.

前記溝部は、前記Si基板表面における幅および前記Si基板表面からの深さが前記SiC膜の厚さよりも大きいことが好ましい。
このような幅および深さを有する溝部とすることにより、SiC膜を連続して形成させることなく、効率的に島状に分離させることができる。
The groove preferably has a width on the surface of the Si substrate and a depth from the surface of the Si substrate larger than the thickness of the SiC film.
By using the groove having such a width and depth, the SiC film can be efficiently separated into islands without being continuously formed.

また、前記Si基板表面と前記溝部の側面とがなす角度が90°以下であることが好ましい。
このような傾斜角度を有する溝を形成することにより、SiC膜が、より効率的に分離され、化合物半導体基板全体の反りを抑制することができる。
Moreover, it is preferable that the angle which the Si substrate surface and the side surface of the said groove part make is 90 degrees or less.
By forming the groove having such an inclination angle, the SiC film is more efficiently separated, and the warpage of the entire compound semiconductor substrate can be suppressed.

また、本発明に係る化合物半導体基板の製造方法は、Si基板表面に溝部を形成する工程と、前記Si基板表面に前記溝部によって島状に分離されたSiC膜を形成する工程とを備えていることを特徴とする。
このような製造方法によれば、Si基板表面に、所定の溝部を予め形成しておくことのみで、不純物等の混入のおそれがなく、かつ、反りが抑制され、結晶性を低下させることなく、高品質なSiC膜を備えた化合物半導体基板が得られる。
The method for manufacturing a compound semiconductor substrate according to the present invention includes a step of forming a groove on the surface of the Si substrate and a step of forming an SiC film separated in an island shape by the groove on the surface of the Si substrate. It is characterized by that.
According to such a manufacturing method, only by forming a predetermined groove on the surface of the Si substrate in advance, there is no fear of impurities and the like, warpage is suppressed, and crystallinity is not lowered. A compound semiconductor substrate provided with a high-quality SiC film is obtained.

上記製造方法においては、前記溝部のSi基板表面における幅およびSi基板表面からの深さを、前記SiC膜の厚さよりも大きくなるように形成することが好ましい。
また、前記溝部を、前記Si基板表面から前記溝部の深さ方向の内面の傾斜角が90°以下となるように形成することが好ましい。
In the manufacturing method, it is preferable that the width of the groove portion on the surface of the Si substrate and the depth from the surface of the Si substrate are larger than the thickness of the SiC film.
Further, it is preferable that the groove is formed such that an inclination angle of an inner surface in the depth direction of the groove from the Si substrate surface is 90 ° or less.

本発明によれば、反りが抑制され、結晶性を低下させることなく、高品質なSiC膜が形成された化合物半導体基板が得られる。
したがって、本発明に係る化合物半導体基板は、高出力電子デバイス等として用いることができ、また、4H−SiC、6H−SiC、GaN等の六方晶系化合物半導体の結晶成長用基板としても好適に用いることができる。
According to the present invention, a compound semiconductor substrate on which a high-quality SiC film is formed can be obtained without warping and without reducing crystallinity.
Therefore, the compound semiconductor substrate according to the present invention can be used as a high-power electronic device or the like, and is also suitably used as a crystal growth substrate for hexagonal compound semiconductors such as 4H—SiC, 6H—SiC, and GaN. be able to.

以下、本発明を、図面を参照して、より詳細に説明する。
図1に、本発明に係る化合物半導体基板の一例を示す。また、図2に、図1に示す化合物半導体基板のA−A断面の拡大図を示す。
図1,2に示す化合物半導体基板1は、Si基板10の表面10aが、溝部30により格子状に形成されている。このSi基板10上に、前記溝部30によって、島状にそれぞれ分離された複数のSiC島部20aとして、SiC膜20が形成されている。
すなわち、SiC膜20は、Si基板10の表面全体に形成されているのではなく、Si基板10の表面10aに形成された溝部30によって区分されて形成されている。
このため、反りの発生も分断され、化合物半導体基板1全体の反りを抑制することができる。
Hereinafter, the present invention will be described in more detail with reference to the drawings.
FIG. 1 shows an example of a compound semiconductor substrate according to the present invention. 2 shows an enlarged view of the AA cross section of the compound semiconductor substrate shown in FIG.
In the compound semiconductor substrate 1 shown in FIGS. 1 and 2, the surface 10 a of the Si substrate 10 is formed in a lattice shape by the groove portions 30. On the Si substrate 10, SiC films 20 are formed as a plurality of SiC island portions 20 a separated into island shapes by the groove portions 30.
That is, the SiC film 20 is not formed on the entire surface of the Si substrate 10, but is formed by being divided by the groove portions 30 formed on the surface 10 a of the Si substrate 10.
For this reason, generation | occurrence | production of curvature is also parted and the curvature of the compound semiconductor substrate 1 whole can be suppressed.

前記溝部30は、Si基板10の表面10aにおける幅Wが、SiC膜20の厚さTよりも大きいことが好ましい。また、Si基板10の表面10aからの深さDも、SiC膜20の厚さDよりも大きいことが好ましい。
このような幅Wおよび深さDを有する溝部30を、Si基板10の表面に形成することにより、Si基板10の表面10aと溝部30において、SiC膜20を連続して形成させることなく、効率的に島状に分離させることができる。
The groove 30 preferably has a width W on the surface 10 a of the Si substrate 10 larger than the thickness T of the SiC film 20. Further, the depth D from the surface 10 a of the Si substrate 10 is also preferably larger than the thickness D of the SiC film 20.
By forming the groove portion 30 having such a width W and depth D on the surface of the Si substrate 10, the SiC film 20 is not formed continuously on the surface 10a of the Si substrate 10 and the groove portion 30, thereby improving efficiency. Can be separated into islands.

一方、図3に示すように、溝部30の幅Wが大きくても、溝部30の深さDが小さい場合は、SiC膜20は、その横方向成長によって、Si基板10の表面10aと溝部30において連続して形成されることとなる。
このようにSiC膜20が形成されると、溝部30が形成されていない平らなSi基板10の表面全体にSiC膜20が形成される場合と同様に、化合物半導体基板1全体で大きな反りが発生する。
前記溝部30の幅Wは、SiC膜20の厚さTよりも2〜5mm程度大きいことがより好ましい。また、前記溝部30の深さDは、SiC膜20の厚さTの2〜4倍程度であることがより好ましい。
例えば、SiC膜20の厚さTを10μmとする場合、溝部30は、幅Wが約12〜15mm、深さDが20〜40μmで形成されることが好ましい。
On the other hand, as shown in FIG. 3, even when the width W of the groove 30 is large and the depth D of the groove 30 is small, the SiC film 20 is grown in the lateral direction so that the surface 10a of the Si substrate 10 and the groove 30 It will be formed continuously.
When the SiC film 20 is formed in this way, a large warp occurs in the entire compound semiconductor substrate 1 as in the case where the SiC film 20 is formed on the entire surface of the flat Si substrate 10 on which the groove 30 is not formed. To do.
The width W of the groove 30 is more preferably about 2 to 5 mm larger than the thickness T of the SiC film 20. The depth D of the groove 30 is more preferably about 2 to 4 times the thickness T of the SiC film 20.
For example, when the thickness T of the SiC film 20 is 10 μm, the groove 30 is preferably formed with a width W of about 12 to 15 mm and a depth D of 20 to 40 μm.

さらに、前記溝部30は、前記Si基板10の周縁部10bまで形成されていることが好ましい。すなわち、SiC島部20aはすべて、図1に示すように、Si基板10の表面10a上で、完全に分離されていることが好ましい。
前記溝部30が、Si基板10の周縁部10bにまで達しておらず、SiC島部20aがSi基板10の周縁部10b近傍で完全に分離されていない場合には、SiC膜20は、該周縁部10b近傍では、平らなSi基板の表面全体に形成される場合と同様な状態となり、化合物半導体基板に反りが生じることとなる。
Furthermore, it is preferable that the groove portion 30 is formed up to the peripheral edge portion 10b of the Si substrate 10. That is, it is preferable that all SiC island portions 20a are completely separated on surface 10a of Si substrate 10 as shown in FIG.
If the groove 30 does not reach the peripheral edge 10b of the Si substrate 10 and the SiC island 20a is not completely separated in the vicinity of the peripheral edge 10b of the Si substrate 10, the SiC film 20 In the vicinity of the portion 10b, the state is the same as that formed on the entire surface of the flat Si substrate, and the compound semiconductor substrate is warped.

図4に、前記溝30の断面形状の好ましい態様を示す。図4(a)に示すように、Si基板表面10aと溝部の側面30bとがなす角度θは90°または、図4(b)に示すように、90°未満であることが好ましい。
このような傾斜角度を有する溝30を形成することにより、SiC膜20を溝30によって、より効率的に分離させることができ、化合物半導体基板1全体の反りを抑制することができる。
一方、図5に示すように、前記角度θが90°を超える場合は、SiC膜20の成膜時に、原料ガスが溝部30に流れ込みやすいため、溝30の底面30aおよび側面30bにもSiC膜20が形成され、SiC膜20を溝30によって区分することが困難となるため、好ましくない。
溝部30への原料ガスの流れ込みを抑制する観点からは、図4(b)に示すように、角θを90°未満とすることがより好ましい。
In FIG. 4, the preferable aspect of the cross-sectional shape of the said groove | channel 30 is shown. As shown in FIG. 4A, the angle θ formed by the Si substrate surface 10a and the side surface 30b of the groove is preferably 90 ° or less than 90 ° as shown in FIG. 4B.
By forming the groove 30 having such an inclination angle, the SiC film 20 can be more efficiently separated by the groove 30, and the warpage of the entire compound semiconductor substrate 1 can be suppressed.
On the other hand, as shown in FIG. 5, when the angle θ exceeds 90 °, the source gas easily flows into the groove portion 30 when the SiC film 20 is formed, so that the SiC film is also formed on the bottom surface 30 a and the side surface 30 b of the groove 30. 20 is formed, and it is difficult to separate the SiC film 20 by the groove 30, which is not preferable.
From the viewpoint of suppressing the flow of the raw material gas into the groove 30, as shown in FIG. 4B, it is more preferable that the angle θ is less than 90 °.

また、前記溝部30のSi基板10上における配置は、後のデバイス作製工程において、回路構成領域を効率的に確保することができるようにするために、複数の回路をチップ状にダイシングする際の切り代の位置に合わせて設計することが好ましい。このとき、溝部30の幅Wは、前記切り代以下とすることが好ましい。
なお、溝部30内に形成されたSiC膜20bは、成膜時のSi基板10上での原料ガスの流れ等の関係から、Si基板10の表面10aに形成されたSiC膜20aよりも結晶性にやや劣る傾向がある。このことからも、溝部30は、ダイシングの際の切り代となるように配置することが好ましい。
Further, the arrangement of the groove 30 on the Si substrate 10 is used when dicing a plurality of circuits into chips so that a circuit configuration region can be efficiently secured in a subsequent device manufacturing process. It is preferable to design in accordance with the position of the cutting margin. At this time, it is preferable that the width W of the groove portion 30 is equal to or less than the cutting allowance.
The SiC film 20b formed in the groove 30 is more crystalline than the SiC film 20a formed on the surface 10a of the Si substrate 10 due to the flow of the source gas on the Si substrate 10 during the film formation. There is a tendency to be slightly inferior. Also from this, it is preferable to arrange | position the groove part 30 so that it may become a cutting allowance in the case of dicing.

以下、上記のような本発明に係る化合物半導体基板の製造方法を説明する。
図6に、本発明に係る第1の態様の化合物半導体基板の製造方法の工程の概要を示す。
まず、Si基板10を用意する。このSi基板10は、CZ(チョクラルスキー)法により製造されたものに限られず、FZ(フローティングゾーン)法により製造されたもの、あるいはまた、これらのSi単結晶基板に気相成長によりSi単結晶膜をエピタキシャル成長させたもの(Siエピ基板)等であってもよい。
なお、前記Si基板10は、エッチング処理や、水素雰囲気下の1000〜1350℃での熱処理により自然酸化膜を除去し、表面を清浄にしておくことが好ましい。
Hereinafter, the manufacturing method of the compound semiconductor substrate according to the present invention as described above will be described.
In FIG. 6, the outline | summary of the process of the manufacturing method of the compound semiconductor substrate of the 1st aspect which concerns on this invention is shown.
First, the Si substrate 10 is prepared. The Si substrate 10 is not limited to those manufactured by the CZ (Czochralski) method, but is manufactured by the FZ (floating zone) method, or alternatively, these Si single crystal substrates can be obtained by vapor phase growth. A crystal film epitaxially grown (Si epi substrate) or the like may be used.
The Si substrate 10 is preferably cleaned by removing the natural oxide film by etching or heat treatment at 1000 to 1350 ° C. in a hydrogen atmosphere.

次に、前記Si基板10上に、スパッタ法等によりレジスト膜を成膜後、フォトリソグラフィによりパターニングして、Si基板10上の溝部30を形成しない領域に、保護膜40を形成する(図6(a))。
そして、薬液等を用いたエッチングにより、溝部30を形成した後(図6(b))、薬液等により、レジスト膜による保護膜40を除去する(図6(c))。
この溝30が形成されたSi基板10上に、周知のCVD法等によって、SiC膜20を形成することにより、本発明に係る化合物半導体基板が得られる(図6(d))。
Next, after forming a resist film on the Si substrate 10 by sputtering or the like, patterning is performed by photolithography to form a protective film 40 in a region where the groove 30 is not formed on the Si substrate 10 (FIG. 6). (A)).
Then, after forming the groove 30 by etching using a chemical solution or the like (FIG. 6B), the protective film 40 made of a resist film is removed using the chemical solution or the like (FIG. 6C).
The compound semiconductor substrate according to the present invention is obtained by forming the SiC film 20 on the Si substrate 10 in which the groove 30 is formed by a known CVD method or the like (FIG. 6D).

また、図7に、本発明に係る第2の態様の化合物半導体基板製造方法の工程の概要を示す。図7に示すような製造工程は、図4(b)に示したようなSi基板表面10aと溝部の側面30bとがなす角度θが90°未満の溝30を有する化合物半導体基板を製造する際に好適である。
まず、Si基板10上に、スパッタ法等によりレジスト膜を成膜後、フォトリソグラフィによりパターニングして、溝部30を形成する領域に、断面が台形状の保護膜40を形成する(図7(a))。
そして、周知のCVD法等により、前記保護膜40上面が露出した状態となるように、Si膜50を成膜した後(図7(b))、薬液等によりレジスト膜による保護膜40を除去する(図7(c))。
この溝30が形成されたSi基板10上に、周知のCVD法等によって、SiC膜20を形成することにより、本発明に係る化合物半導体基板が得られる(図7(d))。
FIG. 7 shows an outline of the steps of the compound semiconductor substrate manufacturing method according to the second aspect of the present invention. The manufacturing process as shown in FIG. 7 is performed when a compound semiconductor substrate having a groove 30 having an angle θ of less than 90 ° formed by the Si substrate surface 10a and the side surface 30b of the groove as shown in FIG. It is suitable for.
First, after forming a resist film on the Si substrate 10 by sputtering or the like, patterning is performed by photolithography to form a trapezoidal protective film 40 in a region where the groove 30 is to be formed (FIG. 7A). )).
Then, after forming the Si film 50 so that the upper surface of the protective film 40 is exposed by a well-known CVD method or the like (FIG. 7B), the protective film 40 made of a resist film is removed with a chemical solution or the like. (FIG. 7C).
A compound semiconductor substrate according to the present invention is obtained by forming the SiC film 20 on the Si substrate 10 with the groove 30 formed by a well-known CVD method or the like (FIG. 7D).

上記のような製造方法によれば、Si基板10とSiC膜20との間に、異なる材料による中間層を設けたり、また、Si基板10の表面上に酸化膜等によるマスク材を設けたりする必要がないため、これらに起因する不純物が化合物半導体基板に混入することもなく、また、マスク材の分解による該マスク材付近の結晶性の低下等の問題を招くこともない。
すなわち、上記製造方法によれば、Si基板表面に、所定の溝部を予め形成しておくことのみで、不純物等の混入のおそれもなく、かつ、反りが抑制され、結晶性を低下させることなく、高品質なSiC膜を備えた化合物半導体基板を容易に得ることができる。
According to the manufacturing method as described above, an intermediate layer made of a different material is provided between the Si substrate 10 and the SiC film 20, or a mask material made of an oxide film or the like is provided on the surface of the Si substrate 10. Since it is not necessary, impurities resulting from these do not enter the compound semiconductor substrate, and problems such as deterioration of crystallinity near the mask material due to decomposition of the mask material do not occur.
That is, according to the above manufacturing method, there is no fear of mixing impurities and the like, and warpage is suppressed and crystallinity is not lowered only by forming a predetermined groove portion on the Si substrate surface in advance. A compound semiconductor substrate provided with a high-quality SiC film can be easily obtained.

以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[実施例1]
直径3インチのSi基板表面(酸化膜厚0.5μm)に、幅4mm、深さ10μm、Si基板表面と溝部の側面とがなす角度が90°である図4(a)に示すような断面形状の溝部を、間隔16mmの格子状に、エッチングにより形成した。
このSi基板表面を、水素雰囲気中、1000℃以上で加熱して、自然酸化膜を除去した。
その後、このSi基板を300℃まで降温し、50Torrの減圧下、キャリアガス18slmに対してC38を7.2sccm供給し、昇温速度20℃/minにて、基板温度を1150℃まで上昇させ、5分間保持し、炭化層を形成した。
次に、供給ガスをC38:0.9sccm、およびSiH4:1.8scmに切り替え、300分間保持し、気相成長により、厚さ約5μmの3C−SiC単結晶膜を形成した。
EXAMPLES Hereinafter, although this invention is demonstrated further more concretely based on an Example, this invention is not restrict | limited by the following Example.
[Example 1]
A cross section as shown in FIG. 4A, in which a Si substrate surface having a diameter of 3 inches (oxide film thickness: 0.5 μm), a width of 4 mm, a depth of 10 μm, and an angle formed by the Si substrate surface and the side surface of the groove is 90 °. Shaped groove portions were formed by etching in a lattice shape with an interval of 16 mm.
The Si substrate surface was heated at 1000 ° C. or higher in a hydrogen atmosphere to remove the natural oxide film.
Thereafter, the temperature of the Si substrate is decreased to 300 ° C., 7.2 sccm of C 3 H 8 is supplied to the carrier gas 18 slm under a reduced pressure of 50 Torr, and the substrate temperature is increased to 1150 ° C. at a temperature increase rate of 20 ° C./min. Raised and held for 5 minutes to form a char layer.
Next, the supply gas was switched to C 3 H 8 : 0.9 sccm and SiH 4 : 1.8 scm and held for 300 minutes, and a 3C—SiC single crystal film having a thickness of about 5 μm was formed by vapor phase growth.

前記SiC単結晶膜は、X線回折分析の結果、3C−SiC(111)の非常にシャープなピークが認められた。
また、前記SiC単結晶膜は、溝部によって完全に分離されており、得られた化合物半導体基板の反りは34μmであった。
As a result of X-ray diffraction analysis, the SiC single crystal film was found to have a very sharp peak of 3C—SiC (111).
Further, the SiC single crystal film was completely separated by the groove, and the warp of the obtained compound semiconductor substrate was 34 μm.

[実施例2]
溝部を、Si基板表面と溝部の側面とがなす角度が75°である図4(b)に示すような断面形状とし、それ以外については、実施例1と同様にして、SiC単結晶膜を形成した。
前記SiC単結晶膜は、X線回折分析の結果、3C−SiC(111)の非常にシャープなピークが認められた。
また、前記SiC単結晶膜は、溝部によって完全に分離されており、化合物半導体基板の反りは28μmであった。
[Example 2]
The groove has a cross-sectional shape as shown in FIG. 4B in which the angle formed between the surface of the Si substrate and the side surface of the groove is 75 °, and otherwise the SiC single crystal film is formed in the same manner as in Example 1. Formed.
As a result of X-ray diffraction analysis, the SiC single crystal film was found to have a very sharp peak of 3C—SiC (111).
The SiC single crystal film was completely separated by the groove, and the warpage of the compound semiconductor substrate was 28 μm.

[比較例1]
Si基板表面に、前記溝部を形成することなく、平坦な鏡面状態のままで、実施例1と同様にして、SiC単結晶膜を形成した。
得られた化合物半導体基板の反りは89μmであった。
[Comparative Example 1]
A SiC single crystal film was formed on the surface of the Si substrate in the same manner as in Example 1 while maintaining the flat mirror surface without forming the groove.
The warpage of the obtained compound semiconductor substrate was 89 μm.

[比較例2]
溝部を、Si基板表面と溝部の側面とがなす角度が135°である図5(b)に示すような断面形状とし、それ以外については、実施例1と同様にして、SiC単結晶膜を形成した。
前記SiC膜は、溝部30においても分離されておらず、Si基板の表面全体に連続して形成された。
得られた化合物半導体基板の反りは93μmであった。
[Comparative Example 2]
The groove has a cross-sectional shape as shown in FIG. 5B in which the angle formed between the Si substrate surface and the side surface of the groove is 135 °, and otherwise, the SiC single crystal film is formed in the same manner as in Example 1. Formed.
The SiC film was not separated even in the groove 30 and was formed continuously over the entire surface of the Si substrate.
The warpage of the obtained compound semiconductor substrate was 93 μm.

本発明に係る化合物半導体基板の上面図である。1 is a top view of a compound semiconductor substrate according to the present invention. 図1におけるA−A断面図である。It is AA sectional drawing in FIG. Si基板表面の溝部を説明するための断面図である。It is sectional drawing for demonstrating the groove part of the Si substrate surface. Si基板表面の溝部の断面形状を示すものであり、(a)はSi基板表面と溝部の側面とがなす角度θが90°の場合、(b)はSi基板表面と溝部の側面とがなす角度θが90°未満の場合である。The cross-sectional shape of the groove portion on the surface of the Si substrate is shown. (A) shows an angle θ formed by the Si substrate surface and the side surface of the groove portion is 90 °, and (b) shows the surface of the Si substrate and the side surface of the groove portion. This is a case where the angle θ is less than 90 °. Si基板表面の溝部の断面形状を示すものであり、Si基板表面と溝部の側面とがなす角度θが90°を超える場合である。This shows the cross-sectional shape of the groove on the surface of the Si substrate, where the angle θ formed by the Si substrate surface and the side surface of the groove exceeds 90 °. 本発明に係る化合物半導体基板の製造方法の工程の概要を説明するための断面図である。It is sectional drawing for demonstrating the outline | summary of the process of the manufacturing method of the compound semiconductor substrate which concerns on this invention. 本発明に係る他の態様の化合物半導体基板の製造方法の工程の概要を説明するための断面図である。It is sectional drawing for demonstrating the outline | summary of the process of the manufacturing method of the compound semiconductor substrate of the other aspect which concerns on this invention.

符号の説明Explanation of symbols

1 化合物半導体基板
10 Si基板
20 SiC膜
30 溝部
40 保護膜
50 Si膜
1 Compound Semiconductor Substrate 10 Si Substrate 20 SiC Film 30 Groove 40 Protective Film 50 Si Film

Claims (6)

Si基板表面にSiC膜が形成された化合物半導体基板であって、前記SiC膜が、前記Si基板表面に形成された溝部によって、島状に分離されていることを特徴とする化合物半導体基板。   A compound semiconductor substrate having a SiC film formed on a surface of a Si substrate, wherein the SiC film is separated in an island shape by a groove formed on the surface of the Si substrate. 前記溝部は、前記Si基板表面における幅および前記Si基板表面からの深さが、前記SiC膜の厚さよりも大きいことを特徴とする請求項1記載の化合物半導体基板。   2. The compound semiconductor substrate according to claim 1, wherein a width of the groove portion on the surface of the Si substrate and a depth from the surface of the Si substrate are larger than a thickness of the SiC film. 前記Si基板表面と前記溝部の側面とがなす角度が90°以下であることを特徴とする請求項1または2記載の化合物半導体基板。   3. The compound semiconductor substrate according to claim 1, wherein an angle formed between the surface of the Si substrate and a side surface of the groove is 90 ° or less. 4. Si基板表面に溝部を形成する工程と、前記Si基板表面に前記溝部によって島状に分離されたSiC膜を形成する工程とを備えていることを特徴とする化合物半導体基板の製造方法。   A method for producing a compound semiconductor substrate, comprising: forming a groove portion on a Si substrate surface; and forming a SiC film separated in an island shape by the groove portion on the Si substrate surface. 前記溝部のSi基板表面における幅およびSi基板表面からの深さを、前記SiC膜の厚さよりも大きくなるように形成することを特徴とする請求項4記載の化合物半導体基板の製造方法。   5. The method of manufacturing a compound semiconductor substrate according to claim 4, wherein the width of the groove portion on the surface of the Si substrate and the depth from the surface of the Si substrate are made larger than the thickness of the SiC film. 前記溝部を、前記Si基板表面と前記溝部の側面とがなす角度が90°以下となるように形成することを特徴とする請求項4または5記載の化合物半導体基板の製造方法。   6. The method of manufacturing a compound semiconductor substrate according to claim 4, wherein the groove is formed so that an angle formed between the surface of the Si substrate and a side surface of the groove is 90 [deg.] Or less.
JP2008057928A 2008-03-07 2008-03-07 Compound semiconductor substrate, and manufacturing method thereof Pending JP2009218272A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008057928A JP2009218272A (en) 2008-03-07 2008-03-07 Compound semiconductor substrate, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057928A JP2009218272A (en) 2008-03-07 2008-03-07 Compound semiconductor substrate, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2009218272A true JP2009218272A (en) 2009-09-24

Family

ID=41189875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057928A Pending JP2009218272A (en) 2008-03-07 2008-03-07 Compound semiconductor substrate, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2009218272A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015503215A (en) * 2011-10-26 2015-01-29 アンヴィル セミコンダクターズ リミテッド Silicon carbide epitaxial growth method
JP2015032789A (en) * 2013-08-06 2015-02-16 住友電気工業株式会社 Silicon carbide semiconductor substrate, method for manufacturing the same, and method for manufacturing silicon carbide semiconductor device
KR20150144393A (en) * 2014-06-16 2015-12-28 (재)한국나노기술원 method for avoiding crack of epi-film grown on semiconductor substrate and manufacturing method of semiconductor devices thereby

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015503215A (en) * 2011-10-26 2015-01-29 アンヴィル セミコンダクターズ リミテッド Silicon carbide epitaxial growth method
JP2015032789A (en) * 2013-08-06 2015-02-16 住友電気工業株式会社 Silicon carbide semiconductor substrate, method for manufacturing the same, and method for manufacturing silicon carbide semiconductor device
KR20150144393A (en) * 2014-06-16 2015-12-28 (재)한국나노기술원 method for avoiding crack of epi-film grown on semiconductor substrate and manufacturing method of semiconductor devices thereby
KR101594171B1 (en) * 2014-06-16 2016-02-16 (재)한국나노기술원 method for avoiding crack of epi-film grown on semiconductor substrate and manufacturing method of semiconductor devices thereby

Similar Documents

Publication Publication Date Title
JP6351874B2 (en) Silicon carbide epitaxial substrate and silicon carbide semiconductor device
JP4741572B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP6584428B2 (en) Method for producing silicon carbide single crystal and silicon carbide single crystal substrate
EP2528087B1 (en) Formation of devices by epitaxial layer overgrowth
JP4937685B2 (en) Epitaxial silicon carbide single crystal substrate and manufacturing method thereof
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
JP5631034B2 (en) Nitride semiconductor epitaxial substrate
WO2010101016A1 (en) Method for manufacturing silicon carbide semiconductor device
JP2015503215A (en) Silicon carbide epitaxial growth method
TWI440073B (en) Method for fabricating circuit structure
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
KR101878754B1 (en) Method of manufacturing large area gallium nitride substrate
KR102071034B1 (en) Method of fabricating nitride substrate
JP6758491B2 (en) SiC epitaxial wafer and its manufacturing method
JP5545310B2 (en) Silicon carbide epitaxial wafer manufacturing method, silicon carbide epitaxial wafer, and silicon carbide semiconductor device
JP6482732B2 (en) Silicon carbide epitaxial substrate and silicon carbide semiconductor device
JP2009218272A (en) Compound semiconductor substrate, and manufacturing method thereof
KR102161547B1 (en) FABRICATING METHOD OF β-Ga2O3 THIN FILM LAYER WITH EXCELLENT ELECTRICAL AND THERMAL PROPERTIES
KR101373403B1 (en) Growth Method of Ⅲ-Nitride-based Epi on Si Substrates and the semiconductor Substrates
JP4826373B2 (en) Manufacturing method of single crystal wafer
KR20140073646A (en) Gallium nitride substrate and a fabricating method thereof to reduce stress
JP2006253617A (en) SiC SEMICONDUCTOR AND ITS MANUFACTURING METHOD
JP4546982B2 (en) Manufacturing method of semiconductor device
WO2012050157A1 (en) Diamond electronic element and process for production thereof
JP2014067869A (en) Manufacturing method of hetero-epitaxial single crystal, manufacturing method of heterojunction solar cell, hetero-epitaxial single crystal, and heterojunction solar cell