JP2009217646A - 回路最適化方法 - Google Patents
回路最適化方法 Download PDFInfo
- Publication number
- JP2009217646A JP2009217646A JP2008061863A JP2008061863A JP2009217646A JP 2009217646 A JP2009217646 A JP 2009217646A JP 2008061863 A JP2008061863 A JP 2008061863A JP 2008061863 A JP2008061863 A JP 2008061863A JP 2009217646 A JP2009217646 A JP 2009217646A
- Authority
- JP
- Japan
- Prior art keywords
- optimization
- parameter
- abstraction
- value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】電子回路設計における自動最適化につき、最適化アプローチを上位抽象度から下位抽象度へ絞り込むことで、最適化時間を高速化する回路最適化方法を提供する。
【解決手段】シミュレーション手段2と反復型最適化手段3に加え、高抽象度シミュレーション手段7と、マッピング手段8と、を備える。高抽象度シミュレーション手段7と反復型最適化手段3により、高抽象度のパラメータを最適化して期待動作を実現する。マッピング手段8により、その高抽象度パラメータの値を実現する低抽象度のデバイスの設計パラメータセットに置き換え、再度微調整として最適化動作を行う。
【選択図】図1
【解決手段】シミュレーション手段2と反復型最適化手段3に加え、高抽象度シミュレーション手段7と、マッピング手段8と、を備える。高抽象度シミュレーション手段7と反復型最適化手段3により、高抽象度のパラメータを最適化して期待動作を実現する。マッピング手段8により、その高抽象度パラメータの値を実現する低抽象度のデバイスの設計パラメータセットに置き換え、再度微調整として最適化動作を行う。
【選択図】図1
Description
本発明は、アナログ電子回路設計の回路最適化方法に関する。
近年最適化方法として、最適化を高速化させ、さらに複雑な最適化を行えるような技術が求められている。その要求を実現するために、例えば、遺伝化問題に含まれる2つの項目をそれぞれ別途最適化することで、遺伝子長に囚われない複雑な最適化を行う技術が開示されている(例えば特許文献1)。
また、パターンサイズに関わらず、遺伝子アルゴリズムを用いたディザマトリクスの最適化処理を行う技術も提案されている(例えば特許文献2)。これは、ディザマトリクスに応じて生成される画像データと出力エンジンの特性データとに基づいて求めたディザ画像出力に対して画質の評価を行い、この評価結果に基づき求めたディザマトリクスの適応度に基づいて遺伝子アルゴリズム処理を実行し、処理された遺伝子情報によりディザマトリクスを出力するというものである。
特開2004−086673号公報
特開2006−217543号公報
複雑な最適化を短時間で行う場合、例えば最適化する項目を独立に分類できれば、上述した特許文献1のように行うことも有効と思われる。しかし、電子回路の最適化など、各設計パラメータがそれぞれ因果関係を持つ場合は、別のアプローチでなければならない。
本発明はこのような実情を鑑みてなされたものであり、電子回路設計における自動最適化につき、最適化アプローチを上位抽象度から下位抽象度へ絞り込むことで、最適化時間を短くする回路最適化方法を提供することを目的とする。
本発明の回路最適化方法は、調整する回路パラメータよりも抽象度の高い高抽象度パラメータ値を用いた動作結果を出力値として出力する高抽象度シミュレーションステップと、出力された出力値と、回路動作の期待値と、を比較してマッチしているか否かを判断する比較ステップと、パラメータを期待値に近づける変更を行う変更ステップと、高抽象度シミュレーションステップと、比較ステップと、変更ステップと、を反復することにより、高抽象度パラメータの値を最適化する高抽象度最適化ステップと、高抽象度最適化ステップにより最適化された前記高抽象度パラメータの値を実現できるパラメータセットを選択するマッピングステップと、マッピングステップにより選択されたパラメータセットを用いた動作結果を出力値として出力するシミュレーションステップと、シミュレーションステップと、比較ステップと、変更ステップと、を反復することにより、パラメータセットの値を最適化する最適化ステップと、を備えることを特徴とする。
本発明の回路最適化方法は、比較ステップにより出力値と期待値とがマッチしていないと判断された場合に、出力値を期待値に近づける候補を探索する探索ステップをさらに備えることを特徴とする。
本発明の回路最適化方法は、探索ステップおよび変更ステップは、遺伝子アルゴリズムを用いることを特徴とする。
本発明によれば、抽象度の高いパラメータでの最適化手段を備え、最適化された高抽象のパラメータをそのパラメータ値を実現できる低抽象度のパラメータセットに切り替えて最適化を継続することで、的確かつ高速に所望の設計パラメータを最適化することが可能となる。
以下に本発明の実施形態について、図面を用いて詳細に説明する。
図1は、本発明の実施形態に係る回路最適化システムの構成要素の例を示す。図2は、本発明の実施形態に係る回路最適化方法の動作例を示す。図3は、本発明の実施形態に係る高抽象度モデルの例を示す。図4は、本発明の実施形態に係るマッピングの例を示す。図1に示すように、回路最適化システムは、シミュレーション手段2、反復最適化手段3、高抽象度のシミュレーション手段7、マッピング手段8などを備える。
まず、本実施形態で表現される電子回路設計における高抽象度パラメータについて説明する。図3に示すStructural Descriptionは、通常の構造記述であり、便宜上低抽象度モデルと呼称することとすると、高抽象度モデルとは、図3中のBehavioral Modelに示す動作記述レベルの回路を示す。また、高抽象度パラメータとは、高抽象度モデル中で使用される設計パラメータであり、例えば図3中の「delay」が高抽象度パラメータである。
一方、図1に示すパラメータセット1とは、実際上の回路、すなわち、低抽象度モデルで使用されるパラメータのセットを示しており、図3中に示される「l01、l02、l03、w01、w02、w03」など、回路で使用されるデバイスのモデルの設計パラメータを示す。
本発明の基本概念は、従来、低抽象度のデバイスの設計パラメータを直接最適化していたものをより高速に処理するため、まず高抽象度のパラメータを最適化して期待動作を実現し、その高抽象度パラメータの値を実現する低抽象度のデバイスの設計パラメータセットに置き換え、再度微調整として最適化動作を行うということである。このようにすることで、図3の例であれば8つの設計パラメータが低抽象度のデバイスの設計パラメータであるが、8つの組合せで基本の回路動作を損なわず遅延の最適化を実施するということになると、相応の時間が必要となってしまうところ、1つの「delay」という直接のパラメータで遅延を最適化し、その「delay」を実現する低抽象度のデバイスの設計パラメータを登録データから呼び出すことになるため、最適化の工数が圧倒的に縮まることになる。
続いて、本発明の実施形態に係る回路最適化方法の動作について説明する。図2のフローチャートに示すように、まず、反復型最適化手段3が、高抽象度パラメータ6を含む回路データを、高抽象度シミュレーション手段7にかけて、現在の高抽象度パラメータ値で動作の結果を出力する(ステップS201)。続いて、反復型最適化手段3は、上記ステップS201で出力されたシミュレーションの結果(出力値9)と、回路の期待動作である期待値5とを比較し(ステップS202)、出力値9と期待値5とがマッチしているか否かを判断する(ステップS203)。
比較結果がマッチしなかった場合(ステップS203/NO)は、反復型最適化手段3は、遺伝子アルゴリズムなど任意の手段で期待値5に近づける候補を探索し、高抽象度パラメータ6を変更し、高抽象度パラメータ6の値をより最適化して、上記ステップS201の処理に戻る。上記ステップS203の判断結果がマッチしなかった場合は、このように出力値9と期待値5の比較結果がマッチするまで反復して処理を行うので、パラメータの値がより最適化されていくことになる。
上記ステップS203の判断で、比較結果がマッチしている場合(ステップS203/YES)は、マッチした段階での高抽象度パラメータの値から、その値を実現できるパラメータセット1をマッピング手段8により選択し、取り出す(ステップS205)。例えば、図4の例に示すように、「delay」というパラメータ値が0.9nsであった場合、それに最も近い1.0nsに対応する「l01、l02、....wr」のパラメータセット1が選択され、このとき、シミュレーション手段9も、低抽象度モデルの回路データを扱うように切り替えられる。
次に、示すパラメータセット1に対し、反復型最適化手段3は、そのパラメータセット1を含む回路データを、回路シミュレーション手段2にかけて、動作の結果を出力(出力値4)する(ステップS206)。反復型最適化手段3は、上記ステップS206で出力されたシミュレーションの結果(出力値4)と、回路の期待動作である期待値5とを比較し(ステップS207)、出力値4と期待値5とがマッチしているか否かを判断する(ステップS208)。
上記ステップS208で比較結果がマッチしていると判断した場合(ステップS208/YES)は、動作を終了する。一方、マッチしないと判断された場合(ステップS208/NO)は、反復型最適化手段3は、遺伝子アルゴリズムなどの任意の手段で期待値5に近づける候補を探索し、パラメータセット1の値を変更し、パラメータの値をより最適化して、上記ステップS206の処理に戻る。上記ステップS208の判断結果がマッチしなかった場合は、このようにマッチするまでパラメータの値がより最適化されていくことになる。尚、理論上、上記ステップS205の処理までで、ほとんど最適化された値となっているため、上記ステップS208から上記ステップS206への反復戻りは少ないことが期待できる。
本実施形態により、抽象度の高いパラメータでの最適化手段を備え、最適化された高抽象度のパラメータを、そのパラメータ値を実現できる低抽象度のパラメータセットに切り替えて最適化を継続する手段を備えることにより、図5に示すような従来の最適化方法に比べ、より的確で高速に所望の設計パラメータを最適化することが可能となる。
以上好適な実施の形態に基づき具体的に説明したが、本発明は上述した回路最適化方法に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であるということは言うまでもない。
本発明の回路最適化方法は、人事管理、金融、経費管理などの業務支援全般に応用して適用することが可能である。
1 調整するパラメータセット
2 シミュレーション手段
3 反復型最適化手段
4 出力値
5 期待値
6 高抽象度パラメータ
7 高抽象度シミュレーション
8 マッピング手段
9 出力値
10 調整するパラメータ
2 シミュレーション手段
3 反復型最適化手段
4 出力値
5 期待値
6 高抽象度パラメータ
7 高抽象度シミュレーション
8 マッピング手段
9 出力値
10 調整するパラメータ
Claims (3)
- 調整する回路パラメータよりも抽象度の高い高抽象度パラメータ値を用いた動作結果を出力値として出力する高抽象度シミュレーションステップと、
前記出力された出力値と、回路動作の期待値と、を比較してマッチしているか否かを判断する比較ステップと、
パラメータを前記期待値に近づける変更を行う変更ステップと、
前記高抽象度シミュレーションステップと、前記比較ステップと、前記変更ステップと、を反復することにより、前記高抽象度パラメータの値を最適化する高抽象度最適化ステップと、
前記高抽象度最適化ステップにより最適化された前記高抽象度パラメータの値を実現できるパラメータセットを選択するマッピングステップと、
前記マッピングステップにより選択されたパラメータセットを用いた動作結果を出力値として出力するシミュレーションステップと、
前記シミュレーションステップと、前記比較ステップと、前記変更ステップと、を反復することにより、前記パラメータセットの値を最適化する最適化ステップと、を備えることを特徴とする回路最適化方法。 - 前記比較ステップにより前記出力値と期待値とがマッチしていないと判断された場合に、前記出力値を前記期待値に近づける候補を探索する探索ステップをさらに備えることを特徴とする請求項1記載の回路最適化方法。
- 前記探索ステップおよび変更ステップは、遺伝子アルゴリズムを用いることを特徴とする請求項2記載の回路最適化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061863A JP2009217646A (ja) | 2008-03-11 | 2008-03-11 | 回路最適化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061863A JP2009217646A (ja) | 2008-03-11 | 2008-03-11 | 回路最適化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009217646A true JP2009217646A (ja) | 2009-09-24 |
Family
ID=41189405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008061863A Withdrawn JP2009217646A (ja) | 2008-03-11 | 2008-03-11 | 回路最適化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009217646A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011034199A1 (ja) | 2009-09-18 | 2011-03-24 | サントリーホールディングス株式会社 | グリセロール-3-リン酸アシル基転移酵素 |
-
2008
- 2008-03-11 JP JP2008061863A patent/JP2009217646A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011034199A1 (ja) | 2009-09-18 | 2011-03-24 | サントリーホールディングス株式会社 | グリセロール-3-リン酸アシル基転移酵素 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7047612B2 (ja) | ニューラルネットワーク軽量化装置、情報処理装置、ニューラルネットワーク軽量化方法およびプログラム | |
US11494622B2 (en) | Method and apparatus for implementing a deep neural network performing an activation function | |
JP5755823B1 (ja) | 類似度算出システム、類似度算出方法およびプログラム | |
CN110097191B (zh) | 信息处理方法以及信息处理系统 | |
CN106980900A (zh) | 一种特征数据处理方法及设备 | |
Zhao et al. | Stabilization of jump linear systems with mode‐dependent time‐varying delays | |
JP2017068577A (ja) | 演算装置、方法及びプログラム | |
WO2012144140A1 (ja) | UI(User Interface)作成支援装置、UI作成支援方法及びプログラム | |
WO2022103748A1 (en) | Domain generalized margin via meta-learning for deep face recognition | |
US7369974B2 (en) | Polynomial generation method for circuit modeling | |
JP2009217646A (ja) | 回路最適化方法 | |
US7948422B2 (en) | Method for converting voltage identification code and computer system | |
JP2007233554A (ja) | 高速パターンマッチング装置の探索方法 | |
JP4347087B2 (ja) | パターンマッチング装置および方法ならびにプログラム | |
US8700386B2 (en) | Information processing apparatus, information processing method, and program | |
CN114925640A (zh) | 一种多级mprm逻辑电路功耗优化方法 | |
EP3989492B1 (en) | Abnormality detection device, abnormality detection method, and abnormality detection program | |
CN111767204B (zh) | 溢出风险检测方法、装置及设备 | |
JP4347086B2 (ja) | パターンマッチング装置および方法ならびにプログラム | |
JP5602184B2 (ja) | 特徴量生成装置及び特徴量生成方法 | |
EP1783602A2 (en) | Apparatus and method to find the maximum or minimum of a set of numbers | |
JP2011039831A (ja) | サポートベクトルマシンの再学習方法 | |
JP6588933B2 (ja) | 言語モデル構築装置、その方法、及びプログラム | |
JP2000305966A (ja) | 遅延情報生成システム、遅延情報生成方法及び記録媒体 | |
CN113255257B (zh) | 基于工艺库的s盒电路的优化方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110208 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111026 |